[go: up one dir, main page]

WO2016185644A1 - シリコンエピタキシャルウェーハの製造方法及び評価方法 - Google Patents

シリコンエピタキシャルウェーハの製造方法及び評価方法 Download PDF

Info

Publication number
WO2016185644A1
WO2016185644A1 PCT/JP2016/001223 JP2016001223W WO2016185644A1 WO 2016185644 A1 WO2016185644 A1 WO 2016185644A1 JP 2016001223 W JP2016001223 W JP 2016001223W WO 2016185644 A1 WO2016185644 A1 WO 2016185644A1
Authority
WO
WIPO (PCT)
Prior art keywords
epitaxial wafer
silicon epitaxial
intensity
line
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2016/001223
Other languages
English (en)
French (fr)
Inventor
康 水澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to CN201680029132.4A priority Critical patent/CN107615470B/zh
Priority to US15/571,246 priority patent/US10643908B2/en
Priority to DE112016001907.6T priority patent/DE112016001907B4/de
Priority to KR1020177033199A priority patent/KR102528848B1/ko
Publication of WO2016185644A1 publication Critical patent/WO2016185644A1/ja
Anticipated expiration legal-status Critical
Priority to US16/751,601 priority patent/US11205599B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H10P74/23—
    • H10P14/6349—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07C—POSTAL SORTING; SORTING INDIVIDUAL ARTICLES, OR BULK MATERIAL FIT TO BE SORTED PIECE-MEAL, e.g. BY PICKING
    • B07C5/00—Sorting according to a characteristic or feature of the articles or material being sorted, e.g. by control effected by devices which detect or measure such characteristic or feature; Sorting by manually actuated devices, e.g. switches
    • B07C5/34—Sorting according to other particular properties
    • B07C5/342—Sorting according to other particular properties according to optical properties, e.g. colour
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/62—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light
    • G01N21/66—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light electrically excited, e.g. electroluminescence
    • H10P74/203—
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing

Definitions

  • the present invention relates to a method for manufacturing a silicon epitaxial wafer, an imaging device manufactured using the silicon epitaxial wafer manufactured by the manufacturing method, and a method for evaluating the silicon epitaxial wafer.
  • a silicon wafer manufactured mainly by a CZ (Czochralski) method is used as a substrate for manufacturing a semiconductor integrated circuit.
  • CZ Czochralski
  • dark current defects called white scratches have occurred.
  • the cause of white scratches is said to be because there are some defects that form deep levels.
  • a metal impurity is mentioned. It is well known that white defects are caused by the presence of metal impurities in the device active region.
  • C i C s defects As being known as a defect of forming the other deep level, it includes C i C s defects and C i O i defects.
  • An epitaxial wafer is often used for a high-sensitivity imaging device as a substrate with relatively few defects that form deep levels.
  • metal impurities in the epitaxial layer can be cited.
  • defects to form a deep level in others there is a C i C s defects and C i O i defects. The formation of these C i C s defects and C i O i defects requires the presence of oxygen or carbon, defects will not occur unless the oxygen and carbon are present.
  • a PL method low-temperature photoluminescence method
  • C i C s defects and C i O i defects are detected.
  • Measuring wavelength in this case penetration length for silicon in 532nm is about 1 ⁇ m
  • C i C s defects and C i O i defects are detected using an epitaxial wafer of a sufficiently thick epitaxial layer than the penetration depth Therefore, it can be said that oxygen and carbon existing immediately after the epitaxial layer growth are not diffused from the substrate.
  • Patent Document 1 As a method for accurately obtaining the oxygen concentration in silicon, in Patent Document 1, carbon ions are implanted into a silicon sample to generate a composite defect of oxygen and carbon, and photoluminescence from the silicon sample is measured to determine the oxygen concentration. The method of seeking is shown. However, since carbon is injected, the concentration of carbon originally present in the silicon sample cannot be obtained. Further, Patent Document 1 does not describe anything about the white defect of the image sensor, and the relationship between the white defect of the image sensor manufactured using the epitaxial wafer and the photoluminescence related to oxygen of the epitaxial wafer. Is unknown.
  • the present invention has been made in view of the above problems, and when manufacturing an image pickup device using a silicon epitaxial wafer, a silicon epitaxial wafer having a level at which white defect of the image pickup device does not become a problem is selected. It is an object of the present invention to provide a method for producing a silicon epitaxial wafer that can be passed. Another object of the present invention is to provide an imaging device manufactured using a silicon epitaxial wafer manufactured by the method for manufacturing a silicon epitaxial wafer. Furthermore, the present invention provides a method for evaluating a silicon epitaxial wafer that can determine whether or not white defect of an image sensor does not cause a problem when an image sensor is manufactured using a silicon epitaxial wafer. With the goal.
  • “a level that does not cause a problem” means that the number of white flaw defects of the image sensor is sufficiently small and does not cause a problem in a product such as a digital camera using the image sensor. means.
  • the present invention provides a method for producing a silicon epitaxial wafer in which an epitaxial layer is grown on a silicon mirror wafer, The specular wafer is irradiated with light, the photoluminescence spectrum generated is measured with a photoluminescence measurement device, and the photoluminescence measurement device is adjusted so that the intensity of the TO-line emission of the spectrum is 30000-50000 counts.
  • a process of Irradiating the silicon epitaxial wafer with an electron beam Irradiating the electron beam irradiation region of the silicon epitaxial wafer with light, and measuring the generated photoluminescence spectrum with the adjusted photoluminescence measuring device;
  • the intensity of the emission due to the C i C s defects of the spectrum of photoluminescence from silicon epitaxial wafer is less 0.83% of the intensity of light emission of the TO line, the intensity of light emission TO lines due to C i O i defects
  • a method for producing a silicon epitaxial wafer comprising a step of selecting and accepting a silicon epitaxial wafer having a light emission intensity of 6.5% or less.
  • the photoluminescence measuring device is adjusted so that the intensity of the emission of the TO line becomes 30000-50000 counts, and the C i C of the photoluminescence spectrum is adjusted.
  • Silicon epitaxial in which the intensity of light emission caused by s defects is 0.83% or less of the light emission intensity of TO lines, and the intensity of light emission caused by C i O i defects is 6.5% or less of the light emission intensity of TO lines By sorting the wafers and manufacturing the image pickup device, it is possible to reliably reduce the white defect of the image pickup device to a level where there is no problem.
  • 30000-50000 count means 30000 count or more and 50000 count or less.
  • the present invention also provides an imaging device manufactured using the silicon epitaxial wafer manufactured by the above-described silicon epitaxial wafer manufacturing method.
  • the present invention is a method for evaluating a silicon epitaxial wafer in which an epitaxial layer is grown on a silicon mirror wafer, The specular wafer is irradiated with light, the photoluminescence spectrum generated is measured with a photoluminescence measurement device, and the photoluminescence measurement device is adjusted so that the intensity of the TO-line emission of the spectrum is 30000-50000 counts.
  • the photoluminescence measuring device is adjusted so that the intensity of the emission of the TO line becomes 30000-50000 counts, and the C i C of the photoluminescence spectrum is adjusted.
  • the intensity of light emission due to the s defect is 0.83% or less of the light emission intensity of the TO line, and the intensity of light emission due to the C i O i defect is 6.5% of the light intensity of the TO line.
  • the silicon epitaxial wafer is selected to manufacture an image pickup device, thereby reducing white defects in the image pickup device to a problem-free level and improving performance.
  • a high-quality image sensor can be manufactured.
  • the method for evaluating a silicon epitaxial wafer of the present invention it is possible to determine whether or not the white scratch defect of the image sensor is a problem-free silicon epitaxial wafer without actually manufacturing the image sensor. it can.
  • the present inventors are a method for producing a silicon epitaxial wafer in which an epitaxial layer is grown on a silicon mirror wafer, The specular wafer is irradiated with light, the photoluminescence spectrum generated is measured with a photoluminescence measurement device, and the photoluminescence measurement device is adjusted so that the intensity of the TO-line emission of the spectrum is 30000-50000 counts.
  • the image pickup device manufactured using a silicon epitaxial wafer manufactured under the same conditions as the silicon epitaxial wafer of the silicon epitaxial wafer I investigated the relationship.
  • an epitaxial film (layer) having a resistivity of 10 ⁇ ⁇ cm and a thickness of 10 ⁇ m is formed on an n-type silicon mirror wafer having a resistivity of 10 ⁇ ⁇ cm.
  • a formed sample was prepared.
  • the epitaxial layer growth conditions at that time were set to 5 levels (levels 1, 2, 3, 4, 5). These five levels are based on manufacturing conditions that are considered to cause a difference in oxygen concentration taken in during epitaxial growth.
  • An image sensor was actually manufactured with these samples, and the dark current (white scratch) characteristics were investigated.
  • a silicon epitaxial wafer was manufactured under the same growth conditions as the above five levels, and then irradiated with an electron beam, and the PL spectrum of the electron beam irradiation region was measured.
  • the spectrum of the measurement results (levels 1, 3, 5) is shown in FIG.
  • a PL spectrum from a silicon epitaxial wafer before irradiation with an electron beam was also measured and shown in FIG.
  • the PL spectrum before electron beam irradiation was from level 1, but the PL spectra at other levels were almost similar.
  • the strongest light emission in the vicinity of a wavelength of 1130 nm is a TO line (TO-line), which is due to interband transition light emission related to TO (Transverse Optical) phonons.
  • the light emitting wavelength around 1278nm is G line (G-line), a light emission derived from the C i C s defects.
  • light emission in the vicinity of a wavelength of 1571 nm is C line (C-line), which is light emission derived from a C i O i defect.
  • the PL measuring device is adjusted so that the TO-line emission intensity of the reference mirror wafer is 30000 to 50000 counts, and the G-line and C-line emission intensities to be used later are obtained for each level of wafer. It was. If the intensity of light emission from the TO line is less than 30000 counts, the light emission intensity of the G line and C line becomes small, and high-precision white scratches cannot be evaluated. On the other hand, if the emission intensity of the TO line exceeds 50000 counts, the emission intensity of the G line and the C line becomes too high, and a correlation with white scratches cannot be obtained.
  • level 1 is the least white scratch
  • level 5 is the most
  • white scratches increase in the order of levels 1-5.
  • the level of white scratches was the lowest at level 1 and the highest at level 5.
  • the number of white scratches is estimated to be 18, and the emission intensity of C line is 6.5 with respect to the emission intensity of TO line. In the case of%, the number of white scratches is estimated to be 18. All of these are at a level that does not cause a problem in practice even in a state-of-the-art imaging device. Therefore, an imaging device using a silicon epitaxial wafer in which the G-line emission intensity is 0.83% or less with respect to the TO-line emission intensity and the C-line emission intensity is 6.5% or less with respect to the TO-line emission intensity. Can be made to a level that does not cause white defects. Further, the ratio of the G-line emission intensity to the TO-line emission intensity and the ratio of the C-line emission intensity to the TO-line emission intensity may both be 0% or more.
  • FIG. 3 is a diagram showing a process flow of the method for producing a silicon epitaxial wafer of the present invention.
  • the reference mirror wafer of silicon is not particularly limited, but it is preferable that the same mirror wafer is always used over a long period of time so as not to cause variation in emission intensity measurement values depending on the time of measurement.
  • the reference mirror wafer may be determined for each specification of the epitaxial wafer. Even in that case, it is preferable to use the same mirror wafer for each specification over a long period of time.
  • a silicon epitaxial wafer of the sorting subject is irradiated with an electron beam (B process), a C i C s defects and C i O i defect is generated in the epitaxial layer.
  • the apparatus which irradiates an electron beam is not specifically limited, For example, apparatuses, such as a scanning electron microscope, can be used.
  • all the epitaxial wafers to be selected can be irradiated with an electron beam, for example, there is no change in the emission intensity of G-line and C-line between 20 epitaxial wafers grown continuously with the same epitaxial growth equipment. Is estimated in advance, only one of the 20 sheets may be irradiated with an electron beam.
  • the electron beam irradiation region of the silicon epitaxial wafer is irradiated with light, and the generated PL spectrum is measured with the above-described adjusted PL measuring device (C process), and the emission intensity of G-line and C-line is obtained.
  • C i C emission intensity of G-line due to defects below 0.83% of the emission intensity of the TO line
  • the silicon epitaxial wafer is accepted (D process). Further, as described above, for example, if it is known that the emission intensity of G-line and C-line does not change between 20 wafers including the silicon epitaxial wafer, the remaining 19 silicon epitaxial wafers are also accepted. can do.
  • the image sensor is manufactured using the silicon epitaxial wafer selected and passed in this way. As a result, the image sensor has extremely few white defect defects, and can be of a level having no practical problem.
  • the silicon epitaxial wafer evaluation method of the present invention is a process (A process) in which a PL spectrum is measured using a silicon mirror wafer, and the PL measurement apparatus is adjusted so that the emission intensity of the TO line becomes 30000-50000 counts (process A). It has the process of irradiating the target epitaxial wafer with an electron beam (process B), and the process of measuring the PL spectrum of the electron beam irradiation region (process C). This is the same as the method of manufacturing a silicon epitaxial wafer that passes the test.
  • the emission intensity of the G line resulting from the C i C s defect of the PL spectrum from the silicon epitaxial wafer to be evaluated is 0.83% or less of the emission intensity of the TO line.
  • a step of determining whether or not there is a step of determining whether or not the emission intensity of the C line caused by the C i O i defect is 6.5% or less of the emission intensity of the TO line.
  • the silicon epitaxial wafer evaluation method of the present invention it is possible to evaluate whether or not the manufactured silicon epitaxial wafer is suitable as a wafer for an image sensor. Specifically, for example, by using the method for evaluating a silicon epitaxial wafer of the present invention, the range of growth conditions of an epitaxial layer for producing a silicon epitaxial wafer suitable for an imaging device can be determined in detail.
  • Example 1 In order to manufacture a silicon epitaxial wafer having a diameter of 300 mm for an imaging device, 5 wafers were formed by forming an epitaxial layer having a resistivity of 10 ⁇ ⁇ cm and a thickness of 10 ⁇ m on an n-type silicon mirror wafer having a resistivity of 10 ⁇ ⁇ cm. I prepared a sheet. The five wafers are obtained by continuously growing epitaxial layers under the same growth conditions using the same epitaxial growth apparatus, and the epitaxial layers of the five wafers are homogeneous.
  • the PL measuring apparatus was adjusted so that the emission intensity of the TO line was 40000 counts. Furthermore, one of the prepared silicon epitaxial wafers was irradiated with an electron beam. Subsequently, the PL spectrum of the electron beam irradiation region of the wafer was measured with an adjusted PL measuring apparatus. The G-line emission intensity at this time was 0.63% of the TO-line emission intensity, and the C-line emission intensity was 5.2% of the TO-line emission intensity, satisfying the selection conditions.
  • Example 2 As in Example 1, five wafers were prepared in which an epitaxial layer having a resistivity of 10 ⁇ ⁇ cm and a thickness of 10 ⁇ m was formed on an n-type silicon mirror wafer having a diameter of 300 mm and a resistivity of 10 ⁇ ⁇ cm. However, the epitaxial growth apparatus used for the epitaxial growth was different from the apparatus of Example 1. Then, using a silicon mirror wafer, the PL measuring apparatus was adjusted so that the emission intensity of the TO line was 40000 counts.
  • one of the prepared silicon epitaxial wafers was irradiated with an electron beam, and the PL spectrum of the electron beam irradiation region of this wafer was measured with a regulated PL measuring device.
  • the G-ray emission intensity at this time was 0.94% of the TO-line emission intensity, and the C-line emission intensity was 8.3% of the TO-line emission intensity, which did not satisfy the selection (evaluation) conditions.
  • the present invention is not limited to the above embodiment.
  • the above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本発明は、シリコンの鏡面ウェーハ上にエピタキシャル層を成長させたシリコンエピタキシャルウェーハの製造方法であって、鏡面ウェーハのフォトルミネッセンス（ＰＬ）スペクトルをＰＬ測定装置で測定しＴＯ線の発光強度が３００００～５００００カウントとなるようにＰＬ測定装置を調整する工程と、シリコンエピタキシャルウェーハに電子線を照射する工程と、電子線照射領域からのＰＬスペクトルを調整されたＰＬ測定装置で測定する工程と、ＰＬスペクトルのＣｉＣｓ欠陥に起因する発光強度がＴＯ線の発光強度の０．８３％以下、ＣｉＯｉ欠陥に起因する発光強度がＴＯ線の発光強度の６．５％以下となるシリコンエピタキシャルウェーハを選別して合格とする工程を有することを特徴とするシリコンエピタキシャルウェーハの製造方法を提供する。これにより、シリコンエピタキシャルウェーハを用いて撮像素子を製造する場合に、白キズ不良が問題にならないレベルのシリコンエピタキシャルウェーハを選別することができるシリコンエピタキシャルウェーハの製造方法が提供される。

Description

シリコンエピタキシャルウェーハの製造方法及び評価方法
　本発明は、シリコンエピタキシャルウェーハの製造方法、その製造方法により製造されたシリコンエピタキシャルウェーハを用いて製造された撮像素子、及びシリコンエピタキシャルウェーハの評価方法に関する。
　半導体集積回路を作製するための基板として、主にＣＺ（Ｃｚｏｃｈｒａｌｓｋｉ）法によって作製されたシリコンウェーハが用いられている。近年の最先端撮像素子（ＣＣＤ、ＣＭＯＳイメージセンサ等）では、白キズと呼ばれる暗電流不良が発生している。白キズ発生の原因は、深い準位を形成する何らかの欠陥が存在するためと言われている。具体的には金属不純物が挙げられる。金属不純物がデバイス活性領域に存在することで白キズ不良を引き起こすことが良く知られている。
　その他の深い準位を形成する欠陥として知られているものとして、ＣｉＣｓ欠陥やＣｉＯｉ欠陥が挙げられる。ＣｉＣｓ欠陥は格子間炭素と格子位置炭素の複合体、ＣｉＯｉ欠陥は格子間炭素と格子間酸素の複合体で、深い準位を形成するために白キズ不良の原因となる。
特開平４－１０４０４２号公報
　深い準位を形成する欠陥が比較的少ない基板として、高感度撮像素子にはエピタキシャルウェーハが用いられる場合が多い。その際に発生する白キズ不良の原因として、エピタキシャル層中の金属不純物が挙げられる。その他に深い準位を形成する欠陥として、ＣｉＣｓ欠陥やＣｉＯｉ欠陥がある。これらのＣｉＣｓ欠陥やＣｉＯｉ欠陥の形成には、酸素もしくは炭素の存在が必要であり、酸素及び炭素が存在していなければ欠陥は発生しない。
　これまで、エピタキシャルウェーハにおけるエピタキシャル層には、デバイス工程中に基板からエピタキシャル層へ拡散してくる酸素もしくは炭素以外には、酸素や炭素は存在しないと考えられていた。
　しかし、シリコン基板上にエピタキシャル層を成長させた直後に電子線を照射して、低温フォトルミネッセンス法（Ｐｈｏｔｏｌｕｍｉｎｅｓｃｅｎｃｅ法；以下ではＰＬ法と言うことがある）で測定すると、ＣｉＣｓ欠陥やＣｉＯｉ欠陥が検出される。この際の測定波長は５３２ｎｍでシリコンに対する侵入長は約１μｍであり、その侵入長よりも十分に厚いエピタキシャル層のエピタキシャルウェーハを用いてもＣｉＣｓ欠陥やＣｉＯｉ欠陥が検出されるので、エピタキシャル層成長直後に存在する酸素や炭素は基板から拡散してきたものではないと言える。
　従って、実際にはエピタキシャル成長直後であっても、エピタキシャル層中に酸素や炭素が極めて微量に存在することが分かった。よって、歩留まり良く撮像素子用基板を製造するためには、エピタキシャル層に含まれる酸素及び炭素をさらに少なくすると良い。
　しかしながら、最先端撮像素子の白キズ不良に影響するレベルの極めて低濃度の酸素や炭素を直接正確に測定することは難しい。シリコン中の酸素濃度を精度良く求める方法として、特許文献１では、シリコン試料に炭素イオンを注入して、酸素と炭素の複合欠陥を生成させ、そのシリコン試料からのフォトルミネッセンスを測定し酸素濃度を求める方法が示されている。しかしながら、炭素を注入しており、シリコン試料中に元から存在した炭素の濃度は求めることはできない。
　さらに、特許文献１には撮像素子の白キズ不良については何も記載されておらず、エピタキシャルウェーハを用いて製造された撮像素子の白キズ不良とエピタキシャルウェーハの酸素に関連するフォトルミネッセンスとの関係は不明である。
　本発明は、上記問題点に鑑みてなされたものであって、シリコンエピタキシャルウェーハを用いて撮像素子を製造する場合に、撮像素子の白キズ不良が問題にならないレベルのシリコンエピタキシャルウェーハを、選別して合格とすることができるシリコンエピタキシャルウェーハの製造方法を提供することを目的とする。また、本発明は、そのシリコンエピタキシャルウェーハの製造方法により製造されたシリコンエピタキシャルウェーハを用いて製造された撮像素子を提供することを目的とする。さらに、本発明は、シリコンエピタキシャルウェーハを用いて撮像素子を製造する場合に、撮像素子の白キズ不良が問題にならないレベルか否かを判断することができるシリコンエピタキシャルウェーハの評価方法を提供することを目的とする。
　尚、ここで、「問題にならないレベル」とは、撮像素子の白キズ不良の数が十分に少なく、その撮像素子を用いた、例えばデジタルカメラなどの製品において問題が生じない程度であることを意味する。
　上記目的を達成するために、本発明は、シリコンの鏡面ウェーハ上にエピタキシャル層を成長させたシリコンエピタキシャルウェーハの製造方法であって、
　前記鏡面ウェーハに光を照射して、発生するフォトルミネッセンスのスペクトルをフォトルミネッセンス測定装置で測定し、該スペクトルのＴＯ線の発光の強度が３００００～５００００カウントとなるように前記フォトルミネッセンス測定装置を調整する工程と、
　前記シリコンエピタキシャルウェーハに電子線を照射する工程と、
　前記シリコンエピタキシャルウェーハの電子線照射領域に光を照射し、発生するフォトルミネッセンスのスペクトルを前記調整されたフォトルミネッセンス測定装置で測定する工程と、
　前記シリコンエピタキシャルウェーハからのフォトルミネッセンスのスペクトルのＣｉＣｓ欠陥に起因する発光の強度がＴＯ線の発光の強度の０．８３％以下、ＣｉＯｉ欠陥に起因する発光の強度がＴＯ線の発光の強度の６．５％以下となるシリコンエピタキシャルウェーハを選別して合格とする工程を有することを特徴とするシリコンエピタキシャルウェーハの製造方法を提供する。
　このように、エピタキシャル層を成長させて作製したシリコンエピタキシャルウェーハに対して、ＴＯ線の発光の強度を３００００～５００００カウントになるようにフォトルミネッセンス測定装置を調整し、フォトルミネッセンスのスペクトルのＣｉＣｓ欠陥に起因する発光の強度がＴＯ線の発光の強度の０．８３％以下、ＣｉＯｉ欠陥に起因する発光の強度がＴＯ線の発光の強度の６．５％以下となるシリコンエピタキシャルウェーハを選別して撮像素子を製造することにより、確実に撮像素子の白キズ不良を問題のないレベルまで低減することができる。
　尚、３００００～５００００カウントは、３００００カウント以上５００００カウント以下を意味する。
　また、本発明は、上述のシリコンエピタキシャルウェーハの製造方法により製造されたシリコンエピタキシャルウェーハを用いて製造された撮像素子を提供する。
　このような撮像素子であれば、白キズ不良が問題のないレベルまで低減されているものとなる。
　さらに、上記目的を達成するために、本発明は、シリコンの鏡面ウェーハ上にエピタキシャル層を成長させたシリコンエピタキシャルウェーハの評価方法であって、
　前記鏡面ウェーハに光を照射して、発生するフォトルミネッセンスのスペクトルをフォトルミネッセンス測定装置で測定し、該スペクトルのＴＯ線の発光の強度が３００００～５００００カウントとなるように前記フォトルミネッセンス測定装置を調整する工程と、
　前記シリコンエピタキシャルウェーハに電子線を照射する工程と、
　前記シリコンエピタキシャルウェーハの電子線照射領域に光を照射し、発生するフォトルミネッセンスのスペクトルを前記調整されたフォトルミネッセンス測定装置で測定する工程と、
　前記シリコンエピタキシャルウェーハからのフォトルミネッセンスのスペクトルのＣｉＣｓ欠陥に起因する発光の強度を求め、該発光の強度がＴＯ線の発光の強度の０．８３％以下であるか否かを判断する工程と、
　前記シリコンエピタキシャルウェーハからのフォトルミネッセンスのスペクトルのＣｉＯｉ欠陥に起因する発光の強度を求め、該発光の強度がＴＯ線の発光の強度の６．５％以下であるか否かを判断する工程を有することを特徴とするシリコンエピタキシャルウェーハの評価方法を提供する。
　このように、エピタキシャル層を成長させて作製したシリコンエピタキシャルウェーハに対して、ＴＯ線の発光の強度を３００００～５００００カウントになるようにフォトルミネッセンス測定装置を調整し、フォトルミネッセンスのスペクトルのＣｉＣｓ欠陥に起因する発光の強度がＴＯ線の発光の強度の０．８３％以下であるか否か、ＣｉＯｉ欠陥に起因する発光の強度がＴＯ線の発光の強度の６．５％以下であるか否かを判断することで、実際に撮像素子を製造しなくとも、撮像素子の白キズ不良が問題のないレベルのシリコンエピタキシャルウェーハであるか否かを判断することができる。
　以上のように、本発明のシリコンエピタキシャルウェーハの製造方法によれば、シリコンエピタキシャルウェーハを選別して撮像素子を製造することにより、撮像素子の白キズ不良を問題のないレベルまで低減し、高性能、高品質の撮像素子を製造することができる。また、本発明のシリコンエピタキシャルウェーハの評価方法によれば、実際に撮像素子を製造しなくとも、撮像素子の白キズ不良が問題のないレベルのシリコンエピタキシャルウェーハであるか否かを判断することができる。
シリコンエピタキシャルウェーハのフォトルミネッセンスの測定結果を示す図である。 ＴＯ線の発光の強度に対するＣｉＣｓ欠陥に起因する発光強度の割合と白キズの関係を示すグラフである。 ＴＯ線の発光の強度に対するＣｉＯｉ欠陥に起因する発光強度の割合と白キズの関係を示すグラフである。 本発明のシリコンエピタキシャルウェーハの製造方法の工程フローを示す図である。 本発明のシリコンエピタキシャルウェーハの評価方法の工程フローを示す図である。
　以下、本発明をより詳細に説明する。
　上記のように、最先端撮像素子用のシリコンエピタキシャルウェーハにおいて、白キズ不良が問題にならないレベルのシリコンエピタキシャルウェーハを提供する方法が求められている。
　本発明者は、上記目的を達成するために鋭意検討を行った結果、シリコンの鏡面ウェーハ上にエピタキシャル層を成長させたシリコンエピタキシャルウェーハの製造方法であって、
　前記鏡面ウェーハに光を照射して、発生するフォトルミネッセンスのスペクトルをフォトルミネッセンス測定装置で測定し、該スペクトルのＴＯ線の発光の強度が３００００～５００００カウントとなるように前記フォトルミネッセンス測定装置を調整する工程と、
　前記シリコンエピタキシャルウェーハに電子線を照射する工程と、
　前記シリコンエピタキシャルウェーハの電子線照射領域に光を照射し、発生するフォトルミネッセンスのスペクトルを前記調整されたフォトルミネッセンス測定装置で測定する工程と、
　前記シリコンエピタキシャルウェーハからのフォトルミネッセンスのスペクトルのＣｉＣｓ欠陥に起因する発光の強度がＴＯ線の発光の強度の０．８３％以下、ＣｉＯｉ欠陥に起因する発光の強度がＴＯ線の発光の強度の６．５％以下となるシリコンエピタキシャルウェーハを選別して合格とする工程を有することを特徴とするシリコンエピタキシャルウェーハの製造方法が、上記課題を解決できることを見出し、本発明を完成させた。
　以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
　最初に、シリコンエピタキシャルウェーハのＣｉＣｓ欠陥及びＣｉＯｉ欠陥に起因するＰＬの発光強度と、そのシリコンエピタキシャルウェーハと同条件で製造したシリコンエピタキシャルウェーハを用いて製造した撮像素子の白キズの関係を調べた。
　まず、撮像素子用の直径３００ｍｍのシリコンエピタキシャルウェーハを製造するために、抵抗率１０Ω・ｃｍのｎ型のシリコンの鏡面ウェーハ上に、抵抗率１０Ω・ｃｍ、厚さ１０μｍのエピタキシャル膜（層）を形成したサンプルを用意した。その際のエピタキシャル層成長条件を５水準（水準１、２、３、４、５）とした。これら５水準はエピタキシャル成長中に取り込まれる酸素濃度に差がでると考えられる製造条件によるものである。これらのサンプルで実際に撮像素子を製造し暗電流（白キズ）特性を調査した。
　次に、上記の５水準と同じ成長条件でシリコンエピタキシャルウェーハを製造した後に電子線を照射して、電子線照射領域のＰＬスペクトルの測定を行った。測定結果のスペクトル（水準１、３、５）を図１に示した。また、電子線を照射する前のシリコンエピタキシャルウェーハからのＰＬスペクトルも測定し図１に示した。電子線照射前のＰＬスペクトルは水準１からのものを示したが、他の水準のＰＬスペクトルもほとんど同様なスペクトルであった。
　図１において、波長１１３０ｎｍ付近の最も強度の強い発光がＴＯ線（ＴＯ－ｌｉｎｅ）であり、ＴＯ（Ｔｒａｎｓｖｅｒｓｅ　Ｏｐｔｉｃａｌ）フォノンが関係したバンド間遷移発光によるものである。また、波長１２７８ｎｍ付近の発光がＧ線（Ｇ－ｌｉｎｅ）であり、ＣｉＣｓ欠陥に由来する発光である。さらに、波長１５７１ｎｍ付近の発光がＣ線（Ｃ－ｌｉｎｅ）であり、ＣｉＯｉ欠陥に由来する発光である。電子線照射前のＰＬスペクトルと比較すると、水準１－５のＰＬスペクトルではいずれもＧ線及びＣ線の発光が強くなっており、ＣｉＯｉ欠陥及びＣｉＣｓ欠陥による準位が検出された。
　図１のＧ線において、発光強度は水準５が最も大きく、水準１が最も小さく、水準１～５の順に大きくなった。また、Ｃ線においてもＧ線と同様に、発光強度は水準５が最も大きく、水準１が最も小さく、水準１～５の順に大きくなった。
　ここで、リファレンスとする鏡面ウェーハのＴＯ線の発光の強度が３００００～５００００カウントになるようにＰＬ測定装置を調整して、以降で用いるＧ線及びＣ線の発光強度を各水準のウェーハについて求めた。ＴＯ線の発光の強度が３００００カウント未満ではＧ線及びＣ線の発光強度が小さくなり精度の高い白キズの評価ができない。また、ＴＯ線の発光の強度が５００００カウントを超えるとＧ線及びＣ線の発光強度が大きくなりすぎて白キズとの相関が得られなくなってしまう。
　そして、既に調査した撮像素子の白キズとＣｉＣｓ欠陥に起因する発光（Ｇ線）の強度の関係を図２Ａに、撮像素子の白キズとＣｉＯｉ欠陥に起因する発光（Ｃ線）の強度との関係を図２Ｂに示す。図２Ａ及び図２Ｂにおいて、横軸は白キズの個数、縦軸はＴＯ線の発光の強度に対するＣｉＣｓ欠陥、ＣｉＯｉ欠陥に起因する発光強度の割合を示している。尚、撮像素子の白キズの個数は撮像面の面積等にも依存するので、図２Ａ及び図２Ｂ中の白キズの個数は規格化されたものである。
　図２Ａにおいて、最も白キズが少ないのが水準１、最も多いのが水準５で、水準１～５の順に白キズが多くなった。図２Ｂにおいても同様に、白キズは水準１が最も少なく、水準５が最も多かった。これらのことから、ＣｉＣｓ欠陥に起因するＧ線の発光強度もしくはＣｉＯｉ欠陥に起因するＣ線の発光強度が高くなるに従って、白キズ特性が悪化することが分かった。
　ここで、Ｇ線については、発光強度がＴＯ線の発光強度に対して０．８３％を超えると急激に白キズ特性が悪化している。一方、Ｃ線については、発光強度がＴＯ線の発光強度に対して６．５％を超えた場合に、急激に白キズ特性が悪化している。Ｇ線で発光強度がＴＯ線の発光強度に対して０．８３％の場合は白キズの数は１８個と見積もられ、Ｃ線で発光強度がＴＯ線の発光強度に対して６．５％の場合は白キズの数は１８個と見積もられる。これらはいずれも最先端撮像素子においても、実用上問題にならないレベルである。従って、Ｇ線の発光強度がＴＯ線の発光強度に対して０．８３％以下、Ｃ線の発光強度がＴＯ線の発光強度に対して６．５％以下のシリコンエピタキシャルウェーハを用いて撮像素子を製造すれば、白キズ不良を問題にならないレベルとすることができる。
　また、Ｇ線の発光強度のＴＯ線の発光強度に対する割合及びＣ線の発光強度のＴＯ線の発光強度に対する割合は、いずれも、０％以上でよい。
　次に、本発明のシリコンエピタキシャルウェーハの製造方法について図３を参照して説明する。
　図３は、本発明のシリコンエピタキシャルウェーハの製造方法の工程フローを示す図である。まず、本発明では、リファレンスとなるシリコンの鏡面ウェーハに光を照射して、発生するＰＬスペクトルをＰＬ測定装置で測定する。鏡面ウェーハに照射する光は特に限定されないが、例えば波長５３２ｎｍの固体レーザーとすることができる。その他にも、ＡｒイオンレーザーやＨｅ－Ｃｄレーザー等を用いることもできる。そして、得られたＰＬスペクトルのＴＯ線の発光強度が３００００～５００００カウントとなるように、ＰＬ測定装置を調整する（Ａ工程）。
　このとき、リファレンスとするシリコンの鏡面ウェーハは特に限定されないが、長期にわたって常に同じ鏡面ウェーハを用いることで、測定の時期による発光強度計測値のばらつきが発生しないようにすることが好ましい。また、リファレンスの鏡面ウェーハは、エピタキシャルウェーハの仕様ごとに定めてもよい。その場合でも、仕様ごとに同じ鏡面ウェーハを長期にわたって使用することが好ましい。
　次に、選別対象のシリコンエピタキシャルウェーハに電子線を照射し（Ｂ工程）、エピタキシャル層の中にＣｉＣｓ欠陥やＣｉＯｉ欠陥を生成させる。電子線を照射する装置は特に限定されないが、例えば走査型電子顕微鏡のような装置を用いることができる。電子線は選別対象のすべてのエピタキシャルウェーハに照射することもできるが、例えば同じエピタキシャル成長装置で連続して成長させた２０枚のエピタキシャルウェーハ間で、Ｇ線及びＣ線の発光強度に変化がないことが事前に推定される場合は、その２０枚のうちの１枚だけに電子線を照射してもよい。
　続いて、シリコンエピタキシャルウェーハの電子線照射領域に光を照射し、発生するＰＬスペクトルを前述の調整されたＰＬ測定装置で測定し（Ｃ工程）、Ｇ線及びＣ線の発光強度を求める。
　そして、ＣｉＣｓ欠陥に起因するＧ線の発光強度がＴＯ線の発光強度の０．８３％以下、ＣｉＯｉ欠陥に起因するＣ線の発光強度がＴＯ線の発光強度の６．５％以下である場合には、そのシリコンエピタキシャルウェーハを合格とする（Ｄ工程）。また、前述のように、例えばそのシリコンエピタキシャルウェーハを含む２０枚のウェーハ間でＧ線及びＣ線の発光強度に変化がないことが分かっていれば、残りの１９枚のシリコンエピタキシャルウェーハも合格とすることができる。
　このようにして選別され、合格とされたシリコンエピタキシャルウェーハを用いて撮像素子を製造する。そうすると、その撮像素子は白キズ不良が極めて少なくなり、実用上問題のないレベルのものとすることができる。
　さらに、本発明のシリコンエピタキシャルウェーハの評価方法について図４を参照して説明する。
　本発明のシリコンエピタキシャルウェーハの評価方法は、シリコンの鏡面ウェーハを用いてＰＬスペクトルを測定しＴＯ線の発光強度が３００００～５００００カウントになるようにＰＬ測定装置を調整する工程（Ａ工程）、評価対象のエピタキシャルウェーハに電子線を照射する工程（Ｂ工程）、その電子線照射領域のＰＬスペクトルを測定する工程（Ｃ工程）を有しており、ここまでは既に説明したシリコンエピタキシャルウェーハを選別して合格とするシリコンエピタキシャルウェーハの製造方法と同様である。
　本発明のシリコンエピタキシャルウェーハの評価方法は、さらに、評価対象のシリコンエピタキシャルウェーハからのＰＬスペクトルのＣｉＣｓ欠陥に起因するＧ線の発光強度がＴＯ線の発光強度の０．８３％以下であるか否かを判断する工程と、ＣｉＯｉ欠陥に起因するＣ線の発光強度がＴＯ線の発光強度の６．５％以下であるか否かを判断する工程を有している。
　本発明のシリコンエピタキシャルウェーハの評価方法によれば、製造したシリコンエピタキシャルウェーハが撮像素子用のウェーハとして適しているものか否かを評価することができる。具体的には、例えば本発明のシリコンエピタキシャルウェーハの評価方法を用いて、撮像素子用として好適なシリコンエピタキシャルウェーハを製造するためのエピタキシャル層の成長条件の範囲を詳細に求めることができる。
　以下、実施例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
　撮像素子用の直径３００ｍｍのシリコンエピタキシャルウェーハを製造するために、抵抗率１０Ω・ｃｍのｎ型のシリコンの鏡面ウェーハ上に、抵抗率１０Ω・ｃｍ、厚さ１０μｍのエピタキシャル層を形成したウェーハを５枚準備した。この５枚のウェーハは、同一のエピタキシャル成長装置を用いて連続して、同一の成長条件でエピタキシャル層を成長させたものであり、５枚のウェーハのエピタキシャル層は均質なものである。
　次に、シリコンの鏡面ウェーハを用いて、ＴＯ線の発光強度が４００００カウントとなるように、ＰＬ測定装置を調整した。
　さらに、準備したシリコンエピタキシャルウェーハのうちの１枚に電子線を照射した。続いて、このウェーハの電子線照射領域のＰＬスペクトルを調整されたＰＬ測定装置で測定した。この時のＧ線の発光強度はＴＯ線の発光強度の０．６３％、Ｃ線の発光強度はＴＯ線の発光強度の５．２％であり、選別条件を満たしていた。
　一方、残りの４枚のシリコンエピタキシャルウェーハで、撮像素子を製造して白キズ不良の評価を行った。製造された撮像素子の白キズの個数は平均値で４個であり、極めて白キズ不良の少ない撮像素子を製造することができた。
（実施例２）
　実施例１と同様に、直径３００ｍｍ、抵抗率１０Ω・ｃｍのｎ型のシリコンの鏡面ウェーハ上に、抵抗率１０Ω・ｃｍ、厚さ１０μｍのエピタキシャル層を形成したウェーハを５枚準備した。但し、エピタキシャル成長に使用したエピタキシャル成長装置は、実施例１とは異なる装置とした。そして、シリコンの鏡面ウェーハを用いて、ＴＯ線の発光強度が４００００カウントとなるように、ＰＬ測定装置を調整した。
　さらに、準備したシリコンエピタキシャルウェーハのうちの１枚に電子線を照射し、このウェーハの電子線照射領域のＰＬスペクトルを調整されたＰＬ測定装置で測定した。この時のＧ線の発光強度はＴＯ線の発光強度の０．９４％、Ｃ線の発光強度はＴＯ線の発光強度の８．３％であり、選別（評価）条件を満たしていなかった。
　そして、残りの４枚のシリコンエピタキシャルウェーハで、撮像素子を製造して白キズ不良の評価を行った。Ｇ線及びＣ線の発光強度の評価から白キズが多いことが予測されたが、実際に製造された撮像素子の白キズの個数は平均値で１０２個と多かった。これは、最先端撮像素子として不適当なレベルであった。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
 

Claims (3)

  1. 　シリコンの鏡面ウェーハ上にエピタキシャル層を成長させたシリコンエピタキシャルウェーハの製造方法であって、
    　前記鏡面ウェーハに光を照射して、発生するフォトルミネッセンスのスペクトルをフォトルミネッセンス測定装置で測定し、該スペクトルのＴＯ線の発光の強度が３００００～５００００カウントとなるように前記フォトルミネッセンス測定装置を調整する工程と、
    　前記シリコンエピタキシャルウェーハに電子線を照射する工程と、
    　前記シリコンエピタキシャルウェーハの電子線照射領域に光を照射し、発生するフォトルミネッセンスのスペクトルを前記調整されたフォトルミネッセンス測定装置で測定する工程と、
    　前記シリコンエピタキシャルウェーハからのフォトルミネッセンスのスペクトルのＣｉＣｓ欠陥に起因する発光の強度がＴＯ線の発光の強度の０．８３％以下、ＣｉＯｉ欠陥に起因する発光の強度がＴＯ線の発光の強度の６．５％以下となるシリコンエピタキシャルウェーハを選別して合格とする工程を有することを特徴とするシリコンエピタキシャルウェーハの製造方法。
  2. 　請求項１に記載されたシリコンエピタキシャルウェーハの製造方法により製造されたシリコンエピタキシャルウェーハを用いて製造された撮像素子。
  3. 　シリコンの鏡面ウェーハ上にエピタキシャル層を成長させたシリコンエピタキシャルウェーハの評価方法であって、
    　前記鏡面ウェーハに光を照射して、発生するフォトルミネッセンスのスペクトルをフォトルミネッセンス測定装置で測定し、該スペクトルのＴＯ線の発光の強度が３００００～５００００カウントとなるように前記フォトルミネッセンス測定装置を調整する工程と、
    　前記シリコンエピタキシャルウェーハに電子線を照射する工程と、
    　前記シリコンエピタキシャルウェーハの電子線照射領域に光を照射し、発生するフォトルミネッセンスのスペクトルを前記調整されたフォトルミネッセンス測定装置で測定する工程と、
    　前記シリコンエピタキシャルウェーハからのフォトルミネッセンスのスペクトルのＣｉＣｓ欠陥に起因する発光の強度を求め、該発光の強度がＴＯ線の発光の強度の０．８３％以下であるか否かを判断する工程と、
    　前記シリコンエピタキシャルウェーハからのフォトルミネッセンスのスペクトルのＣｉＯｉ欠陥に起因する発光の強度を求め、該発光の強度がＴＯ線の発光の強度の６．５％以下であるか否かを判断する工程を有することを特徴とするシリコンエピタキシャルウェーハの評価方法。
     
PCT/JP2016/001223 2015-05-20 2016-03-07 シリコンエピタキシャルウェーハの製造方法及び評価方法 Ceased WO2016185644A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201680029132.4A CN107615470B (zh) 2015-05-20 2016-03-07 硅外延晶片的制造方法以及评价方法
US15/571,246 US10643908B2 (en) 2015-05-20 2016-03-07 Manufacturing method and evaluation method of silicon epitaxial wafer
DE112016001907.6T DE112016001907B4 (de) 2015-05-20 2016-03-07 Herstellungsverfahren und Beurteilungsverfahren für Silizium-Epiwafer
KR1020177033199A KR102528848B1 (ko) 2015-05-20 2016-03-07 실리콘 에피택셜 웨이퍼의 제조방법 및 평가방법
US16/751,601 US11205599B2 (en) 2015-05-20 2020-01-24 Evaluation method of silicon epitaxial wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015102441A JP6296001B2 (ja) 2015-05-20 2015-05-20 シリコンエピタキシャルウェーハの製造方法及び評価方法
JP2015-102441 2015-05-20

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US15/571,246 A-371-Of-International US10643908B2 (en) 2015-05-20 2016-03-07 Manufacturing method and evaluation method of silicon epitaxial wafer
US16/751,601 Division US11205599B2 (en) 2015-05-20 2020-01-24 Evaluation method of silicon epitaxial wafer

Publications (1)

Publication Number Publication Date
WO2016185644A1 true WO2016185644A1 (ja) 2016-11-24

Family

ID=57319791

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/001223 Ceased WO2016185644A1 (ja) 2015-05-20 2016-03-07 シリコンエピタキシャルウェーハの製造方法及び評価方法

Country Status (6)

Country Link
US (2) US10643908B2 (ja)
JP (1) JP6296001B2 (ja)
KR (1) KR102528848B1 (ja)
CN (1) CN107615470B (ja)
DE (1) DE112016001907B4 (ja)
WO (1) WO2016185644A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6296001B2 (ja) * 2015-05-20 2018-03-20 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及び評価方法
JP6531729B2 (ja) * 2016-07-19 2019-06-19 株式会社Sumco シリコン試料の炭素濃度評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコン単結晶インゴットの製造方法
JP6805015B2 (ja) * 2017-02-10 2020-12-23 グローバルウェーハズ・ジャパン株式会社 検量線の作成方法、炭素濃度測定方法及びシリコンウェハの製造方法
CN108956550A (zh) * 2018-06-12 2018-12-07 华灿光电（浙江）有限公司 一种光致发光光谱处理的方法和装置
JP6585799B1 (ja) * 2018-10-15 2019-10-02 昭和電工株式会社 ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法
JP6933201B2 (ja) * 2018-11-29 2021-09-08 信越半導体株式会社 炭素濃度測定方法
JP6973361B2 (ja) * 2018-11-29 2021-11-24 信越半導体株式会社 酸素濃度測定方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010287778A (ja) * 2009-06-12 2010-12-24 Shin Etsu Handotai Co Ltd シリコン基板の評価方法及び半導体デバイスの製造方法
JP2013152977A (ja) * 2012-01-24 2013-08-08 Mitsubishi Electric Corp 不純物濃度測定方法および不純物濃度測定装置
JP2014199253A (ja) * 2013-03-12 2014-10-23 グローバルウェーハズ・ジャパン株式会社 飽和電圧推定方法及びシリコンエピタキシャルウエハの製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5006717A (en) * 1988-12-26 1991-04-09 Matsushita Electric Industrial Co., Ltd. Method of evaluating a semiconductor device and an apparatus for performing the same
JPH04104042A (ja) 1990-08-24 1992-04-06 Hitachi Ltd シリコン中の酸素濃度測定方法
JPH104042A (ja) * 1996-06-17 1998-01-06 Sony Corp 半導体製造工程管理システム
US6366861B1 (en) * 1997-04-25 2002-04-02 Applied Materials, Inc. Method of determining a wafer characteristic using a film thickness monitor
US6534774B2 (en) * 2000-09-08 2003-03-18 Mitsubishi Materials Silicon Corporation Method and apparatus for evaluating the quality of a semiconductor substrate
JP4566478B2 (ja) * 2001-08-09 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
GB0216622D0 (en) * 2002-07-17 2002-08-28 Aoti Operating Co Inc Detection method and apparatus
WO2005031850A2 (en) * 2003-09-26 2005-04-07 California Institute Of Technology Detection and reduction of dielectric breakdown in semiconductor devices
US9909986B2 (en) * 2003-10-15 2018-03-06 Applied Research And Photonics, Inc. Thickness determination and layer characterization using terahertz scanning reflectometry
US7158221B2 (en) * 2003-12-23 2007-01-02 Applied Materials, Inc. Method and apparatus for performing limited area spectral analysis
US7481879B2 (en) * 2004-01-16 2009-01-27 Sumitomo Electric Industries, Ltd. Diamond single crystal substrate manufacturing method and diamond single crystal substrate
TWI439684B (zh) * 2005-07-06 2014-06-01 Nanometrics Inc 具自晶圓或其他工件特定材料層所發射光致發光信號優先偵測之光致發光成像
CN101447447B (zh) * 2007-11-27 2010-05-26 上海华虹Nec电子有限公司 用于沟槽隔离的本征吸杂的方法
JP5063325B2 (ja) * 2007-12-14 2012-10-31 独立行政法人理化学研究所 キャリア濃度測定装置およびキャリア濃度測定方法
MY177022A (en) * 2008-03-31 2020-09-02 Bt Imaging Pty Ltd Wafer imaging and processing method and apparatus
WO2011009159A1 (en) * 2009-07-20 2011-01-27 Bt Imaging Pty Ltd Separation of doping density and minority carrier lifetime in photoluminescence measurements on semiconductor materials
US9261464B2 (en) * 2010-06-04 2016-02-16 Hemlock Semiconductor Corporation Applying edge-on photoluminescence to measure bulk impurities of semiconductor materials
JP6070548B2 (ja) * 2011-05-18 2017-02-01 住友電気工業株式会社 化合物半導体基板
CN103091326B (zh) * 2011-10-31 2015-04-22 无锡华润上华科技有限公司 识别缺陷类型的方法
US9410890B2 (en) * 2012-03-19 2016-08-09 Kla-Tencor Corporation Methods and apparatus for spectral luminescence measurement
US9553034B1 (en) * 2012-03-27 2017-01-24 Kla-Tencor Corporation Combined semiconductor metrology system
DE102012214085B4 (de) * 2012-08-08 2016-07-07 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
US9354177B2 (en) * 2013-06-26 2016-05-31 Kla-Tencor Corporation System and method for defect detection and photoluminescence measurement of a sample
CN103794473B (zh) * 2014-01-28 2016-04-06 北京大学 一种室温下吸除硅晶片或硅器件中过渡金属杂质的方法
JP6268039B2 (ja) * 2014-05-23 2018-01-24 グローバルウェーハズ・ジャパン株式会社 検量線の作成方法、不純物濃度の測定方法、及び半導体ウェハの製造方法
US10018565B2 (en) * 2015-05-04 2018-07-10 Semilab Semiconductor Physics Laboratory Co., Ltd. Micro photoluminescence imaging with optical filtering
JP6296001B2 (ja) * 2015-05-20 2018-03-20 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及び評価方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010287778A (ja) * 2009-06-12 2010-12-24 Shin Etsu Handotai Co Ltd シリコン基板の評価方法及び半導体デバイスの製造方法
JP2013152977A (ja) * 2012-01-24 2013-08-08 Mitsubishi Electric Corp 不純物濃度測定方法および不純物濃度測定装置
JP2014199253A (ja) * 2013-03-12 2014-10-23 グローバルウェーハズ・ジャパン株式会社 飽和電圧推定方法及びシリコンエピタキシャルウエハの製造方法

Also Published As

Publication number Publication date
CN107615470B (zh) 2020-06-19
KR20180010187A (ko) 2018-01-30
JP2016219585A (ja) 2016-12-22
US10643908B2 (en) 2020-05-05
US20180277450A1 (en) 2018-09-27
CN107615470A (zh) 2018-01-19
JP6296001B2 (ja) 2018-03-20
KR102528848B1 (ko) 2023-05-04
DE112016001907B4 (de) 2024-05-23
DE112016001907T5 (de) 2018-01-04
US11205599B2 (en) 2021-12-21
US20200161197A1 (en) 2020-05-21

Similar Documents

Publication Publication Date Title
JP6296001B2 (ja) シリコンエピタキシャルウェーハの製造方法及び評価方法
US8411263B2 (en) Method of evaluating silicon wafer and method of manufacturing silicon wafer
US10872827B2 (en) Manufacturing method and evaluation method for SiC device
JP6516583B2 (ja) 半導体試料の結晶欠陥検出装置及び結晶欠陥検出方法
KR20170122279A (ko) 반도체 기판의 평가 방법 및 반도체 기판의 제조 방법
JP5579206B2 (ja) 欠陥判別装置、およびその方法
JP2006208314A (ja) シリコン単結晶ウエーハの結晶欠陥の評価方法
JP5343721B2 (ja) シリコン基板の評価方法及び半導体デバイスの製造方法
JP2009054771A (ja) 半導体結晶の欠陥評価方法及び評価装置
JP5720560B2 (ja) 半導体基板の評価方法
EP3940124B1 (de) Kristallstück aus monokristallinem silizium
JP2006045007A (ja) シリコン単結晶の品質評価方法
Wostyn et al. Evaluation of the Si0. 8Ge0. 2-on-Si Epitaxial Quality by Inline Surface Light Scattering: A Case Study on the Impact of Interfacial Oxygen
JP2017084985A (ja) 結晶欠陥の位置特定方法、結晶欠陥観察用試料の作製方法、及び結晶欠陥の評価方法
JP6634962B2 (ja) シリコンエピタキシャルウェーハのエピタキシャル層の評価方法及びシリコンエピタキシャルウェーハの製造方法
JP7259736B2 (ja) 結晶欠陥の検出方法、エピタキシャル成長装置の管理方法およびエピタキシャルウェーハの製造方法
JP4784192B2 (ja) シリコンウエーハの評価方法
JP6032072B2 (ja) 欠陥検出方法
JP6844561B2 (ja) 酸素濃度評価方法
JP5505769B2 (ja) 半導体ウェーハの表層評価方法
JP6458612B2 (ja) 半導体ウェーハの製造方法および半導体ウェーハの評価方法
JP7606189B2 (ja) 窒化物半導体層の不純物濃度を測定する測定方法及び測定装置
JP6973361B2 (ja) 酸素濃度測定方法
JP6881387B2 (ja) Ｄｚ層の測定方法
KR20200130809A (ko) 탄소농도 평가방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16796041

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15571246

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20177033199

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112016001907

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16796041

Country of ref document: EP

Kind code of ref document: A1