[go: up one dir, main page]

WO2015141625A1 - 不揮発性記憶装置 - Google Patents

不揮発性記憶装置 Download PDF

Info

Publication number
WO2015141625A1
WO2015141625A1 PCT/JP2015/057695 JP2015057695W WO2015141625A1 WO 2015141625 A1 WO2015141625 A1 WO 2015141625A1 JP 2015057695 W JP2015057695 W JP 2015057695W WO 2015141625 A1 WO2015141625 A1 WO 2015141625A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductive layer
film
oxygen
valence
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2015/057695
Other languages
English (en)
French (fr)
Inventor
恒洋 井野
章輔 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015528790A priority Critical patent/JP6062552B2/ja
Publication of WO2015141625A1 publication Critical patent/WO2015141625A1/ja
Priority to US15/245,752 priority patent/US9779797B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices

Definitions

  • Embodiments described herein relate generally to a nonvolatile memory device.
  • FeRAM Feroelectric Random Access Memory
  • DRAM Dynamic Random Access Memory
  • nonvolatile ferroelectric capacitor a storage device in which a volatile capacitor in a DRAM (Dynamic Random Access Memory) is replaced with a nonvolatile ferroelectric capacitor has been put to practical use in applications that make use of power saving.
  • MFS Metal Ferroelectric Silicon
  • MFIS Metal Ferroelectric Insulator Silicon
  • the problem to be solved by the present invention is to provide a nonvolatile memory device with improved endurance characteristics.
  • the nonvolatile memory device of the embodiment includes a first conductive layer in which the number of oxygen ions in the layer multiplied by the valence of oxygen is less than the number of cations multiplied by the valence of cations; An insulating film provided in contact with the first conductive layer, a hafnium oxide ferroelectric film provided in contact with the insulating film on a side opposite to the first conductive layer of the insulating film, and an insulating film of the ferroelectric film A second electrode provided on the opposite side in contact with the ferroelectric film, wherein the number of oxygen ions in the layer multiplied by the valence of oxygen 2 is less than the number of cations multiplied by the valence of cations.
  • a conductive layer and one or both of the first conductive layer and the second conductive layer on the opposite side of the ferroelectric film are provided in contact with the first conductive layer or the second conductive layer,
  • the number of oxygen ions multiplied by the valence of oxygen 2 is greater than the number of cations multiplied by the cation valence.
  • a third conductive layer of the object the.
  • FIG. 2 is a schematic cross-sectional view of a memory cell unit of the nonvolatile memory device according to the first embodiment.
  • 1 is a conceptual diagram of a memory cell array and peripheral circuits of a nonvolatile memory device according to a first embodiment.
  • FIG. 6 is a schematic cross-sectional view of a memory cell unit of a nonvolatile memory device according to Modification 1 of the first embodiment.
  • FIG. 6 is a schematic cross-sectional view of a memory cell unit of a nonvolatile memory device according to Modification 2 of the first embodiment.
  • FIG. 9 is a schematic cross-sectional view of a memory cell unit of a nonvolatile memory device according to Modification 3 of the first embodiment.
  • FIG. 6 is a schematic cross-sectional view of a memory cell unit of a nonvolatile memory device according to Modification 4 of the first embodiment.
  • FIG. 6 is a schematic cross-sectional view of a memory cell unit of a nonvolatile memory device according to a second embodiment.
  • FIG. 9 is a schematic cross-sectional view of a memory cell unit of a nonvolatile memory device according to a fourth embodiment.
  • the “ferroelectric material” means a substance that has spontaneous polarization (spontaneous polarization) without applying an electric field from the outside and reverses the polarization when an electric field is applied from the outside.
  • “paraelectric” means a substance that undergoes polarization when an electric field is applied and disappears when the electric field is removed.
  • the “low oxygen concentration conductive layer” is conductive, and is obtained by multiplying the number of oxygen ions in the layer by the valence of oxygen 2 and multiplying the number of cations by the valence of cations. It shall mean fewer layers than one. In other words, it has electrical conductivity, and the ratio of the number of oxygen ions in the layer multiplied by the valence of oxygen 2 to the number of cation times the valence of cation ((number of oxygen ions x oxygen , Ie, 2) / (cation number ⁇ cation valence))).
  • the “high oxygen concentration conductive layer” has conductivity, and is obtained by multiplying the number of oxygen ions in the layer by the valence of oxygen 2 to the cation number to the cation number. It means more layers than those multiplied. In other words, it has electrical conductivity, and the ratio of the number of oxygen ions in the layer multiplied by the valence of oxygen 2 to the number of cation times the valence of cation ((number of oxygen ions x oxygen 2) / (the number of cations ⁇ the number of cations))) means a layer greater than 1.
  • the fact that the number of oxygen ions in the layer multiplied by the valence of oxygen 2 is less than the number of cations multiplied by the valence of cation is universally a general abbreviation.
  • a film which means (HfO 2 ) x (SiO 2 ) 1-x which is a stoichiometric ratio generated with a normal film formation method using HfSiO as used in the embodiment, It means a film whose composition is controlled so that there are less than two divalent oxygen ions per one Hf ion that is a tetravalent cation.
  • the nonvolatile memory device of this embodiment includes a first conductive layer in which the number of oxygen ions in the layer multiplied by the valence of oxygen 2 is less than the number of cations multiplied by the valence of 2 of cations.
  • An insulating film provided in contact with the first conductive layer; a hafnium oxide ferroelectric film provided in contact with the insulating film on a side opposite to the first conductive layer of the insulating film; and insulation of the ferroelectric film Provided on the opposite side of the film in contact with the ferroelectric film, the number of oxygen ions in the layer multiplied by the valence of oxygen 2 is less than the number of cations multiplied by the valence of the cation.
  • the nonvolatile memory device of the present embodiment is provided with the above configuration, thereby reducing the polarization fatigue of the ferroelectric film. Therefore, the number of times data can be rewritten is improved. In other words, endurance characteristics are improved.
  • FIG. 1 is a schematic cross-sectional view of a memory cell portion of the nonvolatile memory device of this embodiment.
  • FIG. 2 is a conceptual diagram of the memory cell array 100 and peripheral circuits of the nonvolatile memory device of this embodiment.
  • FIG. 1 shows a cross section of one memory cell 101 indicated by, for example, a dotted circle in the memory cell array 100 of FIG.
  • the memory cell array of the nonvolatile memory device of the present embodiment includes, for example, a plurality of first electrode wirings 14 and a plurality of second electrode crossing the first electrode wirings 14 via the insulating layer 12 on the semiconductor substrate 10. Electrode wiring 16.
  • the second electrode wiring 16 is provided in the upper layer of the first electrode wiring 14. Further, around the memory cell array 100, a first control circuit 18, a second control circuit 20, and a sense circuit 21 are provided as peripheral circuits.
  • a plurality of memory cells 101 are provided in a region where the first electrode wiring 14 and the second electrode wiring 16 intersect.
  • the nonvolatile memory device of this embodiment has a so-called cross point structure.
  • the memory cell 101 is a two-terminal FTJ element sandwiched between a first electrode wiring 14 and a second electrode wiring 16 as shown in FIG.
  • the FTJ element functions as a memory cell by utilizing a change in the amount of tunnel current accompanying the polarization inversion of the ferroelectric.
  • the first electrode wirings 14 are each connected to the first control circuit 18.
  • the second electrode wirings 16 are each connected to the second control circuit 20.
  • the sense circuit 21 is connected to the first control circuit 18 and the second control circuit 20.
  • the first control circuit 18 and the second control circuit 20 select a desired memory cell, write data to the memory cell, read data from the memory cell, erase data from the memory cell, and the like. It has a function.
  • the memory cell data is read as the amount of current flowing between the first electrode wiring 14 and the second electrode wiring 16.
  • the sense circuit 21 has a function of determining the amount of current and determining the polarity of data. For example, data “0” and “1” are determined.
  • the first control circuit 18, the second control circuit 20, and the sense circuit 21 are configured by electronic circuits using semiconductor devices formed on the semiconductor substrate 10, for example.
  • the semiconductor substrate 10 is, for example, a (100) plane single crystal silicon (Si) substrate.
  • a single crystal germanium substrate, a SiGe epitaxial substrate, an InP substrate, a GaN substrate, a GaAs substrate, an IGZO substrate, or the like can be used. It is desirable that the substrate be suitable for forming a peripheral circuit using a semiconductor device.
  • the insulating film 12 is, for example, a silicon oxide film, for example, a SiO 2 film.
  • silicon oxide film, Al 2 O 3 film, SiON film, SiN film, monoclinic or amorphous HfO 2 film, monoclinic or amorphous ZrO 2 film, monoclinic or amorphous Hf 1-x M xO 2-y film M is Si, Y, Zr, Al, Sr, Ba, Ca, Gd, La, Ce, Pr, Nd, Sm, Eu, Tb, Dy, Ho, Er, Tm, Yb, Lu , Sc
  • the first electrode wiring 14 is a word line
  • the second electrode wiring 16 is a bit line.
  • the first electrode wiring 14 and the second electrode wiring 16 are, for example, metal wiring.
  • the material of the metal wiring is, for example, Cu, Al, Ta, Mo, TiN, TaN, or MoN.
  • the material of the first electrode wiring 14 and the second electrode wiring 16 can be carbon nanotubes or graphene.
  • the material of the first electrode wiring 14 and the second electrode wiring 16 may be any material having conductivity.
  • the memory cell 101 includes a first low oxygen concentration conductive layer (first conductive layer) 22 and an insulating film 24 from the first electrode wiring 14 side toward the second electrode wiring 16.
  • a hafnium oxide ferroelectric film 26, a second low oxygen concentration conductive layer (second conductive layer) 28, and a high oxygen concentration conductive layer (third conductive layer) 30 are stacked.
  • the first low oxygen concentration conductive layer (first conductive layer) 22 is provided on the first electrode wiring 14.
  • the first low oxygen concentration conductive layer (first conductive layer) 22 is obtained by multiplying the number of oxygen ions in the layer by the valence of oxygen 2 and multiplying the number of cations by the valence of cations. Few.
  • the material of the first low oxygen concentration conductive layer 22 is desirably a material having a low oxygen concentration and high heat resistance.
  • the material of the first low oxygen concentration conductive layer 22 is, for example, metal nitride.
  • the metal nitride is, for example, titanium nitride (TiN).
  • the material of the first low oxygen concentration conductive layer 22 is, for example, polycrystalline silicon or amorphous silicon in which the resistance is reduced by doping with an n-type or p-type impurity at a high concentration.
  • the concentration of the n-type or p-type impurity is desirably 1 ⁇ 10 20 atoms / cm 3 or more.
  • oxygen atoms that can be anions less than the number of silicon atoms that can be cations may be included.
  • polycrystalline silicon, and amorphous silicon for example, Ru, Ir, Os, Pt, Rh, Pd, Ta, Nb, W, Mo, Hf, Zr can be used as the material for the first low oxygen concentration conductive layer 22.
  • Re Ti, Ni, Co, Fe, Mn, Cr, V, Ti, graphene, amorphous carbon, CuN, CuAlN, SrN, BaN, SrAlN, BaAlN, TiN, ZrN, HfN, TiAlN, ZrAlN, HfAlN, VN, NbN, TaN, VAlN, NbAlN, TaAlN, CrN, MoN, WN, CrAlN, MoAlN, WAlN, MnN, MnAlN, ReN, ReAlN, FeN, FeN, CoN, CoN, NiN, CuSi, MgSi, CaSi, SrSi, BaSi, LnSi (Ln is La, Ce, Pr, Nd, Sm Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, L)), TiSi, ZrSi, HfSi, VSi, NbSi, Ta
  • the insulating film 24 is provided in contact with the first low oxygen concentration conductive layer (first conductive layer) 22.
  • the insulating film 24 functions as a tunnel insulating film that allows carriers to flow as a tunnel current during data write, read, and erase operations of memory cells.
  • the FTJ element has a diode function, that is, a rectifying characteristic due to the interposition of the insulating film 24.
  • the insulating film 24 is preferably a paraelectric film from the viewpoint of stable operation of the memory cell 101, the ferroelectric film is made of a material having a conduction electron offset or a valence electron offset different from that of the ferroelectric film 26. A film, an antiferroelectric film, a ferrielectric film, etc. can be operated in principle.
  • the EOT (Effective Oxide Thickness) of the insulating film 24 is thinner than the EOT of the ferroelectric film 26. If the EOT of the insulating film 24 is thicker than the EOT of the upper ferroelectric film 26, it is difficult to apply a sufficient electric field to the ferroelectric film 26, and it is difficult to cause polarization inversion of the ferroelectric film 26. It is.
  • the insulating film 24 is desirably thin.
  • the insulating film 24 is preferably made of a material having a high withstand voltage.
  • the film thickness of the insulating film 24 is, for example, not less than 0.5 nm and not more than 3 nm.
  • the insulating film 24 is, for example, a silicon oxide film, for example, a SiO 2 film.
  • the insulating film 24 is, for example, amorphous or P2 1 / c in the space group No. 14, P4 2 / nmc in the space group 137, Fm3m in the space group 225, Pbca in the space group 61 , the space group # 62 Pnma, or of P2 1 2 1 2 1 space group 19th Hf 1-x-y Zr x M y O (2-z) (1-w) N w ( provided that 0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 0.5, ⁇ 0.1 ⁇ z ⁇ 0.2, 0 ⁇ w ⁇ 0.7, M is Si, Ge, B, Al, Ga, In, P, As, Bi, Mg, Ca, Sr, Ba, Zn, Cd, Ti, Ta, Mo, W, Sc, Y, La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Any one
  • LnAlO 3 (Ln is La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, L or more), LnSiO (Ln is La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, L or more), HfSiO, HfSiON, HfAlO, Al 2 O 3 , MgO, Ln 2 O 3 (Ln is La, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, any one or more of the L), CaF 2, SrF 2 , BaF 2, LnF 3 (Ln is La, A film such as one or more of Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, and L) is applicable.
  • the ferroelectric film 26 is provided on the opposite side of the insulating film 24 from the first low oxygen concentration conductive layer (first conductive layer) 22 and in contact with the insulating film 24.
  • the ferroelectric film 26 is hafnium oxide. Hafnium oxide exhibits ferroelectricity by having a crystal structure of the space group Pbc2 1 (space group number 29).
  • the film thickness of the ferroelectric film 26 is, for example, not less than 1.0 nm and not more than 10 nm.
  • the sum of the film thickness of the ferroelectric film 26 and the film thickness of the insulating film 24 is preferably 10 nm or less from the viewpoint of not increasing the data write voltage.
  • the composition of the ferroelectric film 26 is, for example, Hf 1-x M x O 2-y .
  • M is any of Si, Y, Zr, Al, Sr, Ba, Ca, Gd, La, Ce, Pr, Nd, Sm, Eu, Tb, Dy, Ho, Er, Tm, Yb, Lu, Sc Or more than one.
  • M ⁇ Zr 0 ⁇ x ⁇ 0.25, and 2% or less of Zr may be included as an impurity separately from Hf entering the site of Hf.
  • M Zr, 0.45 ⁇ x ⁇ 0.55 and 0 ⁇ y ⁇ 0.1.
  • the second low oxygen concentration conductive layer (second conductive layer) 28 is provided on the opposite side of the ferroelectric film 26 from the insulating film 24 and in contact with the ferroelectric film 26.
  • the material of the second low oxygen concentration conductive layer 28 is, for example, metal nitride.
  • the metal nitride is, for example, titanium nitride (TiN).
  • the material of the second low oxygen concentration conductive layer 28 is, for example, polycrystalline silicon in which an impurity is doped at a high concentration to reduce the resistance, or amorphous silicon.
  • the second low oxygen concentration conductive layer 28 may contain titanium atoms that can be cations or oxygen atoms that can be anions less than the number of silicon atoms.
  • the material of the second low oxygen concentration conductive layer 28 is, for example, Ru, Ir, Os, Pt, Rh, Pd, Ta, Nb, W, Mo, Hf, Zr, in addition to TiN, polycrystalline silicon, and amorphous silicon.
  • first low oxygen concentration conductive layer 22 and the second low oxygen concentration conductive layer 28 may be made of the same material or different materials.
  • the high oxygen concentration conductive layer (third conductive layer) 30 is disposed on the opposite side of the second low oxygen concentration conductive layer (second conductive layer) 28 from the ferroelectric film 26, and the second low oxygen concentration conductive layer. 28 is provided in contact with 28.
  • the number of oxygen ions in the layer multiplied by the valence of oxygen 2 is higher than that obtained by multiplying the cation number by the cation valence. It is a thing.
  • the film thickness of the high oxygen concentration conductive layer 30 is preferably, for example, 1 nm or more and 10 nm or less. If the thickness exceeds 10 nm, the size of the FTJ element increases, which increases the manufacturing cost.
  • the material of the high oxygen concentration conductive layer 30 is a conductive metal oxide.
  • the material of the high oxygen concentration conductive layer 30 desirably has a high oxygen content. In addition, it is desirable that the material hardly deteriorates even when a heat treatment at 600 ° C. or higher and 800 ° C. or lower is applied.
  • the material of the first high oxygen concentration conductive layer 30 is, for example, ruthenium oxide (RuO). For example, a RuO 2.
  • the material of the high oxygen concentration conductive layer 30 is not limited to RuO, and if it is a conductive metal oxide having a high oxygen content, IrO, RhO, PtO, SrRuO, ReO, LaCuO, NbO, MoO, LaTiO, LaVO, SrFeO , CaVO, SrMoO, SrIrO, BaMoO, BaIrO, BaRuO, CaMoO, CaNbO, SrNbO, BaNbO, KMoO, LaMnO, LaNiO, SrCrO, PbMO, LiTiO, YCoO, NrOO, LaCoL, LaCoO, L Is a lanthanoid element), LnSrCuO (Ln is a lanthanoid element), BiSeCuO or the like, ABO (A is Y, Ln (Ln is a lanthanoid element), Tl, In, Pb, Bi, B, Cd
  • BaKBiO of oxide superconductor (K and O are values that become a superconducting expression composition or an overdoped composition region), SrRuO, BaPbBiO, BiGdRuO, LaSrMnO, ZnLiVO, SnO, TiO, CuO, AgO, InO, TlO, Apply ZnO, BaTi (Nb) O, SrTi (Nb) O, LaCrO, WO, TlOF, NiO, CoO, CuO, CrO, MnO, VCrO, FeO, VO, TiO, TiO, EuO (Gd), etc. Is possible.
  • RuO 2 is a desirable material because it has little influence on other materials in the CMOS process and has a low manufacturing cost.
  • the second electrode wiring 16 is provided on the high oxygen concentration conductive layer 30.
  • a silicon oxide film 12 is formed on the silicon substrate 10.
  • the silicon oxide film 12 can be formed by various film formation methods such as thermal oxidation or chemical oxidation of the silicon substrate 10, CVD (Chemical Vapor Deposition), or sputtering.
  • a first electrode wiring 14 is formed on the silicon oxide film 12 by a known film forming method and patterning method.
  • a TiN film 22 is formed on the first electrode wiring 14.
  • the film formation method may be any of CVD, ALD (Atomic Layer Deposition), sputtering, vapor deposition, EB (Electron Beam), coating, hydrothermal synthesis, and the like.
  • the film forming method may be any of CVD method, ALD method, sputtering method, vapor deposition method, EB method and the like.
  • hafnium oxide film 26 to be a ferroelectric film is formed on the silicon oxide film 24.
  • the composition of the hafnium oxide film 26 is, for example, Hf 1-x M x O 2-y .
  • M is any of Si, Y, Zr, Al, Sr, Ba, Ca, Gd, La, Ce, Pr, Nd, Sm, Eu, Tb, Dy, Ho, Er, Tm, Yb, Lu, Sc Or more than one.
  • M ⁇ Zr 0 ⁇ x ⁇ 0.25, and 2% or less of Zr may be included as an impurity separately from Hf entering the site of Hf.
  • M Zr, 0.45 ⁇ x ⁇ 0.55 and 0 ⁇ y ⁇ 0.1.
  • the crystal structure of the hafnium oxide film 26 serving as a ferroelectric film is Pbca of PBC2 1 or space group number 61 space group 29th.
  • the final crystal structure may be a Pbca of PBC2 1 or space group number 61 space group 29th.
  • the hafnium oxide film 26 is preferably a single crystal from the viewpoint of characteristics as a ferroelectric.
  • the insulating film 24 is a single crystal film such as Ln 2 O 3 or MgO
  • the hafnium oxide film 26 can be epitaxially grown on the insulating film 24.
  • the substrate temperature is preferably room temperature, but can also be formed at a high temperature.
  • the sputtering conditions are preferably film forming conditions that do not damage the substrate, for example, film forming conditions in which the sputtering gas pressure is 1 Pa or more, or the substrate and the target are placed in an off-axis arrangement.
  • Hf metal may be used and chemical sputtering may be performed in an Ar + O 2 atmosphere.
  • Ar: O 2 gas flow ratio it is desirable to keep the Ar: O 2 gas flow ratio to 10: 1 or less.
  • the hafnium oxide film 26 formed by sputtering is initially in an amorphous state immediately after film formation, so it is considered that ferroelectricity is not exhibited. Strong the dielectric is expressed on the hafnium oxide film 26, the heat treatment after film formation, and due to the fact that the crystal structure of the hafnium oxide film 26 is changed to Pbca of PBC2 1 or space group number 61 to the space group 29 No. Conceivable.
  • the ferroelectricity is not expressed under the sputtering condition where the zero valence of Hf, that is, the peak of Hf metal is visible. From the viewpoint of developing ferroelectricity, it is preferable that the +1 valence peak is as small as possible, and the +2 valence peak is also preferably smaller than the +3 valence peak. There may be no +2 or +1 peak.
  • M metal is Si, Y, Zr, Al, Sr, Ba, Ca, Gd, La, Ce, Pr, Nd, Sm, Eu, Tb, Dy, Ho, Er, Tm, Yb, Lu, Sc. There may be a peak having a lower valence than the original valence of any one or more.
  • Hf metal or M metal (M is Si, Y, Zr, Al, Sr, Ba, Ca, Gd, La , Ce, Pr, Nd, Sm, Eu, Tb, Dy, Ho, Er, Tm, Yb, Lu, Sc), for example, about 0.5 nm, that is, several atomic layers It is also possible to form a film to a certain extent.
  • hafnium oxide film 26 is formed on the Hf metal film or the M metal film by any film forming method, or if the Hf metal film or the M metal film is formed on the hafnium oxide film 26, a subsequent manufacturing stage is performed.
  • the Hf metal film and the HfO 2 film can be mixed so that a low-valence XPS peak of Hf can be seen.
  • the film forming method may be any of CVD method, ALD method, sputtering method, vapor deposition method, EB method, coating method, hydrothermal synthesis method and the like.
  • the film forming method may be any of CVD method, ALD method, sputtering method, vapor deposition method, EB method, coating method, hydrothermal synthesis method and the like.
  • the structure of the memory cell 101 is formed by patterning the TiN film 22, the silicon oxide film 24, the hafnium oxide film 26, the TiN film 28, and the RuO film 30 by a known process.
  • the second electrode wiring 16 is formed on the RuO film 30 by a known film forming method and patterning method.
  • heat treatment is performed at 600 ° C. to 800 ° C. for 20 seconds or less.
  • the heat treatment can be performed after the RuO film 30 is formed and before the second electrode wiring 16 is formed.
  • the TiN film 22 and / or the TiN film 28 may contain oxygen atoms having a number smaller than the number of Ti atoms.
  • the first electrode wiring 14 and the first low oxygen concentration conductive layer (first conductive layer) 22 or the second electrode wiring 16 and the high oxygen concentration conductive layer are used.
  • the (third conductive layer) 30 may be shared. That is, the first electrode wiring 14 itself is the first low oxygen concentration conductive layer (first conductive layer) 22, or the second electrode wiring 16 itself is the high oxygen concentration conductive layer (third conductive layer) 30. It doesn't matter.
  • Hafnium oxide does not contain elements such as Ba and Pb, and is highly compatible with semiconductor processes such as CMOS.
  • CMOS complementary metal-oxide-semiconductor
  • an FN (Fowler-Nordheim) tunnel current flows in the ferroelectric film in the operation of the memory cell, and therefore, oxygen deficiency is promoted by an electron hole trap, SILC (Stress Induced Leakage Current), or the like. There is a fear.
  • SILC Stress Induced Leakage Current
  • the conductive layer in contact with the hafnium oxide film 26 is the second low oxygen concentration conductive layer 28 having a low oxygen content.
  • the second low oxygen concentration conductive layer 28 functions as an oxygen absorption layer that absorbs oxygen in the hafnium oxide film 26 during the manufacture or operation of the FTJ element. Therefore, the oxygen content of the hafnium oxide film 26 is suppressed from becoming excessively high. Therefore, the ferroelectricity of the hafnium oxide film 26 is expressed and maintained.
  • the high oxygen concentration conductive layer 30 having a high oxygen content is provided between the hafnium oxide film 26 and the second low oxygen concentration conductive layer 28 having a low oxygen content. .
  • the high oxygen concentration conductive layer 30 functions as an oxygen supply layer for supplying oxygen to the hafnium oxide film 26 during the operation of the FTJ element. Therefore, by supplying a small amount of oxygen to the hafnium oxide film 26, a part of oxygen vacancies generated in the hafnium oxide film 26 is repaired. Therefore, the endurance characteristics of the FTJ element are improved.
  • the FTJ element having the structure of the present embodiment was manufactured by the above manufacturing method.
  • the hafnium oxide film was formed by the above sputtering method.
  • the layer structure of the memory cell was TiN film / silicon oxide film / hafnium oxide film / TiN film / RuO film from the first electrode wiring 14 side.
  • the crystal structure of the hafnium oxide film was found to be PBC2 1 is a major component. Ferroelectricity was obtained even when the Pbca crystal structure, P42 / nmc crystal structure, Fm3m crystal structure, or P21 / c crystal structure was contained as a subcomponent.
  • the TiN film in contact with the hafnium oxide film was observed by XPS or TEM-EDX, it was found that the TiN film contained a small amount of oxygen. It is considered that the hafnium oxide film has a Pbc21 crystal structure and exhibits ferroelectricity because a small amount of oxygen in the hafnium oxide film moves to the TiN film during manufacture.
  • the tunnel current decreased exponentially.
  • the current measured while decreasing the voltage from + 4V to + 2.5V was about 10 times higher than the current measured while increasing the voltage from about + 3V to + 4V.
  • hafnium oxide film 26 undergoes polarization inversion at about + 2V while increasing the voltage from 0V to + 4V, and then maintains the inverted polarization even while the voltage is decreased from + 4V to 0V. It is thought that it was modulated.
  • a nonvolatile memory device with improved endurance characteristics can be realized.
  • FIG. 3 is a schematic cross-sectional view of the memory cell portion of the nonvolatile memory device according to Modification 1 of the first embodiment.
  • the stacked structure of the memory cells 101 is in the reverse order compared to the first embodiment.
  • the memory cell 101 includes a high oxygen concentration conductive layer (third conductive layer) 30, a second low-concentration conductive layer 30 from the first electrode wiring 14 side toward the second electrode wiring 16.
  • An oxygen concentration conductive layer (second conductive layer) 28 a hafnium oxide ferroelectric film 26, an insulating film 24, and a first low oxygen concentration conductive layer (first conductive layer) 22 are stacked.
  • This modification can also provide the same effects as those of the nonvolatile memory device of the first embodiment.
  • FIG. 4 is a schematic cross-sectional view of the memory cell unit of the nonvolatile memory device according to Modification 2 of the first embodiment. This modification is different from the first embodiment in that the high oxygen concentration conductive layer 30 (third conductive layer) is on the first electrode wiring 14 side.
  • the memory cell 101 includes a high oxygen concentration conductive layer (third conductive layer) 30, a first low-concentration conductive layer 30, and a first low-concentration conductive layer 30.
  • An oxygen concentration conductive layer (first conductive layer) 22, an insulating film 24, a hafnium oxide ferroelectric film 26, and a second low oxygen concentration conductive layer (second conductive layer) 28 are stacked.
  • This modification can also provide the same effects as those of the nonvolatile memory device of the first embodiment.
  • FIG. 5 is a schematic cross-sectional view of the memory cell portion of the nonvolatile memory device according to Modification 3 of the first embodiment. This modification is provided in contact with the first conductive layer or the second conductive layer on the side opposite to the ferroelectric film of both the first conductive layer and the second conductive layer with respect to the first embodiment. The difference is that the number of oxygen ions in the layer multiplied by the valence of oxygen 2 includes a third conductive layer of metal oxide that is greater than the number of cation times the valence of cation. ing.
  • the memory cell 101 includes a first high oxygen concentration conductive layer (third conductive layer) 31, a first conductive layer 31 from the first electrode wiring 14 side toward the second electrode wiring 16.
  • first high oxygen concentration conductive layer (third conductive layer) 31 a first conductive layer 31 from the first electrode wiring 14 side toward the second electrode wiring 16.
  • first conductive layer a low oxygen concentration conductive layer
  • second conductive layer insulating film
  • second low oxygen concentration conductive layer (second conductive layer) 28 second high
  • the oxygen concentration conductive layer (third conductive layer) 32 is stacked.
  • the first high oxygen concentration conductive layer 31 and the second high oxygen concentration conductive layer 32 may be made of the same material or different materials.
  • This modification can also provide the same effects as those of the nonvolatile memory device of the first embodiment.
  • This modification is a desirable configuration when it is necessary to increase the amount of oxygen supplied to the ferroelectric film 26.
  • FIG. 6 is a schematic cross-sectional view of the memory cell portion of the nonvolatile memory device according to Modification 4 of the first embodiment. This modification is different from the first embodiment in that the memory cell has a three-dimensional structure in which memory cells are stacked in multiple stages.
  • the memory cell 102 is provided on the memory cell 101 via the second electrode wiring 16. Further, the memory cell 103 is provided on the memory cell 102 via the third electrode wiring 17. A fourth electrode wiring 19 is provided on the memory cell 103.
  • This modification can also provide the same effects as those of the nonvolatile memory device of the first embodiment. Furthermore, the degree of integration is improved by stacking memory cells three-dimensionally.
  • the memory cell 101, the memory cell 102, and the memory cell 103 all have the same stacked structure, but are not necessarily limited to the same stacked structure.
  • the memory cell 102 may be a memory cell having a reverse stacked structure of the first modification.
  • the case where three memory cells are stacked has been described as an example.
  • the number of memory cells may be two or four or more.
  • the nonvolatile memory device of the present embodiment has a first metal oxide in which the number of oxygen ions in the layer multiplied by the valence of oxygen 2 is larger than the number of cations multiplied by the valence of cations.
  • the nonvolatile memory device of this embodiment is different from Modification 2 of the first embodiment in that there is no low oxygen concentration conductive layer between the insulating film and the high oxygen concentration conductive layer.
  • Modification 2 of the first embodiment there is no low oxygen concentration conductive layer between the insulating film and the high oxygen concentration conductive layer.
  • FIG. 7 is a schematic cross-sectional view of the memory cell portion of the nonvolatile memory device of this embodiment.
  • the memory cell 101 includes a metal oxide high-oxygen concentration conductive layer (first conductive layer) 40, an insulating film from the first electrode wiring 14 side toward the second electrode wiring 16. 24, a structure in which a ferroelectric film 26 of hafnium oxide and a low oxygen concentration conductive layer (second conductive layer) 38 are stacked.
  • the number of oxygen ions in the layer multiplied by the valence of oxygen 2 is less than the number of cations multiplied by the valence of cations.
  • the low oxygen concentration conductive layer 38 functions as an oxygen absorption layer.
  • the high oxygen concentration conductive layer 40 functions as an oxygen supply layer. Since the insulating film 24 is interposed between the ferroelectric film 26 and the high oxygen concentration conductive layer 40, the high oxygen concentration conductive layer 40 may supply oxygen to the ferroelectric film 26 excessively. It is suppressed.
  • this embodiment is a desirable configuration when, for example, it is necessary to increase the amount of oxygen supplied to the ferroelectric film 26 as compared with the first embodiment.
  • FIG. 8 is a schematic cross-sectional view of a memory cell portion of a nonvolatile memory device according to a modification of the second embodiment. This modification is provided in contact with the second conductive layer on the side opposite to the ferroelectric film of the second conductive layer with respect to the second embodiment, and the oxygen valence in the number of oxygen ions in the layer. The difference is that the product of 2 is further provided with a third conductive layer of metal oxide that is greater than the product of 2 multiplied by the cation number multiplied by the cation number.
  • the memory cell 101 includes a first metal oxide first high oxygen concentration conductive layer (first conductive layer) from the first electrode wiring 14 side toward the second electrode wiring 16. ) 41, insulating film 24, hafnium oxide ferroelectric film 26, low oxygen concentration conductive layer (second conductive layer) 38, and second high oxygen concentration conductive layer (third conductive layer) 42. Is provided.
  • the first high oxygen concentration conductive layer 41 and the second high oxygen concentration conductive layer 42 may be made of the same material or different materials.
  • the second high oxygen concentration conductive layer 42 functions as an oxygen supply layer. Therefore, this configuration is desirable when it is necessary to further increase the amount of oxygen supplied to the ferroelectric film 26.
  • the nonvolatile memory device of the present embodiment includes a first conductive layer in which the number of oxygen ions in the layer multiplied by the valence of oxygen is less than the number of cations multiplied by the valence of cations; A hafnium oxide ferroelectric film provided in contact with the first conductive layer; and provided on the opposite side of the ferroelectric film from the first conductive layer in contact with the ferroelectric film; A second conductive layer having a different work function, wherein the number of oxygen ions in the layer multiplied by the valence of oxygen is less than the number of cations multiplied by the valence of cations; The second conductive layer is provided on one side of the second conductive layer opposite to the ferroelectric film and in contact with the first conductive layer or the second conductive layer. The number of oxygen ions in the layer is set to 2 as the oxygen valence. And a third conductive layer of metal oxide that is more than the product of the number of cations multiplied by
  • the nonvolatile memory device of this embodiment is different from that of the first embodiment in that there is no insulating film between the first conductive layer and the second conductive layer.
  • the description overlapping with the first embodiment is omitted.
  • FIG. 9 is a schematic cross-sectional view of the memory cell portion of the nonvolatile memory device of this embodiment.
  • the memory cell 101 includes a first low oxygen concentration conductive layer (first conductive layer) 22 and hafnium oxide from the first electrode wiring 14 side toward the second electrode wiring 16.
  • the ferroelectric film 26, the second low oxygen concentration conductive layer (second conductive layer) 28, and the high oxygen concentration conductive layer (third conductive layer) 50 are stacked.
  • the second low oxygen concentration conductive layer 28 has a work function different from that of the first low oxygen concentration conductive layer 22. Therefore, the height of the Schottky barrier between the ferroelectric film 26 and the first low oxygen concentration conductive layer 22, and the Schottky between the ferroelectric film 26 and the second low oxygen concentration conductive layer 28. The barrier height is different.
  • the FTJ element has a diode function, that is, a rectifying characteristic.
  • the number of oxygen ions in the layer multiplied by the valence of oxygen 2 is larger than the number of cations multiplied by the valence of cations.
  • the first low oxygen concentration conductive layer 22 and the second low oxygen concentration conductive layer 28 function as an oxygen absorption layer. Further, the high oxygen concentration conductive layer 50 functions as an oxygen supply layer.
  • the present embodiment it is possible to realize a nonvolatile memory device with improved endurance characteristics. Further, since rectification characteristics can be obtained without using an insulating film, the device can be miniaturized.
  • FIG. 10 is a schematic cross-sectional view of a memory cell portion of a nonvolatile memory device according to a modification of the third embodiment.
  • This modification is different from the third embodiment in that both the first conductive layer and the second conductive layer are in contact with the first conductive layer or the second conductive layer on the opposite side of the ferroelectric film.
  • the number of oxygen ions in the layer multiplied by the valence of oxygen 2 is greater than the number of cations multiplied by the valence of cations provided a third conductive layer of metal oxide, Is different.
  • the memory cell 101 includes a first metal oxide first high oxygen concentration conductive layer (third conductive layer) from the first electrode wiring 14 side toward the second electrode wiring 16. ) 51, first low oxygen concentration conductive layer (first conductive layer) 22, ferroelectric film 26 of hafnium oxide, second low oxygen concentration conductive layer (second conductive layer) 28, second high A structure in which an oxygen concentration conductive layer (third conductive layer) 52 is stacked is provided.
  • the first high oxygen concentration conductive layer 51 and the second high oxygen concentration conductive layer 52 may be made of the same material or different materials.
  • the second high oxygen concentration conductive layer 52 functions as an oxygen supply layer. Therefore, this configuration is desirable when it is necessary to further increase the amount of oxygen supplied to the ferroelectric film 26.
  • the nonvolatile memory device of this embodiment includes a first conductive layer, an insulating film having an oxygen non-stoichiometric composition provided in contact with the first conductive layer, and an insulating film on the opposite side of the insulating film from the first conductive layer. Is provided in contact with the ferroelectric film on the opposite side to the insulating film of the ferroelectric film, and the number of oxygen ions in the layer is multiplied by the valence of oxygen 2 And a second conductive layer having a smaller number than that obtained by multiplying the number of cations by the valence of cations.
  • the nonvolatile memory device of this embodiment is different from that of the first embodiment in that the insulating film has an oxygen non-stoichiometric composition.
  • the description overlapping with the first embodiment is omitted.
  • FIG. 11 is a schematic cross-sectional view of the memory cell portion of the nonvolatile memory device of this embodiment.
  • the memory cell 101 includes a metal layer (first conductive layer) 44, an insulating film 46 having an oxygen non-stoichiometric composition, from the first electrode wiring 14 side toward the second electrode wiring 16; It has a structure in which a hafnium oxide ferroelectric film 26 and a low oxygen concentration conductive layer (second conductive layer) 62 are stacked.
  • the number of oxygen ions in the layer multiplied by the valence of oxygen 2 is less than the number of cations multiplied by the valence of cations.
  • the material of the metal layer (first conductive layer) 44 is, for example, Cu, Al, Ta, Mo, TiN, TaN, MoN or the like.
  • the first conductive layer 44 is a low oxygen concentration conductive layer in which the number of oxygen ions in the layer multiplied by the valence of oxygen 2 is less than the number of cations multiplied by the valence of cations. It doesn't matter.
  • the insulating film 46 having an oxygen non-stoichiometric composition has a characteristic that the oxygen composition in the film changes from the stoichiometric composition.
  • the insulating film 46 having an oxygen non-stoichiometric composition does not lose its insulating properties even when the oxygen composition in the film changes.
  • the material of the insulating film 46 having an oxygen non-stoichiometric composition is, for example, cerium oxide (CeOx (1.5 ⁇ x ⁇ 2)) or praseodymium oxide (PrOx (1.5 ⁇ x ⁇ 2)).
  • the insulating film 46 having an oxygen non-stoichiometric composition may be formed by any method such as CVD, ALD, sputtering, vapor deposition, and EB.
  • the insulating film 46 having an oxygen non-stoichiometric composition functions as a tunnel insulating film that allows carriers to flow as a tunnel current during data write, read, and erase operations of the memory cell.
  • the FTJ element has a diode function, that is, a rectifying characteristic due to the interposition of the insulating film 24.
  • the insulating film 24 is preferably a paraelectric film from the viewpoint of stable operation of the memory cell 101
  • the ferroelectric film is made of a material having a conduction electron offset or a valence electron offset different from that of the ferroelectric film 26.
  • a film, an antiferroelectric film, a ferrielectric film, etc. can be operated in principle.
  • the EOT (Effective Oxide Thickness) of the insulating film 46 is desirably thinner than the EOT of the ferroelectric film 26. If the EOT of the insulating film 46 is thicker than the EOT of the upper ferroelectric film 46, it is difficult to apply a sufficient electric field to the ferroelectric film 26, and it is difficult to cause polarization inversion of the ferroelectric film 26. It is.
  • the insulating film 24 is preferably made of a material having a high withstand voltage.
  • the film thickness of the insulating film 46 is, for example, not less than 0.5 nm and not more than 3 nm.
  • CePrOx ( ⁇ x ⁇ 4) may be applied as the material of the insulating film 46 having an oxygen non-stoichiometric composition. Is possible.
  • M is Si, Ge, B, Al, Ga, In, P, As, Bi, Mg, Ca, Sr, Ba, Zn, Cd, Ti, Ta, Mo, W, Sc, Y, La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu), LnAlO 3 (Ln is Any one of La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, L Or s), LnSiO (Ln is La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, any one or more of the L), HfSiO, HfSiON, HfAlO, Al 2 O 3 , MgO, Ln 2 O 3 (Ln is La, Pr, Nd, Sm, Eu,
  • M is Si, Ge, B, Al, Ga, In, P, As, Bi, Mg, Ca, Sr, Ba, Zn, Cd, Ti, Ta, Mo, W, Sc, Y, La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu), LnAlO 3 (Ln is Any of La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, L One or more types), LnSiO (Ln is one or more of La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, L), HfSiO, HfSiON, HfAlO, Al 2 O 3 , MgO, Ln 2 O 3 (Ln is La, Pr, Nd, Sm, Eu, Gd
  • M is Si, Ge, B, Al, Ga, In, P, As, Bi, Mg, Ca, Sr, Ba, Zn, Cd, Ti, Ta, Mo, W, Sc, Y, La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu), LnAlO 3 (Ln is Any of La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, L One or more types), LnSiO (Ln is one or more of La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, L), HfSiO, HfSiON, HfAlO, Al 2 O 3 , MgO, Ln 2 O 3 (Ln is La, Pr, Nd, Sm, Eu, Gd
  • the low oxygen concentration conductive layer (second conductive layer) 62 functions as an oxygen absorbing layer.
  • the insulating film 46 having an oxygen non-stoichiometric composition functions as an oxygen buffer layer.
  • the insulating film 46 having an oxygen non-stoichiometric composition functions as an oxygen absorption layer, and when the oxygen in the hafnium oxide film 26 is deficient, functions as an oxygen supply layer. To do. Therefore, excessive or deficient oxygen in the hafnium oxide film 26 is suppressed during the manufacture or operation of the FTJ element. Therefore, the ferroelectricity of the hafnium oxide film 26 is expressed and maintained, and the endurance characteristics of the FTJ element are improved.
  • the insulating film 46 having an oxygen non-stoichiometric composition desirably contains a cation having a lower electronegativity than hafnium (Hf).
  • a cation having an electronegativity lower than that of hafnium (Hf) when the oxygen in the hafnium oxide film 26 is excessive, the insulating film 46 easily absorbs oxygen.
  • the present embodiment it is possible to realize a nonvolatile memory device with improved endurance characteristics.
  • the insulating film 46 can be used as an oxygen supply layer, the number of layers in the stacked structure of the memory cell portion 101 can be reduced. Therefore, the device can be miniaturized.
  • FIG. 12 is a schematic cross-sectional view of a memory cell unit of a nonvolatile memory device according to Modification 1 of the fourth embodiment.
  • This modification is provided in contact with the second conductive layer on the side opposite to the ferroelectric film of the second conductive layer with respect to the fourth embodiment, and the valence of oxygen is calculated from the number of oxygen ions in the layer.
  • the difference is that the product of 2 is further provided with a third conductive layer of metal oxide, which is obtained by multiplying 2 by the number of cations multiplied by the valence of cations.
  • the memory cell 101 includes a metal layer (first conductive layer) 44 and an insulating film having an oxygen non-stoichiometric composition from the first electrode wiring 14 side to the second electrode wiring 16.
  • a metal layer (first conductive layer) 44 and an insulating film having an oxygen non-stoichiometric composition from the first electrode wiring 14 side to the second electrode wiring 16.
  • 46, a hafnium oxide ferroelectric film 26, a low oxygen concentration conductive layer (second conductive layer) 62, and a high oxygen concentration conductive layer (third conductive layer) 70 are stacked.
  • the high oxygen concentration conductive layer 70 functions as an oxygen supply layer. Therefore, this configuration is desirable when it is necessary to further increase the amount of oxygen supplied to the ferroelectric film 26.
  • FIG. 13 is a schematic cross-sectional view of a memory cell unit of a nonvolatile memory device according to Modification 2 of the fourth embodiment.
  • This modification is different from the fourth embodiment in that the first conductive layer is obtained by multiplying the number of oxygen ions in the layer by the valence of oxygen 2 and multiplying the number of cations by the valence of cations. It differs in that it is more metal oxide.
  • the memory cell 101 includes a high oxygen concentration conductive layer (first conductive layer) 72, an oxygen non-stoichiometric composition from the first electrode wiring 14 side to the second electrode wiring 16.
  • the insulating film 46, the hafnium oxide ferroelectric film 26, and the low oxygen concentration conductive layer (second conductive layer) 62 are stacked.
  • the high oxygen concentration conductive layer (first conductive layer) 72 the number of oxygen ions in the layer multiplied by the valence of oxygen 2 is higher than that obtained by multiplying the cation number by the cation valence. It is a thing.
  • the high oxygen concentration conductive layer 72 functions as an oxygen supply layer. Therefore, this configuration is desirable when it is necessary to further increase the amount of oxygen supplied to the ferroelectric film 26.
  • FIG. 14 is a schematic cross-sectional view of a memory cell unit of a nonvolatile memory device according to Modification 3 of the fourth embodiment.
  • This modification is provided in contact with the second conductive layer on the side opposite to the ferroelectric film of the second conductive layer with respect to Modification 2, and the valence number of oxygen 2 is added to the number of oxygen ions in the layer.
  • the product further includes a third conductive layer of metal oxide, which is obtained by multiplying the number of cations multiplied by the valence of the cation.
  • the memory cell 101 includes a first high oxygen concentration conductive layer (first conductive layer) 73, oxygen atoms from the first electrode wiring 14 side toward the second electrode wiring 16.
  • a non-stoichiometric insulating film 46, a hafnium oxide ferroelectric film 26, a low oxygen concentration conductive layer (second conductive layer) 62, and a second high oxygen concentration conductive layer (third conductive layer) 74 are stacked. Provide structure.
  • the first high oxygen concentration conductive layer 73 and the second high oxygen concentration conductive layer 74 function as an oxygen supply layer. Therefore, this configuration is desirable when it is necessary to further increase the amount of oxygen supplied to the ferroelectric film 26.
  • FIG. 15 is a schematic cross-sectional view of a memory cell portion of a nonvolatile memory device according to Modification 4 of the fourth embodiment.
  • This modification differs from modification 2 in that a low oxygen concentration conductive layer is further provided between the high oxygen concentration conductive layer and the insulating film 46 having an oxygen non-stoichiometric composition.
  • the memory cell 101 includes a high oxygen concentration conductive layer (third conductive layer) 75, a first low-voltage conductive layer 75 from the first electrode wiring 14 side toward the second electrode wiring 16.
  • An oxygen concentration conductive layer (first conductive layer) 63, an insulating film 46 having an oxygen non-stoichiometric composition, a ferroelectric film 26 of hafnium oxide, and a second low oxygen concentration conductive layer (second conductive layer) 64 are stacked. Provide structure.
  • a first low oxygen concentration conductive layer (first conductive layer) 63 is provided between the high oxygen concentration conductive layer (third conductive layer) 75 and the insulating film 46 having an oxygen non-stoichiometric composition. It is done. Therefore, this configuration is desirable when it is necessary to suppress the amount of oxygen supplied to the ferroelectric film 26 to some extent.
  • FIG. 16 is a schematic cross-sectional view of a memory cell portion of a nonvolatile memory device according to Modification 5 of the fourth embodiment.
  • This modification is provided in contact with the second conductive layer on the side opposite to the ferroelectric film of the second conductive layer with respect to the fourth modification, and the valence number of oxygen 2 is added to the number of oxygen ions in the layer.
  • the product further includes a third conductive layer of metal oxide, which is obtained by multiplying the number of cations multiplied by the valence of the cation.
  • the memory cell 101 includes a first high oxygen concentration conductive layer (third conductive layer) 76, a first conductive layer 76 from the first electrode wiring 14 side toward the second electrode wiring 16.
  • 1 low oxygen concentration conductive layer (first conductive layer) 63 insulating film 46 having an oxygen non-stoichiometric composition, ferroelectric film 26 of hafnium oxide, second low oxygen concentration conductive layer (second conductive layer) 64
  • the second high oxygen concentration conductive layer (third conductive layer) 77 is stacked.
  • the first high oxygen concentration conductive layer 76 and the second high oxygen concentration conductive layer 77 function as an oxygen supply layer. Therefore, this configuration is desirable when it is necessary to further increase the amount of oxygen supplied to the ferroelectric film 26.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

　実施形態の不揮発性記憶装置は、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも少ない第１の導電層と、第１の導電層に接して設けられる絶縁膜と、絶縁膜の第１の導電層と反対側に、絶縁膜に接して設けられる酸化ハフニウムの強誘電体膜と、強誘電体膜の絶縁膜と反対側に、強誘電体膜に接して設けられ、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも少ない第２の導電層と、第１の導電層及び第２の導電層のうち一方若しくは両方の強誘電体膜と反対側に、第１の導電層または第２の導電層に接して設けられ、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも多い金属酸化物の第３の導電層と、を備える。

Description

不揮発性記憶装置
　本発明の実施形態は、不揮発性記憶装置に関する。
　半導体不揮発性記憶装置において、強誘電体を用いた装置はＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）として長年にわたり検討されてきた。ＦｅＲＡＭの中でも、ＤＲＡＭ（Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）における揮発キャパシタを不揮発性の強誘電体キャパシタで置き換える形態の記憶装置は、省電力を生かした用途にて実用化されている。
　またトランジスタのゲート絶縁膜を強誘電体で置き換える形態のＭＦＳ（Ｍｅｔａｌ　Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｓｉｌｉｃｏｎ）型、または、ＭＦＩＳ（Ｍｅｔａｌ　Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｉｎｓｕｌａｔｏｒ　Ｓｉｌｉｃｏｎ）型の記憶装置も長年にわたり研究されてきた。
　一方で、強誘電体に流れるトンネル電流を読みだすことで強誘電体分極を判別するＦＴＪ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｔｕｎｎｅｌ　Ｊｕｎｃｔｉｏｎ）方式も検討されてきた。しかし、従来用いられてきたＢａＴｉＯ３やＰｂＺｒ０．５Ｔｉ０．５Ｏ３などの材料は、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｉｌｉｃｏｎ）を用いるＬＳＩ（Ｌａｒｇｅ　Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｉｏｎ）技術とのインテグレーションの難易度が高いという問題があった。
特開２００７－４３１６６号公報
　本発明が解決しようとする課題は、エンデュランス特性が向上する不揮発性記憶装置を提供することにある。
　実施形態の不揮発性記憶装置は、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも少ない第１の導電層と、第１の導電層に接して設けられる絶縁膜と、絶縁膜の第１の導電層と反対側に、絶縁膜に接して設けられる酸化ハフニウムの強誘電体膜と、強誘電体膜の絶縁膜と反対側に、強誘電体膜に接して設けられ、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも少ない第２の導電層と、第１の導電層及び第２の導電層のうち一方若しくは両方の前記強誘電体膜と反対側に、第１の導電層または第２の導電層に接して設けられ、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも多い金属酸化物の第３の導電層と、を備える。
第１の実施形態の不揮発性記憶装置のメモリセル部の模式断面図。 第１の実施形態の不揮発性記憶装置のメモリセルアレイおよび周辺回路の概念図。 第１の実施形態の変形例１の不揮発性記憶装置のメモリセル部の模式断面図。 第１の実施形態の変形例２の不揮発性記憶装置のメモリセル部の模式断面図。 第１の実施形態の変形例３の不揮発性記憶装置のメモリセル部の模式断面図。 第１の実施形態の変形例４の不揮発性記憶装置のメモリセル部の模式断面図。 第２の実施形態の不揮発性記憶装置のメモリセル部の模式断面図。 第２の実施形態の変形例の不揮発性記憶装置のメモリセル部の模式断面図。 第３の実施形態の不揮発性記憶装置のメモリセル部の模式断面図。 第３の実施形態の変形例の不揮発性記憶装置のメモリセル部の模式断面図。 第４の実施形態の不揮発性記憶装置のメモリセル部の模式断面図。 第４の実施形態の変形例１の不揮発性記憶装置のメモリセル部の模式断面図。 第４の実施形態の変形例２の不揮発性記憶装置のメモリセル部の模式断面図。 第４の実施形態の変形例３の不揮発性記憶装置のメモリセル部の模式断面図。 第４の実施形態の変形例４の不揮発性記憶装置のメモリセル部の模式断面図。 第４の実施形態の変形例５の不揮発性記憶装置のメモリセル部の模式断面図。
　本明細書中、同一または類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
　本明細書中、「強誘電体」とは、外部から電場を印加せずとも自発的な分極（自発分極）があり、外部から電場を印加すると分極が反転する物質を意味する。また、本明細書中、「常誘電体」とは電場を印加すると分極が生じ、電場を除去すると分極が消滅する物質を意味する。
　本明細書中、「低酸素濃度導電層」とは、導電性を有し、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも少ない層を意味するものとする。言い換えれば、導電性を有し、層中の酸素イオン数に酸素の価数２を乗じたものと陽イオン数に陽イオンの価数を乗じたものとの量比（　（酸素イオン数×酸素の価数すなわち２）／（陽イオン数×陽イオンの価数）　）が１より小さい層を意味するものとする。
　また、本明細書中、「高酸素濃度導電層」とは、導電性を有し、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも多い層を意味するものとする。言い換えれば、導電性を有し、層中の酸素イオン数に酸素の価数２を乗じたものと陽イオン数に陽イオンの価数を乗じたものとの量比（　（酸素イオン数×酸素の価数すなわち２）／（陽イオン数×陽イオンの価数）　）が１より大きい層を意味するものとする。
　ここで、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも少ないということは、例えば一般的な省略記法として普遍的に見かけ、実施形態でも用いるようなＨｆＳｉＯをもって通常の成膜手法を持って生成する化学量論比であるところの（ＨｆＯ２）ｘ（ＳｉＯ２）１－ｘを意味するような膜とは異なり、４価の陽イオンであるＨｆイオン１個に対して２価の酸素イオンが２個未満となるよう組成制御した膜を意味している。
　以下、図面を参照しつつ本発明の実施形態を説明する。
（第１の実施形態）
　本実施形態の不揮発性記憶装置は、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数２を乗じたものよりも少ない第１の導電層と、第１の導電層に接して設けられる絶縁膜と、絶縁膜の第１の導電層と反対側に、絶縁膜に接して設けられる酸化ハフニウムの強誘電体膜と、強誘電体膜の絶縁膜と反対側に、強誘電体膜に接して設けられ、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも少ない第２の導電層と、第１の導電層及び第２の導電層のうち一方若しくは両方の強誘電体膜と反対側に、第１の導電層または第２の導電層に接して設けられ、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも多い金属酸化物の第３の導電層と、を備える。
　本実施形態の不揮発性記憶装置は、上記構成を備えることにより、強誘電体膜の分極疲労が低減される。したがって、データ書き換え可能回数が向上する。言い換えれば、エンデュランス特性が向上する。　
　図１は、本実施形態の不揮発性記憶装置のメモリセル部の模式断面図である。図２は、本実施形態の不揮発性記憶装置のメモリセルアレイ１００および周辺回路の概念図である。図１は、図２のメモリセルアレイ１００中の、例えば点線の円で示される一個のメモリセル１０１の断面を示す。
　本実施形態の不揮発性記憶装置のメモリセルアレイは、例えば、半導体基板１０上に絶縁層１２を介して、複数の第１の電極配線１４と、第１の電極配線１４と交差する複数の第２の電極配線１６とを備える。第２の電極配線１６は、第１の電極配線１４の上層に設けられる。また、メモリセルアレイ１００の周囲には、周辺回路として、第１の制御回路１８、第２の制御回路２０、センス回路２１が設けられる。
　第１の電極配線１４と、第２の電極配線１６が交差する領域に、複数のメモリセル１０１が設けられる。本実施形態の不揮発性記憶装置は、いわゆる、クロスポイント構造を備える。
　メモリセル１０１は、図１に示すように、第１の電極配線１４と第２の電極配線１６とで挟まれる２端子のＦＴＪ素子である。ＦＴＪ素子は、強誘電体の分極反転に伴う、トンネル電流の電流量の変化を利用してメモリセルとして機能する。
　第１の電極配線１４は、それぞれ、第１の制御回路１８に接続される。また、第２の電極配線１６は、それぞれ、第２の制御回路２０に接続される。センス回路２１は、第１の制御回路１８および第２の制御回路２０に接続される。
　第１の制御回路１８および第２の制御回路２０は、例えば、所望のメモリセルを選択し、そのメモリセルへのデータの書き込み、メモリセルのデータの読み出し、メモリセルのデータの消去等を行う機能を備える。データの読み出し時に、メモリセルのデータは、第１の電極配線１４と、第２の電極配線１６との間に流れる電流量として読み出される。センス回路２１は、その電流量を判定して、データの極性を判断する機能を備える。例えば、データの“０”、“１”を判定する。
　第１の制御回路１８、第２の制御回路２０、および、センス回路２１は、例えば、半導体基板１０上に形成される半導体デバイスを用いた電子回路で構成される。
　半導体基板１０は、例えば、（１００）面の単結晶シリコン（Ｓｉ）基板である。その他、単結晶ゲルマニウム基板、ＳｉＧｅエピタキシャル基板、ＩｎＰ基板、ＧａＮ基板、ＧａＡｓ基板、ＩＧＺＯ基板などを用いることも可能である。半導体デバイスを用いた周辺回路の形成に適した基板であることが望ましい。
　絶縁膜１２は、例えば、シリコン酸化膜、例えばＳｉＯ２膜である。シリコン酸化膜に限らず、Ａｌ２Ｏ３膜、ＳｉＯＮ膜、ＳｉＮ膜、単斜晶またはアモルファスのＨｆＯ２膜、単斜晶またはアモルファスのＺｒＯ２膜、単斜晶またはアモルファスのＨｆ１－ｘＭｘＯ２－ｙ膜（ＭはＳｉ、Ｙ、Ｚｒ、Ａｌ、Ｓｒ、Ｂａ、Ｃａ、Ｇｄ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｓｃのいずれか１種類以上）、ＨｆＳｉＯ膜、ＨｆＳｉＯＮ膜、ＺｒＳｉＯ膜、ＺｒＳｉＯＮ膜、ＳｉＯＣ膜、または、それらの膜の混合物など、半導体基板１０と配線との間の電気絶縁性を保つ膜であればかまわない。
　例えば、第１の電極配線１４はワード線であり、第２の電極配線１６はビット線である。第１の電極配線１４および第２の電極配線１６は、例えば、金属配線である。金属配線の材料は、例えば、Ｃｕ、Ａｌ、Ｔａ、Ｍｏ、ＴｉＮ、ＴａＮ、ＭｏＮである。
　また、第１の電極配線１４および第２の電極配線１６の材料は、カーボンナノチューブ、グラフェンとすることも可能である。第１の電極配線１４および第２の電極配線１６の材料は、導電性を有する材料であればかまわない。
　メモリセル１０１は、図１に示すように、第１の電極配線１４側から第２の電極配線１６に向けて、第１の低酸素濃度導電層（第１の導電層）２２、絶縁膜２４、酸化ハフニウムの強誘電体膜２６、第２の低酸素濃度導電層（第２の導電層）２８、高酸素濃度導電層（第３の導電層）３０が積層する構造を備える。
　第１の低酸素濃度導電層（第１の導電層）２２は、第１の電極配線１４上に設けられる。第１の低酸素濃度導電層（第１の導電層）２２は、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも少ない。第１の低酸素濃度導電層２２の材料は、酸素濃度が低く、耐熱性の高い材料であることが望ましい。
　第１の低酸素濃度導電層２２の材料は、例えば、金属窒化物である。金属窒化物は、例えば、窒化チタン（ＴｉＮ）である。また、第１の低酸素濃度導電層２２の材料は、例えば、ｎ型またはｐ型不純物が高濃度でドーピングされて低抵抗化した多結晶シリコン、または、アモルファスシリコンである。ｎ型またはｐ型不純物の濃度は、１×１０２０ａｔｏｍｓ／ｃｍ３以上であることが望ましい。また陽イオンとなりうるシリコン原子の数より少ない陰イオンとなりうる酸素原子が含まれていても良い。
　第１の低酸素濃度導電層２２の材料として、ＴｉＮ、多結晶シリコン、アモルファスシリコン以外にも、例えば、Ｒｕ、Ｉｒ、Ｏｓ、Ｐｔ、Ｒｈ、Ｐｄ、Ｔａ、Ｎｂ、Ｗ、Ｍｏ、Ｈｆ、Ｚｒ、Ｒｅ、Ｔｉ、Ｎｉ、Ｃｏ、Ｆｅ、Ｍｎ、Ｃｒ、Ｖ、Ｔｉ、グラフェン、アモルファスカーボン、ＣｕＮ、ＣｕＡｌＮ、ＳｒＮ、ＢａＮ、ＳｒＡｌＮ、ＢａＡｌＮ、ＴｉＮ、ＺｒＮ、ＨｆＮ、ＴｉＡｌＮ、ＺｒＡｌＮ、ＨｆＡｌＮ、ＶＮ、ＮｂＮ、ＴａＮ、ＶＡｌＮ、ＮｂＡｌＮ、ＴａＡｌＮ、ＣｒＮ、ＭｏＮ、ＷＮ、ＣｒＡｌＮ、ＭｏＡｌＮ、ＷＡｌＮ、ＭｎＮ、ＭｎＡｌＮ、ＲｅＮ、ＲｅＡｌＮ、ＦｅＮ、ＦｅＮ、ＣｏＮ、ＣｏＮ、ＮｉＮ、ＣｕＳｉ、ＭｇＳｉ、ＣａＳｉ、ＳｒＳｉ、ＢａＳｉ、ＬｎＳｉ（ＬｎはＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌのいずれか一種類以上）、ＴｉＳｉ、ＺｒＳｉ、ＨｆＳｉ、ＶＳｉ、ＮｂＳｉ、ＴａＳｉ、ＣｒＳｉ、ＭｏＳｉ、ＷＳｉ、ＭｎＳｉ、ＦｅＳｉ、ＣｏＳｉ、ＮｉＳｉ、ＣａＣ、ＳｒＣ、ＢａＣ、ＢＣ、ＡｌＣ、ＳｉＣ、ＴｉＣ、ＺｒＣ、ＨｆＣ、ＶＣ、ＮｂＣ、ＴａＣ、ＣｒＣ、ＭｏＣ、ＷＣ、ＭｎＣ、ＲｅＣ、ＭｇＢ、ＣａＢ、ＳｒＢ、ＢａＢ、ＡｌＢ、ＬｎＢ（ＬｎはＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌのいずれか一種類以上）、ＴｉＢ、ＺｒＢ、ＨｆＢ、ＮｂＢ、ＴａＢ、ＭｏＢ、ＷＢ、ＭｎＢ、ＦｅＢ、ＣｏＢ、ＮｉＢ、ＭｇＮｉ、ＣａＮｉ、ＬｎＮｉ（ＬｎはＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌのいずれか一種類以上）、ＮｉＴｉ、ＮｉＺｒ、ＮｉＨｆを用いることも可能である。また陽イオンとなりうる金属原子または炭素原子の数より少ない陰イオンとなりうる酸素原子が含まれていても良い。
　絶縁膜２４は、第１の低酸素濃度導電層（第１の導電層）２２に接して設けられる。絶縁膜２４は、メモリセルのデータの書き込み、読み出し、消去動作時に、キャリアをトンネル電流として流すトンネル絶縁膜として機能する。また、絶縁膜２４が介在することにより、ＦＴＪ素子がダイオード機能、すなわち整流特性を備える。メモリセル１０１の安定動作の観点から、絶縁膜２４は常誘電体膜であることが望ましいが、強誘電体膜２６とは異なる伝導電子オフセットまたは価電子オフセットを持つような材料からなる強誘電体膜や、反強誘電体膜、フェリ誘電体膜などでも原理的には動作可能である。
　なお、絶縁膜２４のＥＯＴ（Ｅｆｆｅｃｔｉｖｅ　Ｏｘｉｄｅ　Ｔｈｉｃｋｎｅｓｓ）は、強誘電体膜２６のＥＯＴより薄いことが望ましい。絶縁膜２４のＥＯＴが上層の強誘電体膜２６のＥＯＴより厚いと、強誘電体膜２６に十分な電界を加えることが難しく、強誘電体膜２６の分極反転を起こすことが困難となるからである。
　メモリセル１０１の書き込み時には、絶縁膜２４にトンネル電流が流れる。このため、あまり大きな書き込み電界を加えてしまうとＦＴＪ素子が破壊されてしまう。この観点から、絶縁膜２４のＥＯＴは薄いことが望ましい。同時に絶縁膜２４は絶縁耐圧の高い材料であることが望ましい。
　絶縁膜２４の膜厚は、例えば、０．５ｎｍ以上３ｎｍ以下である。絶縁膜２４は、例えば、シリコン酸化膜、例えば、ＳｉＯ２膜である。
　絶縁膜２４には、シリコン酸化膜以外にも、例えば、アモルファスまたは空間群１４番のＰ２１／ｃ、空間群１３７番のＰ４２／ｎｍｃ、空間群２２５番のＦｍ３ｍ、空間群６１番のＰｂｃａ、空間群６２番のＰｎｍａ、または、空間群１９番のＰ２１２１２１のＨｆ１－ｘ－ｙＺｒｘＭｙＯ（２－ｚ）（１－ｗ）Ｎｗ（ただし０≦ｘ≦１、０≦ｙ≦０．５、－０．１≦ｚ≦０．２、０≦ｗ≦０．７、ＭはＳｉ、Ｇｅ、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｐ、Ａｓ、Ｂｉ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｚｎ、Ｃｄ、Ｔｉ、Ｔａ、Ｍｏ、Ｗ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕのいずれか一種類以上）の膜が適用可能である。また、ＬｎＡｌＯ３（ＬｎはＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌのいずれか一種類以上）、ＬｎＳｉＯ（ＬｎはＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌのいずれか一種類以上）、ＨｆＳｉＯ、ＨｆＳｉＯＮ、ＨｆＡｌＯ、Ａｌ２Ｏ３、ＭｇＯ、Ｌｎ２Ｏ３（ＬｎはＬａ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌのいずれか一種類以上）、ＣａＦ２、ＳｒＦ２、ＢａＦ２、ＬｎＦ３（ＬｎはＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌのいずれか一種類以上）などの膜が適用可能である。
　強誘電体膜２６は、絶縁膜２４の第１の低酸素濃度導電層（第１の導電層）２２と反対側に、絶縁膜２４に接して設けられる。強誘電体膜２６は、酸化ハフニウムである。酸化ハフニウムは、空間群Ｐｂｃ２１（空間群番号２９番）の結晶構造を備えることにより強誘電性を示す。
　強誘電体膜２６の膜厚は、例えば、１．０ｎｍ以上１０ｎｍ以下である。強誘電体膜２６の膜厚と絶縁膜２４の膜厚の和が１０ｎｍ以下であることが、データ書き込みの電圧を高くしない観点から望ましい。
　強誘電体膜２６の組成は、例えば、Ｈｆ１－ｘＭｘＯ２－ｙである。ここで、ＭはＳｉ、Ｙ、Ｚｒ、Ａｌ、Ｓｒ、Ｂａ、Ｃａ、Ｇｄ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｓｃのいずれか１種類以上である。Ｍ≠Ｚｒの場合、０≦ｘ≦０．２５で、別途不純物としてＨｆにサイトに入るＨｆに対して２％以下のＺｒを含んでも良い。また、Ｍ＝Ｚｒの場合、０．４５≦ｘ≦０．５５、０≦ｙ≦０．１である。
　第２の低酸素濃度導電層（第２の導電層）２８は、強誘電体膜２６の絶縁膜２４と反対側に、強誘電体膜２６に接して設けられる。
　第２の低酸素濃度導電層２８の材料は、例えば、金属窒化物である。金属窒化物は、例えば、窒化チタン（ＴｉＮ）である。また、第２の低酸素濃度導電層２８の材料は、例えば、不純部物が高濃度にドーピングされて低抵抗化した多結晶シリコン、または、アモルファスシリコンである。また第２の低酸素濃度導電層２８には陽イオンとなりうるチタン原子やシリコン原子の数より少ない陰イオンとなりうる酸素原子が含まれていても良い。
　第２の低酸素濃度導電層２８の材料は、ＴｉＮ、多結晶シリコン、アモルファスシリコン以外にも、例えば、Ｒｕ、Ｉｒ、Ｏｓ、Ｐｔ、Ｒｈ、Ｐｄ、Ｔａ、Ｎｂ、Ｗ、Ｍｏ、Ｈｆ、Ｚｒ、Ｒｅ、Ｔｉ、Ｎｉ、Ｃｏ、Ｆｅ、Ｍｎ、Ｃｒ、Ｖ、Ｔｉ、グラフェン、アモルファスカーボン、ＣｕＮ、ＣｕＡｌＮ、ＳｒＮ、ＢａＮ、ＳｒＡｌＮ、ＢａＡｌＮ、ＴｉＮ、ＺｒＮ、ＨｆＮ、ＴｉＡｌＮ、ＺｒＡｌＮ、ＨｆＡｌＮ、ＶＮ、ＮｂＮ、ＴａＮ、ＶＡｌＮ、ＮｂＡｌＮ、ＴａＡｌＮ、ＣｒＮ、ＭｏＮ、ＷＮ、ＣｒＡｌＮ、ＭｏＡｌＮ、ＷＡｌＮ、ＭｎＮ、ＭｎＡｌＮ、ＲｅＮ、ＲｅＡｌＮ、ＦｅＮ、ＦｅＮ、ＣｏＮ、ＣｏＮ、ＮｉＮ、ＣｕＳｉ、ＭｇＳｉ、ＣａＳｉ、ＳｒＳｉ、ＢａＳｉ、ＬｎＳｉ（ＬｎはＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌのいずれか一種類以上）、ＴｉＳｉ、ＺｒＳｉ、ＨｆＳｉ、ＶＳｉ、ＮｂＳｉ、ＴａＳｉ、ＣｒＳｉ、ＭｏＳｉ、ＷＳｉ、ＭｎＳｉ、ＦｅＳｉ、ＣｏＳｉ、ＮｉＳｉ、ＣａＣ、ＳｒＣ、ＢａＣ、ＢＣ、ＡｌＣ、ＳｉＣ、ＴｉＣ、ＺｒＣ、ＨｆＣ、ＶＣ、ＮｂＣ、ＴａＣ、ＣｒＣ、ＭｏＣ、ＷＣ、ＭｎＣ、ＲｅＣ、ＭｇＢ、ＣａＢ、ＳｒＢ、ＢａＢ、ＡｌＢ、ＬｎＢ（ＬｎはＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌのいずれか一種類以上）、ＴｉＢ、ＺｒＢ、ＨｆＢ、ＮｂＢ、ＴａＢ、ＭｏＢ、ＷＢ、ＭｎＢ、ＦｅＢ、ＣｏＢ、ＮｉＢ、ＭｇＮｉ、ＣａＮｉ、ＬｎＮｉ（ＬｎはＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌのいずれか一種類以上）、ＮｉＴｉ、ＮｉＺｒ、ＮｉＨｆとすることも可能である。また陽イオンとなりうる金属原子または炭素原子の数より少ない陰イオンとなりうる酸素原子が含まれていても良い。
　なお、第１の低酸素濃度導電層２２と、第２の低酸素濃度導電層２８は、同じ材料であっても異なる材料であってもかまわない。
　高酸素濃度導電層（第３の導電層）３０は、第２の低酸素濃度導電層（第２の導電層）２８の強誘電体膜２６と反対側に、第２の低酸素濃度導電層２８に接して設けられる。高酸素濃度導電層（第３の導電層）３０は、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも多い金属酸化物である。
　高酸素濃度導電層３０の膜厚は、例えば、１ｎｍ以上１０ｎｍ以下であることが望ましい。１０ｎｍを超えると、ＦＴＪ素子のサイズが大きくなることにより、製造コストの増加が問題となる。
　高酸素濃度導電層３０の材料は、導電性の金属酸化物である。高酸素濃度導電層３０の材料は、酸素含有量が多いことが望ましい。また、製造上、６００℃以上８００℃以下の熱処理を加えても、変質しにくい材料であることが望ましい。第１の高酸素濃度導電層３０の材料は、例えば、酸化ルテニウム（ＲｕＯ）である。例えば、ＲｕＯ２である。
　高酸素濃度導電層３０の材料はＲｕＯに限らず、酸素含有量が多い導電性の金属酸化物であれば、ＩｒＯ、ＲｈＯ、ＰｔＯ、ＳｒＲｕＯ、ＲｅＯ、ＬａＣｕＯ、ＮｂＯ、ＭｏＯ、ＬａＴｉＯ、ＬａＶＯ、ＳｒＦｅＯ、ＣａＶＯ、ＳｒＭｏＯ、ＳｒＩｒＯ、ＢａＭｏＯ、ＢａＩｒＯ、ＢａＲｕＯ、ＣａＭｏＯ、ＣａＮｂＯ、ＳｒＮｂＯ、ＢａＮｂＯ、ＫＭｏＯ、ＬａＭｎＯ、ＬａＮｉＯ、ＳｒＣｒＯ、ＰｂＭＯ、ＬｉＴｉＯ、ＹＣｏＯ、ＥｒＣｏＯ、ＬａＣｏＯ、ＬｎＮｉＯ（Ｌｎはランタノイド元素）、ＬｎＢａＣｕＯ（Ｌｎはランタノイド元素）、ＬｎＳｒＣｕＯ（Ｌｎはランタノイド元素）、ＢｉＳｅＣｕＯなどや、ＡＢＯ（ＡはＹ、Ｌｎ（Ｌｎはランタノイド元素）、Ｔｌ、Ｉｎ、Ｐｂ、Ｂｉ、Ｂ、Ｃｄなど、ＢはＴｉ、Ｖ、Ｃｒ、Ｍｎ、Ｎｂ、Ｍｏ、Ｚｒ、Ｔｃ、Ｈｆ、Ｒｅ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｓｉ、Ｇｅ、Ｓｎ、Ｇａ、Ｓｂなど）、ＬａＢａＣｕＯ（Ｂａ添加量および酸素量は超伝導発現組成または過剰ドープ組成領域となる値）、ＬａＳｒＣｕＯ（Ｓｒ添加量および酸素量は超伝導発現組成または過剰ドープ組成領域となる値）、ＹＢａＣｕＯ、ＹｍＢａＣｕＯ（ＹｍはＹｔ、Ｌｕ、Ｔｍ、Ｈｏなど）、ＢｉＳｒＣａＣｕＯ、ＴｌＭＣａＣｕＯ（ＭはＢａまたはＳｒ）、ＴｌＭＣａＣｕＯ（ＭはＢａまたはＳｒ）、ＨｇＢａＣａＣｕＯ、ＮｄＣｅＣｕＯ、ＳｒＮｄＣｕＯ、ＳｒＢａＣｕＯ（Ｓｒ、ＢａおよびＯは超伝導発現組成または過剰ドープ組成領域となる値）、ＬａＳｒＣａＣｕＯ、ＬａＣａＣｕＯなどを適用することが可能である。また、酸化物超伝導体のＢａＫＢｉＯ（ＫおよびＯは超伝導発現組成または過剰ドープ組成領域となる値）、ＳｒＲｕＯ、ＢａＰｂＢｉＯ、ＢｉＧｄＲｕＯ、ＬａＳｒＭｎＯ、ＺｎＬｉＶＯ、ＳｎＯ、ＴｉＯ、ＣｕＯ、ＡｇＯ、ＩｎＯ、ＴｌＯ、ＺｎＯ、ＢａＴｉ（Ｎｂ）Ｏ、ＳｒＴｉ（Ｎｂ）Ｏ、ＬａＣｒＯ、ＷＯ、ＴｌＯＦ、ＮｉＯ、ＣｏＯ、ＣｕＯ、ＣｒＯ、ＭｎＯ、ＶＣｒＯ、ＦｅＯ、ＶＯ、ＴｉＯ、ＴｉＯ、ＥｕＯ（Ｇｄ）などを、適用することが可能である。
　ＣＭＯＳプロセスとの整合性といった観点からは、ＲｕＯ２、ＩｒＯ２、ＰｔＯ２、ＯｓＯ２、ＲｈＯ２、ＲｅＯ３、ＮｂＯ、ＭｏＯ２、ＷＯ３、ＥｕＯｘ（Ｇｄ）（ｘは１．５以上２以下の値）、または、それらの材料の混合物であることが、より望ましい。特に、ＲｕＯ２は、ＣＭＯＳプロセスにおける他材料への影響が少ない上に、製造コストも低いため望ましい材料である。
　第２の電極配線１６は、高酸素濃度導電層３０上に設けられる。
　以下、本実施形態の不揮発性記憶装置の製造方法の一例について説明する。
　シリコン基板１０上に、例えば、シリコン酸化膜１２を形成する。シリコン酸化膜１２は、シリコン基板１０の熱酸化や化学酸化、あるいは、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタ法など様々な成膜方法で形成することが可能である。
　次に、シリコン酸化膜１２上に、第１の電極配線１４を公知の成膜法およびパターニング法により形成する。
　次に、第１の電極配線１４上に、例えば、ＴｉＮ膜２２を形成する。成膜方法はＣＶＤ法、ＡＬＤ（Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタ法、蒸着法、ＥＢ（Ｅｌｅｃｔｒｏｎ　Ｂｅａｍ）法、塗布法、水熱合成法など、いずれでもかまわない。
　次に、ＴｉＮ膜２２上に、シリコン酸化膜２４を形成する。成膜方法はＣＶＤ法、ＡＬＤ法、スパッタ法、蒸着法、ＥＢ法など、いずれでもかまわない。
　次に、シリコン酸化膜２４上に、強誘電体膜となる酸化ハフニウム膜２６を形成する。酸化ハフニウム膜２６の組成は、例えば、Ｈｆ１－ｘＭｘＯ２－ｙである。ここで、ＭはＳｉ、Ｙ、Ｚｒ、Ａｌ、Ｓｒ、Ｂａ、Ｃａ、Ｇｄ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｓｃのいずれか１種類以上である。Ｍ≠Ｚｒの場合、０≦ｘ≦０．２５で、別途不純物としてＨｆにサイトに入るＨｆに対して２％以下のＺｒを含んでも良い。また、Ｍ＝Ｚｒの場合、０．４５≦ｘ≦０．５５、０≦ｙ≦０．１である。
　強誘電体膜となる酸化ハフニウム膜２６の結晶構造は、空間群２９番のＰｂｃ２１か空間群６１番のＰｂｃａである。しかし、成膜時点では別の結晶構造でも構わず、最終的な結晶構造が空間群２９番のＰｂｃ２１か空間群６１番のＰｂｃａであればよい。
　酸化ハフニウム膜２６は、強誘電体としての特性の観点からは、単結晶であることが望ましい。例えば、絶縁膜２４をＬｎ２Ｏ３やＭｇＯなどの単結晶膜とすることにより、絶縁膜２４上に酸化ハフニウム膜２６をエピタキシャル成長させることが可能である。もっとも、製造コストの観点から、単結晶膜よりも安価に製造できる多結晶膜を適用することも可能である。
　酸化ハフニウム膜２６は、スパッタ法で成膜する場合、基板温度は室温であることが望ましいが、高温で成膜することも可能である。スパッタ条件としては、基板にダメージを与えないような成膜条件、例えば、スパッタガス圧を１Ｐａ以上で成膜したり、基板とターゲットをオフアクシス配置にしたりする成膜条件とすることが望ましい。
　スパッタターゲットはＨｆ金属を用い、Ａｒ＋Ｏ２雰囲気中で化成スパッタする方法でもかまわない。この場合、Ａｒ：Ｏ２のガス流量比は１０：１以下に抑えることが望ましい。
　スパッタ法により、成膜される酸化ハフニウム膜２６は、成膜直後は、最初はアモルファス状態であるため、強誘電性は発現していないものと考えられる。酸化ハフニウム膜２６に強誘電性が発現するのは、成膜後の熱処理で、酸化ハフニウム膜２６の結晶構造が空間群２９番のＰｂｃ２１か空間群６１番のＰｂｃａに変化することによるものと考えられる。
　熱処理後の酸化ハフニウム膜２６のＸＰＳスペクトルを得ると、例えば、Ｈｆの４ｆピークにおいてＨｆの＋４価より低価数のＨｆの＋３価、＋２価、＋１価のピークが少量見られる。ここで、Ｈｆの０価、すなわちＨｆ金属のピークが見えるスパッタ条件では強誘電性が発現されない。強誘電性を発現する観点から、＋１価のピークも可能な限り少ないことが好ましく、＋２価のピークも、＋３価のピークよりは少ないことが望ましい。＋２価や＋１価のピークは全く存在しなくてもよい。またＭ金属（ＭはＳｉ、Ｙ、Ｚｒ、Ａｌ、Ｓｒ、Ｂａ、Ｃａ、Ｇｄ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｓｃのいずれか１種類以上）の本来の価数より低価数であるようなピークが存在してもかまわない。
　上記ＸＰＳの条件を達成するために、例えば、酸化ハフニウム膜２６の成膜前あるいは成膜後に、Ｈｆ金属あるいはＭ金属（ＭはＳｉ、Ｙ、Ｚｒ、Ａｌ、Ｓｒ、Ｂａ、Ｃａ、Ｇｄ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｓｃのいずれか１種類以上）からなる膜を、例えば、０．５ｎｍ程度、すなわち、数原子層程度成膜しておくことも可能である。
　上記Ｈｆ金属膜またはＭ金属膜上に、いずれかの成膜方法により酸化ハフニウム膜２６を形成するか、酸化ハフニウム膜２６上に上記Ｈｆ金属膜またはＭ金属膜を形成すれば、その後の製造段階における熱処理によって、上記Ｈｆ金属膜と上記ＨｆＯ２膜が混合し、Ｈｆの低価数のＸＰＳピークが見られるようにすることが可能である。
　次に、酸化ハフニウム膜２６上に、ＴｉＮ膜２８を形成する。成膜方法はＣＶＤ法、ＡＬＤ法、スパッタ法、蒸着法、ＥＢ法、塗布法、水熱合成法など、いずれでもかまわない。
　次に、ＴｉＮ膜２８上に、ＲｕＯ膜３０を成膜する。成膜方法はＣＶＤ法、ＡＬＤ法、スパッタ法、蒸着法、ＥＢ法、塗布法、水熱合成法など、いずれであってもかまわない。
　次に、公知のプロセスにより、ＴｉＮ膜２２、シリコン酸化膜２４、酸化ハフニウム膜２６、ＴｉＮ膜２８、ＲｕＯ膜３０をパターニングして、メモリセル１０１の構造を形成する。
　次に、ＲｕＯ膜３０上に、第２の電極配線１６を公知の成膜法およびパターニング法により形成する。
　その後、例えば、６００℃以上８００℃以下で、２０秒以下の熱処理を行う。なお、熱処理は、ＲｕＯ膜３０の成膜後、第２の電極配線１６の形成前に行うことも可能である。ここまでの作製過程におけるいずれかの段階において、ＴｉＮ膜２２およびＴｉＮ膜２８の両方またはいずれか一方に、Ｔｉ原子数より少ない数の酸素原子が含まれることもある。
　なお、本実施形態の不揮発性記憶装置において、第１の電極配線１４と第１の低酸素濃度導電層（第１の導電層）２２、または、第２の電極配線１６と高酸素濃度導電層（第３の導電層）３０を、共通化してもかまわない。すなわち、第１の電極配線１４自体を第１の低酸素濃度導電層（第１の導電層）２２、または、第２の電極配線１６自体を高酸素濃度導電層（第３の導電層）３０としてもかまわない。
　以下、本実施形態の不揮発性記憶装置の作用および効果について、説明する。
　酸化ハフニウムは、Ｂａ、Ｐｂなどの元素を含まず、ＣＭＯＳ等の半導体プロセスと整合性が高い。もっとも、他の強誘電体膜と同様、分極動作を繰り返すことにより、分極疲労が生じ、エンデュランス特性が劣化するという問題がある。これは、酸化ハフニウム中に酸素欠損が生じることに起因すると考えられる。特に、ＦＴＪ素子では、メモリセルの動作上、強誘電体膜にＦＮ（Ｆｏｗｌｅｒ－Ｎｏｒｄｈｅｉｍ）トンネル電流を流すため、エレクトロン・ホールトラップやＳＩＬＣ（Ｓｔｒｅｓｓ　Ｉｎｄｕｃｅｄ　Ｌｅａｋａｇｅ　Ｃｕｒｒｅｎｔ）などにより、酸素欠損が助長されるおそれがある。一方、酸化ハフニウム中の酸素含有量が高くなりすぎると、酸化ハフニウムが強誘電性を発現しなくなる。
　本実施形態のＦＴＪ素子では、図１に示すように、酸化ハフニウム膜２６に接する導電層は、酸素含有量の低い第２の低酸素濃度導電層２８とする。このため、ＦＴＪ素子の製造途中、あるいは、動作中に、第２の低酸素濃度導電層２８が酸化ハフニウム膜２６の酸素を吸収する酸素吸収層として機能する。したがって、酸化ハフニウム膜２６の酸素含有量が過度に高くなることが抑制される。よって、酸化ハフニウム膜２６の強誘電性が発現し維持される。
　さらに、本実施形態のＦＴＪ素子では、酸化ハフニウム膜２６との間に、酸素含有量の低い第２の低酸素濃度導電層２８を介して、酸素含有量の高い高酸素濃度導電層３０を設ける。酸素含有量の高い高酸素濃度導電層３０を設けることにより、ＦＴＪ素子の動作中に、高酸素濃度導電層３０が酸化ハフニウム膜２６に酸素を供給する酸素供給層として機能する。したがって、酸化ハフニウム膜２６に酸素を少量供給することで酸化ハフニウム膜２６に生じた酸素欠損の一部を修復する。よって、ＦＴＪ素子のエンデュランス特性が向上する。
　本実施形態の構造のＦＴＪ素子を、上記製造方法で製造した。酸化ハフニウム膜は、上記のスパッタ法で成膜した。メモリセルの層構造は、第１の電極配線１４側から、ＴｉＮ膜／シリコン酸化膜／酸化ハフニウム膜／ＴｉＮ膜／ＲｕＯ膜とした。
　このＦＴＪ素子の酸化ハフニウム膜について、放射光を用いたＸ線回折実験を行ったところ、酸化ハフニウム膜の結晶構造はＰｂｃ２１が主成分であることが判明した。なお、副成分としてＰｂｃａ結晶構造や、Ｐ４２／ｎｍｃ結晶構造や、Ｆｍ３ｍ結晶構造や、Ｐ２１／ｃ結晶構造を含有していても強誘電性が得られた。
　また、酸化ハフニウム膜と接するＴｉＮ膜は、ＸＰＳ、あるいは、ＴＥＭ－ＥＤＸなどによって観察したところ、ＴｉＮ膜に少量の酸素が含まれていることが判明した。酸化ハフニウム膜の酸素が、製造中にＴｉＮ膜に少量移動することで、酸化ハフニウム膜が、Ｐｂｃ２１結晶構造となり、強誘電性を発現したと考えられる。
　上記ＦＴＪ素子に対して、第１の電極配線１４と第２の電極配線１６との間に、０Ｖから＋４Ｖを経て－４Ｖを経て＋４Ｖを経て０Ｖに至るような電圧を加えながらＩＶ（Ｃｕｒｒｅｎｔ　Ｖｏｌｔａｇｅ）測定を行った。この結果、トンネル電流値のヒステリシスが観測された。
　すなわち、最初に０Ｖから＋３Ｖ程度まで電圧を増加させながらトンネル電流値を測定したところ、電圧に比例する１ｐＡ程度の電流が見られた。次に、＋３Ｖ程度を超えて＋４Ｖまで電圧を増加させたところ、指数関数的にトンネル電流が増大した。したがって、この領域ではＦＴＪ素子の動作原理であるトンネル電流を観測しているものと思われる。
　次に電圧を＋４Ｖから＋２．５Ｖ程度まで低下させたところ、指数関数的にトンネル電流が減少した。そして、先の＋３Ｖ程度から＋４Ｖまで電圧を増加させながら測定した電流と比べ、＋４Ｖから＋２．５Ｖ程度まで電圧を低下させながら測定した電流の方が、１０倍程度多かった。
　これは、酸化ハフニウム膜２６が、０Ｖから＋４Ｖまで電圧を増加させる途中の＋２Ｖ程度で分極反転し、その後、＋４Ｖから０Ｖまで電圧を減少させる途中でも反転した分極を保っているため、トンネル電流が変調されたためと考えられる。
　電流を＋２．５Ｖから－４Ｖまで低下させた後、電流を０Ｖまで上昇させたところ、電圧に比例する１ｐＡ程度の電流が見られた。電圧を低下させる途中の－２Ｖ程度において、酸化ハフニウム膜２６の分極が再反転したものと考えられる。
　実際、電圧を再度０Ｖから＋４Ｖまで上昇させたところ最初の電圧上昇時の電圧－電流曲線をほぼ再現した。その後、電圧を＋４Ｖから０Ｖまで低下させたところ、最初の電圧降下時の電圧－電流曲線をほぼ再現した。このときの、例えば、＋３Ｖ付近における電圧上昇時の電流と、電圧下降時の電流が１０倍程度異なることから、不揮発性記憶装置として動作することが確認された。
　また、作成したＦＴＪ素子のエンデュランス特性を、高酸素濃度導電層であるＲｕＯ膜を備えないＦＴＪ素子と比較したところ、エンデュランス特性の向上が確認された。
　以上、本実施形態によれば、エンデュランス特性が向上する不揮発性記憶装置が実現可能である。
（変形例１）
　図３は、第１の実施形態の変形例１の不揮発性記憶装置のメモリセル部の模式断面図である。本変形例は、第１の実施形態に対し、メモリセル１０１の積層構造が逆順になっている。
　すなわち、メモリセル１０１は、図３に示すように、第１の電極配線１４側から第２の電極配線１６に向けて、高酸素濃度導電層（第３の導電層）３０、第２の低酸素濃度導電層（第２の導電層）２８、酸化ハフニウムの強誘電体膜２６、絶縁膜２４、第１の低酸素濃度導電層（第１の導電層）２２が積層する構造を備える。
　本変形例によっても、第１の実施形態の不揮発性記憶装置と同様の効果が得られる。
（変形例２）
　図４は、第１の実施形態の変形例２の不揮発性記憶装置のメモリセル部の模式断面図である。本変形例は、第１の実施形態に対し、高酸素濃度導電層３０（第３の導電層）が第１の電極配線１４側にある点で、異なっている。
　すなわち、メモリセル１０１は、図４に示すように、第１の電極配線１４側から第２の電極配線１６に向けて、高酸素濃度導電層（第３の導電層）３０、第１の低酸素濃度導電層（第１の導電層）２２、絶縁膜２４、酸化ハフニウムの強誘電体膜２６、第２の低酸素濃度導電層（第２の導電層）２８が積層する構造を備える。
　本変形例によっても、第１の実施形態の不揮発性記憶装置と同様の効果が得られる。
（変形例３）
　図５は、第１の実施形態の変形例３の不揮発性記憶装置のメモリセル部の模式断面図である。本変形例は、第１の実施形態に対し、第１の導電層および第２の導電層両方の強誘電体膜と反対側に、第１の導電層または第２の導電層に接して設けられ、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも多い金属酸化物の第３の導電層を備える点で、異なっている。
　すなわち、メモリセル１０１は、図５に示すように、第１の電極配線１４側から第２の電極配線１６に向けて、第１の高酸素濃度導電層（第３の導電層）３１、第１の低酸素濃度導電層（第１の導電層）２２、絶縁膜２４、酸化ハフニウムの強誘電体膜２６、第２の低酸素濃度導電層（第２の導電層）２８、第２の高酸素濃度導電層（第３の導電層）３２が積層する構造を備える。
　なお、第１の高酸素濃度導電層３１と、第２の高酸素濃度導電層３２は、同じ材料であっても異なる材料であってもかまわない。
　本変形例によっても、第１の実施形態の不揮発性記憶装置と同様の効果が得られる。また、本変形例は、強誘電体膜２６への酸素の供給量を増やす必要がある場合に、望ましい構成である。
（変形例４）
　図６は、第１の実施形態の変形例４の不揮発性記憶装置のメモリセル部の模式断面図である。本変形例は、第１の実施形態に対し、メモリセルが多段に積み重ねられる３次元構造を備える点で、異なっている。
　すなわち、メモリセル１０１上に、第２の電極配線１６を介して、メモリセル１０２が設けられる。さらに、メモリセル１０２上に、第３の電極配線１７を介して、メモリセル１０３が設けられる。メモリセル１０３上には、第４の電極配線１９が設けられる。
　本変形例によっても、第１の実施形態の不揮発性記憶装置と同様の効果が得られる。さらに、３次元的にメモリセルを積み重ねることにより、集積度が向上する。
　なお、図６では、メモリセル１０１、メモリセル１０２、メモリセル１０３をすべて同一の積層構造としたが、必ずしも同一の積層構造に限られるものではない。例えば、メモリセル１０２を変形例１の逆順の積層構造のメモリセルとすることも可能である。また、図６では、メモリセルを３段重ねる場合を例に説明したが、２段であっても、４段以上であってもかまわない。
（第２の実施形態）
　本実施形態の不揮発性記憶装置は、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも多い金属酸化物の第１の導電層と、第１の導電層に接して設けられる絶縁膜と、絶縁膜の第１の導電層と反対側に、絶縁膜に接して設けられる酸化ハフニウムの強誘電体膜と、強誘電体膜の絶縁膜と反対側に、強誘電体膜に接して設けられ、層中のに酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも少ない第２の導電層と、を備える。
　本実施形態の不揮発性記憶装置は、絶縁膜と高酸素濃度導電層との間に、低酸素濃度導電層がない点で、第１の実施形態の変形例２と異なっている。以下、第１の実施形態と重複する内容については、記述を省略する。
　図７は、本実施形態の不揮発性記憶装置のメモリセル部の模式断面図である。メモリセル１０１は、図７に示すように、第１の電極配線１４側から第２の電極配線１６に向けて、金属酸化物の高酸素濃度導電層（第１の導電層）４０、絶縁膜２４、酸化ハフニウムの強誘電体膜２６、低酸素濃度導電層（第２の導電層）３８が積層する構造を備える。
　低酸素濃度導電層（第２の導電層）３８は、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも少ない。
　本実施形態においては、低酸素濃度導電層３８が、酸素吸収層として機能する。また、高酸素濃度導電層４０が、酸素供給層として機能する。なお、強誘電体膜２６と高酸素濃度導電層４０との間には、絶縁膜２４が介在するため、高酸素濃度導電層４０が、過剰に強誘電体膜２６に酸素を供給することが抑制される。
　本実施形態によれば、エンデュランス特性が向上する不揮発性記憶装置が実現可能である。また、本実施形態は、例えば、第１の実施形態に比較して、強誘電体膜２６への酸素の供給量を増やす必要がある場合に、望ましい構成である。
（変形例）
　図８は、第２の実施形態の変形例の不揮発性記憶装置のメモリセル部の模式断面図である。本変形例は、第２の実施形態に対し、第２の導電層の強誘電体膜と反対側に、第２の導電層に接して設けられ、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも多い金属酸化物の第３の導電層を、さらに備える点で、異なっている。
　すなわち、メモリセル１０１は、図８に示すように、第１の電極配線１４側から第２の電極配線１６に向けて、金属酸化物の第１の高酸素濃度導電層（第１の導電層）４１、絶縁膜２４、酸化ハフニウムの強誘電体膜２６、低酸素濃度導電層（第２の導電層）３８、第２の高酸素濃度導電層（第３の導電層）４２が積層する構造を備える。
　なお、第１の高酸素濃度導電層４１と、第２の高酸素濃度導電層４２は、同じ材料であっても異なる材料であってもかまわない。
　本変形例では、第１の高酸素濃度導電層４１に加え、第２の高酸素濃度導電層４２が、酸素供給層として機能する。よって、強誘電体膜２６への酸素の供給量を、さらに増やす必要がある場合に、望ましい構成である。
（第３の実施形態）
　本実施形態の不揮発性記憶装置は、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも少ない第１の導電層と、第１の導電層に接して設けられる酸化ハフニウムの強誘電体膜と、強誘電体膜の第１の導電層と反対側に、強誘電体膜に接して設けられ、第１の導電層と仕事関数が異なり、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも少ない第２の導電層と、第１の導電層第２の導電層のうち一方若しくは両方の強誘電体膜と反対側に、第１の導電層または第２の導電層に接して設けられ、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも多い金属酸化物の第３の導電層と、を備える。
　本実施形態の不揮発性記憶装置は、第１の導電層と第２の導電層との間に絶縁膜がない点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については、記述を省略する。
　図９は、本実施形態の不揮発性記憶装置のメモリセル部の模式断面図である。メモリセル１０１は、図９に示すように、第１の電極配線１４側から第２の電極配線１６に向けて、第１の低酸素濃度導電層（第１の導電層）２２、酸化ハフニウムの強誘電体膜２６、第２の低酸素濃度導電層（第２の導電層）２８、高酸素濃度導電層（第３の導電層）５０が積層する構造を備える。
　第２の低酸素濃度導電層２８は、第１の低酸素濃度導電層２２と、仕事関数が異なる。このため、強誘電体膜２６と第１の低酸素濃度導電層２２との間のショットキーバリアの高さと、強誘電体膜２６と第２の低酸素濃度導電層２８との間のショットキーバリアの高さとが異なる。このように、強誘電体膜２６を異なる仕事関数の導電層で挟むことにより、ＦＴＪ素子がダイオード機能、すなわち整流特性を備える。
　高酸素濃度導電層（第３の導電層）５０は、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも多い。
　本実施形態においては、第１の低酸素濃度導電層２２および第２の低酸素濃度導電層２８が、酸素吸収層として機能する。また、高酸素濃度導電層５０が、酸素供給層として機能する。
　本実施形態によれば、エンデュランス特性が向上する不揮発性記憶装置が実現可能である。また、絶縁膜を用いることなく整流特性を得ることができるため、装置の微細化が可能である。
（変形例）
　図１０は、第３の実施形態の変形例の不揮発性記憶装置のメモリセル部の模式断面図である。本変形例は、第３の実施形態に対し、第１の導電層および第２の導電層両方の、強誘電体膜と反対側に、第１の導電層または第２の導電層に接して設けられ、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも多い金属酸化物の第３の導電層を備える点で、異なっている。
　すなわち、メモリセル１０１は、図１０に示すように、第１の電極配線１４側から第２の電極配線１６に向けて、金属酸化物の第１の高酸素濃度導電層（第３の導電層）５１、第１の低酸素濃度導電層（第１の導電層）２２、酸化ハフニウムの強誘電体膜２６、第２の低酸素濃度導電層（第２の導電層）２８、第２の高酸素濃度導電層（第３の導電層）５２が積層する構造を備える。
　なお、第１の高酸素濃度導電層５１と、第２の高酸素濃度導電層５２は、同じ材料であっても異なる材料であってもかまわない。
　本変形例では、第１の高酸素濃度導電層５１に加え、第２の高酸素濃度導電層５２が、酸素供給層として機能する。よって、強誘電体膜２６への酸素の供給量を、さらに増やす必要がある場合に、望ましい構成である。
（第４の実施形態）
　本実施形態の不揮発性記憶装置は第１の導電層と、第１の導電層に接して設けられる酸素不定比組成の絶縁膜と、絶縁膜の第１の導電層と反対側に、絶縁膜に接して設けられる酸化ハフニウムの強誘電体膜と、強誘電体膜の絶縁膜と反対側に、強誘電体膜に接して設けられ、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも少ない第２の導電層と、を備える。
　本実施形態の不揮発性記憶装置は、絶縁膜が酸素不定比組成である点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については、記述を省略する。
　図１１は、本実施形態の不揮発性記憶装置のメモリセル部の模式断面図である。メモリセル１０１は、図１１に示すように、第１の電極配線１４側から第２の電極配線１６に向けて、金属層（第１の導電層）４４、酸素不定比組成の絶縁膜４６、酸化ハフニウムの強誘電体膜２６、低酸素濃度導電層（第２の導電層）６２が積層する構造を備える。
　低酸素濃度導電層（第２の導電層）６２は、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも少ない。
　金属層（第１の導電層）４４の材料は、例えば、Ｃｕ、Ａｌ、Ｔａ、Ｍｏ、ＴｉＮ、ＴａＮ、ＭｏＮなどである。上記以外にも、例えば、Ｒｕ、Ｉｒ、Ｏｓ、Ｐｔ、Ｒｈ、Ｐｄ、Ｎｂ、Ｗ、Ｈｆ、Ｚｒ、Ｒｅ、Ｔｉ、Ｎｉ、Ｃｏ、Ｆｅ、Ｍｎ、Ｃｒ、Ｖ、Ｔｉ、グラフェン、アモルファスカーボン、ＣｕＮ、ＣｕＡｌＮ、ＳｒＮ、ＢａＮ、ＳｒＡｌＮ、ＢａＡｌＮ、ＴｉＮ、ＺｒＮ、ＨｆＮ、ＴｉＡｌＮ、ＺｒＡｌＮ、ＨｆＡｌＮ、ＶＮ、ＮｂＮ、ＶＡｌＮ、ＮｂＡｌＮ、ＴａＡｌＮ、ＣｒＮ、ＷＮ、ＣｒＡｌＮ、ＭｏＡｌＮ、ＷＡｌＮ、ＭｎＮ、ＭｎＡｌＮ、ＲｅＮ、ＲｅＡｌＮ、ＦｅＮ、ＦｅＮ、ＣｏＮ、ＣｏＮ、ＮｉＮ、ＣｕＳｉ、ＭｇＳｉ、ＣａＳｉ、ＳｒＳｉ、ＢａＳｉ、ＬｎＳｉ（ＬｎはＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌのいずれか一種類以上）、ＴｉＳｉ、ＺｒＳｉ、ＨｆＳｉ、ＶＳｉ、ＮｂＳｉ、ＴａＳｉ、ＣｒＳｉ、ＭｏＳｉ、ＷＳｉ、ＭｎＳｉ、ＦｅＳｉ、ＣｏＳｉ、ＮｉＳｉ、ＣａＣ、ＳｒＣ、ＢａＣ、ＢＣ、ＡｌＣ、ＳｉＣ、ＴｉＣ、ＺｒＣ、ＨｆＣ、ＶＣ、ＮｂＣ、ＴａＣ、ＣｒＣ、ＭｏＣ、ＷＣ、ＭｎＣ、ＲｅＣ、ＭｇＢ、ＣａＢ、ＳｒＢ、ＢａＢ、ＡｌＢ、ＬｎＢ（ＬｎはＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌのいずれか一種類以上）、ＴｉＢ、ＺｒＢ、ＨｆＢ、ＮｂＢ、ＴａＢ、ＭｏＢ、ＷＢ、ＭｎＢ、ＦｅＢ、ＣｏＢ、ＮｉＢ、ＭｇＮｉ、ＣａＮｉ、ＬｎＮｉ（ＬｎはＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌのいずれか一種類以上）、ＮｉＴｉ、ＮｉＺｒ、ＮｉＨｆとすることも可能である。また陽イオンとなりうる金属原子または炭素原子の数より少ない陰イオンとなりうる酸素原子が含まれていても良い。なお、第１の導電層４４は、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも少ない低酸素濃度導電層であってもかまわない。
　酸素不定比組成の絶縁膜４６は、膜中の酸素組成が化学量論的組成から変化する特性を備える。酸素不定比組成の絶縁膜４６は、膜中の酸素組成が変化しても絶縁性が失われない。
　酸素不定比組成の絶縁膜４６の材料は、例えば、酸化セリウム（ＣｅＯｘ（１．５≦ｘ≦２））や酸化プラセオジウム（ＰｒＯｘ（１．５≦ｘ≦２））である。酸素不定比組成の絶縁膜４６の成膜方法は、ＣＶＤ法、ＡＬＤ法、スパッタ法、蒸着法、ＥＢ法など、いずれでもかまわない。
　酸素不定比組成の絶縁膜４６は、メモリセルのデータの書き込み、読み出し、消去動作時に、キャリアをトンネル電流として流すトンネル絶縁膜として機能する。また、絶縁膜２４が介在することにより、ＦＴＪ素子がダイオード機能、すなわち整流特性を備える。メモリセル１０１の安定動作の観点から、絶縁膜２４は常誘電体膜であることが望ましいが、強誘電体膜２６とは異なる伝導電子オフセットまたは価電子オフセットを持つような材料からなる強誘電体膜や、反強誘電体膜、フェリ誘電体膜などでも原理的には動作可能である。
　なお、絶縁膜４６のＥＯＴ（Ｅｆｆｅｃｔｉｖｅ　Ｏｘｉｄｅ　Ｔｈｉｃｋｎｅｓｓ）は、強誘電体膜２６のＥＯＴより薄いことが望ましい。絶縁膜４６のＥＯＴが上層の強誘電体膜４６のＥＯＴより厚いと、強誘電体膜２６に十分な電界を加えることが難しく、強誘電体膜２６の分極反転を起こすことが困難となるからである。
　メモリセル１０１の書き込み時には、絶縁膜４６にトンネル電流が流れる。このため、あまり大きな書き込み電界を加えてしまうとＦＴＪ素子が破壊されてしまう。この観点から、絶縁膜４６のＥＯＴは薄いことが望ましい。同時に絶縁膜２４は絶縁耐圧の高い材料であることが望ましい。
　絶縁膜４６の膜厚は、例えば、０．５ｎｍ以上３ｎｍ以下である。
　酸素不定比組成の絶縁膜４６の材料は、ＣｅＯｘ（１．５≦ｘ≦２）、ＰｒＯｘ（１．５≦ｘ≦２）以外にも、ＣｅＰｒＯｘ（３≦ｘ≦４）を適用することが可能である。また、アモルファスまたは空間群１４番のＰ２１／ｃ、空間群１３７番のＰ４２／ｎｍｃ、空間群２２５番のＦｍ３ｍ、空間群６１番のＰｂｃａ、空間群６２番のＰｎｍａ、または、空間群１９番のＰ２１２１２１のＨｆ１－ｘ－ｙＺｒｘＭｙＯ（２－ｚ）（１－ｗ）Ｎｗ（０≦ｘ≦１、０≦ｙ≦０．５、－０．１≦ｚ≦０．２、０≦ｗ≦０．７、ＭはＳｉ、Ｇｅ、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｐ、Ａｓ、Ｂｉ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｚｎ、Ｃｄ、Ｔｉ、Ｔａ、Ｍｏ、Ｗ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕのいずれか一種類以上）、ＬｎＡｌＯ３（ＬｎはＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌのいずれか一種類以上）、ＬｎＳｉＯ（ＬｎはＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌのいずれか一種類以上）、ＨｆＳｉＯ、ＨｆＳｉＯＮ、ＨｆＡｌＯ、Ａｌ２Ｏ３、ＭｇＯ、Ｌｎ２Ｏ３（ＬｎはＬａ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌのいずれか一種類以上）、ＣａＦ２、ＳｒＦ２、ＢａＦ２、ＬｎＦ３（ＬｎはＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌのいずれか一種類以上）のいずれか一種類以上とＣｅＯｘ（１．５≦ｘ≦２）を含む材料を適用することも可能である。あるいは、アモルファスまたは空間群１４番のＰ２１／ｃ、空間群１３７番のＰ４２／ｎｍｃ、空間群２２５番のＦｍ３ｍ、空間群６１番のＰｂｃａ、空間群６２番のＰｎｍａ、または、空間群１９番のＰ２１２１２１のＨｆ１－ｘ－ｙＺｒｘＭｙＯ（２－ｚ）（１－ｗ）Ｎｗ（０≦ｘ≦１、０≦ｙ≦０．５、－０．１≦ｚ≦０．２、０≦ｗ≦０．７、ＭはＳｉ、Ｇｅ、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｐ、Ａｓ、Ｂｉ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｚｎ、Ｃｄ、Ｔｉ、Ｔａ、Ｍｏ、Ｗ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕのいずれか一種類以上）、ＬｎＡｌＯ３（ＬｎはＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌのいずれか一種類以上）、ＬｎＳｉＯ（ＬｎはＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌのいずれか一種類以上）、ＨｆＳｉＯ、ＨｆＳｉＯＮ、ＨｆＡｌＯ、Ａｌ２Ｏ３、ＭｇＯ、Ｌｎ２Ｏ３（ＬｎはＬａ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌのいずれか一種類以上）、ＣａＦ２、ＳｒＦ２、ＢａＦ２、ＬｎＦ３（ＬｎはＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌのいずれか一種類以上）のいずれか一種類以上とＰｒＯｘ（１．５≦ｘ≦２）を含む材料を適用することも可能である。あるいは、アモルファスまたは空間群１４番のＰ２１／ｃ、空間群１３７番のＰ４２／ｎｍｃ、空間群２２５番のＦｍ３ｍ、空間群６１番のＰｂｃａ、空間群６２番のＰｎｍａ、または、空間群１９番のＰ２１２１２１のＨｆ１－ｘ－ｙＺｒｘＭｙＯ（２－ｚ）（１－ｗ）Ｎｗ（０≦ｘ≦１、０≦ｙ≦０．５、－０．１≦ｚ≦０．２、０≦ｗ≦０．７、ＭはＳｉ、Ｇｅ、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｐ、Ａｓ、Ｂｉ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｚｎ、Ｃｄ、Ｔｉ、Ｔａ、Ｍｏ、Ｗ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕのいずれか一種類以上）、ＬｎＡｌＯ３（ＬｎはＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌのいずれか一種類以上）、ＬｎＳｉＯ（ＬｎはＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌのいずれか一種類以上）、ＨｆＳｉＯ、ＨｆＳｉＯＮ、ＨｆＡｌＯ、Ａｌ２Ｏ３、ＭｇＯ、Ｌｎ２Ｏ３（ＬｎはＬａ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌのいずれか一種類以上）、ＣａＦ２、ＳｒＦ２、ＢａＦ２、ＬｎＦ３（ＬｎはＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌのいずれか一種類以上）のいずれか一種類以上とＣｅＰｒＯｘ（ただし３≦ｘ≦４）を含む材料などを適用することも可能である。
　本実施形態においては、低酸素濃度導電層（第２の導電層）６２が、酸素吸収層として機能する。また、酸素不定比組成の絶縁膜４６は、酸素のバッファ層として機能する。
　すなわち、酸化ハフニウム膜２６中の酸素が過剰な場合には、酸素不定比組成の絶縁膜４６は酸素吸収層として機能し、酸化ハフニウム膜２６中の酸素が欠乏する場合には酸素供給層として機能する。したがって、ＦＴＪ素子の製造途中、あるいは、動作中に、酸化ハフニウム膜２６中の酸素が過剰、あるいは、欠乏することを抑制する。よって、酸化ハフニウム膜２６の強誘電性が発現し維持されるとともに、ＦＴＪ素子のエンデュランス特性が向上する。
　なお、酸素不定比組成の絶縁膜４６は、ハフニウム（Ｈｆ）よりも、電気陰性度の低い陽イオンを含有することが望ましい。ハフニウム（Ｈｆ）よりも、電気陰性度の低い陽イオンを含有することにより、酸化ハフニウム膜２６中の酸素が過剰な場合に、絶縁膜４６が、酸素を吸収しやすくなる。
　本実施形態によれば、エンデュランス特性が向上する不揮発性記憶装置が実現可能である。また、絶縁膜４６を、酸素供給層として用いることが可能となるため、メモリセル部１０１の積層構造の層数の削減が可能となる。よって、装置の微細化が可能である。
（変形例１）
　図１２は、第４の実施形態の変形例１の不揮発性記憶装置のメモリセル部の模式断面図である。本変形例は、第４の実施形態に対し、第２の導電層の強誘電体膜と反対側に、第２の導電層に接して設けられ、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも多い金属酸化物の第３の導電層を、さらに備える点で異なっている。
　すなわち、メモリセル１０１は、図１２に示すように、第１の電極配線１４側から第２の電極配線１６に向けて、金属層（第１の導電層）４４、酸素不定比組成の絶縁膜４６、酸化ハフニウムの強誘電体膜２６、低酸素濃度導電層（第２の導電層）６２、高酸素濃度導電層（第３の導電層）７０が積層する構造を備える。
　本変形例では、酸素不定比組成の絶縁膜４６に加え、高酸素濃度導電層７０が、酸素供給層として機能する。よって、強誘電体膜２６への酸素の供給量を、さらに増やす必要がある場合に、望ましい構成である。
（変形例２）
　図１３は、第４の実施形態の変形例２の不揮発性記憶装置のメモリセル部の模式断面図である。本変形例は、第４の実施形態に対し、第１の導電層が、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも多い金属酸化物である点で異なっている。
　すなわち、メモリセル１０１は、図１３に示すように、第１の電極配線１４側から第２の電極配線１６に向けて、高酸素濃度導電層（第１の導電層）７２、酸素不定比組成の絶縁膜４６、酸化ハフニウムの強誘電体膜２６、低酸素濃度導電層（第２の導電層）６２が積層する構造を備える。高酸素濃度導電層（第１の導電層）７２は、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも多い金属酸化物である。
　本変形例では、酸素不定比組成の絶縁膜４６に加え、高酸素濃度導電層７２が、酸素供給層として機能する。よって、強誘電体膜２６への酸素の供給量を、さらに増やす必要がある場合に、望ましい構成である。
（変形例３）
　図１４は、第４の実施形態の変形例３の不揮発性記憶装置のメモリセル部の模式断面図である。本変形例は、変形例２に対し、第２の導電層の強誘電体膜と反対側に、第２の導電層に接して設けられ、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも多い金属酸化物の第３の導電層を、さらに備える点で異なっている。
　すなわち、メモリセル１０１は、図１４に示すように、第１の電極配線１４側から第２の電極配線１６に向けて、第１の高酸素濃度導電層（第１の導電層）７３、酸素不定比組成の絶縁膜４６、酸化ハフニウムの強誘電体膜２６、低酸素濃度導電層（第２の導電層）６２、第２の高酸素濃度導電層（第３の導電層）７４が積層する構造を備える。
　本変形例では、酸素不定比組成の絶縁膜４６に加え、第１の高酸素濃度導電層７３および第２の高酸素濃度導電層７４が、酸素供給層として機能する。よって、強誘電体膜２６への酸素の供給量を、さらに増やす必要がある場合に、望ましい構成である。
（変形例４）
　図１５は、第４の実施形態の変形例４の不揮発性記憶装置のメモリセル部の模式断面図である。本変形例は、変形例２に対し、高酸素濃度導電層と酸素不定比組成の絶縁膜４６との間に、さらに、低酸素濃度導電層が設けられる点で異なっている。
　すなわち、メモリセル１０１は、図１５に示すように、第１の電極配線１４側から第２の電極配線１６に向けて、高酸素濃度導電層（第３の導電層）７５、第１の低酸素濃度導電層（第１の導電層）６３、酸素不定比組成の絶縁膜４６、酸化ハフニウムの強誘電体膜２６、第２の低酸素濃度導電層（第２の導電層）６４が積層する構造を備える。
　本変形例では、高酸素濃度導電層（第３の導電層）７５と酸素不定比組成の絶縁膜４６との間に、第１の低酸素濃度導電層（第１の導電層）６３が設けられる。よって、強誘電体膜２６への酸素の供給量を、ある程度抑制する必要がある場合に、望ましい構成である。
（変形例５）
　図１６は、第４の実施形態の変形例５の不揮発性記憶装置のメモリセル部の模式断面図である。本変形例は、変形例４に対し、第２の導電層の強誘電体膜と反対側に、第２の導電層に接して設けられ、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも多い金属酸化物の第３の導電層を、さらに備える点で異なっている。
　すなわち、メモリセル１０１は、図１６に示すように、第１の電極配線１４側から第２の電極配線１６に向けて、第１の高酸素濃度導電層（第３の導電層）７６、第１の低酸素濃度導電層（第１の導電層）６３、酸素不定比組成の絶縁膜４６、酸化ハフニウムの強誘電体膜２６、第２の低酸素濃度導電層（第２の導電層）６４、第２の高酸素濃度導電層（第３の導電層）７７が積層する構造を備える。
　本変形例では、酸素不定比組成の絶縁膜４６に加え、第１の高酸素濃度導電層７６および第２の高酸素濃度導電層７７が、酸素供給層として機能する。よって、強誘電体膜２６への酸素の供給量を、さらに増やす必要がある場合に、望ましい構成である。
　以上、第２、第３、第４の実施形態では、メモリセルが１段の場合のみを例示したが、例えば、第２、第３、第４の実施形態において、第１の実施形態の変形例４で示したような、多段に積み重ねる３次元構造を採用することも可能である。
　本発明のいくつかの実施形態または変形例を説明したが、これらの実施形態または変形例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換えまたは変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

Claims (19)

  1. 　層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも少ない第１の導電層と、
    　前記第１の導電層に接して設けられる絶縁膜と、
    　前記絶縁膜の前記第１の導電層と反対側に、前記絶縁膜に接して設けられる酸化ハフニウムの強誘電体膜と、
    　前記強誘電体膜の前記絶縁膜と反対側に、前記強誘電体膜に接して設けられ、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも少ない第２の導電層と、
    　前記第１の導電層及び前記第２の導電層のうち一方若しくは両方の前記強誘電体膜と反対側に、前記第１の導電層または前記第２の導電層に接して設けられ、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも多い金属酸化物の第３の導電層と、
    を備えることを特徴とする不揮発性記憶装置。
  2. 　前記第１の導電層および第２の導電層が金属窒化物であることを特徴とする請求項１記載の不揮発性記憶装置。
  3. 　前記第１の導電層または第２の導電層が、窒化チタン、多結晶シリコン、または、アモルファスシリコンであることを特徴とする請求項１記載の不揮発性記憶装置。
  4. 　前記絶縁膜が常誘電体膜であることを特徴とする請求項１ないし請求項３いずれか一項記載の不揮発性記憶装置。
  5. 　前記酸化ハフニウムが空間群Ｐｂｃ２１（空間群番号２９番）の結晶構造を備えることを特徴とする請求項１ないし請求項４いずれか一項記載の不揮発性記憶装置。
  6. 　前記第３の導電層が、酸化ルテニウムであることを特徴とする請求項１ないし請求項５いずれか一項記載の不揮発性記憶装置。
  7. 　層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも多い金属酸化物の第１の導電層と、
    　前記第１の導電層に接して設けられる絶縁膜と、
    　前記絶縁膜の前記第１の導電層と反対側に、前記絶縁膜に接して設けられる酸化ハフニウムの強誘電体膜と、
    　前記強誘電体膜の前記絶縁膜と反対側に、前記強誘電体膜に接して設けられ、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも少ない第２の導電層と、
    を備えることを特徴とする不揮発性記憶装置。
  8. 　前記第２の導電層が金属窒化物であることを特徴とする請求項７記載の不揮発性記憶装置。
  9. 　前記第２の導電層が、窒化チタン、多結晶シリコン、または、アモルファスシリコンであることを特徴とする請求項７記載の不揮発性記憶装置。
  10. 　前記絶縁膜が常誘電体膜であることを特徴とする請求項７ないし請求項９いずれか一項記載の不揮発性記憶装置。
  11. 　前記酸化ハフニウムが空間群Ｐｂｃ２１（空間群番号２９番）の結晶構造を備えることを特徴とする請求項７ないし請求項１０いずれか一項記載の不揮発性記憶装置。
  12. 　前記第１の導電層が、酸化ルテニウムであることを特徴とする請求項７ないし請求項１１いずれか一項記載の不揮発性記憶装置。
  13. 　層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも少ない第１の導電層と、
    　前記第１の導電層に接して設けられる酸化ハフニウムの強誘電体膜と、
    　前記強誘電体膜の前記第１の導電層と反対側に、前記強誘電体膜に接して設けられ、前記第１の導電層と仕事関数が異なり、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも少ない第２の導電層と、
    　前記第１の導電層及び前記第２の導電層のうち一方若しくは両方の前記強誘電体膜と反対側に、前記第１の導電層または前記第２の導電層に接して設けられ、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも多い金属酸化物の第３の導電層と、
    を備えることを特徴とする不揮発性記憶装置。
  14. 　前記第１の導電層および第２の導電層が金属窒化物であることを特徴とする請求項１３記載の不揮発性記憶装置。
  15. 　前記酸化ハフニウムが空間群Ｐｂｃ２１（空間群番号２９番）の結晶構造を備えることを特徴とする請求項１３または請求項１４記載の不揮発性記憶装置。
  16. 　第１の導電層と、
    　前記第１の導電層に接して設けられる酸素不定比組成の絶縁膜と、
    　前記絶縁膜の前記第１の導電層と反対側に、前記絶縁膜に接して設けられる酸化ハフニウムの強誘電体膜と、
    　前記強誘電体膜の前記絶縁膜と反対側に、前記強誘電体膜に接して設けられ、層中の酸素イオン数に酸素の価数２を乗じたものが陽イオン数に陽イオンの価数を乗じたものよりも少ない第２の導電層と、
    　を備えることを特徴とする不揮発性記憶装置。
  17. 　前記第１の導電層および第２の導電層が金属窒化物であることを特徴とする請求項１６記載の不揮発性記憶装置。
  18. 　前記絶縁膜が常誘電体膜であることを特徴とする請求項１６または請求項１７記載の不揮発性記憶装置。
  19. 　前記酸化ハフニウムが空間群Ｐｂｃ２１（空間群番号２９番）の結晶構造を備えることを特徴とする請求項１６ないし請求項１８いずれか一項記載の不揮発性記憶装置。
     
PCT/JP2015/057695 2014-03-17 2015-03-16 不揮発性記憶装置 Ceased WO2015141625A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015528790A JP6062552B2 (ja) 2014-03-17 2015-03-16 不揮発性記憶装置
US15/245,752 US9779797B2 (en) 2014-03-17 2016-08-24 Non-volatile memory device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014053992 2014-03-17
JP2014-053992 2014-03-17

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/245,752 Continuation US9779797B2 (en) 2014-03-17 2016-08-24 Non-volatile memory device

Publications (1)

Publication Number Publication Date
WO2015141625A1 true WO2015141625A1 (ja) 2015-09-24

Family

ID=54144593

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/057695 Ceased WO2015141625A1 (ja) 2014-03-17 2015-03-16 不揮発性記憶装置

Country Status (3)

Country Link
US (1) US9779797B2 (ja)
JP (1) JP6062552B2 (ja)
WO (1) WO2015141625A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018056460A (ja) * 2016-09-30 2018-04-05 国立研究開発法人産業技術総合研究所 トンネル接合素子及び不揮発性メモリ素子
US20190088664A1 (en) * 2017-09-21 2019-03-21 Toshiba Memory Corporation Memory device
TWI661538B (zh) * 2016-05-25 2019-06-01 美商美光科技公司 鐵電裝置及形成鐵電裝置之方法
JP2020113604A (ja) * 2019-01-09 2020-07-27 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR20200130469A (ko) * 2018-04-02 2020-11-18 램 리써치 코포레이션 하프늄 나이트라이드 층들을 갖는 하프늄 옥사이드의 강유전체 (ferroelectric) 속성들 개질
JP2021073747A (ja) * 2015-12-03 2021-05-13 マイクロン テクノロジー，インク． 強誘電体キャパシタ、強誘電体電界効果トランジスタ、並びに導電性材料及び強誘電体材料を含む電子部品の形成に用いられる方法
JPWO2021112247A1 (ja) * 2019-12-04 2021-06-10
JPWO2022064309A1 (ja) * 2020-09-22 2022-03-31
JPWO2022064315A1 (ja) * 2020-09-25 2022-03-31
JPWO2022084782A1 (ja) * 2020-10-20 2022-04-28
JP2023005700A (ja) * 2021-06-29 2023-01-18 キヤノンアネルバ株式会社 積層構造体およびメモリデバイス

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101522819B1 (ko) * 2014-10-17 2015-05-27 한양대학교 에리카산학협력단 2차원 전자 가스를 포함하는 전자 소자, 및 그 제조 방법
DE102016015010A1 (de) * 2016-12-14 2018-06-14 Namlab Ggmbh Integrierte Schaltung, die eine ferroelektrische Speicherzelle enthält, und ein Herstellungsverfahren dafür
TWI605575B (zh) * 2017-01-20 2017-11-11 群聯電子股份有限公司 三維非揮發性記憶體結構及其製造方法
US10319426B2 (en) 2017-05-09 2019-06-11 Micron Technology, Inc. Semiconductor structures, memory cells and devices comprising ferroelectric materials, systems including same, and related methods
US10038092B1 (en) * 2017-05-24 2018-07-31 Sandisk Technologies Llc Three-level ferroelectric memory cell using band alignment engineering
US10276783B2 (en) * 2017-06-09 2019-04-30 Sandisk Technologies Llc Gate voltage controlled perpendicular spin orbit torque MRAM memory cell
US10930751B2 (en) * 2017-12-15 2021-02-23 Micron Technology, Inc. Ferroelectric assemblies
US11349008B2 (en) * 2018-09-27 2022-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance transistor having a multilayer ferroelectric structure or a ferroelectric layer with a gradient doping profile
TWI739051B (zh) 2018-12-13 2021-09-11 財團法人工業技術研究院 鐵電記憶體
KR102681259B1 (ko) * 2019-08-06 2024-07-03 에스케이하이닉스 주식회사 강유전 유도층을 포함하는 강유전 메모리 장치
US11502104B2 (en) 2019-08-15 2022-11-15 Sandisk Technologies Llc Antiferroelectric memory devices and methods of making the same
US11430813B2 (en) 2019-08-15 2022-08-30 Sandisk Technologies Llc Antiferroelectric memory devices and methods of making the same
US11121140B2 (en) 2020-01-08 2021-09-14 Sandisk Technologies Llc Ferroelectric tunnel junction memory device with integrated ovonic threshold switches
TWI744784B (zh) 2020-02-03 2021-11-01 財團法人工業技術研究院 鐵電記憶體及其製造方法
JP2021150522A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 記憶装置
JP2021150523A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体記憶装置
US20220165937A1 (en) * 2020-06-26 2022-05-26 Sandisk Technologies Llc Bonded memory devices and methods of making the same
US11538817B2 (en) 2020-06-26 2022-12-27 Sandisk Technologies Llc Bonded memory devices and methods of making the same
EP4055629A4 (en) * 2020-06-26 2024-02-14 SanDisk Technologies LLC BONDED MEMORY DEVICES AND METHOD FOR MAKING THE SAME
US12362301B2 (en) * 2020-06-26 2025-07-15 SanDisk Technologies, Inc. Bonded memory devices and methods of making the same
US11903218B2 (en) * 2020-06-26 2024-02-13 Sandisk Technologies Llc Bonded memory devices and methods of making the same
US11665909B2 (en) * 2020-07-23 2023-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. FeRAM with laminated ferroelectric film and method forming same
WO2022055248A1 (ko) 2020-09-08 2022-03-17 한양대학교에리카산학협력단 열전 복합체 및 그 제조방법, 그리고 열전 복합체를 포함하는 열전 소자 및 반도체 소자
US20240188303A1 (en) * 2021-06-22 2024-06-06 University Of Southern California Ultrahigh tunneling electroresistance in ferroelectric tunneling junction with giant barrier height modulation by monolayer graphene contact
WO2023065195A1 (zh) * 2021-10-21 2023-04-27 华为技术有限公司 铁电器件、存储装置及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324625A (ja) * 2005-04-22 2006-11-30 Matsushita Electric Ind Co Ltd 電気素子，メモリ装置，および半導体集積回路
JP2009239129A (ja) * 2008-03-28 2009-10-15 Seiko Epson Corp 強誘電体メモリ素子の製造方法
WO2010080079A1 (en) * 2009-01-06 2010-07-15 Hewlett-Packard Development Company, L.P. Memristor devices configured to control bubble formation
JP2013257934A (ja) * 2012-05-18 2013-12-26 Semiconductor Energy Lab Co Ltd 記憶装置ならびに記憶装置の駆動方法
US20140070289A1 (en) * 2012-09-10 2014-03-13 Kabushiki Kaisha Toshiba Ferroelectric memory and manufacturing method thereof

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3035331B2 (ja) * 1990-11-15 2000-04-24 オリンパス光学工業株式会社 メモリセル及びメモリ装置
US5329485A (en) 1990-11-01 1994-07-12 Olympus Optical Co., Ltd. Memory device
JP3504058B2 (ja) 1996-03-19 2004-03-08 株式会社東芝 薄膜キャパシタおよび半導体記憶装置
JP2000031397A (ja) * 1998-07-10 2000-01-28 Toshiba Corp 半導体装置
US6388285B1 (en) * 1999-06-04 2002-05-14 International Business Machines Corporation Feram cell with internal oxygen source and method of oxygen release
JP2002198495A (ja) 2000-12-25 2002-07-12 Sony Corp 半導体装置およびその製造方法
JP2005191358A (ja) 2003-12-26 2005-07-14 Matsushita Electric Ind Co Ltd 強誘電体膜の熱処理方法、容量素子及びその製造方法
KR101193395B1 (ko) 2005-04-22 2012-10-25 파나소닉 주식회사 비휘발성 메모리 셀 및 반도체 메모리 장치
KR100729231B1 (ko) * 2005-08-03 2007-06-15 삼성전자주식회사 강유전체 구조물, 강유전체 구조물의 형성 방법, 강유전체구조물을 구비하는 반도체 장치 및 그 제조 방법
JP2009016368A (ja) 2007-06-29 2009-01-22 Ricoh Co Ltd メモリーデバイス
KR20090017758A (ko) * 2007-08-16 2009-02-19 삼성전자주식회사 강유전체 커패시터의 형성 방법 및 이를 이용한 반도체장치의 제조 방법
JP2009117768A (ja) 2007-11-09 2009-05-28 Toshiba Corp 半導体記憶装置およびその製造方法
JP2010016127A (ja) 2008-07-02 2010-01-21 Tohoku Univ 強誘電体膜、強誘電体膜を有する半導体装置、及びそれらの製造方法
KR101443063B1 (ko) * 2008-07-17 2014-09-24 삼성전자주식회사 강유전체 박막의 형성 방법 및 이를 이용한 반도체 장치의제조 방법
JP5557595B2 (ja) * 2010-05-14 2014-07-23 富士フイルム株式会社 電子デバイスの製造方法、薄膜トランジスタ、電気光学装置及びセンサー
KR20130020426A (ko) 2011-08-19 2013-02-27 삼성전자주식회사 비휘발성 메모리요소 및 이를 포함하는 메모리소자
JP5845866B2 (ja) * 2011-12-07 2016-01-20 富士通セミコンダクター株式会社 半導体装置の製造方法
JP6121819B2 (ja) 2013-07-04 2017-04-26 株式会社東芝 半導体装置および誘電体膜

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324625A (ja) * 2005-04-22 2006-11-30 Matsushita Electric Ind Co Ltd 電気素子，メモリ装置，および半導体集積回路
JP2009239129A (ja) * 2008-03-28 2009-10-15 Seiko Epson Corp 強誘電体メモリ素子の製造方法
WO2010080079A1 (en) * 2009-01-06 2010-07-15 Hewlett-Packard Development Company, L.P. Memristor devices configured to control bubble formation
JP2013257934A (ja) * 2012-05-18 2013-12-26 Semiconductor Energy Lab Co Ltd 記憶装置ならびに記憶装置の駆動方法
US20140070289A1 (en) * 2012-09-10 2014-03-13 Kabushiki Kaisha Toshiba Ferroelectric memory and manufacturing method thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
BOESCKE, T.S. ET AL.: "Ferroelectricity in hafnium oxide thin films", APPLIED PHYSICS LETTERS, vol. 99, no. 10, 5 September 2011 (2011-09-05), pages 102903-1 - 102903-3, XP012152306 *

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11552086B2 (en) 2015-12-03 2023-01-10 Micron Technology, Inc. Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming an electronic component comprising conductive material and ferroelectric material
US11856790B2 (en) 2015-12-03 2023-12-26 Micron Technology, Inc. Ferroelectric capacitors
JP2021073747A (ja) * 2015-12-03 2021-05-13 マイクロン テクノロジー，インク． 強誘電体キャパシタ、強誘電体電界効果トランジスタ、並びに導電性材料及び強誘電体材料を含む電子部品の形成に用いられる方法
JP7265570B2 (ja) 2015-12-03 2023-04-26 マイクロン テクノロジー，インク． 強誘電体キャパシタ、強誘電体電界効果トランジスタ、並びに導電性材料及び強誘電体材料を含む電子部品の形成に用いられる方法
TWI661538B (zh) * 2016-05-25 2019-06-01 美商美光科技公司 鐵電裝置及形成鐵電裝置之方法
JP2018056460A (ja) * 2016-09-30 2018-04-05 国立研究開発法人産業技術総合研究所 トンネル接合素子及び不揮発性メモリ素子
US20190088664A1 (en) * 2017-09-21 2019-03-21 Toshiba Memory Corporation Memory device
US10923486B2 (en) * 2017-09-21 2021-02-16 Toshiba Memory Corporation Memory device
US11672129B2 (en) 2017-09-21 2023-06-06 Kioxia Corporation Memory device
KR102649015B1 (ko) * 2018-04-02 2024-03-18 램 리써치 코포레이션 하프늄 나이트라이드 층들을 갖는 하프늄 옥사이드의 강유전체 (ferroelectric) 속성들 개질
JP7307745B2 (ja) 2018-04-02 2023-07-12 ラム リサーチ コーポレーション 窒化ハフニウム層による酸化ハフニウムの強誘電特性の変更
US11923404B2 (en) 2018-04-02 2024-03-05 Lam Research Corporation Modifying ferroelectric properties of hafnium oxide with hafnium nitride layers
KR20200130469A (ko) * 2018-04-02 2020-11-18 램 리써치 코포레이션 하프늄 나이트라이드 층들을 갖는 하프늄 옥사이드의 강유전체 (ferroelectric) 속성들 개질
JP2021520629A (ja) * 2018-04-02 2021-08-19 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 窒化ハフニウム層による酸化ハフニウムの強誘電特性の変更
JP7395823B2 (ja) 2019-01-09 2023-12-12 富士通セミコンダクターメモリソリューション株式会社 半導体装置及びその製造方法
JP2020113604A (ja) * 2019-01-09 2020-07-27 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP7699821B2 (ja) 2019-12-04 2025-06-30 国立大学法人東京科学大学 不揮発性記憶装置、不揮発性記憶素子及びその製造方法
WO2021112247A1 (ja) * 2019-12-04 2021-06-10 国立大学法人東京工業大学 不揮発性記憶装置、不揮発性記憶素子及びその製造方法
JPWO2021112247A1 (ja) * 2019-12-04 2021-06-10
US12342547B2 (en) 2019-12-04 2025-06-24 Tokyo Institute Of Technology Non-volatile ferroelectric storage element and devices comprising them
JPWO2022064309A1 (ja) * 2020-09-22 2022-03-31
JP7784381B2 (ja) 2020-09-22 2025-12-11 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
JPWO2022064315A1 (ja) * 2020-09-25 2022-03-31
US12400693B2 (en) 2020-09-25 2025-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with first and second elements and electronic device
JP7727648B2 (ja) 2020-09-25 2025-08-21 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
WO2022084782A1 (ja) * 2020-10-20 2022-04-28 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
JPWO2022084782A1 (ja) * 2020-10-20 2022-04-28
JP7798781B2 (ja) 2020-10-20 2026-01-14 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
JP7382988B2 (ja) 2021-06-29 2023-11-17 キヤノンアネルバ株式会社 積層構造体の製造方法
JP7549714B2 (ja) 2021-06-29 2024-09-11 キヤノンアネルバ株式会社 積層構造体およびメモリデバイス
JP2023129635A (ja) * 2021-06-29 2023-09-14 キヤノンアネルバ株式会社 積層構造体およびメモリデバイス
JP2023005700A (ja) * 2021-06-29 2023-01-18 キヤノンアネルバ株式会社 積層構造体およびメモリデバイス

Also Published As

Publication number Publication date
US20160365133A1 (en) 2016-12-15
US9779797B2 (en) 2017-10-03
JPWO2015141625A1 (ja) 2017-04-06
JP6062552B2 (ja) 2017-01-18

Similar Documents

Publication Publication Date Title
JP6062552B2 (ja) 不揮発性記憶装置
JP6096902B2 (ja) 半導体装置及び半導体装置の製造方法
US12342547B2 (en) Non-volatile ferroelectric storage element and devices comprising them
US10475813B2 (en) Ferroelectric memory device and method of manufacturing the same
US12051751B2 (en) Ferroelectric memory device
US10388786B2 (en) Nonvolatile memory device
US11817498B2 (en) Ferroelectric field effect transistor devices and methods for forming the same
US12453137B2 (en) Ferroelectric memory devices having improved ferroelectric properties and methods of making the same
JP5339716B2 (ja) 抵抗メモリ素子及びその製造方法
JP6581446B2 (ja) 絶縁膜及び記憶装置
JP2009117768A (ja) 半導体記憶装置およびその製造方法
US20060163676A1 (en) Insulating film and semiconductor device
US10249818B1 (en) Memory element
JP2009200226A (ja) 半導体記憶素子
US20250142936A1 (en) Layer structure including dielectric layer, methods of manufacturing the layer structure, and electronic device including the layer structure
US12310039B2 (en) Semiconductor device including epitaxial electrode layer and dielectric epitaxial structure and method of manufacturing the same
TWI907348B (zh) 摻雜極性層及包含摻雜極性層的半導體器件
KR102838115B1 (ko) 하이브리드 캐패시터를 구비한 반도체 메모리 장치
US20250365980A1 (en) Ferroelectric tunnel junctions with conductive electrodes having asymmetric nitrogen or oxygen profiles
US20250220932A1 (en) Defect self-compensation materials for high endurance (anti-)ferroelectric capacitors with hafnium oxide based material systems
TW202541588A (zh) 摻雜極性層及包含摻雜極性層的半導體器件

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2015528790

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15764829

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15764829

Country of ref document: EP

Kind code of ref document: A1