WO2015140329A1

WO2015140329A1 - Production of semiconductor-on-insulator layer structures

Info

Publication number: WO2015140329A1
Application number: PCT/EP2015/056006
Authority: WO
Inventors: Yuji Yamamoto; Bernd Tillack
Original assignee: IHP GmbH
Current assignee: IHP GmbH
Priority date: 2014-03-21
Filing date: 2015-03-20
Publication date: 2015-09-24
Anticipated expiration: 2016-09-21
Also published as: DE102014205364A1

Abstract

The invention relates to a method for producing a germanium-containing group IV semiconductor layer on an insulator, comprising the following steps: providing a substrate (110), which has an Si layer (120) on a buried insulator layer (115), and providing a covering layer (130) on the Si layer (120) of the substrate (110), forming at least one mesa (140), which has a mesa covering layer (130) and a mesa Si layer (120), by the masked baring of the buried insulator layer (115) from the covering layer, forming a cavity (150) in the mesa (140) under the mesa covering layer by laterally bounded but vertically complete removal of the mesa Si layer under the mesa covering layer, whereby at least one lateral surface (125) of the mesa Si layer is bared in the cavity, and laterally epitaxially growing a germanium-containing group IV semiconductor layer (160) starting from the thus formed lateral surface of the mesa Si layer.

Description

Herstellung von Halbleiter-auf-lsolator-Schichtstrukturen Production of Semiconductor-on-Insulator Layer Structures

Die Erfindung betrifft ein Verfahren zur Herstellung einer germaniumhaltigen Gruppe-IV- Halbleiterschicht auf einem Isolator, nachfolgend als IV-OI-Schichtstruktur bezeichnet, eine IV-OI-Schichtstruktur sowie einen IV-OI-Chip und einen Ill-V-Ol-Chip. The invention relates to a method for producing a germanium-containing group IV semiconductor layer on an insulator, hereinafter referred to as IV-OI layer structure, an IV-OI layer structure and an IV-OI chip and a III-V-Ol chip.

In der Veröffentlichung Yu et al.,„High quality single-crystal germanium-on-insulator on bulk Si Substrates based multistep lateral over-growth with hydrogen annealing", Applied Physics Letter 97, 063503 (2010) ist die Verwendung eines Si-Substrates mit einer Si0₂- Deckschicht und in der Si0₂-Deckschicht ausgebildeten und bis zum Si-Substrat reichenden Fenstern zur Herstellung einer Germanium-auf-lsolator(GeOI)-Struktur mittels lateralem Überwachsen beschrieben. Germanium wächst vertikal auf dem Si-Substrat auf und überwächst die Si0₂-Strukturen lateral In the publication Yu et al., "High quality single-crystal germanium-on-insulator on bulk Si substrates based multistep lateral over-growth with hydrogen annealing", Applied Physics Letter 97, 063503 (2010) is the use of an Si substrate with a SiO ₂ cover layer and windows formed in the SiO ₂ cover layer and extending to the Si substrate for producing a germanium-on-insulator (GeOI) structure by means of lateral overgrowth Germanium grows vertically on the Si substrate and the Si0 ₂ structures grow laterally

Gemäß einem ersten Aspekt der Erfindung wird ein Verfahren zur Herstellung einer germaniumhaltigen Gruppe-IV-Halbleiterschicht auf einem Isolator, nachfolgend als IV- OI-Schichtstruktur bezeichnet vorgeschlagen, umfassend die Schritte: According to a first aspect of the invention, a method is proposed for producing a germanium-containing group IV semiconductor layer on an insulator, hereinafter referred to as IV-OI layer structure, comprising the steps:

- Bereitstellen eines Substrates, das eine Si-Schicht auf einer vergrabenen Isolatorschicht aufweist, und einer Deckschicht auf der Si-Schicht des Substrats, - Ausformen mindestens eines Mesas, der eine Mesa-Deckschicht und eine Mesa- Si-Schicht hat, durch maskiertes Freilegen der vergrabenen Isolatorschicht von der Deckschicht her, Providing a substrate having a Si layer on a buried insulator layer and a cap layer on the Si layer of the substrate, Forming at least one mesas having a mesa cap layer and a mesa-Si layer by masking the buried insulator layer from the cap layer,

- Ausformen einer Kavität im Mesa unter der Mesa-Deckschicht, durch lateral begrenztes, vertikal aber vollständiges Entfernen der Mesa-Si-Schicht unter der Mesa- Deckschicht, wodurch in der Kavität mindestens eine Seitenfläche der Mesa-Si-Schicht freiliegt, Forming a cavity in the mesa under the mesa cap layer, by laterally delimiting vertically but completely removing the mesa Si layer below the mesa cap layer, whereby at least one side face of the mesa Si layer is exposed in the cavity,

- Laterales epitaktisches Aufwachsen einer germaniumhaltigen Gruppe-IV-Halbleiterschicht ausgehend von der so gebildeten Seitenfläche der Mesa-Si-Schicht. Die vorliegende Erfindung stellt ein Verfahren zur Herstellung einer IV-OI-Schichtstruktur bereit, mit dem eine germaniumhaltige Gruppe-IV-Halbleiterschichtmit einer besonders geringen Versetzungsdichte oder sogar versetzungsfrei direkt vertikal angrenzend an eine Isolatorschicht lateral gewachsen wird. In diesem Sinne kann davon gesprochen werden, dass die germaniumhaltige Gruppe-IV-Halbleiterschicht„auf" der Isolatorschicht aufgewachsen wird. Lateral epitaxial growth of a germanium-containing group-IV semiconductor layer starting from the side surface of the mesa-Si layer thus formed. The present invention provides a method for producing an IV-OI layer structure by which a germanium-containing group IV semiconductor layer having a particularly low dislocation density, or even dislocation-free, is grown directly vertically adjacent to an insulator layer. In this sense, it can be said that the germanium-containing group IV semiconductor layer is grown "on top" of the insulator layer.

Mit dem vorliegenden lateralen epitaktischen Wachstumsverfahren ist es möglich, eine germaniumhaltige Gruppe-IV-Halbleiterschicht auch großflächig auf einer Isolatorschicht aufzuwachsen. Damit kann die Herstellung der IV-OI-Schichtstruktur in bestehende CMOS-Technologien integriert werden. Darüberhinaus ermöglicht die Erfindung die Herstellung versetzungsarmer oder sogar versetzungsfreier germaniumhaltiger Gruppe-IV-Halbleiterschichten mit einer vergleichsweise besonders glatten Oberfläche auf einem Isolator. Die Kavität, in der das laterale Wachstum der germaniumhaltigen Gruppe-IV-Halbleiterschicht an der Seitenfläche der Mesa-Si-Schicht beginnt, wirkt insbesondere nahe der Grenzfläche von Mesa-Si-Schicht und germaniumhaltiger Gruppe-IV-Halbleiterschicht als eine sogenannte Falle für Versetzung, insbesondere für Schraubenversetzungen. Es sind daher nur wenige oder keine Versetzungen in der so hergestellten germaniumhaltigen Gruppe-IV-Halbleiterschicht vorhanden. Insbesondere ergeben sich versetzungsfreie Bereiche der derart hergestellten germaniumhaltigen Gruppe-IV-Halbleiterschicht. Das Verfahren ermöglicht die Herstellung von versetzungsfreien germaniumhaltigen Gruppe-IV-Halbleiterschichten mit Flächenausdehnungen von mehreren μητι². Der Ausdruck„maskiertes Freilegen der vergrabenen Isolatorschicht" meint im Rahmen dieser Erfindung, dass die vergrabene Isolatorschicht in solchen, aber nicht notwendigerweise allen Bereichen freigelegt wird, in denen kein Mesa belassen werden soll. Zur Definition der freizulegenden Bereiche können bekannte Verfahren maskierter Strukturie- rung verwendet werden. With the present lateral epitaxial growth method, it is possible to grow a germanium-containing group IV semiconductor layer over a large area on an insulator layer. Thus, the fabrication of the IV-OI layer structure can be integrated into existing CMOS technologies. Moreover, the invention enables the production of low-dislocation or even dislocation-free germanium-containing group-IV semiconductor layers having a comparatively particularly smooth surface on an insulator. The cavity in which the lateral growth of the germanium-containing group IV semiconductor layer begins at the side surface of the mesa Si layer, in particular acts close to the interface of mesa Si layer and germanium-containing group IV semiconductor layer as a so-called trap for dislocation , in particular for screw dislocations. There are therefore only a few or no dislocations in the thus produced germanium-containing group-IV semiconductor layer. In particular, dislocation-free regions of the germanium-containing group IV semiconductor layer thus produced are obtained. The process makes it possible to produce dislocation-free germanium-containing group-IV semiconductor layers with areal extents of several μm ² . In the context of this invention, the term "masked exposure of the buried insulator layer" means that the buried insulator layer is exposed in such, but not necessarily all, areas in which no mesa is to be left in. For the definition of the areas to be exposed, known methods of masked structuring be used.

Nachfolgend werden Ausführungsbeispiele des erfindungsgemäßen Verfahrens beschrieben. Die zusätzlichen Merkmale der Ausführungsbeispiele können miteinander kombiniert werden, um weitere Ausführungsbeispiele zu bilden, es sei denn sie sind ausdrücklich als Alternativen zueinander beschrieben. In einer Ausführungsform ist das Material der germaniumhaltigen Gruppe-IV- Halbleiterschicht reines Germanium. Weitere vorteilhafte Materialien, die mit dem erfindungsgemäßen Verfahren herzustellen sind, sind beispielsweise Silizium-Germanium- Verbindungen, insbesondere solche mit überwiegendem Germaniumanteil. Germanium ist durch seine direkte Bandlücke von ca. 0.8 eV ein vielversprechendes Material für optoelektronische Bauteile. Zur Reduzierung des Dunkelstroms von SiGe- oder Ge- Photodioden ist eine hohe Kristallqualität des SiGe oder Germanium erforderlich. Hereinafter, embodiments of the method according to the invention will be described. The additional features of the embodiments may be combined to form further embodiments unless expressly described as alternatives to one another. In one embodiment, the material of the germanium-containing group IV semiconductor layer is pure germanium. Further advantageous materials which are to be produced by the process according to the invention are, for example, silicon germanium compounds, in particular those with a predominant germanium content. Due to its direct band gap of approx. 0.8 eV, germanium is a promising material for optoelectronic components. To reduce the dark current of SiGe or Ge photodiodes, a high crystal quality of SiGe or germanium is required.

Für die Herstellung optoelektronischer Halbleiter-Bauelemente mit reinem Germanium sind Germanium-auf-lsolator(GeOI)-Substrate weit verbreitet. In der Regel werden diese GeOI-Substrate jedoch über Waferbondingtechniken hergestellt, da die geforderte hohe Qualität der Germaniumabscheidung im Stand der Technik vorwiegend auf Silizium erreicht werden konnte. Vorliegend wird statt dieser bekannten aufwändigen Herstellungstechnologie ein Verfahren vorgeschlagen, das sich, wie nachfolgend anhand weiterer Ausführungsbeispiele ersichtlich, in vorhandene industrielle Herstellungstechnologien integrieren lässt und daher deutlich weniger Aufwand bedeutet. Wie bereits erwähnt sind auch die nachfolgend beschriebenen Ausführungsbeispiele nicht auf den Fall einer reinen Germaniumschicht beschränkt, sondern lassen sich auch für Legierungen mit anderen Gruppe-IV-Materialien verwenden. Trotzdem wird der Einfachheit halber der nachfolgend oft der Spezialfall der Germaniumschicht beschrieben, wobei dies lediglich als vorteilhaftes Beispiel einer germaniumhaltigen Gruppe-IV- Halbleiterschicht zu verstehen ist. Germanium-on-insulator (GeOI) substrates are widely used for the production of optoelectronic semiconductor devices with pure germanium. In general, however, these GeOI substrates are produced by wafer bonding techniques, since the required high quality of germanium deposition in the prior art could be achieved predominantly on silicon. In the present case, instead of this known complicated production technology, a method is proposed which, as can be seen below with reference to further exemplary embodiments, can be integrated into existing industrial production technologies and therefore means significantly less expenditure. As already mentioned, the embodiments described below are not limited to the case of a pure germanium layer, but can also be used for alloys with other group IV materials. Nevertheless, for the sake of simplicity, the special case of the germanium layer is often described below, this being understood merely as an advantageous example of a germanium-containing group IV semiconductor layer.

In einer bevorzugten Ausführungsform des Verfahrens ist die laterale Ausdehnung der der Kavität größer als das 0,8-fache der Höhe der Kavität und damit der Dicke der Mesa- Si-Schicht, insbesondere größer als die Höhe der Kavität. Mit einem solchen Seitenverhältnis ist die Wirkung der Kavität als Falle für Schraubenversetzungen besonders ausgeprägt. Dieser Effekt wird auch als Aspect-Ratio Trapping bezeichnet. Die an der Grenzfläche zwischen Si und germaniumhaltigem Gruppe-IV-Halbleitermaterial auftretenden Schraubenversetzungen werden an den aus Isolatorschicht und Deckschicht gebildeten Seitenwänden gestoppt und können sich nicht weiter ausbreiten. In a preferred embodiment of the method, the lateral extent of the cavity is greater than 0.8 times the height of the cavity and thus the thickness of the mesa. Si layer, in particular greater than the height of the cavity. With such an aspect ratio, the effect of the cavity as a trap for screw dislocations is particularly pronounced. This effect is also referred to as aspect ratio trapping. The screw dislocations occurring at the interface between Si and germanium-containing group-IV semiconductor material are stopped at the sidewalls formed from insulator layer and covering layer and can no longer propagate.

Insbesondere wenn die Seitenfläche der Mesa-Si-Schicht in [100] oder [1 10]-Richtung orientiert ist, begünstigt bereits ein Verhältnis von lateraler Ausdehnung zur Höhe der Kavität von 0,8 bereits das Wachstum versetzungsfreier Bereiche. Im Unterschied zum Stand der Technik, in dem zur Ausnutzung des Aspect Ratio Trap- pings große Dicken der Germaniumschichten benötigt werden, um versetzungsfreie Bereiche zu erzielen, können mit dem vorliegend verwendeten lateralen Wachstum versetzungsfreie dünne germaniumhaltige Gruppe-IV-Halbleiterschichten hergestellt werden. Insbesondere ist es vorteilhaft, wenn die germaniumhaltigen Gruppe-IV- Halbleiterschichten ausschließlich in der Kavität aufwachsen. In dieser Ausführungsform entspricht die Dicke der Halbleiterschichten der Höhe der Kavität und kann so ohne weitere Maßnahmen eingestellt werden. Mit dieser Ausführungsform der Erfindung kann die Dicke der Halbleiterschichten entsprechend den Anforderungen an eine spätere Verwendung der Halbleiterschichten über einen weiten Bereich eingestellt werden, beispielsweise sind Dicken im Bereich von 50 nm bis zu 5 μιτι einstellbar. In particular, if the side surface of the mesa Si layer is oriented in the [100] or [1 10] direction, even a ratio of lateral expansion to the height of the cavity of 0.8 already favors the growth of dislocation-free regions. In contrast to the prior art, in which large thicknesses of the germanium layers are required to utilize the aspect ratio trap in order to achieve dislocation-free regions, dislocation-free thin germanium-containing group IV semiconductor layers can be produced with the lateral growth used here. In particular, it is advantageous if the germanium-containing group IV semiconductor layers grow exclusively in the cavity. In this embodiment, the thickness of the semiconductor layers corresponds to the height of the cavity and can thus be adjusted without further measures. With this embodiment of the invention, the thickness of the semiconductor layers can be adjusted over a wide range according to the requirements for subsequent use of the semiconductor layers, for example, thicknesses in the range of 50 nm to 5 μιτι adjustable.

Auch ein Aufwachsen über die Kavität hinaus ist möglich. Hierbei ist es vorteilhaft, wenn zusätzliches vertikales Wachstum der germaniumhaltigen Gruppe-IV-Halbleiterschicht unterbunden wird, beispielsweise durch Einstellung geeigneter Prozessparameter. Über die Vermeidung vertikalen Wachstums kann die Schichtdicke besser kontrolliert und die Bildung zusätzlicher Versetzungen vermieden werden. Growing beyond the cavity is also possible. In this case, it is advantageous if additional vertical growth of the germanium-containing group-IV semiconductor layer is prevented, for example by setting suitable process parameters. By avoiding vertical growth, the layer thickness can be better controlled and the formation of additional dislocations avoided.

In einer Ausführungsform des Verfahrens besteht die Isolatorschicht zumindest an ihrer Grenzfläche zur Si-Schicht aus Si0₂. In dieser Ausführungsform können gängige SOI- Substrate verwendet werden, die standardmäßig in CMOS-Prozessen eingesetzt werden. Alternativ können Isolator-Schichtstrukturen mit Schichten aus unterschiedlichen Materialien verwendet werden, was den Herstellungsprozess jedoch komplizierter gestaltet. In einer bevorzugten Ausführungsform der Erfindung besteht die Deckschicht daher aus Si0₂. Abscheideverfahren für Si0₂ auf Silizium sind aus dem Stand der Technik bekannt und kompatibel zu CMOS-Prozessen, sodass hier auf bekannte Verfahren zurückgegriffen werden kann. In einer weiteren Ausführungsform der Erfindung geschieht das Ausformen der Kavität durch selektives Ätzen des Silizium. Durch das selektive Ätzen des Silizium kann eine vollständige Entfernung des Silizium an der Grenzfläche zur Deckschicht sowie an der Grenzfläche zur Isolatorschicht erreicht werden. Hiermit kann sichergestellt werden, dass neben der Seitenfläche der Mesa-Si-Schicht keine weiteren Si-Ankeimstellen für das epitaktische Aufwachsen des Germanium zur Verfügung gestellt werden. Hiermit werden Versetzungen noch besser vermieden. In one embodiment of the method, the insulator layer consists of Si0 ₂ at least at its interface to the Si layer. In this embodiment, common SOI substrates can be used, which are used by default in CMOS processes. Alternatively, insulator layer structures with layers of different materials may be used, but this complicates the manufacturing process. In a preferred embodiment of the invention, the covering layer therefore consists of Si0 ₂ . Deposition methods for Si0 ₂ on silicon are known from the prior art and are compatible with CMOS processes, so that known methods can be used here. In a further embodiment of the invention, the cavity is shaped by selective etching of the silicon. By selectively etching the silicon, complete removal of the silicon at the interface with the cap layer as well as at the interface with the insulator layer can be achieved. This can be used to ensure that apart from the side surface of the mesa-Si layer, no further Si-seed sites are provided for the epitaxial growth of germanium. Hereby transfers are even better avoided.

Soweit im Folgenden Millersche Indizes zur Kennzeichnung von Richtungen und Ebenen verwendet werden, bezeichnet die Notation {hkl} Scharen von äquivalenten Ebenen, die Notation (hkl) eine spezifische Ebene, die Notation <uvw> äquivalente Richtungen und die Notation [uvw] eine spezifische Richtung. In the following, where Miller indices are used to denote directions and planes, the notation denotes {hkl} flocks of equivalent planes, the notation (hkl) a specific plane, the notation <uvw> equivalent directions, and the notation [uvw] a specific direction ,

Bevorzugt ist die für das laterale Wachstum des germaniumhaltigen Gruppe-IV- Halbleiters angebotene Seitenfläche der Mesa-Si-Schicht in [100]-Richtung orientiert, das heißt, der Oberflächenvektor dieser Seitenfläche weist in [100]-Richtung. Das laterale epitaktische Wachstum der germaniumhaltigen Gruppe-IV-Halbleiterschicht erfolgt dann mit einer Wachstumsfront, die ebenfalls in [100]-Richtung orientiert ist. Preferably, the lateral surface of the mesa Si layer offered for the lateral growth of the germanium-containing group IV semiconductor is oriented in the [100] direction, that is to say that the surface vector of this side surface points in the [100] direction. The lateral epitaxial growth of the germanium-containing group-IV semiconductor layer then takes place with a growth front, which is also oriented in the [100] -direction.

Eine andere, ebenfalls vorteilhafte Orientierungsrichtung der Seitenfläche der Mesa-Si- Schicht und der Wachstumsfront der germaniumhaltigen Gruppe-IV-Halbleiterschicht ist die [1 10]-Richtung. Da mögliche Versetzungen in der germaniumhaltigen Gruppe-IV- Halbleiterschicht vorwiegend in [1 10]-Richtung laufen, ergeben sich bei den vorstehen- den Orientierungen der Seitenfläche der Mesa-Si-Schicht und der Wachstumsrichtung des Germaniums ausgedehnte Bereiche der germaniumhaltigen Gruppe-IV- Halbleiterschicht, die versetzungsfrei sind. Another, likewise advantageous orientation direction of the side surface of the mesa Si layer and the growth front of the germanium-containing group IV semiconductor layer is the [1 10] direction. Since possible dislocations in the germanium-containing group IV semiconductor layer predominantly proceed in the [1 10] direction, extensive areas of the germanium-containing group IV result from the protruding orientations of the side surface of the mesa Si layer and the growth direction of the germanium. Semiconductor layer, which are dislocation-free.

Das laterale epitaktische Aufwachsen der germaniumhaltigen Gruppe-IV-Halbleiterschicht geschieht gemäß dem erfindungsgemäßen Verfahren auf einer Seitenfläche der Mesa-Si- Schicht. Die Selektivität des Aufwachsprozesses, derart, dass ausschließlich Silizium als Ankeimfläche in Frage kommt wird in bevorzugten Ausführungsformen des Verfahrens über eine geeignete Einstellung der Wachstumsparameter erreicht. Bevorzugte Stellgrö- ßen zur Erzielung der Selektivität sind Wachstumstemperatur und in bevorzugten gasphasenepitaktischen Verfahren wie MOCVD die Wahl der Precursor des herzustellenden Gruppe-IV-Halbleiters. The lateral epitaxial growth of the germanium-containing group-IV semiconductor layer takes place according to the method according to the invention on a side surface of the mesa-Si layer. The selectivity of the growth process, such that only silicon is suitable as an ankerage surface is achieved in preferred embodiments of the method via a suitable adjustment of the growth parameters. Preferred manipulated variable In order to achieve selectivity, growth temperature and, in preferred gas phase epitaxial processes such as MOCVD, the choice of precursor of the group IV semiconductor to be produced.

Wird Si0₂ als Material der Deckschicht und als Material der Isolatorschicht verwendet, erfolgt das Aufwachsen beispielsweise von Germanium vorteilhaft bei 650°C. Ein bevorzugter Precursor ist GeH₄. Dieser wird beispielsweise zusammen mit HCl als Prozessgas im Verhältnis 1 : 10 verwendet. HCl verbessert dabei die Selektivität des Wachstums von Germanium auf Silizium.. Alternativ können GeH₂CI₂, GeHCI₃ oder GeCI₃ als Precursor zum Aufwachsen von Germanium verwendet werden. Zur Herstellung von germaniumhaltigen Gruppe-IV-Halbleiterschichten, die zusätzlich Silizium enthalten, sind beispielswiese SiH₄, SiH₂CI₂, SiHCI₃ oder SiCI₃ geeignet If SiO _{2 is used} as the material of the cover layer and as the material of the insulator layer, the growth of, for example, germanium is advantageously carried out at 650 ° C. A preferred precursor is GeH ₄ . This is used, for example, together with HCl as a process gas in the ratio 1:10. HCl thereby improves the selectivity of the growth of germanium on silicon. Alternatively, GeH ₂ Cl ₂ , GeHCl ₃ or GeCl _{3 can be used} as precursor for growth of germanium. For the production of germanium-containing group-IV semiconductor layers which additionally contain silicon, SiH ₄ , SiH ₂ Cl ₂ , SiHCl ₃ or SiCl _{3 are} suitable, for example

In einer weiteren Ausführungsform des Verfahrens wird die germaniumhaltige Gruppe-IV- Halbleiterschicht während des lateralen epitaktischen Aufwachsens in situ dotiert. Dies ermöglicht die Einstellung geeigneter Dotierprofile im Germanium. Besonders bevorzugt wird durch die zeitliche Variation der Dotierstoffkonzentration ein laterales Dotierprofil der epitaktisch aufgewachsenen germaniumhaltigen Gruppe-IV-Halbleiterschicht erreicht. In a further embodiment of the method, the germanium-containing group IV semiconductor layer is doped in situ during the lateral epitaxial growth. This enables the setting of suitable doping profiles in germanium. Particularly preferably, the temporal variation of the dopant concentration achieves a lateral doping profile of the epitaxially grown germanium-containing group IV semiconductor layer.

In einer weiteren Ausführungsform des Verfahrens findet nach dem Ausformen der Kavi- tät ein sogenannter HF Dip statt, dabei werden auf den Seitenwänden der Mesa-Si- Schicht anhaftenden Oxide entfernt. In einer Ausführungsform des Verfahrens wird das Wachstum der germaniumhaltigen Gruppe-IV-Halbleiterschicht gestoppt, wenn die Kavität vollständig mit der germaniumhaltigen Gruppe-IV-Halbleiterschicht ausgefüllt. Zumindest Teile der germaniumhaltigen Gruppe-IV-Halbleiterschicht wachsen dabei versetzungsfrei auf. In a further embodiment of the method, after the cavity has been formed, a so-called HF dip takes place, in which case oxides adhering to the side walls of the mesa-Si layer are removed. In one embodiment of the method, the growth of the germanium-containing group IV semiconductor layer is stopped when the cavity is completely filled with the germanium-containing group IV semiconductor layer. At least parts of the germanium-containing group IV semiconductor layer grow without dislocation.

In einer alternativen Ausführungsform wird das Wachstum der germaniumhaltigen Grup- pe-IV-Halbleiterschicht gestoppt, bevor die Kavität vollständig von der germaniumhaltigen Gruppe-IV-Halbleiterschicht ausgefüllt ist. In an alternative embodiment, growth of the germanium-containing group IV semiconductor layer is stopped before the cavity is completely filled by the germanium-containing group IV semiconductor layer.

Durch nachfolgendes Ausschneiden wird mindestens ein IV-OI-Chip hergestellt, wobei der IV-OI-Chip einen versetzungsfreien Bereich der germaniumhaltigen Gruppe-IV- Halbleiterschicht zusammen mit darunter liegenden Bereichen des Substrates umfasst. Damit ermöglicht das beschriebene Verfahren die Herstellung von IV-OI-Chips mit versetzungsfreien germaniumhaltigen Gruppe-IV-Halbleiterschichten direkt auf einer Isolatorschicht. Mit dem vorliegenden Verfahren können IV-OI-Chips mit Ausdehnungen von mehreren Quadratmikrometern erreicht werden. Das Ausschneiden kann beispielsweise über Photolitographieprozesse erfolgen. Subsequent clipping produces at least one IV-OI chip, wherein the IV-OI chip comprises a dislocation-free region of the germanium-containing group IV semiconductor layer together with underlying regions of the substrate. Thus, the method described enables the production of IV-OI chips with dislocation-free germanium-containing group-IV semiconductor layers directly on a Insulator layer. With the present method, IV-OI chips with dimensions of several square microns can be achieved. The cutting can be done for example via photolithography processes.

'In manchen Weiterbildungen des Verfahrens wird ein Substrat mit einer die Kavität nicht vollständig ausfüllenden germaniumhaltige Gruppe-IV-Halbleiterschicht als Ausgangssituation genutzt, um in einem weiteren Schritt eine Gruppe-Ill-V-Halbleiterschicht ausgehend von einer Seitenfläche der so hergestellten germaniumhaltigen Gruppe-IV- Halbleiterschicht lateral epitaktisch aufzuwachsen. In dieser Ausführungsform wird die hergestellte IV-OI-Schichtstruktur als Wachstumssubstrat für einen Gruppe-Ill-V- Halbleiter verwendet. In einem weiteren Verfahrenschritt kann dann durch Vereinzeln mindestens ein Ill-V-Ol-Chip hergestellt werden, wobei der Ill-V-Ol-Chip einen versetzungsfreien Bereich der Gruppe-Ill-V-Schicht zusammen mit darunter liegenden Bereichen des Substrates umfasst. In some developments of the method, a substrate having a cavity which does not completely fill the germanium-containing group IV semiconductor layer is used as the starting point, in order to produce in a further step a group III-V semiconductor layer starting from a side surface of the germanium-containing group IV thus produced - Semiconductor layer grow epitaxially laterally. In this embodiment, the produced IV-OI layer structure is used as a growth substrate for a group III-V semiconductor. In a further method step, at least one III-V-Ol chip can then be produced by singulation, the III-V-Ol chip comprising a dislocation-free region of the group II-V layer together with underlying regions of the substrate.

In einem weiteren Schritt kann die Mesa-Deckschicht entfernt werden und so die germaniumhaltige Gruppe-IV-Halbleiterschicht oder die Gruppe-Ill-V-Schicht freigelegt werden. Dieses kann beispielsweise durch weitere Litographieprozesse oder durch einen Ätzprozess erfolgen. In a further step, the mesa cap layer can be removed to expose the germanium-containing group IV semiconductor layer or group III-V layer. This can be done for example by further Litographieprozesse or by an etching process.

Gemäß einem zweiten Aspekt der Erfindung betrifft die Erfindung eine Schichtstruktur mit einer germaniumhaltigen Gruppe-IV-Halbleiterschicht auf einem Isolator, nachfolgend als IV-OI-Schichtstruktur bezeichnet, aufweisend According to a second aspect of the invention, the invention relates to a layer structure with a germanium-containing group IV semiconductor layer on an insulator, hereinafter referred to as IV-OI layer structure having

- ein Substrat mit einer Isolatorschicht und mindestens einem Mesa, der eine Mesa-Deckschicht und eine Mesa-Si-Schicht auf der Isolatorschicht aufweist, und mit einer Kavität im Mesa unter der Mesa-Deckschicht, sowie a substrate having an insulator layer and at least one mesa, which has a mesa cover layer and a mesa Si layer on the insulator layer, and with a cavity in the mesa under the mesa cover layer, as well as

- eine ausgehend von mindestens einer Seitenfläche der Mesa-Si-Schicht lateral epitaktisch aufgewachsene germaniumhaltige Gruppe-IV-Halbleiterschicht. a germanium-containing group IV semiconductor layer grown laterally epitaxially from at least one side surface of the mesa Si layer.

In einer Ausführungsform der IV-OI-Schichtstruktur erstreckt sich die germaniumhaltige Gruppe-IV-Halbleiterschicht vollständig innerhalb der Kavität. Insbesondere erstreckt sie sich also nicht über die Kavität hinaus. In one embodiment of the IV-OI layer structure, the germanium-containing group IV semiconductor layer extends completely within the cavity. In particular, it does not extend beyond the cavity.

Die germaniumhaltige Gruppe-IV-Halbleiterschicht füllt in einer dieser Ausführungsformen die Kavität vollständig aus. In einer alternativen Ausführungsform füllt die germanium- haltige Gruppe-IV-Halbleiterschicht in lateraler Richtung nur Teile der Kavität aus. In vertikaler Richtung füllt sie die Kavität jedoch bevorzugt stets vollständig aus. Eine Weiterbildung dieser Ausführungsform umfasst mindestens eine ausgehend von einer in der Kavität befindlichen Seitenfläche der germaniumhaltigen Gruppe-IV-Halbleiterschicht lateral epitaktisch aufgewachsene Gruppe-Ill-V-Halbleiterschicht. The germanium-containing group IV semiconductor layer completely fills the cavity in one of these embodiments. In an alternative embodiment, the germanium containing group IV semiconductor layer in the lateral direction only parts of the cavity. In the vertical direction, however, it prefers to completely fill the cavity. A development of this embodiment comprises at least one group III-V semiconductor layer grown laterally epitaxially on the side surface of the germanium-containing group IV semiconductor layer that is located in the cavity.

Gemäß einem dritten Aspekt betrifft die Erfindung einen IV-OI-Chip, aufweisend eine lateral epitaktisch aufgewachsene versetzungsfreie germaniumhaltige Gruppe-IV- Halbleiterschicht auf einer Isolatorschicht. Die Isolatorschicht ist in einer Ausführungsform des IV-OI-Chips auf einem Trägersubstrat angeordnet. Gemäß einem vierten Aspekt betrifft die Erfindung einen Ill-V-Ol-Chip, aufweisend eine lateral epitaktisch aufgewachsene versetzungsfreie Gruppe-Ill-V-Halbleiterschicht auf einer Isolatorschicht. Die Isolatorschicht ist in einer Ausführungsform des IV-OI-Chips auf einem Trägersubstrat angeordnet. According to a third aspect, the invention relates to an IV-OI chip comprising a laterally epitaxially grown dislocation-free germanium-containing group IV semiconductor layer on an insulator layer. The insulator layer is arranged on a carrier substrate in one embodiment of the IV-OI chip. According to a fourth aspect, the invention relates to an III-V-Ol chip comprising a laterally epitaxially grown dislocation-free Group III-V semiconductor layer on an insulator layer. The insulator layer is arranged on a carrier substrate in one embodiment of the IV-OI chip.

Die IV-OI-Schichtstruktur sowie der IV-OI-Chip und der Ill-V-Ol-Chip teilen die Vorteile des Verfahrens gemäß dem ersten Aspekt der Erfindung. The IV-OI layer structure as well as the IV-OI chip and the III-V-Ol chip share the advantages of the method according to the first aspect of the invention.

Ausführungsformen der Erfindung sind auch in den Ansprüchen beschrieben. Embodiments of the invention are also described in the claims.

Weitere Ausführungsbeispiele des erfindungsgemäßen Verfahrens sowie der erfindungsgemäßen IV-OI-Schichtstruktur des IV-OI-Chips und des Ill-V-Ol-Chips werden nachfolgend anhand der Figuren erläutert. Dabei zeigt Further exemplary embodiments of the method according to the invention and the IV-OI layer structure according to the invention of the IV-OI chip and the III-V-Ol chip are explained below with reference to the figures. It shows

Fig. 1 schematisch ein Ablaufdiagramm einer Ausführungsform eines Verfahrens zur Herstellung einer IV-OI-Schichtstruktur gemäß dem ersten Aspekt der Erfindung sowie schematisch die Zwischenprodukte der einzelnen Schritte des Verfahrens; 1 schematically shows a flowchart of an embodiment of a method for producing an IV-OI layer structure according to the first aspect of the invention and schematically the intermediates of the individual steps of the method;

Fig. 2 rasterelektronenmikroskopische Aufnahmen von Zwischenprodukten einer Ausführungsform des Verfahrens gemäß dem ersten Aspekt der Erfindung, 2 shows scanning electron micrographs of intermediates of an embodiment of the method according to the first aspect of the invention,

Fig. 3 eine rasterelektronenmikroskopische Aufnahme eines Zwischenprodukts des in Fig. 1 beschriebenen Verfahrens, Fig. 4 schematisch drei IV-OI-Schichtstrukturen gemäß dem zweiten Aspekt der Erfindung. 3 is a scanning electron micrograph of an intermediate product of the method described in FIG. 1, 4 schematically shows three IV-OI layer structures according to the second aspect of the invention.

Fig. 5 zwei transmissionselektronenmikroskopische (TEM)-Aufnahmen einer IV-OI- Schichtstruktur gemäß dem zweiten Aspekt der Erfindung 5 shows two transmission electron microscopic (TEM) images of an IV-OI layer structure according to the second aspect of the invention

Fig. 6 zwei transmissionselektronenmikroskopische Aufnahmen einer weiteren Ausführungsform einer IV-OI-Schichtstruktur gemäß dem zweiten Aspekt der Erfindung, 6 shows two transmission electron micrographs of a further embodiment of an IV-OI layer structure according to the second aspect of the invention,

Fig. 7 eine rasterkraftmikroskopische Aufnahme einer weiteren IV-OI-Schichtstruktur gemäß dem zweiten Aspekt der Erfindung. 7 shows a scanning force microscope image of a further IV-OI layer structure according to the second aspect of the invention.

Fig. 1 zeigt schematisch ein Ablaufdiagramm einer Ausführungsform eines Verfahrens zur Herstellung einer IV-OI-Schichtstruktur gemäß dem ersten Aspekt der Erfindung sowie schematisch die Zwischenprodukte der einzelnen Schritte des Verfahrens. 1 schematically shows a flow chart of an embodiment of a method for producing an IV-OI layer structure according to the first aspect of the invention and schematically the intermediates of the individual steps of the method.

In einem Schritt S1 wird zunächst ein Substrat 1 10 mit einer Si-Schicht 120, die auf einer vergrabenen Isolatorschicht 1 15 angeordnet ist, und einer Deckschicht 130 auf der Si- Schicht bereitgestellt. Im vorliegend gezeigtem Ausführungsbeispiel ist das Substrat ein silicon-on-isolator (SOI)-Substrat. Die vergrabene Isolatorschicht 1 15 ist eine Si0₂- Schicht. Auch die Deckschicht 130 ist in der vorliegenden Ausführungsform aus Si0₂ hergestellt. In a step S1, a substrate 110 having an Si layer 120 arranged on a buried insulator layer 11 and a cover layer 130 on the Si layer is firstly provided. In the presently shown embodiment, the substrate is a silicon-on-insulator (SOI) substrate. The buried insulator layer 15 is a Si0 ₂ layer. Also, the cover layer 130 is made of Si0 ₂ in the present embodiment.

In einem Schritt S2 wird ein Mesa 140 mit einer Mesa-Deckschicht 131 und einer Mesa- Si-Schicht 121 ausgeformt, indem die Isolatorschicht 1 15 lokal freigelegt wird. Das Freilegen geschieht beispielsweise durch reaktives lonenätzen (RIE). In einer Ausführungsform werden dabei Seitenflächen der Si-Schicht mit einer (010)- oder (1 10)-Oberfläche freigelegt. Optional kann in einem weiteren Schritt eine sogenannte Pre-Epi-Reinigung des entstandenen Zwischenproduktes mit Flusssäure (HF) erfolgen. Darüberhinaus können optional Oxide auf der Seitenwand der Si-Schicht durch Aufheizen auf 850 °C in Wasserstoffatmosphäre entfernt werden. In a step S2, a mesa 140 having a mesa cover layer 131 and a mesa-Si layer 121 is formed by exposing the insulator layer 15 locally. The exposure is done, for example, by reactive ion etching (RIE). In one embodiment, side surfaces of the Si layer having a (010) or (1 10) surface are exposed. Optionally, in a further step, a so-called pre-epi purification of the resulting intermediate with hydrofluoric acid (HF) take place. In addition, oxides on the sidewall of the Si layer may optionally be removed by heating to 850 ° C in a hydrogen atmosphere.

In einem weiteren Schritt S3 wird eine Kavität 150 im Mesa 140 unter der Mesa- Deckschicht 130 ausgeformt, indem die Mesa-Si-Schicht 120 lateral nur begrenzt, vertikal aber vollständig entfernt wird. Das Entfernen der Mesa-Si-Schicht geschieht vorliegend mittels selektivem Ätzen, beispielsweise mit HCl. Dickenverluste der vergrabenen Schicht oder der Deckschicht sind beim eingesetzten HCI-Atzen vernachlässig bar. In einem weiteren optionalen Schritt S4 kann ein sogenannter HF-Dip durchgeführt werden. Hierbei können ebenfalls Oxide auf der Seitenwand der Mesa-Si-Schicht entfernt werden. In a further step S3, a cavity 150 is formed in the mesa 140 under the mesa cover layer 130 by removing the mesa Si layer 120 laterally only limited but vertically but completely. The removal of the mesa-Si layer is done here by means of selective etching, for example with HCl. Thickness losses of the buried layer or the cover layer are negligible in the HCI etching used. In one Another optional step S4, a so-called HF dip can be performed. Here, oxides on the sidewall of the mesa-Si layer can also be removed.

Im folgenden Schritt S5a wächst eine germaniumhaltigen Gruppe-IV-Halbleiterschicht 160 lateral epitaktisch und selektiv, also ausschließlich auf der Seitenfläche 125 der Mesa-Si-Schicht 120 auf. Nach und nach füllt die germaniumhaltige Gruppe-IV- Halbleiterschicht die Kavität aus.. Das Wachstum kann aber auch vor der vollständigen lateralen Füllung der Kavität gestoppt werden. Es entsteht eine IV-OI-Schichtstruktur 100. Zur epitaktischen Abscheidung wird im vorliegenden Ausführungsbeispiel eine H₂-GeH₄- HCI-Gasmischung verwendet. Wie in Aufnahmen von derart hergestellten IV-OI- Schichtstrukturen mit Bezug auf Fig. 5 und Fig. 6 am Beispiel von Germanium im Detail gezeigt wird, bilden sich dabei versetzungsfreie Bereiche der germaniumhaltigen Gruppe- IV-Halbleiterschicht aus. Das soweit hergestellte Halbleiterprodukt kann als Zwischenprodukt gehandelt werden. In the following step S5a, a germanium-containing group IV semiconductor layer 160 grows laterally epitaxially and selectively, ie, exclusively on the side surface 125 of the mesa Si layer 120. Gradually, the germanium-containing group IV semiconductor layer fills the cavity. However, the growth can also be stopped before the complete lateral filling of the cavity. The result is an IV-OI layer structure 100. For epitaxial deposition, an H ₂ -GeH ₄ - HCl gas mixture is used in the present embodiment. As is shown in detail in the photographs of thus prepared IV-OI layer structures with reference to FIG. 5 and FIG. 6 using the example of germanium, dislocation-free regions of the germanium-containing group IV semiconductor layer are formed. The semiconductor product produced so far can be traded as an intermediate.

In einem optionalen weiteren Schritt S7a, der auch in einer anderen Fabrik ausgeführt werden kann, können die versetzungsfreien Bereiche zusammen mit den darunter liegenden Bereichen des Substrates ausgeschnitten und so vereinzelt werden, dass ein IV- Ol-Chip mit einer versetzungsfreien germaniumhaltigen Gruppe-IV-Halbleiterschicht auf einem Isolator bereitgestellt wird. In einer Ausführungsform wird mittels Lithographieprozessen oder Ätzprozessen auch die Mesa-Deckschicht entfernt. Die Oberfläche der germaniumhaltigen Gruppe-IV-Halbleiterschicht zeigt dabei die gleiche Glattheit wie die Grenzfläche zwischen Si-Schicht und Deckschicht. Eine Nachbehandlung zur Glättung der Oberfläche, wie sie in bekannten Verfahren zwingend ist, ist hier daher nicht mehr notwendig. In an optional further step S7a, which can also be carried out in another factory, the dislocation-free regions can be cut out together with the underlying regions of the substrate and singulated so that an IV oil chip with a dislocation-free germanium-containing group IV Semiconductor layer is provided on an insulator. In one embodiment, the mesa cover layer is removed by means of lithographic processes or etching processes. The surface of the germanium-containing group IV semiconductor layer shows the same smoothness as the interface between the Si layer and the cover layer. A post-treatment for smoothing the surface, as it is mandatory in known methods, is therefore no longer necessary here.

Die erzielbaren Ausdehnungen des IV-OI-Chips, der mithilfe des beschriebenen Verfah- rens hergestellt wurde, liegen im Bereich von mehreren Quadratmikrometern und sind damit groß genug für die Anwendung in Halbleiterbauelementen. The achievable dimensions of the IV-OI chip fabricated by the described method are in the range of several square microns and are therefore large enough for use in semiconductor devices.

Durch das laterale Wachstum der germaniumhaltigen Gruppe-IV-Halbleiterschicht in der Kavität ausgehend ausschließlich von der Seitenfläche 125 der Si-Schicht treten Schraubenversetzungen in der germaniumhaltigen Gruppe-IV-Halbleiterschicht ausschließlich nahe an der Grenzfläche zwischen der germaniumhaltigen Gruppe-IV-Halbleiterschicht und dem Silizium auf. Die Kavität wirkt als Falle für diese Schraubenversetzungen. So können versetzungsfreie epitaktische germaniumhaltigen Gruppe-IV-Halbleiterschichten „auf, präziser gesagt vertikal unmittelbar angrenzend an einen Isolator, hier Si0₂ herge- stellt werden. Der Isolator dient wie erläutert nicht als Substrat in dem Sinne, dass von ihm ein vertikales Wachstum ermöglicht würde. Due to the lateral growth of the germanium-containing group IV semiconductor layer in the cavity starting exclusively from the side surface 125 of the Si layer, screw dislocations occur in the germanium-containing group IV semiconductor layer exclusively close to the interface between the germanium-containing group IV semiconductor layer and the silicon on. The cavity acts as a trap for these screw dislocations. Thus, dislocation-free epitaxial germanium-containing group-IV semiconductor layers ", more precisely vertically directly adjacent to an insulator, here Si0 ₂ produced be presented. The insulator, as explained, does not serve as a substrate in the sense that it would allow vertical growth.

Alternativ kann an Stelle des Schrittes S5a ein nachfolgend beschriebener Schritt S5b durchgeführt werden. In Schritt S5b wird das Wachstum der germaniumhaltigen Gruppe- IV-Halbleiterschicht 161 gestoppt, bevor die Kavität lateral vollständig von der germaniumhaltigen Gruppe-IV-Halbleiterschicht ausgefüllt ist. Auf einer so entstandenen Seitenfläche 162 der germaniumhaltigen Gruppe-IV-Halbleiterschicht 161 der IV-OI- Schichtstruktur 101 wächst in einem nachfolgenden Schritt S6 ein Gruppe-Ill-V- Halbleitermaterial lateral epitaktisch auf. Die so entstandene Gruppe-Ill-V-Schicht füllt die Kavität auf und wächst lateral auf der Oberfläche der Isolatorschicht weiter. In einem optionalen weiteren Schritt S7b können dann versetzungsfreie Bereiche der Gruppe-Ill-V- Schicht zusammen mit darunterliegenden Bereichen des Substrates vereinzelt werden und die Mesa-Deckschicht entfernt werden. Das Verfahren führt somit zu einem lll-V-OI- Chip, bei dem ein Gruppe-Ill-V-Material versetzungsfrei direkt auf einer Isolatorschicht aufgewachsen ist. Besonders bevorzugt ist hierbei GaAs als Gruppe-Ill-V-Material Alternatively, instead of the step S5a, a step S5b described below may be performed. In step S5b, the growth of the germanium-containing group IV semiconductor layer 161 is stopped before the cavity is laterally completely filled by the germanium-containing group IV semiconductor layer. On a side surface 162 of the germanium-containing group IV semiconductor layer 161 of the IV-OI layer structure 101, a group III-V semiconductor material grows laterally epitaxially in a subsequent step S6. The resulting Group III-V layer fills the cavity and grows laterally on the surface of the insulator layer. In an optional further step S7b, dislocation-free regions of the group III-V layer can then be separated together with underlying regions of the substrate and the mesa covering layer can be removed. The process thus results in a III-V OI chip in which a Group III-V material is grown directly on an insulator layer without dislocation. Particularly preferred here is GaAs as group III-V material

Fig. 2 zeigt in den Teilfiguren 2a bis 2d rasterelektronenmikroskopische Aufnahmen von Zwischenprodukten einer Ausführungsform des Verfahrens gemäß dem ersten Aspekt der Erfindung. Fig. 2a und 2c zeigen Mesas 240, die derart strukturiert wurden, dass die Seitenflächen der Mesa-Si-Schicht 220, die nach dem Ausformen der Kavität für das Aufwachsen der germaniumhaltigen Gruppe-IV-Halbleiterschicht, hier einer reinen Germaniumschicht, zur Verfügung stehen, in <1 10>-Richtung orientiert sind. In Fig. 2a ist das Zwischenprodukt nach Schritt S3 des mit Bezug auf Fig. 1 beschriebenen Verfahrens abgebildet. Fig. 2c zeigt diese Strukturen nach dem optionalen Schritt S4, in dem auf der Seitenfläche der Mesa-Si-Schicht aufgewachsene Oxide durch HF-Dip entfernt wurden. Durch den HF-Dip wurden auch einige nm der Deckschichten entfernt und so die die Ecken der Deckschichten 230 abgerundet.. In den Fig. 2b und 2d sind ebenfalls Zwischenprodukte nach den beschriebenen Schritten S3 (Fig. 2b) und S4 (Fig. 2d) dargestellt. Bei den in Fig. 2b und Fig. 2d dargestellten Zwischenprodukten wurden die Mesas derart mittels Masken ausgeformt, dass die nach dem Ausformen der Kavität für das Wachstum der Germaniumschicht zur Verfügung stehenden Seitenflächen der Mesa-Si- Schicht in <100>-Richtung orientiert sind. 2 shows, in subfigures 2a to 2d, scanning electron micrographs of intermediates of an embodiment of the method according to the first aspect of the invention. 2a and 2c show mesas 240 that have been structured in such a way that the side surfaces of the mesa Si layer 220 that are available after the formation of the cavity for the growth of the germanium-containing group IV semiconductor layer, here a pure germanium layer, are available are oriented in the <1 10> direction. FIG. 2 a shows the intermediate product after step S 3 of the method described with reference to FIG. 1. Fig. 2c shows these structures after optional step S4, in which oxides grown on the side surface of the mesa Si layer have been removed by HF dip. The HF dip also removes a few nm of the cover layers and thus rounds off the corners of the cover layers 230. In FIGS. 2b and 2d are also intermediate products after the described steps S3 (FIG. 2b) and S4 (FIG. 2d). shown. In the intermediates shown in FIGS. 2b and 2d, the mesas have been shaped by means of masks in such a way that the lateral surfaces of the mesa Si layer which are available after the formation of the cavity for the growth of the germanium layer are oriented in the <100> direction ,

Fig. 3 zeigt eine rasterelektronenmikroskopische Aufnahme eines Zwischenprodukts des in Fig. 1 beschriebenen Verfahrens nach dem Schritt S3 im Detail. Unter der Deckschicht 330 wurde eine Kavität 350 ausgebildet, hier mittels selektivem Ätzen mit HCl. Links ist die verbliebene Mesa-Si-Schicht 320 mit der Seitenfläche 325 zu erkennen. Die Isolatorschicht 315 wurde freigelegt. Die laterale Ausdehnung L der Kavität ist deutlich größer als die Höhe H der Kavität. Mit diesem Seitenverhältnis können beim Aufwachsen einer germaniumhaltigen Gruppe-IV-Halbleiterschicht auf der Seitenfläche 325 entste- hende Schraubenversetzungen in der Kavität 350 an der Deckschicht 330 oder der Isolatorschicht 315 gestoppt werden, und es entstehen versetzungsfreie Bereiche, wie in den Fig. 5 und 6 dargestellt. Insbesondere, wenn die Seitenfläche 325 der Mesa-Si- Schicht in [100] oder [1 10]-Richtung orientiert ist, begünstigt bereits ein Verhältnis von lateraler Ausdehnung zur Höhe von 0,8 bereits das Wachstum versetzungsfreier Berei- che. FIG. 3 shows a scanning electron micrograph of an intermediate product of the method described in FIG. 1 after step S3 in detail. Under the cover layer 330, a cavity 350 was formed, here by means of selective etching with HCl. Left is to recognize the remaining mesa Si layer 320 with the side surface 325. The insulator layer 315 was exposed. The lateral extent L of the cavity is significantly greater than the height H of the cavity. With this aspect ratio, when a germanium-containing group IV semiconductor layer is grown on the side surface 325, screw dislocations formed in the cavity 350 on the cap layer 330 or the insulator layer 315 may be stopped and dislocation-free regions are formed as shown in FIGS. 5 and 6 shown. In particular, if the side surface 325 of the mesa Si layer is oriented in the [100] or [110] direction, even a ratio of lateral expansion to height of 0.8 already favors the growth of dislocation-free regions.

Fig. 4 zeigt schematisch drei IV-OI-Schichtstrukturen. In Fig. 4a ist eine germanium- haltige Gruppe-IV-Halbleiterschicht 460 in der Kavität 450 auf Seitenflächen der Mesa- Si-Schicht 420 aufgewachsen. Die germaniumhaltigen Gruppe-IV-Halbleiterschicht 460 ist dabei noch vollständig von der Deckschicht 430 abgedeckt, und es verbleibt eine Restkavität. Derartige IV-OI-Schichtstrukturen können zum Einen für die Bildung einer ausgedehnten germaniumhaltigen Gruppe-IV-Halbleiterschicht auf der Isolatorschicht 415 des Substrates 410 genutzt werden. Das Resultat eines weiteren Schichtwachstums ist in Fig. 4b dargestellt, hier füllt die germaniumhaltige Gruppe-IV-Halbleiterschicht 460 der IV- Ol-Schichtstruktur 400 lateral die Kavität vollständig aus. Eine weitere Möglichkeit zur Nutzung der IV-OI-Schichtstruktur 401 besteht in der Nutzung der germaniumhaltigen Gruppe-IV-Halbleiterschicht 460 wiederum als Ankeimfläche für das laterale Wachstum einer Gruppe-Ill-V-Schicht 480 aus einem Gruppe-Ill-V-Halbleitermaterial wie GaAs. Dies ist in Fig. 4c dargestellt. Wie die germaniumhaltige Gruppe-IV-Halbleiterschicht 460 zuvor auf der Seitenfläche 425 der Mesa-Si-Schicht wird die Gruppe-Ill-V-Schicht 480 auf einer Seitenfläche 465 der germaniumhaltigen Gruppe-IV-Halbleiterschicht selektiv lateral epitaktisch aufgewachsen. So wird eine in weitern Teilen versetzungsfreie Gruppe-Ill-V- Schicht 480 auf einer Oberfläche der Isolatorschicht 415 innerhalb der Kavität hergestellt. 4 schematically shows three IV-OI layer structures. In FIG. 4 a, a germanium-containing group-IV semiconductor layer 460 is grown in the cavity 450 on side surfaces of the mesa-Si layer 420. The germanium-containing group-IV semiconductor layer 460 is still completely covered by the cover layer 430, leaving a residual cavity. Such IV-OI layer structures can be used on the one hand for the formation of an extended germanium-containing group IV semiconductor layer on the insulator layer 415 of the substrate 410. The result of a further layer growth is shown in FIG. 4b, here the germanium-containing group IV semiconductor layer 460 of the IV-Ol layer structure 400 laterally completely fills the cavity. A further possibility for using the IV-OI layer structure 401 consists in the use of the germanium-containing group IV semiconductor layer 460 again as an anvil surface for the lateral growth of a group III-V layer 480 from a group III-V semiconductor material, such as GaAs. This is shown in Fig. 4c. Like the germanium-containing group IV semiconductor layer 460 previously on the side surface 425 of the mesa Si layer, the group III-V layer 480 is selectively epitaxially grown on a side surface 465 of the germanium-containing group IV semiconductor layer. Thus, a further dislocation-free Group III-V layer 480 is formed on a surface of the insulator layer 415 within the cavity.

Fig. 5 zeigt zwei transmissionselektronenmikroskopische (TEM)-Aufnahmen einer IV-OI- Schichtstruktur gemäß dem zweiten Aspekt der Erfindung. Der mittels TEM untersuchte Probenbereich liegt in etwa in der Ebene, die in Fig. 4b mit A-A bezeichnet ist. Im in Fig. 5a gezeigten Ausführungsbeispiel sind die Seitenflächen 525 der Mesa-Si-Schicht 520 in <1 10>-Richtung orientiert. Die in der germaniumhaltigen Gruppe-IV-Halbleiterschicht 560, hier wiederum eine Germaniumschicht, vorhandenen Versetzungen 570 laufen in [1 10]- Richtung, sodass sich versetzungsfreie Bereiche 566 der germaniumhaltigen Gruppe-IV- Halbleiterschicht 560 bilden. Fig. 5b zeigt einen vergrößerten Ausschnitte eines solchen versetzungsfreien Bereichs 566. Diese versetzungsfreien Bereiche können in einem späteren Schritt vereinzelt werden, sodass ein IV-OI-Chip daraus resultiert. In Fig. 5b ist dabei deutlich zu erkennen, dass Schraubenversetzungen 571 nur direkt an der Grenzfläche der Mesa-Si-Schicht 520 mit der germaniumhaltigen Gruppe-IV-Halbleiterschicht 560 auftreten. Fig. 5 shows two transmission electron micrographs (TEM) images of an IV-OI layer structure according to the second aspect of the invention. The sample area examined by means of TEM lies approximately in the plane designated AA in FIG. 4b. In the embodiment shown in Fig. 5a, the side surfaces 525 of the mesa Si layer 520 are oriented in the <1 10> direction. The displacements 570 present in the germanium-containing group IV semiconductor layer 560, here again a germanium layer, run in the [1 10] direction, so that dislocation-free regions 566 of the germanium-containing group IV semiconductor layer 560 are formed. Fig. 5b shows an enlarged detail of such a dislocation-free region 566. These dislocation-free regions can be separated in a later step, so that an IV-OI chip results from this. It can be clearly seen in FIG. 5 b that screw dislocations 571 only occur directly at the interface of the mesa Si layer 520 with the germanium-containing group IV semiconductor layer 560.

Fig. 6 zeigt wie Fig. 5 in zwei Teilfiguren 6a und 6b zwei TEM-Aufnahmen einer IV-OI- Schichtstruktur, wobei die gezeigte Ebene im Wesentlichen der in Fig. 4 markierten Ebene A-A entspricht. Im Unterschied zu Fig. 5 zeigt Fig. 6 eine IV-OI-Schichtstruktur, bei der Seitenflächen 625 der Mesa-Si-Schicht 620 in <100>-Richtung orientiert sind und eine Germaniumschicht 660 eine Wachstumsfront ebenfalls in <100>-Richtung aufweist. Auch hier laufen Versetzungen 670 in der Germaniumschicht 660 in [1 10]-Richtung. Ebenso wie bereits in Fig. 5a gezeigt, ergibt sich auch in Fig. 6a ein versetzungsfreier Bereich 666 der germaniumhaltigen Gruppe-IV-Halbleiterschicht 660. Dieser kann gemeinsam mit dem darunter liegenden Substrat zu einem IV-OI-Chip vereinzelt werden. In Fig. 6b ist der versetzungsfreie Bereich 666 der Germaniumschicht 660 nochmals im Detail dargestellt. FIG. 6 shows, like FIG. 5, two TEM images of an IV-OI layer structure in two partial figures 6a and 6b, the plane shown substantially corresponding to the plane A-A marked in FIG. In contrast to FIG. 5, FIG. 6 shows an IV-OI layer structure in which side surfaces 625 of the mesa Si layer 620 are oriented in the <100> direction and a germanium layer 660 also has a growth front in the <100> direction , Again, dislocations 670 run in the germanium layer 660 in the [1 10] direction. As already shown in FIG. 5a, a dislocation-free region 666 of the germanium-containing group-IV semiconductor layer 660 also results in FIG. 6a. This region can be separated together with the underlying substrate to form an IV-OI chip. In Fig. 6b, the dislocation-free region 666 of the germanium layer 660 is shown again in detail.

Fig.7 zeigt eine rasterkraftmikroskopische Aufnahme einer IV-OI-Schichtstruktur entsprechend der in Fig. 6 gezeigten. Die Seitenflächen einer Germaniumschicht 760 sind hier in [010]-Richtung orientiert. Die Mesa-Deckschicht, hier aus Si0_2, wurde mittels HF-Dip nach dem Wachstum der Germaniumschicht 760 entfernt. Die Grenzfläche 726 zwischen der Germaniumschicht 760 und der Mesa-Si-Schicht 720 ist sichtbar und parallel zur [1 14]-Richtung. Das quadratische Mittel der Oberflächenrauheit der Germaniumschicht beträgt ungefähr 0,4 nm. Sie wird bestimmt durch die Grenzflächenrauheit zwischen der Si-Schicht und der Deckschicht. FIG. 7 shows a scanning force micrograph of an IV-OI layer structure corresponding to that shown in FIG. The side surfaces of a germanium layer 760 are oriented here in the [010] direction. The mesa cap layer, here Si0 _2, was removed by RF dip after growth of germanium layer 760. The interface 726 between the germanium layer 760 and the mesa Si layer 720 is visible and parallel to the [1 14] direction. The root mean square roughness of the germanium layer is about 0.4 nm. It is determined by the interface roughness between the Si layer and the cap layer.

Claims

claims

A process for producing a germanium-containing group IV semiconductor layer on an insulator, hereinafter referred to as an IV-OI layer structure (100), comprising the steps of: - providing a substrate (110) comprising an Si layer (120) a buried insulator layer (1 15), and a cover layer (130) on the Si layer (120) of the substrate (1 10),

Forming at least one mesas (140) having a mesa cap layer (130) and a mesa Si layer (120) by masking the buried insulator layer (15) from the cap layer;

- Forming a cavity (150) in the mesa (140) under the mesa cover layer, by laterally delimited, but completely vertical removal of the mesa Si layer under the mesa cover layer, whereby in the cavity at least one side surface (125) of the mesa Si layer is exposed, lateral epitaxial growth of a germanium-containing group IV

Semiconductor layer (160) from the side surface of the mesa-Si layer thus formed.

2. The method of claim 1, wherein the germanium-containing group IV semiconductor layer (160) is doped in situ during lateral epitaxial growth.

3. The method of claim 2, wherein during the epitaxial growth of the germanium-containing group-IV semiconductor layer (160) a dopant concentration is varied over time so that the epitaxially grown germanium-containing group IV semiconductor layer has a lateral doping profile.

4. The method according to any one of the preceding claims, wherein a lateral extent (L) of the cavity (150) is greater than 0.8 times a height (H) of the cavity.

5. A method according to any one of the preceding claims, wherein the growth of the germanium-containing group IV semiconductor layer (160) is stopped when the cavity (150) is completely filled with the germanium-containing group IV semiconductor layer.

6. The method according to any one of claims 1 to 4, wherein the growth of the germanium-containing group-IV semiconductor layer (160) is stopped before the cavity

(150) is completely filled with the germanium-containing group IV semiconductor layer.

7. The method according to any one of the preceding claims, additionally comprising:

- Cutting out at least one IV-OI chip (900), wherein the IV-OI chip comprises a dislocation-free region (166) of the germanium-containing group-IV semiconductor layer together with underlying regions of the substrate (1 10).

8. The method of claim 6, further comprising:

- Laterally epitaxial growth of a group III-V semiconductor layer (165) starting from a side surface (162) of the thus produced germanium-containing group IV semiconductor layer (160).

9. The method according to claim 8, comprising the additional step:

- cutting out at least one Ill-V-Ol chip (901), the Ill-V-Ol chip comprising a dislocation-free region of the Group III-V layer (165) together with underlying regions of the substrate.

10. Layer structure with a germanium-containing group IV semiconductor layer on an insulator, hereinafter referred to as IV-OI layer structure (100), comprising

a substrate (110) having an insulator layer (15) and at least one mesa (140) having a mesa cap layer and a mesa Si layer on the insulator layer and having a cavity (150) in the mesa below the mesa Mesa topcoat, as well

- A starting from at least one side surface (125) of the mesa Si layer laterally epitaxially grown germanium-containing group-IV semiconductor layer (160).

1 1. The IV-OI layered structure of claim 10, wherein the germanium-containing group IV semiconductor layer (160) extends completely in the cavity.

12. IV-OI layer structure according to claim 10, wherein the germanium-containing group IV semiconductor layer (160) laterally fills only parts of the cavity.

13. IV-OI layer structure (101) according to claim 12, comprising at least one starting from a in the cavity (150) located side surface (162) of the germanium-containing group-IV semiconductor layer laterally epitaxially grown group l l IV semiconductor layer (165).

14. IV-OI chip (900), comprising a laterally epitaxially grown dislocation-free germanium-containing group IV semiconductor layer (160) on an insulator layer (15).

15. Ill V-Ol chip (901) comprising a laterally epitaxially grown dislocation-free Group III-V semiconductor layer (165) on an insulator layer (15).