[go: up one dir, main page]

WO2014069050A1 - 積層型インダクタ素子 - Google Patents

積層型インダクタ素子 Download PDF

Info

Publication number
WO2014069050A1
WO2014069050A1 PCT/JP2013/069587 JP2013069587W WO2014069050A1 WO 2014069050 A1 WO2014069050 A1 WO 2014069050A1 JP 2013069587 W JP2013069587 W JP 2013069587W WO 2014069050 A1 WO2014069050 A1 WO 2014069050A1
Authority
WO
WIPO (PCT)
Prior art keywords
magnetic
nonmagnetic
layer
electrode
face electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2013/069587
Other languages
English (en)
French (fr)
Inventor
横山智哉
林繁利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to CN201380055213.8A priority Critical patent/CN104756207B/zh
Priority to JP2014544346A priority patent/JP6048509B2/ja
Publication of WO2014069050A1 publication Critical patent/WO2014069050A1/ja
Priority to US14/672,774 priority patent/US9601253B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/04—Fixed inductances of the signal type with magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F3/00—Cores, Yokes, or armatures
    • H01F3/10—Composite arrangements of magnetic circuits
    • H01F3/14—Constrictions; Gaps, e.g. air-gaps

Definitions

  • the present invention relates to a multilayer inductor element formed by laminating a plurality of ceramic green sheets by forming a conductor pattern.
  • a multilayer inductor element in which a conductor pattern is printed on a ceramic green sheet made of a magnetic material and laminated.
  • the magnetic substrate is laminated depending on the thickness of the material that provides the conductive pattern and the gap. When doing so, a step occurs. Therefore, it is difficult to apply pressure during crimping to the vicinity of the edge of the conductor pattern, and delamination (delamination) in which the conductor pattern is peeled off from the ceramic after firing may occur.
  • an object of the present invention is to provide a multilayer inductor element capable of reducing the number of layers sandwiching the nonmagnetic layer and improving the DC superposition characteristics.
  • the multilayer inductor element of the present invention includes a magnetic layer formed by stacking a plurality of magnetic substrates, a nonmagnetic layer formed by stacking a plurality of nonmagnetic substrates, and disposed in the outermost layer, And an inductor in which coils provided between the substrates are connected in the stacking direction.
  • the multilayer inductor element is characterized in that, in the magnetic layer, a nonmagnetic material is formed between an end face electrode provided on an end face of the element body and an outer peripheral edge of the coil.
  • non-magnetic paste non-magnetic paste
  • the non-magnetic ferrite layer is sandwiched by the portion where the non-magnetic paste is applied Will have the same function. Therefore, there is no need to further sandwich the nonmagnetic ferrite layer, and the DC superimposition characteristics can be improved.
  • the magnetic resistance can be changed by changing the number of layers to which the non-magnetic paste is applied, the direct current superposition characteristics as an inductor can also be controlled.
  • the nonmagnetic paste eliminates the step between the outer peripheral edge of the coil and the end face electrode, pressure is also applied to the portion at the time of pressure bonding, and the occurrence of delamination can be suppressed.
  • the coil has a line width adjacent to the end face electrode that is narrower than other places, and the specific magnetic body is formed between the outer peripheral edge of the narrow place and the end face electrode. Is preferred.
  • a portion of the outer peripheral edge of the coil adjacent to the end face electrode is recessed inward in plan view.
  • the end face electrode and the coil are prevented from coming into contact with each other while widening the line width as much as possible to lower the direct current resistance component.
  • the nonmagnetic paste is applied to the recessed portion, a nonmagnetic material can be formed between the outer peripheral edge of the coil and the end face electrode without the need to separately provide a forming portion for the nonmagnetic material. it can.
  • nonmagnetic layer may be arranged in the intermediate layer of the element body.
  • the magnetic resistance can be controlled, and the direct current superposition characteristics as a coil can be controlled.
  • FIG. 1 is a diagram schematically showing a longitudinal cross-sectional structure of a DC-DC converter module provided with the multilayer substrate of the present invention.
  • the laminated substrate is composed of a laminated body in which a plurality of ceramic green sheets are laminated.
  • the laminated substrate includes a nonmagnetic ferrite layer 11, a magnetic ferrite layer 12, a nonmagnetic ferrite layer 13, a magnetic ferrite layer 14, in order from the front surface (upper surface) side to the back surface (lower surface) side of the outermost layer.
  • a nonmagnetic ferrite layer 15 is disposed.
  • FIG. 2A is a plan view of the uppermost surface (first layer) in the component-mounted state of the DC-DC converter module
  • FIG. 2B is a plan view of the uppermost surface when the mounted components are omitted. is there.
  • FIG. 2C is a plan view of the magnetic substrate on which the conductor pattern 31 is formed in the magnetic ferrite layer 12.
  • FIG. 2D is a plan view of the magnetic substrate disposed in the lower layer
  • FIG. 2E is a plan view of the magnetic substrate disposed in the lower layer.
  • a plurality of component mounting electrodes are formed on the uppermost surface in the stacking direction of the stacked substrate.
  • an electrode 21A connected to the input terminal 55 of the control IC 51, an electrode 21B connected to the ground terminal 56 of the control IC 51, an electrode 21C connected to the output terminal 57 of the control IC 51, And electrode 21D connected to the terminal of output side capacitor 52 is shown.
  • various electrodes are formed for connection to the land electrode on the mounting substrate side on which the DC-DC converter is mounted.
  • an input electrode 25 and an output electrode 26 are shown.
  • an end face electrode 75, an end face electrode 76, an end face electrode 95, and an end face electrode 96 are formed on the end face of the laminated substrate.
  • the electrode 21A is electrically connected to the end face electrode 75 through a via hole or internal wiring.
  • the electrode 21B is electrically connected to the end face electrode 95 via a via hole or internal wiring.
  • the electrode 21D is electrically connected to the end face electrode 76 through a via hole or internal wiring.
  • the end face electrode 75 is electrically connected to the input electrode 25, and the end face electrode 76 is electrically connected to the output electrode 26.
  • the electrode 21A is electrically connected to the input electrode 25.
  • the electrode 21D is electrically connected to the output electrode 26.
  • the end face electrode 95 and the end face electrode 96 connect various uppermost electrodes (for example, the electrode 21B for mounting components) to the lowermost ground electrode (not shown).
  • the conductor pattern 31 is wired in a spiral manner with the magnetic ferrite layer 12, the nonmagnetic ferrite layer 13, and the magnetic ferrite layer 14 sandwiched between each other by via-hole connection.
  • a coil conductor is formed, the laminated substrate functions as an inductor, and functions as a DC-DC converter module by mounting electronic components such as the control IC 51 and various capacitors.
  • the conductor pattern 31 is connected to the output terminal 57 of the control IC 51.
  • the output side of the conductor pattern 31 is connected to the output side capacitor 52, and the output side of the output side capacitor 52 and the conductor pattern 31 is connected to the output electrode 26 through various wires such as the end face electrode 76.
  • the non-magnetic ferrite layer 13 as an intermediate layer functions magnetically to be equivalent to the case where a gap exists between the magnetic ferrite layer 12 and the magnetic ferrite layer 14, and DC superimposition as an inductor is performed.
  • the characteristic is improved. However, it is not an essential component in the present invention.
  • the outermost nonmagnetic ferrite layer 11 and the nonmagnetic ferrite layer 15 have a function of covering the upper surface side and the lower surface side of the magnetic ferrite layer 12 and the magnetic ferrite layer 14, respectively. Further, by sandwiching the magnetic ferrite layer 12 and the magnetic ferrite layer 14 having a relatively high heat shrinkage rate between the nonmagnetic ferrite layer 11 and the nonmagnetic ferrite layer 15 having a relatively low heat shrinkage rate, It is provided to improve the strength by compressing the entire element by firing.
  • the conductor pattern 31 of the present embodiment is adjacent to the end face electrode 75, the end face electrode 76, the end face electrode 95, and the end face electrode 96 in the outer peripheral edge portion.
  • the part to do is dented inward in plan view. That is, the line width is narrow at these locations. Thereby, it is possible to prevent the end face electrodes and the conductor pattern 31 from contacting each other while reducing the direct current resistance component of the conductor pattern 31 itself by making the line width as wide as possible as a whole.
  • reducing the line width of a part of the conductor pattern 31 in this way is not an essential component in the present invention.
  • the nonmagnetic paste 35 is provided between the outer peripheral edge portion of the conductor pattern 31 where the line width is narrow and the end face electrode. Is formed.
  • the nonmagnetic paste 35 is thus formed in the gap between the conductor pattern 31 and the end face electrode, so that the portion where the nonmagnetic paste 35 is formed is a nonmagnetic ferrite layer. It has the same function as the case of inserting 13. Therefore, the above-described nonmagnetic ferrite layer 13 can be eliminated, or the number of nonmagnetic ferrite layers can be reduced, and a reduction in the height of the laminated substrate can be realized. Moreover, the direct current superimposition characteristic can be improved without adding a further non-magnetic substrate.
  • the non-magnetic paste 35 need not be formed on the conductor patterns 31 of all layers.
  • the magnetic resistance can be changed by changing the number of layers forming the nonmagnetic paste 35, the direct current superposition characteristics as the inductor can be controlled without changing the thickness.
  • nonmagnetic paste 35 eliminates the step existing between the outer peripheral edge portion of the conductor pattern 31 and the end face electrode, pressure is applied to the portion at the time of pressure bonding, and the occurrence of delamination is suppressed. be able to.
  • the non-magnetic paste 35 and the end face electrode do not need to be in contact with each other, and may have a slight gap, for example.
  • the non-magnetic paste 35 is printed with a gap from the end face electrode during manufacturing of the multilayer substrate, the non-magnetic paste 35 is close to or in contact with the end face electrode due to bleeding during printing. become.
  • FIG. 3 is a diagram showing the magnetic substrate in the manufacturing process of the laminated substrate.
  • FIG. 3A a plurality of ceramic green sheets (mother sheets) of a magnetic substrate are prepared. Then, as shown in FIG. 3B, a rectangular hole is punched with a punch or the like at a position that becomes an end face of each laminated substrate after separation.
  • a nonmagnetic paste 35 is formed by printing between the outer peripheral edge of each conductor pattern and the end face electrode.
  • the nonmagnetic paste 35 may be printed with a gap from the end face electrode.
  • a plurality of magnetic substrates are stacked and pressure-bonded.
  • nonmagnetic substrates are arranged in the outermost layer and the inner layer. In this way, a mother laminate is obtained.
  • a rectangular hole is further opened with a punch or the like in a direction (perpendicular direction) different from the rectangular hole previously formed in FIG. 3 (B).
  • the shape of the hole opened in the step of FIG. 3B and the shape of the hole opened in the step of FIG. 3F are not limited to a rectangle, and may be any shape such as an ellipse or a circle.
  • the mother laminate is fired and then later broken to obtain the laminated substrate of the present invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

　非磁性体層を挟む層数を減らし、かつ空隙を意図的に設けることもなく、直流重畳特性を向上させることができる積層型インダクタ素子を提供する。　導体パターン（３１）は、外周縁部のうち端面電極（７５）、端面電極（７６）、端面電極（９５）、および端面電極（９６）に隣接する箇所が、平面視して内側に向かって凹んでいる。すなわち、これらの箇所については、線幅が狭くなっている。さらに、導体パターン（３１）の当該線幅が狭くなっている箇所の外周縁部と、端面電極との間には、非磁性体ペースト（３５）が形成されている。このように、導体パターン（３１）と端面電極との隙間に非磁性体ペースト（３５）を塗布することにより、当該非磁性体ペースト（３５）が塗布された箇所が非磁性体フェライト層（１３）を挿入する場合と同じ機能を有することになる。

Description

積層型インダクタ素子
　この発明は、複数のセラミックグリーンシートに導体パターンを形成して積層してなる積層型インダクタ素子に関するものである。
　従来、磁性体材料からなるセラミックグリーンシートに導体パターンを印刷し、積層してなる積層型インダクタ素子が知られている。
　積層型インダクタ素子をＤＣ－ＤＣコンバータ用チョークコイル等に用いる場合、大きなインダクタンス値が求められる。また、直流抵抗成分が低く、直流重畳特性が高いことが求められる。
　負荷電流の低い領域でのインダクタンス値低下を抑制するためには、磁性体/比磁性体と電極材料間の熱膨張係数差により生じる応力を緩和することが望ましい。このためには、積層体内部に空隙を設けることが提案されている（例えば特許文献１を参照）。
　直流抵抗成分を低くするためには、導体パターンの線幅を太くする、あるいは厚みを厚くする、等が考えられる。ただし、線幅を太くすると、面積を必要とするため、実装面積に制約があることを考慮すると、厚みを厚くすることが好ましい。
　また、直流重畳特性を高くするためには、積層基板の内部に非磁性体層を挟むことが考えられる（例えば特許文献２を参照）。
特開平４－６５８０７号公報 特開２０００－１８２８３４号公報
　しかし、導電パターンの厚みを厚くしたり、応力緩和を行うために導電パターン上に空隙を設けるためのたとえばカーボンペーストなどを設けたりすると、導体パターンや空隙を設ける材料の厚みによって磁性体基板を積層する際に段差が生じる。したがって、導体パターンの縁近傍に圧着時の圧力がかかりにくくなり、焼成後に当該導体パターンがセラミックから剥がれるデラミネーション（層間剥離）が起きる可能性があった。
　また、非磁性体層を挟む場合、非磁性体からなるセラミックグリーンシートを用意する必要があり、積層基板全体の厚みが増すという課題がある。また、多くの非磁性体層を挟むと、負荷電流の低い領域でのインダクタンス値が下がり過ぎる、という課題もある。
　そこで、この発明は、非磁性体層を挟む層数を減らし、直流重畳特性を向上させることができる積層型インダクタ素子を提供することを目的とする。
　本発明の積層型インダクタ素子は、複数の磁性体基板が積層されてなる磁性体層と、複数の非磁性体基板が積層されてなり、最外層に配置される非磁性体層と、前記積層される基板間に設けられたコイルを、積層方向に接続したインダクタと、を備えている。そして、積層型インダクタ素子は、前記磁性体層において、前記素子本体の端面に設けられた端面電極と前記コイルの外周縁部との間に非磁性体が形成されていることを特徴とする。
　このように、コイルの外周縁部と端面電極との隙間に非磁性体（非磁性体ペースト）を塗布することにより、当該非磁性体ペーストが塗布された箇所が非磁性体フェライト層を挟み込む場合と同じ機能を有することになる。したがって、非磁性体フェライト層をさらに挟み込む必要もなく、直流重畳特性を向上させることができる。また、非磁性体ペーストを塗布する層の数を変更することにより、磁気抵抗を変更することができるため、インダクタとしての直流重畳特性を制御することもできる。さらに、非磁性体ペーストは、コイルの外周縁部と端面電極との間の段差をなくすことになるため、圧着時に当該箇所にも圧力がかかり、デラミネーションの発生を抑えることができる。
　なお、コイルは、前記端面電極に隣接する箇所の線幅が、他の箇所よりも狭く、前記比磁性体は、当該狭い箇所の外周縁部と前記端面電極との間に形成されていることが好ましい。
　例えば、コイルの外周縁部のうち端面電極に隣接する箇所を、平面視して内側に向かって凹ませる。これにより、コイルの全体としてはできるだけ線幅を広くして直流抵抗成分を下げながら、端面電極とコイルが接触することを防止する。そして、当該凹み箇所に非磁性体ペーストが塗布されるため、非磁性体用の形成箇所を別途設ける必要なく、当該コイルの外周縁部と端面電極との間に非磁性体を形成することができる。
　なお、非磁性体層は、素子本体の中間層にも配置されている態様としてもよい。
　この発明によれば、焼成後にコイルパターンがセラミックから剥がれるデラミネーションの発生を抑えることができる。また、非磁性ペーストを塗布する層数を制御することによって、磁気抵抗をコントロールすることができ、コイルとしての直流重畳特性を制御することができる。
ＤＣ－ＤＣコンバータの縦断面図である。 ＤＣ－ＤＣコンバータの平面図である。 磁性体基板製造工程を示す図である。
　図１は、本発明の積層基板を備えたＤＣ－ＤＣコンバータモジュールの縦断面構造を模式的に表した図である。
　積層基板は、複数のセラミックグリーンシートを積層した積層体からなる。積層基板は、最外層のうち表面（上面）側から裏面（下面）側に向かって順に、非磁性体フェライト層１１、磁性体フェライト層１２、非磁性体フェライト層１３、磁性体フェライト層１４、および非磁性体フェライト層１５が配置されている。
　図２（Ａ）は、ＤＣ－ＤＣコンバータモジュールの部品搭載状態における最上面（第１層目）の平面図であり、図２（Ｂ）は搭載部品を省略した場合の最上面の平面図である。図２（Ｃ）は、磁性体フェライト層１２のうち、導体パターン３１が形成された磁性体基板の平面図である。図２（Ｄ）は、その下層に配置された磁性体基板の平面図であり、図２（Ｅ）は、さらにその下層に配置された磁性体基板の平面図である。
　図１および図２（Ｂ）に示すように、積層基板の積層方向の最上面には、複数の部品実装用の電極が形成されている。図１および図２（Ｂ）においては、制御ＩＣ５１の入力端子５５と接続される電極２１Ａ、制御ＩＣ５１のグランド端子５６と接続される電極２１Ｂ、制御ＩＣ５１の出力端子５７と接続される電極２１Ｃ、および出力側コンデンサ５２の端子に接続される電極２１Ｄを示す。
　積層基板の積層方向の最下面には、当該ＤＣ－ＤＣコンバータが実装される、実装基板側のランド電極等と接続されるための各種電極が形成されている。図１においては、入力電極２５および出力電極２６を示す。
　図１、および図２（Ａ）～図２（Ｅ）に示すように、積層基板の端面には、端面電極７５、端面電極７６、端面電極９５、および端面電極９６が形成されている。
　図１および図２（Ｂ）に示すように、電極２１Ａは、ビアホールや内部配線を介して端面電極７５と電気的に接続されている。電極２１Ｂは、ビアホールや内部配線を介して端面電極９５と電気的に接続されている。また、電極２１Ｄは、ビアホールや内部配線を介して端面電極７６と電気的に接続されている。
　また、図１に示すように、端面電極７５は、入力電極２５と電気的に接続され、端面電極７６は、出力電極２６と電気的に接続されている。これにより、電極２１Ａは、入力電極２５と電気的に接続される。電極２１Ｄは、出力電極２６と電気的に接続される。端面電極９５および端面電極９６は、最上面の各種電極（例えば部品搭載用の電極２１Ｂ）を最下面のグランド用電極（不図示）に接続する。
　導体パターン３１は、ビアホールにより層間接続されることにより、磁性体フェライト層１２、非磁性体フェライト層１３、および磁性体フェライト層１４を挟んで螺旋状に配線されている。これによりコイル導体が形成され、積層基板がインダクタとして機能し、制御ＩＣ５１や各種コンデンサ等の電子部品を搭載することにより、ＤＣ－ＤＣコンバータモジュールとして機能する。
　例えば、降圧型のＤＣ－ＤＣコンバータである場合、制御ＩＣ５１の出力端子５７に導体パターン３１が接続される。そして、導体パターン３１の出力側は、出力側コンデンサ５２に接続され、出力側コンデンサ５２および導体パターン３１の出力側は、端面電極７６等の各種配線を介して出力電極２６に接続される。
　なお、中間層である非磁性体フェライト層１３は、磁気的には磁性体フェライト層１２および磁性体フェライト層１４間に空隙が存在する場合と等価であるように機能し、インダクタとしての直流重畳特性を向上させるものである。ただし、本発明においては、必須の構成要素ではない。
　最外層の非磁性体フェライト層１１および非磁性体フェライト層１５は、磁性体フェライト層１２および磁性体フェライト層１４の上面側および下面側をそれぞれ被覆する機能を有する。また、相対的に熱収縮率の高い磁性体フェライト層１２および磁性体フェライト層１４を、相対的に熱収縮率の低い非磁性体フェライト層１１および非磁性体フェライト層１５で挟みこむことで、焼成により素子全体を圧縮して強度を向上させるために設けられている。
　そして、図２（Ｃ）～図２（Ｅ）に示すように、本実施形態の導体パターン３１は、外周縁部のうち端面電極７５、端面電極７６、端面電極９５、および端面電極９６に隣接する箇所が、平面視して内側に向かって凹んでいる。すなわち、これらの箇所については、線幅が狭くなっている。これにより、導体パターン３１の全体としてはできるだけ線幅を広くして導体パターン３１自体の直流抵抗成分を下げながら、各端面電極と導体パターン３１が接触することを防止することができる。ただし、このように導体パターン３１の一部の線幅を狭くすることは、本発明において必須の構成要素ではない。
　そして、図２（Ｃ）乃至図２（Ｅ）に示すように、導体パターン３１の当該線幅が狭くなっている箇所の外周縁部と、端面電極との間には、非磁性体ペースト３５が形成されている。
　本実施形態の積層基板は、このように、導体パターン３１と端面電極との隙間に非磁性体ペースト３５を形成することにより、当該非磁性体ペースト３５が形成された箇所が非磁性体フェライト層１３を挿入する場合と同じ機能を有することになる。したがって、上述した非磁性体フェライト層１３をなくす、あるいは非磁性体フェライト層の枚数を減らすことができ、積層基板として低背化を実現することができる。また、さらなる非磁性体基板を追加することなく、直流重畳特性を向上させることができる。
　なお、非磁性体ペースト３５は、全ての層の導体パターン３１に形成されている必要はない。特に、非磁性体ペースト３５を形成する層の数を変更することにより、磁気抵抗を変更することができるため、厚みを変更することなく、インダクタとしての直流重畳特性を制御することもできる。
　さらに、非磁性体ペースト３５は、導体パターン３１の外周縁部と端面電極との間に存在していた段差をなくすことになるため、圧着時に当該箇所に圧力がかかり、デラミネーションの発生を抑えることができる。
　なお、非磁性体ペースト３５と端面電極は、接触させる必要はなく、例えばわずかに隙間が空いていてもよい。特に、積層基板の製造時に、端面電極と隙間を空けて非磁性体ペースト３５を印刷すると、印刷時の滲みにより当該非磁性体ペースト３５が端面電極に接触する程度に近接する、あるいは接触することになる。
　次に、上記積層基板の製造方法について説明する。図３は、積層基板の製造工程のうち、磁性体基板について示した図である。
　まず、図３（Ａ）に示すように、磁性体基板のセラミックグリーンシート（マザーシート）を複数、用意する。そして、図３（Ｂ）に示すように、個片化後に各積層基板の端面となる位置にパンチ等で矩形状の孔を開ける。
　そして、図３（Ｃ）に示すように、図３（Ｂ）で開けた孔に導電性材料を埋めるとともに、内部配線（導体パターン３１）を形成する。
　その後、図３（Ｄ）に示すように、各導体パターンの外周縁部と端面電極との間に、非磁性体ペースト３５を印刷により形成する。本実施形態では、導体パターン３１の内側に向かって凹んでいる箇所を非磁性体ペースト３５で埋める例を示しているが、当該凹んでいる箇所を全て埋める必要はない。例えば、上述したように、端面電極と隙間を空けて非磁性体ペースト３５を印刷してもよい。
　その後、図３（Ｅ）に示すように、複数の磁性体基板を積層し、圧着する。なお、図示はしていないが、このとき、最外層および内層に非磁性体基板が配置される。このようにして、マザー積層体を得る。
　最後に、図３（Ｆ）に示すように、図３（Ｂ）で先に開けた矩形状の孔とは異なる方向（直交する方向）にパンチ等でさらに矩形状の孔を開ける。なお、図３（Ｂ）の工程で開ける孔の形状、および図３（Ｆ）の工程で開ける孔の形状は、矩形に限らず、楕円や円形等、どのような形状であってもよい。
　これにより、図３（Ｆ）の工程で開けた矩形状の孔がスルーホールとなり、図３（Ｂ）の工程で開けた矩形状の孔（導電性材料が埋められたもの）が端面電極となる。
　そして、このマザー積層体を焼成して、後にブレイクすることで、本発明の積層基板が得られる。
１１，１３，１５…非磁性体フェライト層
１２，１４…磁性体フェライト層
２１Ａ，２１Ｂ，２１Ｃ，２１Ｄ…電極
２５…入力電極
２６…出力電極
３１…導体パターン
３５…非磁性体ペースト
７５，７６，９５，９６…端面電極

Claims (3)

  1. 　複数の磁性体基板が積層されてなる磁性体層と、
    　複数の非磁性体基板が積層されてなり、最外層に配置される非磁性体層と、
    　前記積層される基板間に設けられたコイルを、積層方向に接続したインダクタと、
    　を備えた積層型インダクタ素子であって、
    　前記磁性体層において、前記素子本体の端面に設けられた端面電極と前記コイルの外周縁部との間に非磁性体が形成されていることを特徴とする積層型インダクタ素子。
  2. 　前記コイルは、前記端面電極に隣接する箇所の線幅が、他の箇所よりも狭く、
    　前記比磁性体は、当該狭い箇所の外周縁部と前記端面電極との間に形成されていることを特徴とする請求項１に記載の積層型インダクタ素子。
  3. 　前記非磁性体層は、素子本体の中間層にも配置されていることを特徴とする請求項１または請求項２に記載の積層型インダクタ素子。
PCT/JP2013/069587 2012-11-01 2013-07-19 積層型インダクタ素子 Ceased WO2014069050A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201380055213.8A CN104756207B (zh) 2012-11-01 2013-07-19 层叠型电感元件
JP2014544346A JP6048509B2 (ja) 2012-11-01 2013-07-19 積層型インダクタ素子
US14/672,774 US9601253B2 (en) 2012-11-01 2015-03-30 Laminated-type inductance device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012242156 2012-11-01
JP2012-242156 2012-11-01

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/672,774 Continuation US9601253B2 (en) 2012-11-01 2015-03-30 Laminated-type inductance device

Publications (1)

Publication Number Publication Date
WO2014069050A1 true WO2014069050A1 (ja) 2014-05-08

Family

ID=50626976

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/069587 Ceased WO2014069050A1 (ja) 2012-11-01 2013-07-19 積層型インダクタ素子

Country Status (4)

Country Link
US (1) US9601253B2 (ja)
JP (1) JP6048509B2 (ja)
CN (1) CN104756207B (ja)
WO (1) WO2014069050A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015198159A (ja) * 2014-04-01 2015-11-09 Fdk株式会社 積層インダクタ
JP2016149427A (ja) * 2015-02-12 2016-08-18 Tdk株式会社 積層インピーダンス素子及び積層インピーダンス素子の製造方法
JPWO2014155811A1 (ja) * 2013-03-25 2017-02-16 株式会社村田製作所 積層型インダクタ素子の製造方法、積層型インダクタ素子、及び積層体

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11277067B2 (en) 2016-03-03 2022-03-15 Delta Electronics, Inc. Power module and manufacturing method thereof
US12058814B2 (en) 2016-03-03 2024-08-06 Delta Electronics (Shanghai) Co., Ltd. Power module and manufacturing method thereof
CN111952293B (zh) * 2019-05-15 2022-07-01 台达电子企业管理（上海）有限公司 功率模块及其制造方法
JP2020061410A (ja) * 2018-10-05 2020-04-16 株式会社村田製作所 積層型電子部品
JP6919641B2 (ja) 2018-10-05 2021-08-18 株式会社村田製作所 積層型電子部品

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281379A (ja) * 2006-04-11 2007-10-25 Fdk Corp 積層インダクタ
WO2009150921A1 (ja) * 2008-06-12 2009-12-17 株式会社村田製作所 電子部品
WO2010150602A1 (ja) * 2009-06-24 2010-12-29 株式会社村田製作所 電子部品及びその製造方法
JP2011091269A (ja) * 2009-10-23 2011-05-06 Taiyo Yuden Co Ltd 積層インダクタ
WO2012140805A1 (ja) * 2011-04-11 2012-10-18 株式会社村田製作所 積層型インダクタ素子およびその製造方法
WO2012144103A1 (ja) * 2011-04-19 2012-10-26 株式会社村田製作所 積層型インダクタ素子及び製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2987176B2 (ja) 1990-07-06 1999-12-06 ティーディーケイ株式会社 積層型インダクタおよび積層型インダクタの製造方法
JP2000182834A (ja) 1998-12-10 2000-06-30 Tokin Corp 積層型インダクタンス素子及びその製造方法
JP3621300B2 (ja) * 1999-08-03 2005-02-16 太陽誘電株式会社 電源回路用積層インダクタ
JP2003229311A (ja) * 2002-01-31 2003-08-15 Tdk Corp コイル封入圧粉磁芯およびその製造方法、コイルおよびその製造方法
US7719398B2 (en) * 2005-01-07 2010-05-18 Murata Manufacturing Co., Ltd. Laminated coil
WO2007072612A1 (ja) * 2005-12-23 2007-06-28 Murata Manufacturing Co., Ltd. 積層コイル部品及びその製造方法
JP5281090B2 (ja) * 2008-07-30 2013-09-04 太陽誘電株式会社 積層インダクタ、その製造方法、及び積層チョークコイル

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281379A (ja) * 2006-04-11 2007-10-25 Fdk Corp 積層インダクタ
WO2009150921A1 (ja) * 2008-06-12 2009-12-17 株式会社村田製作所 電子部品
WO2010150602A1 (ja) * 2009-06-24 2010-12-29 株式会社村田製作所 電子部品及びその製造方法
JP2011091269A (ja) * 2009-10-23 2011-05-06 Taiyo Yuden Co Ltd 積層インダクタ
WO2012140805A1 (ja) * 2011-04-11 2012-10-18 株式会社村田製作所 積層型インダクタ素子およびその製造方法
WO2012144103A1 (ja) * 2011-04-19 2012-10-26 株式会社村田製作所 積層型インダクタ素子及び製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014155811A1 (ja) * 2013-03-25 2017-02-16 株式会社村田製作所 積層型インダクタ素子の製造方法、積層型インダクタ素子、及び積層体
JP2015198159A (ja) * 2014-04-01 2015-11-09 Fdk株式会社 積層インダクタ
JP2016149427A (ja) * 2015-02-12 2016-08-18 Tdk株式会社 積層インピーダンス素子及び積層インピーダンス素子の製造方法

Also Published As

Publication number Publication date
US9601253B2 (en) 2017-03-21
CN104756207A (zh) 2015-07-01
US20150206643A1 (en) 2015-07-23
JPWO2014069050A1 (ja) 2016-09-08
CN104756207B (zh) 2017-04-05
JP6048509B2 (ja) 2016-12-21

Similar Documents

Publication Publication Date Title
JP6048509B2 (ja) 積層型インダクタ素子
US8159322B2 (en) Laminated coil
KR100664999B1 (ko) 적층코일부품 및 그 제조방법
US8736413B2 (en) Laminated type inductor element and manufacturing method therefor
US8810352B2 (en) Laminated inductor element and manufacturing method thereof
JP6070900B2 (ja) 積層コイル部品、およびその製造方法
WO2012144103A1 (ja) 積層型インダクタ素子及び製造方法
US9204545B2 (en) Multilayer substrate
JP5716391B2 (ja) コイル内蔵基板
JP3554784B2 (ja) 積層セラミック電子部品及びその製造方法
JP2001176725A (ja) 積層電子部品
US6551426B2 (en) Manufacturing method for a laminated ceramic electronic component
JP5935506B2 (ja) 積層基板およびその製造方法
US6627021B2 (en) Method of manufacturing laminated ceramic electronic component and method of manufacturing laminated inductor
JP5691821B2 (ja) 積層型インダクタ素子の製造方法
JP2001307937A (ja) 積層セラミック電子部品の製造方法
WO2014030471A1 (ja) 積層基板およびその製造方法
CN205092106U (zh) 层叠型电感元件以及dc-dc转换器模块
KR20130123632A (ko) 적층 인덕터 및 그 제조방법
JP2005311223A (ja) 積層セラミック電子部品の製造方法
KR20150009283A (ko) 칩 인덕터, 칩 인덕터용 내부전극 제조 방법 및 이를 이용한 칩 인덕터 제조 방법
WO2005043566A1 (ja) 積層型磁性部品及びその製造方法並びに積層型磁性部品用積層体の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13852171

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014544346

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13852171

Country of ref document: EP

Kind code of ref document: A1