JP5691821B2 - 積層型インダクタ素子の製造方法 - Google Patents

Description

この発明は、積層型インダクタ素子の製造方法に関するもので、特に、積層型インダクタ素子におけるコイル導体をより厚くすることを可能にするための改良に関するものである。

積層型インダクタ素子は、たとえばフェライトからなる複数の磁性体層が積層されてなる積層体と、磁性体層間に設けられたコイル導体によって少なくとも一部が構成されたインダクタとを備えている。積層型インダクタ素子においては、通常、複数のコイル導体が積層方向に整列して設けられ、複数のコイル導体は、磁性体層を貫通するビアホール導体によって順次接続される。

積層型インダクタ素子は、たとえば、マイクロＤＣ−ＤＣコンバータにおけるコイルを構成するために用いられる。このような用途に向けられる積層型インダクタ素子の場合、より大きなインダクタンス値および負荷電流値が求められるため、コイル導体はより厚い方が好ましい。

他方、積層型インダクタ素子を製造するにあたっては、通常、導電性ペーストを用いて磁性体層となるセラミックグリーンシート上にコイル導体を形成し、次いで、コイル導体が形成された複数のセラミックグリーンシートを積層することによって生の積層体を得た後、生の積層体を焼成する、各工程が実施される。

上述した製造方法を採用しながら、コイル導体をより厚く形成すると、コイル導体が位置する部分とそうでない部分との間での厚みの差がより大きくなり、そのため、積層工程において、コイル導体が不所望に変形したり、隣り合うセラミックグリーンシート間で適正な密着状態が得られなかったり、積層時に位置ずれが生じたりすることがある。この問題は、コイル導体の積層数が増えるほど、またコイル導体の厚みが増すほど、より顕著になる。

上述の問題を解決し得る技術が、たとえば、特開２００８−１３０７３６号公報（特許文献１）および特開２００２−１６４２１５号公報（特許文献２）に記載されている。

特許文献１では、（１）非磁性体層となるセラミックグリーンシート上にコイル導体を形成した後、コイル導体の周囲にコイル導体とほぼ同じ厚みの磁性体層となる磁性体ペーストを印刷してなる、複合シートを積層する第１の方法、および、（２）非磁性体層となるセラミックグリーンシート上における、コイル導体のパターンに相応する部分を除く領域に磁性体層となる磁性体ペーストを印刷した後、磁性体層とほぼ同じ厚みのコイル導体を形成してなる、複合シートを積層する第２の方法が開示されている。

また、特許文献２では、磁性体グリーンシート上にコイル導体が配設され、かつコイル導体の周囲に、コイル導体の厚みとほぼ同じ厚みを有するセラミック層が配設された構造を有する、複数の電極配設シートを積層することが開示されている。

上記特許文献１および２に記載の技術を、図８および図９を参照しながら、より一般化して説明する。

まず、図８に示すように、複数のセラミックグリーンシート１が用意される。そして、各セラミックグリーンシート１上に、コイル導体２が導電性ペーストを印刷することにより形成されるとともに、コイル導体２の外側にコイル導体２とほぼ同じ厚みの絶縁層３がセラミックペーストを印刷することにより形成される。

次に、図９に示すように、コイル導体２および絶縁層３が形成された複数のセラミックグリーンシート１が積層され、かつ圧着され、それによって、生の積層体４が得られる。

この方法に従えば、コイル導体２を厚くしても、さらにはコイル導体２の積層数が増えても、コイル導体２が位置する部分とそうでない部分との間での厚みの差が絶縁層３によって吸収されるので、積層工程において、コイル導体２が不所望に変形したり、セラミックグリーンシート１間で適正な密着状態が得られなかったり、積層時に位置ずれが生じたりする、といった不都合をある程度緩和することができる。

しかしながら、図８および図９に図示されるように、コイル導体２は、導電性ペーストの印刷により形成されるため、導電性ペーストに働く表面張力等の影響で、その断面形状において、中央部が厚く、周縁部が薄くなる傾向がある。絶縁層３においても、同様の断面形状となる傾向がある。

したがって、積層工程において、コイル導体２が不所望に変形したり、位置ずれが生じたりする、といった問題を完全に解決することはできない。

また、特許文献１に記載の第２の方法に相当する方法、すなわち、絶縁層３を形成した後、コイル導体２を形成する方法を採用する場合には、コイル導体２の輪郭がにじみやすい。これは、絶縁層３が中央部で厚く、周縁部で薄い断面形状をとるためである。絶縁層３は、コイル導体２を形成する導電性ペーストを遮る壁としての役割を十分に果たせなく、図１０に示すように、コイル導体２を形成する導電性ペーストが絶縁層３に乗り上げやすく、その結果、コイル導体２の輪郭がにじみやすい。

上述したコイル導体２の輪郭のにじみは、当該コイル導体２に近接して配置される他のコイル導体等の他の回路要素との間での不所望な電気的短絡の問題を引き起こすことがある。

特開２００８−１３０７３６号公報 特開２００２−１６４２１５号公報

そこで、この発明の目的は、上述したような問題を解決し得る積層型インダクタ素子の製造方法を提供しようとすることである。

この発明は、セラミックグリーンシート上にコイル導体を形成する工程と、コイル導体が形成されたセラミックグリーンシートを含む複数のセラミックグリーンシートを積層し、それによって生の積層体を得る工程と、生の積層体を焼成する工程と、を備える、積層型インダクタ素子の製造方法に向けられるものであって、上述した技術的課題を解決するため、コイル導体を形成する工程を次のように実施することを特徴としている。

すなわち、コイル導体を形成するため、まず、セラミックグリーンシート上に、形成されるべきコイル導体の一部となるものであって、コイル導体の輪郭の少なくとも一部に沿って延びるコイル周縁部を、導電性ペーストによって形成する、第１の工程が実施される。次いで、第１の工程の後、セラミックグリーンシート上の、形成されるべきコイル導体の輪郭の外側に広がる領域に、セラミックペーストを用いて絶縁層を形成する、第２の工程が実施される。次いで、第２の工程の後、セラミックグリーンシート上の、絶縁層によって囲まれた領域であって、コイル周縁部の内側に、形成されるべきコイル導体の、コイル周縁部を除く部分となるコイル主要部を導電性ペーストによって形成する第３の工程が実施される。

積層型インダクタ素子にビアホール導体が形成される場合には、第２の工程の後に、セラミックグリーンシートに貫通孔を形成する工程、および導電体を貫通孔に充填することによってビアホール導体を形成する工程が実施されることが好ましい。

生の積層体を得る工程において、コイル導体がそれぞれ形成された複数のセラミックグリーンシートを積層する工程が実施される場合には、上記ビアホール導体は、異なるセラミックグリーンシート上にそれぞれ形成されたコイル導体を積層方向に接続するためのビアホール導体を含むことが好ましい。

インダクタンス特性を向上させることができる点で、コイル導体が形成されたセラミックグリーンシートおよび絶縁層は、ともに、磁性体セラミックを含むことが好ましい。

また、材料コストを低減できる点で、コイル主要部の材料がコイル周縁部の材料と等しいことが好ましい。

また、絶縁層、コイル周縁部およびコイル主要部の各々の厚み方向の高さが互いに等しいことが好ましい。

この発明によれば、コイル周縁部をコイル主要部よりも先に形成するので、コイル主要部を形成する段階では、コイル周縁部が既に形成されている。したがって、コイル主要部を形成する際に、コイル主要部の輪郭ににじみが多少生じたとしても、コイル主要部を形成する導電性ペーストの一部がコイル周縁部に乗り上げるだけとすることができ、よって、見かけ上、にじみの問題を顕在化させないようにすることができる。その結果、コイル導体の輪郭のにじみに起因して引き起こされ得る、他のコイル導体等の他の回路要素との間での不所望な電気的短絡の問題を生じにくくすることができる。

なお、この発明では、コイル周縁部は、コイル導体の全輪郭に沿って形成される場合に限らず、コイル導体の輪郭の一部にのみ沿って形成される場合も含む。すなわち、上述した電気的短絡の問題が生じ得る箇所についてのみ、コイル導体の輪郭に沿ってコイル周縁部が形成されていれば十分である。

また、この発明によれば、コイル周縁部を形成し、次いで、形成されるべきコイル導体の輪郭の外側にセラミックペーストからなる絶縁層を形成した後に、コイル主要部を形成するようにしているので、コイル導体の厚みを容易に厚くすることができるとともに、コイル導体において、より矩形に近い断面形状を得ることが容易である。

また、上述した絶縁層の存在により、積層工程において、コイル導体が不所望に変形したり、セラミックグリーンシート間で適正な密着状態が得られなかったり、積層時に位置ずれが生じたりする、といった不都合を生じにくくすることができる。特に、絶縁層、コイル周縁部およびコイル主要部の各々の厚み方向の高さが互いに等しいとき、上述した不都合をより生じにくくすることができる。

この発明の一実施形態による積層型インダクタ素子の製造方法、特に、コイル導体５１の形成方法を工程順に説明するためのセラミックグリーンシート５２の平面図である。 図１（２）の線II−IIに沿う拡大断面図である。 図１（３）の線III−IIIに沿う拡大断面図である。 図１（４）の線IV−IVに沿う拡大断面図である。 図１（５）の線Ｖ−Ｖに沿う拡大断面図である。 この発明に係る製造方法によって製造される積層型インダクタ素子１１を図解的に示すとともに、この積層型インダクタ素子１１を用いて構成される降圧型ＤＣ−ＤＣコンバータ１０を示す断面図である。 図６に示した降圧型ＤＣ−ＤＣコンバータ１０の等価回路図である。 特許文献１および２に記載の技術を説明するためのもので、複数のセラミックグリーンシート１上にコイル導体２および絶縁層３が形成された状態を示す断面図である。 図８に示したコイル導体２および絶縁層３が形成された複数のセラミックグリーンシート１を積層しかつ圧着して得られた生の積層体４を示す断面図である。 特許文献１および２に記載の技術の問題点を説明するためのもので、コイル導体２を形成する導電性ペーストが絶縁層３に乗り上げた状態を示す断面図である。

まず、図６および図７を参照して、この発明に係る製造方法によって製造される積層型インダクタ素子の一例について説明する。図６および図７には、積層型インダクタ素子１１を用いて構成される降圧型ＤＣ−ＤＣコンバータ１０が示されている。

図６に示すように、積層型インダクタ素子１１は、上から順に、非磁性体層１２、磁性体層１３、非磁性体層１４、磁性体層１５および非磁性体層１６が積層されてなる積層体１７を備えている。非磁性体層１２、１４および１６は、たとえば非磁性フェライトからなり、磁性体層１３および１５は、たとえば磁性フェライトからなる。なお、図６において、たとえば磁性体層１３および１５の各々は、一体物として図示されているが、複数の層から構成されていてもよい。

積層型インダクタ素子１１は、また、積層体１７の内部または外部に設けられる導体を備えている。導体としては、磁性体層１３および１５に設けられる複数のコイル導体１８がある。複数のコイル導体１８は、破線で示したビアホール導体１９を介して順次積層方向に接続されることによって全体として螺旋状に延びるコイルを構成している。このコイルは、図７に示したコイルＬに対応している。

また、図６には、積層体１７の内部に形成される導体として、積層体１７の積層方向に延びるビアホール導体２０〜２５、積層体１７の主面に平行に延びる内部導体膜２６および２７が図示されている。ビアホール導体２０、２１および２４は、積層体１７の上方主面において接続端子を与えるように露出している。

さらに、図６には、積層体１７の外表面に形成される導体として、積層体１７の上方主面に形成される端子導体２８および２９、ならびに積層体１７の下方主面に形成される端子導体３０、３１および３２が図示されている。

図６に示した積層型インダクタ素子１１において、磁性体層１３および１５間に非磁性体層１４を介在させたのは、磁気飽和を生じにくくし、直流重畳特性を向上させ、積層型インダクタ素子１１を、大電流でも使用可能とするためである。

以上のような積層型インダクタ素子１１に、表面実装型電子部品としてのＩＣチップ３３およびチップコンデンサ３４が実装されて、降圧型ＤＣ−ＤＣコンバータ１０が構成される。ＩＣチップ３３は、バンプ３５、３６および３７を介して、ビアホール導体２０、２１および２４の各露出端にそれぞれ電気的に接続される。チップコンデンサ３４は、図示しないはんだを介して、端子導体２８および２９にそれぞれ電気的に接続される。

図７に示した降圧型ＤＣ−ＤＣコンバータ１０の等価回路図において、図６で用いた参照符号が対応の要素に付されている。降圧型ＤＣ−ＤＣコンバータ１０は、コイル導体１８によって与えられるコイルＬ、チップコンデンサ３４によって与えられるコンデンサＣ、およびＩＣチップ３３を備える。

ＩＣチップ３３には、たとえばＭＯＳＦＥＴによって構成される第１および第２のスイッチング素子３８および３９とドライバ４０との機能が備えられている。第１のスイッチング素子３８と第２のスイッチング素子３９とは、ドライバ４０によって、交互にオン／オフするように制御される。

また、図６に示した端子導体３０は入力端子Ｖinとして機能し、端子導体３１はグラウンド端子ＧＮＤとして機能し、端子導体３２は出力端子Ｖoutとして機能する。

降圧型ＤＣ−ＤＣコンバータ１０は、スイッチング技術を利用して、ある直流電圧を、より低い直流電圧に変換するものである。まず、入力端子Ｖinから入力された一定の入力電圧は、ＩＣチップ３３内の第１のスイッチング素子３８と第２のスイッチング素子３９とで矩形波状にチョッピングされ、コイルＬとコンデンサＣによって構成されるローパスフィルタで平滑化されて、目的の直流出力電圧が出力端子Ｖoutから取り出される。

このような降圧型ＤＣ−ＤＣコンバータ１０において用いられるコイルＬに対しては、通常のものより、かなり大きなインダクタンス値および負荷電流値が求められる。すなわち、積層型インダクタ素子１１の内部に形成されるコイル導体１８がより厚くされることが望まれる。そのため、コイル導体１８の形成にあたっては、図１および図２を参照して以下に説明するような方法が有利に採用される。なお、図１および図２には、図６に示したコイル導体１８の形成方法に限らず、より一般化されたコイル導体の形成方法が図示されている。この形成方法によって形成されたコイル導体５１は、図１（５）および図５に図示されている。

まず、図１（１）に示すように、セラミックグリーンシート５２が用意される。このセラミックグリーンシート５２は、磁性体セラミックを含むものであることが好ましい。

次に、図１（２）および図２に示すように、セラミックグリーンシート５２上に、形成されるべきコイル導体５１の一部となるものであって、コイル導体５１の輪郭に沿って延びるコイル周縁部５３が、導電性ペーストの印刷によって形成される。

次に、図１（３）および図３に示すように、セラミックグリーンシート５２上の、形成されるべきコイル導体５１の輪郭の外側に広がる領域に、セラミックペーストを用いて絶縁層５４が印刷により形成される。このセラミックペーストは、磁性体セラミックを含むことが好ましく、また、セラミックグリーンシート５２と同じセラミック材料を含むことが好ましい。

次に、図１（４）および図４に示すように、セラミックグリーンシート５２に貫通孔が形成され、貫通孔に導電体が充填されることによって、いくつかのビアホール導体５５および５６が形成される。導電体としては、たとえば導電性ペーストが用いられ、ビアホール導体５５および５６の形成のため、導電性ペーストが貫通孔に充填される。コイル周縁部５３に囲まれた領域に形成されたビアホール導体５６は、図６に示したビアホール導体１９に相当するもので、セラミックグリーンシート５２上のコイル導体５１と、セラミックグリーンシート５２に隣接して積層される別のセラミックグリーンシート上に形成されたコイル導体とを積層方向に接続するためのものである。また、ビアホール導体５５を形成する貫通孔については、セラミックグリーンシート５２だけでなく、絶縁層５４をも貫通するように設けられる。

次に、図１（５）および図５に示すように、セラミックグリーンシート５２上の、絶縁層５４によって囲まれた領域であって、コイル周縁部５３の内側に、コイル主要部５７が導電性ペーストを印刷することによって形成される。コイル主要部５７は、形成されるべきコイル導体５１の、コイル周縁部５３を除く部分を構成するものである。

図５からわかるように、絶縁層５４、コイル周縁部５３およびコイル主要部５７の各々の厚み方向の高さは、互いに等しいことが好ましい。

コイル主要部５７を形成する導電性ペーストは、コイル周縁部５３を形成する導電性ペーストと同じ材料のものを使う方がコスト面では好ましいが、よりコイル導体の厚みを厚くするような場合は、コイル周縁部５３を形成する導電性ペーストを高粘度のものにし、コイル主要部５７を形成する導電性ペーストを低粘度のものにすることで、コイル導体の厚みと平坦性を両立させる方法もあり得る。

以上のようにして、未焼結のコイル導体５１が形成される。その後、焼成工程が実施され、焼結したコイル導体５１が得られる。

上述の図１（５）および図５に示したコイル主要部５７を形成する際に、コイル主要部５７の輪郭ににじみが多少生じたとしても、コイル主要部５７を形成する導電性ペーストの一部がコイル周縁部５３に乗り上げるだけとすることができ、よって、見かけ上、にじみの問題を顕在化させないようにすることができる。その結果、コイル導体５１の輪郭のにじみに起因して引き起こされ得る、他のコイル導体等の他の回路要素との間での不所望な電気的短絡の問題を生じにくくすることができる。

なお、この実施形態では、コイル周縁部５３は、コイル導体５１の全輪郭に沿って形成されているが、コイル導体の輪郭の一部にのみ沿って形成されていてもよい。すなわち、上述した電気的短絡の問題が生じ得る箇所についてのみ、コイル導体の輪郭に沿ってコイル周縁部が形成されてもよい。図６を参照して説明すると、たとえば、「Ａ」で示した箇所では、コイル導体１８とビアホール導体２０とが接近しており、電気的短絡の問題が生じやすい。したがって、コイル導体１８にあっては、たとえばビアホール導体２０の近傍においてのみ、コイル周縁部を形成する変形例も可能である。

また、この実施形態によれば、コイル周縁部５３を形成し、次いで、形成されるべきコイル導体５１の輪郭の外側にセラミックペーストからなる絶縁層５４を形成した後に、コイル主要部５７を形成するようにしているので、コイル導体５１の厚みを容易に厚くすることができるとともに、コイル導体５１において、図５に示すように、より矩形に近い断面形状を得ることができる。

次に、以上説明したコイル導体の形成方法が採り入れられて実施される積層型インダクタ素子１１の製造方法について、再び図６を参照して説明する。

まず、磁性体層１３および１５ならびに非磁性体層１２、１４および１６の各々となるべきセラミックグリーンシートが用意される。これらセラミックグリーンシートは、所望のセラミック原料粉末に、バインダ、可塑剤、湿潤剤、分散剤等を加えてスラリー化し、これをシート状に成形して得られるものである。

次に、特定のセラミックグリーンシート上に導電性ペーストを印刷することによって、コイル導体１８、内部導体膜２６および２７、ならびに端子導体２８〜３２が形成され、また、特定のセラミックグリーンシートに貫通孔を形成し、貫通孔に導電性ペーストを充填することによって、ビアホール導体１９〜２５が形成される。

ここで、コイル導体１８およびビアホール導体１９の形成、ならびにビアホール導体２０、２１、２２および２３の各一部の形成には、図１および図２を参照して前述した形成方法が採用される。

コイル導体１８、内部導体膜２６および２７、端子導体２８〜３２、ならびにビアホール導体１９〜２５を形成するための導電性ペーストに含まれる導電性金属は、銀または銀／パラジウムを主成分としているものであることが好ましい。

次に、磁性体層１３および１５ならびに非磁性体層１２、１４および１６の各々を形成するため、所定の枚数のセラミックグリーンシートが所定の順序で積層され、次いで圧着されることにより、積層体１７の未焼結状態のものが得られる。

上述した積層工程において、図１および図３〜図５に示した絶縁層５４の存在により、肉厚のコイル導体１８が不所望に変形したり、セラミックグリーンシート間で適正な密着状態が得られなかったり、積層時に位置ずれが生じたりする、といった不都合を生じにくくすることができる。特に、図５に示すように、絶縁層５４、コイル周縁部５３およびコイル主要部５７の各々の厚み方向の高さが互いに等しいとき、上述した不都合をより生じにくくすることができる。

なお、以上のような工程が、複数の積層型インダクタ素子１１を同時に製造するための集合状態のマザー積層体について実施される場合には、この集合状態のマザー積層体を後で分割することを容易にするため、分割溝が形成される。

次に、未焼結の積層体が焼成され、それによって、焼結した積層体１７が得られる。

次に、積層体１７の表面に露出している端子導体２８〜３２に、必要に応じて、めっき処理が施される。たとえば、電気めっきが実施され、それによって、ニッケルめっき膜および錫めっき膜が順次形成される。めっき処理は、無電解めっきによってもよく、この場合には、たとえばニッケルめっき膜および金めっき膜が順次形成される。

上述のめっき処理工程において電気めっきが適用されるとき、積層体１７の表面には、磁性体層１３および１５ではなく、非磁性体層１２および１６が位置しているので、積層体１７の表面における端子導体２８〜３２以外の部分にまでめっき膜が析出するといった、めっき膜の異常析出を生じにくくすることができる。一般に、非磁性体層１２および１６は、磁性体層１３および１５に比べて、電気伝導率が低いからである。

次に、降圧型ＤＣ−ＤＣコンバータ１０を得るため、図６に示すように、ＩＣチップ３３およびチップコンデンサ３４が搭載される。なお、本発明の積層型インダクタを用いたＤＣ−ＤＣコンバータとしては降圧型に限らず、昇圧型、昇降圧型、極性反転型等にも適用できることは言うまでもない。

そして、以上の工程が集合状態のマザー積層体に対して実施されている場合には、前述した分割溝に沿って分割する工程が実施され、個々の積層型インダクタ素子１１が取り出される。積層型インダクタ素子１１には、図示しないが、必要に応じて、金属カバーが取り付けられる。

以上の説明では、焼成工程の前に分割溝が形成されたが、分割溝を形成せずに、焼成工程前に、集合状態のマザー積層体を分割し、個々の積層型インダクタ素子１１のための積層体１７の生の状態のものを取り出すようにしてもよい。

１１ 積層型インダクタ素子
１２，１４，１６ 非磁性体層
１３，１５ 磁性体層
１７ 積層体
１８，５１ コイル導体
１９〜２５，５５，５６ ビアホール導体
５２ セラミックグリーンシート
５３ コイル周縁部
５４ 絶縁層
５７ コイル主要部

Claims (6)

1. セラミックグリーンシート上にコイル導体を形成する工程と、前記コイル導体が形成されたセラミックグリーンシートを含む複数のセラミックグリーンシートを積層し、それによって生の積層体を得る工程と、前記生の積層体を焼成する工程と、を備える、積層型インダクタ素子の製造方法であって、
   前記コイル導体を形成する工程は、
   前記セラミックグリーンシート上に、形成されるべきコイル導体の一部となるものであって、コイル導体の輪郭の少なくとも一部に沿って延びるコイル周縁部を、導電性ペーストによって形成する、第１の工程と、
   前記第１の工程の後、前記セラミックグリーンシート上の、形成されるべきコイル導体の輪郭の外側に広がる領域に、セラミックペーストを用いて絶縁層を形成する、第２の工程と、
   前記第２の工程の後、前記セラミックグリーンシート上の、前記絶縁層によって囲まれた領域であって、前記コイル周縁部の内側に、形成されるべきコイル導体の、前記コイル周縁部を除く部分となるコイル主要部を導電性ペーストによって形成する第３の工程と、
   を備える、積層型インダクタ素子の製造方法。
2. 前記第２の工程の後に、前記セラミックグリーンシートに貫通孔を形成する工程、および導電体を前記貫通孔に充填することによってビアホール導体を形成する工程をさらに備える、請求項１に記載の積層型インダクタ素子の製造方法。
3. 前記生の積層体を得る工程は、前記コイル導体がそれぞれ形成された複数の前記セラミックグリーンシートを積層する工程を含み、前記ビアホール導体は、異なる前記セラミックグリーンシート上にそれぞれ形成された前記コイル導体を積層方向に接続するためのビアホール導体を含む、請求項２に記載の積層型インダクタ素子の製造方法。
4. 前記コイル導体が形成されたセラミックグリーンシートおよび前記絶縁層は、ともに、磁性体セラミックを含む、請求項１ないし３のいずれかに記載の積層型インダクタ素子の製造方法。
5. 前記コイル主要部の材料が、前記コイル周縁部の材料と等しい、請求項１ないし４のいずれかに記載の積層型インダクタ素子の製造方法。
6. 前記絶縁層、前記コイル周縁部および前記コイル主要部の各々の厚み方向の高さが互いに等しい、請求項１ないし５のいずれかに記載の積層型インダクタ素子の製造方法。

Images