[go: up one dir, main page]

WO2014045775A1 - 回路内蔵基板および複合モジュール - Google Patents

回路内蔵基板および複合モジュール Download PDF

Info

Publication number
WO2014045775A1
WO2014045775A1 PCT/JP2013/072058 JP2013072058W WO2014045775A1 WO 2014045775 A1 WO2014045775 A1 WO 2014045775A1 JP 2013072058 W JP2013072058 W JP 2013072058W WO 2014045775 A1 WO2014045775 A1 WO 2014045775A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
substrate
substrate body
main surface
magnet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2013/072058
Other languages
English (en)
French (fr)
Inventor
幹太 元木
サイエッド タビーブ
仁章 有海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2014536691A priority Critical patent/JP5725264B2/ja
Publication of WO2014045775A1 publication Critical patent/WO2014045775A1/ja
Priority to US14/661,181 priority patent/US9379685B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0138—Electrical filters or coupling circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof

Definitions

  • the present invention relates to a circuit built-in board in which an electric circuit to which an RF signal is input is built, and a composite module including the circuit built-in board.
  • an internal electrode 102 formed inside the ceramic laminate 101 and an external electrode 103 for external connection formed on the surface of the ceramic laminate 101 are provided.
  • a ceramic electronic component 100 is known (Patent Document 1).
  • the external electrode 103 of this type of ceramic electronic component 100 is mainly composed of a base metal layer 104 such as Cu formed on the surface of the ceramic laminate 101, and a nickel (Ni) layer 105 covering the base metal layer 104. And a tin (Sn) layer 106 covering the Ni layer.
  • the Ni layer 105 is provided as a layer with less diffusion with respect to the base metal layer 104, and the Sn layer 106 is used to improve the wettability of the solder when the ceramic electronic component 100 is connected to the mother substrate or the like by solder. It is provided as a layer.
  • JP 2007-281400 (see paragraph 0013, FIG. 1, etc.)
  • circuit built-in substrate in which a ceramic laminated body 101 is formed with a filter circuit composed of a capacitor element and an inductor element.
  • a high-frequency signal such as a mobile phone
  • an RF signal flows through an external electrode formed on the circuit-embedded substrate.
  • the RF signal when an RF signal flows through the external electrode, the RF signal tends to flow, for example, through the Sn layer on the outermost surface of the external electrode due to the skin effect, but the Sn layer is usually formed thin. Therefore, the RF signal may flow to the Ni layer located below the Sn layer.
  • the Ni layer which is a magnetic substance (ferromagnetic substance)
  • BH characteristic magnetic flux density-magnetic field characteristic
  • IMD Inter Modulation Distortion
  • the present invention has been made in view of the above-described problems, and provides a circuit built-in substrate capable of preventing noise caused by intermodulation distortion and a composite module including the circuit built-in substrate. Objective.
  • a circuit-embedded substrate of the present invention is formed by a substrate body, an internal electrode provided in the substrate body, and an electric circuit to which an RF signal is input.
  • An external electrode is provided that is connected to an electric circuit and includes a base metal layer and a nickel layer that covers at least a part of the base metal layer, and a magnet disposed on the substrate body.
  • the magnet is close to the external electrode. If comprised in this way, since the external magnetic field for magnetizing the Ni layer of an external electrode to the saturation region of magnetic flux density can be efficiently applied with a magnet, the freedom degree of selection of the magnet arrange
  • the magnet may be arranged on one main surface or the other main surface of the substrate body.
  • a recess may be formed in the one main surface or the other main surface of the substrate body, and the magnet may be disposed in the recess.
  • the magnet may be arranged on a side surface excluding one main surface and the other main surface of the substrate body. By configuring in this way, the height of the magnet from the main surface of the substrate body can be reduced, so that the height of the circuit-embedded substrate can be reduced.
  • the electric circuit may be a filter circuit.
  • the present invention can be applied to a circuit-embedded substrate in which a filter circuit is built.
  • a composite module of the present invention is a composite module including the above-described circuit-embedded substrate, and includes an electronic component mounted on one main surface of the substrate body. Yes.
  • a circuit-embedded board having a magnet disposed on one main surface of the substrate body, or a circuit-embedded substrate having a recess formed on one main surface of the substrate body and the magnet disposed in the recess, wherein the substrate body
  • the electronic component may be mounted on the one main surface, and the magnet may be disposed on the one main surface side of the substrate body so as to surround the electronic component.
  • the magnet when the magnet is arranged so as to surround the electronic component on one main surface (without forming the concave portion) of the substrate body, the electronic component is protected by the magnet, so that the electronic component is externally impacted. It is also possible to prevent the parts from being damaged.
  • an external magnetic field for magnetizing the Ni layer of the external electrode provided on the substrate body to the saturation region of the magnetic flux density in the magnetic hysteresis curve can be applied by the magnet disposed on the substrate body. Therefore, noise caused by intermodulation distortion generated in the Ni layer of the external electrode can be prevented.
  • FIGS. 1 and 2 A circuit-embedded substrate 1 according to an embodiment of the present invention will be described with reference to FIGS. 1 and 2.
  • 1 is a front view of the circuit-embedded substrate 1
  • FIG. 2 is an enlarged sectional view of a region A in FIG. 1, showing a layer structure of the external electrode.
  • the circuit-embedded substrate 1 is formed of a substrate body 2 and an internal electrode 3 provided in the substrate body 2, and is an electric circuit to which a high frequency signal (RF signal) is input.
  • an external electrode 4 provided in connection with an electric circuit on the substrate body 2 and a permanent magnet 5 (corresponding to a magnet in the present invention) disposed on one main surface 2a of the substrate body 2, for example, RF It is mounted on the mother board of an electronic device such as a mobile phone that uses signals.
  • a filter circuit is formed by the internal electrode 3 of the substrate body 2 as an example of an electric circuit.
  • the substrate body 2 is made of, for example, a low-temperature co-fired ceramic (LTCC) multilayer substrate, a glass epoxy resin multilayer substrate, and the like, and an internal electrode 3 and a via conductor (not shown) are formed in the substrate body 2.
  • LTCC low-temperature co-fired ceramic
  • a capacitor element and an inductor element are formed by the internal electrode 3 made of a conductive material such as Cu formed in the substrate body 2 and via conductors, and a filter circuit is formed by each of these elements.
  • the electric circuit formed on the substrate body 2 is not limited to a filter circuit, and may be, for example, an amplifier circuit or a branching circuit (diplexer) that combines a plurality of filter circuits.
  • a chip capacitor or the like is mounted on the substrate body 2, and the capacitor element or inductor element formed by the internal electrode 3 and the chip capacitor are combined.
  • the filter circuit may be formed.
  • the substrate body 2 may not have a multilayer structure.
  • the substrate body 2 is manufactured by dividing an assembly of a plurality of substrate bodies 2 individually.
  • the manufacturing method is to use a ceramic green sheet in which a slurry in which a mixed powder such as alumina and glass is mixed with an organic binder and a solvent is formed into a sheet.
  • a via hole is formed at a predetermined position of the ceramic green sheet by laser processing or the like, and the formed via hole is filled with a conductor paste containing Ag, Cu or the like to form a via conductor for interlayer connection.
  • Various internal electrodes 3 are formed by printing with paste.
  • the ceramic green sheets are laminated and pressure-bonded to form a ceramic laminate, which is fired at a low temperature of around 1000 ° C., so-called low-temperature firing to produce an assembly of substrate bodies 2.
  • the assembly of the substrate main bodies 2 manufactured in this way is divided into individual substrate main bodies 2 by dicing or the like, and external electrodes to be described later are formed on the side surfaces 2c excluding the one main surface 2a and the other main surface 2b of the substrate main body 2. 4 and the permanent magnet 5 is disposed on the one main surface 2 a of the substrate body 2 to manufacture the circuit-embedded substrate 1.
  • the external electrode 4 is an electrode for connecting the circuit-embedded substrate 1 to an external mother substrate or the like, and as shown in FIG. 2, a Cu layer 4a formed on the side surface 2c of the substrate body 2 (the base in the present invention). Equivalent to a metal layer), a Ni layer 4b covering the Cu layer 4a, and a Sn layer 4c covering the Ni layer 4b.
  • Each layer 4 a, 4 b, 4 c of the external electrode 4 is formed by plating or the like, and the external electrode 4 is connected to a filter circuit formed by the internal electrode 3 of the substrate body 2.
  • the external electrode 4 may be formed on the other main surface 2b of the substrate body 2, or the external electrode 4 may be formed on both the side surface 2c and the other main surface 2b of the substrate body 2. Further, the Ni layer 4b covering the Cu layer 4a does not necessarily have to cover the entire Cu layer 4a, and it is sufficient if it covers at least a part of the Cu layer 4a.
  • the permanent magnet 5 applies an external magnetic field for magnetizing the Ni layer 4b of the external electrode 4 to the saturation region R1 of the magnetic flux density in the magnetic hysteresis curve, and is disposed on the one main surface 2a of the substrate body 2.
  • the permanent magnet 5 and the substrate body 2 are bonded to each other by using an insulating adhesive, whereby the permanent magnet 5 is disposed on the substrate body 2.
  • the permanent magnet 5 may be disposed on the substrate body 2 by applying and curing a paste resin containing a powder magnet to the substrate body 2 and then molding the cured resin by polishing or the like.
  • the shape of the permanent magnet 5 can be selected from various shapes such as a rectangular shape, an L shape, a square shape, and an I shape in plan view.
  • the permanent magnet 5 a ferrite magnet can be cited. Any magnet can be used as long as it can apply an external magnetic field for magnetizing the Ni layer 4b of the external electrode 4 to the saturation region of the magnetic flux density. Permanent magnets may be used. In order to efficiently apply an external magnetic field to the Ni layer 4b, the permanent magnet 5 is preferably disposed close to the external electrode 4.
  • FIG. 3A is a front view of the composite module 6, and FIG. 3B is a plan view.
  • the composite module 6 includes a circuit-embedded substrate 1 and an electronic component 7 such as an IC or a chip capacitor mounted on one main surface 2a of the substrate body 2 of the circuit-embedded substrate 1.
  • an electronic component 7 such as an IC or a chip capacitor mounted on one main surface 2a of the substrate body 2 of the circuit-embedded substrate 1.
  • it is used as a switch module, a wireless LAN module, or a Bluetooth (registered trademark) module including a duplexer (diplexer) in which a plurality of filter circuits are combined and a filter circuit in the substrate body 2.
  • the external electrode 4 is provided as a mounting electrode (not shown) for connection to the electronic component 7 on the one main surface 2a in addition to the one provided on the side surface 2c of the substrate body 2.
  • the permanent magnet 5 provided in the circuit-embedded substrate 1 is formed in a square shape in plan view so as to surround the electronic component 7 on the one main surface 2 a side of the substrate body 2. Be placed.
  • Other configurations are the same as those of the circuit-embedded substrate 1 described with reference to FIG.
  • the permanent magnet 5 is not necessarily formed in a square shape in plan view so as to surround the entire periphery of the electronic component 7.
  • the permanent magnet 5 is L-shaped or square-shaped in plan view. It may be formed in a letter shape so as to partially surround the electronic component 7.
  • the permanent magnet 5 by arranging the permanent magnet 5 on the one main surface 2a of the substrate body 2 so as to surround the electronic component 7, an external magnetic field by the permanent magnet 5 can be efficiently applied to the terminal electrode of the electronic component 7. Further, the influence of noise can be suppressed. Further, since the electronic component 7 is protected by the permanent magnet 5, it is possible to prevent the electronic component 7 from being damaged by an external impact.
  • the permanent magnet 5 by disposing the permanent magnet 5 on the one main surface 2a of the substrate body 2, the external magnetic field for magnetizing the Ni layer 4b of the external electrode 4 to the saturation region of the magnetic flux density is generated. Therefore, even when an RF signal flows through the Ni layer 4b, the intermodulation distortion does not occur, and noise caused by the intermodulation distortion generated in the external electrode 4 of the circuit-embedded substrate 1 is prevented. Can do.
  • the permanent magnet 5 when the permanent magnet 5 is disposed close to the external electrode 4, an external magnetic field can be efficiently applied to the Ni layer 4 b of the external electrode 4, so that the permanent magnet 5 disposed on the substrate body 2 can be freely selected. The degree is improved.
  • FIG. 4 is a front view of the circuit-embedded substrate 1a.
  • the circuit-embedded substrate 1a differs from the circuit-embedded substrate 1 of the first embodiment described with reference to FIG. 1 in that the permanent magnet 5a is one main body of the substrate body 2 as shown in FIG. It is the point arrange
  • the circuit-embedded substrate 1 of the first embodiment has the permanent magnet 5 disposed on the one main surface 2a of the substrate body 2, whereas the circuit-embedded substrate 1a is permanently attached to the side surface 2c of the substrate body 2. Since the magnet 5a is disposed, the thickness t1 of the circuit-embedded substrate 1a can be made thinner than that of the circuit-embedded substrate 1, thereby reducing the height of the circuit-embedded substrate 1a.
  • the permanent magnet 5a is disposed on the side surface 2c different from the side surface 2c of the substrate body 2 on which the external electrode 4 is formed.
  • the external electrode 4 is formed.
  • the permanent magnet 5 a may be disposed on the same surface as the side surface 2 c of the substrate body 2, and the permanent magnet 5 a may be disposed in close proximity so as to be in contact with the external electrode 4. With this configuration, an external magnetic field can be efficiently applied to the Ni layer 4b of the external electrode 4, so that the degree of freedom in selecting the permanent magnet 5a is improved.
  • the external electrode 4 may be formed on the other main surface 2 b of the substrate body 2.
  • FIG. 5 is a front view of the circuit-embedded substrate 1b.
  • the circuit-embedded substrate 1b according to this embodiment differs from the circuit-embedded substrate 1 of the first embodiment described with reference to FIG. 1 in that a recess is formed in the other main surface 2b of the substrate body 2, as shown in FIG. 8 is formed, and the permanent magnet 5 b is disposed in the concave portion 8. Since other configurations are the same as those of the circuit-embedded substrate 1 of the first embodiment, the same reference numerals are used and description thereof is omitted.
  • the circuit-embedded substrate 1b can be reduced in height, and the size of the circuit-embedded substrate 1b (in plan view) can be reduced. Area) can be reduced.
  • the location where the permanent magnet 5b is disposed is not limited to the other main surface 2b of the substrate body 2, and the permanent magnet 5b may be disposed in a recess formed on the one main surface 2a or the side surface 2c.
  • the electronic component 7 may be mounted on one main surface (the one main surface 2a of the substrate body 2) of the circuit-embedded substrates 1a and 1b of the second and third embodiments described above to form a composite module.
  • a concave portion having a square shape in plan view is formed on one main surface 2a of the substrate body 2, and the concave portion is permanently formed.
  • the magnet 5 may be arranged.
  • the permanent magnets 5, 5 a, 5 b disposed on the substrate body 2 are not limited to one place, and may be disposed on both the one main surface 2 a and the side surface 2 c of the substrate body 2.
  • a plurality of permanent magnets 5, 5a, 5b may be disposed on the same surface.
  • the present invention can be applied to any circuit-embedded substrate as long as an RF signal is used and the internal electrode 3 and the external electrode 4 of the substrate body 2 have a Ni layer. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

回路内蔵基板および複合モジュール
本発明は、ＲＦ信号が入力される電気回路が内蔵された回路内蔵基板およびこの回路内蔵基板を備える複合モジュールに関する。
　従来、図６の電子部品の一例に示すように、セラミック積層体１０１の内部に形成された内部電極１０２と、当該セラミック積層体１０１の表面に形成された外部接続用の外部電極１０３とを備えるセラミック電子部品１００が知られている（特許文献１）。この種のセラミック電子部品１００の外部電極１０３は、主に、セラミック積層体１０１の表面に形成されたＣｕなどの下地金属層１０４と、該下地金属層１０４を被覆するニッケル（Ｎｉ）層１０５と、該Ｎｉ層を被覆する錫（Ｓｎ）層１０６とで構成されている。この場合、Ｎｉ層１０５は下地金属層１０４に対して拡散の少ない層として設けられ、Ｓｎ層１０６はセラミック電子部品１００をマザー基板等に半田により接続するときの半田の濡れ性を向上するための層として設けられている。
特開２００７－２８１４００号（段落００１３、図１等参照）
　ところで、上記した電子部品１００の中には、例えば、セラミック積層体１０１にキャパシタ素子やインダクタ素子で構成されるフィルタ回路等が形成された回路内蔵基板がある。この種の回路内蔵基板を、例えば、携帯電話等の高周波信号（ＲＦ信号）が用いられる電子機器に搭載した場合、回路内蔵基板に形成された外部電極にＲＦ信号が流れる。
　このように、外部電極にＲＦ信号が流れる場合、ＲＦ信号はその表皮効果により、例えば、外部電極の最表層にあるＳｎ層を流れようとするが、通常、Ｓｎ層の厚みは薄く形成されるため、Ｓｎ層の下層に位置するＮｉ層にまでＲＦ信号が流れる場合がある。
　ところで、磁性体（強磁性体）であるＮｉ層は、図７に示すような磁気ヒステリシス曲線で示される磁束密度―磁場特性（Ｂ－Ｈ特性）を有する。このとき、磁場に対して磁束密度が飽和する領域Ｒ１とそれ以外の非飽和領域Ｒ２が存在するが、当該非飽和領域Ｒ２でＲＦ信号が流れると、特に、同時に複数の周波数の異なるＲＦ信号が入力された場合、相互変調歪（ＩＭＤ：Ｉｎｔｅｒ　Ｍｏｄｕｌａｔｉｏｎ　Ｄｉｓｔｏｒｔｉｏｎ）が生じる。
　したがって、上記したように、同時に複数の周波数の異なるＲＦ信号を使用する通信システムにおいて、このような回路内蔵基板を使用する場合は、回路内蔵基板から発生したノイズにより通信特性が劣化するおそれがあるため、相互変調歪に起因するノイズを防止する技術が要求されていた。
　本発明は、上記した課題に鑑みてなされたものであり、相互変調歪に起因するノイズを防止することができる回路内蔵基板を提供するとともに、当該回路内蔵基板を備える複合モジュールを提供することを目的とする。
　上記した目的を達成するために、本発明の回路内蔵基板は、基板本体と、前記基板本体内に設けられた内部電極により形成され、ＲＦ信号が入力される電気回路と、前記基板本体に前記電気回路に接続して設けられ、下地金属層と該下地金属層の少なくとも一部を被覆するニッケル層とを有する外部電極と、前記基板本体に配置された磁石とを備えることを特徴としている。
　このように構成すると、外部電極のＮｉ層が、その磁気ヒステリシス曲線における磁束密度の飽和領域まで磁化するための外部磁場を、基板本体に配置された磁石により印加することができるため、Ｎｉ層にＲＦ信号が流れた場合であっても、相互変調歪が生じず、回路内蔵基板の外部電極で生じる相互変調歪に起因したノイズを防止することができる。
　また、前記磁石が前記外部電極に近接していることが好ましい。このように構成すると、外部電極のＮｉ層が磁束密度の飽和領域まで磁化するための外部磁場を、磁石により効率よく印加することができるため、基板本体に配置する磁石の選択自由度が向上する。
　また、前記磁石が、前記基板本体の一方主面または他方主面に配置されていてもよい。このように構成することで、外部電極のＮｉ層が、磁束密度の飽和領域まで磁化するための外部磁場を磁石により印加することができるため、回路内蔵基板の外部電極で生じる相互変調歪に起因するノイズを防止することができる。
　また、前記基板本体の前記一方主面または前記他方主面に凹部が形成され、前記磁石が、前記凹部に配設されていてもよい。このように構成することにより、磁石の基板本体の主面から高さを低くできるため、回路内蔵基板の低背化を図ることができる。
　また、前記磁石が、前記基板本体の一方主面および他方主面を除く側面に配置されていてもよい。このように構成することにより、磁石の基板本体の主面からの高さを低くすることができるため、回路内蔵基板の低背化を図ることができる。
　また、前記電気回路がフィルタ回路であってもよい。このように構成することにより、フィルタ回路が内蔵された回路内蔵基板に本発明を適用することができる。
　また、上記した目的を達成するために、本発明の複合モジュールは、上記した回路内蔵基板を備える複合モジュールであって、前記基板本体の一方主面に実装された電子部品を備えることを特徴としている。
　このように構成することにより、相互変調歪に起因するノイズの発生を防止することができる回路内蔵基板を備えた複合モジュールを提供することができる。また、電子部品の端子電極に、Ｎｉ層が形成されている場合には、電子部品側で発生する相互変調歪に起因するノイズを防止することもできる。
　また、基板本体の一方主面に配置される磁石を備える回路内蔵基板、あるいは、基板本体の一方主面に凹部が形成され該凹部に磁石が配置された回路内蔵基板であって、前記基板本体の前記一方主面に実装された電子部品を備え、前記磁石は、前記基板本体の前記一方主面側に前記電子部品を囲むように配置されていてもよい。
　このように構成することにより、電子部品側で発生する相互変調歪に起因するノイズを効率よく防止することができる。また、基板本体の一方主面（凹部を形成せずに）に電子部品を囲むように磁石が配置されている場合には、磁石により電子部品が保護された状態になるため、外部衝撃により電子部品が破損するのを防止することもできる。
　本発明によれば、基板本体に設けられた外部電極のＮｉ層が、その磁気ヒステリシス曲線における磁束密度の飽和領域まで磁化するための外部磁場を基板本体に配置された磁石により印加することができるため、外部電極のＮｉ層で発生する相互変調歪に起因するノイズを防止することができる。
本発明の第１実施形態にかかる回路内蔵基板の正面図である。 図１のＡ領域の拡大断面図である。 図１の回路内蔵基板を備える複合モジュールの一例を示す図である。 本発明の第２実施形態にかかる回路内蔵基板の正面図である。 本発明の第３実施形態にかかる回路内蔵基板の正面図である。 従来のセラミック電子部品の縦断面図である。 Ｎｉ層のＢ―Ｈ特性を示す図である。
　（回路内蔵基板の構成）
　本発明の一実施形態にかかる回路内蔵基板１について、図１および図２を参照して説明する。なお、図１は回路内蔵基板１の正面図であり、図２は図１のＡ領域の拡大断面図であり、外部電極の層構造を示している。
　この実施形態にかかる回路内蔵基板１は、図１に示すように、基板本体２と、該基板本体２内に設けられた内部電極３により形成され高周波信号（ＲＦ信号）が入力される電気回路と、基板本体２に電気回路に接続して設けられた外部電極４と、基板本体２の一方主面２ａに配置された永久磁石５（本発明における磁石に相当）とを備え、例えば、ＲＦ信号が用いられる携帯電話などの電子機器のマザー基板に搭載される。なお、この実施形態では、電気回路の一例としてフィルタ回路が基板本体２の内部電極３により形成されている。
　基板本体２は、例えば、低温同時焼成セラミック（ＬＴＣＣ）多層基板、ガラスエポキシ樹脂多層基板などからなり、基板本体２内には内部電極３やビア導体（図示せず）などが形成されている。そして、基板本体２内に形成されたＣｕなどの導電性材料からなる内部電極３やビア導体により、キャパシタ素子やインダクタ素子が形成され、これらの各素子によりフィルタ回路が形成される。
　なお、基板本体２に形成される電気回路は、フィルタ回路に限らず、例えば、増幅回路や、複数のフィルタ回路を組み合わせた分波回路（ダイプレクサ）であってもよい。また、必ずしも内部電極３のみでフィルタ回路を形成する必要はなく、基板本体２に例えばチップコンデンサ等を実装して、内部電極３により形成されたキャパシタ素子やインダクタ素子と当該チップコンデンサなどとを組み合わせてフィルタ回路を形成する構成であってもよい。さらに、基板本体２は多層構造のものでなくてもかまわない。
　ところで、基板本体２は、複数の基板本体２の集合体を個々に分割して製造する。このとき、例えば、基板本体２がＬＴＣＣ多層基板である場合、その製造方法は、アルミナおよびガラスなどの混合粉末が有機バインダおよび溶剤などと一緒に混合されたスラリーがシート化されたセラミックグリーンシートを形成し、このセラミックグリーンシートの所定位置に、レーザー加工などによりビアホールが形成され、形成されたビアホールにＡｇやＣｕなどを含む導体ペーストが充填されて、層間接続用のビア導体が形成され、導体ペーストによる印刷により種々の内部電極３が形成される。その後、各セラミックグリーンシートを積層、圧着することによりセラミック積層体を形成して、１０００℃前後の低い温度で焼成する、所謂、低温焼成して基板本体２の集合体を製造する。このようにして製造した基板本体２の集合体を、ダイシングなどにより個々の基板本体２に分割して、該基板本体２の一方主面２ａおよび他方主面２ｂを除く側面２ｃに後述する外部電極４を形成するとともに、基板本体２の一方主面２ａに永久磁石５を配置して回路内蔵基板１を製造する。
　外部電極４は、回路内蔵基板１を外部のマザー基板等と接続させたるための電極であり、図２に示すように、基板本体２の側面２ｃに形成されたＣｕ層４ａ（本発明における下地金属層に相当）と、該Ｃｕ層４ａを被覆するＮｉ層４ｂと、さらにＮｉ層４ｂを被覆するＳｎ層４ｃとを有する。また、外部電極４の各層４ａ，４ｂ，４ｃそれぞれは、めっき等で形成され、外部電極４は基板本体２の内部電極３により形成されたフィルタ回路に接続される。
　なお、外部電極４を基板本体２の他方主面２ｂに形成してもよく、また、基板本体２の側面２ｃと他方主面２ｂの両面に外部電極４を形成する構成であってもよい。また、Ｃｕ層４ａを被覆するＮｉ層４ｂは、必ずしもＣｕ層４ａの全てを被覆しなくてもよく、少なくともＣｕ層４ａの一部を被覆していればよい。
　永久磁石５は、外部電極４のＮｉ層４ｂが、その磁気ヒステリシス曲線における磁束密度の飽和領域Ｒ１まで磁化するための外部磁場を印加するものであり、基板本体２の一方主面２ａに配置される。このとき、固体の永久磁石５と基板本体２とを絶縁性接着剤を用いて接着することにより、永久磁石５を基板本体２に配置する。なお、粉末磁石入りのペースト樹脂を基板本体２に塗布・硬化し、その後、硬化した樹脂を研磨等により成形することにより、永久磁石５を基板本体２に配置してもよい。また、永久磁石５の形状は、平面視で矩形状、Ｌ字状、ロ字状、Ｉ字状など、種々の形状を選択することができる。
　また、使用する永久磁石５の一例としては、フェライト磁石が挙げられるが、外部電極４のＮｉ層４ｂが磁束密度の飽和領域まで磁化するための外部磁場を印加できるものであれば、どのような永久磁石を使用してもよい。また、Ｎｉ層４ｂに効率よく外部磁場を印加するために、永久磁石５を外部電極４に近接して配置することが好ましい。
　（複合モジュールの構成）
　次に、回路内蔵基板１に電子部品７が実装された複合モジュール６の一例について、図３を参照して説明する。なお、図３（ａ）は複合モジュール６の正面図であり、（ｂ）は平面図である。
　この複合モジュール６は、図３に示すように、回路内蔵基板１と、該回路内蔵基板１の基板本体２の一方主面２ａに実装されたＩＣやチップコンデンサ等の電子部品７とを備え、例えば、複数のフィルタ回路を組み合わせた分波器（ダイプレクサ）やフィルタ回路を基板本体２内部に備えたスイッチモジュールや無線ＬＡＮモジュール、Ｂｌｕｅｔｏｏｔｈ（登録商標）モジュールとして使用される。
　このとき、外部電極４は、基板本体２の側面２ｃに設けられたものに加えて、一方主面２ａにも電子部品７との接続用の実装電極（図示せず）として設けられる。また、回路内蔵基板１が備える永久磁石５は、図３（ｂ）に示すように、平面視がロ字状に形成され、基板本体２の一方主面２ａ側に電子部品７を囲むように配置される。なお、その他の構成は、図１を参照して説明した回路内蔵基板１と同じであるため、同一符号を付すことにより説明を省略する。
　なお、永久磁石５を、必ずしも平面視でロ字状に形成して電子部品７の周囲の全てを囲むように配置する必要はなく、例えば、永久磁石５を平面視でＬ字状やコの字状に形成して、電子部品７を部分的に囲うように配置してもよい。また、上記した形状を１つの永久磁石５で形成する必要はなく、例えば、それぞれ直方体や立方体等で形成された複数の永久磁石５を組み合わせて上記した形状にする構成であってもよい。
　このように構成することにより、回路内蔵基板１の外部電極４（Ｎｉ層４ｂ）で発生する相互変調歪に起因するノイズを防止することができるとともに、例えば、電子部品７の端子電極にＮｉ層が形成されている場合は、電子部品７側で発生する相互変調歪に起因するノイズも防止することができる複合モジュール６を提供することができる。
　また、永久磁石５を基板本体２の一方主面２ａ上に電子部品７を囲むように配置することにより、永久磁石５による外部磁場を効率よく電子部品７の端子電極に印加することができるため、さらにノイズの影響を抑制することができる。また、永久磁石５により電子部品７が保護された状態になるため、外部衝撃により電子部品７が破損するのを防止することもできる。
　したがって、上記した実施形態によれば、基板本体２の一方主面２ａに永久磁石５を配置することにより、外部電極４のＮｉ層４ｂが、磁束密度の飽和領域まで磁化するための外部磁場を印加することができるため、Ｎｉ層４ｂにＲＦ信号が流れた場合であっても、相互変調歪が生じず、回路内蔵基板１の外部電極４で生じる相互変調歪に起因したノイズを防止することができる。
　また、永久磁石５を外部電極４に近接して配置した場合は、外部電極４のＮｉ層４ｂに対して、効率よく外部磁場を印加できるため、基板本体２に配置する永久磁石５の選択自由度が向上する。
　（第２実施形態）
　本発明の第２実施形態にかかる回路内蔵基板１ａについて、図４を参照して説明する。なお、図４は回路内蔵基板１ａの正面図である。
　この実施形態にかかる回路内蔵基板１ａが、図１を参照して説明した第１実施形態の回路内蔵基板１と異なるところは、図４に示すように、永久磁石５ａが基板本体２の一方主面２ａおよび他方主面２ｂを除く側面２ｃに配置されている点である。その他の構成は第１実施形態の回路内蔵基板１と同じであるため、同一符号を付すことにより説明を省略する。
　この場合、第１実施形態の回路内蔵基板１が、基板本体２の一方主面２ａ上に永久磁石５を配置しているのに対し、回路内蔵基板１ａは、基板本体２の側面２ｃに永久磁石５ａを配置しているため、回路内蔵基板１と比較して回路内蔵基板１ａの厚みｔ１を薄くでき、これにより回路内蔵基板１ａの低背化を図ることができる。
　なお、図４に示す回路内蔵基板１ａでは、永久磁石５ａが、外部電極４が形成された基板本体２の側面２ｃと異なる側面２ｃに配置されているが、例えば、外部電極４が形成された基板本体２の側面２ｃと同一面に永久磁石５ａを配置してもよく、かつ、当該外部電極４に接するように永久磁石５ａを近接配置してもよい。このように構成することにより、外部電極４のＮｉ層４ｂに効率よく外部磁場を印加できるため、永久磁石５ａの選択自由度が向上する。
　また、この実施形態においても、外部電極４を基板本体２の他方主面２ｂに形成してもよい。
　（第３実施形態）
　本発明の第３実施形態にかかる回路内蔵基板１ｂについて、図５を参照して説明する。なお、図５は回路内蔵基板１ｂの正面図である。
　この実施形態にかかる回路内蔵基板１ｂが、図１を参照して説明した第１実施形態の回路内蔵基板１と異なるところは、図５に示すように、基板本体２の他方主面２ｂに凹部８が形成され、永久磁石５ｂが当該凹部８に配設されている点である。その他の構成は、第１実施形態の回路内蔵基板１と同じであるため、同一符号を付すことにより説明を省略する。
　このように、永久磁石５ｂを基板本体２に形成された凹部８に配設することにより、回路内蔵基板１ｂの低背化を図ることができるとともに、回路内蔵基板１ｂのサイズ（平面視での面積）を小さくすることができる。なお、永久磁石５ｂを配設する箇所は、基板本体２の他方主面２ｂに限らず、一方主面２ａや側面２ｃに形成された凹部に永久磁石５ｂを配設してもかまわない。
　なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。
　例えば、上記した第２、第３実施形態の回路内蔵基板１ａ，１ｂの一方主面（基板本体２の一方主面２ａ）に電子部品７を実装して、複合モジュールとする構成でもよい。
　また、図３に示す複合モジュール６において、第３実施形態の回路内蔵基板１ｂと同様に、基板本体２の一方主面２ａに平面視がロ字状の凹部を形成して、該凹部に永久磁石５を配設する構成であってもかまわない。
　また、基板本体２に配置する永久磁石５，５ａ，５ｂは、一箇所に限らず、例えば、基板本体２の一方主面２ａと側面２ｃの両方に配置してもよく、また、基板本体２の同一面に複数個の永久磁石５，５ａ，５ｂを配置してもよい。
　本発明は、ＲＦ信号が用いられるものであって、基板本体２の内部電極３や外部電極４にＮｉ層を有するものであれば、どのような回路内蔵基板に対しても通用することができる。
　１，１ａ，１ｂ　回路内蔵基板
　２　　　　　　　基板本体
　２ａ　　　　　　一方主面
　２ｂ　　　　　　他方主面
　２ｃ　　　　　　側面
　３　　　　　　　内部電極
　４　　　　　　　外部電極
　４ａ　　　　　　Ｃｕ層（下地金属層）
　４ｂ　　　　　　Ｎｉ層（ニッケル層）
　５，５ａ，５ｂ　永久磁石（磁石）
　６　　　　　　　複合モジュール
　７　　　　　　　電子部品
　８　　　　　　　凹部

Claims (8)

  1. 　基板本体と、
    　前記基板本体内に設けられた内部電極により形成され、ＲＦ信号が入力される電気回路と、
    　前記基板本体に前記電気回路に接続して設けられ、下地金属層と該下地金属層の少なくとも一部を被覆するニッケル層とを有する外部電極と、
    　前記基板本体に配置された磁石と
    　を備えることを特徴とする回路内蔵基板。
  2. 　前記磁石が前記外部電極に近接していることを特徴とする請求項１に記載の回路内蔵基板。
  3. 　前記磁石が、前記基板本体の一方主面または他方主面に配置されていることを特徴とする請求項１または２に記載の回路内蔵基板。
  4. 　前記基板本体の前記一方主面または前記他方主面に凹部が形成され、
    　前記磁石が、前記凹部に配設されていることを特徴とする請求項３に記載の回路内蔵基板。
  5. 　前記磁石が、前記基板本体の一方主面および他方主面を除く側面に配置されていることを特徴とする請求項１または２に記載の回路内蔵基板。
  6. 　前記電気回路がフィルタ回路であることを特徴とする請求項１ないし５のいずれかに記載の回路内蔵基板。
  7. 　前記請求項１ないし６のいずれかに記載の回路内蔵基板を備える複合モジュールであって、
    　前記基板本体の一方主面に実装された電子部品を備えることを特徴とする複合モジュール。
  8. 　前記請求項３または４に記載の回路内蔵基板を備える複合モジュールであって、
    　前記基板本体の前記一方主面に実装された電子部品を備え、
    　前記磁石は、前記基板本体の前記一方主面側に前記電子部品を囲むように配置されていることを特徴とする複合モジュール。
     
PCT/JP2013/072058 2012-09-19 2013-08-19 回路内蔵基板および複合モジュール Ceased WO2014045775A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014536691A JP5725264B2 (ja) 2012-09-19 2013-08-19 回路内蔵基板および複合モジュール
US14/661,181 US9379685B2 (en) 2012-09-19 2015-03-18 Built-in-circuit substrate and composite module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012205176 2012-09-19
JP2012-205176 2012-09-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/661,181 Continuation US9379685B2 (en) 2012-09-19 2015-03-18 Built-in-circuit substrate and composite module

Publications (1)

Publication Number Publication Date
WO2014045775A1 true WO2014045775A1 (ja) 2014-03-27

Family

ID=50341099

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/072058 Ceased WO2014045775A1 (ja) 2012-09-19 2013-08-19 回路内蔵基板および複合モジュール

Country Status (3)

Country Link
US (1) US9379685B2 (ja)
JP (1) JP5725264B2 (ja)
WO (1) WO2014045775A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023540348A (ja) * 2021-06-21 2023-09-22 安徽安努奇科技有限公司 ３ｄフィルタ回路及び３ｄフィルタ

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10044390B2 (en) 2016-07-21 2018-08-07 Qualcomm Incorporated Glass substrate including passive-on-glass device and semiconductor die

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09190924A (ja) * 1996-01-10 1997-07-22 Matsushita Electric Ind Co Ltd コイル部品およびその製造方法
JP2000286124A (ja) * 1999-03-31 2000-10-13 Tokin Corp 積層型インダクタンス素子
JP2002158135A (ja) * 2000-11-16 2002-05-31 Tdk Corp 電子部品
JP2002170714A (ja) * 2000-12-01 2002-06-14 Tokin Corp 積層インダクタンス素子及びその製造方法
JP2002314305A (ja) * 2001-04-10 2002-10-25 Murata Mfg Co Ltd 非可逆回路素子、通信装置及び非可逆回路素子の製造方法
JP2005277364A (ja) * 2004-02-25 2005-10-06 Kyocera Corp 電子部品収納用パッケージおよび磁気センサ装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01167704U (ja) 1988-05-13 1989-11-27
US4888569A (en) 1988-05-23 1989-12-19 Hewlett-Packard Company Magnetically tuneable millimeter wave bandpass filter having high off resonance isolation
JPH0266004A (ja) 1988-09-01 1990-03-06 Sumitomo Heavy Ind Ltd 空気膜式搬送装置
JPH0476723U (ja) 1990-11-15 1992-07-03
JPH05175710A (ja) 1991-03-25 1993-07-13 Sumitomo Metal Mining Co Ltd 温度補償型静磁表面波フィルタ
JP3151676B2 (ja) 1991-08-29 2001-04-03 株式会社トーキン データラインフィルタ
JPH05191108A (ja) 1992-01-17 1993-07-30 Nec Corp 静磁波素子およびその製造方法
DE4334977C1 (de) 1993-10-14 1995-03-02 Advanced Ferrite Tech Streifenleitung mit abstimmbarer elektrischer Länge
JPH0730308A (ja) 1993-07-14 1995-01-31 Nec Corp 静磁波デバイス
US5465417A (en) 1993-12-16 1995-11-07 Hewlett-Packard Company Integrated barium-ferrite tuned mixer for spectrum analysis to 60 GHz
JPH07202517A (ja) 1993-12-28 1995-08-04 Sony Corp 可変バンドパスフィルター
JPH09232814A (ja) 1996-02-23 1997-09-05 Nippon Hoso Kyokai <Nhk> 静磁波帯域阻止フィルタ
JP4100727B2 (ja) 1996-05-15 2008-06-11 株式会社村田製作所 高周波コネクタ
JPH10242714A (ja) 1997-02-24 1998-09-11 Murata Mfg Co Ltd 静磁波装置およびｓ／ｎエンハンサおよびスペクトル拡散通信装置
JPH1167540A (ja) 1997-08-21 1999-03-09 Tdk Corp 静磁波デバイス
JP2002204107A (ja) 2000-12-28 2002-07-19 Sanyo Electric Co Ltd 静磁波素子および妨害波除去装置
FR2828337B1 (fr) 2001-08-02 2003-10-24 Commissariat Energie Atomique Circuit resonant hyperfrequence et filtre hyperfrequence accordable utilisant le circuit resonant
JP2003229841A (ja) 2002-02-04 2003-08-15 Sumitomo Metal Mining Co Ltd クロック抽出・データ再生回路及びそれを用いてなる光受信装置
JP2003229704A (ja) 2002-02-05 2003-08-15 Sumitomo Metal Mining Co Ltd チップ型静磁波フィルタ及びそれを用いたプリント配線板
KR100718145B1 (ko) 2006-01-12 2007-05-14 삼성전자주식회사 공진 소자, 밴드 패스 필터 및 듀플렉서
JP2007281400A (ja) 2006-04-04 2007-10-25 Taiyo Yuden Co Ltd 表面実装型セラミック電子部品
JP5304035B2 (ja) 2007-08-03 2013-10-02 株式会社村田製作所 バンドパスフィルタおよびバンドパスフィルタ用フォトニック結晶の製造方法
JP5061876B2 (ja) 2007-12-12 2012-10-31 株式会社村田製作所 バンドパスフィルタ
US7889026B2 (en) 2008-01-08 2011-02-15 Harris Corporation Electronically variable inductor, associated tunable filter and methods
WO2009128534A1 (ja) * 2008-04-18 2009-10-22 日立金属株式会社 非可逆回路及び非可逆回路素子、並びにそれらに用いる中心導体組立体
TWI398984B (zh) * 2008-05-23 2013-06-11 Murata Manufacturing Co Laminated bandpass filter
JP2010273000A (ja) 2009-05-20 2010-12-02 Candox Systems Inc 電子同調バンドパスフィルター

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09190924A (ja) * 1996-01-10 1997-07-22 Matsushita Electric Ind Co Ltd コイル部品およびその製造方法
JP2000286124A (ja) * 1999-03-31 2000-10-13 Tokin Corp 積層型インダクタンス素子
JP2002158135A (ja) * 2000-11-16 2002-05-31 Tdk Corp 電子部品
JP2002170714A (ja) * 2000-12-01 2002-06-14 Tokin Corp 積層インダクタンス素子及びその製造方法
JP2002314305A (ja) * 2001-04-10 2002-10-25 Murata Mfg Co Ltd 非可逆回路素子、通信装置及び非可逆回路素子の製造方法
JP2005277364A (ja) * 2004-02-25 2005-10-06 Kyocera Corp 電子部品収納用パッケージおよび磁気センサ装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023540348A (ja) * 2021-06-21 2023-09-22 安徽安努奇科技有限公司 ３ｄフィルタ回路及び３ｄフィルタ
JP7569519B2 (ja) 2021-06-21 2024-10-18 安徽安努奇科技有限公司 ３ｄフィルタ回路及び３ｄフィルタ
US12368428B2 (en) 2021-06-21 2025-07-22 Anhui Anuki Technologies Co., Ltd. 3D filter circuit and 3D filter

Also Published As

Publication number Publication date
US9379685B2 (en) 2016-06-28
JPWO2014045775A1 (ja) 2016-08-18
JP5725264B2 (ja) 2015-05-27
US20150194943A1 (en) 2015-07-09

Similar Documents

Publication Publication Date Title
US9743519B2 (en) High-frequency component and high-frequency module including the same
JP6469572B2 (ja) アンテナ一体型無線モジュールおよびこのモジュールの製造方法
JP4453702B2 (ja) 複合型電子部品及びその製造方法
CN1765162B (zh) 多层陶瓷基板
CN105322906B (zh) Lc复合部件
JP2010177380A (ja) コモンモードフィルタ及びその実装構造
CN101160733A (zh) 高频模块
WO2018123699A1 (ja) 高周波モジュール
CN101300712B (zh) 非可逆电路元件
WO2014013831A1 (ja) モジュールおよびこのモジュールの製造方法
US8058945B2 (en) Ferrite magnet device, nonreciprocal circuit device, and composite electronic component
KR20160141561A (ko) 하이브리드 인덕터 및 이를 구비하는 전자 소자 모듈
JP5725264B2 (ja) 回路内蔵基板および複合モジュール
JP6104125B2 (ja) 非可逆回路素子およびその製造方法
US9961764B2 (en) Circuit module
JP5082858B2 (ja) 非可逆回路素子
WO2006011508A1 (ja) 複合型電子部品及びその製造方法
US20090219106A1 (en) Two-port isolator
JP5838978B2 (ja) セラミック積層部品
JP2013110299A (ja) 複合モジュール
JP4012988B2 (ja) 非可逆回路素子及び通信装置
WO2017010265A1 (ja) 表面実装型フィルタ及び表面実装型フィルタアレイ
JP2015103745A (ja) 配線基板
JP2012235418A (ja) 非可逆回路素子
JP2013211605A (ja) 高周波モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13838802

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014536691

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13838802

Country of ref document: EP

Kind code of ref document: A1