[go: up one dir, main page]

JP2002170714A - 積層インダクタンス素子及びその製造方法 - Google Patents

積層インダクタンス素子及びその製造方法

Info

Publication number
JP2002170714A
JP2002170714A JP2000366712A JP2000366712A JP2002170714A JP 2002170714 A JP2002170714 A JP 2002170714A JP 2000366712 A JP2000366712 A JP 2000366712A JP 2000366712 A JP2000366712 A JP 2000366712A JP 2002170714 A JP2002170714 A JP 2002170714A
Authority
JP
Japan
Prior art keywords
inductance element
ferrite
layer
magnetic
permanent magnet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000366712A
Other languages
English (en)
Inventor
Morikazu Yamada
盛一 山田
Tamiko Anpo
多美子 安保
Hitoshi Sato
斉 佐藤
Mitsugi Kawarai
貢 川原井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokin Corp
Original Assignee
Tokin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokin Corp filed Critical Tokin Corp
Priority to JP2000366712A priority Critical patent/JP2002170714A/ja
Publication of JP2002170714A publication Critical patent/JP2002170714A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 Baフェライトを低温で焼結することがで
き、小型化可能な積層型インダクタとその製造方法とを
提供すること。 【解決手段】 印刷積層法によって、複数の磁性層1と
複数の導電層2を順次積層して形成され、前記磁性層1
の一部として永久磁石層3を含むインダクタンス素子に
おいて、前記永久磁石層3は、当該永久磁石層3の総量
に対して5wt%以上となるよう添加された軟化点が9
00℃以下の低融点ガラスの1種もしくはそれ以上から
なるBaフェライトからなる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、積層インダクタン
ス素子に関し、特に直流電源ラインのノイズ対策部品お
よびチョークコイルなどの片側励磁下で使用される積層
インダクタンス素子に関する。
【0002】
【従来の技術】電子機器の性能向上は、CPUなどの集
積回路の発達に帰される。これらの集積回路は外部から
侵入するノイズに対し極めて敏感で、そのノイズは回路
の誤動作の主因になっている。このため、近年、ノイズ
規制の強化が益々進んでいる。
【0003】そのノイズ対策部品として、小型で高周波
でインピーダンスが極めて大きくなる積層インダクター
が一般に使用されている。また、近年の高効率化のニー
ズは、CPU、LSIの動作電圧の低下傾向を著しく
し、これは、使用電流の上昇を意味している。このた
め、CPU、LSIの駆動には大きな電流を必要とし、
ノイズ対策と合間って、大電流で動作するノイズ対策部
品/積層インダクタンス素子の必要性が益々増えてき
た。
【0004】しかし、従来の積層インダクタンス素子
は、大電流に対応するためには、形状を大きくする必要
があり、機器の小型化のニーズとは逆行する問題を持っ
ている。これは、大電流がコイルに流れた場合に起こる
磁性体の磁気飽和に起因している。
【0005】そこで、上述の社会ニーズに対応できる、
小型でかつ大電流でもノイズフィルターとして動作する
磁性部品を提供すること、つまり、同一形状でも従来よ
り大きな電流を流すことの出来るインダクタンス素子を
提供することが要望されている。
【0006】この要望に応えるために、従来から知られ
ているように、インダクタンス素子を構成するコアの内
部に、励磁コイルが発生する磁束を打ち消す方向の磁束
を発生させるための磁石を配置することが有効である。
これを以下、磁気バイアス方式と呼ぶ。例えば、積層イ
ンダクタンス素子でこの方式の有効性を開示しているも
のに、特開平3−101106号公報(以下、従来技術
1と呼ぶ)に開示されたものがある。この従来技術1で
開示されている方法は、NiZnフェライトで構成され
る積層インダクタンス素子のコイル内部に、印刷積層法
によってBaフェライトを埋め込んだ構成にするもので
ある。
【0007】
【発明が解決しようとする課題】しかしながら、前述し
た印刷積層インダクタンス素子においては、内部のコイ
ルは通常Ag100%の導体が使用される。この積層イ
ンダクタンス素子の場合、Agはその融点が962℃の
比較的低い温度であるため、Agを導体として使った積
層インダクタンス素子は、962℃以下の低温で焼結さ
れなければならない。通常は900℃程度で焼結され
る。そのため、磁気バイアスを与えるBaフェライトも
900℃程度の低温で焼結できるものでなければならな
い。
【0008】しかし、上述の従来技術1には、Baフェ
ライトを低温で焼結したものでないために、焼結された
導体の断線・短絡等の不都合が予想される。
【0009】そこで、本発明の技術的課題は、Baフェ
ライトを低温で焼結することができ、小型化可能な積層
型インダクタンス素子とその製造方法とを提供すること
にある。
【0010】
【課題を解決するための手段】本発明者らは、磁気バイ
アスを与えるBaフェライトの焼結挙動を、積層インダ
クタンス素子を構成する磁性体NiCuZnフェライト
と同一の温度で焼結可能とするために、Baフェライト
原料に低融点ガラスを適量添加すること見出した。具体
的には、Baフェライトは、通常工業的には1200℃
から1250℃の範囲の温度で燒結される。このため、
Baフェライトを積層インダクタと同時焼結するために
は、焼結温度を約300℃下げなければならない。
【0011】本発明者らは、Baフェライト粉末に、B
−SiO−B、Bi−ZnO−
SiO、SiO−B−ZrO、NaO−
−ZnO、PbO−B−SiO、Pb
O−BaO−SiOなどの軟化点が900℃以下のい
わゆる低融点ガラスの1種以上を重量比で5%以上添加
することにより、積層インダクタを構成するNiCuZ
nフェライトと同時焼結可能な低温焼結反応を起こすこ
とを見出し、本発明を為すにに至ったものである。
【0012】本発明によれば、印刷積層法によって、複
数の磁性層と複数の導電層を順次積層して形成され、前
記磁性層の一部として永久磁石層を含むインダクタンス
素子において、前記永久磁石層は、当該永久磁石層の総
量に対して5wt%以上となるよう添加された軟化点が
900℃以下の低融点ガラスの1種もしくはそれ以上か
らなるBaフェライトからなることを特徴とする積層イ
ンダクタンス素子が得られる。
【0013】また、本発明によれば、印刷積層法によっ
て、磁性層と導電層を順次積層して形成されるインダク
タンス素子の印刷工程の一部に永久磁石層を印刷積層す
る工程を含むインダクタンス素子の製造方法において、
前記永久磁石層として、軟化点が900℃以下の低融点
ガラス1種もしくはそれ以上で、総量が5wt%以上と
なるよう添加されたBaフェライトを用いることを特徴
とする積層インダクタンス素子の製造方法が得られる。
【0014】ここで、本発明において、前記低融点ガラ
スの添加量の限定理由は以下の通りである。
【0015】低融点ガラスの重量比で5%以下のBaフ
ェライトへの添加では、Baフェライトの焼結温度が必
要温度まで下がらないため5%以上とした。また、重量
比で60%以上低融点ガラスを添加すると、Baフェラ
イトの残留磁束密度が低下し、必要なバイアス磁界が得
られないため60%以下とすることが好ましい。
【0016】また、本発明の積層インダクタは近年需要
が増している高周波ノイズ対策にも使われる。このた
め、高電気抵抗のNiZnフェライトが磁性体として最
適である。この磁性体の高電気抵抗特性を損なわないた
めに、内蔵されるBaフェライトも高電気抵抗特性と有
することが必要になる。そのため、Baフェライトの組
成としては、酸化鉄がmol%で、81.8%から8
5.3%の範囲が好ましい。その理由は、酸化鉄量が8
1.8%以下に減るとモノフェライトが生じ磁気特性を
著しく劣化させる。また、85.3%以上に増えると電
気抵抗が著しく低下する。このため上述の組成範囲が好
ましい。
【0017】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。
【0018】図1は本発明の実施の形態による積層イン
ダクタンス素子の分解組立断面図、図2は本発明の実施
の形態による積層インダクタンス素子の製造工程を示す
図である。
【0019】図1を参照すると、積層インダクタンス素
子10は、軟磁性体からなる磁性層1中に導体2を埋設
し、さらに、永久磁石層3を埋設して、導体2の両端部
を積層された磁性層1の両側面に夫々に引き出して、こ
の両側面に外部電極膜4を形成することによって形成さ
れている。
【0020】次に、図2を参照しながら、第1の実施の
形態による積層インダクタンス素子10の製造方法につ
いて説明する。
【0021】まず、図2(a)に示すように、軟磁性体
からなる磁性層1a上に厚さ5μm程度の導電層2aを
印刷形成する。次に、図2(b)に示すように、貫通孔
5aを備えた軟磁性体からなる磁性層1bを磁性層1a
を覆うように、磁性層1a上に印刷形成する。次に、図
2(c)に示すように、磁性層1b上に導電層2bを印
刷形成し、導電層2a及び2bを貫通孔5aを介して接
続する。次に、図2(d)に示すように、磁性層1b上
に貫通孔5bを備えた軟磁性体からなる磁性層1cを導
電層2bを覆うように形成する。
【0022】更に、図2(e)に示すように、軟磁性体
からなる磁性層1c上に導電層2cを形成する。導電層
2bと導電層2cとは貫通孔5bを介して接続される。
【0023】次に、図2(f)に示すように、この導電
層2cを覆うように、磁性層1b上に貫通孔5cを備え
た軟磁性体からなる磁性層1dを形成する。
【0024】さらに、図2(g)に示すように、貫通孔
5dと貫通孔6とを備えた軟磁性体からなる磁性層1e
をその上に積層する。
【0025】次に、図2(h)に示すように、厚さ20
μm位の硬磁性体からなる永久磁石3を磁性層1e上に
積層印刷する。
【0026】次に図2(i)に示すように、磁性層1e
上に、導電層2dを印刷する。導電層2c及び2dは貫
通孔5dを介して接続される。
【0027】更に、図2(j)に示すように、貫通孔5
eを備えた軟磁性体からなる磁性層1fを積層印刷す
る。次に、図2(k)に示すように、磁性層1e上に軟
磁性層1f上に、導電層2eを印刷形成する。導電層2
d,2eは貫通孔5eを介して接続される。
【0028】次に、図2(l)に示すように、導電層2
eが形成された磁性層1f上に貫通孔5fを備えた軟磁
性体からなる磁性層1gを積層する。
【0029】次に図2(m)に示すように、磁性層1g
上に導電層2fを印刷形成する。このときに、導電層2
eと2fとは、貫通孔5fを介して接続される。
【0030】次に、図2(n)に示すように、磁性層1
g上に貫通孔5gを備えた軟磁性体からなる磁性層1h
を積層形成する。更に、図2(o)に示すように、磁性
層1h上に導電層2gを印刷形成する。導電層2f,2
gは貫通孔5gを介して接続される。
【0031】この状態において、さらに、図示しない軟
磁性体からなる磁性層を積層した後、脱バインダし、低
温で一体焼成したした後、形成された積層体の両側面に
導電層2h,5hの露出端部を覆うように、電極ペース
トを塗布して、焼き付けて外部電極膜4,4を夫々形成
する。
【0032】次に本発明の実施の形態による積層インダ
クタンス素子の具体的な製造について説明する。
【0033】下記表1に示すように、NiCuZnフェ
ライトとして、透磁率が400の組成を用い、比表面積
で5.2m/gとなるように粉砕した。この粉末が1
00重量部に対し、結合剤(ポリビニルブチラール)を
5重量部、溶剤(エチルセロソルブ)を70重量部を混
ぜ、上記組成をスパイラルミキサーを用いて混合し、さ
らにビーズミルにて混練分散し、磁性層形成用フェライ
トペーストを得た。次ぎに、導電層成形用Agペースト
の作製のため、結合剤(エチルセルロース)を5重量
部、溶剤(α−テルピネオール)を15重量部、溶剤
(ブチルカルビトールアセテート)を10重量部、それ
に銀微粉末(平均粒径0.5μm)を100重量部を混
ぜ、3本ロールにて混練分散した。永久磁石層形成用の
Baフェライトのペーストを作製するため、組成がmo
l%で14.9%BaO−85.1%FeのBa
フェライト粉末に、下記表1に示すように低融点ガラス
を種々の量で添加し、上述のNiCuZnフェライトペ
ースト作製工程と同じ工程にてペーストを作製した。
【0034】
【表1】
【0035】また、比較例に使用するため非磁性体とし
て、ZnFeを同様の工程にて印刷用ペーストと
した。
【0036】作製したフェライトペースト及びAgペー
ストを用いて、図2に示す導電層の積層巻線を形成する
ように印刷積層を行った。コイル数は7ターンに相当す
る。Baフェライトからなる永久磁石層3は図1に示し
たように積層体の高さ方向の中央に配置し、その厚みは
約20μmであった。
【0037】次ぎに、比較のため直流重畳特性を改善す
るために図3に示したように、積層体の高さ方向の中央
に約20μm厚みの非磁性層53を配置した積層インダ
クタンス素子50も作製した。これを比較例1とする。
尚、図3において、図1と同じ材料層は、同じ符号で示
されている。
【0038】また、図1の構造で、低融点ガラスを含ま
ないBaフェライトを使った積層体を比較例2とする。
ここで、磁石の挿入位置は内部導体コイルの中央部に限
らず、コイル発生磁界に有効にバイアス磁界を印加でき
る場所であればどの位置でも構わない。
【0039】これを所定の大きさ(4.5mm×3.2
mm)に切断し、これを脱バインダー後、900℃で一
体焼成した。この焼成体の積層巻線のリードが露出して
いる面に、Agを主成分とした導電性ペーストを塗布
し、600℃で焼き付けを行い、外部電極を形成して積
層型インダクタンス素子を作製した。その後、フェライ
ト磁石を着磁するため、電磁石にて10kOe(790
kA/m)の磁界を印加した。
【0040】作製した積層型インダクタンス素子のイン
ダクタンスを、YHP製インピーダンスアナライザーH
P4291Aを用いて評価した。
【0041】本実施の形態では、上記組成でペーストを
作製したが、これ以外の成分・配合比でも、印刷可能な
ペーストが得られるものであればよい。
【0042】下記表2に得られた積層インダクタンス素
子のインダクタンスの直流重畳特性を示す。比較例2
は、フェライト磁石が全く焼結していないため、単なる
空隙になっている。比較例1は、非磁性層でエアーギャ
ップを形成しているため、比較例2よりも直流重畳特性
が向上している。これらに比べ、本発明の積層インダク
タンス素子は、インダクタンスが単なる空隙のものに比
べ最大で約4倍のインダクタンスが得られた。しかし、
直流電流が0でのインダクタンスは5.8μHであるた
め、直流重畳電流が1Aでは、本発明でも、約35%イ
ンダクタンスが低下する。
【0043】本発明の実施の形態による水準4と比較例
1のインダクタンスの直流重畳特性の比較を図4に示
す。この比較から、インダクタンスの直流重畳特性が約
1.5倍から2倍伸びており、埋め込まれた永久磁石層
としてのフェライト磁石が確かにバイアス磁界を発生し
ていることが確認できた。その磁界の大きさは測定でき
ないが、直流重畳特性の伸びから推測すると最大約1.
1kG(0.11T)に相当する。無添加のBaフェラ
イトの焼結体の残留磁束密度は約1.9kG(0.19
T)であるから、低融点ガラス40wt%の添加で磁束
密度は1.4kG(0.14T)まで低下することが予
想されるが、その予想値の約80%の磁束密度が得られ
ていることになり、低融点ガラスの添加で900℃の低
温においても十分に焼結が進んでいることが分かった。
【0044】
【表2】
【0045】このように、本発明の実施の形態によれ
ば、低融点ガラスの添加により、Baフェライトも低温
焼結NiCuZnフェライトと同時に低温で焼結するこ
とが可能となり、その発生磁界による磁気的バイアス効
果によって、インダクタンスの直流重畳特性を1.5倍
から2倍に向上させることが出来た。
【0046】
【発明の効果】以上説明したように、本発明によれば、
同一形状でも従来より大きな電流を流すことの出来る積
層インダクタンス素子とその製造方法とを提供できる。
【図面の簡単な説明】
【図1】本発明の実施の形態による積層インダクタンス
素子を示す断面図である。
【図2】(a)〜(o)は図1の積層インダクタンス素
子の製造工程を示す平面図である。
【図3】比較例1による積層インダクタンス素子の断面
図である。
【図4】本発明の実施の形態の水準4と比較例1の直流
重畳特性の比較を示すグラフである。
【符号の説明】
1,1a〜1g 磁性層 2,2a〜2g 導電層 3 永久磁石層 4 外部電極膜 5a〜5g,6 貫通孔
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 斉 宮城県仙台市太白区郡山六丁目7番1号 株式会社トーキン内 (72)発明者 川原井 貢 宮城県仙台市太白区郡山六丁目7番1号 株式会社トーキン内 Fターム(参考) 5E062 FF01 5E070 AA01 BA12 BB01 BB05 CB01 CB12 EA01 5E346 AA11 AA15 AA43 BB16 BB20 CC16 CC18 CC39 DD13 EE23 EE29 HH31

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 印刷積層法によって、複数の磁性層と複
    数の導電層を順次積層して形成され、前記磁性層の一部
    として永久磁石層を含むインダクタンス素子において、
    前記永久磁石層は、当該永久磁石層の総量に対して5w
    t%以上となるよう添加された軟化点が900℃以下の
    低融点ガラスの1種もしくはそれ以上からなるBaフェ
    ライトからなることを特徴とする積層インダクタンス素
    子。
  2. 【請求項2】 印刷積層法によって、磁性層と導電層を
    順次積層して形成されるインダクタンス素子の印刷工程
    の一部に永久磁石層を印刷積層する工程を含むインダク
    タンス素子の製造方法において、前記永久磁石層とし
    て、軟化点が900℃以下の低融点ガラス1種もしくは
    それ以上で、総量が5wt%以上となるよう添加された
    Baフェライトを用いることを特徴とする積層インダク
    タンス素子の製造方法。
JP2000366712A 2000-12-01 2000-12-01 積層インダクタンス素子及びその製造方法 Withdrawn JP2002170714A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000366712A JP2002170714A (ja) 2000-12-01 2000-12-01 積層インダクタンス素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000366712A JP2002170714A (ja) 2000-12-01 2000-12-01 積層インダクタンス素子及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002170714A true JP2002170714A (ja) 2002-06-14

Family

ID=18837286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000366712A Withdrawn JP2002170714A (ja) 2000-12-01 2000-12-01 積層インダクタンス素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP2002170714A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6836025B2 (en) 2002-05-31 2004-12-28 Fujitsu Limited Semiconductor device configured to be surface mountable
WO2014045775A1 (ja) * 2012-09-19 2014-03-27 株式会社村田製作所 回路内蔵基板および複合モジュール
JP2016134550A (ja) * 2015-01-21 2016-07-25 Fdk株式会社 積層インダクタ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6836025B2 (en) 2002-05-31 2004-12-28 Fujitsu Limited Semiconductor device configured to be surface mountable
WO2014045775A1 (ja) * 2012-09-19 2014-03-27 株式会社村田製作所 回路内蔵基板および複合モジュール
JP5725264B2 (ja) * 2012-09-19 2015-05-27 株式会社村田製作所 回路内蔵基板および複合モジュール
US9379685B2 (en) 2012-09-19 2016-06-28 Murata Manufacturing Co., Ltd. Built-in-circuit substrate and composite module
JP2016134550A (ja) * 2015-01-21 2016-07-25 Fdk株式会社 積層インダクタ

Similar Documents

Publication Publication Date Title
KR101586137B1 (ko) 유전체 자기 조성물, 전자 부품 및 복합 전자 부품
CN1906717B (zh) 叠片线圈
JP3621300B2 (ja) 電源回路用積層インダクタ
US8395471B2 (en) Electronic component
KR101539879B1 (ko) 칩 전자부품
KR100988452B1 (ko) 적층형 복합 전자부품
JP2001044037A (ja) 積層インダクタ
WO2013031842A1 (ja) フェライト磁器組成物、セラミック電子部品、及びセラミック電子部品の製造方法
WO2016080108A1 (ja) Esd保護素子、およびesd保護素子付きコモンモードチョークコイル
TW201137902A (en) Electronic component
JP2000182834A (ja) 積層型インダクタンス素子及びその製造方法
CN103733280B (zh) 层叠线圈部件及其制造方法
JP3364174B2 (ja) チップフェライト部品およびその製造方法
US8981890B2 (en) Non-magnetic composition for multilayer electronic component, multilayer electronic component manufactured by using the same and manufacturing method thereof
JP2002175927A (ja) 積層インダクタンス素子及びその製造方法
JP2002175917A (ja) 積層インダクタおよびその製造方法
JPH11273979A (ja) インダクタンス素子の製造方法およびインダクタンス素子
JP4936110B2 (ja) 複合磁性体の製造方法
JP2002170714A (ja) 積層インダクタンス素子及びその製造方法
JP4694860B2 (ja) 積層型ビーズの製造方法
JP2002170715A (ja) インダクタンス素子及びその製造方法
JP2005259774A (ja) 開磁路型積層コイル部品
JP2002170708A (ja) インダクタンス素子及びその製造方法
US20140191837A1 (en) Coil element and method for manufacturing the same
JPH06310333A (ja) 積層型インダクタ

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080205