[go: up one dir, main page]

WO2013120310A1 - 一种闸极驱动电路及驱动方法、液晶显示系统 - Google Patents

一种闸极驱动电路及驱动方法、液晶显示系统 Download PDF

Info

Publication number
WO2013120310A1
WO2013120310A1 PCT/CN2012/073515 CN2012073515W WO2013120310A1 WO 2013120310 A1 WO2013120310 A1 WO 2013120310A1 CN 2012073515 W CN2012073515 W CN 2012073515W WO 2013120310 A1 WO2013120310 A1 WO 2013120310A1
Authority
WO
WIPO (PCT)
Prior art keywords
control
line
reset
controllable
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2012/073515
Other languages
English (en)
French (fr)
Inventor
王金杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to US13/505,498 priority Critical patent/US20130215089A1/en
Publication of WO2013120310A1 publication Critical patent/WO2013120310A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness

Definitions

  • the present invention relates to the field of liquid crystal display, and more particularly to a gate driving circuit, a driving method, and a liquid crystal display system.
  • the liquid crystal display system includes a scan line, a data line, and a thin film transistor, and the scan line is connected to the gate of the thin film transistor; the data line is connected to the source of the thin film transistor.
  • the number of scanning lines and data lines of a liquid crystal display system constitutes the resolution of the liquid crystal display system. Taking a product with a resolution of MxN as an example, a single gate driving mode, an output line of a panel gate (panel) The number of gate fanouts and source fanouts are N and 3M, respectively.
  • the product requires N/a gate control chip (gate IC) and 3M b Source control chip (source IC).
  • the invention patent CN101707047A discloses a driving circuit for saving the number of gate chips on May 12, 2010.
  • the invention provides a driving circuit for saving the number of gate chips, which is located in the gate chip and the scanning line in the liquid crystal panel.
  • a set of driving circuits is added between the two, and the number of gate chips of the liquid crystal panel under the double gate structure is kept the same as that of the single gate structure.
  • the driving circuit capable of saving the number of gate chips is more cost-effective than the prior art, and the driving circuit is used to make each scanning line
  • the high-level signal is ended, a low-level signal is received to make the signal status of each scan line clearer.
  • the interlocking design is required between the first and third control switches, which greatly limits the number of controllable scanning lines, so that one output line (fanout) can only correspond to two scanning lines, A low-cost way to flexibly configure the number of scan lines that can be controlled on one output line.
  • the technical problem to be solved by the present invention is to provide a gate driving circuit, a driving method, and a liquid crystal display system which can further reduce the number of gate control chips and facilitate the design of a narrow bezel.
  • a gate driving circuit includes a gate control chip and a scan line, and each output line of the gate control chip is connected with at least three controllable switches to control three or more scan lines, and each of the controllable switches The connection controls one scan line.
  • the gate driving circuit further includes at least three control lines, and the controllable switches corresponding to the output lines of each of the gate control chips share the control lines, and the control ends of each of the controllable switches are respectively connected to one The control line. Therefore, assuming that each output line has N controllable switches, only N control lines need to be set. It is not necessary to separately design a drive for each controllable switch of each output line, and the control mode is greatly simplified.
  • the other end of the scan line connected to the controllable switch is further connected with a controllable reset switch, the other end of the reset switch is connected to a low potential signal, and the controllable switch and the reset switch are independently controlled.
  • the controllable switch connected to the same scan line is alternately turned on between the reset switch and the reset switch.
  • the corresponding reset switch When the current scan line is driven, the corresponding reset switch remains in an off state, and the scan line is in a high state; at this time, other scan lines corresponding to the same output line need to be kept in a low state, and therefore, the scan lines correspond to
  • the reset switch is in an on state, and a low level signal is introduced into the corresponding scan line, so that even if the controllable switch malfunctions, the corresponding scan line can be forced to remain at a low potential state, thereby improving the reliability of the drive system; Furthermore, by connecting the scan line to the low level signal through the reset switch, the scan line can be quickly switched from a high potential to a low potential, thereby improving the response speed of the drive.
  • the gate driving circuit further includes at least three reset control lines and a common low potential line, and the control ends of each of the reset switches are respectively connected to one of the reset control lines, and each of the reset switches The other end is connected to a common low potential line, and the reset switch corresponding to the output line of each gate control chip shares the common low potential line.
  • This is a specific implementation of a reset switch, the same vertical
  • the reset switch corresponding to the controllable switch of the column can share a reset control line. Therefore, assuming that each output line has N reset switches, only N reset control lines need to be set, and there is no need for each of the output lines separately.
  • the reset switch is designed separately and the control mode is greatly enlarged.
  • each output line of the gate control chip is connected with a first controllable switch, a second controllable switch, and a third controllable switch;
  • the gate drive circuit further includes a first control line, and a second a control line connected to the first control line, the control end of the second controllable switch is connected to the second control line, and the third controllable switch is connected to the second control line
  • the control terminal is connected to the third control line.
  • the other end of the scan line connected to the controllable switch is further connected with a controllable reset switch, and the other end of the reset switch is connected to a low potential signal.
  • a controllable reset switch is added to improve driving reliability and response speed.
  • the gate driving circuit further includes at least three reset control lines and a common low potential line, and the control ends of each of the reset switches are respectively connected to one of the reset control lines, and each of the reset switches The other end is connected to the common low potential line.
  • This is a specific implementation of the reset switch.
  • the reset switch corresponding to the controllable switch of the same column can share a reset control line. Therefore, it is assumed that each output line has N reset switches, and only N reset control lines need to be set. That is, there is no need to separately design a drive for each reset switch of each output line, and the control method is greatly simplified.
  • controllable switch is a thin film transistor.
  • the use of a thin film transistor as a controllable switch can be formed simultaneously in the fabrication of a thin film transistor of an array substrate without adding an additional process, which is advantageous in reducing the manufacturing cost.
  • a driving method of the above gate driving circuit comprises the following steps:
  • Each output line of the gate control chip sequentially outputs a high level, and at least three scanning intervals are continued.
  • the other end of the scan line connected to the controllable switch is further connected with a controllable reset switch.
  • the other end of the reset switch is connected to the low potential signal, and the step B further includes: when the current controllable switch is turned on, the reset switch of the same scan line is turned off; when the current controllable switch is turned off, controlling the reset of the same scan line The switch is turned on.
  • the corresponding reset switch When the current scan line is driven, the corresponding reset switch remains in an off state, and the scan line is in a high state; at this time, other scan lines corresponding to the same output line need to be kept in a low state, and therefore, the scan lines correspond to
  • the reset switch is in an on state, and a low level signal is introduced into the corresponding scan line, so that even if the controllable switch malfunctions, the corresponding scan line can be forced to remain at a low potential state, thereby improving the reliability of the drive system; Furthermore, by connecting the scan line to the low level signal through the reset switch, the scan line can be quickly switched from a high potential to a low potential, thereby improving the response speed of the drive.
  • a liquid crystal display system comprising the above-described gate driving circuit.
  • At least three controllable switches are connected to each output line of the gate control chip, and each controllable switch controls one scan line, so that one output line can correspond to more than three scan lines, so that the scan line is fixed.
  • the number of output lines is further reduced, thereby reducing the number of gate drive ICs and reducing the cost; at the same time, the reduction of the output lines also reduces the space occupation, and the space of the circuit board area on the gate control side of the liquid crystal panel is saved for the narrow bezel design. It is beneficial to realize the narrow bezel design of the liquid crystal panel.
  • the number of scan lines corresponding to one output line can be flexibly controlled, thus implementing a plurality of different configurations in a single implementation manner, thereby reducing development costs.
  • 1 is a conventional scanning line and data line driving method
  • Figure 2 is a schematic view of an embodiment of the present invention.
  • 100 liquid crystal pixel
  • 200 controllable switch
  • 300 reset switch
  • 400 scan line
  • 500 data line
  • 600 control line
  • 700 reset control line
  • a liquid crystal display system includes a liquid crystal panel and a backlight module at the bottom of the liquid crystal panel.
  • the liquid crystal panel includes a plurality of liquid crystal pixels 100 and a vertical and horizontal interlaced scan line 400 and a data line 500.
  • Each liquid crystal pixel 100 includes a pixel electrode and a thin film transistor connected to the pixel electrode, the gate of the thin film transistor being connected to the scan line 400; and the source thereof being connected to the data line 500.
  • a gate driving circuit includes a gate control chip and a scan line 400. Each of the output lines of the gate control chip is connected with at least three controllable switches 200, and each of the controllable switches 200 is connected to one scan line. 400.
  • the controllable switch 200 can be controlled by the control line 600, that is, the control end of each controllable switch 200 is respectively connected to one control line 600, and the controllable switch 200 corresponding to different output lines is located at the same column position,
  • One control line 600 can be shared, such that one output line corresponds to N scanning lines 400, and only N control lines 600 are required.
  • the other end of the scanning line 400 connected to the controllable switch 200 may be connected to a controllable reset switch 300, and the other end of the reset switch 300 is connected to a low potential signal.
  • the corresponding reset switch 300 remains in an off state, and the scan line 400 is in a high state; at this time, the other scan lines 400 corresponding to the same output line need to be kept in a low state, therefore, these
  • the reset switch 300 corresponding to the scan line 400 is in an on state, and a low level signal is introduced into the corresponding scan line 400, so that even if the controllable switch 200 malfunctions, the corresponding scan line 400 can be forced to remain at a low potential.
  • the state improves the reliability of the driving system. Further, by connecting the scanning line 400 to the low level signal through the reset switch 300, the scanning line 400 can be quickly switched from a high potential to a low potential, thereby improving the response speed of the driving.
  • the reset switch 300 can also adopt a control mode similar to the control switch, and set the same number of reset control lines 700 as the control line 600.
  • the control terminals of each reset switch 300 are respectively connected to one of the reset control lines 700, and a common public can be set.
  • the lower potential line, the other end of each reset switch 300 is connected to the common potential line.
  • controllable switches 200 are connected to each output line of the gate control chip as an example to further explain the concept of the present invention.
  • a set of controllable switches 200 are placed on the liquid crystal panel as a panel gate input, each The three controllable switches 200 within the group control the signal inputs of the three scan lines 400, respectively. And use the controllable switch 200 at the gate output end with a special signal input method to realize the scanning signal on and off line by line.
  • GI_1, GI_2, and GI_3 are control lines 600, Gl_l, Gl_2, Gl_3, G2_l, G2_2, and G2_3 are scan lines 400; Dl, D2, Dn-1, and Dn are data lines 500; G03, G02 GO1 is the reset control line 700; Vgl is the common low potential line.
  • GI_1, GI_2, and GI_3 respectively input high/low voltage and switch with time, that is, GI_1 inputs high level (H) at T1, GI_2 and GI_3 inputs low level (L), and T2 GI_1 and GI_3 input L, G, I_2 input H, T3, GI_1 and GI_2 input L, GI_3 input H.
  • GI_1 inputs H GOl inputs L, G02 and G03 inputs H.
  • G02 input GOl and G03 input H.
  • G03 inputs GOl and G02 input H.
  • Vgl keeps input L.
  • Gl ⁇ Gn is the gate output line (Gate fanout)
  • G03 input H Vgl maintains the L voltage.
  • GI_1 Since GI_1 inputs H, the signal of G1 can be sent to Gl_l, and the TFT corresponding to Gl_l is turned on. At this time, G01 input is L, so the signal of Vgl will not be sent to Gl_l. At the same time, the input of GI_2 and GI_3 is L, so the H signal of G1 cannot be sent to Gl_2 and Gl_3, the input of G02 and G03 is H, and the L signal of Vgl is sent to Gl_2 and Gl_3.
  • the G2 input is L. Since the GI_1 input is H, its L voltage can be fed into G2_l, and the G02 and G03 inputs are H. The Vgl L signal can be sent to G2_2 and G2_3.
  • the scan line 400 corresponding to G3 ⁇ Gn is similar to the above.
  • the signal of Gl can be sent to Gl_2, and the TFT corresponding to Gl_2 is turned on.
  • the G02 input is L, so the signal of Vgl is not sent to Gl_2.
  • the input of GI_1 and GI_3 is L, so the H signal of G1 cannot be sent to Gl_l and Gl_3, G01 and G03.
  • the input is H, and the L signal of Vgl is sent to Gl_l and Gl_3.
  • the G2 input is L. Since the GI_2 input is H, its L voltage can be fed into G2_2, and the G01 and G03 inputs are H. The Vgl L signal can be sent to G2_l and G2_3.
  • the scan line 400 corresponding to G3 ⁇ Gn is similar to the above.
  • GI_3 input H, GI_1 and GI_2 input L, Gl input H, G2 ⁇ Gate Gn input L, G03 input L, GOl and G02 input H, Vgl maintain L voltage.
  • GI_3 Since GI_3 inputs H, the signal of Gl can be sent to Gl_3, and the TFT corresponding to Gl_3 is turned on. At this time, G03 input is L, so the signal of Vgl will not be sent to Gl_3. At the same time, the input of GI_1 and GI_2 is L, so the H signal of G1 cannot be sent to Gl_l and Gl_2, the input of G01 and G02 is H, and the L signal of Vgl is sent to Gl_l and Gl_2.
  • the G2 input is L. Since the GI_3 input is H, its L voltage can be fed into G2_3, and the G01 and G02 inputs are H. The Vgl L signal can be sent to G2_l and G2_2.
  • the scan line 400 corresponding to G3 ⁇ Gn is similar to the above.
  • the panel with the new structure and the designed signal timing can realize the sequential opening and closing of the scanning line 400, and can only reduce the number of output lines of the original 1/3 of the gate to reduce the cost of the IC. effect. It is also possible to achieve such a driving effect by adding more controllable switches 200, for example, increasing the number of controllable switches 200 to four five or more, and only need to reduce the gate according to the above driving method. The purpose of the output line.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

一种闸极驱动电路及驱动方法、 液晶显示系统
【技术领域】
本发明涉及液晶显示领域， 更具体的说， 涉及一种闸极驱动电路及驱动方 法、 液晶显示系统。
【背景技术】
液晶显示系统包括扫描线、 数据线和薄膜晶体管， 扫描线连接到薄膜晶体 管的闸极； 数据线连接到薄膜晶体管的源极。 一个液晶显示系统扫描线和数据 线的数目构成该液晶显示系统的解析度， 以一个解析度为 MxN的产品为例， 单 闸极 ( single gate )驱动方式下， 面板闸极的输出线路 ( panel gate fanout )与源 极输出 （ source fanout )数目分别为 N和 3M。 假定闸极控制芯片 （ gate IC )与 源极控制芯片 （ source IC )的通道（channel )数目分别为 a和 b, 则该产品需要 N/a颗闸极控制芯片 （gate IC )和 3M b颗源极控制芯片 （ source IC )。 产品解 析度越高， 其输出线路（fanout )数目也越多， 输出线路（fanout )所占的空间 及则需驱动 IC颗数也随之增加。
发明专利 CN101707047A于 2010年 5月 12日公开了一种节省闸极芯片数 量的驱动电路， 该发明提供一种节省闸极芯片数量的驱动电路， 其位于液晶面 板中的闸极芯片与扫描线之间增加一组驱动电路， 此驱动电路可以让双闸极 (Double Gate )架构下的液晶面板的闸极芯片的数量保持跟单闸极（ Single Gate ) 架构下的数量一样。本发明以双闸极 (Double Gate )的驱动架构制作液晶面板时， 能节省闸极芯片数量的驱动电路， 相较于现有技术， 更能节省成本， 并利用此 驱动电路使得每一个扫描线在结束高准位讯号时， 接收一个低准位讯号， 让每 一个扫描线的讯号状态更为明确。 由于该发明中， 第一〜三控制开关之间需要 互锁设计， 这就大幅限制了可控的扫描线的数量， 因此一条输出线路（fanout ) 只能对应两条扫描线， 无以筒单、 低成本的方式灵活配置一条输出线路可控的 扫描线数量。 【发明内容】
本发明所要解决的技术问题是提供一种可以进一步减少闸极控制芯片数 量、 有利于实现窄边框设计的闸极驱动电路及驱动方法、 液晶显示系统。
本发明的目的是通过以下技术方案来实现的：
一种闸极驱动电路， 包括闸极控制芯片、 扫描线， 所述闸极控制芯片的每 条输出线路至少连接有三个可控开关， 控制三条以上的扫描线， 所述每个可控 开关各连接控制一条扫描线。
优选的， 所述闸极驱动电路还包括有至少三条控制线， 每条闸极控制芯片 的输出线路对应的可控开关共用所述控制线， 所述每个可控开关的控制端分别 连接一条所述的控制线。 因此， 假设每条输出线路有 N个可控开关， 只需要设 置 N条控制线即可， 无需单独为每条输出线路的每个可控开关单独设计驱动， 大幅筒化了控制方式。
优选的， 所述与可控开关连接的扫描线的另一端还连接有可控的复位开关， 所述复位开关的另一端连接到低电位信号， 所述可控开关和复位开关之间独立 控制， 同一扫描线连接的可控开关与复位开关之间交错导通。 当前扫描线进行 驱动时， 对应的复位开关保持截止状态， 该扫描线处于高电平状态； 此时， 同 一输出线路对应的其它扫描线则需要保持低电平状态， 因此， 这些扫描线对应 的复位开关就处于导通状态， 将低电平信号导入对应的扫描线， 这样即便是可 控开关误动作， 也能强制让其对应的扫描线保持在低电位状态， 提高驱动系统 的可靠性； 再者， 通过复位开关将扫描线与低电平信号连接， 可以让扫描线从 高电位迅速转换到低电位， 提高驱动的响应速度。
优选的， 所述闸极驱动电路还包括有至少三条复位控制线和一条公共低电 位线， 所述每个复位开关的控制端分别连接一条所述的复位控制线， 所述每个 复位开关的另一端连接到公共低电位线， 每条闸极控制芯片的输出线路对应的 复位开关共用所述公共低电位线。 此为一种复位开关的具体实施方式， 同一纵 列的可控开关对应的复位开关可以共用一条复位控制线， 因此， 假设每条输出 线路有 N个复位开关， 只需要设置 N条复位控制线即可， 无需单独为每条输出 线路的每个复位开关单独设计驱动， 大幅筒化了控制方式。
优选的， 所述闸极控制芯片的每条输出线路连接有第一可控开关、 第二可 控开关、 第三可控开关； 所述闸极驱动电路还包括有第一控制线、 第二控制线、 第三控制线； 所述第一可控开关的控制端连接到第一控制线， 所述第二可控开 关的控制端连接到第二控制线， 所述第三可控开关的控制端连接到第三控制线。 此为一条输出线路对应三条扫描线的控制方式。
优选的， 所述与可控开关连接的扫描线的另一端还连接有可控的复位开关， 所述复位开关的另一端连接到低电位信号。 此为一条输出线路对应三条扫描线 的驱动电路， 增加复位开关提升驱动可靠性以及响应速度的实施方式。
优选的， 所述闸极驱动电路还包括有至少三条复位控制线和一条公共低电 位线， 所述每个复位开关的控制端分别连接一条所述的复位控制线， 所述每个 复位开关的另一端连接到公共低电位线。 此为一种复位开关的具体实施方式， 同一纵列的可控开关对应的复位开关可以共用一条复位控制线， 因此， 假设每 条输出线路有 N个复位开关， 只需要设置 N条复位控制线即可， 无需单独为每 条输出线路的每个复位开关单独设计驱动， 大幅筒化了控制方式。
优选的， 所述可控开关为薄膜晶体管。 采用薄膜晶体管作为可控开关， 可 以在制作阵列基板的薄膜晶体管的时候同步形成， 无需增加额外的工序， 有利 于降低制作成本。
一种上述闸极驱动电路的驱动方法， 包括以下步骤：
A: 所述闸极控制芯片的每条输出线路依次输出高电平， 并至少持续三个扫 描间隔，
B: 当前输出线路输出高电平时， 其对应的可控开关按一个扫描间隔依次导 通。
优选的， 所述与可控开关连接的扫描线的另一端还连接有可控的复位开关 , 所述复位开关的另一端连接到低电位信号， 所述步骤 B还包括： 当前可控开关 导通时， 控制同一扫描线的复位开关截止； 当前可控开关截止时， 控制同一扫 描线的复位开关导通。 当前扫描线进行驱动时， 对应的复位开关保持截止状态， 该扫描线处于高电平状态； 此时， 同一输出线路对应的其它扫描线则需要保持 低电平状态， 因此， 这些扫描线对应的复位开关就处于导通状态， 将低电平信 号导入对应的扫描线， 这样即便是可控开关误动作， 也能强制让其对应的扫描 线保持在低电位状态， 提高驱动系统的可靠性； 再者， 通过复位开关将扫描线 与低电平信号连接， 可以让扫描线从高电位迅速转换到低电位， 提高驱动的响 应速度。
一种液晶显示系统， 包括上述的一种闸极驱动电路。
本发明由于闸极控制芯片的每条输出线路至少连接三个可控开关， 每个可 控开关各控制一条扫描线， 这样一条输出线路就能对应三条以上的扫描线， 这 样在扫描线一定的情况下， 进一步减少输出线路的数目， 进而减少闸极驱动 IC 颗数， 降低成本； 同时， 输出线路的减少也减少了空间占用， 为窄边框设计节 省液晶面板闸极控制侧的电路板区空间， 有利于实现液晶面板的窄边框设计。 同时， 通过调整可控开关的数量， 可以灵活控制一条输出线路对应的扫描线的 数量， 这样就以筒单的实施方式实现多种不同的配置， 降低了开发成本。
【附图说明】
图 1是现有的一种扫描线、 数据线驱动方式；
图 2是本发明实施方式示意图；
其中： 100、 液晶像素； 200、 可控开关； 300、 复位开关； 400、 扫描线； 500、 数据线； 600、 控制线； 700、 复位控制线。
【具体实施方式】
下面结合附图和较佳的实施例对本发明作进一步说明。 一种液晶显示系统， 包括液晶面板以及位于液晶面板底部的背光模组， 液 晶面板包括多个液晶像素 100以及纵横交错的扫描线 400和数据线 500进行。 每个液晶像素 100 包括像素电极以及跟像素电极连接的薄膜晶体管， 所述薄膜 晶体管的闸极连接到扫描线 400; 其源极连接至数据线 500。 现有一种闸极驱动 电路， 包括闸极控制芯片、 扫描线 400, 所述闸极控制芯片的每条输出线路至少 连接有三个可控开关 200, 所述每个可控开关 200连接一条扫描线 400。
可控开关 200可以采用控制线 600进行控制， 即每个可控开关 200的控制 端分别连接一条的控制线 600, 不同输出线路对应的可控开关 200, 只要是位于 同一纵列位置的， 都可以共用一条控制线 600, 这样一个输出线路对应 N条扫 描线 400, 只需要 N条控制线 600即可。
为了提升闸极驱动电路的可靠性以及响应速度， 与可控开关 200连接的扫 描线 400的另一端还可以连接可控的复位开关 300,复位开关 300的另一端连接 到低电位信号。 当前扫描线 400进行驱动时， 对应的复位开关 300保持截止状 态， 该扫描线 400处于高电平状态； 此时， 同一输出线路对应的其它扫描线 400 则需要保持低电平状态， 因此， 这些扫描线 400对应的复位开关 300就处于导 通状态，将低电平信号导入对应的扫描线 400,这样即便是可控开关 200误动作， 也能强制让其对应的扫描线 400保持在低电位状态， 提高驱动系统的可靠性； 再者， 通过复位开关 300将扫描线 400与低电平信号连接， 可以让扫描线 400 从高电位迅速转换到低电位， 提高驱动的响应速度。
复位开关 300也可以采用类似控制开关的控制方式， 设置与控制线 600同 等数目的复位控制线 700,每个复位开关 300的控制端分别连接一条所述的复位 控制线 700, 还可以设置一条公共低电位线， 每个复位开关 300的另一端连接到 该公共氏电位线。
下面就以闸极控制芯片的每条输出线路连接有三个可控开关 200 为例， 进 一步阐释本发明的构思，
在液晶面板是闸极输入端 （panel gate input )放置一组可控开关 200, 每一 组内的三个可控开关 200分别控制三条扫描线 400的信号输入。 并利用闸极输 出 （gate output )端的可控开关 200搭配特别的信号输入方式来逐行的实现扫描 信号的打开与关闭
如附图 2所示， GI_1、 GI_2和 GI_3为控制线 600, Gl_l、 Gl_2、 Gl_3、 G2_l、 G2_2、 G2_3为扫描线 400; Dl、 D2、 Dn-1、 Dn为数据线 500; G03、 G02、 GOl为复位控制线 700; Vgl为公共低电位线。
GI_1、 GI_2和 GI_3分别输入高 /低电压并随着时间进行切换， 即在 T1 时 GI_1输入高电平 （ H ) , GI_2和 GI_3输入低电平 （ L ), T2时 GI_1和 GI_3 输入 L , G,I_2输入 H, T3时 GI_1和 GI_2输入 L, GI_3输入 H。 并且当 GI_1 输入 H时， GOl输入 L, G02和 G03输入 H。 GI—2输入 H时 G02输入 GOl和 G03输入 H。 GI—3输入 H时， G03输入 GOl和 G02输入 H。 Vgl 保持输入 L 。 在 T1时间， GI_1输入 H、 GI_2和 GI_3输入 L, Gl~Gn为闸极 的输出线路 ( Gate fanout ) , G1输入 H、 G2~Gn输入 L、 GOl输入 L、 复位控制 线 700GO2和 G03输入 H、 Vgl保持 L电压。
由于 GI_1输入 H, G1的信号可以送入到 Gl_l中， 将 Gl_l所对应的 TFT 打开， 这时间 G01输入为 L, 所以 Vgl的信号不会送入到 Gl_l中。 同时， GI_2 和 GI_3输入为 L,所以 G1的 H信号无法送入到 Gl_2和 Gl_3中， G02和 G03 输入为 H, 将 Vgl的 L信号送入到 Gl_2和 Gl_3中。
同时， G2输入为 L, 由于 GI_1输入为 H所以可以将其 L电压送入到 G2_l 中，并且 G02和 G03输入为 H,可以将 Vgl的 L信号送入到 G2_2和 G2_3中。
G3~Gn所对应的扫描线 400与上述类似。
在 T2时间， GI_2输入 H、 GI_1和 GI_3输入 L、 G1输入 H、 G2~ Gn输入 L、 G02输入 L、 GOl和 G03输入 H、 Vgl保持 L电压。
由于 GI_2输入 H, Gl的信号可以送入到 Gl_2中， 将 Gl_2所对应的 TFT 打开， 这时间 G02输入为 L, 所以 Vgl的信号不会送入到 Gl_2中。 同时， GI_1 和 GI_3输入为 L,所以 G1的 H信号无法送入到 Gl_l和 Gl_3中， G01和 G03 输入为 H, 将 Vgl的 L信号送入到 Gl_l和 Gl_3中。
同时， G2输入为 L, 由于 GI_2输入为 H所以可以将其 L电压送入到 G2_2 中，并且 G01和 G03输入为 H,可以将 Vgl的 L信号送入到 G2_l和 G2_3中。
G3~Gn所对应的扫描线 400与上述类似。
在 T3时间， GI_3输入 H、 GI_1和 GI_2输入 L、 Gl输入 H、 G2~Gate Gn 输入 L、 G03输入 L、 GOl和 G02输入 H、 Vgl保持 L电压。
由于 GI_3输入 H, Gl的信号可以送入到 Gl_3中， 将 Gl_3所对应的 TFT 打开， 这时间 G03输入为 L, 所以 Vgl的信号不会送入到 Gl_3中。 同时， GI_1 和 GI_2输入为 L,所以 G1的 H信号无法送入到 Gl_l和 Gl_2中， G01和 G02 输入为 H, 将 Vgl的 L信号送入到 Gl_l和 Gl_2中。
同时， G2输入为 L, 由于 GI_3输入为 H所以可以将其 L电压送入到 G2_3 中，并且 G01和 G02输入为 H,可以将 Vgl的 L信号送入到 G2_l和 G2_2中。
G3~Gn所对应的扫描线 400与上述类似。
可以将各时间输入与输出的信号电压整理如下面表 1所示：
Figure imgf000008_0001
表 1
可看到采用新型结构的面板搭配设计好的信号时序， 可以实现扫描线 400 的依次打开与关闭，并且可以仅适用原来的 1/3的闸极的输出线路数目来达到降 低 IC数目节约成本的作用。 也可以采用增加更多的可控开关 200 的方式来达到此种驱动效果， 例如将 可控开关 200数目增加到 4个 5个或者更多， 只需要依照上述的驱动方式就可 以实现减少闸极的输出线路的目的。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明， 不 能认定本发明的具体实施只局限于这些说明。 对于本发明所属技术领域的普通 技术人员来说， 在不脱离本发明构思的前提下， 还可以做出若干筒单推演或替 换， 都应当视为属于本发明的保护范围。

Claims

权利要求
1、 一种闸极驱动电路， 包括闸极控制芯片、 扫描线， 所述闸极控制芯片的 每条输出线路至少连接有三个可控开关， 控制三条以上的扫描线， 所述每个可 控开关各连接控制一条扫描线。
2、 如权利要求 1所述的一种闸极驱动电路， 其中， 所述闸极驱动电路还包 括有至少三条控制线， 每条闸极控制芯片的输出线路对应的可控开关共用所述 控制线， 所述每个可控开关的控制端分别连接一条所述的控制线。
3、 如权利要求 1所述的一种闸极驱动电路， 其中， 所述与可控开关连接的 扫描线的另一端还连接有可控的复位开关， 所述复位开关的另一端连接到低电 位信号， 所述可控开关和复位开关之间独立控制， 同一扫描线连接的可控开关 与复位开关之间交错导通。
4、 如权利要求 3所述的一种闸极驱动电路， 其中， 所述闸极驱动电路还包 括有至少三条复位控制线和一条公共低电位线， 所述每个复位开关的控制端分 别连接一条所述的复位控制线， 所述每个复位开关的另一端连接到公共低电位 线， 每条闸极控制芯片的输出线路对应的复位开关共用所述公共低电位线。
5、 如权利要求 1所述的一种闸极驱动电路， 其中， 所述闸极控制芯片的每 条输出线路连接有第一可控开关、 第二可控开关、 第三可控开关； 所述闸极驱 动电路还包括有第一控制线、 第二控制线、 第三控制线； 所述第一可控开关的 控制端连接到第一控制线， 所述第二可控开关的控制端连接到第二控制线， 所 述第三可控开关的控制端连接到第三控制线。
6、 如权利要求 5所述的一种闸极驱动电路， 其中， 所述与可控开关连接的 扫描线的另一端还连接有可控的复位开关， 所述复位开关的另一端连接到低电 位信号。
7、 如权利要求 6所述的一种闸极驱动电路， 其中， 所述闸极驱动电路还包 括有至少三条复位控制线和一条公共低电位线， 所述每个复位开关的控制端分 别连接一条所述的复位控制线， 所述每个复位开关的另一端连接到公共低电位 线。
8、 如权利要求 1所述的一种闸极驱动电路， 其中， 所述可控开关为薄膜晶 体管。
9、 一种如权利要求 1所述的闸极驱动电路的驱动方法， 包括以下步骤：
A: 所述闸极控制芯片的每条输出线路依次输出高电平， 并至少持续三个扫 描间隔，
B: 当前输出线路输出高电平时， 其对应的可控开关按一个扫描间隔依次导 通。
10、 如权利要求 9所述的闸极驱动电路的驱动方法， 其中， 所述与可控开 关连接的扫描线的另一端还连接有可控的复位开关， 所述复位开关的另一端连 接到低电位信号， 所述步骤 B还包括： 当前可控开关导通时， 控制同一扫描线 的复位开关截止； 当前可控开关截止时， 控制同一扫描线的复位开关导通。
11、 一种液晶显示系统， 包括一种闸极驱动电路， 所述闸极驱动电路， 包 括闸极控制芯片、 扫描线， 所述闸极控制芯片的每条输出线路至少连接有三个 可控开关， 控制三条以上的扫描线， 所述每个可控开关各连接控制一条扫描线。
12、 如权利要求 11所述的一种液晶显示系统， 其中， 所述闸极驱动电路还 包括有至少三条控制线， 每条闸极控制芯片的输出线路对应的可控开关共用所 述控制线， 所述每个可控开关的控制端分别连接一条所述的控制线。
13、 如权利要求 11所述的一种液晶显示系统， 其中， 所述与可控开关连接 的扫描线的另一端还连接有可控的复位开关， 所述复位开关的另一端连接到低 电位信号， 所述可控开关和复位开关之间独立控制， 同一扫描线连接的可控开 关与复位开关之间交错导通。
14、 如权利要求 13所述的一种液晶显示系统， 其中， 所述闸极驱动电路还 包括有至少三条复位控制线和一条公共低电位线， 所述每个复位开关的控制端 分别连接一条所述的复位控制线， 所述每个复位开关的另一端连接到公共低电 位线， 每条闸极控制芯片的输出线路对应的复位开关共用所述公共低电位线。
15、 如权利要求 11所述的一种液晶显示系统， 其中， 所述闸极控制芯片的 每条输出线路连接有第一可控开关、 第二可控开关、 第三可控开关； 所述闸极 驱动电路还包括有第一控制线、 第二控制线、 第三控制线； 所述第一可控开关 的控制端连接到第一控制线， 所述第二可控开关的控制端连接到第二控制线， 所述第三可控开关的控制端连接到第三控制线。
16、 如权利要求 15所述的一种液晶显示系统， 其中， 所述与可控开关连接 的扫描线的另一端还连接有可控的复位开关， 所述复位开关的另一端连接到低 电位信号。
17、 如权利要求 16所述的一种液晶显示系统， 其中， 所述闸极驱动电路还 包括有至少三条复位控制线和一条公共低电位线， 所述每个复位开关的控制端 分别连接一条所述的复位控制线， 所述每个复位开关的另一端连接到公共低电 位线。
18、 如权利要求 11所述的一种液晶显示系统， 其中， 所述可控开关为薄膜 晶体管。
PCT/CN2012/073515 2012-02-16 2012-04-05 一种闸极驱动电路及驱动方法、液晶显示系统 Ceased WO2013120310A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/505,498 US20130215089A1 (en) 2012-02-16 2012-04-05 Gate Driving Circuit, Driving Method, and LCD System

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2012100341647A CN102543028A (zh) 2012-02-16 2012-02-16 一种闸极驱动电路及驱动方法、液晶显示系统
CN201210034164.7 2012-02-16

Publications (1)

Publication Number Publication Date
WO2013120310A1 true WO2013120310A1 (zh) 2013-08-22

Family

ID=46349776

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2012/073515 Ceased WO2013120310A1 (zh) 2012-02-16 2012-04-05 一种闸极驱动电路及驱动方法、液晶显示系统

Country Status (2)

Country Link
CN (1) CN102543028A (zh)
WO (1) WO2013120310A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943090A (zh) * 2014-04-15 2014-07-23 深圳市华星光电技术有限公司 栅极驱动电路及栅极驱动方法
CN104217694A (zh) * 2014-09-04 2014-12-17 深圳市华星光电技术有限公司 一种扫描驱动电路及显示面板
CN104751766B (zh) 2015-04-08 2017-08-29 京东方科技集团股份有限公司 一种显示面板、其驱动方法及显示装置
CN104952883B (zh) 2015-05-11 2019-04-19 京东方科技集团股份有限公司 柔性阵列基板、显示面板、键盘组件和电子设备
TWI561890B (en) 2015-08-10 2016-12-11 Au Optronics Corp Pixel array, display panel and curved display panel
CN105047122A (zh) 2015-09-08 2015-11-11 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN105788550B (zh) * 2016-05-05 2019-02-26 深圳市华星光电技术有限公司 栅极侧扇出区域电路
US20200212141A1 (en) * 2018-12-26 2020-07-02 Int Tech Co., Ltd. Display panel, associated display system, and associated method
CN110322825A (zh) * 2019-07-11 2019-10-11 深圳市华星光电技术有限公司 一种可减少goa级数的电路及显示装置
US10916172B2 (en) 2019-07-11 2021-02-09 Tcl China Star Optoelectronics Technology Co., Ltd. Stage-number reduced gate on array circuit and display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060267909A1 (en) * 2005-05-25 2006-11-30 Chih-Hsin Hsu Gate switch apparatus for amorphous silicon lcd
CN101408700A (zh) * 2007-10-08 2009-04-15 中华映管股份有限公司 平面显示器
CN101976550A (zh) * 2010-10-13 2011-02-16 友达光电（苏州）有限公司 液晶面板及其驱动方法
CN102054446A (zh) * 2009-10-30 2011-05-11 北京京东方光电科技有限公司 栅极驱动电路和液晶显示器
CN202075968U (zh) * 2011-06-02 2011-12-14 北京京东方光电科技有限公司 液晶显示模块

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201204027Y (zh) * 2008-02-29 2009-03-04 上海广电光电子有限公司 可减少栅极驱动电路数量的电路及液晶显示装置
CN101561597B (zh) * 2008-04-14 2011-04-27 中华映管股份有限公司 液晶面板及其驱动方法
CN101762915B (zh) * 2008-12-24 2013-04-17 北京京东方光电科技有限公司 Tft-lcd阵列基板及其驱动方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060267909A1 (en) * 2005-05-25 2006-11-30 Chih-Hsin Hsu Gate switch apparatus for amorphous silicon lcd
CN101408700A (zh) * 2007-10-08 2009-04-15 中华映管股份有限公司 平面显示器
CN102054446A (zh) * 2009-10-30 2011-05-11 北京京东方光电科技有限公司 栅极驱动电路和液晶显示器
CN101976550A (zh) * 2010-10-13 2011-02-16 友达光电（苏州）有限公司 液晶面板及其驱动方法
CN202075968U (zh) * 2011-06-02 2011-12-14 北京京东方光电科技有限公司 液晶显示模块

Also Published As

Publication number Publication date
CN102543028A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
WO2013120310A1 (zh) 一种闸极驱动电路及驱动方法、液晶显示系统
US10482835B2 (en) Gate driving circuit, gate driving method, array substrate and display panel
CN106898324B (zh) 一种显示面板及显示装置
CN106647068B (zh) 显示装置
US10665189B2 (en) Scan driving circuit and driving method thereof, array substrate and display device
US10984697B2 (en) Driving apparatus of display panel and operation method thereof
CN108231029A (zh) 栅极驱动电路、显示装置及驱动方法
US20190340969A1 (en) Gate driving circuit and display panel
US9317151B2 (en) Low complexity gate line driver circuitry
CN105159490A (zh) 触控显示面板及其驱动方法和触控显示装置
KR20190030645A (ko) 스캔 구동 회로 및 구동 방법, 디스플레이 디바이스
US11450292B2 (en) Charge sharing circuit and method for liquid crystal display panel to improve display effect
CN114550630A (zh) 显示面板及其驱动方法、显示装置
CN101261376A (zh) 显示面板、显示装置与其驱动方法
KR20200020328A (ko) Oled 표시패널과 이를 이용한 oled 표시 장치
JP2010102266A (ja) 液晶表示装置およびその駆動方法
CN105425486A (zh) 一种阵列基板和显示面板
KR20010020935A (ko) 표시 장치 및 상기 표시 장치의 구동 방법
CN105633122A (zh) 显示装置
CN104460065A (zh) 液晶显示器及其测试电路
CN107300794B (zh) 液晶显示面板驱动电路及液晶显示面板
JP2006285141A (ja) マトリックス表示装置
US7755591B2 (en) Display panel and device utilizing the same and pixel structure
CN103149762A (zh) 阵列基板、显示装置及其控制方法
US20110063260A1 (en) Driving circuit for liquid crystal display

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 13505498

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12868363

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12868363

Country of ref document: EP

Kind code of ref document: A1