WO2013187196A1

WO2013187196A1 - 表示装置および表示方法

Info

Publication number: WO2013187196A1
Application number: PCT/JP2013/064187
Authority: WO
Inventors: 陽介中川; 前田　和宏
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2012-06-15
Filing date: 2013-05-22
Publication date: 2013-12-19
Anticipated expiration: 2014-12-15
Also published as: US9922612B2; US20160284307A1; US20150179120A1; US9401119B2

Description

表示装置および表示方法

　本発明は、表示装置に関するものであり、更に詳しくは、走査信号線の選択態様が変化するアクティブマトリクス型の表示装置および表示方法に関する。

　近年では、携帯電話機等における低消費電力化の要求が高まってきており、特に静止画などを表示させる場合、所定の期間だけ印加電圧を変化させない状態とするための走査停止期間（保持期間）を設けることにより、全体として駆動周波数を低くする、すなわち駆動周期を長く設定する駆動方式が採用されることがある。

　また、日本特開２００１－２４２８１８号公報には、表示画面内に（仮想的に）第１および第２の表示領域を設け、これらの表示領域内の画素形成部に与えられる映像信号の入力周期は同一であるが、第１の表示領域内の第１の走査信号線群を駆動する通常の周期よりも、第２の表示領域内の第２の走査信号線群を駆動する周期を長く設定する構成の液晶表示装置が開示されている。この構成により、第２の表示領域において第２の走査信号線群を駆動するための消費電力を削減することができる。

日本特開２００１－２４２８１８号公報

　しかし、日本特開２００１－２４２８１８号公報に記載の構成では、第２の表示領域に単一色（例えば黒色）の画像を表示することが予定されており、通常の画像を表示することが予定されていない。したがって、第２の表示領域に通常の画像を表示すれば、少なくとも良好な品位で表示することはできない。このことは、全体的に駆動周波数を低くする構成であっても同様であり、駆動周波数を低くすると、特に中間階調で表示される画素の階調変化が大きくなるため、表示品位が大きく低下することがある。

　そこで本発明は、中間階調を含む画像を表示する場合であっても、走査信号線の選択態様を画像に応じて変更することにより消費電力を低減することができる表示装置および表示方法を提供することを目的とする。

　本発明の第１の局面は、複数の映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とに沿って配置される複数の画素形成部により画像を表示する表示装置であって、
　前記画像を表す画像信号に基づき、前記複数の映像信号線を駆動するための映像信号線駆動回路と、
　前記複数の走査信号線を選択的に駆動するための走査信号線駆動回路と、
　前記画像が変化する度に、前記複数の走査信号線の一本ずつに接続される複数の画素形成部において表示されるべき階調値に基づき、前記複数の走査信号線それぞれに対して、選択されるべきか否かをフレーム期間毎に示す選択頻度を決定する選択頻度決定回路と、
　前記選択頻度決定回路により決定される選択頻度に基づき、選択されるべきと判定される走査信号線のみが選択的に駆動されるよう、前記走査信号線駆動回路を制御する制御回路と
を備えることを特徴とする。

　本発明の第２の局面は、
　本発明の第１の局面において、前記選択頻度決定回路は、階調値の最小値より大きい下限値から、階調の最大値より小さい上限値までの範囲内の中間階調値で表示を行う画素形成部に繋がる走査信号線に対しては、全てのフレーム期間で選択されるよう選択頻度を決定し、前記範囲外の階調値で表示を行う画素形成部に繋がる走査信号線に対しては、１フレーム期間以上の間隔を空けて繰り返し選択されるよう選択頻度を決定することを特徴とする。

　本発明の第３の局面は、本発明の第１の局面において、
　前記制御回路は、前記選択されるべきと判定される走査信号線が前記走査信号線駆動回路により選択される期間、前記映像信号線駆動回路により前記複数の映像信号線を駆動するとともに、前記期間以外の少なくとも一部の期間、前記映像信号線駆動回路により前記複数の映像信号線の電位を固定することを特徴とする。

　本発明の第４の局面は、本発明の第１の局面において、
　前記制御回路は、前記選択されるべきと判定される走査信号線が前記走査信号線駆動回路により選択される期間、前記映像信号線駆動回路により前記複数の映像信号線を駆動するとともに、前記期間以外の少なくとも一部の期間、前記映像信号線駆動回路と前記複数の映像信号線とを電気的に切り離すことを特徴とする。

　本発明の第５の局面は、本発明の第１の局面において、
　前記走査信号線駆動回路は、
　　前記複数の走査信号線へ繋がる対応する出力端から順にアクティブとなる出力信号を出力するシフトレジスタと、
　　前記制御回路による制御に応じて、前記制御回路により選択されるべきと判定される走査信号線に対しては、対応する出力端から出力される出力信号を伝達し、前記制御回路により選択されるべきと判定されない走査信号線に対しては、対応する出力端から出力される出力信号を伝達しない選択回路と
を含むことを特徴とする。

　本発明の第６の局面は、本発明の第１の局面において、
　前記走査信号線駆動回路は、アドレスデコーダを含み、
　前記制御回路は、前記アドレスデコーダに対して、前記選択されるべきと判定される走査信号線に対応するアドレスを順に与えることを特徴とする。

　本発明の第７の局面は、本発明の第１の局面において、
　光源を含むバックライトをさらに備え、
　前記複数の画素形成部は、前記光源からの光を透過することにより表示すべき画像を形成し、
　前記制御回路は、前記光源の輝度が所定値より小さい場合、少なくとも一部の走査信号線に対応する選択頻度をさらに小さい選択頻度に変更することを特徴とする。

　本発明の第８の局面は、複数の映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とに沿って配置される複数の画素形成部に画像を表示する方法であって、
　前記画像を表す画像信号に基づき、前記複数の映像信号線を駆動するための映像信号線駆動ステップと、
　前記複数の走査信号線を選択的に駆動するための走査信号線駆動ステップと、
　前記画像が変化する度に、前記複数の走査信号線の一本ずつに接続される複数の画素形成部において表示されるべき階調値に基づき、前記複数の走査信号線それぞれに対して、選択されるべきか否かをフレーム期間毎に示す選択頻度を決定する選択頻度決定ステップと、
　前記選択頻度決定ステップにおいて決定される選択頻度に基づき、選択されるべきと判定される走査信号線のみが選択的に駆動されるよう、前記走査信号線駆動ステップで制御する制御ステップと
を備えることを特徴とする。

　上記本発明の第１の局面によれば、画像が変化する度に、選択頻度決定回路により決定される選択頻度に基づき、選択されるべきと判定される走査信号線のみが選択的に駆動されるよう制御されるので、フレーム期間毎の（通常の）選択を行う場合よりも、走査信号線の選択による消費電力を低減することができる。

　上記本発明の第２の局面によれば、中間階調を含む画像を表示する場合であっても、各走査信号線に対応する各行のいずれかに中間階調の画素が含まれていない場合には、当該走査信号線が選択されないことによる消費電力の低減を図ることができる。

　上記本発明の第３の局面によれば、映像信号線駆動回路により複数の映像信号線の電位が固定される間、映像信号線の駆動が行われないので、電位を変化させるための消費電力を低減することができる。

　上記本発明の第４の局面によれば、映像信号線駆動回路と複数の映像信号線とが電気的に切り離されるので、映像信号線の駆動のための消費電力を低減することができる。

　上記本発明の第５の局面によれば、走査信号線駆動回路に一般的なシフトレジスタに加えて、簡単な選択回路を追加する簡易な構成で装置を製造することができ、また簡単な構成で、走査信号線の選択と非選択とを設定することが可能になる。

　上記本発明の第６の局面によれば、走査信号線駆動回路に一般的なアドレスデコーダを使用することにより、簡易な構成で装置を製造することができ、また簡単な構成で、走査信号線の選択順序を簡単に変更することが可能になる。

　上記本発明の第７の局面によれば、バックライト輝度の低下により、画素階調の時間的変化が視認されにくくなる場合、さらに選択頻度を小さくすることができるので、消費電力を低減することができる。

　上記本発明の第８の局面によれば、上記本発明の第１の局面と同様の効果を表示方法において奏することができる。

本発明の第１の実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。上記実施形態における画素形成部の等価回路を示す回路図である。上記実施形態における表示制御回路の構成を示すブロック図である。上記実施形態における液晶印加電圧と液晶透過率との関係を示す図である。上記実施形態における表示部に映る中間階調で表示する画素を含む表示画像を例示する図である。上記実施形態における選択頻度決定部での各行の選択頻度を決定する処理の流れを示すフローチャートである。上記実施形態における走査信号線駆動回路の詳細な構成を示すブロック図である。上記実施形態において、走査信号線ＧＬ（１）に関連する走査信号線駆動回路の詳細な構成を部分的に示すブロック図である。上記実施形態において、連続する２フレームにおける走査信号と選択頻度信号とを示すタイミングチャートである。本発明の第２の実施形態における走査信号線駆動回路の詳細な構成を示すブロック図である。上記実施形態における表示制御回路の構成を示すブロック図である。本発明の第３の実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。有機ＥＬ素子を含む画素形成部の等価回路を示す回路図である。

　以下、本発明の各実施形態について添付図面を参照しつつ説明する。

＜１．　第１の実施形態＞
＜１．１　液晶表示装置の全体構成および動作＞
　図１は、本発明の第１の実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、表示制御回路２００、映像信号線駆動回路（ソースドライバ）３００、および走査信号線駆動回路（ゲートドライバ）４００からなる駆動制御部と、表示部５００とを備えている。表示部５００は、複数本（Ｍ本）の映像信号線ＳＬ（１）～ＳＬ（Ｍ）と、複数本（Ｎ本）の走査信号線ＧＬ（１）～ＧＬ（Ｎ）と、それら複数本の映像信号線ＳＬ（１）～ＳＬ（Ｍ）と複数本の走査信号線ＧＬ（１）～ＧＬ（Ｎ）とに沿って設けられた複数個（Ｍ×Ｎ個）の画素形成部を含んでいる。なお以下では、走査信号線ＧＬ（ｎ）と映像信号線ＳＬ（ｍ）との交差点に関連づけて当該交差点近傍（図では当該交差点の右下近傍）に設けられた画素形成部を参照符号“Ｐ（ｎ，ｍ）”で示すものとする。図２は、本実施形態の表示部５００における画素形成部Ｐ（ｎ，ｍ）の等価回路を示している。

　図２に示すように、各画素形成部Ｐ（ｎ，ｍ）は、走査信号線ＧＬ（ｎ）にゲート端子が接続されるとともに当該交差点を通過する映像信号線ＳＬ（ｍ）またはその隣の映像信号線ＳＬ（ｍ＋１）にソース端子が接続されたスイッチング素子であるＴＦＴ１０と、そのＴＦＴ１０のドレイン端子に接続された画素電極Ｅｐｉｘと、上記複数個の画素形成部Ｐ（ｉ，ｊ）（ｉ＝１～Ｎ、ｊ＝１～Ｍ）に共通的に設けられた共通電極Ｅｃｏｍと、上記複数個の画素形成部Ｐ（ｉ，ｊ）（ｉ＝１～Ｎ、ｊ＝１～Ｍ）に共通的に設けられ画素電極Ｅｐｉｘと共通電極Ｅｃｏｍとの間に挟持された液晶層とによって構成される。

　各画素形成部Ｐ（ｎ，ｍ）では、画素電極Ｅｐｉｘと、それに液晶層を挟んで対向する共通電極Ｅｃｏｍとによって液晶容量（「画素容量」ともいう）Ｃｌｃが形成されている。各画素電極Ｅｐｉｘには、それを挟むように２本の映像信号線ＳＬ（ｍ）、ＳＬ（ｍ＋１）が配設されており、これら２本の映像信号線のうち一方はＴＦＴ１０を介して当該画素電極Ｅｐｉｘに接続されている。

　なお、上記ＴＦＴ１０は、半導体層として容易かつ安価に製造が可能なアモルファスシリコンが使用されるものとするが、その他の周知の材料、例えばＩｎ－Ｇａ－Ｚｎ－Ｏ系の酸化物や、連続粒界シリコンなどを使用することもできる。特に、半導体層としてＩｎ－Ｇａ－Ｚｎ－Ｏ系の酸化物半導体が使用される場合、応答が高速でありかつ非常に電流リークが小さくなることにより、低周波駆動（間欠駆動）など低消費電力の駆動態様が実現することが可能になる。このことから、本実施形態の効果に加えてさらに消費電力を低減することができる。

　図１に示されるように、表示制御回路２００は、外部から送られる表示データ信号ＤＡＴとタイミング制御信号ＴＳとを受け取り、デジタル画像信号ＤＶと、表示部５００に画像を表示するタイミングを制御するためのソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、イネーブル信号ＥＮ、ゲートスタートパルス信号ＧＳＰ、ゲートクロック信号ＧＣＫ、および選択頻度信号ＧＦＣを出力する。

　ここで、外部からの表示データ信号ＤＡＴは、例えばそれぞれ１つの画素形成部に与えられるべき６ビットのデータである赤色表示データ、緑色表示データ、および青色表示データからなる合計１８ビットのパラレルデータを含んでいる。これらのデータは色毎に対応する映像信号線に与えられる。

　映像信号線駆動回路３００は、表示制御回路２００から出力されたデジタル画像信号ＤＶ、ソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、およびイネーブル信号ＥＮを受け取り、表示部５００内の各画素形成部Ｐ（ｎ，ｍ）の画素容量Ｃｌｃ（および補助容量）を充電するために駆動用映像信号Ｓ（１）～Ｓ（Ｍ）を各映像信号線ＳＬ（１）～ＳＬ（Ｍ）に印加する。

　具体的には、この映像信号線駆動回路３００は、表示制御回路２００から出力されるソースクロック信号ＳＣＫおよびソーススタートパルス信号ＳＳＰを受け取ることにより所定のサンプリングパルスを出力するシフトレジスタ回路と、表示制御回路２００から出力されるデジタル画像信号Ｄａと上記サンプリングパルスを受け取ることによりデジタル画像信号ＤＶに含まれる画素値を示すデータをラッチするデータラッチ回路と、このデータラッチ回路によりラッチされたデータの電圧をシフトさせるレベルシフタ回路と、このレベルシフタ回路により電圧をシフトされたデジタルデータをアナログ電圧信号に変換するＤ／Ａ変換回路と、このＤ／Ａ変換回路からのアナログ電圧信号を対応する映像信号線Ｌｓに印加するための出力バッファ回路と、イネーブル信号ＥＮがアクティブであるときにオンされることにより、出力バッファ回路から出力される信号を駆動用映像信号として全ての映像信号線ＳＬ（１）～ＳＬ（Ｍ）に印加する切り離しスイッチ回路とを備える。これらの構成要素は、上記切り離しスイッチ回路のほかは、従来の映像信号線駆動回路の構成要素と同様である。

　このような構成要素を含む映像信号線駆動回路３００では、ソースクロック信号ＳＣＫのパルスが発生するタイミングで、各映像信号線ＳＬ（１）～ＳＬ（Ｍ）に印加すべき電圧を示すデジタル画像信号ＤＶが順次に保持される。そして、ラッチストローブ信号ＬＳのパルスが発生するタイミングで、上記保持されたデジタル画像信号ＤＶがアナログ電圧に変換される。これらのアナログ電圧は、イネーブル信号ＥＮがアクティブであるときにオンされる切り離しスイッチ回路を介して駆動用映像信号として全ての映像信号線ＳＬ（１）～ＳＬ（Ｍ）に一斉に印加される。また、イネーブル信号ＥＮが非アクティブであるときには切り離しスイッチ回路がオフされるので、上記アナログ電圧は全ての映像信号線ＳＬ（１）～ＳＬ（Ｍ）に対して印加されず、映像信号線ＳＬ（１）～ＳＬ（Ｍ）は電気的に他と切り離されたフローティング状態となる。この動作については詳しく後述する。以上のように、本実施形態においては、映像信号線ＳＬ（１）～ＳＬ（Ｍ）の駆動方式には線順次駆動方式が採用されている。

　なお、本実施形態では、説明を簡便にするため、画素液晶への印加電圧の正負極性を１フレーム毎にも反転させる駆動方式であるライン反転駆動方式が採用されるものとするが、正負極性を表示部５００における行毎に反転させ且つ１フレーム毎にも反転させる駆動方式であるライン反転駆動方式が採用されてもよいし、前述したドット反転駆動方式が採用されてもよい。

　走査信号線駆動回路４００は、表示制御回路２００から出力されたゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫに基づき、液晶パネル５００における走査信号線ＧＬ（１）～ＧＬ（Ｎ）を１水平走査期間ずつ順次選択するために各走査信号線に印加すべき走査信号Ｇ（１）、Ｇ（２）、Ｇ（３）、…を生成する。

　もっとも、このように順次生成される走査信号Ｇ（１）、Ｇ（２）、Ｇ（３）、…は、全てが走査信号線ＧＬ（１）～ＧＬ（Ｎ）に印加されるわけではなく、選択頻度信号ＧＦＣがアクティブであるときにのみ印加され、非アクティブであるときには印加されない。このように選択頻度信号ＧＦＣに応じて走査信号の出力が制御されるが、この構成については詳しく後述する。なお以下では、上記のように走査信号線を選択する動作を（選択される走査信号線に対応する表示行である）行を選択するとも表現する。

　また図１では、走査信号線駆動回路４００は、走査信号線ＧＬ（１）～ＧＬ（Ｎ）の一端のみから走査信号を与える構成であるが、その両端の少なくとも一方から与えるよう、表示部５００の左右両側に設けられる構成であってもよい。そうすれば、１つの（端側の）回路の規模（大きさ）を小さくすることができる。また、両端から走査信号を与える場合には、走査信号線ＧＬ（１）～ＧＬ（Ｎ）に素早く走査信号を与えることができ、走査信号も歪まないため、高速かつ確実に走査線の選択を行うことができる。

　表示制御回路２００は、後述するように、画像を構成する行毎に含まれる階調に基づき、当該行を選択する頻度を決定し、現フレーム期間において当該行を選択するか否かを決定するための選択頻度信号ＧＦＣをアクティブにする。また表示制御回路２００は、後述するように、当該行を選択すると決定する場合には、イネーブル信号をアクティブに、当該行を選択しないと決定する場合には、その間イネーブル信号を非アクティブにする。本実施形態では、この表示制御回路２００の動作に特徴を有している。

　なお、本実施形態では、フレーム反転駆動を行うために、液晶の共通電極に与えるべき電圧である共通電圧Ｖｃｏｍをフレーム毎に反転させる、図示されない共通電極駆動回路が備えられている。またここでライン反転駆動が行われる場合には、映像信号線の電圧の振幅を抑えるために、交流化駆動に応じて共通電極の電位をも変化させることが好ましい。すなわち、共通電極駆動回路は、表示制御回路２００からの極性反転信号に応じて、各行毎にかつ１フレーム毎において２種類の基準電圧の間で切り換わる電圧を生成し、これを共通電圧Ｖｃｏｍとして表示部５００の共通電極に供給する。これらの構成によりライン反転駆動方式を実現することができる。

　以上のようにして、各映像信号線ＳＬ（１）～ＳＬ（Ｍ）に駆動用映像信号が印加され、各走査信号線ＧＬ（１）～ＧＬ（Ｎ）に走査信号が適宜の頻度で印加されることにより、表示部５００に画像が表示される。次に、走査信号線の選択頻度の決定に特徴を有する表示制御回路２００の構成および動作について、図３を参照して説明する。

＜１．２　表示制御回路の構成および動作＞
　図３は、本実施形態における表示制御回路２００の構成を示すブロック図である。この表示制御回路２００は、入力用フレームメモリ２１と、フレームメモリ２２と、選択頻度決定部２３と、映像信号出力制御部２４と、タイミング制御部２５と、走査信号出力制御部２６と、表示切り替わり検出部２７とを備えている。

　まずタイミング制御部２５は、外部から送られるタイミング制御信号ＴＳを受け取り、フレームメモリ２２、選択頻度決定部２３、および映像信号出力制御部２４の各動作を制御するための制御信号ＣＴと、表示部５００に画像を表示するタイミングを制御するためのソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、ゲートスタートパルス信号ＧＳＰ、およびゲートクロック信号ＧＣＫとを出力する。また、タイミング制御部２５は、走査信号出力制御部２６に、タイミング制御信号ＴＳを与える。

　フレームメモリ２２は、外部からの表示データ信号ＤＡＴを１フレーム分記憶する。また、フレームメモリ２２は、タイミング制御部２５からの制御信号ＣＴに基づき、記憶した１フレーム分の表示データ信号ＤＡＴを適宜のタイミングでフレームメモリ２２に与える。ただし、イネーブル信号ＥＮが非アクティブであるときには、表示データ信号ＤＡＴの出力を休止する。なお、この休止は後述するように、消費電力低減のためであるので、出力を継続する構成であってもよい。なお、このフレームメモリ２２は、表示制御回路２００に表示データ信号ＤＡＴを与える図示されないホストコントローラに内蔵されていてもよい。

　表示切り替わり検出部２７は、外部から与えられる表示データ信号ＤＡＴを受け取り、表される画像の変化を検出する。例えば、壁紙など同一の静止画が連続して表示されている場合、後述するように行毎の階調値に基づき走査信号線毎に選択頻度を決定する動作を繰り返す必要はない。上記階調値が変化しないからである。したがって、繰り返し同一の演算を行うことは消費電力を低減する観点からも好ましくないので、表示切り替わり検出部２７は、フレーム毎の画像の内容（例えば画素階調値の積算値など）を監視し、その変化が検出される場合に、更新制御信号Ｃｒを選択頻度決定部２３に与える。なお、この構成は一例であって、外部から表示の切り替わりを示す信号を受け付けるなど、表示の切り替わりが検出できる構成であればよい。

　選択頻度決定部２３は、表示切り替わり検出部２７から更新制御信号Ｃｒを受け取るときに、全て（すなわち１フレーム分）の行についての選択頻度を（ここでは一行毎で順に）算出する。まず、このように行毎に選択頻度（駆動周波数とも言える）を変更する理由につき、図４を参照して説明する。

　図４は、液晶印加電圧と液晶透過率との関係を示す図である。この図４に示されるように、液晶印加電圧が最小となる（最小階調）付近と最大となる（最大階調）付近とでは、液晶印加電圧の変化に対して透過率の変化が比較的小さいことがわかる。逆に、それ以外の範囲、具体的には、図４に示される液晶印加電圧の最小閾値ＤＬから最大閾値ＤＨまでの範囲内である中間階調の範囲内では、液晶印加電圧の変化に対して透過率の変化が大きくなることがわかる。

　このことは、画素容量に保持される電圧の変化量が同一であっても、その電圧値の絶対値に対応する階調値が中間階調である場合には透過率の変化、すなわち明るさの変化が目に感じられやすく、中間階調でない場合には明るさの変化が目に感じられにくいことを意味する。

　したがって、走査信号線の選択頻度（駆動周波数）を通常の場合よりも小さくすると、中間階調の場合には表示品位が低下することがあるが、中間階調でない場合には表示品位を保つことができると言える。そこで、各行で中間階調で表示する画素を含まない場合にのみ、当該行の選択頻度を変更すれば、画像の階調分布に応じて、中間階調で表示する画素を含む行では選択頻度を変更せず、含まない行では選択頻度を変更することにより、表示品位を保つことができる。このことにつき、図５を参照して具体例で説明する。

　図５は、表示部に映る中間階調で表示する画素を含む表示画像を例示する図である。この図５に示される表示部５００は、上から領域Ａａ～Ａｄの４つの領域にそれぞれ矩形の画像を含む画像が映っている。領域Ａａに表示される画像は、ここでは最大階調（白ベタ）の矩形画像であり、領域Ａｂに表示される画像は、最小階調（黒ベタ）の矩形画像と、最大階調（白ベタ）の矩形画像であり、領域Ａｃに表示される画像は、ここでは中間階調の矩形画像であり、領域Ａｄに表示される画像は、最大階調（白ベタ）の矩形画像と、中間階調の矩形画像である。

　この図５に示されるような画像が表示される場合、全ての走査信号線について、通常よりも走査信号線の選択頻度（駆動周波数）を小さく設定すると、領域Ａａ、Ａｂには中間階調を表示する画素が含まれていないため、表示品位の低下は生じないが、領域Ａｃ、Ａｄには中間階調を表示する画素が含まれているため、表示品位の低下が生じる。そこで、領域Ａａ、Ａｂを構成する各行に対応する走査信号線の選択頻度のみを小さく設定し、領域Ａｃ、Ａｄを構成する各行に対応する走査信号線の選択頻度は通常どおりに設定すれば、画像全体の表示品位を保ちつつ、走査信号線の駆動周波数を部分的に低下して、選択に伴う消費電力を低減することができる。そこで、選択頻度決定部２３は、このように行毎に適宜の選択頻度を図６に示す処理手順によって算出する。

　図６は、選択頻度決定部２３における各行の選択頻度を算出する処理の流れを示すフローチャートである。この図６に示すステップＳ１０において、選択頻度決定部２３は、最初の１行目から判定するため、変数ｉに１を代入する。次に、選択頻度決定部２３は、最初の１列目から判定するため、変数ｊに１を代入する。

　続いて、選択頻度決定部２３は、画素形成部Ｐ（ｉ，ｊ）に与えられるべき画素階調値Ｄａｔａ（ｉ，ｊ）が中間階調値である場合、ここでは最小閾値ＤＬよりも大きくかつ最大閾値ＤＨよりも小さい場合（ステップＳ３０においてＹｅｓの場合）、当該ｉ行目の選択頻度値ＧＦ（ｉ）を１に設定し（ステップＳ７０）、ステップＳ８０の処理に進む。

　また最小閾値ＤＬ以下または最大閾値ＤＨ以上である場合（ステップＳ３０においてＮｏの場合）には次の列の画素階調値を判定するため変数ｊを１だけインクリメントし（ステップＳ４０）、ステップＳ５０において、さらに変数ｊが（列の）最大値ｎを１だけ超えた値であるか否かを判定する。その判定の結果、上記値を超えていない場合（ステップＳ５０においてＮｏの場合）には、ステップＳ３０の処理に戻り、上記値を超えるか、または中間階調値の画素が同一行内に見つかるまで処理が繰り返され（Ｓ５０→Ｓ３０→…→Ｓ５０）、上記判定の結果、上記値を超えている場合（ステップＳ５０においてＹｅｓの場合）、中間階調の画素が見つからなかった場合として当該ｉ行目の選択頻度値ＧＦ（ｉ）を０に設定し（ステップＳ６０）、ステップＳ８０の処理に進む。

　ステップＳ８０では、次の行の画素階調値を判定するため変数ｉを１だけインクリメントし、ステップＳ９０において、さらに変数ｉが（列の）最大値ｍを１だけ超えた値であるか否かを判定する。その判定の結果、上記値を超えていない場合（ステップＳ９０においてＮｏの場合）には、ステップＳ２０の処理に戻り、上記値を超えるまで処理が繰り返され（Ｓ９０→Ｓ２０→…→Ｓ９０）、上記判定の結果、上記値を超えている場合（ステップＳ９０においてＹｅｓの場合）、全ての行についての判定が終了したことから処理を終了し、次の画像を受け取ると上記のように最初から処理が開始される。

　このように、選択頻度決定部２３は、（１番目からｍ番目までの）全て（すなわち１フレーム分）の行について、選択頻度値ＧＦ（ｉ）を設定し、映像信号出力制御部２４および走査信号出力制御部２６に与える。

　映像信号出力制御部２４は、選択頻度決定部２３から受け取った選択頻度値ＧＦ（ｉ）とタイミング制御部２５からの制御信号ＣＴとに基づき、走査信号線駆動回路４００により走査信号線が選択される場合であるか否かを判定し、選択される場合には、映像信号線駆動回路３００から駆動用映像信号が全ての映像信号線ＳＬ（１）～ＳＬ（Ｍ）に一斉に印加されるように、イネーブル信号ＥＮをアクティブにする。また、選択されない場合には、イネーブル信号ＥＮを非アクティブにする。このようなイネーブル信号ＥＮを受け取る映像信号線駆動回路３００の動作については前述した。

　走査信号出力制御部２６は、選択頻度決定部２３から受け取った選択頻度値ＧＦ（ｉ）とタイミング制御部２５からのタイミング信号ＴＳとに基づき、走査信号線駆動回路４００により走査信号線が選択される場合であるか否かを判定し、選択される場合には、選択頻度信号ＧＦＣをアクティブにする。次にこの選択頻度信号ＧＦＣを受け取ることにより、走査信号の出力を制御される走査信号線駆動回路４００の構成および動作について図７から図９までを参照して説明する。

＜１．３　走査信号線駆動回路の構成および動作＞
　図７は、走査信号線駆動回路の詳細な構成を示すブロック図であり、図８は、走査信号線ＧＬ（１）に関連する走査信号線駆動回路の詳細な構成を部分的に示すブロック図である。

　この図７に示されるように、走査信号線駆動回路４００は、シフトレジスタ回路４０１と、ＧＦスイッチ回路４２０と、バッファ回路４３０と含む。また、図８に示されるように、シフトレジスタ回路４０１は周知の構成と同様、シフトレジスタの各段を構成するフリップフロップ回路などの双安定回路４１１を複数含み、ゲートクロック信号ＧＣＫに応じて、ゲートスタートパルス信号ＧＳＰをシフトさせることにより、走査信号となるべきパルス信号を生成する。

　ＧＦスイッチ回路４２１は、双安定回路４１１から上記パルス信号を受け取り、選択頻度信号ＧＦＣがアクティブとなるときに、バッファ回路４３１に伝達し、非アクティブとなるときには伝達しない。バッファ回路４３１は、ＧＦスイッチ回路４２１を介して与えられるパルス信号を走査信号として、接続されている走査信号線ＧＬ（１）に与える。このように、走査信号線駆動回路４００は、ＧＦスイッチ回路４２１によって走査信号線の出力が制御される点を除き、従来の回路構成と同様である。次に、図９を参照して走査信号の出力について説明する。

　図９は、連続する２フレームにおける走査信号と選択頻度信号とを示すタイミングチャートである。ここでは簡単な例として４本の走査信号線ＧＬ（１）～ＧＬ（４）を有する表示装置において、任意のｎ番目のフレームおよび続く（ｎ＋１）番目のフレームにおける走査信号線ＧＬ（ｊ）（ｊ＝１～４）が選択されるか否かを示す選択頻度信号ＧＦＣと、対応する走査信号とが記載されている。

　この図９に示されるように、ｎ番目のフレームにおいて、走査信号線ＧＬ（１）～ＧＬ（４）は、配置順で選択されるため、時刻ｔ１１～ｔ１２において走査信号線ＧＬ（１）がアクティブとなり、時刻ｔ１２～ｔ１３において走査信号線ＧＬ（２）がアクティブとなり、時刻ｔ１３～ｔ１４において走査信号線ＧＬ（３）がアクティブとなり、時刻ｔ１４～ｔ２１において走査信号線ＧＬ（４）がアクティブとなる。また、このフレーム期間中、選択頻度信号ＧＦＣは、常にアクティブとなっているため、選択されない走査信号線は存在しない。例えば、表示される画像が全て中間階調であればこのような選択状態となる。

　次に、（ｎ＋１）番目のフレームにおいて、選択頻度信号ＧＦＣは、時刻ｔ２１～ｔ２３において、非アクティブとなっており、それ以外の期間はアクティブとなっている。そのため、時刻ｔ２１～ｔ２３において通常であれば選択されるべきであった走査信号線ＧＬ（１）、ＧＬ（２）は、選択されていない。このような選択状態は、例えば、図５に示すように、１行目と２行目の画像には中間階調の画素が含まれておらず、３行目と４行目の画像には中間階調の画素が含まれている場合において実現される。

＜１．４　効果＞
　以上のように本実施形態によれば、中間階調を含む画像を表示する場合であっても、各走査信号線に対応する各行に中間階調の画素が含まれているか否かを判定し、含まれていない行に対応する走査信号線に対しては、１フレーム期間空けて選択を行い、含まれている行に対応する走査信号線に対しては、フレーム期間毎の（通常の）選択を行うので、走査信号線の選択による消費電力を低減することができる。

　また、走査信号線が駆動されない上記期間中に、切り離しスイッチ回路によって、映像信号線を映像信号線駆動回路から切り離す構成により、映像信号線が駆動されることによる消費電力を低減することができる。

＜１．５　第１の実施形態の変形例＞
　本実施形態では、イネーブル信号ＥＮが非アクティブであるときに、映像信号線駆動回路３００と映像信号線とを切り離しスイッチ回路により切り離す構成であるが、この構成は、消費電力低減のためであるので、このような切り離しスイッチ回路および上記イネーブル信号ＥＮを出力する映像信号出力制御部２４を省略してもよい。このように省略する構成では、映像信号出力に関連する消費電力の低減はされにくくなるが、制御構成を簡単にし、イネーブル信号を伝達する配線を省略することにより、額縁面積を小さくすることができる。

　また、上記切り離しスイッチ回路に代えて、映像信号線駆動回路３００の動作の少なくとも一部を停止させる制御回路を設け、この制御回路に上記イネーブル信号ＥＮを与え、イネーブル信号ＥＮが非アクティブであるときに映像信号線駆動回路３００の動作の少なくとも一部を停止させる構成であってもよい。そうすれば、停止期間中の映像信号線駆動回路３００における消費電力を低減することができる。

　さらに、上記イネーブル信号ＥＮが非アクティブである間、映像信号線駆動回路３００は、映像信号線の電位を変化させないように駆動されてもよい。また上記イネーブル信号ＥＮを出力する映像信号出力制御部２４を省略し、イネーブル信号ＥＮが非アクティブである期間に対応する期間中、ラッチストローブ信号ＬＳを非アクティブにすることによりラッチ動作を停止し、映像信号線の電位が変化しないように構成してもよいし、ソーススタートパルス信号ＳＳＰおよびソースクロック信号ＳＣＫの少なくとも一方を休止ないし非アクティブにすることにより、結果として映像信号線の電位を変化させないように駆動してもよい。これらの構成では、映像信号線の電位が変化しないため、映像信号線を駆動するための電力消費を低減することができる。

　上記実施形態では、最小閾値ＤＬから最大閾値ＤＨまでの範囲内の中間階調で表示される画素を含むか否かで、対応する表示行の走査信号線を選択するか否かを決定する構成であるが、上記閾値は２組以上が設けられ、それぞれについて異なる選択頻度が設定される構成であってもよい。

　例えば、最小階調値０から５階調までの階調領域と、最大階調値２５５から２５０階調までの階調領域は、それぞれ選択頻度（走査周波数）が小さくても階調変化がとりわけ視認しにくい（感じにくい）。そこで、これらの領域について、さらに小さい選択頻度を設定する構成も考えられる。具体的には、図６に示すステップＳ３０の条件判断を２段階に分け、対応する行で全ての画素の表示階調が上記領域内である場合には、ｉ行目の選択頻度値ＧＦ（ｉ）を２に設定し、この場合には、２フレーム期間を空けて対応する走査信号線を選択する動作を繰り返す。このように構成すれば、さらに消費電力を低減することができる。

　なお、上記変形例での数値は一例であって、どのような数値が使用されてもよいし、上記変形例よりもさらに多くの（例えば３つ以上）グループ分けを行い、それぞれに異なる選択頻度を定めてもよい。

　また、上記実施形態では、判定対象となる行に、１つでも中間階調で表示される画素が含まれていれば、選択頻度が小さくならない構成であるが、階調変化が目立たない程度の数（例えば数個程度）の中間階調で表示される画素が含まれている場合でも、選択頻度を小さくする構成であってもよい。

＜２．　第２の実施形態＞
＜２．１　液晶表示装置の全体構成および動作＞
　本実施形態に係るアクティブマトリクス型液晶表示装置は、図１に示される第１の実施形態の表示装置と走査信号線駆動回路および表示制御回路の一部の構成を除き、同一の構成で同一の動作を行うので、同一の構成要素には同一の符号を付してその説明を省略する。

　図１０は、本実施形態における走査信号線駆動回路の詳細な構成を示すブロック図である。この図７に示される走査信号線駆動回路４５０は、アドレスデコーダ４４０を含む。このアドレスデコーダ４４０は、表示制御回路２１０からゲートアドレス信号ＧＡを受け取り、当該信号に含まれるアドレスデータの示すアドレスに対応する走査信号線ＧＬ（１）～ＧＬ（Ｎ）のうちの１つ以上を選択するためのアクティブ状態の信号を出力する。この出力信号が走査信号となる。

　図１１は、本発明の第２の実施形態における表示制御回路の構成を示すブロック図である。この図１１に示される表示制御回路２１０は、図３に示される表示制御回路２００と比較すればわかるように、走査信号出力制御部２６に代えてアドレス出力部３６が設けられるほかは同一の構成で同一の動作を行うので、同一の構成要素には同一の符号を付してその説明を省略する。

　このアドレス出力部３６は、第１の実施形態におけるシフトレジスタの各段から出力されると同様のタイミングでアドレスデコーダ４４０から走査信号が対応する走査信号線に出力されるよう、所定のタイミングでアドレスデコーダ４４０に対して選択されるべき走査信号線に対応するアドレスを含むゲートアドレス信号ＧＡを出力する。

　なおここでは、選択頻度が小さいため、今回のフレームでは選択されないと判定される走査信号線が（もし選択されると判定された場合には）選択されるべきであった期間中、アドレスデコーダ４４０は走査信号を出力しない構成として説明したが、アドレス出力部３６は、選択の順番を変更し（間を詰めて）選択されるべき走査信号線を間を空けることなく順に選択するように、アドレスデコーダ４４０に対してゲートアドレス信号ＧＡを出力してもよい。ただしこの構成では、映像信号線駆動回路３００から出力されるべき映像信号の順番も上記順番に合わせて変更する必要があるため、出力用のフレームメモリーを新たに設け、変更された順番で配列されるよう行毎に映像データを新たに書き込む構成などが必要である。

＜２．２　効果＞
　上記第２の実施形態の構成により、第１の実施形態と同様の効果のほか、走査信号線駆動回路として一般的なアドレスデコーダを使用することにより、簡易な構成で装置を製造することができ、また簡単な構成で、走査信号線の選択順序を簡単に変更することが可能になる。

＜３．　第３の実施形態＞
　本実施形態に係るアクティブマトリクス型液晶表示装置は、図１に示される第１の実施形態の表示装置とほぼ同一の構成で同一の動作を行うので、同一の構成要素には同一の符号を付してその説明を省略する。

　図１２は、本発明の第３の実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、バックライト６００を備えており、表示制御回路２２０は、その駆動を制御するためのバックライト制御信号ＢＣＳをバックライト６００に対して与えることにより、バックライト光源の輝度を制御する。

　すなわち、表示制御回路２２０は、図示されない外光センサやユーザが設定する輝度変更入力部などから与えられる情報に基づき、バックライト６００の発光輝度をバックライト制御信号ＢＣＳによって適宜に変更する。なおここでは、ユーザが輝度を変更する入力操作を行うものとする。

　この場合、表示制御回路２２０は、バックライト６００の発光輝度を低下させるとともに、選択頻度決定部２３により決定される各走査信号線に対応する選択頻度の少なくとも一部をさらに小さく再設定する。例えば、１フレーム空けて選択されるような選択頻度を２フレーム空けて選択されるような選択頻度に設定する。このように選択頻度を小さくすることができるのは、バックライト輝度の低下により、画素階調の時間的変化が視認されにくくなるためである。このような構成により、さらに選択頻度を小さくすることができるので、消費電力を低減することができる。

＜４．　各実施形態の変形例＞
　なお上記各実施形態における表示制御回路の全部または一部の機能は、ホストコントローラに含まれてもよいし、これらとは異なる別個の駆動制御回路に含まれてもよい。またこれらの機能は、対応するプログラムを実行するマイクロコンピュータにより実現されてもよい。

　また上記実施形態では、アクティブマトリクス型の液晶表示装置を例に挙げて説明したが、アクティブマトリクス型の表示装置であればこの例に限定されるものではなく、有機ＥＬ（Electro Luminescence）素子などのＬＥＤ（Light Emitting Diode）を使用した表示装置や他のフラットパネルディスプレイ装置にも同様に本発明を適用することができる。

　図１３は、有機ＥＬ素子を使用した画素形成部の等価回路を示す回路図である。図１３に示されるように、この画素形成部は、電気光学素子である有機ＥＬ素子１４と、駆動電源Ｖｒｅｆ（図示されない電流供給部）からの電流を供給する電源線電極１７と、走査信号線駆動回路（ゲートドライバ回路）に接続される走査信号線電極１５、映像信号線駆動回路（ソースドライバ回路）に接続される映像信号線電極１６と、共通電極Ｖｃｏｍと、補助容量１３と、有機ＥＬ素子１４に流す電流を制御するためのｐチャネル型ＴＦＴである電流制御用ＴＦＴ１２と、有機ＥＬ素子１４に電流を流すタイミングを制御するｎチャネル型ＴＦＴであるデータ電圧制御用ＴＦＴ１１とを備える。この画素形成部は、いわゆる定電圧型制御方式（電圧プログラム方式）により駆動される。すなわち、走査信号線電極１５に与えられる走査信号によりデータ電圧制御用ＴＦＴ１１が選択されている期間に、映像信号線電極１６に対して映像信号電圧が印加されることにより、当該映像信号電圧に応じた電圧が補助容量１３に保持される。その後、データ電圧制御用ＴＦＴ１１が選択されていない期間に、補助容量１３で保持されている電圧に応じて電流制御用ＴＦＴ１２の導電率が制御される。このように、電流制御用ＴＦＴ１２に対して直列に接続される有機ＥＬ素子１４に所定の電流が流されることにより、その発光量が制御される。上記各実施形態の構成は、このような画素回路を備える有機ＥＬ表示装置にも同様に適用することができる。

　なお、この場合には、図４に示すような液晶印加電圧と液晶光透過率との関係は存在しないが、上記補助容量１３に保持される電圧の時間変化は、階調値に応じて異なることが多く、また変化が目に感じられやすいか否かという点でも異なることがある。よって、変化が目立ちにくい階調で表示される画素のみを含む行の選択頻度を小さくする構成も考えられる。

　本発明は、アクティブマトリクス型の表示装置に適用されるものであって、特に走査信号線の選択態様を変更可能な液晶表示装置などのアクティブマトリクス型表示装置に適する。

　１０　　　　　…ＴＦＴ（スイッチング素子）
　２２　　　　　…フレームメモリ
　２３　　　　　…選択頻度決定部
　２４　　　　　…映像信号出力制御部
　２５　　　　　…タイミング制御部
　２６　　　　　…走査信号出力制御部
　２７　　　　　…表示切り替わり検出部
　３６　　　　　…アドレス出力部
　２００、２１０、２２０…表示制御回路
　３００　　　　…映像信号線駆動回路
　４００、４５０…走査信号線駆動回路
　４１０　　　　…シフトレジスタ
　４２０　　　　…ＧＦスイッチ回路
　４３０　　　　…バッファ回路
　４４０　　　　…アドレスデコーダ
　５００　　　　…表示部
　６００　　　　…バックライト
　ＤＡＴ　　　　…表示データ信号（画像信号）
　ＤＶ　　　　　…デジタル画像信号
　Ｅｐｉｘ　　　…画素電極
　ＧＬ（ｎ）　　…走査信号線（ｎ＝１～Ｎ）
　ＳＬ（ｍ）　　…データ号線（ｍ＝１～Ｍ）
　Ｐ（ｎ，ｍ）　…画素形成部（ｎ＝１～Ｎ、ｍ＝１～Ｍ）

Claims

　複数の映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とに沿って配置される複数の画素形成部により画像を表示する表示装置であって、
　前記画像を表す画像信号に基づき、前記複数の映像信号線を駆動するための映像信号線駆動回路と、
　前記複数の走査信号線を選択的に駆動するための走査信号線駆動回路と、
　前記画像が変化する度に、前記複数の走査信号線の一本ずつに接続される複数の画素形成部において表示されるべき階調値に基づき、前記複数の走査信号線それぞれに対して、選択されるべきか否かをフレーム期間毎に示す選択頻度を決定する選択頻度決定回路と、
　前記選択頻度決定回路により決定される選択頻度に基づき、選択されるべきと判定される走査信号線のみが選択的に駆動されるよう、前記走査信号線駆動回路を制御する制御回路と
を備えることを特徴とする、表示装置。
　前記選択頻度決定回路は、階調値の最小値より大きい下限値から、階調の最大値より小さい上限値までの範囲内の中間階調値で表示を行う画素形成部に繋がる走査信号線に対しては、全てのフレーム期間で選択されるよう選択頻度を決定し、前記範囲外の階調値で表示を行う画素形成部に繋がる走査信号線に対しては、１フレーム期間以上の間隔を空けて繰り返し選択されるよう選択頻度を決定することを特徴とする、請求項１に記載の表示装置。
　前記制御回路は、前記選択されるべきと判定される走査信号線が前記走査信号線駆動回路により選択される期間、前記映像信号線駆動回路により前記複数の映像信号線を駆動するとともに、前記期間以外の少なくとも一部の期間、前記映像信号線駆動回路により前記複数の映像信号線の電位を固定することを特徴とする、請求項１に記載の表示装置。
　前記制御回路は、前記選択されるべきと判定される走査信号線が前記走査信号線駆動回路により選択される期間、前記映像信号線駆動回路により前記複数の映像信号線を駆動するとともに、前記期間以外の少なくとも一部の期間、前記映像信号線駆動回路と前記複数の映像信号線とを電気的に切り離すことを特徴とする、請求項１に記載の表示装置。
　前記走査信号線駆動回路は、
　　前記複数の走査信号線へ繋がる対応する出力端から順にアクティブとなる出力信号を出力するシフトレジスタと、
　　前記制御回路による制御に応じて、前記制御回路により選択されるべきと判定される走査信号線に対しては、対応する出力端から出力される出力信号を伝達し、前記制御回路により選択されるべきと判定されない走査信号線に対しては、対応する出力端から出力される出力信号を伝達しない選択回路と
を含むことを特徴とする、請求項１に記載の表示装置。
　前記走査信号線駆動回路は、アドレスデコーダを含み、
　前記制御回路は、前記アドレスデコーダに対して、前記選択されるべきと判定される走査信号線に対応するアドレスを順に与えることを特徴とする、請求項１に記載の表示装置。
　光源を含むバックライトをさらに備え、
　前記複数の画素形成部は、前記光源からの光を透過することにより表示すべき画像を形成し、
　前記制御回路は、前記光源の輝度が所定値より小さい場合、少なくとも一部の走査信号線に対応する選択頻度をさらに小さい選択頻度に変更することを特徴とする、請求項１に記載の表示装置。
　複数の映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とに沿って配置される複数の画素形成部に画像を表示する方法であって、
　前記画像を表す画像信号に基づき、前記複数の映像信号線を駆動するための映像信号線駆動ステップと、
　前記複数の走査信号線を選択的に駆動するための走査信号線駆動ステップと、
　前記画像が変化する度に、前記複数の走査信号線の一本ずつに接続される複数の画素形成部において表示されるべき階調値に基づき、前記複数の走査信号線それぞれに対して、選択されるべきか否かをフレーム期間毎に示す選択頻度を決定する選択頻度決定ステップと、
　前記選択頻度決定ステップにおいて決定される選択頻度に基づき、選択されるべきと判定される走査信号線のみが選択的に駆動されるよう、前記走査信号線駆動ステップで制御する制御ステップと
を備えることを特徴とする、表示方法。