[go: up one dir, main page]

WO2013038641A1 - 不揮発性記憶素子の製造方法及び不揮発性記憶素子 - Google Patents

不揮発性記憶素子の製造方法及び不揮発性記憶素子 Download PDF

Info

Publication number
WO2013038641A1
WO2013038641A1 PCT/JP2012/005718 JP2012005718W WO2013038641A1 WO 2013038641 A1 WO2013038641 A1 WO 2013038641A1 JP 2012005718 W JP2012005718 W JP 2012005718W WO 2013038641 A1 WO2013038641 A1 WO 2013038641A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
resistance change
electrode
metal oxide
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/005718
Other languages
English (en)
French (fr)
Inventor
英昭 村瀬
巧 三河
良男 川島
敦史 姫野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to US13/810,465 priority Critical patent/US20130149815A1/en
Priority to CN2012800020485A priority patent/CN103119717A/zh
Priority to JP2013502726A priority patent/JP5242864B1/ja
Publication of WO2013038641A1 publication Critical patent/WO2013038641A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Definitions

  • the present invention relates to a method of manufacturing a resistance change type nonvolatile memory element having a resistance change element whose resistance value is changed by application of an electric pulse, and a nonvolatile memory element.
  • the resistance change element is an element that has a property that the resistance value reversibly changes by an electrical signal, and that can store information corresponding to the resistance value in a nonvolatile manner.
  • this resistance change type memory a resistance change layer whose resistance value changes is used as a memory element, and an electric pulse (for example, a voltage pulse) is applied to the resistance change layer to change its resistance value from a high resistance state to a low resistance state. Or change from a low resistance state to a high resistance state.
  • an electric pulse for example, a voltage pulse
  • the resistance change type memory performs data storage.
  • the two values of the low resistance state and the high resistance state are clearly distinguished, the low resistance state and the high resistance state are stably changed at high speed, and these two values are held in a nonvolatile manner. It is necessary to
  • Patent Document 1 discloses that an oxidation / reduction reaction is selectively generated at an electrode interface in contact with a resistance change region having a high oxygen content to stabilize the resistance change.
  • the above-described conventional resistance change element includes a first electrode, a resistance change region, and a second electrode, and the resistance change element is arranged two-dimensionally or three-dimensionally to form a memory array. It is composed.
  • the resistance change region has a laminated structure of a first resistance change region and a second resistance change region, and the first and second resistance change regions are made of the same kind of transition metal oxide. .
  • the oxygen content of the transition metal oxide that forms the second resistance change region is higher than the oxygen content of the transition metal oxide that forms the first resistance change region.
  • the transition metal oxide constituting the second resistance change region is usually an insulator immediately after manufacture. Therefore, in order to obtain an element that can be switched between a high resistance state and a low resistance state by applying an electric pulse, it is necessary to form a local region including a conductive filament in the resistance change layer by an initial break process.
  • the “initial break” means a high resistance state and a low resistance state depending on the voltage (or polarity of the applied voltage) applied to the resistance change element after manufacture or the resistance change type nonvolatile memory element. Is changed to a state in which reversible transition is possible.
  • the initial break is a voltage higher than a normal write voltage (initial break voltage) with respect to a manufactured variable resistance element having a very high resistance value or a variable resistance nonvolatile memory element. Is applied.
  • the variable resistance element or the variable resistance nonvolatile memory element can be reversibly transitioned between the high resistance state and the low resistance state, and the resistance value thereof is decreased.
  • the above-described nonvolatile memory element has a problem that the initial break voltage is high and the initial break voltage varies for each variable resistance element constituting the memory array.
  • the present invention solves the above-described problem, and enables a stable initial break, and a resistance change enabling a low voltage and a short time at the initial break for each variable resistance element constituting the memory array.
  • An object of the present invention is to provide a method for manufacturing a semiconductor memory device of a type.
  • one aspect of a method for manufacturing a nonvolatile memory element according to the present invention includes a step of forming a first electrode layer on a substrate, and a first step on the first electrode layer. Forming a metal oxide layer composed of at least two layers of a metal oxide layer and a second metal oxide layer having a different degree of oxygen deficiency from the first metal oxide layer, and on the metal oxide layer Forming a second electrode layer, patterning the second electrode layer to form a second electrode, the first metal oxide layer and the second metal oxide layer Forming a variable resistance layer composed of at least two layers of a first variable resistance layer and a second variable resistance layer having a different degree of oxygen deficiency from the first variable resistance layer.
  • the side portion of the variable resistance layer is in a plane parallel to the main surface of the substrate.
  • the first electrode layer is removed after the step of removing to the position entering inward from the outline of the second electrode and the step of removing the side portion of the resistance change layer, or in the same step as the step. Forming a first electrode by patterning.
  • the resistance change layer is removed by removing the side portion of the resistance change layer.
  • the effective area can be reduced. Therefore, the density of current flowing through the resistance change region increases, and a conductive path is easily formed inside the resistance change element. This makes it possible to reduce the initial break voltage of the variable resistance element and shorten the application time.
  • 1A to 1J are process diagrams illustrating an example of a method for manufacturing a nonvolatile memory element according to Embodiment 1 of the present invention.
  • 2A to 2D are process diagrams showing an example of a method for manufacturing a nonvolatile memory element according to Embodiment 2 of the present invention.
  • 3A to 3D are process diagrams showing an example of a method for manufacturing a nonvolatile memory element according to Embodiment 3 of the present invention.
  • 4A to 4D are process diagrams showing an example of a method for manufacturing a nonvolatile memory element according to Embodiment 4 of the present invention.
  • 5A to 5D are process diagrams showing an example of a method for manufacturing a nonvolatile memory element according to Embodiment 5 of the present invention.
  • FIGS. 6A to 6D are process diagrams showing an example of a method for manufacturing a nonvolatile memory element according to Embodiment 6 of the present invention.
  • 7A to 7H are process diagrams showing an example of a method for manufacturing a nonvolatile memory element according to Embodiment 7 of the present invention.
  • 8A to 8J are process diagrams showing an example of a method for manufacturing a nonvolatile memory element in the related invention.
  • FIG. 9A is a detailed diagram illustrating an example of an etching damage region in a side oxidation step in a process diagram showing a method for manufacturing a nonvolatile memory element having a side oxidation step in a conventional resistance change element.
  • FIG. 9A is a detailed diagram illustrating an example of an etching damage region in a side oxidation step in a process diagram showing a method for manufacturing a nonvolatile memory element having a side oxidation step in a conventional resistance change element.
  • FIG. 9A is a detailed
  • FIG. 9B is a detailed diagram illustrating an example of an etching damage region in the side oxidation step in the process diagram showing a method for manufacturing a nonvolatile memory element having a side oxidation step in a conventional resistance change element.
  • FIG. 9C is a detailed view clearly showing an example of an etching damage region in the side oxidation step in the process diagram showing the method for manufacturing the nonvolatile memory element having the side oxidation step in the conventional resistance change element.
  • FIG. 10 is a graph showing an example of the relationship between the oxygen concentration in the tantalum oxide TaO x and the sheet resistivity.
  • 8 (a) to 8 (j) are cross-sectional views showing an example of a method for manufacturing a main part of the nonvolatile memory element according to the related invention of the present invention.
  • a lower layer wiring 301 is formed by forming a conductive layer on a substrate 300 on which transistors and lower layer wirings are formed, and patterning the conductive layer. Further, an interlayer insulating layer 302 is formed by covering the lower layer wiring 301 and forming an insulating film on the substrate 300 and then planarizing the surface of the insulating film. Then, the interlayer insulating layer 302 is patterned using a desired mask to form a contact hole 303 that reaches the lower layer wiring 301 through the interlayer insulating layer 302.
  • the contact hole 303 is filled with a filler mainly composed of tungsten (W), and the contact plug 304 is formed inside the contact hole 303.
  • W tungsten
  • the contact plug 304 is covered, and a first conductive film 305 ′ that will later become the first electrode 305 is formed on the interlayer insulating layer 302 by sputtering.
  • the first resistance change film 306x ′ and the second resistance change film 306y ′ made of transition metal oxide are formed on the first conductive film 305 ′. Form in order.
  • a second conductive film 307 ′ to be the second electrode 307 after patterning is formed on the second resistance change film 306 y ′.
  • the second electrode 307 is formed by patterning the second conductive film 307 'using a desired mask.
  • the first resistance change film 306x ′ and the second resistance change film 306y ′ are patterned using a desired mask, and the first resistance change layer 306x and A resistance change layer 306 having a stacked structure of the second resistance change layers 306y is formed.
  • the first conductive film 305 ′ is patterned using a desired mask to form the first electrode 305, and the resistance change layer 306 is formed as the first electrode.
  • a resistance change element sandwiched between 305 and the second electrode 307 is formed.
  • the resistance change element is annealed in an oxygen atmosphere to oxidize the side portion of the first resistance change layer 306x to form an insulating region 306z.
  • the second variable resistance layer 306y is close to the insulating layer from the beginning, it is hardly oxidized.
  • an initial break voltage is applied to the resistance change layer 106 via the first electrode 305 and the second electrode 307, whereby the second resistance change layer 306y is formed. Then, a local region F including a conductive filament whose oxygen deficiency reversibly changes in response to the application of an electric pulse is formed.
  • the side of the variable resistance element is oxidized and insulated, thereby reducing the effective area contributing to the electrical characteristics of the first variable resistance layer 306x. Leakage current flowing through the damaged region can be reduced, and the initial break voltage can be lowered and the application time can be shortened.
  • the initial breakdown voltage is lowered and the application time is shortened by insulating the etching damage region included in the first resistance change layer 306x by side oxidation, or by reducing the effective area of the first resistance change layer 306x. This is thought to be caused by an increase in current density due to the reduction.
  • connection area between the first resistance change layer 306x and the first electrode 305 having a low resistance value due to side oxidation improves the current density for the initial break. It is considered effective in realizing a short time and application time.
  • the nonvolatile memory element and the manufacturing method thereof according to the embodiment of the present invention have the same effects as the related invention described above, but in addition, the following problems of the manufacturing method of the related invention described above also exist. It can be solved.
  • FIG. 10 shows an example of the relationship between the sheet resistivity and the oxygen concentration in TaO x .
  • the resistivity of the variable resistance element increases rapidly when the oxygen concentration in TaO x exceeds 60% and reaches the insulating region.
  • a portion in contact with the oxygen atmosphere on the side portion of the resistance change element forms an insulating region with a high oxygen concentration by oxidation. Since it gradually proceeds from the side that is in contact with the atmosphere, it is difficult to clearly separate the boundary between the insulating region on the side of the variable resistance element and the low resistance region inside the variable resistance element, and the gentle oxygen from the side of the variable resistance element to the inside A concentration profile is formed. Therefore, high controllability is required to form a high resistance region on the side of the resistance change element while leaving a low resistance region inside the resistance change element.
  • the nonvolatile memory element and the method for manufacturing the same according to the embodiment of the present invention solve the above-described problem, enable a more stable initial break, and provide an initial break for each resistance change element constituting the memory array. It is an object of the present invention to provide a method of manufacturing a resistance change type semiconductor memory device that can operate at low voltage and high speed.
  • one aspect of a method for manufacturing a nonvolatile memory element according to the present invention includes a step of forming a first electrode layer on a substrate, and a first step on the first electrode layer. Forming a metal oxide layer composed of at least two layers of a metal oxide layer and a second metal oxide layer having a different degree of oxygen deficiency from the first metal oxide layer, and on the metal oxide layer Forming a second electrode layer, patterning the second electrode layer to form a second electrode, the first metal oxide layer and the second metal oxide layer Forming a variable resistance layer composed of at least two layers of a first variable resistance layer and a second variable resistance layer having a different degree of oxygen deficiency from the first variable resistance layer.
  • the side portion of the variable resistance layer is in a plane parallel to the main surface of the substrate.
  • the first electrode layer is removed after the step of removing to the position entering inward from the outline of the second electrode and the step of removing the side portion of the resistance change layer, or in the same step as the step. Forming a first electrode by patterning.
  • the first electrode having a contour larger than a contour of the resistance change layer when viewed from a direction perpendicular to the main surface of the substrate may be formed.
  • the electric field concentrates on the narrowed portion by removing the side portion of the variable resistance layer, and the conductive path of the variable resistance element is formed based on the narrowed portion.
  • the density of current flowing through the resistance change region can be increased.
  • the removal of the side portion of the resistance change layer leads to the direct removal of the etching damage portion, the leakage current flowing through the etching damage region can be reduced. Due to the above-described effects, it is possible to reduce the initial break voltage for each resistance change element constituting the memory array, to shorten the application time, and to reduce variation in resistance change characteristics.
  • the step of forming the variable resistance layer and the step of removing the side portion of the variable resistance layer may be performed at a time by a single etching process.
  • the step of forming the first electrode and the step of removing the side portion of the resistance change layer may be performed at a time by a single etching process.
  • the side portion of the variable resistance layer may be removed by wet etching.
  • the step of forming the metal oxide layer includes a step of forming the first metal oxide layer on the first electrode layer, and a step of forming the second metal oxide layer on the first metal oxide layer.
  • Forming a metal oxide layer, and in the step of removing the side portion of the variable resistance layer, an area of a cross section of the first variable resistance layer parallel to the main surface of the substrate is set to the second variable resistance layer. You may form larger than the area of the cross section parallel to the main surface of the said board
  • the etching damage that occurs when patterning the variable resistance layer interposed between the first electrode and the second electrode proceeds deeper toward the upper side of the variable resistance layer. Yes.
  • the upper side of the resistance change element having a deep etching damage in the resistance change layer can be selectively removed, so that the electrical characteristics and resistance change characteristics of the resistance change elements constituting the memory array are deteriorated. It can be further reduced.
  • the step of forming the metal oxide layer includes a step of forming the first metal oxide layer on the first electrode layer, and a step of forming the second metal oxide layer on the first metal oxide layer.
  • Forming a metal oxide layer, and in the step of removing the side portion of the variable resistance layer, an area of a cross section of the first variable resistance layer parallel to the main surface of the substrate is set to the second variable resistance layer. You may form smaller than the area of the cross section parallel to the main surface of the said board
  • each of the first metal oxide layer and the second metal oxide layer may be composed of a transition metal oxide or an aluminum oxide oxide.
  • the transition metal oxide may be composed of any one of tantalum oxide, hafnium oxide, and zirconium oxide.
  • first metal oxide layer and the second metal oxide layer may be made of the same base metal.
  • first metal oxide layer and the second metal oxide layer may be made of different base metals.
  • the effects described above that is, the initial break voltage can be reduced, and the application time can be reduced. Can be shortened and resistance variation variation can be reduced.
  • the manufacturing method may further include applying a first electric pulse to the variable resistance layer, whereby a second electric pulse having a first polarity smaller in amplitude than the first electric pulse, or the first electric pulse.
  • a region in which the resistance value reversibly changes in response to application of a third electric pulse having a second polarity different from the first polarity and having an amplitude smaller than that of the electric pulse is formed in the resistance change layer.
  • a process may be included.
  • the region where the resistance value reversibly changes is formed in a resistance change layer having a smaller oxygen deficiency among the first resistance change layer and the second resistance change layer.
  • the oxygen deficiency may be reversibly changed according to the second electric pulse or the third electric pulse.
  • the first electrode, the second electrode, the first electrode, and the second electrode are interposed between the first electrode and the second electrode.
  • a resistance change layer whose resistance value reversibly changes based on an electrical signal applied between the two electrodes, and the resistance change layer includes a first resistor made of a first metal oxide. It is composed of at least two layers of a variable layer and a second variable resistance layer composed of a second metal oxide having a different oxygen deficiency from the first metal oxide, and a side portion of the variable resistance layer is The inner electrode recedes inward from the contour of the second electrode in a plane parallel to the main surface of the substrate.
  • the electric field concentrates on the narrowed portion by removing the side portion of the variable resistance layer, and the conductive path of the variable resistance element is formed based on the narrowed portion. For this reason, it is possible to increase the density of the current flowing through the resistance change region. Furthermore, since the removal of the side portion of the resistance change layer leads to the direct removal of the etching damage portion, the leakage current flowing through the etching damage region can be reduced.
  • a conductive layer (having a film thickness of, for example, 400 nm to 600 nm) made of aluminum or the like is formed on a substrate 100 on which transistors, lower layer wirings, and the like are formed.
  • the lower layer wiring 101 is formed by patterning.
  • an insulating film on the substrate 100 so as to cover the lower layer wiring 101 the surface of the insulating film is planarized to form an interlayer insulating layer 102 (having a film thickness of 500 nm to 1000 nm, for example).
  • an interlayer insulating layer 102 having a film thickness of 500 nm to 1000 nm, for example.
  • a plasma TEOS (Tetraethyl orthosilicate) film, and a fluorine-containing oxide (for example, FSG (Fluorinated Silicate Glass)) and other low-k materials are used to reduce parasitic capacitance between wirings. It is done.
  • the interlayer insulating layer 102 is patterned using a desired mask, and a contact hole 103 (having a hole diameter of 50 nm to 300 nm, for example) that reaches the lower layer wiring 101 through the interlayer insulating layer 102 is formed.
  • the width of the lower layer wiring 101 may be larger than the diameter of the contact hole 103. As a result, it is possible to prevent the contact area between the lower layer wiring 101 and the contact plug 104 from being changed due to the effect of mask misalignment. As a result, for example, fluctuations in cell current can be suppressed.
  • a titanium nitride (TiN) / titanium (Ti) layer (having a film thickness of, for example, 5 nm to 30 nm) functioning as an adhesion layer and a diffusion barrier as a lower layer is formed by sputtering.
  • tungsten film thickness is 200 nm or more and 400 nm or less
  • the contact hole 103 is filled with a filler containing tungsten as a main component.
  • CMP method chemical mechanical polishing method
  • a contact plug is covered, and a noble metal (platinum (Pt), iridium (Ir), palladium (Pd)) that will later become the first electrode 105 is formed on the interlayer insulating layer.
  • a noble metal platinum (Pt), iridium (Ir), palladium (Pd)
  • Etc. is formed (film formation) by a sputtering method (film thickness is, for example, 50 nm or more and 200 nm or less).
  • the first conductive film 105 ′ is an example of a first electrode layer.
  • a variable resistance film composed of a plurality of layers having different oxygen contents that is, a first resistance composed of a metal oxide is formed on the first conductive film 105 '.
  • the change film 106x ′′ and the second resistance change film 106y ′′ are formed (deposited) in this order.
  • the first resistance change film 106x ′′ and the second resistance change film 106y ′′ are examples of the first metal oxide layer and the second metal oxide layer, respectively.
  • the first resistance change film 106x ′′ has an oxygen content of 50 atm% to 65 atm%, a resistivity of 2 m ⁇ ⁇ cm to 50 m ⁇ ⁇ cm, and a film thickness of 20 nm or more.
  • the second resistance change film 106y ′′ may have an oxygen content of 65 atm% to 75 atm%, a resistivity of 10 7 m ⁇ ⁇ cm or more, and a film thickness of 3 nm to 10 nm. .
  • the first variable resistance film 106x ′′ and the second variable resistance film 106y ′′ are formed by a so-called reactive sputtering method in which a tantalum target is sputtered in an argon (Ar) and oxygen (O 2 ) gas atmosphere. . Therefore, the first resistance change film 106x ′′ is a film having a low oxygen concentration and a low resistance compared to the second resistance change film 106y ′′.
  • a noble metal platinum (Pt), iridium (Ir), palladium (Pd), etc.
  • Pt platinum
  • Ir iridium
  • Pd palladium
  • the second conductive film 107 ′ is formed (film formation), where the second conductive film 107 ′ is an example of the second electrode layer.
  • the second conductive film 107 ′ is patterned using a desired mask, and the patterned second conductive film 107 ′ is formed as the second electrode 107.
  • the etching in the patterning process may use a mixed gas containing Ar and O 2 .
  • the first resistance change film 106x ′′ and the second resistance change film 106y ′′ are patterned using a desired mask.
  • the resistance change film may be patterned using the second electrode 107 which is a difficult-to-etch material as a mask.
  • the patterned resistance change film forms a first resistance change layer 106x 'and a second resistance change layer 106y'.
  • This treatment is preferably performed under the condition that the first conductive film 105 ′ to be the first electrode 105 is not easily etched by patterning of the resistance change film.
  • the first resistance change film 106x ′′ and the second resistance change film 107y ′′ may be etched with a mixed gas containing a fluorine compound. This is because as the film thickness of the first conductive film 105 ′ remains, the first conductive film 105 ′ functions more reliably as an oxygen diffusion barrier.
  • the first resistance change layer 106x (first resistance change film 106x ′′) is mainly composed of a first metal oxide, for example, oxygen-deficient tantalum oxide (TaO x , 0 ⁇ x ⁇ 2.5).
  • the oxygen content of the second metal oxide constituting the second variable resistance layer 106y (second variable resistance film 106y ′′) is the same as that of the first variable resistance layer 106x. It is higher than the oxygen content of the 1st metal oxide to comprise. In other words, the oxygen deficiency of oxygen of the second metal oxide is smaller than the oxygen deficiency of oxygen of the first metal oxide.
  • Oxygen deficiency refers to a metal oxide having a stoichiometric composition (or a stoichiometric composition having the highest resistance value if there are multiple stoichiometric compositions). It refers to the proportion of oxygen that is deficient compared to the amount of oxygen that constitutes it.
  • a metal oxide having a stoichiometric composition is more stable and has a higher resistance value than a metal oxide having another composition.
  • the stoichiometric oxide composition according to the above definition is Ta 2 O 5 , and can be expressed as TaO 2.5 .
  • the oxygen-deficient metal oxide has a negative oxygen deficiency.
  • the oxygen deficiency is described as including a positive value, 0, and a negative value.
  • An oxide with a low degree of oxygen deficiency has a high resistance value because it is closer to a stoichiometric oxide, and an oxide with a high degree of oxygen deficiency has a low resistance value because it is closer to the metal constituting the oxide.
  • the oxygen content is the ratio of oxygen to the total number of atoms.
  • the oxygen content of Ta 2 O 5 is the ratio of oxygen to the total number of atoms (O / (Ta + O)), which is 71.4 atm%. Therefore, the oxygen-deficient tantalum oxide has an oxygen content greater than 0 and less than 71.4 atm%.
  • the oxygen content corresponds to the degree of oxygen deficiency. That is, when the oxygen content of the second metal oxide is greater than the oxygen content of the first metal oxide, the oxygen deficiency of the second metal oxide is greater than the oxygen deficiency of the first metal oxide. small.
  • the metal constituting the resistance change layer 106 may be a metal other than tantalum.
  • a metal constituting the resistance change layer 106 a transition metal or aluminum (Al) can be used.
  • the transition metal tantalum (Ta), titanium (Ti), hafnium (Hf), zirconium (Zr), niobium (Nb), tungsten (W), or the like can be used. Since transition metals can take a plurality of oxidation states, different resistance states can be realized by oxidation-reduction reactions.
  • the composition of the first resistance change layer 106x is HfO x
  • x is 0.9 or more and 1.6 or less
  • the composition of the second resistance change layer 106y is It has been confirmed that the resistance value of the resistance change layer 106 can be stably changed at high speed when y is larger than the value x when HfO y is used.
  • the thickness of the second resistance change layer 106y may be 3 nm or more and 4 nm or less.
  • the composition of the first resistance change layer 106x is ZrO x
  • x is 0.9 or more and 1.4 or less
  • the composition of the second resistance change layer 106y is It has been confirmed that the resistance value of the resistance change layer 106 can be stably changed at high speed when y is larger than the value x when ZrO y is used.
  • the thickness of the second resistance change layer 106y may be 1 nm or more and 5 nm or less.
  • the first metal constituting the first metal oxide to be the first resistance change layer 106x and the second metal constituting the second metal oxide to be the second resistance change layer 106y may be used.
  • the second resistance change layer 106y may have a lower degree of oxygen deficiency than the first resistance change layer 106x, that is, may have a higher resistance.
  • the standard electrode potential of the second metal may be lower than the standard electrode potential of the first metal.
  • the standard electrode potential represents a characteristic that the higher the value is, the more difficult it is to oxidize. Thereby, an oxidation-reduction reaction easily occurs in the second metal oxide having a relatively low standard electrode potential. It is considered that the resistance change phenomenon occurs when a redox reaction occurs in a minute filament (conductive path) formed in the second resistance change layer 106y having a high resistance and its resistance value (oxygen deficiency) changes. Because it is.
  • a stable resistance change operation can be obtained by using oxygen-deficient tantalum oxide for the first resistance change layer 106x and titanium oxide (TiO 2 ) for the second resistance change layer 106y.
  • the standard electrode potential represents a characteristic that the higher the value is, the more difficult it is to oxidize.
  • a metal oxide whose standard electrode potential is lower than that of the first resistance change layer 106x in the second resistance change layer 106y By disposing a metal oxide whose standard electrode potential is lower than that of the first resistance change layer 106x in the second resistance change layer 106y, a redox reaction is more likely to occur in the second resistance change layer 106y.
  • oxygen-deficient tantalum oxide (TaO x ) is used for the first resistance change layer 106 x
  • aluminum oxide (Al 2 O 3 ) is used for the second resistance change layer 106 y. Also good.
  • the resistance change phenomenon in the resistance change layer including the oxygen-deficient metal oxide is expressed by the movement of oxygen, at least the movement of oxygen is possible even if the type of the base metal is different. That's fine. Therefore, the first metal constituting the first resistance change layer 106x and the second metal constituting the second resistance change layer 106y are stable even when different metals are used. It is possible to configure a resistance change layer that causes a resistance change operation.
  • the side portions including the etching damage of the first variable resistance layer 106x ′ and the second variable resistance layer 106y ′ of the patterned variable resistance element are removed by etching.
  • the first resistance change layer 106x and the second resistance change layer 106y are formed.
  • the step of removing the side portion by etching may use a mixed gas containing a halogen gas highly reactive with TaO x such as a mixed gas of Cl 2 and BCl 3 .
  • etching may be performed at a temperature higher than that of a conventional etcher (for example, 200 ° C. or higher and 300 ° C. or lower). High-temperature etching increases the reactivity of the halogen gas and increases the etching rate, thereby making it easier to etch the side portions of the first variable resistance layer 106x and the second variable resistance layer 106y of the variable resistance element.
  • the first conductive film 105 ′ is made of TaO x and a noble metal having a high etching selectivity (platinum (Pt), iridium (Ir), palladium (Pd), etc.), etching further proceeds. There is no. As a result, since the step of removing the side portion of the resistance change layer can be performed independently, the removal amount of the side portion of the resistance change layer can be adjusted with high accuracy.
  • a noble metal having a high etching selectivity platinum (Pt), iridium (Ir), palladium (Pd), etc.
  • the first conductive film 105 ′ is patterned using a desired mask, for example, the second electrode 107 as a mask, and the patterned first conductive film 105 is formed.
  • the first electrode 105 connected to the contact plug 104 is formed by '.
  • This treatment is preferably performed under the condition that the side portion of the resistance change layer is not etched.
  • etching may be performed using a mixed gas containing Ar and O 2 .
  • the side portion of TaO x is hardly etched, and only the first electrode can be etched.
  • the first electrode 105 is formed in a shape whose outline is larger than the outline of the resistance change layer 106 when viewed from the direction perpendicular to the main surface of the substrate 100.
  • the relationship between the size of the first electrode 105 and the size of the resistance change layer 106 may be other than this.
  • the nonvolatile memory element according to Embodiment 1 of the present invention can be realized.
  • an initial break voltage having an absolute value larger in amplitude than the voltage used for normal resistance change is applied to the resistance change layer 106 via the first electrode 105 and the second electrode 107.
  • a local region F including a conductive filament in which the degree of oxygen deficiency reversibly changes according to the application of a positive or negative electric pulse used for resistance change is formed in the second resistance change layer 106y.
  • the first electrode 105 Before forming, the side portions of the resistance change layer 106 are removed by etching. Thereby, the effective area of the variable resistance layer contributing to the electrical characteristics can be reduced, and the initial break voltage can be lowered and the application time can be shortened.
  • FIGS. 1A to 1J are cross-sectional views illustrating a method for manufacturing the main part of the nonvolatile memory element according to Embodiment 2 of the present invention.
  • 2A to 2D the same components as those in FIGS. 1A to 1J are denoted by the same reference numerals and description thereof is omitted.
  • the difference between the method for manufacturing the nonvolatile memory element according to the first embodiment of the present invention and the method for manufacturing the nonvolatile memory element according to the second embodiment of the present invention is as follows.
  • the side portions of the resistance change element are removed simultaneously with the patterning process of the resistance change film 106x ′′ and the second resistance change film 107y ′′ shown in FIGS.
  • the resistance change film 106x ′′ is patterned and the side of the resistance change layer is removed, that is, the resistance change layer 106 is formed.
  • the step of patterning the resistance change layer 106 and the step of patterning the side portion of the resistance change layer are performed at the same time as one step. Since the processes before 2 (a) are the same as those in FIGS. 1 (a) to 1 (f), description thereof will be omitted.
  • the first resistance change film 106x ′′, the second resistance change film 107y ′′, and the first conductive film 105 ′ are patterned using a desired mask.
  • the first variable resistance layer 106x, the second variable resistance layer 106y, and the second variable resistance layer 106x are etched by etching the side portions of the first variable resistance layer and the second variable resistance layer of the variable resistance element simultaneously with the patterning step. 1 electrode 105 is formed.
  • This treatment is preferably performed under the condition that the side portions of the first resistance change film 106x ′′, the second resistance change film 107y ′′, and the resistance change layer 106 can be etched.
  • etching may be performed using a mixed gas containing a halogen gas such as a mixed gas of Cl 2 and BCl 3 .
  • the etching may be performed at a temperature higher than that of a conventional etcher (for example, 200 ° C. or higher and 300 ° C. or lower).
  • the high temperature etching increases the reactivity of the halogen gas and increases the etching rate, so that the side portions of the first variable resistance layer 106x and the second variable resistance layer 106y of the variable resistance element can be easily etched simultaneously with the patterning process. To do.
  • the first conductive film 105 ′ is patterned using a desired mask, for example, the second electrode 107 as a mask, and the patterned first conductive film 105 ′. Is formed as the first electrode 105 connected to the contact plug 104.
  • This treatment is preferably performed under the condition that the side portion of the resistance change layer is not etched.
  • etching may be performed using a mixed gas containing Ar and O 2 .
  • the side portion of TaO x is hardly etched.
  • the first electrode 105 is formed in a shape whose contour is equal to the contour of the resistance change layer 106 when viewed from the direction perpendicular to the main surface of the substrate 100.
  • the relationship between the size of the first electrode 105 and the size of the resistance change layer 106 may be other than this.
  • the first electrode 105 may be formed in a shape in which the contour enters inward from the contour of the resistance change layer 106 when viewed from the direction perpendicular to the main surface of the substrate 100.
  • the nonvolatile memory element according to Embodiment 3 of the present invention can be realized.
  • an initial break voltage is applied to the resistance change layer 106 via the first electrode 105 and the second electrode 107, thereby causing the second resistance change layer 106y to enter.
  • the first electrode 105 Before forming, the side portions of the resistance change layer 106 are removed by etching. Thereby, the effective area of the resistance change layer contributing to the electrical characteristics can be reduced, and the break voltage can be lowered and the break time can be shortened.
  • the nonvolatile memory element according to the second embodiment of the present invention produced by the above-described manufacturing method is different from the nonvolatile memory element according to the first embodiment of the present invention in the resistance change film 106x ′′ shown in FIG. And a step of patterning the second resistance change film 107y ′′ can be realized, which has an effect of reducing the cost for manufacturing the nonvolatile memory element.
  • FIGS. 1A to 1J are cross-sectional views illustrating a method for manufacturing the main part of the nonvolatile memory element according to Embodiment 3 of the present invention.
  • 3A to 3D the same components as those in FIGS. 1A to 1J are denoted by the same reference numerals, and description thereof is omitted.
  • the difference between the method for manufacturing the nonvolatile memory element according to the first embodiment of the present invention and the method for manufacturing the nonvolatile memory element according to the third embodiment of the present invention is as follows. 1 (h) and (i), the side removal of the variable resistance film 106x ′′ and the second variable resistance film 107y ′′ and the step of patterning the first conductive film 105 ′ are performed at the same time.
  • the first conductive The film 105 ′ is patterned to form the patterned first conductive film 105 ′ as the first electrode 105 connected to the contact plug 104, whereas the nonvolatile film according to the third embodiment of the present invention is used.
  • the step of removing the side portion of the resistance change layer 106 and the step of patterning the first conductive film 105 ′ are performed at the same time. Since this is the same as FIGS. 1A to 1G, description thereof will be omitted.
  • the first conductive film 105 ′ that covers the contact plug 104 shown in FIG. 1C and later becomes the first electrode 105 is made of tantalum nitride. Has been.
  • the first resistance change film 106x ', the second resistance change film 107y', and the first conductive film 105 ' are patterned using a desired mask.
  • the resistance change film may be patterned using the second electrode 107 which is a difficult-to-etch material as a mask. Then, the first resistance change layer 106x, the second resistance change layer 106y, and the first resistance change layer 106x are etched by etching side portions of the first resistance change layer and the second resistance change layer of the resistance change element simultaneously with the patterning step.
  • the electrode 105 is formed.
  • This treatment is preferably performed under conditions that allow the first resistance change film 106x ′, the second resistance change film 107y ′, the side of the resistance change layer 106, and the first electrode 105 to be etched.
  • etching may be performed using a mixed gas containing a halogen gas such as a mixed gas of Cl 2 and BCl 3 . Further, the etching may be performed at a temperature higher than that of a conventional etcher (for example, 200 ° C. or higher and 300 ° C. or lower).
  • the high temperature etching increases the reactivity of the halogen gas and increases the etching rate, so that the side portions of the first variable resistance layer 106x and the second variable resistance layer 106y of the variable resistance element can be easily etched simultaneously with the patterning process. To do.
  • the mask used for etching is the second electrode 107, and the dimension of the first electrode 105 is defined by the dimension of the second electrode 107. Therefore, the mask can be formed sufficiently larger than the contact dimension. Thus, the possibility that the contact plug is exposed can be reduced.
  • the nonvolatile memory element according to Embodiment 3 of the present invention can be realized.
  • an initial break voltage is applied to the resistance change layer 106 via the first electrode 105 and the second electrode 107, thereby causing the second resistance change layer 106y to enter.
  • the first electrode 105 Before forming, the side portions of the resistance change layer 106 are removed by etching. Thereby, the effective area of the resistance change layer contributing to the electrical characteristics can be reduced, and the break voltage can be lowered and the break time can be shortened.
  • the nonvolatile memory element according to Embodiment 3 of the present invention produced by the above-described manufacturing method is more resistant to the resistance change film 106x ′′ shown in FIG. 1G than the nonvolatile memory element according to Embodiment 1 of the present invention.
  • the number of steps for patterning can be reduced, and the cost for manufacturing the nonvolatile memory element can be reduced.
  • FIGS. 1A to 1J are cross-sectional views illustrating a method for manufacturing the main part of the nonvolatile memory element according to Embodiment 4 of the present invention.
  • 4A to 4D the same components as those in FIGS. 1A to 1J are denoted by the same reference numerals, and description thereof is omitted.
  • the difference between the method for manufacturing the nonvolatile memory element according to the first embodiment of the present invention and the method for manufacturing the nonvolatile memory element according to the fourth embodiment of the present invention is as follows.
  • the wet etching is used in the step of removing the side portion of the resistance change layer.
  • the resistance change film 106x ′′ is patterned, that is, the resistance change layer 106x ′ is formed simultaneously with the first resistance change layer 106x and the second resistance change layer 106y.
  • the first resistance change layer 106x ′ and the first resistance change layer 106x ′ are formed after the resistance change layer 106x ′ is formed.
  • the first resistance change layer 106x and the second resistance change layer 106y are formed by wet etching the side portions of the second resistance change layer 106y ′, so that the steps before FIG. Since this is the same as FIGS. 1A to 1G, description thereof will be omitted.
  • the side portions of the first variable resistance layer 106x ′ and the second variable resistance layer 106y ′ of the patterned variable resistance element are wet-etched using buffered hydrofluoric acid.
  • the first variable resistance layer 106x and the second variable resistance layer 106y are formed.
  • TaO x high oxygen concentration is relatively high selectivity to buffered hydrofluoric acid than TaO x of low oxygen concentration, that is, the less likely to be etched, the resistance variable layer 106 as shown in FIG. 4 (b) Reverse Tapered shape.
  • the first electrode 105 is formed by patterning the first conductive film 105 ′ using a desired mask, for example, using the second electrode 107 as a mask. To do.
  • etching may be performed using a condition in which the side portion of the resistance change layer is hardly etched, for example, a mixed gas containing Ar and O 2 .
  • a mixed gas containing Ar and O 2 used at this time, the side portion of TaO x is hardly etched.
  • the nonvolatile memory element according to Embodiment 4 of the present invention can be realized.
  • an initial break voltage is applied to the resistance change layer 106 via the first electrode 105 and the second electrode 107, thereby causing the second resistance change layer 106y to enter. Then, a local region F including a conductive filament whose oxygen deficiency reversibly changes in response to the application of an electric pulse is formed.
  • the resistance change layer 106 have an inversely tapered shape, the current path flowing through the resistance change layer 106 is limited to the central portion of the resistance change layer 106, so that the local region F including the conductive filament has the second resistance. It is formed in the vicinity of the central portion of the change layer 106y ′, and a stable resistance change can be realized.
  • the first electrode 105 Before forming, the side portions of the resistance change layer 106 are removed by etching. Thereby, the effective area of the resistance change layer contributing to the electrical characteristics can be reduced, and the break voltage can be lowered and the break time can be shortened.
  • the nonvolatile memory element according to the fourth embodiment of the present invention created by the above-described manufacturing method is compared with the nonvolatile memory element according to the first embodiment of the present invention by using a wet etching process on the resistance change layer side.
  • a wet etching process on the resistance change layer side.
  • an etching damage portion having a low oxygen concentration is preferentially removed from the portion to be removed, and the deterioration of the electrical characteristics and resistance change characteristics of the resistance change element caused by the etching damage can be further reduced.
  • FIGS. 1A to 1I are cross-sectional views showing a method for manufacturing the main part of the nonvolatile memory element according to Embodiment 5 of the present invention.
  • 5A to 5C the same components as those in FIGS. 1A to 1I are denoted by the same reference numerals, and description thereof is omitted.
  • the difference between the method for manufacturing the nonvolatile memory element according to the first embodiment of the present invention and the method for manufacturing the nonvolatile memory element according to the fifth embodiment of the present invention is as follows.
  • the first resistance change layer 106x and the second resistance change layer are etched by etching the side portions of the first resistance change layer and the second resistance change layer simultaneously with the formation of the resistance change layer 106.
  • the second resistance change layer 106y is formed.
  • This treatment is preferably performed under the condition that the side portion of the resistance change layer 106 is easily etched and tapered.
  • etching may be performed with a mixed gas containing a halogen gas having high reactivity with TaO x such as Cl 2 or BCl 3 and nitrogen (N 2 ). This is because adding N 2 to the etching gas has an effect of protecting the side walls of the device, and a difference in etching progress rate occurs between the upper and lower portions of the device.
  • the etching may be performed at a temperature higher than that of a conventional etcher (for example, 200 ° C. or higher and 300 ° C. or lower).
  • the high temperature etching increases the reactivity of the halogen gas and increases the etching rate, so that the side portions of the first variable resistance layer 106x and the second variable resistance layer 106y of the variable resistance element can be easily etched simultaneously with the patterning process.
  • the first conductive film 105 ′ is made of TaO x and a noble metal having a high etching selectivity (platinum (Pt), iridium (Ir), palladium (Pd), etc.), etching further proceeds. There is no.
  • the first conductive film 105 ′ is patterned using a desired mask, for example, using the second electrode 107 as a mask, and the patterned first conductive A film 105 ′ is formed as the first electrode 105 connected to the contact plug 104.
  • This treatment is preferably performed under the condition that the side portion of the resistance change layer is hardly etched.
  • etching may be performed using a mixed gas containing Ar and O 2 .
  • the side portion of TaO x is hardly etched.
  • a resistance change element in which the resistance change layer 106 is sandwiched between the first electrode 105 and the second electrode 107 is formed.
  • the nonvolatile memory element according to Embodiment 5 of the present invention can be realized.
  • an initial break voltage is applied to the resistance change layer 106 via the first electrode 105 and the second electrode 107, thereby causing the second resistance change layer 106y to enter.
  • the first electrode 105 Before forming, the side portions of the resistance change layer 106 are removed by etching. Thereby, the effective area of the variable resistance layer contributing to the electrical characteristics can be reduced, and the initial break voltage can be lowered and the break time can be shortened.
  • the nonvolatile memory element according to Embodiment 5 of the present invention created by the above-described manufacturing method is connected to the first electrode as compared with the nonvolatile memory element according to Embodiment 1 of the present invention. Since the area of the metal oxide layer is larger than the area of the second metal oxide layer having a larger oxygen content than the first metal oxide layer connected to the second electrode, it is nonvolatile. In the manufacture of the memory element, the etching damage portion that has progressed deeper toward the upper side of the resistance change layer can be directly removed more directly, which can further reduce the deterioration of the electrical characteristics and resistance change characteristics of the resistance change element caused by the etching damage. it can.
  • FIGS. 1A to 1I are cross-sectional views showing a method for manufacturing the main part of the nonvolatile memory element according to Embodiment 6 of the present invention.
  • 6A to 6C the same components as those in FIGS. 1A to 1I are denoted by the same reference numerals, and description thereof is omitted.
  • the difference between the method for manufacturing the nonvolatile memory element according to the first embodiment of the present invention and the method for manufacturing the nonvolatile memory element according to the sixth embodiment of the present invention is as follows.
  • the first resistance change layer 106x and the second resistance change layer are etched by simultaneously etching the side portions of the first resistance change layer and the second resistance change layer.
  • the second resistance change layer 106y is formed.
  • This treatment is preferably performed under the condition that the side portion of the resistance change layer 106 is easily etched and easily reverse taper.
  • etching may be performed with a mixed gas obtained by adding Ar to a halogen gas highly reactive with TaO x such as a mixed gas of Cl 2 and BCl 3 . This is because the effect of improving the anisotropic etching component and the isotropic etching component by the halogen gas compete with each other due to the addition of Ar, so that the angle of irradiation with TaO x of the plasma changes in a diagonally lower inner direction.
  • the etching may be performed at a temperature higher than that of a conventional etcher (for example, 200 ° C. or higher and 300 ° C. or lower).
  • the high temperature etching increases the reactivity of the halogen gas and increases the etching rate, so that the side portions of the first variable resistance layer 106x and the second variable resistance layer 106y of the variable resistance element can be easily etched simultaneously with the patterning process.
  • the first conductive film 105 ′ is made of TaO x and a noble metal having a high etching selectivity (platinum (Pt), iridium (Ir), palladium (Pd), etc.), etching further proceeds. There is no.
  • the first conductive film 105 ′ is patterned using a desired mask, for example, the second electrode 107 as a mask, and the patterned first conductive film 105 ′. Is formed as the first electrode 105 connected to the contact plug 104.
  • This treatment is preferably performed under the condition that the side portion of the resistance change layer is not etched.
  • etching may be performed using a mixed gas containing Ar and O 2 .
  • the side portion of TaO x is hardly etched.
  • a resistance change element in which the resistance change layer 106 is sandwiched between the first electrode 105 and the second electrode 107 is formed.
  • the nonvolatile memory element according to Embodiment 6 of the present invention can be realized.
  • an initial break voltage is applied to the resistance change layer 106 via the first electrode 105 and the second electrode 107, thereby causing the second resistance change layer 106y to enter. Then, a local region F including a conductive filament whose oxygen deficiency reversibly changes in response to the application of an electric pulse is formed.
  • the first electrode 105 Before forming, the side portions of the resistance change layer 106 are removed by etching. Thereby, the effective area of the resistance change layer contributing to the electrical characteristics can be reduced, and the break voltage can be lowered and the break time can be shortened.
  • the nonvolatile memory element according to Embodiment 6 of the present invention created by the above-described manufacturing method is connected to the first electrode as compared with the nonvolatile memory element according to Embodiment 1 of the present invention. Since the area of the metal oxide layer is smaller than the area of the second metal oxide layer connected to the second electrode having a larger oxygen content than the first metal oxide layer, In the second metal oxide layer, it is possible to narrow the region where the local region F including the conductive filament reaching the first electrode can be formed, and the resistance change characteristic variation for each resistance change element constituting the memory array Can be further reduced.
  • FIGS. 1A to 1I are cross-sectional views showing a method for manufacturing the main part of the nonvolatile memory element according to Embodiment 7 of the present invention.
  • 7A to 7G the same components as those in FIGS. 1A to 1I are denoted by the same reference numerals, and description thereof is omitted.
  • the difference between the method for manufacturing the nonvolatile memory element according to the first embodiment of the present invention and the method for manufacturing the nonvolatile memory element according to the seventh embodiment of the present invention is as follows.
  • the first conductive film made of tantalum nitride, the first resistance change film that is a low resistance film, and the second film that is a high resistance film In contrast, the resistance change film and the laminated film formed by laminating the second conductive film composed of noble metals (platinum (Pt), iridium (Ir), palladium (Pd), etc.) in this order were patterned.
  • the first conductive film made of a noble metal the first resistance change film that is a high resistance film, and the second resistance change that is a low resistance film.
  • a contact plug is covered, and a noble metal (platinum (Pt), iridium (Ir), palladium (Pd), etc.) to be the first electrode 205 later is formed on the interlayer insulating layer.
  • a first conductive film 205 ′ (having a thickness of, for example, 50 nm to 200 nm) is formed (deposited) by a sputtering method.
  • the oxygen content of the first resistance change film 206y ′′ is 65 atm% or more and 75 atm% or less, the resistivity is 10 7 ⁇ ⁇ cm or more, and the film thickness is 3 nm or more and 10 nm or less.
  • the oxygen content of the second resistance change film 106x ′′ may be 50 atm% to 65 atm%, the resistivity may be 2 m ⁇ ⁇ cm to 50 m ⁇ ⁇ cm, and the film thickness may be 20 nm to 100 nm. .
  • the first resistance change film 206y ′′ and the second resistance change film 206x ′′ are formed by a so-called reactive sputtering method in which a tantalum target is sputtered in an atmosphere of argon (Ar) and oxygen.
  • the first resistance change film 206y ′′ is a film having a higher oxygen concentration and a higher resistance than the second resistance change film 206x ′′.
  • a second conductive film 207 ′ made of tantalum nitride to be the second electrode 207 after patterning is formed on the second resistance change film 206x ′′ (see FIG. 7C). Film formation).
  • the second conductive film 207 ′ is patterned using a desired mask, and the patterned second conductive film 207 ′ is formed as the second electrode 207.
  • etching is performed using a mixed gas containing Cl 2 and Ar.
  • the second resistance change film 206x ′′ and the first resistance change film 206y ′′ are patterned using a desired mask.
  • the resistance change film may be patterned using a hard mask made of a difficult-to-etch material.
  • the patterned variable resistance film is formed as a first variable resistance layer 206y ′ and a second variable resistance layer 206x ′.
  • the first conductive film 205 ′ is made of TaO x and a noble metal (platinum (Pt), iridium (Ir), palladium (Pd), etc.) having a large etching selectivity, etching further proceeds. There is no.
  • the first resistance change layer 206 y ′ and the second resistance change layer 206 x ′ of the patterned resistance change element are etched to form the first resistance change layer.
  • the change layer 206y and the second resistance change layer 206x are formed.
  • the patterning and the step of removing the side portions by etching the side portions may use a mixed gas containing TaO x and a highly reactive halogen gas, such as a mixed gas of Cl 2 and BCl 3 .
  • etching may be performed at a temperature higher than that of a conventional etcher (for example, 200 ° C. or higher and 300 ° C. or lower).
  • the high temperature etching increases the reactivity of the halogen gas and increases the etching rate, so that the side portions of the first variable resistance layer 106x and the second variable resistance layer 106y of the variable resistance element can be easily etched simultaneously with the patterning process. To do.
  • the nonvolatile memory element according to Embodiment 7 of the present invention is configured so that the area of the first metal oxide layer connected to the first electrode is the second electrode.
  • the second metal oxide layer having a smaller oxygen content than the first metal oxide layer connected to the first metal oxide layer is formed larger than the area of the second metal oxide layer.
  • the first conductive film 205 ′ is made of TaO x and a noble metal (platinum (Pt), iridium (Ir), palladium (Pd), etc.) having a large etching selectivity, etching further proceeds. There is no.
  • the first conductive film 205 ′ is patterned by using a desired mask, for example, by using the second electrode 207 with a hard mask as a mask.
  • the first conductive film 205 ′ is formed as the first electrode 205 connected to the contact plug 204.
  • This treatment is preferably performed under the condition that the side portion of the resistance change layer is not etched.
  • etching may be performed using a mixed gas containing Ar and O 2 .
  • the side portion of TaO x is hardly etched.
  • the hard mask may be removed.
  • the nonvolatile memory element according to Embodiment 7 of the present invention can be realized.
  • an initial break voltage is applied to the resistance change layer 206 via the first electrode 205 and the second electrode 207, whereby the first resistance change layer 206y is formed.
  • the nonvolatile memory element according to the seventh embodiment has an upside down structure compared to the nonvolatile memory element according to the first embodiment. Therefore, the first electrode 205, the first resistance change layer 206y, the second resistance change layer 206x, and the second electrode 207 in Embodiment 7 are each the second electrode 107 in Embodiment 1. , Corresponding to the second variable resistance layer 206y, the first variable resistance layer 106x, and the first electrode 105.
  • the first electrode 205 Before forming, the side portions of the resistance change layer 206 are removed by etching. Thereby, the effective area of the variable resistance layer contributing to the electrical characteristics can be reduced, and the initial break voltage can be lowered and the break time can be shortened.
  • the nonvolatile memory element according to the seventh embodiment of the present invention created by the manufacturing method described above is connected to the first electrode made of a noble metal as compared with the nonvolatile memory element according to the first embodiment of the present invention.
  • the etching damage portion that has progressed deeper toward the upper side of the resistance change layer can be directly removed, and the region where the conductive path can be formed in the second metal oxide layer can be narrowed down. Therefore, it is possible to further reduce both the variation in resistance change characteristics and the deterioration of electrical characteristics and resistance change characteristics for each variable resistance element constituting the memory array.
  • the seventh embodiment shows that the same effect can be obtained even when the structure of the variable resistance element is upside down as compared with the first embodiment. Similarly, even if each variable resistance element according to the second to sixth embodiments is configured upside down, the effects described in the corresponding embodiments can be obtained.
  • the present invention provides a method of manufacturing a resistance change type nonvolatile memory element, which removes an etching damage region of the resistance change layer and has a low variation in the resistance change layer due to a low voltage and stable initial break. Since a nonvolatile memory capable of stably forming a local region including a conductive filament can be realized, it is useful in various electronic device fields using the nonvolatile memory.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

　基板上に、第１の導電膜（１０５'）を形成する工程（ｃ）と、第１の導電膜（１０５'）上に、第１の金属酸化物層（１０６ｘ"）、第１の金属酸化物層と酸素不足度が異なる第２の金属酸化物層（１０６ｙ"）、及び第２の導電膜（１０７'）を形成する工程（ｄ、ｅ）と、第２の導電膜（１０７'）をパターニングすることにより第２の電極（１０７）を形成する工程（ｆ）と、第１の金属酸化物層（１０６ｘ"）と第２の金属酸化物層（１０６ｙ"）とをパターニングすることにより抵抗変化層（１０６）を形成する工程（ｇ）と、抵抗変化層（１０６）の側部を基板の主面と平行な面内において第２の電極（１０７）の輪郭よりも内方へ進入する位置まで除去する工程（ｈ）と、抵抗変化層（１０６）の側部を除去する工程の後、もしくは該工程と同一工程で、第１の導電膜（１０５'）をパターニングすることにより第１の電極（１０５）を形成する工程（ｉ）と、を含む。

Description

不揮発性記憶素子の製造方法及び不揮発性記憶素子
　本発明は、電気パルスの印加により抵抗値が変化する抵抗変化素子を有する抵抗変化型の不揮発性記憶素子の製造方法及び不揮発性記憶素子に関する。
　近年、デジタル技術の進展に伴って携帯情報機器及び情報家電等の電子機器が、より一層高機能化している。これらの電子機器の高機能化に伴い、使用される半導体素子の微細化及び高速化が急速に進んでいる。その中でも、フラッシュメモリに代表されるような大容量の不揮発性メモリの用途が急速に拡大している。さらに、このフラッシュメモリに置き換わる次世代の新型不揮発性メモリとして、抵抗変化素子を用いた抵抗変化型メモリ（ＲｅＲＡＭ：Ｒｅｓｉｓｔｉｖｅ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）の研究開発が進んでいる。ここで、抵抗変化素子とは、電気的信号によって抵抗値が可逆的に変化する性質を有し、さらにはこの抵抗値に対応した情報を、不揮発的に記憶することが可能な素子のことをいう。
　この抵抗変化型メモリは、抵抗値が変化する抵抗変化層を記憶素子として用い、電気的パルス（例えば電圧パルス）を当該抵抗変化層に印加することによって、その抵抗値を高抵抗状態から低抵抗状態へ、又は低抵抗状態から高抵抗状態へと変化させる。これにより、抵抗変化型メモリは、データ記憶を行う。この場合、低抵抗状態及び高抵抗状態の２値を明確に区別し、また低抵抗状態と高抵抗状態との間を高速に安定して変化させ、かつ、これら２値が不揮発的に保持されることが必要である。
　この抵抗変化素子の一例として、酸素含有率の異なる遷移金属酸化物を積層して抵抗変化領域に用いた半導体記憶装置が提案されている。例えば、特許文献１においては、酸素含有率の高い抵抗変化領域と接触する電極界面に酸化・還元反応を選択的に発生させ、抵抗変化を安定化することが開示されている。
　上記した従来の抵抗変化素子は、第１の電極と抵抗変化領域と第２の電極とを有して構成され、この抵抗変化素子が二次元上もしくは三次元上に配置されて、メモリアレイを構成している。各々の抵抗変化素子においては、抵抗変化領域は第１の抵抗変化領域と第２の抵抗変化領域の積層構造からなり、かつ第１及び第２の抵抗変化領域は同種の遷移金属酸化物からなる。第２の抵抗変化領域を形成する遷移金属酸化物の酸素含有率は、第１の抵抗変化領域を形成する遷移金属酸化物の酸素含有率より高い。このような構造とすることで、抵抗変化素子に電圧を印加した場合には、酸素含有率が高く、より高い抵抗値を示す第２の抵抗変化領域にほとんどの電圧が印加されることになる。また、この界面近傍では、反応に寄与できる酸素も豊富に存在する。よって、第２の電極と第２の抵抗変化領域との界面で、選択的に酸化・還元の反応が起こり、安定に抵抗変化を実現することができる。
　第２の抵抗変化領域を構成する遷移金属酸化物は、通常、製造直後は絶縁体である。したがって、電気パルスの印加によって高抵抗状態と低抵抗状態とを切り替え可能な素子とするためには、初期ブレイク工程によって抵抗変化層中に導電性フィラメントを含む局所領域を形成する必要がある。なお、「初期ブレイク」とは、製造後の抵抗変化素子、あるいは、抵抗変化型の不揮発性記憶素子を印加する電圧（あるいは、印加する電圧の極性）に応じて高抵抗状態と低抵抗状態とを可逆的に遷移できる状態に変化させる処理である。具体的には、初期ブレイクとは、極めて高い抵抗値をもつ製造後の抵抗変化素子、あるいは、抵抗変化型の不揮発性記憶素子に対して、通常の書き込み電圧よりも大きな電圧（初期ブレイク電圧）を印加することを指す。この初期ブレイクにより、抵抗変化素子、あるいは、抵抗変化型の不揮発性記憶素子は、高抵抗状態と低抵抗状態とを可逆的に遷移できる状態になるとともに、その抵抗値が下がる。
国際公開第２００８／１４９４８４号
　上述の不揮発性記憶素子においては、初期ブレイク電圧が高く、さらにメモリアレイを構成する抵抗変化素子ごとに初期ブレイク電圧がばらつくという問題がある。
　本発明は、上記の課題を解決するもので、安定な初期ブレイクを可能にし、かつメモリアレイを構成する抵抗変化素子ごとの初期ブレイク時の低電圧化、及び短時間化を可能とする抵抗変化型の半導体記憶装置の製造方法を提供することを目的としている。
　上記目的を達成するために、本発明の不揮発性記憶素子の製造方法の１つの態様は、基板上に、第１の電極層を形成する工程と、前記第１の電極層上に第１の金属酸化物層及び前記第１の金属酸化物層と酸素不足度が異なる第２の金属酸化物層の少なくとも２層から構成される金属酸化物層を形成する工程と、前記金属酸化物層上に第２の電極層を形成する工程と、前記第２の電極層をパターニングすることにより第２の電極を形成する工程と、前記第１の金属酸化物層と前記第２の金属酸化物層とをパターニングすることにより、第１の抵抗変化層、及び前記第１の抵抗変化層と酸素不足度が異なる第２の抵抗変化層の少なくとも２層から構成される抵抗変化層を形成する工程と、前記抵抗変化層の側部を前記基板の主面と平行な面内において前記第２の電極の輪郭よりも内方へ進入する位置まで除去する工程と、前記抵抗変化層の側部を除去する工程の後、もしくは該工程と同一工程で、前記第１の電極層をパターニングすることにより、第１の電極を形成する工程と、を含む。
　本発明の不揮発性記憶素子の製造方法は、第１の電極、第２の電極、及び抵抗変化層から構成される抵抗変化素子において、抵抗変化層の側部を除去することで、抵抗変化層の実効面積を縮小できる。そのため、抵抗変化領域を流れる電流の密度が増加し、抵抗変化素子内部に導電パスが容易に形成される。これにより、抵抗変化素子の初期ブレイク電圧の低電圧化ならびに印加時間の短時間化を可能とする。
図１（ａ）～（ｊ）は、本発明の実施の形態１における不揮発性記憶素子の製造方法の一例を示す工程図である。 図２（ａ）～（ｄ）は、本発明の実施の形態２における不揮発性記憶素子の製造方法の一例を示す工程図である。 図３（ａ）～（ｄ）は、本発明の実施の形態３における不揮発性記憶素子の製造方法の一例を示す工程図である。 図４（ａ）～（ｄ）は、本発明の実施の形態４における不揮発性記憶素子の製造方法の一例を示す工程図である。 図５（ａ）～（ｄ）は、本発明の実施の形態５における不揮発性記憶素子の製造方法の一例を示す工程図である。 図６（ａ）～（ｄ）は、本発明の実施の形態６における不揮発性記憶素子の製造方法の一例を示す工程図である。 図７（ａ）～（ｈ）は、本発明の実施の形態７における不揮発性記憶素子の製造方法の一例を示す工程図である。 図８（ａ）～（ｊ）は、関連発明における不揮発性記憶素子の製造方法の一例を示す工程図である。 図９Ａは、従来の抵抗変化素子における側部酸化工程を有する不揮発性記憶素子の製造方法を示す工程図中の側部酸化工程のエッチングダメージ領域の一例を明示した詳細図である。 図９Ｂは、従来の抵抗変化素子における側部酸化工程を有する不揮発性記憶素子の製造方法を示す工程図中の側部酸化工程のエッチングダメージ領域の一例を明示した詳細図である。 図９Ｃは、従来の抵抗変化素子における側部酸化工程を有する不揮発性記憶素子の製造方法を示す工程図中の側部酸化工程のエッチングダメージ領域の一例を明示した詳細図である。 図１０は、タンタル酸化物ＴａＯｘ中の酸素濃度とシート抵抗率との関係の一例を示すグラフである。
　（本発明の一態様を得るに至った経緯）
　本発明の実施の形態を説明する前に、本発明の関連発明に係る不揮発性記憶装置の特徴、及び本発明者らが見出した、当該不揮発性記憶装置が有する問題点について説明する。なお、以下の説明は、本発明の実施の形態が解決しうる課題の１つを説明するためのものであり、本発明は以下の説明の具体的構成等によって限定されるものではない。
　図８（ａ）～（ｊ）は、本発明の関連発明に係る不揮発性記憶素子の要部の製造方法の一例を示す断面図である。
　まず、図８（ａ）に示すように、トランジスタや下層配線などが形成されている基板３００上に、導電層を形成し、これをパターニングすることで下層配線３０１を形成する。更に、下層配線３０１を被覆して基板３００上に絶縁膜を形成した後に絶縁膜表面を平坦化することで層間絶縁層３０２を形成する。そして、所望のマスクを用いて層間絶縁層３０２をパターニングして、層間絶縁層３０２を貫通して下層配線３０１に達するコンタクトホール３０３を形成する。
　次に、図８（ｂ）に示すように、まずタングステン（Ｗ）を主成分とする充填材で、コンタクトホール３０３を埋め込み、コンタクトホール３０３の内部にコンタクトプラグ３０４を形成する。
　次に、図８（ｂ）に示すように、コンタクトプラグ３０４を被覆して、層間絶縁層３０２上に、後に第１の電極３０５となる第１の導電膜３０５’をスパッタ法で形成する。
　次に、図８（ｄ）に示すように、第１の導電膜３０５’上に、遷移金属酸化物から構成される第１の抵抗変化膜３０６ｘ’及び第２の抵抗変化膜３０６ｙ’をこの順で形成する。
　次に、図８（ｅ）に示すように、第２の抵抗変化膜３０６ｙ’上に、パターニング後に第２の電極３０７となる第２の導電膜３０７’を形成する。
　次に、図８（ｆ）に示すように、所望のマスクを用いて、第２の導電膜３０７’をパターニングして、第２の電極３０７を形成する。
　続いて、図８（ｇ）に示すように、所望のマスクを用いて、第１の抵抗変化膜３０６ｘ’及び第２の抵抗変化膜３０６ｙ’をパターニングして、第１の抵抗変化層３０６ｘ及び第２の抵抗変化層３０６ｙの積層構造で構成される抵抗変化層３０６を形成する。
　更に、図８（ｈ）に示すように、所望のマスクを用いて、第１の導電膜３０５’をパターニングして、第１の電極３０５を形成して、抵抗変化層３０６を第１の電極３０５及び第２の電極３０７で挟持した抵抗変化素子を形成する。
　次に、図８（ｉ）に示すように、抵抗変化素子を酸素雰囲気中でアニールすることにより、第１の抵抗変化層３０６ｘの側部を酸化して絶縁領域３０６ｚを形成する。このとき、第２の抵抗変化層３０６ｙは最初から絶縁層に近いので、ほとんど酸化されない。
　最後に、図８（ｊ）に示すように、第１の電極３０５及び第２の電極３０７を介して抵抗変化層１０６に初期ブレイク電圧を印加することにより、第２の抵抗変化層３０６ｙ中に、電気パルスの印加に応じて酸素不足度が可逆的に変化する導電性フィラメントを含む局所領域Ｆを形成する。
　以上の製造方法とすることにより、抵抗変化素子の側部を酸化して絶縁化することで、第１の抵抗変化層３０６ｘの電気特性に寄与する実効面積を縮小し、抵抗変化層３０６中のダメージ領域を流れるリーク電流を低減し、初期ブレイク電圧の低電圧化、印加時間の短時間化を実現することができる。
　初期ブレイク電圧の低電圧化、印加時間の短時間化は、側部酸化による、第１の抵抗変化層３０６ｘに含まれるエッチングダメージ領域の絶縁化や、第１の抵抗変化層３０６ｘの実効面積の縮小による電流密度の増大によってもたらされると考えられる。
　基本的にエッチングは上部から下部にかけて行われるため、図９Ａに示すように、エッチングダメージは抵抗変化層の上部側ほど深く進行していることがわかっている。一方で、側部酸化は図９Ｂに示すように、酸素雰囲気中でのアニールによって抵抗変化素子の外側から均一に行われる。そのため、エッチングダメージ領域３０８’の大部分を酸化し、絶縁領域とすることで、電気特性に寄与する実効面積を縮小することが可能となる。
　また、側部酸化によって抵抗値が低い第１の抵抗変化層３０６ｘと第１の電極３０５との接続面積を縮小することは、初期ブレイクのための電流密度を向上させるので、ブレイク電圧の低電圧化、印加時間の短時間化を実現する上で有効と考えられる。
　本発明の実施の形態に係る不揮発性記憶素子とその製造方法は、上述の関連発明と類似の効果を奏するものであるが、加えて、上述の関連発明の製造方法が有する以下の課題をも解決しうる。
　上述の側部を酸化するプロセスによって形成される抵抗変化型の半導体記憶装置においては、側部酸化量の制御や具体的な見積もりを高精度に行なうことが容易でないという課題がある。
　側壁酸化量の制御の難しさは、次のように説明される。
　図１０に、ＴａＯｘ中の酸素濃度に対するシート抵抗率の関係の一例を示す。グラフからわかるように、抵抗変化素子の抵抗率は、ＴａＯｘ中の酸素濃度が６０％を超えると急激に上昇し、絶縁領域に達する。上述の抵抗変化素子の側部を酸化させる製造方法を用いた場合、抵抗変化素子側部の酸素雰囲気に接している部位は酸化によって高酸素濃度の絶縁領域を形成するが、酸化の進行は酸素雰囲気に接している側部から徐々に進むため、抵抗変化素子側部の絶縁領域と抵抗変化素子内部の低抵抗領域の境界をはっきり分けることが難しく、抵抗変化素子側部から内部にかけてなだらかな酸素濃度プロファイルが形成される。そのため、抵抗変化素子の内部に低抵抗な領域を残しつつ、抵抗変化素子の側部に高抵抗な領域を形成するには、高い制御性が要求される。
　したがって、上述の側部を酸化するプロセスによって形成される抵抗変化型の半導体記憶装置においては、図９Ｃに示すように、一部のエッチングダメージ領域３０８が残存した状態を維持してしまう可能性や、第１の抵抗変化層３０６ｘと第１の電極３０５との接続面積を十分に縮小できない可能性が懸念される。
　本発明の実施の形態に係る不揮発性記憶素子とその製造方法は、上記の課題をも解決するもので、より安定な初期ブレイクを可能にし、かつメモリアレイを構成する抵抗変化素子ごとの初期ブレイク時の低電圧高速動作を可能とする抵抗変化型の半導体記憶装置の製造方法を提供することを目的としている。
　上記目的を達成するために、本発明の不揮発性記憶素子の製造方法の１つの態様は、基板上に、第１の電極層を形成する工程と、前記第１の電極層上に第１の金属酸化物層及び前記第１の金属酸化物層と酸素不足度が異なる第２の金属酸化物層の少なくとも２層から構成される金属酸化物層を形成する工程と、前記金属酸化物層上に第２の電極層を形成する工程と、前記第２の電極層をパターニングすることにより第２の電極を形成する工程と、前記第１の金属酸化物層と前記第２の金属酸化物層とをパターニングすることにより、第１の抵抗変化層、及び前記第１の抵抗変化層と酸素不足度が異なる第２の抵抗変化層の少なくとも２層から構成される抵抗変化層を形成する工程と、前記抵抗変化層の側部を前記基板の主面と平行な面内において前記第２の電極の輪郭よりも内方へ進入する位置まで除去する工程と、前記抵抗変化層の側部を除去する工程の後、もしくは該工程と同一工程で、前記第１の電極層をパターニングすることにより、第１の電極を形成する工程と、を含む。
　また、前記第１の電極を形成する工程において、前記基板の主面に垂直な方向から見て、輪郭が前記抵抗変化層の輪郭よりも大きい前記第１の電極を形成してもよい。
　このような製造方法によれば、初期ブレイク時において、抵抗変化層の側部が除去されて絞り込まれた部位に電界が集中し、絞り込まれた部位を基点に抵抗変化素子の導電パスが形成される。これにより、抵抗変化領域を流れる電流の密度を増加させることが可能となる。さらに、抵抗変化層の側部を除去することが、エッチングダメージ部分の直接除去につながるため、エッチングダメージ領域を流れるリーク電流を低減することが可能となる。上記の効果により、メモリアレイを構成する抵抗変化素子ごとの初期ブレイク電圧の低電圧化、印加時間の短時間化、抵抗変化特性ばらつきの低減を実現することができる。
　また、前記抵抗変化層を形成する工程と前記抵抗変化層の側部を除去する工程とを、単一のエッチングプロセスで一度に行ってもよい。
　これにより、工程数を削減することが可能となるため、製造時間短縮ならびに製造コストを低減することができる。
　また、前記第１の電極を形成する工程と前記抵抗変化層の側部を除去する工程とを、単一のエッチングプロセスで一度に行ってもよい。
　これにより、工程数を削減することが可能となるため、製造時間短縮ならびに製造コストを低減することができる。さらに、マスク寸法通りにエッチングが可能なため、コンタクトプラグの露出発生を防ぐことができる。
　また、前記抵抗変化層の側部を除去する工程において、前記抵抗変化層の側部をウエットエッチングによって除去してもよい。
　一般に前記第１の電極と前記第２の電極との間に介在される抵抗変化層をエッチングによってパターニングする際に、抵抗変化層の側部がダメージを受け、抵抗変化素子の電気特性及び抵抗変化特性の劣化を引き起こすことが知られている。ウエットエッチングでは、エッチングによって抵抗変化層中に生成した低酸素濃度のエッチングダメージ部分を選択的にエッチングすることが可能である。そのため、メモリアレイを構成する抵抗変化素子の電気特性及び抵抗変化特性の劣化をより低減することができる。
　また、前記金属酸化物層を形成する工程は、前記第１の電極層上に前記第１の金属酸化物層を形成する工程と、前記第１の金属酸化物層の上に前記第２の金属酸化物層を形成する工程とを含み、前記抵抗変化層の側部を除去する工程において、前記第１の抵抗変化層の前記基板の主面と平行な断面の面積を、前記第２の抵抗変化層の前記基板の主面と平行な断面の面積より大きく形成してもよい。
　一般に、前記第１の電極と前記第２の電極との間に介在される抵抗変化層をパターニングする際に発生するエッチングダメージは、抵抗変化層の上部側ほど深く進行していることがわかっている。このような構成にすることにより、抵抗変化層中のエッチングダメージが深い抵抗変化素子の上部側を選択的に除去できるため、メモリアレイを構成する抵抗変化素子の電気特性及び抵抗変化特性の劣化をより低減することができる。
　また、前記金属酸化物層を形成する工程は、前記第１の電極層上に前記第１の金属酸化物層を形成する工程と、前記第１の金属酸化物層の上に前記第２の金属酸化物層を形成する工程とを含み、前記抵抗変化層の側部を除去する工程において、前記第１の抵抗変化層の前記基板の主面と平行な断面の面積を、前記第２の抵抗変化層の前記基板の主面と平行な断面の面積より小さく形成してもよい。
　これにより、前記第２の金属酸化物層中において導電パスが形成され得る領域を絞り込むことが可能となるため、メモリアレイを構成する抵抗変化素子ごとの抵抗変化特性ばらつきをより低減することができる。
　また、前記金属酸化物層を形成する工程において、前記第１の金属酸化物層及び前記第２の金属酸化物層の各々は、遷移金属酸化物又は酸化アルミニウム酸化物で構成されてもよい。
　また、前記金属酸化物層を形成する工程において、前記遷移金属酸化物は、タンタル酸化物、ハフニウム酸化物、及びジルコニウム酸化物のいずれかで構成されてもよい。
　これらの材料はリテンション特性に優れ、かつ高速動作が可能な材料であるため、特に安定かつ高速な抵抗変化動作をする不揮発性記憶素子において、上述の効果、すなわち、初期ブレイク電圧の低電圧化、印加時間の短時間化、抵抗変化特性ばらつきの低減を実現できる。
　また、前記第１の金属酸化物層及び前記第２の金属酸化物層は同一の母体金属で構成されてもよい。
　また、前記第１の金属酸化物層及び前記第２の金属酸化物層は互いに異なる母体金属で構成されてもよい。
　これにより、前記第１の金属酸化物層及び前記第２の金属酸化物層にそれぞれ好適な材料を用いた不揮発性記憶素子において、上述した効果、すなわち、初期ブレイク電圧の低電圧化、印加時間の短時間化、抵抗変化特性ばらつきの低減を実現できる。
　また、前記製造方法さらに、前記抵抗変化層に第１の電気パルスを印加することにより、前記第１の電気パルスよりも振幅が小さい第１の極性の第２の電気パルス、又は前記第１の電気パルスよりも振幅が小さい前記第１の極性と異なる第２の極性の第３の電気パルスを印加するに応じて抵抗値が可逆的に変化する領域を、前記抵抗変化層の中に形成する工程を含んでもよい。
　また、前記抵抗値が可逆的に変化する領域は、前記第１の抵抗変化層及び前記第２の抵抗変化層のうち酸素不足度が小さい方の抵抗変化層中に形成される、導電性フィラメントを含む局所領域であり、前記局所領域は、前記第２の電気パルス又は前記第３の電気パルスに応じて酸素不足度が可逆的に変化するとしてもよい。
　これにより、抵抗変化型メモリとして有効な動作を行う不揮発性記憶素子が得られる。
　また、本発明の不揮発性記憶素子の１つの態様は、第１の電極と、第２の電極と、前記第１電極と前記第２電極との間に介在し、前記第１電極と前記第２電極との間に与えられる電気的信号に基づいて抵抗値が可逆的に変化する抵抗変化層と、を備え、前記抵抗変化層は、第１の金属酸化物で構成される第１の抵抗変化層と、前記第１の金属酸化物と酸素不足度が異なる第２の金属酸化物で構成される第２の抵抗変化層との少なくとも２層から構成され、前記抵抗変化層の側部が、前記基板の主面と平行な面内において前記第２の電極の輪郭よりも内方へ後退している。
　このように構成によれば、初期ブレイク時において、抵抗変化層の側部が除去されて絞り込まれた部位に電界が集中し、絞り込まれた部位を基点に抵抗変化素子の導電パスが形成されるため、抵抗変化領域を流れる電流の密度を増加させることが可能となる。さらに、抵抗変化層の側部を除去することが、エッチングダメージ部分の直接除去につながるため、エッチングダメージ領域を流れるリーク電流を低減することが可能となる。
　以下、本発明の実施の形態に係る不揮発性記憶素子とその製造方法について、図面を参照しながら説明する。なお、以下で説明する実施の形態は、いずれも本発明の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、より好ましい形態を構成する構成要素として説明される。なお、図面において、同じ符号が付いたものは、説明を省略する場合がある。また、図面は理解しやすくするために、それぞれの構成要素を模式的に示したもので、形状などについては正確な表示ではない。
　（実施の形態１）
　まず、図１（ａ）に示すように、トランジスタや下層配線などが形成されている基板１００上に、アルミニウム等で構成される導電層（膜厚が例えば４００ｎｍ以上６００ｎｍ以下）を形成し、これをパターニングすることで下層配線１０１を形成する。
　そして、下層配線１０１を被覆して基板１００上に絶縁膜を形成した後に当該絶縁膜の表面を平坦化することで層間絶縁層１０２（膜厚が例えば５００ｎｍ以上１０００ｎｍ以下）を形成する。層間絶縁層１０２については、プラズマＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ　ｏｒｔｈｏｓｉｌｉｃａｔｅ）膜、ならびに配線間の寄生容量の低減のためにフッ素含有酸化物（例えば、ＦＳＧ（Ｆｌｕｏｒｉｎａｔｅｄ　Ｓｉｌｉｃａｔｅ　Ｇｌａｓｓ））及びその他のｌｏｗ－ｋ材料等が用いられる。
　そして、所望のマスクを用いて層間絶縁層１０２をパターニングして、層間絶縁層１０２を貫通して下層配線１０１に達するコンタクトホール１０３（孔径が例えば５０ｎｍ以上３００ｎｍ以下）を形成する。
　ここで、下層配線１０１の幅はコンタクトホール１０３の径より大きくなるようにしてもよい。これにより、マスク合わせずれの影響によって、下層配線１０１とコンタクトプラグ１０４の接触する面積が変わることを防止できる。その結果、例えばセル電流の変動を抑制できる。
　次に、図１（ｂ）に示すように、まず下層として密着層及び拡散バリアとして機能するチタン窒化物（ＴｉＮ）／チタン（Ｔｉ）層（膜厚が例えば５ｎｍ以上３０ｎｍ以下）をスパッタ法で、そしてその上層として主成分となるタングステン（膜厚が２００ｎｍ以上４００ｎｍ以下）をＣＶＤ法で成膜する。この結果、タングステンを主成分とする充填材で、コンタクトホール１０３は埋め込まれる。そして、化学的機械研磨法（ＣＭＰ法）を用いてウエハ全面を平坦化研磨し、層間絶縁層１０２上の不要な充填材を除去して、コンタクトホール１０３の内部の基板１００上にコンタクトプラグ１０４を形成する。
　次に、図１（ｃ）に示すように、コンタクトプラグを被覆して、層間絶縁層上に、後に第１の電極１０５となる貴金属（白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）など）から構成される第１の導電膜１０５’（膜厚が例えば５０ｎｍ以上２００ｎｍ以下）をスパッタ法で形成（成膜）する。ここで、第１の導電膜１０５’が、第１の電極層の一例である。
　次に、図１（ｄ）に示すように、第１の導電膜１０５’上に、酸素含有率が異なる複数層から構成される抵抗変化膜、つまり金属酸化物から構成される第１の抵抗変化膜１０６ｘ”及び第２の抵抗変化膜１０６ｙ”をこの順で形成（成膜）する。ここで、第１の抵抗変化膜１０６ｘ”及び第２の抵抗変化膜１０６ｙ”が、それぞれ第１の金属酸化物層及び第２の金属酸化物層の一例である。
　良好な抵抗変化特性が得られる条件の一例として、第１の抵抗変化膜１０６ｘ”の酸素含有率は５０ａｔｍ％以上６５ａｔｍ％以下、抵抗率は２ｍΩ・ｃｍ以上５０ｍΩ・ｃｍ以下、膜厚は２０ｎｍ以上１００ｎｍ以下であってもよく、第２の抵抗変化膜１０６ｙ”の酸素含有率は６５ａｔｍ％以上７５ａｔｍ％以下、抵抗率は１０７ｍΩ・ｃｍ以上、膜厚は３ｎｍ以上１０ｎｍ以下であってもよい。
　ここでは、タンタルターゲットをアルゴン（Ａｒ）と酸素（Ｏ２）ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で第１の抵抗変化膜１０６ｘ”及び第２の抵抗変化膜１０６ｙ”を形成した。したがって、第１の抵抗変化膜１０６ｘ”は、第２の抵抗変化膜１０６ｙ”と比べて低酸素濃度及び低抵抗の膜である。
　次に、図１（ｅ）に示すように、第２の抵抗変化膜１０７ｙ”上に、パターニング後に第２の電極１０７となる貴金属（白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）など）から構成される第２の導電膜１０７’を形成（成膜）する。ここで、第２の導電膜１０７’が、第２の電極層の一例である。
　次に、図１（ｆ）に示すように、所望のマスクを用いて、第２の導電膜１０７’をパターニングして、パターニングされた第２の導電膜１０７’を第２の電極１０７として形成する。例えば、パターニング工程におけるエッチングはＡｒ及びＯ２を含む混合ガスを用いてもよい。
　次に、図１（ｇ）に示すように、所望のマスクを用いて、第１の抵抗変化膜１０６ｘ”及び第２の抵抗変化膜１０６ｙ”をパターニングする。例えば、難エッチング材料である第２の電極１０７をマスクに用いて抵抗変化膜をパターニングしてもよい。パターニングされた抵抗変化膜は第１の抵抗変化層１０６ｘ’及び第２の抵抗変化層１０６ｙ’を形成する。
　この処理は、第１の電極１０５となる第１の導電膜１０５’が抵抗変化膜のパターニングでエッチングされにくい条件で行うことが好ましい。例えば、フッ素化合物を含む混合ガスで第１の抵抗変化膜１０６ｘ”及び第２の抵抗変化膜１０７ｙ”をエッチングしてもよい。第１の導電膜１０５’の膜厚が残存すればするほど、第１の導電膜１０５’がより確実に酸素の拡散バリアとして機能するからである。
　ここで、第１の抵抗変化層１０６ｘ（第１の抵抗変化膜１０６ｘ”）は第１の金属酸化物、例えば酸素不足型の酸化タンタル（ＴａＯｘ、０＜ｘ＜２．５）を主成分とした金属酸化物で構成される。第２の抵抗変化層１０６ｙ（第２の抵抗変化膜１０６ｙ”）を構成する第２の金属酸化物の酸素含有率は、第１の抵抗変化層１０６ｘを構成する第１の金属酸化物の酸素含有率より高い。言い換えると、第２の金属酸化物の酸素の酸素不足度は、第１の金属酸化物の酸素の酸素不足度より小さい。
　酸素不足度とは、金属酸化物において、その化学量論的組成（複数の化学量論的組成が存在する場合は、そのなかで最も抵抗値が高い化学量論的組成）の金属酸化物を構成する酸素の量と比べて、不足している酸素の割合をいう。化学量論的組成の金属酸化物は、他の組成の金属酸化物と比べて、より安定でありかつより高い抵抗値を有している。
　例えば、金属がタンタル（Ｔａ）の場合、上述の定義による化学量論的な酸化物の組成はＴａ２Ｏ５であるので、ＴａＯ２．５と表現できる。ＴａＯ２．５の酸素不足度は０％であり、ＴａＯ１．５の酸素不足度は、酸素不足度＝（２．５－１．５）／２．５＝４０％となる。また、酸素過剰型の金属酸化物は、酸素不足度が負の値となる。なお、本明細書中では、特に断りのない限り、酸素不足度は正の値、０、負の値も含むものとして説明する。
　酸素不足度の小さい酸化物は化学量論的組成の酸化物により近いため抵抗値が高く、酸素不足度の大きい酸化物は酸化物を構成する金属により近いため抵抗値が低い。
　また、酸素含有率とは、総原子数に占める酸素の比率である。例えば、Ｔａ２Ｏ５の酸素含有率は、総原子数に占める酸素の比率（Ｏ／（Ｔａ＋Ｏ））であり、７１．４ａｔｍ％となる。したがって、酸素不足型のタンタル酸化物は、酸素含有率は０より大きく、７１．４ａｔｍ％より小さいことになる。例えば、第１の抵抗変化層１０６ｘを構成する前記第１の金属酸化物の母体金属と、第２の抵抗変化層１０６ｙを構成する第２の金属酸化物の母体金属とが同種である場合、酸素含有率は酸素不足度と対応関係にある。すなわち、第２の金属酸化物の酸素含有率が第１の金属酸化物の酸素含有率よりも大きいとき、第２の金属酸化物の酸素不足度は第１の金属酸化物の酸素不足度より小さい。
　抵抗変化層１０６を構成する金属は、タンタル以外の金属を用いてもよい。抵抗変化層１０６を構成する金属としては、遷移金属、またはアルミニウム（Ａｌ）を用いることができる。遷移金属としては、タンタル（Ｔａ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、タングステン（Ｗ）等を用いることができる。遷移金属は複数の酸化状態をとることができるため、異なる抵抗状態を酸化還元反応により実現することが可能である。
　例えば、ハフニウム酸化物を用いる場合、第１の抵抗変化層１０６ｘの組成をＨｆＯｘとした場合にｘが０．９以上１．６以下であり、且つ、第２の抵抗変化層１０６ｙの組成をＨｆＯｙとした場合にｙがｘの値よりも大である場合に、抵抗変化層１０６の抵抗値を安定して高速に変化させることが確認できている。この場合、第２の抵抗変化層１０６ｙの膜厚は、３ｎｍ以上４ｎｍ以下としてもよい。
　また、ジルコニウム酸化物を用いる場合、第１の抵抗変化層１０６ｘの組成をＺｒＯｘとした場合にｘが０．９以上１．４以下であり、且つ、第２の抵抗変化層１０６ｙの組成をＺｒＯｙとした場合にｙがｘの値よりも大である場合に、抵抗変化層１０６の抵抗値を安定して高速に変化させることが確認できている。この場合、第２の抵抗変化層１０６ｙの膜厚は、１ｎｍ以上５ｎｍ以下としてもよい。
　なお、第１の抵抗変化層１０６ｘとなる前記第１の金属酸化物を構成する第１の金属と、第２の抵抗変化層１０６ｙとなる前記第２の金属酸化物を構成する第２の金属とは、異なる金属を用いてもよい。この場合、第２の抵抗変化層１０６ｙは、第１の抵抗変化層１０６ｘよりも酸素不足度が小さく、つまり抵抗が高くてもよい。このような構成とすることにより、抵抗変化時に第１の電極１０５と第２の電極１０７との間に印加された電圧は、第２の抵抗変化層１０６ｙに、より多く分配され、第２の抵抗変化層１０６ｙ中で発生する酸化還元反応をより起こしやすくすることができる。
　また、前記第１の金属と前記第２の金属とに異なる金属を用いる場合、前記第２の金属の標準電極電位は、前記第１の金属の標準電極電位より低くてもよい。標準電極電位は、その値が高いほど酸化しにくい特性を表す。これにより、標準電極電位が相対的に低い前記第２の金属酸化物において、酸化還元反応が起こりやすくなる。抵抗変化現象は、抵抗が高い第２の抵抗変化層１０６ｙ中に形成された微小なフィラメント（導電パス）中で酸化還元反応が起こってその抵抗値（酸素不足度）が変化し、発生すると考えられるからである。
　例えば、第１の抵抗変化層１０６ｘに酸素不足型のタンタル酸化物を用い、第２の抵抗変化層１０６ｙにチタン酸化物（ＴｉＯ２）を用いることにより、安定した抵抗変化動作が得られる。チタン（標準電極電位＝－１．６３ｅＶ）はタンタル（標準電極電位＝－０．６ｅＶ）より標準電極電位が低い材料である。標準電極電位は、その値が高いほど酸化しにくい特性を表す。
　第２の抵抗変化層１０６ｙに第１の抵抗変化層１０６ｘより標準電極電位が低い金属の酸化物を配置することにより、第２の抵抗変化層１０６ｙ中でより酸化還元反応が発生しやすくなる。その他の組み合わせとして、例えば、第１の抵抗変化層１０６ｘに、酸素不足型のタンタル酸化物（ＴａＯｘ）を用い、第２の抵抗変化層１０６ｙにアルミニウム酸化物（Ａｌ２Ｏ３）を用いてもよい。
　なお、先に説明したとおり、酸素不足型の金属酸化物を含む抵抗変化層における抵抗変化現象は酸素の移動によって発現するため、母体金属の種類が異なっても、少なくとも酸素の移動が可能であればよい。そのため、第１の抵抗変化層１０６ｘを構成する前記第１の金属と、第２の抵抗変化層１０６ｙを構成する前記第２の金属とは、異なる金属を用いた場合であっても、安定した抵抗変化動作を起こす抵抗変化層を構成することができる。
　不揮発性記憶素子の製造方法について、説明を続ける。
　次に、図１（ｈ）に示すように、パターニングされた抵抗変化素子の第１の抵抗変化層１０６ｘ’及び第２の抵抗変化層１０６ｙ’のエッチングダメージを含む側部をエッチングによって除去することにより、第１の抵抗変化層１０６ｘ及び第２の抵抗変化層１０６ｙを形成する。
　例えば、エッチングによって側部を除去する工程は、Ｃｌ２とＢＣｌ３の混合ガスのようなＴａＯｘと反応性の高いハロゲンガスを含む混合ガスを用いてもよい。また、従来のエッチャーの温度より高温（例えば、２００℃以上３００℃以下）でエッチングしてもよい。高温エッチングはハロゲンガスの反応性をより高め、エッチング速度を上昇させることで、抵抗変化素子の第１の抵抗変化層１０６ｘ及び第２の抵抗変化層１０６ｙの側部をエッチングしやすくする。
　このとき、第１の導電膜１０５’はＴａＯｘとエッチング選択比の大きい貴金属（白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）など）で構成されているため、これ以上エッチングが進むことはない。その結果、抵抗変化層の側部を除去する工程を独立的に行うことができるため、精度よく抵抗変化層の側部の除去量を調節することが可能である。
　次に、図１（ｉ）に示すように、所望のマスク、例えば、第２の電極１０７をマスクに用いて第１の導電膜１０５’をパターニングして、パターニングされた第１の導電膜１０５’でコンタクトプラグ１０４に接続された第１の電極１０５を形成する。
　この処理は、抵抗変化層の側部がエッチングされない条件で行うことが好ましい。例えば、Ａｒ及びＯ２を含む混合ガスを用いてエッチングしてもよい。Ａｒ及びＯ２を含む混合ガスでは、ＴａＯｘの側部をエッチングすることはほとんどなく、第１の電極のみをエッチングできる。
　なお、図１（ｉ）では、一例として、第１の電極１０５を、基板１００の主面に垂直な方向から見て、輪郭が抵抗変化層１０６の輪郭よりも大きい形状に形成しているが、第１の電極１０５の大きさと抵抗変化層１０６の大きさとの関係は、これ以外の態様であってもよい。
　この結果、抵抗変化層１０６を第１の電極１０５及び第２の電極１０７で挟持した抵抗変化素子が形成される。
　以降は、通常は、抵抗変化素子を層間絶縁膜で被覆する工程、抵抗変化素子の第２の電極に接続するコンタクトプラグを形成する工程、そのコンタクトプラグに接続する上層配線を形成する工程などがあり（図示せず）、これらの工程を行うことで本発明の実施の形態１にかかる不揮発性記憶素子を実現することができる。
　最後に、図１（ｊ）に示すように、第１の電極１０５及び第２の電極１０７を介して抵抗変化層１０６に通常の抵抗変化に用いる電圧より振幅の絶対値が大きい初期ブレイク電圧を印加することにより、第２の抵抗変化層１０６ｙ中に、正又は負の、抵抗変化に用いる電気パルスの印加に応じて酸素不足度が可逆的に変化する導電性フィラメントを含む局所領域Ｆを形成する。
　以上の製造方法とすることにより、コンタクトプラグ１０４上に形成された第２の電極１０７、抵抗変化層１０６及び第１の電極１０５から構成される抵抗変化素子の製造方法において、第１の電極１０５を形成する前に、抵抗変化層１０６の側部がエッチングにより除去される。これにより、電気特性に寄与する抵抗変化層の実効面積を縮小し、初期ブレイク電圧の低電圧化及び印加時間の短時間化を実現することができる。
　（実施の形態２）
　図２（ａ）～（ｄ）は、本発明の実施の形態２における不揮発性記憶素子の要部の製造方法を示す断面図である。図２（ａ）～（ｄ）において、図１（ａ）～（ｊ）と同じ構成要素については同じ符号を用い、説明を省略する。
　図２（ａ）～（ｄ）に示すように、本発明の実施の形態１の不揮発性記憶素子の製造方法と、本発明の実施の形態２の不揮発性記憶素子の製造方法との違いは、図１（ｇ）、（ｈ）に示す抵抗変化膜１０６ｘ”、及び第２の抵抗変化膜１０７ｙ”をパターニングする工程と同時に抵抗変化素子の側部除去を同時に行うことである。
　本発明の実施の形態１の不揮発性記憶素子の製造方法では、抵抗変化膜１０６ｘ”をパターニング及び抵抗変化層の側部を除去した後、つまり抵抗変化層１０６を形成していたのに対し、本発明の実施の形態２の不揮発性記憶素子の製造方法では、抵抗変化層１０６をパターニングする工程と抵抗変化層の側部をパターニングする工程とを同時に行い、一つの工程としている。よって、図２（ａ）以前の工程は、図１（ａ）～（ｆ）と同様であるので、説明を省略する。
　まず、図２（ｂ）に示すように、所望のマスクを用いて、第１の抵抗変化膜１０６ｘ”、第２の抵抗変化膜１０７ｙ”、及び第１の導電膜１０５’をパターニングする。その際、パターニング工程と同時に抵抗変化素子の第１の抵抗変化層及び第２の抵抗変化層の側部をエッチングすることにより、第１の抵抗変化層１０６ｘ、第２の抵抗変化層１０６ｙ及び第１の電極１０５を形成する。
　この処理は、第１の抵抗変化膜１０６ｘ”、第２の抵抗変化膜１０７ｙ”、及び抵抗変化層１０６の側部をエッチングできる条件で行うことが好ましい。例えば、Ｃｌ２とＢＣｌ３の混合ガスのようなハロゲンガスを含む混合ガスを用いて、エッチングしてもよい。さらに、従来のエッチャーの温度より高温（例えば、２００℃以上３００℃以下）でエッチングしてもよい。高温エッチングはハロゲンガスの反応性をより高め、エッチング速度を上昇させることで、パターニング工程と同時に抵抗変化素子の第１の抵抗変化層１０６ｘ及び第２の抵抗変化層１０６ｙの側部をエッチングしやすくする。
　次に、図２（ｃ）に示すように、所望のマスク、例えば第２の電極１０７をマスクに用いて第１の導電膜１０５’をパターニングして、パターニングされた第１の導電膜１０５’をコンタクトプラグ１０４に接続された第１の電極１０５として形成する。
　この処理は、抵抗変化層の側部がエッチングされない条件で行うことが好ましい。例えば、Ａｒ及びＯ２を含む混合ガスを用いてエッチングしてもよい。Ａｒ及びＯ２を含む混合ガスでは、ＴａＯｘの側部をエッチングすることはほとんどない。
　なお、図２（ｃ）では、一例として、第１の電極１０５を、基板１００の主面に垂直な方向から見て、輪郭が抵抗変化層１０６の輪郭と等しい形状に形成しているが、第１の電極１０５の大きさと抵抗変化層１０６の大きさとの関係は、これ以外の態様であってもよい。例えば、第１の電極１０５を、基板１００の主面に垂直な方向から見て、輪郭が抵抗変化層１０６の輪郭よりも内方へ進入した形状に形成してもよい。
　この結果、抵抗変化層１０６を第１の電極１０５及び第２の電極１０７で挟持した抵抗変化素子が形成される。
　以降は、通常は、抵抗変化素子を層間絶縁膜で被覆する工程、抵抗変化素子の第２の電極に接続するコンタクトプラグを形成する工程、そのコンタクトプラグに接続する上層配線を形成する工程などがあり（図示せず）、これらの工程を行うことで本発明の実施の形態３にかかる不揮発性記憶素子を実現することができる。
　最後に、図２（ｄ）に示すように、第１の電極１０５及び第２の電極１０７を介して抵抗変化層１０６に初期ブレイク電圧を印加することにより、第２の抵抗変化層１０６ｙ中に、正又は負の、抵抗変化に用いる電気パルスの印加に応じて酸素不足度が可逆的に変化する導電性フィラメントを含む局所領域Ｆを形成する。
　以上の製造方法とすることにより、コンタクトプラグ１０４上に形成された第２の電極１０７、抵抗変化層１０６及び第１の電極１０５から構成される抵抗変化素子の製造方法において、第１の電極１０５を形成する前に、抵抗変化層１０６の側部がエッチングにより除去される。これにより、電気特性に寄与する抵抗変化層の実効面積を縮小し、ブレイク電圧の低電圧化及びブレイク時間の短時間化を実現することができる。
　さらに、上述の製造方法で作成した本発明実施の形態２の不揮発性記憶素子については、本発明実施の形態１の不揮発性記憶素子に比べて、図１（ｇ）に示す抵抗変化膜１０６ｘ”、及び第２の抵抗変化膜１０７ｙ”をパターニングする工程の削減を実現することができ、不揮発性記憶素子の製造のためのコストを低減させる効果がある。
　（実施の形態３）
　図３（ａ）～（ｄ）は、本発明の実施の形態３における不揮発性記憶素子の要部の製造方法を示す断面図である。図３（ａ）～（ｄ）において、図１（ａ）～（ｊ）と同じ構成要素については同じ符号を用い、説明を省略する。
　図３（ａ）～（ｄ）に示すように、本発明の実施の形態１の不揮発性記憶素子の製造方法と、本発明の実施の形態３の不揮発性記憶素子の製造方法との違いは、図１（ｈ）、（ｉ）に示す抵抗変化膜１０６ｘ”及び第２の抵抗変化膜１０７ｙ”の側部除去と第１の導電膜１０５’をパターニングする工程とを同時に行うことである。
　本発明の実施の形態１の不揮発性記憶素子の製造方法では、抵抗変化膜１０６ｘ”をパターニング及び抵抗変化層の側部を除去した後、つまり抵抗変化層１０６を形成した後に、第１の導電膜１０５’をパターニングして、パターニングされた第１の導電膜１０５’をコンタクトプラグ１０４に接続された第１の電極１０５として形成していたのに対し、本発明の実施の形態３の不揮発性記憶素子の製造方法では、抵抗変化層１０６の側部を除去する工程と、第１の導電膜１０５’をパターニングする工程とを同時におこなっている。よって、図３（ｂ）以前の工程は、図１（ａ）～（ｇ）と同様であるので、説明を省略する。
　ただし、本発明の実施の形態３においては、図１（ｃ）に示されるコンタクトプラグ１０４を被覆して、後に第１の電極１０５となる第１の導電膜１０５’は、タンタル窒化物で構成されている。
　図３（ｃ）に示すように、所望のマスクを用いて、第１の抵抗変化膜１０６ｘ’、第２の抵抗変化膜１０７ｙ’、及び第１の導電膜１０５’をパターニングする。例えば、難エッチング材料である第２の電極１０７をマスクに用いて抵抗変化膜をパターニングしてもよい。そして、パターニング工程と同時に抵抗変化素子の第１の抵抗変化層及び第２の抵抗変化層の側部をエッチングすることにより、第１の抵抗変化層１０６ｘ、第２の抵抗変化層１０６ｙ及び第１の電極１０５を形成する。
　この処理は、第１の抵抗変化膜１０６ｘ’、第２の抵抗変化膜１０７ｙ’、抵抗変化層１０６の側部、及び第１の電極１０５をエッチングできる条件で行うことが好ましい。例えば、Ｃｌ２とＢＣｌ３の混合ガスのようなハロゲンガスを含む混合ガスを用いて、エッチングしてもよい。さらに、従来のエッチャーの温度より高温（例えば、２００℃以上３００℃以下）でエッチングしてもよい。高温エッチングはハロゲンガスの反応性をより高め、エッチング速度を上昇させることで、パターニング工程と同時に抵抗変化素子の第１の抵抗変化層１０６ｘ及び第２の抵抗変化層１０６ｙの側部をエッチングしやすくする。
　このとき、エッチングに用いるマスクが第２の電極１０７であり、第１の電極１０５の寸法は第２の電極１０７の寸法で規定されるため、コンタクト寸法と比較して十分大きく形成することが可能となり、コンタクトプラグが露出する可能性を低減することができる。
　以上の結果、抵抗変化層１０６を第１の電極１０５及び第２の電極１０７で挟持した抵抗変化素子が形成される。
　以降は、通常は、抵抗変化素子を層間絶縁膜で被覆する工程、抵抗変化素子の第２の電極に接続するコンタクトプラグを形成する工程、そのコンタクトプラグに接続する上層配線を形成する工程などがあり（図示せず）、これらの工程を行うことで本発明の実施の形態３にかかる不揮発性記憶素子を実現することができる。
　最後に、図３（ｄ）に示すように、第１の電極１０５及び第２の電極１０７を介して抵抗変化層１０６に初期ブレイク電圧を印加することにより、第２の抵抗変化層１０６ｙ中に、正又は負の、抵抗変化に用いる電気パルスの印加に応じて酸素不足度が可逆的に変化する導電性フィラメントを含む局所領域Ｆを形成する。
　以上の製造方法とすることにより、コンタクトプラグ１０４上に形成された第２の電極１０７、抵抗変化層１０６及び第１の電極１０５から構成される抵抗変化素子の製造方法において、第１の電極１０５を形成する前に、抵抗変化層１０６の側部がエッチングにより除去される。これにより、電気特性に寄与する抵抗変化層の実効面積を縮小し、ブレイク電圧の低電圧化及びブレイク時間の短時間化を実現することができる。
　さらに、上述の製造方法で作成した本発明実施の形態３の不揮発性記憶素子については、本発明実施の形態１の不揮発性記憶素子に比べて、図１（ｇ）に示す抵抗変化膜１０６ｘ”をパターニングする工程の削減を実現することができ、不揮発性記憶素子の製造のためのコストを低減させる効果がある。
　（実施の形態４）
　図４（ａ）～（ｄ）は、本発明の実施の形態４における不揮発性記憶素子の要部の製造方法を示す断面図である。図４（ａ）～（ｄ）において、図１（ａ）～（ｊ）と同じ構成要素については同じ符号を用い、説明を省略する。
　図４（ａ）～（ｄ）に示すように、本発明の実施の形態１の不揮発性記憶素子の製造方法と、本発明の実施の形態４の不揮発性記憶素子の製造方法との違いは、抵抗変化層の側部を除去する工程にウエットエッチングを用いることである。
　本発明の実施の形態１の不揮発性記憶素子の製造方法では、抵抗変化膜１０６ｘ”をパターニング、つまり抵抗変化層１０６ｘ’の形成と同時に第１の抵抗変化層１０６ｘ及び第２の抵抗変化層１０６ｙの側部をエッチングする工程であったのに対し、本発明の実施の形態３の不揮発性記憶素子の製造方法では、抵抗変化層１０６ｘ’を形成した後に第１の抵抗変化層１０６ｘ’及び第２の抵抗変化層１０６ｙ’の側部をウエットエッチングすることで、第１の抵抗変化層１０６ｘ及び第２の抵抗変化層１０６ｙを形成している。よって、図４（ａ）以前の工程は、図１（ａ）～（ｇ）と同様であるので、説明を省略する。
　まず、図４（ｂ）に示すように、パターニングされた抵抗変化素子の第１の抵抗変化層１０６ｘ’及び第２の抵抗変化層１０６ｙ’の側部を、バッファードフッ酸を用いてウエットエッチングすることにより、第１の抵抗変化層１０６ｘ及び第２の抵抗変化層１０６ｙを形成する。このとき、高酸素濃度のＴａＯｘは低酸素濃度のＴａＯｘよりバッファードフッ酸に対する選択比が比較的高い、すなわちエッチングされにくいため、図４（ｂ）に示すように抵抗変化層１０６は逆テーパ形状となる。
　最後に、図４（ｃ）に示すように、所望のマスクを用いて、例えば第２の電極１０７をマスクに用いて第１の導電膜１０５’をパターニングして、第１の電極１０５を形成する。
　この処理は、抵抗変化層の側部がエッチングされにくい条件、例えば、Ａｒ及びＯ２を含む混合ガスを用いてエッチングしてもよい。このとき用いたＡｒ及びＯ２を含む混合ガスでは、ＴａＯｘの側部をエッチングすることはほとんどない。この結果、抵抗変化層１０６を第１の電極１０５及び第２の電極１０７で挟持した抵抗変化素子が形成される。
　以降は、通常は、抵抗変化素子を層間絶縁膜で被覆する工程、抵抗変化素子の第２の電極に接続するコンタクトプラグを形成する工程、そのコンタクトプラグに接続する上層配線を形成する工程などがあり（図示せず）、これらの工程を行うことで本発明の実施の形態４にかかる不揮発性記憶素子を実現することができる。
　最後に、図４（ｄ）に示すように、第１の電極１０５及び第２の電極１０７を介して抵抗変化層１０６に初期ブレイク電圧を印加することにより、第２の抵抗変化層１０６ｙ中に、電気パルスの印加に応じて酸素不足度が可逆的に変化する導電性フィラメントを含む局所領域Ｆを形成する。抵抗変化層１０６を逆テーパ形状とすることにより、抵抗変化層１０６を流れる電流経路が、抵抗変化層１０６の中央部に限定されるため、導電性フィラメントを含む局所領域Ｆが、第２の抵抗変化層１０６ｙ’の中央部近傍に形成され、安定した抵抗変化を実現することができる。
　以上の製造方法とすることにより、コンタクトプラグ１０４上に形成された第２の電極１０７、抵抗変化層１０６及び第１の電極１０５から構成される抵抗変化素子の製造方法において、第１の電極１０５を形成する前に、抵抗変化層１０６の側部がエッチングにより除去される。これにより、電気特性に寄与する抵抗変化層の実効面積を縮小し、ブレイク電圧の低電圧化及びブレイク時間の短時間化を実現することができる。
　さらに、上述の製造方法で作成した本発明実施の形態４の不揮発性記憶素子については、本発明の実施の形態１の不揮発性記憶素子に比べて、ウエットエッチングプロセスを用いて抵抗変化層の側部を除去するため、除去される部分が酸素濃度の低いエッチングダメージ部分が優先的に選択除去され、エッチングダメージによって生じる抵抗変化素子の電気特性及び抵抗変化特性の劣化をより低減することができる。
　（実施の形態５）
　図５（ａ）～（ｃ）は、本発明の実施の形態５における不揮発性記憶素子の要部の製造方法を示す断面図である。図５（ａ）～（ｃ）において、図１（ａ）～（ｉ）と同じ構成要素については同じ符号を用い、説明を省略する。
　図５（ａ）～（ｃ）に示すように、本発明の実施の形態１の不揮発性記憶素子の製造方法と、本発明の実施の形態５の不揮発性記憶素子の製造方法との違いは、第１の電極に接続される前記第１の金属酸化物層の面積を、第２の電極に接続される前記第１の金属酸化物層より酸素含有率の大きい第２の金属酸化物層の面積より大きく形成することである。よって、図５（ａ）以前の工程は、図１（ａ）～（ｇ）と同様であるので、説明を省略する。
　まず、図５（ｂ）に示すように、抵抗変化層１０６の形成と同時に第１の抵抗変化層及び第２の抵抗変化層の側部をエッチングすることにより、第１の抵抗変化層１０６ｘ及び第２の抵抗変化層１０６ｙを形成する。
　この処理は、抵抗変化層１０６の側部がエッチングされやすく、かつテーパがつく条件で行うことが好ましい。例えば、Ｃｌ２やＢＣｌ３のようなＴａＯｘと反応性の高いハロゲンガスと窒素（Ｎ２）を含む混合ガスでエッチングしてもよい。エッチングガスにＮ２を添加することで素子の側壁を保護する効果が生じ、素子の上部と下部でエッチングの進行速度に差が生じるためである。
　さらに、従来のエッチャーの温度より高温（例えば、２００℃以上３００℃以下）でエッチングしてもよい。高温エッチングはハロゲンガスの反応性をより高め、エッチング速度を上昇させることで、パターニング工程と同時に抵抗変化素子の第１の抵抗変化層１０６ｘ及び第２の抵抗変化層１０６ｙの側部をエッチングしやすくする。このとき、第１の導電膜１０５’はＴａＯｘとエッチング選択比の大きい貴金属（白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）など）で構成されているため、これ以上エッチングが進むことはない。
　次に、図５（ｃ）に示すように、所望のマスクを用いて、例えば第２の電極１０７をマスクに用いて第１の導電膜１０５’をパターニングして、パターニングされた第１の導電膜１０５’をコンタクトプラグ１０４に接続された第１の電極１０５として形成する。
　この処理は、抵抗変化層の側部がエッチングされにくい条件で行うことが好ましい。例えば、Ａｒ及びＯ２を含む混合ガスを用いてエッチングしてもよい。このとき用いたＡｒ及びＯ２を含む混合ガスでは、ＴａＯｘの側部をエッチングすることはほとんどない。この結果、抵抗変化層１０６を第１の電極１０５及び第２の電極１０７で挟持した抵抗変化素子が形成される。
　以降は、通常は、抵抗変化素子を層間絶縁膜で被覆する工程、抵抗変化素子の第２の電極に接続するコンタクトプラグを形成する工程、そのコンタクトプラグに接続する上層配線を形成する工程などがあり（図示せず）、これらの工程を行うことで本発明の実施の形態５にかかる不揮発性記憶素子を実現することができる。
　最後に、図５（ｄ）に示すように、第１の電極１０５及び第２の電極１０７を介して抵抗変化層１０６に初期ブレイク電圧を印加することにより、第２の抵抗変化層１０６ｙ中に、正又は負の、抵抗変化に用いる電気パルスの印加に応じて酸素不足度が可逆的に変化する導電性フィラメントを含む局所領域Ｆを形成する。
　以上の製造方法とすることにより、コンタクトプラグ１０４上に形成された第２の電極１０７、抵抗変化層１０６及び第１の電極１０５から構成される抵抗変化素子の製造方法において、第１の電極１０５を形成する前に、抵抗変化層１０６の側部がエッチングにより除去される。これにより、電気特性に寄与する抵抗変化層の実効面積を縮小し、初期ブレイク電圧の低電圧化及びブレイク時間の短時間化を実現することができる。
　さらに、上述の製造方法で作成した本発明実施の形態５の不揮発性記憶素子については、本発明の実施の形態１の不揮発性記憶素子に比べて、第１の電極に接続される前記第１の金属酸化物層の面積を、第２の電極に接続される前記第１の金属酸化物層より酸素含有率の大きい第２の金属酸化物層の面積より大きく形成しているため、不揮発性記憶素子の製造において抵抗変化層の上部側ほど深く進行したエッチングダメージ部分をより多く直接的に除去できるため、エッチングダメージによって生じる抵抗変化素子の電気特性及び抵抗変化特性の劣化をより低減することができる。
　（実施の形態６）
　図６（ａ）～（ｃ）は、本発明の実施の形態６における不揮発性記憶素子の要部の製造方法を示す断面図である。図６（ａ）～（ｃ）において、図１（ａ）～（ｉ）と同じ構成要素については同じ符号を用い、説明を省略する。
　図６（ａ）～（ｃ）に示すように、本発明の実施の形態１の不揮発性記憶素子の製造方法と、本発明の実施の形態６の不揮発性記憶素子の製造方法との違いは、第１の電極に接続される前記第１の金属酸化物層の面積を、第２の電極に接続される前記第１の金属酸化物層より酸素含有率の大きい第２の金属酸化物層の面積より小さく形成することである。よって、図６（ａ）以前の工程は、図１（ａ）～（ｇ）と同様であるので、説明を省略する。
　まず、図６（ｂ）に示すように、抵抗変化層１０６の形成と同時に第１の抵抗変化層及び第２の抵抗変化層の側部をエッチングすることにより、第１の抵抗変化層１０６ｘ及び第２の抵抗変化層１０６ｙを形成する。
　この処理は、抵抗変化層１０６の側部がエッチングされやすく、かつ逆テーパがつきやすい条件で行うことが好ましい。例えば、Ｃｌ２とＢＣｌ３の混合ガスのようなＴａＯｘと反応性の高いハロゲンガスにさらにＡｒを添加した混合ガスでエッチングしてもよい。Ａｒ添加によって異方性エッチング成分の向上効果と、ハロゲンガスによる等方性エッチング成分が競合することで、プラズマのＴａＯｘに照射される角度が、斜め下内側方向に変化するためである。
　さらに、従来のエッチャーの温度より高温（例えば、２００℃以上３００℃以下）でエッチングしてもよい。高温エッチングはハロゲンガスの反応性をより高め、エッチング速度を上昇させることで、パターニング工程と同時に抵抗変化素子の第１の抵抗変化層１０６ｘ及び第２の抵抗変化層１０６ｙの側部をエッチングしやすくする。このとき、第１の導電膜１０５’はＴａＯｘとエッチング選択比の大きい貴金属（白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）など）で構成されているため、これ以上エッチングが進むことはない。
　次に、図６（ｃ）に示すように、所望のマスク、例えば第２の電極１０７をマスクに用いて第１の導電膜１０５’をパターニングして、パターニングされた第１の導電膜１０５’をコンタクトプラグ１０４に接続された第１の電極１０５として形成する。
　この処理は、抵抗変化層の側部がエッチングされない条件で行うことが好ましい。例えば、Ａｒ及びＯ２を含む混合ガスを用いてエッチングしてもよい。このとき用いたＡｒ及びＯ２を含む混合ガスでは、ＴａＯｘの側部をエッチングすることはほとんどない。この結果、抵抗変化層１０６を第１の電極１０５及び第２の電極１０７で挟持した抵抗変化素子が形成される。
　以降は、通常は、抵抗変化素子を層間絶縁膜で被覆する工程、抵抗変化素子の第２の電極に接続するコンタクトプラグを形成する工程、そのコンタクトプラグに接続する上層配線を形成する工程などがあり（図示せず）、これらの工程を行うことで本発明の実施の形態６にかかる不揮発性記憶素子を実現することができる。
　最後に、図６（ｄ）に示すように、第１の電極１０５及び第２の電極１０７を介して抵抗変化層１０６に初期ブレイク電圧を印加することにより、第２の抵抗変化層１０６ｙ中に、電気パルスの印加に応じて酸素不足度が可逆的に変化する導電性フィラメントを含む局所領域Ｆを形成する。
　以上の製造方法とすることにより、コンタクトプラグ１０４上に形成された第２の電極１０７、抵抗変化層１０６及び第１の電極１０５から構成される抵抗変化素子の製造方法において、第１の電極１０５を形成する前に、抵抗変化層１０６の側部がエッチングにより除去される。これにより、電気特性に寄与する抵抗変化層の実効面積を縮小し、ブレイク電圧の低電圧化及びブレイク時間の短時間化を実現することができる。
　さらに、上述の製造方法で作成した本発明実施の形態６の不揮発性記憶素子については、本発明の実施の形態１の不揮発性記憶素子に比べて、第１の電極に接続される前記第１の金属酸化物層の面積を、前記第１の金属酸化物層より酸素含有率の大きい第２の電極に接続される前記第２の金属酸化物層の面積より小さく形成しているので、前記第２の金属酸化物層中において第１の電極に到達する導電性フィラメントを含む局所領域Ｆが形成され得る領域を絞り込むことが可能となり、メモリアレイを構成する抵抗変化素子ごとの抵抗変化特性ばらつきをより低減することができる。
　（実施の形態７）
　図７（ａ）～（ｇ）は、本発明の実施の形態７における不揮発性記憶素子の要部の製造方法を示す断面図である。図７（ａ）～（ｇ）において、図１（ａ）～（ｉ）と同じ構成要素については同じ符号を用い、説明を省略する。
　図７（ａ）～（ｇ）に示すように、本発明の実施の形態１の不揮発性記憶素子の製造方法と、本発明の実施の形態７の不揮発性記憶素子の製造方法との違いは、本発明の実施の形態１の不揮発性記憶素子の製造方法では、タンタル窒化物で構成される第１の導電膜、低抵抗膜である第１の抵抗変化膜、高抵抗膜である第２の抵抗変化膜、貴金属（白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）など）で構成される第２の導電膜をこの順に積層してなる積層膜をパターニングしていたのに対し、本発明の実施の形態７の不揮発性記憶素子の製造方法では、貴金属で構成される第１の導電膜、高抵抗膜である第１の抵抗変化膜、低抵抗膜である第２の抵抗変化膜、タンタル窒化物で構成される第２の導電膜をこの順に積層してなる積層膜をパターニングしている点にある。よって、図７（ｂ）以前の工程は、図１（ａ）～（ｄ）と同様であるので、説明を省略する。
　図７（ａ）に示すように、コンタクトプラグを被覆して、層間絶縁層上に、後に第１の電極２０５となる貴金属（白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）など）から構成される第１の導電膜２０５’（膜厚が例えば５０ｎｍ以上２００ｎｍ以下）をスパッタ法で形成（成膜）する。
　次に、図７（ｂ）に示すように、第１の導電膜２０５’上に、酸素含有率が異なる複数層から構成される抵抗変化膜つまり金属酸化物から構成される第１の抵抗変化膜２０６ｙ”及び第２の抵抗変化膜２０６ｘ”をこの順で形成（成膜）する。
　良好な抵抗変化特性が得られる条件の一例として、第１の抵抗変化膜２０６ｙ”の酸素含有率は６５ａｔｍ％以上７５ａｔｍ％以下、抵抗率は１０７Ω・ｃｍ以上、膜厚は３ｎｍ以上１０ｎｍ以下であってもよく、第２の抵抗変化膜１０６ｘ”の酸素含有率は５０ａｔｍ％以上６５ａｔｍ％以下、抵抗率は２ｍΩ・ｃｍ以上５０ｍΩ・ｃｍ以下、膜厚は２０ｎｍ以上１００ｎｍ以下であってもよい。
　ここでは、タンタルターゲットをアルゴン（Ａｒ）と酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で第１の抵抗変化膜２０６ｙ”及び第２の抵抗変化膜２０６ｘ”を形成した。なお、第１の抵抗変化膜２０６ｙ”は、第２の抵抗変化膜２０６ｘ”に対して高酸素濃度及び高抵抗の膜である。
　次に、図７（ｃ）に示すように、第２の抵抗変化膜２０６ｘ”上に、パターニング後に第２の電極２０７となるタンタル窒化物から構成される第２の導電膜２０７’を形成（成膜）する。
　次に、図７（ｄ）に示すように、所望のマスクを用いて、第２の導電膜２０７’をパターニングして、パターニングされた第２の導電膜２０７’を第２の電極２０７として形成する。例えば、Ｃｌ２及びＡｒを含む混合ガスを用いてエッチングする。
　次に、図７（ｅ）に示すように、所望のマスクを用いて、第２の抵抗変化膜２０６ｘ”及び第１の抵抗変化膜２０６ｙ”をパターニングする。例えば、難エッチング材料で構成されるハードマスクを用いて抵抗変化膜をパターニングしてもよい。パターニングされた抵抗変化膜は第１の抵抗変化層２０６ｙ’及び第２の抵抗変化層２０６ｘ’として形成する。このとき、第１の導電膜２０５’はＴａＯｘとエッチング選択比の大きい貴金属（白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）など）で構成されているため、これ以上エッチングが進むことはない。
　次に、図７（ｆ）に示すように、パターニングされた抵抗変化素子の第１の抵抗変化層２０６ｙ’及び第２の抵抗変化層２０６ｘ’の側部をエッチングすることにより、第１の抵抗変化層２０６ｙ及び第２の抵抗変化層２０６ｘを形成する。例えば、パターニング及び側部をエッチングによって側部を除去する工程は、Ｃｌ２とＢＣｌ３の混合ガスのようなＴａＯｘと反応性の高いハロゲンガスを含む混合ガスを用いてもよい。
　また、従来のエッチャーの温度より高温（例えば、２００℃以上３００℃以下）でエッチングしてもよい。高温エッチングはハロゲンガスの反応性をより高め、エッチング速度を上昇させることで、パターニング工程と同時に抵抗変化素子の第１の抵抗変化層１０６ｘ及び第２の抵抗変化層１０６ｙの側部をエッチングしやすくする。
　さらに、図７（ｆ）に示すように、本発明の実施の形態７の不揮発性記憶素子は、第１の電極に接続される前記第１の金属酸化物層の面積を、第２の電極に接続される前記第１の金属酸化物層より酸素含有率の小さい第２の金属酸化物層の面積より大きく形成している。このとき、第１の導電膜２０５’はＴａＯｘとエッチング選択比の大きい貴金属（白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）など）で構成されているため、これ以上エッチングが進むことはない。
　次に、図７（ｇ）に示すように、所望のマスクを用いて、例えばハードマスクがついた第２の電極２０７をマスクに用いて第１の導電膜２０５’をパターニングして、パターニングされた第１の導電膜２０５’をコンタクトプラグ２０４に接続された第１の電極２０５として形成する。
　この処理は、抵抗変化層の側部がエッチングされない条件で行うことが好ましい。例えば、Ａｒ及びＯ２を含む混合ガスを用いてエッチングしてもよい。このとき用いたＡｒ及びＯ２を含む混合ガスでは、ＴａＯｘの側部をエッチングすることはほとんどない。この結果、抵抗変化層２０６を第１の電極２０５及び第２の電極２０７で挟持した抵抗変化素子が形成される。その後、ハードマスクは除去してもよい。
　以降は、通常は、抵抗変化素子を層間絶縁膜で被覆する工程、抵抗変化素子の第２の電極に接続するコンタクトプラグを形成する工程、そのコンタクトプラグに接続する上層配線を形成する工程などがあり（図示せず）、これらの工程を行うことで本発明の実施の形態７にかかる不揮発性記憶素子を実現することができる。
　最後に、図７（ｈ）に示すように、第１の電極２０５及び第２の電極２０７を介して抵抗変化層２０６に初期ブレイク電圧を印加することにより、第１の抵抗変化層２０６ｙ中に、正又は負の、抵抗変化に用いる電気パルスの印加に応じて酸素不足度が可逆的に変化する導電性フィラメントを含む局所領域Ｆを形成する。
　以上説明したように、実施の形態７の不揮発性記憶素子は、実施の形態１の不揮発性記憶素子と比べて、上下逆の構造を有している。したがって、実施の形態７における、第１の電極２０５、第１の抵抗変化層２０６ｙ、第２の抵抗変化層２０６ｘ、及び第２の電極２０７は、それぞれ、実施の形態１における第２の電極１０７、第２の抵抗変化層２０６ｙ、第１の抵抗変化層１０６ｘ、及び第１の電極１０５に対応する。
　そのため、第１の電極２０５、第１の抵抗変化層２０６ｙ、第２の抵抗変化層２０６ｘ、及び第２の電極２０７の好適な材料、組成、及びそれらの好適な組み合わせについて、実施の形態１で、第２の電極１０７、第２の抵抗変化層２０６ｙ、第１の抵抗変化層１０６ｘ、及び第１の電極１０５について詳細に説明したことが同様に成り立つ。
　以上の製造方法とすることにより、コンタクトプラグ２０４上に形成された第２の電極２０７、抵抗変化層２０６及び第１の電極２０５から構成される抵抗変化素子の製造方法において、第１の電極２０５を形成する前に、抵抗変化層２０６の側部がエッチングにより除去される。これにより、電気特性に寄与する抵抗変化層の実効面積を縮小し、初期ブレイク電圧の低電圧化及びブレイク時間の短時間化を実現することができる。
　さらに、上述の製造方法で作成した本発明実施の形態７の不揮発性記憶素子は、本発明の実施の形態１の不揮発性記憶素子と比べて、貴金属で構成された第１の電極に接続される前記第１の金属酸化物層の面積を、前記第１の金属酸化物層より酸素含有率の小さい第２の電極に接続される前記第２の金属酸化物層の面積より大きく形成している点が異なる。これにより、抵抗変化層の上部側ほど深く進行したエッチングダメージ部分をより多く直接的に除去でき、かつ前記第２の金属酸化物層中において導電パスが形成され得る領域を絞り込むことが可能となるため、メモリアレイを構成する抵抗変化素子ごとの抵抗変化特性ばらつき及び電気特性、抵抗変化特性の劣化の両方をより低減することができる。
　以上、実施の形態７においては、実施の形態１と比べて抵抗変化素子の構造が上下逆でも同様の効果が得られることを示した。同様に、実施の形態２から実施の形態６のそれぞれの抵抗変化素子を上下逆に構成しても、対応する実施の形態で説明した効果が得られる。
　また、本発明の不揮発性記憶素子の製造方法について、実施の形態１～７に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。
　本発明は、抵抗変化型の不揮発性記憶素子の製造方法を提供するものであり、抵抗変化層のエッチングダメージ領域を除去し、低電圧かつ安定な初期ブレイクにより、抵抗変化層中にばらつきの少ない、導電性フィラメントを含む局所領域を安定的に形成可能な不揮発性メモリを実現できるので、不揮発性メモリを用いる種々の電子機器分野に有用である。
１００、２００、３００　　基板
１０１、２０１、３０１　下層配線
１０２、２０２、３０２　層間絶縁層
１０３、２０３、３０３　コンタクトホール
１０４、２０４、３０４　コンタクトプラグ
１０５、２０５、３０５　第１の電極
１０５’、２０５’、３０５’　第１の導電膜
１０６、２０６　抵抗変化層（側部エッチング後）
１０６ｘ、２０６ｙ　第１の抵抗変化層（側部エッチング後）
１０６ｘ’、２０６ｙ’　第１の抵抗変化層（側部エッチング前）
１０６ｘ”、２０６ｙ”、３０６ｘ”　第１の抵抗変化膜
１０６ｙ、２０６ｘ　第２の抵抗変化層（側部エッチング後）
１０６ｙ’、２０６ｘ’　第２の抵抗変化層（側部エッチング前）
１０６ｙ”、２０６ｘ”、３０６ｙ”　第２の抵抗変化膜
１０７、２０７、３０７　第２の電極
１０７’、２０７’　第２の導電膜
３０６　抵抗変化層（側部酸化後）
３０６ｘ　第１の抵抗変化層（側部酸化後）
３０６ｘ’　第１の抵抗変化層（側部酸化前）
３０６ｙ　第２の抵抗変化層（側部酸化後）
３０６ｙ’　第２の抵抗変化層（側部酸化前）
３０６ｚ　絶縁領域
３０８　エッチングダメージ領域（側部酸化後）
３０８’　エッチングダメージ領域（側部酸化前）

Claims (14)

  1. 　基板上に、第１の電極層を形成する工程と、
    　前記第１の電極層上に、第１の金属酸化物層、及び前記第１の金属酸化物層と酸素不足度が異なる第２の金属酸化物層の少なくとも２層から構成される金属酸化物層を形成する工程と、
    　前記金属酸化物層上に第２の電極層を形成する工程と、
    　前記第２の電極層をパターニングすることにより第２の電極を形成する工程と、
    　前記第１の金属酸化物層と前記第２の金属酸化物層とをパターニングすることにより、第１の抵抗変化層、及び前記第１の抵抗変化層と酸素不足度が異なる第２の抵抗変化層の少なくとも２層から構成される抵抗変化層を形成する工程と、
    　前記抵抗変化層の側部を前記基板の主面と平行な面内において前記第２の電極の輪郭よりも内方へ進入する位置まで除去する工程と、
    　前記抵抗変化層の側部を除去する工程の後、もしくは該工程と同一工程で、前記第１の電極層をパターニングすることにより、第１の電極を形成する工程と、
    　を含む不揮発性記憶素子の製造方法。
  2. 　前記第１の電極を形成する工程において、前記基板の主面に垂直な方向から見て、輪郭が前記抵抗変化層の輪郭よりも大きい前記第１の電極を形成する
    　請求項１に記載の不揮発性記憶素子の製造方法。
  3. 　前記抵抗変化層を形成する工程と前記抵抗変化層の側部を除去する工程とを、単一のエッチングプロセスで一度に行う、
    　請求項１記載の不揮発性記憶素子の製造方法。
  4. 　前記第１の電極を形成する工程と前記抵抗変化層の側部を除去する工程とを、単一のエッチングプロセスで一度に行う、
    　請求項１記載の不揮発性記憶素子の製造方法。
  5. 　前記抵抗変化層の側部を除去する工程において、前記抵抗変化層の側部をウエットエッチングによって除去する
    　請求項１記載の不揮発性記憶素子の製造方法。
  6. 　前記金属酸化物層を形成する工程は、
    　前記第１の電極層上に前記第１の金属酸化物層を形成する工程と、前記第１の金属酸化物層の上に前記第２の金属酸化物層を形成する工程とを含み、
    　前記抵抗変化層の側部を除去する工程において、前記第１の抵抗変化層の前記基板の主面と平行な断面の面積を、前記第２の抵抗変化層の前記基板の主面と平行な断面の面積より大きく形成する
    　請求項１記載の不揮発性記憶素子の製造方法。
  7. 　前記金属酸化物層を形成する工程は、
    　前記第１の電極層上に前記第１の金属酸化物層を形成する工程と、前記第１の金属酸化物層の上に前記第２の金属酸化物層を形成する工程とを含み、
    　前記抵抗変化層の側部を除去する工程において、前記第１の抵抗変化層の前記基板の主面と平行な断面の面積を、前記第２の抵抗変化層の前記基板の主面と平行な断面の面積より小さく形成する
    　請求項１記載の不揮発性記憶素子の製造方法。
  8. 　前記金属酸化物層を形成する工程において、前記第１の金属酸化物層及び前記第２の金属酸化物層の各々は遷移金属酸化物又はアルミニウム酸化物で構成される
    　請求項１に記載の不揮発性記憶素子の製造方法。
  9. 　前記金属酸化物層を形成する工程において、前記遷移金属酸化物は、タンタル酸化物、ハフニウム酸化物、及びジルコニウム酸化物のいずれかで構成される
    　請求項８記載の不揮発性記憶素子の製造方法。
  10. 　前記第１の金属酸化物層及び前記第２の金属酸化物層は同一の母体金属で構成される
    　請求項９に記載の不揮発性記憶素子の製造方法。
  11. 　前記第１の金属酸化物層及び前記第２の金属酸化物層は互いに異なる母体金属で構成される
    　請求項９に記載の不揮発性記憶素子の製造方法。
  12. 　さらに、前記抵抗変化層に第１の電気パルスを印加することにより、前記第１の電気パルスよりも振幅が小さい第１の極性の第２の電気パルス、又は前記第１の電気パルスよりも振幅が小さい前記第１の極性と異なる第２の極性の第３の電気パルスを印加するに応じて抵抗値が可逆的に変化する領域を、前記抵抗変化層の中に形成する工程を含む
    　請求項１に記載の不揮発性記憶素子の製造方法。
  13. 　前記抵抗値が可逆的に変化する領域は、前記第１の抵抗変化層及び前記第２の抵抗変化層のうち酸素不足度が小さい方の抵抗変化層中に形成される、導電性フィラメントを含む局所領域であり、
    　前記局所領域は、前記第２の電気パルス又は前記第３の電気パルスに応じて酸素不足度が可逆的に変化する
    　請求項１２記載の不揮発性記憶素子の製造方法。
  14. 　第１の電極と、
    　第２の電極と、
    　前記第１電極と前記第２電極との間に介在し、前記第１電極と前記第２電極との間に与えられる電気的信号に基づいて抵抗値が可逆的に変化する抵抗変化層と、を備え、
    　前記抵抗変化層は、第１の金属酸化物で構成される第１の抵抗変化層と、前記第１の金属酸化物と酸素不足度が異なる第２の金属酸化物で構成される第２の抵抗変化層との少なくとも２層から構成され、
    　前記抵抗変化層の側部が、前記基板の主面と平行な面内において前記第２の電極の輪郭よりも内方へ後退している
    　不揮発性記憶素子。
PCT/JP2012/005718 2011-09-16 2012-09-10 不揮発性記憶素子の製造方法及び不揮発性記憶素子 Ceased WO2013038641A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/810,465 US20130149815A1 (en) 2011-09-16 2012-09-10 Nonvolatile memory element manufacturing method and nonvolatile memory element
CN2012800020485A CN103119717A (zh) 2011-09-16 2012-09-10 非易失性存储元件的制造方法及非易失性存储元件
JP2013502726A JP5242864B1 (ja) 2011-09-16 2012-09-10 不揮発性記憶素子の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011203682 2011-09-16
JP2011-203682 2011-09-16

Publications (1)

Publication Number Publication Date
WO2013038641A1 true WO2013038641A1 (ja) 2013-03-21

Family

ID=47882892

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/005718 Ceased WO2013038641A1 (ja) 2011-09-16 2012-09-10 不揮発性記憶素子の製造方法及び不揮発性記憶素子

Country Status (4)

Country Link
US (1) US20130149815A1 (ja)
JP (1) JP5242864B1 (ja)
CN (1) CN103119717A (ja)
WO (1) WO2013038641A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103348472B (zh) * 2011-12-02 2015-11-25 松下电器产业株式会社 非易失性存储元件和非易失性存储装置
US10193065B2 (en) * 2014-08-28 2019-01-29 Taiwan Semiconductor Manufacturing Co., Ltd. High K scheme to improve retention performance of resistive random access memory (RRAM)
KR20170045871A (ko) 2015-10-20 2017-04-28 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20180134123A (ko) * 2017-06-08 2018-12-18 에스케이하이닉스 주식회사 저항 변화 메모리 소자
US10573811B2 (en) 2017-08-02 2020-02-25 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random-access memory (RRAM) cell with recessed bottom electrode sidewalls
US11289648B2 (en) * 2017-08-02 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive random-access memory (RRAM) cell with recessed bottom electrode sidewalls
US10854811B2 (en) * 2018-10-17 2020-12-01 Arm Limited Formation of correlated electron material (CEM) devices with restored sidewall regions
CN111952445A (zh) * 2019-05-15 2020-11-17 中芯国际集成电路制造(上海)有限公司 阻变随机存取存储器的结构及其形成方法
EP3933926A1 (en) * 2020-07-03 2022-01-05 IMEC vzw Pixelated optoelectronic device
KR102871501B1 (ko) * 2021-01-29 2025-10-15 삼성전자주식회사 가변 저항 메모리 소자
US12075712B2 (en) * 2021-03-31 2024-08-27 Crossbar, Inc. Resistive switching memory devices and method(s) for forming the resistive switching memory devices
US11997932B2 (en) 2021-03-31 2024-05-28 Crossbar, Inc. Resistive switching memory having confined filament formation and methods thereof
TWI901877B (zh) * 2022-04-18 2025-10-21 聯華電子股份有限公司 電阻式記憶裝置及用以製造其之方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010119677A1 (ja) * 2009-04-14 2010-10-21 パナソニック株式会社 抵抗変化素子およびその製造方法
WO2011064967A1 (ja) * 2009-11-30 2011-06-03 パナソニック株式会社 不揮発性記憶素子及びその製造方法、並びに不揮発性記憶装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6967350B2 (en) * 2002-04-02 2005-11-22 Hewlett-Packard Development Company, L.P. Memory structures
US8154003B2 (en) * 2007-08-09 2012-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive non-volatile memory device
US8553444B2 (en) * 2008-08-20 2013-10-08 Panasonic Corporation Variable resistance nonvolatile storage device and method of forming memory cell
JP2010287683A (ja) * 2009-06-10 2010-12-24 Toshiba Corp 不揮発性記憶装置及びその製造方法
US7955981B2 (en) * 2009-06-30 2011-06-07 Sandisk 3D Llc Method of making a two-terminal non-volatile memory pillar device with rounded corner
CN101958397B (zh) * 2009-07-16 2012-08-22 中芯国际集成电路制造(上海)有限公司 电阻存储器的制造方法
KR20110040461A (ko) * 2009-10-14 2011-04-20 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010119677A1 (ja) * 2009-04-14 2010-10-21 パナソニック株式会社 抵抗変化素子およびその製造方法
WO2011064967A1 (ja) * 2009-11-30 2011-06-03 パナソニック株式会社 不揮発性記憶素子及びその製造方法、並びに不揮発性記憶装置

Also Published As

Publication number Publication date
US20130149815A1 (en) 2013-06-13
JP5242864B1 (ja) 2013-07-24
JPWO2013038641A1 (ja) 2015-03-23
CN103119717A (zh) 2013-05-22

Similar Documents

Publication Publication Date Title
JP5242864B1 (ja) 不揮発性記憶素子の製造方法
JP4722236B2 (ja) 不揮発性記憶装置及びその製造方法
CN102484113B (zh) 半导体存储装置及其制造方法
JP4948688B2 (ja) 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法
JP6489480B2 (ja) 不揮発性記憶装置およびその製造方法
JP5340508B1 (ja) 抵抗変化型不揮発性記憶装置及びその製造方法
JP5873981B2 (ja) 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置
JP5236841B1 (ja) 半導体記憶素子の製造方法
JP6410095B2 (ja) 不揮発性記憶装置およびその製造方法
WO2012073503A1 (ja) 不揮発性記憶素子ならびに不揮発性記憶装置及びそれらの製造方法
JP5432423B2 (ja) 不揮発性記憶素子及びその製造方法
JP5324724B2 (ja) 不揮発性記憶装置の製造方法
JP5404977B2 (ja) 不揮発性記憶素子、不揮発性記憶装置及びそれらの製造方法
WO2020179199A1 (ja) 不揮発性記憶装置およびその製造方法
JP5555821B1 (ja) 不揮発性記憶素子及びその製造方法
JP2013168454A (ja) 半導体記憶装置及びその製造方法
WO2013140768A1 (ja) 不揮発性記憶装置及びその製造方法
JP2013062327A (ja) 不揮発性記憶素子及び不揮発性記憶装置並びにそれらの製造方法
JP2013187503A (ja) 不揮発性記憶素子およびその製造方法
JP2015146343A (ja) 不揮発性記憶装置およびその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201280002048.5

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 13810465

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2013502726

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12832246

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12832246

Country of ref document: EP

Kind code of ref document: A1