[go: up one dir, main page]

WO2012132509A1 - Ｉｇｂｔ - Google Patents

Ｉｇｂｔ Download PDF

Info

Publication number
WO2012132509A1
WO2012132509A1 PCT/JP2012/051323 JP2012051323W WO2012132509A1 WO 2012132509 A1 WO2012132509 A1 WO 2012132509A1 JP 2012051323 W JP2012051323 W JP 2012051323W WO 2012132509 A1 WO2012132509 A1 WO 2012132509A1
Authority
WO
WIPO (PCT)
Prior art keywords
igbt
body region
silicon carbide
igbt according
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/051323
Other languages
English (en)
French (fr)
Inventor
和田　圭司
増田　健良
美紗子 穂永
透 日吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to CA2796994A priority Critical patent/CA2796994A1/en
Priority to CN2012800011880A priority patent/CN102859698A/zh
Priority to KR1020127019684A priority patent/KR20130139739A/ko
Priority to EP12764998.6A priority patent/EP2693484A4/en
Publication of WO2012132509A1 publication Critical patent/WO2012132509A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H10D64/01366—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H10P50/00—

Definitions

  • the present invention relates to an IGBT, and more particularly to an IGBT that can increase the degree of freedom in setting a threshold voltage while suppressing a decrease in channel mobility.
  • silicon carbide as a semiconductor material constituting a semiconductor device has been studied from the viewpoints of increasing the breakdown voltage, reducing loss, and using the semiconductor device in a high-temperature environment.
  • Silicon carbide is a wide bandgap semiconductor having a larger bandgap than silicon that has been widely used as a semiconductor material for forming semiconductor devices. Therefore, by using silicon carbide as a material constituting the semiconductor device, it is possible to achieve a high breakdown voltage and a low on-resistance of the semiconductor device.
  • a semiconductor device using silicon carbide as a semiconductor material has an advantage that a decrease in characteristics during use in a high temperature environment is small as compared with a semiconductor device using silicon as a semiconductor material.
  • an inversion layer in a channel region with a predetermined threshold voltage such as a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) or an IGBT (Insulated Gate Bipolar Transistor) as a boundary.
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • IGBT Insulated Gate Bipolar Transistor
  • Various studies such as adjustment of threshold voltage and improvement of channel mobility have been made on semiconductor devices that conduct or cut off current by controlling the presence or absence of formation (for example, Non-Patent Document 1 (Sei-Hyung Ryu et al. , “Critical issues for MOS Based Power Devices in 4H-SiC”, Materials Science Forum, 2009 Vols. 615-617, pp. 743-748)).
  • a p body region having a p-type conductivity is formed, and a channel region is formed in the p body region. Then, by increasing the concentration (doping concentration) of a p-type impurity (for example, B (boron), Al (aluminum), etc.) in the p body region, the threshold voltage is shifted to the plus side to be close to a normally-off type. Alternatively, it can be a normally-off type.
  • a p-type impurity for example, B (boron), Al (aluminum), etc.
  • the threshold voltage is shifted to the negative side by increasing the concentration of the n-type impurity in the n-body region contrary to the case of the N-channel, or close to the normally-off type, or It can be a normally-off type.
  • the threshold voltage is adjusted by increasing the p-type impurity concentration in the p body region or the n-type impurity concentration in the n body region, there is a problem that the channel mobility is greatly reduced.
  • the reason why the channel mobility is greatly reduced is that by increasing the p-type impurity concentration or the n-type impurity concentration, electrons are scattered by p-type impurities or n-type impurities, or electrons are trapped at the interface. This is because scattering of the channel electrons becomes remarkable.
  • the p-type impurity concentration in the p body region is about 1 ⁇ 10 16 cm ⁇ 3 to 4 ⁇ 10 16 cm ⁇ 3 .
  • an object of the present invention is to provide an IGBT capable of increasing the degree of freedom in setting a threshold voltage while suppressing a decrease in channel mobility.
  • the present invention relates to a first conductivity type silicon carbide substrate, a second conductivity type silicon carbide semiconductor layer provided on a main surface of the silicon carbide substrate, a groove provided in the silicon carbide semiconductor layer, and a silicon carbide semiconductor.
  • the sidewall surface of the trench includes the surface of the body region, the insulating film is in contact with at least the surface of the body region on the sidewall surface of the trench, and the first conductivity type impurity concentration in the body region is 5 ⁇ 10 16 cm ⁇ . It is an IGBT that is 3 or more.
  • the IGBT of the present invention is provided on a source region of a second conductivity type provided in a region opposite to the silicon carbide substrate side of the body region, a source electrode provided on the source region, and an insulating film.
  • the drain electrode provided on the opposite side of the main surface of the silicon carbide substrate, the side wall surface of the groove reaches the silicon carbide semiconductor layer, the side wall surface of the groove is a source region,
  • the body region and the silicon carbide semiconductor layer are preferably included, and at least a part of the gate electrode is preferably opposed to the surface of the body region on the side wall surface of the trench with the insulating film interposed therebetween.
  • the planar shape of the surface of the source electrode is preferably a stripe shape or a honeycomb shape.
  • the gate electrode is formed of polysilicon of the first conductivity type or the second conductivity type.
  • the off-angle with respect to the ⁇ 03-38 ⁇ plane in the ⁇ 01-10> direction of the sidewall surface of the groove is ⁇ 3 ° to 5 °.
  • the angle formed between the off orientation of the main surface of the silicon carbide substrate and the ⁇ 01-10> direction is 5 ° or less.
  • the angle formed between the off orientation of the main surface of the silicon carbide substrate and the ⁇ 2110> direction is 5 ° or less.
  • the main surface of the silicon carbide substrate is preferably the main surface on the carbon surface side of silicon carbide constituting the silicon carbide substrate.
  • the first conductivity type impurity concentration in the body region is preferably 1 ⁇ 10 20 cm ⁇ 3 or less.
  • the first conductivity type impurity concentration in the body region is preferably 8 ⁇ 10 16 cm ⁇ 3 or more and 3 ⁇ 10 18 cm ⁇ 3 or less.
  • the thickness of the insulating film is preferably 25 nm or more and 70 nm or less.
  • the first conductivity type is p-type and the second conductivity type is n-type.
  • the IGBT of the present invention is preferably a normally-off type.
  • the threshold voltage at which the inversion layer is formed on the surface of the body region in contact with the insulating film is preferably 2 V or more in a temperature range of 27 ° C. or more and 100 ° C. or less.
  • the threshold voltage is preferably 3 V or more at 100 ° C.
  • the threshold voltage is preferably 1 V or more at 200 ° C.
  • the temperature dependency of the threshold voltage is preferably ⁇ 10 mV / ° C. or higher.
  • the electron channel mobility at 25 ° C. is preferably 30 cm 2 / Vs or more.
  • the electron channel mobility at 100 ° C. is preferably 50 cm 2 / Vs or more.
  • the electron channel mobility at 150 ° C. is preferably 40 cm 2 / Vs or more.
  • the temperature dependence of the electron channel mobility is preferably ⁇ 0.3 cm 2 / Vs ° C. or more.
  • the barrier height at the interface between the body region and the insulating film is 2.2 eV or more and 2.6 eV or less.
  • the channel resistance that is the resistance value of the channel region formed in the body region is smaller than the drift resistance that is the resistance value of the silicon carbide semiconductor layer other than the channel region. preferable.
  • an object of the present invention is to provide an IGBT capable of increasing the degree of freedom in setting a threshold voltage while suppressing a decrease in channel mobility.
  • FIG. 1 is a schematic cross-sectional view of an IGBT according to a first embodiment.
  • 6 is a schematic cross-sectional view illustrating a part of the manufacturing process of the example of the method for manufacturing the IGBT according to the first embodiment.
  • FIG. FIG. 5 is a schematic cross-sectional view illustrating another part of the manufacturing process of the example of the manufacturing method of the IGBT according to the first embodiment.
  • FIG. 5 is a schematic cross-sectional view illustrating another part of the manufacturing process of the example of the manufacturing method of the IGBT according to the first embodiment.
  • FIG. 5 is a schematic cross-sectional view illustrating another part of the manufacturing process of the example of the manufacturing method of the IGBT according to the first embodiment.
  • FIG. 5 is a schematic cross-sectional view illustrating another part of the manufacturing process of the example of the manufacturing method of the IGBT according to the first embodiment.
  • FIG. 5 is a schematic cross-sectional view illustrating another part of the manufacturing process of the example of the manufacturing method of the IGBT according to the first embodiment.
  • FIG. 6 is a schematic cross-sectional view of an IGBT according to a second embodiment. 6 is a schematic cross-sectional view of an IGBT according to Embodiment 3.
  • FIG. 12 is a schematic cross-sectional view illustrating a part of the manufacturing process of the example of the method for manufacturing the IGBT according to the third embodiment.
  • FIG. 10 is a schematic cross-sectional view illustrating another part of the manufacturing process of the example of the method for manufacturing the IGBT according to the third embodiment.
  • FIG. 10 is a schematic cross-sectional view illustrating another part of the manufacturing process of the example of the method for manufacturing the IGBT according to the third embodiment.
  • FIG. 10 is a schematic cross-sectional view illustrating another part of the manufacturing process of the example of the method for manufacturing the IGBT according to the third embodiment.
  • FIG. 10 is a schematic cross-sectional view illustrating another part of the manufacturing process of the example of the method for manufacturing the IGBT according to the third embodiment.
  • FIG. 10 is a schematic cross-sectional view illustrating another part of the manufacturing process of the example of the method for manufacturing the IGBT according to the third embodiment.
  • FIG. 6 is a schematic cross-sectional view of an IGBT according to a fourth embodiment.
  • FIG. 10 is a schematic cross-sectional view of an IGBT according to a fifth embodiment.
  • FIG. 10 is a schematic cross-sectional view illustrating a part of the manufacturing process of the example of the manufacturing method of the IGBT according to the fifth embodiment.
  • FIG. 10 is a schematic cross-sectional view illustrating another part of the manufacturing process of the example of the method for manufacturing the IGBT according to the fifth embodiment.
  • FIG. 10 is a schematic cross-sectional view illustrating another part of the manufacturing process of the example of the method for manufacturing the IGBT according to the fifth embodiment.
  • FIG. 10 is a schematic cross-sectional view illustrating another part of the manufacturing process of the example of the method for manufacturing the IGBT according to the fifth embodiment.
  • FIG. 10 is a schematic cross-sectional view illustrating another part of the manufacturing process of the example of the method for manufacturing the IGBT according to the fifth embodiment.
  • FIG. 10 is a schematic cross-sectional view illustrating another part of the manufacturing process of the example of the method for manufacturing the IGBT according to the fifth embodiment.
  • FIG. 10 is a schematic cross-sectional view illustrating another part of the manufacturing process of the example of the method for manufacturing the IGBT according to the fifth embodiment.
  • FIG. 10 is a schematic cross-sectional view illustrating another part of the manufacturing process of the example of the method for manufacturing the IGBT according to the fifth embodiment.
  • FIG. 10 is a schematic cross-sectional view of an IGBT according to a sixth embodiment.
  • FIG. 4 is a diagram showing a relationship between a p-type impurity concentration N A (cm ⁇ 3 ) of a p body region and a threshold voltage V th (V) of the sample of Example 1.
  • FIG. 10 is a diagram showing the relationship between the p-type impurity concentration N A (cm ⁇ 3 ) and channel mobility (cm 2 / Vs) in the p body region of the IGBT of Example 2 in Example 2.
  • 6 is a diagram showing the relationship between the p-type impurity concentration N A (cm ⁇ 3 ) and channel mobility (cm 2 / Vs) of the p body region of the IGBT of the comparative example in Example 2.
  • FIG. 10 is a diagram showing the relationship between the p-type impurity concentration N A (cm ⁇ 3 ) and channel mobility (cm 2 / Vs) of the p body region of the IGBT of the comparative example in Example 2.
  • a gate voltage V G of the IGBT embodiment of Example 3 is a diagram showing the relationship between the drain current of log scale (A) and the drain current of the linear scale and (A). It is a figure which shows the relationship between the threshold voltage (V) of each IGBT of Example A and B in Example 4, and temperature (degreeC).
  • FIG. 10 is a diagram showing the relationship between the temperature (° C.) of each IGBT of Example C and Comparative Example B in Example 5 and the channel mobility (cm 2 / Vs) of electrons. It is a figure which shows the relationship between the p-type impurity density
  • FIG. 1 shows a schematic cross-sectional view of the IGBT according to the first embodiment which is an example of the IGBT of the present invention.
  • the IGBT according to the first embodiment includes a p + type silicon carbide substrate 1 made of p type silicon carbide and an n + type electric field stop layer 2 made of n type silicon carbide provided on the p + type silicon carbide substrate 1.
  • n ⁇ type drift layer 3 made of n type silicon carbide provided on n + type electric field stop layer 2 and a pair of p bodies made of p type silicon carbide provided on n ⁇ type drift layer 3 Provided adjacent to n + source region 5 in each of region 4, a pair of n + source regions 5 made of n-type silicon carbide provided in p body region 4, and each of p body regions 4 and a pair of p + regions 6 made of p-type silicon carbide.
  • the n ⁇ type drift layer 3 is provided with a groove 16, and the groove 16 includes a side wall surface 16 a reaching the n ⁇ type drift layer 3 and a bottom surface 16 b made of the n ⁇ type drift layer 3. .
  • Side wall surface 16 a of trench 16 includes n + source region 5, p body region 4, and n ⁇ type drift layer 3 in this order.
  • An insulating film 91 is provided so as to be in contact with the side wall surface 16a, the bottom surface 16b of the groove 16 and a part of the upper surface of the n + source region 5. Insulating film 91 is also provided so as to be in contact with the upper surfaces of p + region 6, p body region 4, and n ⁇ type drift layer 3 at both ends of the IGBT.
  • a gate electrode 93 is provided on the insulating film 91 covering the side wall surface 16 a and the bottom surface 16 b of the trench 16 and the upper surface of the n + source region 5 so as to be in contact with the insulating film 91.
  • Gate electrode 93 is provided so as to face the surface of p body region 4 on side wall surface 16 a of trench 16 with insulating film 91 interposed therebetween.
  • a source electrode 92 is provided so as to be in contact with a part of the upper surface of the n + source region 5 and a part of the upper surface of the p + region 6. Further, a drain electrode 96 is provided on the side opposite to the main surface of the p + type silicon carbide substrate 1.
  • an interlayer insulating film 94 is provided so as to cover the gate electrode 93, and a source wiring 95 is provided so as to cover the source electrode 92 and the interlayer insulating film 94. Note that an interlayer insulating film 94 is also provided on the insulating film 91 at a position in contact with the end portion of the source electrode 92.
  • side wall surface 16a of trench 16 is a surface having an off angle of 50 ° to 65 ° with respect to the ⁇ 0001 ⁇ plane, and the p-type impurity concentration in p body region 4 is 5 ⁇ 10. 16 cm -3 or more.
  • a conventional trench type IGBT using silicon carbide as a semiconductor material has an n + type electric field stop layer or n on the main surface of a p + type silicon carbide substrate having an off angle of about 8 ° or less with respect to the ⁇ 0001 ⁇ plane.
  • An epitaxial growth layer such as a ⁇ type drift layer is formed, and a groove having a side wall surface perpendicular to the main surface of the p + type silicon carbide substrate is formed in the epitaxial growth layer.
  • the p body region on the side wall surface of the groove becomes a channel region.
  • the p-type impurity concentration in the p body region is increased in order to freely set the threshold voltage. Therefore, sufficient channel mobility cannot be secured in the p body region having a high concentration of p-type impurity.
  • the surface of p body region 4 on side wall surface 16a of groove 16 serving as the channel region has an off angle of 50 ° or more with respect to the ⁇ 0001 ⁇ plane.
  • the threshold voltage can be adjusted more freely even when the p-type impurity concentration of the p body region 4 is set to a high concentration of 5 ⁇ 10 16 cm ⁇ 3 or more. It has been found that a significant decrease in channel mobility can be suppressed.
  • the IGBT of the first embodiment it is possible to suppress a decrease in channel mobility even when the threshold voltage is shifted to the plus side.
  • the IGBT of the first embodiment it is possible to provide an IGBT capable of increasing the degree of freedom in setting the threshold voltage while suppressing a decrease in channel mobility.
  • impurity means an impurity that generates majority carriers when introduced into silicon carbide.
  • N + type field stop layer 2 and n ⁇ type drift layer 3 are formed, for example, by epitaxial growth in this order on one main surface of p + type silicon carbide substrate 1 and include n type impurities. Therefore, the conductivity type is n-type.
  • N nitrogen
  • the n type impurity concentration of the n ⁇ type drift layer 3 is lower than the n type impurity concentration of the n + type electric field stop layer 2.
  • the pair of p body regions 4 are formed so as to face each other across the groove 16 formed in the n ⁇ type drift layer 3, and the conductivity type becomes p type by including p type impurities. ing.
  • the p-type impurity contained in the p-type body region 4 for example, aluminum (Al) and / or boron (B) is used.
  • the p-type impurity concentration of the p body region 4 is set to 5 ⁇ 10 16 cm ⁇ 3 or more as described above. Even when the p-type impurity concentration of the p body region 4 is set to a high concentration of 5 ⁇ 10 16 cm ⁇ 3 or more and the threshold voltage is shifted to the positive side, the decrease in channel mobility can be suppressed. From the viewpoint of further shifting the threshold voltage to the plus side, the p-type impurity density in the p-type body region 4 is preferably 1 ⁇ 10 17 cm ⁇ 3 or more, and is preferably 5 ⁇ 10 17 cm ⁇ 3 or more. It is more preferable.
  • the p-type impurity concentration in the p body region 4 is preferably 1 ⁇ 10 20 cm ⁇ 3 or less.
  • the p-type impurity concentration of the p body region 4 is set to 1 ⁇ 10 20 cm ⁇ 3 or less, the deterioration of the crystallinity of the p body region 4 tends to be suppressed.
  • the p-type impurity concentration of p body region 4 is preferably 8 ⁇ 10 16 cm ⁇ 3 or more and 3 ⁇ 10 18 cm ⁇ 3 or less.
  • a threshold voltage of about 0 to 5 V can be obtained at a normal operating temperature. Tend to be.
  • the IGBT of the first embodiment can be used in place of the conventional IGBT using silicon as a semiconductor material, and the IGBT of the first embodiment can be stably made a normally-off type. There is a tendency. In addition, a significant decrease in channel mobility due to an increase in p-type impurity concentration tends to be avoided.
  • the pair of p + regions 6 are formed in the pair of p body regions 4 such that the upper surface of the p + region 6 is adjacent to the upper surface of the n + source region 5.
  • the p + region 6 is formed in a region opposite to the groove 16 when viewed from the n + source region 5.
  • the p type impurity concentration of p + region 6 is higher than the p type impurity concentration of p body region 4.
  • Each of the pair of n + source regions 5 is provided such that the upper surface is exposed in a region of the pair of p body regions 4 opposite to the p + type silicon carbide substrate 1 side.
  • the pair of n + source regions 5 are formed so as to be separated from each other across the groove 16 formed in the n ⁇ type drift layer 3, and the conductivity type is n type by including n type impurities. It has become.
  • the n-type impurity contained in n + source region 5 for example, P (phosphorus) is used.
  • the off angle with respect to the ⁇ 03-38 ⁇ plane in the ⁇ 01-10> direction of the side wall surface 16a of the groove 16 is preferably -3 ° or more and 5 ° or less.
  • the channel mobility tends to be further improved.
  • the off angle with respect to the plane orientation ⁇ 03-38 ⁇ is set to ⁇ 3 ° or more and + 5 ° or less.
  • the “off angle with respect to the ⁇ 03-38 ⁇ plane in the ⁇ 01-10> direction” is the normality of the normal line of the side wall surface 16a of the groove 16 to the plane including the ⁇ 01-10> direction and the ⁇ 0001> direction.
  • the case of approaching parallel to the 0001> direction is negative.
  • the side wall surface 16a of the groove 16 is more preferably substantially a ⁇ 03-38 ⁇ plane, and more preferably a complete ⁇ 03-38 ⁇ plane.
  • the channel mobility tends to be further improved.
  • substantially the ⁇ 03-38 ⁇ plane means that the side wall surface 16a of the groove 16 is included in the range of the off-angle that can be substantially regarded as the ⁇ 03-38 ⁇ plane.
  • the off angle range is, for example, a range in which the off angle with respect to the ⁇ 03-38 ⁇ plane is ⁇ 2 °.
  • completely a ⁇ 03-38 ⁇ plane means that the side wall surface 16a of the groove 16 completely matches the ⁇ 03-38 ⁇ plane.
  • Insulating film 91 is formed so as to extend from the upper surface of one n + source region 5 to the upper surface of the other n + source region 5 through side wall surface 16 a, bottom surface 16 b and side wall surface 16 a of groove 16. Has been. Insulating film 91 is made of, for example, silicon dioxide (SiO 2 ).
  • the thickness of the insulating film 91 is preferably 25 nm or more and 70 nm or less.
  • the thickness of the insulating film 91 is not less than 25 nm and not more than 70 nm, it is possible to suppress the occurrence of dielectric breakdown during the operation of the IGBT of Embodiment 1, and to reduce the gate voltage applied to the gate electrode 93. There is a tendency to be able to suppress.
  • the gate electrode 93 is formed on the insulating film 91 extending from the upper surface of one n + source region 5 to the upper surface of the other n + source region 5 through the side wall surface 16 a, the bottom surface 16 b and the side wall surface 16 a of the groove 16. It is formed so as to come into contact.
  • the gate electrode 93 is formed of, for example, polysilicon to which an n-type impurity or a p-type impurity is added, or a conductor such as Al.
  • the gate electrode 93 is preferably formed of p-type polysilicon.
  • the threshold voltage can be easily shifted to the plus side, and the IGBT according to the first embodiment tends to be of a normally-off type.
  • the p-type polysilicon for example, polysilicon in which majority carriers are holes can be used.
  • the gate electrode 93 is made of, for example, an n-type impurity such as phosphorus or arsenic at 1 ⁇ 10 18 cm ⁇ .
  • n-type impurities after adding to a concentration of 3 to 1 ⁇ 10 21 cm ⁇ 3 , preferably 5 ⁇ 10 19 cm ⁇ 3 to 5 ⁇ 10 20 cm ⁇ 3 , or boron in polysilicon
  • a p-type impurity such as 1 ⁇ 10 18 cm ⁇ 3 to 1 ⁇ 10 21 cm ⁇ 3 , preferably 5 ⁇ 10 19 cm ⁇ 3 to 5 ⁇ 10 20 cm ⁇ 3
  • the p-type impurity is added. It can be produced by activating.
  • Source electrode 92 extends from the upper surface of n + source region 5 in a direction away from trench 16, passes through the upper surface of p + region 6, and reaches the upper surface of insulating film 91 provided on the upper surface of p + region 6. Has reached.
  • the source electrode 92 is formed of a material capable of making ohmic contact with the n + source region 5 such as Ni x Si y (nickel silicide), for example.
  • the planar shape of the surface of the source electrode 92 is preferably a stripe shape or a honeycomb shape.
  • the planar shape of the surface of the source electrode 92 is a stripe shape or a honeycomb shape, it is possible to obtain stable operation characteristics that are not easily affected by anisotropy of channel electrons and electron mobility in the bulk, and channel filling. There is a tendency that a reduction in loss can be obtained by increasing.
  • Drain electrode 96 is formed in contact with the main surface of p + type silicon carbide substrate 1 opposite to the side on which n ⁇ type drift layer 3 is formed. Drain electrode 96 is formed of a material capable of making ohmic contact with p + type silicon carbide substrate 1 such as Ni x Si y or TiAlSi alloy, and is electrically connected to p + type silicon carbide substrate 1.
  • the operation of the IGBT according to the first embodiment will be described.
  • the p-type body region located immediately below insulating film 91 The pn junction between 4 and n + source region 5 is reverse-biased and becomes non-conductive.
  • n + source region 5, p body region 4 and n ⁇ type drift layer 3 are electrically connected, and a current flows between source electrode 92 and drain electrode 96.
  • the surface of p body region 4 of side wall surface 16a of groove 16 serving as a channel region is a surface having an off angle of 50 ° or more and 65 ° or less with respect to the ⁇ 0001 ⁇ plane.
  • the threshold voltage is shifted to the plus side while suppressing a decrease in channel mobility, and the IGBT is a normally-off type or a normally-off type IGBT.
  • the threshold voltage at which the inversion layer is formed on the surface of the p body region 4 in contact with the insulating film 91 is preferably 2 V or more in a temperature range of 25 ° C. or more and 100 ° C. or less.
  • the IGBT tends to be able to maintain the normally-off state more reliably at the normal operating temperature.
  • the threshold voltage is preferably 3 V or higher at a temperature of 100 ° C. In this case, even when the operating temperature of the IGBT is high, the normally-off state tends to be more reliably maintained.
  • the threshold voltage is preferably 1 V or higher at a temperature of 200 ° C. In this case, even when the operating temperature of the IGBT is high, the normally-off state tends to be more reliably maintained.
  • the temperature dependence of the threshold voltage is preferably ⁇ 10 mV / ° C. or higher. In this case, the IGBT tends to be more stably maintained in a normally-off state.
  • “temperature dependence of threshold voltage” means the ratio of the amount of change in threshold voltage to the amount of change in IGBT operating temperature ((the amount of change in threshold voltage) / (the amount of change in IGBT operating temperature). ).
  • the channel mobility of electrons at 25 ° C. is preferably 30 cm 2 / Vs or more. In this case, the on-resistance of the IGBT tends to be sufficiently suppressed.
  • the channel mobility of electrons at 100 ° C. is preferably 50 cm 2 / Vs or more. In this case, even when the operating temperature of the IGBT is high, the on-resistance of the IGBT tends to be sufficiently suppressed.
  • the channel mobility of electrons at 150 ° C. is preferably 40 cm 2 / Vs or more. In this case, even when the operating temperature of the IGBT is higher, the on-resistance of the IGBT tends to be sufficiently suppressed.
  • the temperature dependence of the electron channel mobility is preferably ⁇ 0.3 cm 2 / Vs ° C. or higher. In this case, the on-resistance of the IGBT tends to be more stably suppressed.
  • “temperature dependence of electron channel mobility” means the ratio of the change amount of electron channel mobility to the change amount of the operating temperature of the IGBT ((change amount of electron channel mobility) / (Amount of change in the operating temperature of the IGBT)).
  • the barrier height at the interface between the p body region 4 and the insulating film 91 is preferably 2.2 eV or more and 2.6 eV or less. In this case, high channel mobility tends to be ensured while suppressing leakage current.
  • “barrier height” refers to the size of the band gap between the conduction band of the p body region 4 and the conduction band of the insulating film 91.
  • the channel resistance is preferably smaller than the drift resistance.
  • the on-resistance of the IGBT tends to be sufficiently suppressed.
  • channel resistance refers to the resistance value of the channel region formed in the p body region 4 in the ON state.
  • drift resistance refers to the resistance value of the n ⁇ -type drift layer 3 other than the channel region in the on state.
  • n + type electric field stop layer 2 and n ⁇ type drift layer 3 are epitaxially grown in this order on the main surface of p + type silicon carbide substrate 1.
  • the main surface of the p + -type silicon carbide substrate 1 is selected to have a surface orientation that is perpendicular to the surface having an off angle of 50 ° to 65 ° with respect to the ⁇ 0001 ⁇ plane.
  • the trench 16 is formed by removing a part of the n ⁇ type drift layer 3.
  • the groove 16 is a part of the n ⁇ type drift layer 3 after forming a mask layer 17 such as a resist in a region where the groove 16 is not formed on the upper surface of the n ⁇ type drift layer 3. Is etched in the thickness direction. Thereby, the side wall surface 16a of the groove
  • etching method for example, reactive ion etching (RIE) can be used, and inductively coupled plasma (ICP) RIE is particularly preferable.
  • ICP-RIE inductively coupled plasma
  • SF 6 or a mixed gas of SF 6 and O 2 as a reaction gas can be used.
  • trench 16 having sidewall surface 16a having sidewall surface 16a substantially perpendicular to the main surface of p + -type silicon carbide substrate 1 can be formed in the region where trench 16 is to be formed.
  • a p body region 4 an n + source region 5 and a p + region 6 are formed in the n ⁇ type drift layer 3.
  • the p body region 4, the n + source region 5 and the p + region 6 can be manufactured, for example, as follows.
  • ion implantation for forming the p body region 4 is performed. More specifically, for example, Al (aluminum) ions are implanted into n ⁇ type drift layer 3 to form p body region 4.
  • ion implantation for forming the n + source region 5 is performed. Specifically, for example, P (phosphorus) ions are implanted into p body region 4 to form n + source region 5 in p type body region 4.
  • ion implantation for forming the p + region 6 is performed. Specifically, for example, Al ions are implanted into p body region 4 to form p + region 6 in p body region 4.
  • the mask is made of silicon dioxide (SiO 2 ) on the main surface of the n ⁇ -type drift layer 3 and has an opening in a desired region where ion implantation is to be performed. Layers can be formed and implemented.
  • the p body region 4, the n + source region 5 and the p + region 6 are subjected to heat treatment.
  • heat treatment for example, p + type silicon carbide substrate 1 after formation of p body region 4, n + source region 5 and p + region 6 is heated to 1700 ° C. in an inert gas atmosphere such as argon, This can be done by holding for 30 minutes. Thereby, the impurities implanted into p body region 4, n + source region 5 and p + region 6 are activated.
  • insulating film 91 is formed.
  • insulating film 91 can be performed, for example, by heating p + type silicon carbide substrate 1 after the above heat treatment to 1300 ° C. in an oxygen atmosphere and holding it for 60 minutes.
  • the p + type silicon carbide substrate 1 after the formation of the insulating film 91 is heat-treated in a nitrogen monoxide (NO) gas atmosphere.
  • a condition for this heat treatment for example, a condition in which p + type silicon carbide substrate 1 is held for about 1 hour at a temperature of 1100 ° C. or higher and 1300 ° C. or lower in an NO gas atmosphere can be used.
  • the p + type silicon carbide substrate 1 after the heat treatment is heat treated in an Ar (argon) gas atmosphere.
  • Ar argon
  • a condition for this heat treatment for example, a condition that is maintained in an Ar gas atmosphere at a temperature higher than the temperature of the heat treatment in the NO gas atmosphere and lower than the melting point of the insulating film 91 for about 1 hour is used. it can.
  • the channel mobility of the IGBT can be improved.
  • the heat treatment in the Ar gas atmosphere is preferably a temperature higher than the temperature of the heat treatment in the NO gas atmosphere.
  • the temperature of the heat treatment in the NO gas atmosphere is set to 900 ° C. or more and 1400 ° C. or less
  • the temperature of the heat treatment in the Ar gas atmosphere is higher than the temperature of the heat treatment in the NO gas atmosphere, and 1000 ° C. or more and 1500 ° C. or less. Can do.
  • a step of forming the gate electrode 93, the source electrode 92, the interlayer insulating film 94, the source wiring 95, and the drain electrode 96 is performed.
  • a gate electrode 93 made of p-type polysilicon is formed, for example, by CVD, photolithography, etching, or the like. Then, after forming a nickel (Ni) film on the back surface of the p + -type silicon carbide substrate 1 by vapor deposition, the Ni film is heated and silicided to form a drain electrode 96.
  • Ni nickel
  • a step of forming an interlayer insulating film 94 so as to cover the gate electrode 93 and the insulating film 91 is performed.
  • the step of forming the interlayer insulating film 94 can be performed, for example, by forming a silicon dioxide (SiO 2 ) film to a thickness of about 1 ⁇ m by plasma CVD.
  • a step of forming a source electrode 92 is performed.
  • the step of forming the source electrode 92 for example, an opening is provided in a part of the interlayer insulating film 94 by photolithography and etching, and then a nickel (Ni) film is formed by vapor deposition, and then the Ni film is formed. This can be carried out by heating and silicidating.
  • a step of forming a source wiring 95 so as to cover the source electrode 92 and the interlayer insulating film 94 is performed.
  • the source wiring 95 can be performed, for example, by forming an Al film so as to cover the source electrode 92 and the interlayer insulating film 94.
  • the IGBT of the first embodiment can be manufactured.
  • FIG. 8 is a schematic cross-sectional view of the IGBT according to the second embodiment which is another example of the IGBT of the present invention.
  • the IGBT according to the second embodiment is different from the IGBT according to the first embodiment in that n + type electric field stop layer 2 is not provided on the main surface of p + type silicon carbide substrate 1.
  • the surface of p body region 4 on side wall surface 16a of groove 16 serving as a channel region is a surface having an off angle of 50 ° or more and 65 ° or less with respect to the ⁇ 0001 ⁇ plane, and p body Since the p-type impurity concentration in the region 4 is 5 ⁇ 10 16 cm ⁇ 3 or more, the degree of freedom in setting the threshold voltage can be increased, and a significant decrease in channel mobility can be suppressed.
  • FIG. 9 is a schematic cross-sectional view of an IGBT according to Embodiment 3 which is another example of the IGBT of the present invention.
  • the IGBT according to the third embodiment is characterized in that side wall surface 16 a of groove 16 is inclined with respect to the main surface of p + -type silicon carbide substrate 1.
  • the surface of p body region 4 on side wall surface 16a of groove 16 serving as a channel region is a surface having an off angle with respect to the ⁇ 0001 ⁇ plane of 50 ° to 65 °, and p body Since the p-type impurity concentration in the region 4 is 5 ⁇ 10 16 cm ⁇ 3 or more, the degree of freedom in setting the threshold voltage can be increased, and a significant decrease in channel mobility can be suppressed.
  • the angle formed between the off orientation of the main surface of the p + -type silicon carbide substrate 1 and the ⁇ 01-10> direction is 5 ° or less. Since the ⁇ 01-10> direction is a typical off orientation of the main surface of the p + type silicon carbide substrate 1, variations in off orientation due to slicing variations in the manufacturing process of the p + type silicon carbide substrate 1 are ⁇
  • the n + type field stop layer 2 and the n ⁇ type drift layer 3 can be easily formed by epitaxial growth on the main surface of the p + type silicon carbide substrate 1 by setting it to 5 ° or less with respect to the 01-10> direction. There is a tendency to be able to.
  • the angle formed between the off orientation of the main surface of p + -type silicon carbide substrate 1 and the ⁇ 2110> direction is 5 ° or less. Since the ⁇ 2110> direction is a typical off orientation of the main surface of the p + -type silicon carbide substrate 1 in the same manner as the ⁇ 01-10> direction, the slice processing in the manufacturing process of the p + -type silicon carbide substrate 1 is performed.
  • the n + type electric field stop layer 2 and the n ⁇ type drift layer 3 on the main surface of the p + type silicon carbide substrate 1 Tends to be easily formed by epitaxial growth.
  • the main surface of p + type silicon carbide substrate 1 is preferably the main surface on the carbon surface side of silicon carbide constituting p + type silicon carbide substrate 1.
  • the main surface of the p + type silicon carbide substrate 1 By making the main surface of the p + type silicon carbide substrate 1 the main surface on the carbon surface side, the p + type silicon carbide substrate 1 when the n + type electric field stop layer 2 and the n ⁇ type drift layer 3 are epitaxially grown, respectively.
  • the inclination (off angle) of the main surface can be reduced. Therefore, there is a tendency that the surface orientation difference between two surfaces facing each other in the cross section of the side wall surface 16a of the groove 16 inclined with respect to the main surface of the p + type silicon carbide substrate 1 can be reduced.
  • the (0001) plane of hexagonal single crystal silicon carbide is defined as the silicon plane
  • the (000-1) plane is defined as the carbon plane.
  • n + type electric field stop layer 2 and n ⁇ type drift layer 3 are epitaxially grown in this order on the main surface of p + type silicon carbide substrate 1, and then mask layer 17 is formed.
  • the mask layer 17 is formed so as to have an inclined surface 17a at a location corresponding to the location where the groove 16 is formed.
  • the inclined surface 17a of the mask layer 17 has a sidewall surface 16a (surface having an off angle of 50 ° or more and 65 ° or less with respect to the ⁇ 0001 ⁇ plane) where the groove 16 is inclined by etching of the surface of the n ⁇ type drift layer 3 described later. It is formed to appear.
  • the n ⁇ type drift layer 3 is etched using the mask layer 17 having the shape as described above as a mask, so that the side surface 16a is provided on the surface of the n ⁇ type drift layer 3 as shown in FIG. A groove 16 is formed. Thereafter, the mask layer 17 is removed.
  • the etching of the n ⁇ type drift layer 3 can be performed by, for example, highly anisotropic dry etching or thermal etching.
  • a p body region 4, an n + source region 5 and a p + region 6 are formed in the n ⁇ type drift layer 3. Then, heat treatment is performed on p body region 4, n + source region 5 and p + region 6 to activate impurities in each of p body region 4, n + source region 5 and p + region 6.
  • an insulating film 91 is formed.
  • the p + type silicon carbide substrate 1 after the formation of the insulating film 91 is heat-treated in an NO gas atmosphere, and then the p + type silicon carbide substrate 1 is heat-treated in an Ar argon gas atmosphere.
  • a step of forming the gate electrode 93, the source electrode 92, the interlayer insulating film 94, the source wiring 95, and the drain electrode 96 is performed. Then, after forming a nickel (Ni) film on the back surface of the p + -type silicon carbide substrate 1 by vapor deposition, the Ni film is heated and silicided to form a drain electrode 96.
  • Ni nickel
  • a step of forming an interlayer insulating film 94 so as to cover the gate electrode 93 and the insulating film 91 is performed.
  • the step of forming the interlayer insulating film 94 can be performed, for example, by forming a silicon dioxide (SiO 2 ) film to a thickness of about 1 ⁇ m by plasma CVD.
  • a step of forming the source electrode 92 is performed.
  • an opening is provided in a part of the interlayer insulating film 94 by photolithography and etching, and then a nickel (Ni) film is formed by vapor deposition, and then the Ni film is formed. This can be carried out by heating and silicidating.
  • a step of forming a source wiring 95 so as to cover the source electrode 92 and the interlayer insulating film 94 is performed.
  • the source wiring 95 can be performed, for example, by forming an Al film so as to cover the source electrode 92 and the interlayer insulating film 94.
  • the IGBT of Embodiment 3 can be manufactured.
  • FIG. 16 shows a schematic cross-sectional view of an IGBT according to Embodiment 4 which is another example of the IGBT of the present invention.
  • the IGBT according to the fourth embodiment is different from the IGBT according to the third embodiment in that n + type electric field stop layer 2 is not provided on the main surface of p + type silicon carbide substrate 1.
  • the surface of p body region 4 on side wall surface 16a of groove 16 serving as a channel region is a surface having an off angle with respect to the ⁇ 0001 ⁇ plane of 50 ° or more and 65 ° or less, and p body Since the p-type impurity concentration in the region 4 is 5 ⁇ 10 16 cm ⁇ 3 or more, the degree of freedom in setting the threshold voltage can be increased, and a significant decrease in channel mobility can be suppressed.
  • FIG. 17 is a schematic cross-sectional view of the IGBT according to the fifth embodiment which is another example of the IGBT of the present invention.
  • sidewall surface 16a of groove 16 is inclined with respect to the main surface of p + -type silicon carbide substrate 1 and has bottom surface 16b extending from sidewall surface 16a. It is a feature.
  • the surface of p body region 4 on side wall surface 16a of groove 16 serving as a channel region is a surface having an off angle of 50 ° or more and 65 ° or less with respect to the ⁇ 0001 ⁇ plane, and p body Since the p-type impurity concentration in the region 4 is 5 ⁇ 10 16 cm ⁇ 3 or more, the degree of freedom in setting the threshold voltage can be increased, and a significant decrease in channel mobility can be suppressed.
  • n + type field stop layer 2 and n ⁇ type drift layer 3 are epitaxially grown in this order on the main surface of p + type silicon carbide substrate 1.
  • a p body region 4 an n + source region 5 and a p + region 6 are formed in the n ⁇ type drift layer 3.
  • a thermal etching process is performed in which a surface having an off angle of 50 ° or more and 65 ° or less with respect to the ⁇ 0001 ⁇ plane appears on the side wall surface 16a of the groove 16. .
  • the thermal etching process for example, a mixed gas of oxygen gas and chlorine gas is used as a reaction gas, and the heat treatment temperature is set to, for example, 700 ° C. or more and 1000 ° C. or less to etch the sidewall surface 16a of the groove 16 shown in FIG.
  • the heat treatment temperature is set to, for example, 700 ° C. or more and 1000 ° C. or less to etch the sidewall surface 16a of the groove 16 shown in FIG.
  • the flow rate ratio of chlorine gas to oxygen gas ((chlorine gas flow rate) / (oxygen gas flow rate)) is preferably 0.5 or more and 4 or less, and preferably 1 or more and 2 or less. More preferably.
  • the mixed gas of oxygen gas and chlorine gas may contain a carrier gas in addition to the oxygen gas and chlorine gas.
  • a carrier gas for example, at least one selected from the group consisting of nitrogen (N 2 ) gas, argon gas, and helium gas can be used.
  • the thermal etching rate is, for example, about 70 ⁇ m / hr.
  • the etching selectivity of silicon carbide to silicon dioxide can be extremely increased, so that the mask layer 17 made of SiO 2 during the thermal etching process There is a tendency to be substantially not etched.
  • the crystal plane appearing on the side wall surface 16a of the groove 16 by the above thermal etching process is, for example, a ⁇ 03-3-8 ⁇ plane. That is, in the above-described thermal etching process, the ⁇ 03-3-8 ⁇ plane which is the crystal plane with the slowest etching rate is self-formed as the side wall face 16 a of the groove 16.
  • p body region 4, n + source region 5 and p + region 6 are subjected to heat treatment, whereby p body region 4, n + source region 5 and Impurities are activated in each of the p + regions 6.
  • an insulating film 91 is formed.
  • the p + type silicon carbide substrate 1 after the formation of the insulating film 91 is heat-treated in an NO gas atmosphere, and then the p + type silicon carbide substrate 1 is heat-treated in an Ar argon gas atmosphere.
  • a step of forming the gate electrode 93, the source electrode 92, the interlayer insulating film 94, the source wiring 95, and the drain electrode 96 is performed. Then, after forming a nickel (Ni) film on the back surface of the p + -type silicon carbide substrate 1 by vapor deposition, the Ni film is heated and silicided to form a drain electrode 96.
  • Ni nickel
  • a step of forming an interlayer insulating film 94 so as to cover the gate electrode 93 and the insulating film 91 is performed.
  • the step of forming the interlayer insulating film 94 can be performed, for example, by forming a silicon dioxide (SiO 2 ) film to a thickness of about 1 ⁇ m by plasma CVD.
  • a step of forming a source electrode 92 is performed.
  • the step of forming the source electrode 92 for example, an opening is provided in a part of the interlayer insulating film 94 by photolithography and etching, and then a nickel (Ni) film is formed by vapor deposition, and then the Ni film is formed. This can be carried out by heating and silicidating.
  • a step of forming a source wiring 95 so as to cover the source electrode 92 and the interlayer insulating film 94 is performed.
  • the source wiring 95 can be performed, for example, by forming an Al film so as to cover the source electrode 92 and the interlayer insulating film 94.
  • the IGBT of the fifth embodiment can be manufactured.
  • FIG. 25 shows a schematic cross-sectional view of an IGBT according to a sixth embodiment which is another example of the IGBT of the present invention.
  • the IGBT of the sixth embodiment is different from the IGBT of the fifth embodiment in that n + type electric field stop layer 2 is not provided on the main surface of p + type silicon carbide substrate 1.
  • the surface of p body region 4 on side wall surface 16a of groove 16 serving as a channel region is a surface having an off angle of 50 ° or more and 65 ° or less with respect to the ⁇ 0001 ⁇ plane, Since the p-type impurity concentration in the region 4 is 5 ⁇ 10 16 cm ⁇ 3 or more, the degree of freedom in setting the threshold voltage can be increased, and a significant decrease in channel mobility can be suppressed.
  • the circles in FIG. 26 are data points obtained as a result of the experiment.
  • the curve in FIG. 26 is a theoretical curve of the relationship between the p-type impurity concentration in the p body region and the threshold voltage.
  • the theoretical curve corresponds to the following formula (1).
  • n i is the intrinsic carrier density
  • C ox is the oxide film capacitance
  • ⁇ m and ⁇ s are the work functions of the metal and semiconductor
  • ⁇ V Qeff is the voltage shift component due to the effective fixed charge.
  • ⁇ V Qeff ⁇ 1.9 V.
  • the data points obtained by the experiment are distributed along the theoretical curve. From the results shown in FIG. 26, when the p-type impurity concentration in the p body region is set to 8 ⁇ 10 16 cm ⁇ 3 or more, a positive threshold voltage can be stably obtained, so that normally-off can be achieved. Conceivable.
  • an experimental IGBT (sample) in which the surface orientation of the side wall surface of the groove was (03-3-8) was manufactured by a process including a NO annealing step and an Ar annealing step.
  • a plurality of samples were produced in which the p-type impurity concentration in the p body region was changed in the range of 2 ⁇ 10 16 cm ⁇ 3 to 1 ⁇ 10 17 cm ⁇ 3 .
  • the insulating film was formed by heating to 1200-1300 ° C. in an oxygen atmosphere and holding for about 60 minutes.
  • the NO annealing treatment was performed by heating to 1100 to 1200 ° C. in an NO atmosphere and holding for about 60 minutes.
  • Ar annealing was performed by heating to 1200-1300 ° C. in an Ar atmosphere and holding for about 60 minutes (IGBT in the example).
  • FIG. 27 shows the relationship between the p-type impurity concentration of the p body region of the IGBT of the example and the channel mobility
  • FIG. 28 shows the relationship between the p-type impurity concentration of the p body region of the IGBT of the comparative example and the channel mobility. Show the relationship. 27 and 28, the horizontal axis represents the p-type impurity concentration N A (cm ⁇ 3 ) of the p-type impurity in the p-type body region, and the vertical axis represents the channel mobility (cm 2 / Vs).
  • the p-type impurity concentration in the p body region is 2 ⁇ 10 16 cm ⁇ 3 to 1 ⁇ It was confirmed that the channel mobility hardly decreased even when it increased to 10 17 cm ⁇ 3 .
  • the p-type impurity concentration in the p body region is 2 ⁇ 10 16 cm ⁇ 3 to 1 ⁇ 10 17.
  • cm ⁇ 3 the channel mobility was reduced by about 25%.
  • the channel mobility of the IGBT of the example is significantly higher than the channel mobility of the IGBT of the comparative example. It was confirmed that Therefore, the IGBT of the example has a larger channel mobility than the IGBT of the comparative example, and the channel mobility of the IGBT of the example and the channel of the IGBT of the comparative example increase as the p-type impurity concentration in the p body region increases. It can be seen that the difference from the mobility increases.
  • the threshold voltage can be shifted to the positive side while suppressing the decrease in channel mobility according to the IGBT of the example.
  • the horizontal axis represents the gate voltage (VG)
  • the left vertical axis represents the log scale drain current (log I d ) amount (A)
  • the right vertical axis represents the linear scale drain current (linear I d).
  • Amount (A) In FIG. 29, a thick line indicates a log scale drain current (log I d ) amount (A), and a thin line indicates a linear scale drain current (linear I d ) amount (A).
  • FIG. 29 it is obtained from a curve indicating the log scale drain current amount as compared to the threshold voltage (point B in FIG. 29) obtained by extending the linear portion of the curve indicating the linear scale drain current amount. It was confirmed that the threshold voltage (point A in FIG. 29) was small.
  • the threshold voltage obtained from the above-mentioned curve indicating the log-scale drain current amount is the first thin channel region (weak inversion) in the region in contact with the insulating film of the p body region when the gate voltage is increased.
  • the gate voltage at which this weak inversion layer is formed is treated as a threshold voltage.
  • an experimental IGBT IGBT of Comparative Example A
  • IGBT of Comparative Example A IGBT of Comparative Example A
  • the p-type impurity (Al) concentration in the p body region of the IGBT of Comparative Example A was 2 ⁇ 10 16 cm ⁇ 3 .
  • the relationship between the threshold voltage and the temperature of each IGBT of Examples A and B and Comparative Example A was investigated. The result is shown in FIG. In FIG.
  • the circles indicate the threshold voltage (V) at each temperature (° C.) of the IGBT of Example A
  • the squares indicate the threshold voltage (V) at each temperature (° C.) of the IGBT of Example B.
  • the triangle mark indicates the threshold voltage (V) at each temperature (° C.) of the IGBT of Comparative Example A.
  • the threshold voltages of the IGBTs of Example A and Example B are higher than those of the IGBT of Comparative Example A, and are all 2 V or more in the temperature range of room temperature (25 ° C.) to 100 ° C. It was confirmed that it was possible to maintain a normally-off state stably.
  • the threshold voltage of the IGBT of Example A is 3 V or higher at 100 ° C. and 1 V or higher at 200 ° C., and it is possible to stably maintain a normally-off state even at higher temperatures. It was confirmed.
  • the temperature dependence of the threshold voltage is ⁇ 7 mV / ° C. and ⁇ 6 mV / ° C., respectively, and ⁇ 10 mV / ° C. or higher was confirmed.
  • the absolute values of the temperature dependence of the threshold voltage are 7 mV / ° C. and 6 mV / ° C., respectively. Since each was 10 mV / ° C. or less, it was confirmed that the normally-off state could be stably maintained.
  • the channel mobility of the IGBT of Example C is higher than the channel mobility of the IGBT of Comparative Example B, which is not only 30 cm 2 / Vs or more at room temperature (25 ° C.), It was confirmed that it was 50 cm 2 / Vs or more at 100 ° C. From the results shown in FIG. 31, it is considered that the channel mobility of the IGBT of Example C is 40 cm 2 / Vs or more at 150 ° C.
  • the temperature dependence of the channel mobility of the IGBT of Example C is about ⁇ 0.14 cm 2 / Vs ° C., which is ⁇ 0.3 cm 2 / Vs ° C. or more. confirmed.
  • the absolute value of the temperature dependence of the electron channel mobility of the IGBT of Example C is 0.3 cm 2 / Vs ° C. or lower, so that the on-resistance of the IGBT is stably suppressed. It was confirmed that it was possible.
  • the threshold voltage increases as the p-type impurity concentration in the p-type body region is increased. From the results shown in FIG. 32, it is considered that the threshold voltage is about 0 to 5 V in the region where the p-type impurity concentration in the p body region is 8 ⁇ 10 16 cm ⁇ 3 or more and 3 ⁇ 10 18 cm ⁇ 3 or less.
  • the p-type impurity concentration in the p body region can be increased while suppressing the decrease in channel mobility. It is considered that sufficient channel mobility can be secured even when the thickness is about 8 ⁇ 10 16 cm ⁇ 3 to 3 ⁇ 10 18 cm ⁇ 3 .
  • the p-type impurity concentration in the p body region is set to 8 ⁇ 10 16 cm ⁇ 3 or more and 3 ⁇ 10 18 cm ⁇ 3 or less, so that the conventional IGBT using silicon as a semiconductor material It was confirmed that it was easy to replace and use, and it was possible to stably maintain a normally-off state. It is also considered possible to avoid a significant decrease in channel mobility due to an increase in the p-type impurity concentration in the p body region.
  • the present invention can be used for IGBTs.
  • 1 p + type silicon carbide substrate 2 n + type electric field stop layer, 3 n ⁇ type drift layer, 4 p body region, 5 n + source region, 6 p + region, 16 groove, 16a side wall surface, 16b bottom surface, 17 Mask layer, 17a inclined surface, 91 insulating film, 92 source electrode, 93 gate electrode, 94 interlayer insulating film, 95 source wiring, 96 drain electrode.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　炭化珪素半導体層（３）に設けられた溝（１６）と、炭化珪素半導体層（３）に設けられた第１導電型のボディ領域（４）と、少なくとも溝（１６）の側壁面（１６ａ）を覆う絶縁膜（９１）と、を備え、溝（１６）の側壁面（１６ａ）は｛０００１｝面に対するオフ角が５０°以上６５°以下である表面であって、溝（１６）の側壁面（１６ａ）はボディ領域（４）の表面を含み、絶縁膜（９１）は少なくとも溝（１６）の側壁面（１６ａ）におけるボディ領域（４）の表面に接しており、ボディ領域（４）における第１導電型不純物濃度が５×１０16ｃｍ-3以上であるＩＧＢＴである。

Description

ＩＧＢＴ
　本発明は、ＩＧＢＴに関し、特に、チャネル移動度の低下を抑制しつつ、閾値電圧の設定の自由度を高めることが可能なＩＧＢＴに関する。
　近年、半導体装置の高耐圧化、低損失化、および高温環境下での使用などの観点から、半導体装置を構成する半導体材料として炭化珪素を用いることが検討されている。
　炭化珪素は、従来から半導体装置を構成する半導体材料として広く使用されている珪素と比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を用いることにより、半導体装置の高耐圧化、およびオン抵抗の低減などを達成することができる。
　また、炭化珪素を半導体材料として用いた半導体装置は、珪素を半導体材料として用いた半導体装置に比べて、高温環境下での使用時における特性の低下が小さいという利点も有している。
　このような炭化珪素を半導体材料として用いた半導体装置のうち、たとえば、ＭＯＳＦＥＴ（Metal　Oxide　Semiconductor　Field　Effect　Transistor）やＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）などの所定の閾値電圧を境にチャネル領域における反転層の形成の有無をコントロールして電流を導通または遮断する半導体装置について、閾値電圧の調整やチャネル移動度の向上などの様々な検討がなされている（たとえば非特許文献１（Sei-Hyung　Ryu　et　al.,　“Critical　issues　for　MOS　Based　Power　Devices　in　4H-SiC”,　Materials　Science　Forum,　2009年　Vols.615-617,　pp.743-748）参照）。
Sei-Hyung　Ryu　et　al.,　"Critical　issues　for　MOS　Based　Power　Devices　in　4H-SiC",　Materials　Science　Forum,　2009年　Vols.615-617,　pp.743-748
　たとえば、ＮチャネルのＩＧＢＴにおいては、ｐ型の導電型を有するｐボディ領域が形成され、ｐボディ領域内にチャネル領域が形成される。そして、ｐボディ領域におけるｐ型不純物（たとえばＢ（硼素）、Ａｌ（アルミニウム）など）の濃度（ドーピング濃度）を高くすることにより、閾値電圧をプラス側にシフトさせ、ノーマリーオフ型に近づける、あるいはノーマリーオフ型とすることができる。
　一方、ＰチャネルのＩＧＢＴにおいては、上記Ｎチャネルの場合とは逆にｎボディ領域におけるｎ型不純物の濃度を高くすることにより、閾値電圧をマイナス側にシフトさせ、ノーマリーオフ型に近づける、あるいはノーマリーオフ型とすることができる。
　しかしながら、ｐボディ領域におけるｐ型不純物濃度またはｎボディ領域におけるｎ型不純物濃度を高濃度にすることによって閾値電圧を調整した場合には、チャネル移動度が大幅に低下するという問題があった。
　チャネル移動度が大幅に低下する理由としては、ｐ型不純物濃度またはｎ型不純物濃度を高濃度にすることにより、ｐ型不純物またはｎ型不純物による電子の散乱や界面にトラップされた電子による散乱などのチャネル電子に対する散乱が顕著になるためである。
　そのため、たとえば、ｐボディ領域におけるｐ型不純物濃度は、１×１０16ｃｍ-3～４×１０16ｃｍ-3程度とされる。その結果、従来のＩＧＢＴにおいては、十分なチャネル移動度を確保しつつ閾値電圧を自由に設定すること、特にノーマリーオフ型に近づける、あるいは十分にノーマリーオフ型とすることは難しいという問題があった。
　上記の事情に鑑みて、本発明の目的は、チャネル移動度の低下を抑制しつつ、閾値電圧の設定の自由度を高めることが可能なＩＧＢＴを提供することにある。
　本発明は、第１導電型の炭化珪素基板と、炭化珪素基板の主面上に設けられた第２導電型の炭化珪素半導体層と、炭化珪素半導体層に設けられた溝と、炭化珪素半導体層に設けられた第１導電型のボディ領域と、少なくとも溝の側壁面を覆う絶縁膜と、を備え、溝の側壁面は｛０００１｝面に対するオフ角が５０°以上６５°以下である表面であって、溝の側壁面はボディ領域の表面を含み、絶縁膜は少なくとも溝の側壁面におけるボディ領域の表面に接しており、ボディ領域における第１導電型不純物濃度が５×１０16ｃｍ-3以上であるＩＧＢＴである。
　ここで、本発明のＩＧＢＴは、ボディ領域の炭化珪素基板側と反対側の領域に設けられた第２導電型のソース領域と、ソース領域上に設けられたソース電極と、絶縁膜上に設けられたゲート電極と、炭化珪素基板の主面と反対側に設けられたドレイン電極と、を備え、溝の側壁面は炭化珪素半導体層まで到達しており、溝の側壁面はソース領域と、ボディ領域と、炭化珪素半導体層とを含み、ゲート電極の少なくとも一部が溝の側壁面におけるボディ領域の表面と絶縁膜を挟んで対向していることが好ましい。
　また、本発明のＩＧＢＴにおいて、ソース電極の表面の平面形状は、ストライプ状またはハニカム状であることが好ましい。
　また、本発明のＩＧＢＴにおいて、ゲート電極は、第１導電型または第２導電型のポリシリコンから形成されていることが好ましい。
　また、本発明のＩＧＢＴにおいて、溝の側壁面の＜０１－１０＞方向における｛０３－３８｝面に対するオフ角は－３°以上５°以下であることが好ましい。
　また、本発明のＩＧＢＴにおいて、炭化珪素基板の主面のオフ方位と＜０１－１０＞方向との為す角が５°以下であることが好ましい。
　また、本発明のＩＧＢＴにおいて、炭化珪素基板の主面のオフ方位と＜－２１１０＞方向とのなす角が５°以下であることが好ましい。
　また、本発明のＩＧＢＴにおいて、炭化珪素基板の主面は、炭化珪素基板を構成する炭化珪素のカーボン面側の主面であることが好ましい。
　また、本発明のＩＧＢＴにおいて、ボディ領域における第１導電型不純物濃度は、１×１０20ｃｍ-3以下であることが好ましい。
　また、本発明のＩＧＢＴにおいて、ボディ領域における第１導電型不純物濃度は、８×１０16ｃｍ-3以上３×１０18ｃｍ-3以下であることが好ましい。
　また、本発明のＩＧＢＴにおいて、絶縁膜の厚さは、２５ｎｍ以上７０ｎｍ以下であることが好ましい。
　また、本発明のＩＧＢＴにおいて、第１導電型はｐ型であり、第２導電型はｎ型であることが好ましい。
　また、本発明のＩＧＢＴは、ノーマリーオフ型となっていることが好ましい。
　また、本発明のＩＧＢＴにおいては、絶縁膜が接するボディ領域の表面に反転層が形成される閾値電圧が、２７℃以上１００℃以下の温度範囲において、２Ｖ以上であることが好ましい。
　また、本発明のＩＧＢＴにおいては、閾値電圧が、１００℃において、３Ｖ以上であることが好ましい。
　また、本発明のＩＧＢＴにおいては、閾値電圧が、２００℃において、１Ｖ以上であることが好ましい。
　また、本発明のＩＧＢＴにおいては、閾値電圧の温度依存性が、－１０ｍＶ／℃以上であることが好ましい。
　また、本発明のＩＧＢＴにおいては、２５℃における電子のチャネル移動度が、３０ｃｍ2／Ｖｓ以上であることが好ましい。
　また、本発明のＩＧＢＴにおいては、１００℃における電子のチャネル移動度が、５０ｃｍ2／Ｖｓ以上であることが好ましい。
　また、本発明のＩＧＢＴにおいては、１５０℃における電子のチャネル移動度が、４０ｃｍ2／Ｖｓ以上であることが好ましい。
　また、本発明のＩＧＢＴにおいては、電子のチャネル移動度の温度依存性が、－０．３ｃｍ2／Ｖｓ℃以上であることが好ましい。
　また、本発明のＩＧＢＴにおいては、ボディ領域と絶縁膜との界面におけるバリアハイトが、２．２ｅＶ以上２．６ｅＶ以下であることが好ましい。
　また、本発明のＩＧＢＴにおいては、オン状態において、ボディ領域に形成されるチャネル領域の抵抗値であるチャネル抵抗が、チャネル領域以外の炭化珪素半導体層の抵抗値であるドリフト抵抗よりも小さいことが好ましい。
　上記の事情に鑑みて、本発明の目的は、チャネル移動度の低下を抑制しつつ、閾値電圧の設定の自由度を高めることが可能なＩＧＢＴを提供することにある。
実施の形態１のＩＧＢＴの模式的な断面図である。 実施の形態１のＩＧＢＴの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施の形態１のＩＧＢＴの製造方法の一例の製造工程の他の一部について図解する模式的な断面図である。 実施の形態１のＩＧＢＴの製造方法の一例の製造工程の他の一部について図解する模式的な断面図である。 実施の形態１のＩＧＢＴの製造方法の一例の製造工程の他の一部について図解する模式的な断面図である。 実施の形態１のＩＧＢＴの製造方法の一例の製造工程の他の一部について図解する模式的な断面図である。 実施の形態１のＩＧＢＴの製造方法の一例の製造工程の他の一部について図解する模式的な断面図である。 実施の形態２のＩＧＢＴの模式的な断面図である。 実施の形態３のＩＧＢＴの模式的な断面図である。 実施の形態３のＩＧＢＴの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施の形態３のＩＧＢＴの製造方法の一例の製造工程の他の一部について図解する模式的な断面図である。 実施の形態３のＩＧＢＴの製造方法の一例の製造工程の他の一部について図解する模式的な断面図である。 実施の形態３のＩＧＢＴの製造方法の一例の製造工程の他の一部について図解する模式的な断面図である。 実施の形態３のＩＧＢＴの製造方法の一例の製造工程の他の一部について図解する模式的な断面図である。 実施の形態３のＩＧＢＴの製造方法の一例の製造工程の他の一部について図解する模式的な断面図である。 実施の形態４のＩＧＢＴの模式的な断面図である。 実施の形態５のＩＧＢＴの模式的な断面図である。 実施の形態５のＩＧＢＴの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施の形態５のＩＧＢＴの製造方法の一例の製造工程の他の一部について図解する模式的な断面図である。 実施の形態５のＩＧＢＴの製造方法の一例の製造工程の他の一部について図解する模式的な断面図である。 実施の形態５のＩＧＢＴの製造方法の一例の製造工程の他の一部について図解する模式的な断面図である。 実施の形態５のＩＧＢＴの製造方法の一例の製造工程の他の一部について図解する模式的な断面図である。 実施の形態５のＩＧＢＴの製造方法の一例の製造工程の他の一部について図解する模式的な断面図である。 実施の形態５のＩＧＢＴの製造方法の一例の製造工程の他の一部について図解する模式的な断面図である。 実施の形態６のＩＧＢＴの模式的な断面図である。 実施例１のサンプルのｐボディ領域のｐ型不純物濃度ＮA（ｃｍ-3）と、閾値電圧Ｖth（Ｖ）との関係を示す図である。 実施例２における実施例のＩＧＢＴのｐボディ領域のｐ型不純物濃度ＮA（ｃｍ-3）とチャネル移動度（ｃｍ2／Ｖｓ）との関係を示す図である。 実施例２における比較例のＩＧＢＴのｐボディ領域のｐ型不純物濃度ＮA（ｃｍ-3）とチャネル移動度（ｃｍ2／Ｖｓ）との関係を示す図である。 実施例３における実施例のＩＧＢＴのゲート電圧ＶG（Ｖ）と、ｌｏｇスケールのドレイン電流量（Ａ）およびリニアスケールのドレイン電流量（Ａ）との関係を示す図である。 実施例４における実施例Ａ、Ｂおよび比較例ＡのそれぞれのＩＧＢＴの閾値電圧（Ｖ）と温度（℃）との関係を示す図である。 実施例５における実施例Ｃおよび比較例ＢのそれぞれのＩＧＢＴの温度（℃）と電子のチャネル移動度（ｃｍ2／Ｖｓ）との関係を示す図である。 実施例６における実施例のＩＧＢＴのｐボディ領域におけるｐ型不純物濃度（ｃｍ-3）と閾値電圧（Ｖ）との関係を示す図である。
　以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。また、結晶面および方向を表わす場合に、本来であれば所要の数字の上にバーを付した表現をするべきであるが、表現手段に制約があるため、本明細書においては、所要の数字の上にバーを付す表現の代わりに、所要の数字の前に「－」を付して表現している。
　＜実施の形態１＞
　図１に、本発明のＩＧＢＴの一例である実施の形態１のＩＧＢＴの模式的な断面図を示す。実施の形態１のＩＧＢＴは、ｐ型の炭化珪素からなるｐ+型炭化珪素基板１と、ｐ+型炭化珪素基板１上に設けられたｎ型の炭化珪素からなるｎ+型電界停止層２と、ｎ+型電界停止層２上に設けられたｎ型の炭化珪素からなるｎ-型ドリフト層３と、ｎ-型ドリフト層３に設けられたｐ型の炭化珪素からなる一対のｐボディ領域４と、ｐボディ領域４にそれぞれ設けられたｎ型の炭化珪素からなる一対のｎ+ソース領域５と、ｐボディ領域４のそれぞれにおいてｎ+ソース領域５に隣り合うようにして設けられたｐ型の炭化珪素からなる一対のｐ+領域６とを備えている。
　ｎ-型ドリフト層３には溝１６が設けられており、溝１６は、ｎ-型ドリフト層３まで到達する側壁面１６ａと、ｎ-型ドリフト層３からなる底面１６ｂとから構成されている。溝１６の側壁面１６ａには、ｎ+ソース領域５と、ｐボディ領域４と、ｎ-型ドリフト層３とがこの順序で含まれている。
　溝１６の側壁面１６ａ、底面１６ｂおよびｎ+ソース領域５の上面の一部に接するようにして絶縁膜９１が設けられている。また、絶縁膜９１は、ＩＧＢＴの両端のそれぞれにおいて、ｐ+領域６、ｐボディ領域４、およびｎ-型ドリフト層３のそれぞれの上面にも接するようにして設けられている。
　溝１６の側壁面１６ａ、底面１６ｂおよびｎ+ソース領域５の上面を覆う絶縁膜９１上には、絶縁膜９１に接するようにしてゲート電極９３が設けられている。ゲート電極９３は、溝１６の側壁面１６ａにおけるｐボディ領域４の表面と絶縁膜９１を挟んで対向するようにして設けられている。
　また、ｎ+ソース領域５の上面の一部およびｐ+領域６の上面の一部にそれぞれ接するようにしてソース電極９２が設けられている。さらに、ｐ+型炭化珪素基板１の主面と反対側にはドレイン電極９６が設けられている。
　さらに、ゲート電極９３を覆うようにして層間絶縁膜９４が設けられており、ソース電極９２および層間絶縁膜９４を覆うようにしてソース配線９５が設けられている。なお、絶縁膜９１上のソース電極９２の端部に接する位置にも層間絶縁膜９４が設けられている。
　実施の形態１のＩＧＢＴにおいては、溝１６の側壁面１６ａは、｛０００１｝面に対するオフ角が５０°以上６５°以下である表面であり、ｐボディ領域４におけるｐ型不純物濃度が５×１０16ｃｍ-3以上とされている。これにより、実施の形態１のＩＧＢＴにおいては、チャネル移動度の低下を抑制しつつ、閾値電圧の設定の自由度を高めることができる。
　本発明者は、チャネル移動度の低下を抑制しつつ閾値電圧の設定の自由度を高める方策について詳細な検討を行なった結果、以下のような知見を得て本発明に想到した。
　すなわち、炭化珪素を半導体材料として用いた従来のトレンチ型のＩＧＢＴは、｛０００１｝面に対するオフ角が８°以下程度のｐ+型炭化珪素基板の主面上にｎ+型電界停止層やｎ-型ドリフト層などのエピタキシャル成長層を形成し、そのエピタキシャル成長層にｐ+型炭化珪素基板の主面に対して垂直な側壁面を有する溝を形成することによって作製されていた。
　このような従来のトレンチ型のＩＧＢＴにおいては、溝の側壁面のｐボディ領域がチャネル領域となる。しかしながら、従来のトレンチ型のＩＧＢＴにおいては、閾値電圧を自由に設定するために、ｐボディ領域のｐ型不純物濃度を上昇させていた。そのため、高濃度のｐ型不純物濃度を有するｐボディ領域においては、十分なチャネル移動度を確保することができなかった。
　しかしながら、本発明者の検討によれば、実施の形態１のＩＧＢＴのように、チャネル領域となる溝１６の側壁面１６ａにおけるｐボディ領域４の表面を｛０００１｝面に対するオフ角が５０°以上６５°以下の表面とした場合には、ｐボディ領域４のｐ型不純物濃度を５×１０16ｃｍ-3以上といった高濃度としたときでも、閾値電圧をより自由に調節することができるとともに、チャネル移動度の大幅な低下を抑制することができることを見い出した。
　これにより、実施の形態１のＩＧＢＴにおいては、閾値電圧をプラス側にシフトさせた場合でも、チャネル移動度の低下を抑制することができる。その結果、実施の形態１のＩＧＢＴによれば、チャネル移動度の低下を抑制しつつ、閾値電圧の設定の自由度を高めることが可能なＩＧＢＴを提供することができる。なお、上述の「不純物」は、炭化珪素中に導入されることにより多数キャリアを生成する不純物を意味する。
　ｎ+型電界停止層２およびｎ-型ドリフト層３は、たとえば、ｐ+型炭化珪素基板１の一方の主面上にこの順序でエピタキシャル成長させることにより形成されており、ｎ型不純物を含むことにより導電型がｎ型となっている。
　ｎ+型電界停止層２およびｎ-型ドリフト層３にそれぞれ含まれるｎ型不純物としては、たとえばＮ（窒素）などが用いられる。ｎ-型ドリフト層３のｎ型不純物濃度はｎ+型電界停止層２のｎ型不純物濃度よりも低くなっている。
　一対のｐボディ領域４は、ｎ-型ドリフト層３に形成された溝１６を挟んで互いに向かい合うようにして分離して形成されており、ｐ型不純物を含むことにより導電型がｐ型となっている。ｐ型ボディ領域４に含まれるｐ型不純物としてはたとえば、アルミニウム（Ａｌ）および／または硼素（Ｂ）などが用いられる。
　ｐボディ領域４のｐ型不純物濃度は、上述のように、５×１０16ｃｍ-3以上とされる。ｐボディ領域４のｐ型不純物濃度を５×１０16ｃｍ-3以上といった高濃度として閾値電圧をプラス側にシフトさせた場合でも、チャネル移動度の低下を抑制することができる。なお、閾値電圧をさらにプラス側にシフトさせる観点から、ｐ型ボディ領域４におけるｐ型不純物密度を、１×１０17ｃｍ-3以上とすることが好ましく、５×１０17ｃｍ-3以上とすることがより好ましい。
　ｐボディ領域４のｐ型不純物濃度は、１×１０20ｃｍ-3以下であることが好ましい。ｐボディ領域４のｐ型不純物濃度を１×１０20ｃｍ-3以下とした場合にはｐボディ領域４の結晶性の悪化を抑制することができる傾向にある。
　ｐボディ領域４のｐ型不純物濃度は、８×１０16ｃｍ-3以上３×１０18ｃｍ-3以下であることが好ましい。ｐボディ領域４のｐ型不純物濃度が８×１０16ｃｍ-3以上３×１０18ｃｍ-3以下である場合には、通常の動作温度において０～５Ｖ程度の閾値電圧を得ることが可能となる傾向にある。これにより、実施の形態１のＩＧＢＴを、珪素を半導体材料として用いた従来のＩＧＢＴと置き換えて使用することができるとともに、実施の形態１のＩＧＢＴを安定してノーマリーオフ型とすることができる傾向にある。また、ｐ型不純物濃度が高くなることによる大幅なチャネル移動度の低下を回避することができる傾向にある。
　一対のｐ+領域６は、一対のｐボディ領域４において、それぞれ、ｐ+領域６の上面がｎ+ソース領域５の上面と隣り合うようにして形成されている。ｐ+領域６は、ｎ+ソース領域５から見て、溝１６とは反対側の領域に形成されている。ｐ+領域６のｐ型不純物濃度は、ｐボディ領域４のｐ型不純物濃度よりも高濃度となっている。
　一対のｎ+ソース領域５は、それぞれ、一対のｐボディ領域４のそれぞれｐ+型炭化珪素基板１側とは反対側の領域に上面が露出するようにして設けられている。一対のｎ+ソース領域５は、ｎ-型ドリフト層３に形成された溝１６を挟んで互いに向かい合うようにして分離して形成されており、ｎ型不純物を含むことにより導電型がｎ型となっている。ｎ+ソース領域５に含まれるｎ型不純物としては、たとえばＰ（リン）などが用いられる。
　溝１６の側壁面１６ａの＜０１－１０＞方向における｛０３－３８｝面に対するオフ角は－３°以上５°以下であることが好ましい。この場合には、チャネル移動度を一層向上させることができる傾向にある。ここで、面方位{０３－３８}に対するオフ角を－３°以上＋５°以下としたのは、チャネル移動度と上記オフ角との関係を調査した結果、この範囲内で特に高いチャネル移動度が得られたことに基づいている。
　また、「＜０１－１０＞方向における{０３－３８}面に対するオフ角」とは、＜０１－１０＞方向および＜０００１＞方向を含む平面への溝１６の側壁面１６ａの法線の正射影と、{０３－３８}面の法線とのなす角度であり、その符号は、上記正射影が＜０１－１０＞方向に対して平行に近づく場合が正であり、上記正射影が＜０００１＞方向に対して平行に近づく場合が負である。
　なお、溝１６の側壁面１６ａは、実質的に{０３－３８}面であることがより好ましく、完全に{０３－３８}面であることがさらに好ましい。この場合には、チャネル移動度をより一層向上させることができる傾向にある。ここで、「実質的に{０３－３８}面である」とは、実質的に{０３－３８}面とみなせるオフ角の範囲に溝１６の側壁面１６ａが含まれていることを意味し、この場合のオフ角の範囲はたとえば{０３－３８}面に対するオフ角が±２°の範囲である。また、「完全に{０３－３８}面である」とは、溝１６の側壁面１６ａが、完全に{０３－３８}面に一致することを意味する。
　絶縁膜９１は、一方のｎ+ソース領域５の上面から、溝１６の側壁面１６ａ、底面１６ｂおよび側壁面１６ａを通って、他方のｎ+ソース領域５の上面にまで延在するように形成されている。絶縁膜９１は、たとえば二酸化珪素（ＳｉＯ2）からなっている。
　絶縁膜９１の厚さは、２５ｎｍ以上７０ｎｍ以下であることが好ましい。絶縁膜９１の厚さが２５ｎｍ以上７０ｎｍ以下である場合には、実施の形態１のＩＧＢＴの動作中における絶縁破壊の発生を抑制することができるとともに、ゲート電極９３に印加されるゲート電圧を小さく抑えることができる傾向にある。
　ゲート電極９３は、一方のｎ+ソース領域５の上面から、溝１６の側壁面１６ａ、底面１６ｂおよび側壁面１６ａを通って、他方のｎ+ソース領域５の上面まで延在する絶縁膜９１に接触するようにして形成されている。
　ゲート電極９３は、たとえば、ｎ型不純物またはｐ型不純物が添加されたポリシリコン、またはＡｌなどの導電体から形成されるが、なかでも、ｐ型ポリシリコンから形成されていることが好ましい。ゲート電極９３がｐ型ポリシリコンから形成されている場合には、閾値電圧をプラス側にシフトさせやすくなって、実施の形態１のＩＧＢＴをノーマリーオフ型とすることができる傾向にある。なお、ｐ型ポリシリコンとしては、たとえば、多数キャリアが正孔であるポリシリコンを用いることができる。なお、ゲート電極９３にｎ型不純物またはｐ型不純物が添加されたポリシリコンを用いる場合には、ゲート電極９３は、たとえば、ポリシリコンにリンやヒ素などのｎ型不純物を１×１０18ｃｍ-3以上１×１０21ｃｍ-3以下、望ましくは５×１０19ｃｍ-3以上５×１０20ｃｍ-3以下の濃度に添加した後にｎ型不純物を活性化することによって、またはポリシリコンにボロンなどのｐ型不純物を１×１０18ｃｍ-3以上１×１０21ｃｍ-3以下、望ましくは５×１０19ｃｍ-3以上５×１０20ｃｍ-3以下の濃度に添加した後にｐ型不純物を活性化することによって作製することができる。
　ソース電極９２は、ｎ+ソース領域５の上面から、溝１６から離れる向きに延在し、ｐ+領域６の上面を通って、ｐ+領域６の上面に設けられた絶縁膜９１の上面まで達している。
　ソース電極９２は、たとえば、ＮｉxＳｉy（ニッケルシリサイド）などのｎ+ソース領域５とオーミックコンタクト可能な材料から形成される。
　ソース電極９２の表面の平面形状は、ストライプ状またはハニカム状であることが好ましい。ソース電極９２の表面の平面形状がストライプ状またはハニカム状である場合には、チャネル電子やバルク中の電子移動度の異方性の影響を受けにくく安定した動作特性が得られることや、チャネル充填を高くすることによる低損失化が得られる傾向にある。
　ドレイン電極９６は、ｐ+型炭化珪素基板１のｎ-型ドリフト層３が形成される側とは反対側の主面に接触して形成されている。ドレイン電極９６は、たとえばＮｉxＳｉyまたはＴｉＡｌＳｉ合金などのｐ+型炭化珪素基板１とオーミックコンタクト可能な材料から形成されており、ｐ+型炭化珪素基板１と電気的に接続されている。
　次に、実施の形態１のＩＧＢＴの動作について説明する。図１を参照して、ゲート電極９３に印加される電圧が閾値電圧未満の状態、すなわちオフ状態では、ドレイン電極９６に電圧を印加した場合でも、絶縁膜９１の直下に位置するｐ型ボディ領域４とｎ+ソース領域５との間のｐｎ接合が逆バイアスとなり、非導通状態となる。
　一方、ゲート電極９３に閾値電圧以上の電圧を印加した場合には、絶縁膜９１と接触するｐ型ボディ領域４の領域であるチャネル領域において、反転層が形成される。これにより、ｎ+ソース領域５と、ｐボディ領域４と、ｎ-型ドリフト層３とが電気的に接続され、ソース電極９２とドレイン電極９６との間に電流が流れる。
　実施の形態１のＩＧＢＴにおいては、チャネル領域となる溝１６の側壁面１６ａのｐボディ領域４の表面は｛０００１｝面に対するオフ角が５０°以上６５°以下である表面とされている。これにより、ｐボディ領域４のｐ型不純物濃度を５×１０16ｃｍ-3以上と高濃度にして閾値電圧をプラス側にシフトさせた場合でもチャネル領域におけるキャリア（電子）の移動度（チャネル移動度）の低下を抑制することができる。そのため、実施の形態１のＩＧＢＴにおいては、チャネル移動度の低下を抑制しつつ、閾値電圧をプラス側にシフトさせ、ノーマリーオフ型に近づいた、あるいはノーマリーオフ型のＩＧＢＴとされている。
　ここで、絶縁膜９１が接するｐボディ領域４の表面に反転層が形成される閾値電圧は、２５℃以上１００℃以下の温度範囲において、２Ｖ以上であることが好ましい。この場合には、ＩＧＢＴが通常の動作温度において、より確実にノーマリーオフの状態を維持することができる傾向にある。
　また、閾値電圧は、１００℃の温度において３Ｖ以上であることが好ましい。この場合には、ＩＧＢＴの動作温度が高温であるときでも、より確実にノーマリーオフの状態を維持することができる傾向にある。
　また、閾値電圧は、２００℃の温度において１Ｖ以上であることが好ましい。この場合には、ＩＧＢＴの動作温度が高温であるときでも、より確実にノーマリーオフの状態を維持することができる傾向にある。
　また、閾値電圧の温度依存性は、－１０ｍＶ／℃以上であることが好ましい。この場合には、ＩＧＢＴをより安定してノーマリーオフの状態を維持することができる傾向にある。なお、本明細書において、「閾値電圧の温度依存性」は、ＩＧＢＴの動作温度の変化量に対する閾値電圧の変化量の割合（（閾値電圧の変化量）／（ＩＧＢＴの動作温度の変化量））を意味する。
　また、２５℃における電子のチャネル移動度は、３０ｃｍ2／Ｖｓ以上であることが好ましい。この場合には、ＩＧＢＴのオン抵抗を十分に抑制することができる傾向にある。
　また、１００℃における電子のチャネル移動度は、５０ｃｍ2／Ｖｓ以上であることが好ましい。この場合には、ＩＧＢＴの動作温度が高温である場合でも、ＩＧＢＴのオン抵抗を十分に抑制することができる傾向にある。
　また、１５０℃における電子のチャネル移動度は、４０ｃｍ2／Ｖｓ以上であることが好ましい。この場合には、ＩＧＢＴの動作温度がさらに高温である場合でも、ＩＧＢＴのオン抵抗を十分に抑制することができる傾向にある。
　また、電子のチャネル移動度の温度依存性は、－０．３ｃｍ2／Ｖｓ℃以上であることが好ましい。この場合には、ＩＧＢＴのオン抵抗をより安定して抑制することができる傾向にある。なお、本明細書において、「電子のチャネル移動度の温度依存性」は、ＩＧＢＴの動作温度の変化量に対する電子のチャネル移動度の変化量の割合（（電子のチャネル移動度の変化量）／（ＩＧＢＴの動作温度の変化量））を意味する。
　また、ｐボディ領域４と絶縁膜９１との界面におけるバリアハイトは、２．２ｅＶ以上２．６ｅＶ以下であることが好ましい。この場合には、リーク電流を抑制しつつ、高いチャネル移動度を確保することができる傾向にある。なお、本明細書において、「バリアハイト」とは、ｐボディ領域４の伝導帯と絶縁膜９１の伝導帯との間のバンドギャップの大きさのことである。
　また、チャネル抵抗は、ドリフト抵抗よりも小さいことが好ましい。この場合には、ＩＧＢＴのオン抵抗を十分に抑制することができる傾向にある。なお、本明細書において、「チャネル抵抗」とは、オン状態において、ｐボディ領域４に形成されるチャネル領域の抵抗値のことである。また、本明細書において、「ドリフト抵抗」は、オン状態において、チャネル領域以外のｎ-型ドリフト層３の抵抗値のことである。
　以下、図２～図７の模式的断面図を参照して、実施の形態１のＩＧＢＴの製造方法の一例について説明する。まず、図２に示すように、ｐ+型炭化珪素基板１の主面上に、ｎ+型電界停止層２およびｎ-型ドリフト層３をこの順序でエピタキシャル成長させる。
　ここで、ｐ+型炭化珪素基板１の主面は、｛０００１｝面に対するオフ角が５０°以上６５°以下となる表面に対して垂直となる面方位の表面が選択される。
　次に、図３に示すように、ｎ-型ドリフト層３の一部を除去することによって溝１６を形成する。
　ここで、溝１６は、図３に示すように、ｎ-型ドリフト層３の上面において溝１６が形成されない領域にレジストなどのマスク層１７を形成した後に、ｎ-型ドリフト層３の一部をその厚さ方向にエッチングすることによって形成される。これにより、溝１６の側壁面１６ａが、｛０００１｝面に対するオフ角が５０°以上６５°以下となる表面となる。
　エッチングの方法としては、たとえば、反応性イオンエッチング（ＲＩＥ）を用いることでき、特に誘導結合プラズマ（ＩＣＰ）ＲＩＥを用いることが好ましい。エッチングとしては、たとえば、反応ガスとしてＳＦ6またはＳＦ6とＯ2との混合ガスを用いたＩＣＰ－ＲＩＥを用いることができる。このようなエッチングにより、溝１６が形成されるべき領域に、側壁面１６ａがｐ+型炭化珪素基板１の主面に対してほぼ垂直な側壁面１６ａを有する溝１６を形成することができる。
　次に、図４に示すように、ｎ-型ドリフト層３に、ｐボディ領域４、ｎ+ソース領域５およびｐ+領域６を形成する。
　ここで、ｐボディ領域４、ｎ+ソース領域５およびｐ+領域６は、それぞれ、たとえば以下のようにして製造することができる。
　まず、ｐボディ領域４を形成するためのイオン注入が実施される。具体的には、たとえばＡｌ（アルミニウム）イオンがｎ-型ドリフト層３に注入されることにより、ｐボディ領域４が形成される。
　次に、ｎ+ソース領域５を形成するためのイオン注入が行なわれる。具体的には、たとえばＰ（リン）イオンがｐボディ領域４に注入されることにより、ｐ型ボディ領域４内にｎ+ソース領域５が形成される。
　さらに、ｐ+領域６を形成するためのイオン注入が実施される。具体的には、たとえばＡｌイオンがｐボディ領域４に注入されることにより、ｐボディ領域４内にｐ+領域６が形成される。
　上記のイオン注入は、たとえば、マスク層１７を除去した後に、ｎ-型ドリフト層３の主面上に二酸化珪素（ＳｉＯ2）からなり、イオン注入を実施すべき所望の領域に開口を有するマスク層を形成して実施することができる。
　次に、上記のｐボディ領域４、ｎ+ソース領域５およびｐ+領域６について熱処理を行なう。ここで、熱処理は、たとえば、ｐボディ領域４、ｎ+ソース領域５およびｐ+領域６の形成後のｐ+型炭化珪素基板１をアルゴンなどの不活性ガス雰囲気中において１７００℃に加熱し、３０分間保持することなどにより行なうことができる。これにより、ｐボディ領域４、ｎ+ソース領域５およびｐ+領域６に注入された不純物が活性化する。
　次に、図５に示すように、絶縁膜９１を形成する。ここで、絶縁膜９１は、たとえば、上記の熱処理後のｐ+型炭化珪素基板１を酸素雰囲気中において１３００℃に加熱して６０分間保持することにより行なうことができる。
　次に、絶縁膜９１の形成後のｐ+型炭化珪素基板１を一酸化窒素（ＮＯ）ガス雰囲気中において熱処理する。この熱処理の条件としては、たとえば、ＮＯガス雰囲気中において、１１００℃以上１３００℃以下の温度で、ｐ+型炭化珪素基板１を１時間程度保持する
条件を用いることができる。
　このＮＯガス雰囲気中における熱処理により、絶縁膜９１とｐボディ領域４との界面領域に窒素原子を導入することができる。これにより、絶縁膜９１とｐボディ領域４との界面領域における界面準位の形成を抑制することができるため、ＩＧＢＴのチャネル移動度を向上させることができる。
　なお、上記においては、ＮＯガス雰囲気中において熱処理を行なう場合について説明したが、絶縁膜９１とｐボディ領域４との界面領域に窒素原子を導入することができれば、ＮＯガスに限らず、他のガスを用いてもよいことは言うまでもない。
　次に、上記の熱処理後のｐ+型炭化珪素基板１をＡｒ（アルゴン）ガス雰囲気中において熱処理する。この熱処理の条件としては、たとえば、Ａｒガス雰囲気中において、ＮＯガス雰囲気中における熱処理の温度よりも高い温度であって、絶縁膜９１の融点未満の温度で１時間程度保持する条件を用いることができる。
　これにより、絶縁膜９１とｐボディ領域４との界面領域における界面準位の形成をさらに抑制することができるため、ＩＧＢＴのチャネル移動度を向上させることができる。
　なお、上記においては、雰囲気ガスとしてＡｒガスを用いる場合について説明したが、Ａｒガスに代えて窒素ガスなどの他の不活性ガスを用いてもよいことは言うまでもない。
　特に、Ａｒガス雰囲気中における熱処理は、ＮＯガス雰囲気中における熱処理の温度よりも高い温度であることが好ましい。これにより、絶縁膜９１とｐボディ領域４との界面領域に残存した格子間原子としての炭素原子を、ｎ-型ドリフト層３の内部に有効に拡散することができる。そのため、ＩＧＢＴのチャネル移動度を一層向上することができる。
　たとえば、ＮＯガス雰囲気中における熱処理の温度を９００℃以上１４００℃以下とし、Ａｒガス雰囲気中における熱処理の温度をＮＯガス雰囲気中における熱処理の温度よりも高く、かつ１０００℃以上１５００℃以下とすることができる。
　次に、ゲート電極９３、ソース電極９２、層間絶縁膜９４、ソース配線９５およびドレイン電極９６を形成する工程が行なわれる。
　この工程では、まず、たとえば、ＣＶＤ法、フォトリソグラフィおよびエッチングなどにより、ｐ型ポリシリコンからなるゲート電極９３を形成する。そして、ｐ+型炭化珪素基板１の裏面に蒸着法によりニッケル（Ｎｉ）膜を形成した後に、Ｎｉ膜を加熱してシリサイド化することによりドレイン電極９６を形成する。
　次に、図６に示すように、ゲート電極９３および絶縁膜９１を覆うようにして、層間絶縁膜９４を形成する工程が行なわれる。ここで、層間絶縁膜９４を形成する工程は、たとえば、プラズマＣＶＤ法により二酸化珪素（ＳｉＯ2）膜を約１μｍの厚さに形成することにより行なうことができる。
　次に、図７に示すように、ソース電極９２を形成する工程が行なわれる。ここで、ソース電極９２を形成する工程は、たとえば、フォトリソグラフィおよびエッチングにより層間絶縁膜９４の一部に開口部を設けた後に、蒸着法によりニッケル（Ｎｉ）膜を形成し、その後、Ｎｉ膜を加熱してシリサイド化することにより行なうことができる。
　次に、ソース電極９２および層間絶縁膜９４を覆うようにしてソース配線９５を形成する工程が行なわれる。ここで、ソース配線９５は、たとえば、ソース電極９２および層間絶縁膜９４を覆うようにＡｌ膜を形成することにより行なうことができる。これにより、実施の形態１のＩＧＢＴを作製することができる。
　＜実施の形態２＞
　図８に、本発明のＩＧＢＴの他の一例である実施の形態２のＩＧＢＴの模式的な断面図を示す。実施の形態２のＩＧＢＴは、ｐ+型炭化珪素基板１の主面上にｎ+型電界停止層２が設けられていない点で実施の形態１のＩＧＢＴと異なっている。
　実施の形態２のＩＧＢＴにおいても、チャネル領域となる溝１６の側壁面１６ａにおけるｐボディ領域４の表面は、｛０００１｝面に対するオフ角が５０°以上６５°以下の表面であって、ｐボディ領域４のｐ型不純物濃度が５×１０16ｃｍ-3以上であることから、閾値電圧の設定の自由度を高めることができるとともに、チャネル移動度の大幅な低下を抑制することができる。
　本実施の形態における上記以外の説明は、実施の形態１と同様であるため、その説明については省略する。
　＜実施の形態３＞
　図９に、本発明のＩＧＢＴの他の一例である実施の形態３のＩＧＢＴの模式的な断面図を示す。実施の形態３のＩＧＢＴは、溝１６の側壁面１６ａがｐ+型炭化珪素基板１の主面に対して傾斜していることを特徴としている。
　実施の形態３のＩＧＢＴにおいても、チャネル領域となる溝１６の側壁面１６ａにおけるｐボディ領域４の表面は、｛０００１｝面に対するオフ角が５０°以上６５°以下の表面であって、ｐボディ領域４のｐ型不純物濃度が５×１０16ｃｍ-3以上であることから、閾値電圧の設定の自由度を高めることができるとともに、チャネル移動度の大幅な低下を抑制することができる。
　ここで、ｐ+型炭化珪素基板１の主面のオフ方位と＜０１－１０＞方向との為す角が５°以下であることが好ましい。＜０１－１０＞方向はｐ+型炭化珪素基板１の主面の代表的なオフ方位であるため、ｐ+型炭化珪素基板１の製造工程におけるスライス加工のばらつき等によるオフ方位のばらつきを＜０１－１０＞方向に対して５°以下とすることによりｐ+型炭化珪素基板１の主面上へのｎ+型電界停止層２およびｎ-型ドリフト層３をエピタキシャル成長により容易に形成することができる傾向にある。
[規則91に基づく訂正 19.03.2012]　
　また、ｐ+型炭化珪素基板１の主面のオフ方位と＜－２１１０＞方向との為す角が５°以下であることが好ましい。＜－２１１０＞方向は、＜０１－１０＞方向と同様にｐ+型炭化珪素基板１の主面の代表的なオフ方位であるため、ｐ+型炭化珪素基板１の製造工程におけるスライス加工のばらつき等によるオフ方位のばらつきを＜－２１１０＞方向に対して５°以下とすることによりｐ+型炭化珪素基板１の主面上へのｎ+型電界停止層２およびｎ-型ドリフト層３をエピタキシャル成長により容易に形成することができる傾向にある。
　また、ｐ+型炭化珪素基板１の主面は、ｐ+型炭化珪素基板１を構成する炭化珪素のカーボン面側の主面であることが好ましい。ｐ+型炭化珪素基板１の主面をカーボン面側の主面とすることによって、ｎ+型電界停止層２およびｎ-型ドリフト層３をそれぞれエピタキシャル成長させたときのｐ+型炭化珪素基板１の主面の傾き（オフ角）を小さくすることができる。そのため、ｐ+型炭化珪素基板１の主面に対して傾斜している溝１６の側壁面１６ａのたとえば断面において対向している２つの面の面方位差を小さくすることができる傾向にある。なお、六方晶の単結晶炭化珪素の（０００１）面はシリコン面と定義され、（０００－１）面はカーボン面と定義される。
　以下、図１０～図１５の模式的断面図を参照して、実施の形態３のＩＧＢＴの製造方法の一例について説明する。まず、図１０に示すように、ｐ+型炭化珪素基板１の主面上にｎ+型電界停止層２およびｎ-型ドリフト層３をこの順序でエピタキシャル成長させた後にマスク層１７を形成する。
　ここで、マスク層１７は、溝１６の形成箇所に相当する箇所に、傾斜面１７ａを有するように形成される。マスク層１７の傾斜面１７ａは、後述するｎ-型ドリフト層３の表面のエッチングによって溝１６の傾斜する側壁面１６ａ（｛０００１｝面に対するオフ角が５０°以上６５°以下である表面）が現れるように形成される。
　次に、上記のような形状を有するマスク層１７をマスクとしてｎ-型ドリフト層３のエッチングを行なうことによって、図１１に示すように、ｎ-型ドリフト層３の表面に側壁面１６ａを有する溝１６を形成する。その後、マスク層１７は除去される。ここで、ｎ-型ドリフト層３のエッチングは、たとえば、異方性の高いドライエッチングまたは熱エッチングなどにより行なうことができる。
　次に、図１２に示すように、ｎ-型ドリフト層３に、ｐボディ領域４、ｎ+ソース領域５およびｐ+領域６を形成する。そして、ｐボディ領域４、ｎ+ソース領域５およびｐ+領域６について熱処理を行なうことによって、ｐボディ領域４、ｎ+ソース領域５およびｐ+領域６のそれぞれにおける不純物の活性化を行なう。
　次に、図１３に示すように、絶縁膜９１を形成する。そして、絶縁膜９１の形成後のｐ+型炭化珪素基板１をＮＯガス雰囲気中において熱処理し、その後、ｐ+型炭化珪素基板１をＡｒアルゴンガス雰囲気中において熱処理する。
　次に、ゲート電極９３、ソース電極９２、層間絶縁膜９４、ソース配線９５およびドレイン電極９６を形成する工程が行なわれる。そして、ｐ+型炭化珪素基板１の裏面に蒸着法によりニッケル（Ｎｉ）膜を形成した後に、Ｎｉ膜を加熱してシリサイド化することによりドレイン電極９６を形成する。
　次に、図１４に示すように、ゲート電極９３および絶縁膜９１を覆うようにして、層間絶縁膜９４を形成する工程が行なわれる。ここで、層間絶縁膜９４を形成する工程は、たとえば、プラズマＣＶＤ法により二酸化珪素（ＳｉＯ2）膜を約１μｍの厚さに形成することにより行なうことができる。
　次に、図１５に示すように、ソース電極９２を形成する工程が行なわれる。ここで、ソース電極９２を形成する工程は、たとえば、フォトリソグラフィおよびエッチングにより層間絶縁膜９４の一部に開口部を設けた後に、蒸着法によりニッケル（Ｎｉ）膜を形成し、その後、Ｎｉ膜を加熱してシリサイド化することにより行なうことができる。
　次に、ソース電極９２および層間絶縁膜９４を覆うようにしてソース配線９５を形成する工程が行なわれる。ここで、ソース配線９５は、たとえば、ソース電極９２および層間絶縁膜９４を覆うようにＡｌ膜を形成することにより行なうことができる。これにより、実施の形態３のＩＧＢＴを作製することができる。
　本実施の形態における上記以外の説明は、実施の形態１および実施の形態２と同様であるため、その説明については省略する。
　＜実施の形態４＞
　図１６に、本発明のＩＧＢＴの他の一例である実施の形態４のＩＧＢＴの模式的な断面図を示す。実施の形態４のＩＧＢＴは、ｐ+型炭化珪素基板１の主面上にｎ+型電界停止層２が設けられていない点で実施の形態３のＩＧＢＴと異なっている。
　実施の形態４のＩＧＢＴにおいても、チャネル領域となる溝１６の側壁面１６ａにおけるｐボディ領域４の表面は、｛０００１｝面に対するオフ角が５０°以上６５°以下の表面であって、ｐボディ領域４のｐ型不純物濃度が５×１０16ｃｍ-3以上であることから、閾値電圧の設定の自由度を高めることができるとともに、チャネル移動度の大幅な低下を抑制することができる。
　本実施の形態における上記以外の説明は、実施の形態１～３と同様であるため、その説明については省略する。
　＜実施の形態５＞
　図１７に、本発明のＩＧＢＴの他の一例である実施の形態５のＩＧＢＴの模式的な断面図を示す。実施の形態５のＩＧＢＴは、溝１６の側壁面１６ａがｐ+型炭化珪素基板１の主面に対して傾斜しているとともに、側壁面１６ａから延在する底面１６ｂを有していることを特徴としている。
　実施の形態５のＩＧＢＴにおいても、チャネル領域となる溝１６の側壁面１６ａにおけるｐボディ領域４の表面は、｛０００１｝面に対するオフ角が５０°以上６５°以下の表面であって、ｐボディ領域４のｐ型不純物濃度が５×１０16ｃｍ-3以上であることから、閾値電圧の設定の自由度を高めることができるとともに、チャネル移動度の大幅な低下を抑制することができる。
[規則91に基づく訂正 19.03.2012]　
　以下、図２および図１８～図２４の模式的断面図を参照して、実施の形態５のＩＧＢＴの製造方法の一例について説明する。まず、図２に示すように、ｐ+型炭化珪素基板１の主面上にｎ+型電界停止層２およびｎ-型ドリフト層３をこの順序でエピタキシャル成長させる。
　次に、図１８に示すように、ｎ-型ドリフト層３に、ｐボディ領域４、ｎ+ソース領域５およびｐ+領域６を形成する。
　次に、図１９に示すように、溝１６の形成領域に対応する領域に開口部を設けたマスク層１７を形成した後に、ｎ-型ドリフト層３の一部をその厚さ方向にエッチングすることによって溝１６を形成する。
　次に、図２０に示すように、マスク層１７をマスクとして用いて、溝１６の側壁面１６ａに｛０００１｝面に対するオフ角が５０°以上６５°以下である表面が現れる熱エッチング工程を行なう。
　ここで、熱エッチング工程は、たとえば、酸素ガスと塩素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、たとえば７００℃以上１０００℃以下として図２０に示す溝１６の側壁面１６ａのエッチング(熱エッチング）を行なうことにより、図２０に示すようにｐ+型炭化珪素基板１の主面に対して傾斜した側壁面１６ａを有する溝１６を形成することができる。
　ここで、上記の熱エッチング工程においては、酸素ガスに対する塩素ガスの流量比率（（塩素ガス流量）／（酸素ガス流量））を、０．５以上４以下とすることが好ましく、１以上２以下とすることがより好ましい。
　また、上記の酸素ガスと塩素ガスとの混合ガスには、酸素ガスと塩素ガス以外にもキャリアガスを含んでいてもよい。キャリアガスとしては、たとえば、窒素（Ｎ2）ガス、アルゴンガスおよびヘリウムガスからなる群から選択された少なくとも１種などを用いることができる。
　また、上記のように、熱エッチング工程における熱処理温度を７００℃以上１０００℃以下とした場合には、熱エッチング速度は、たとえば７０μｍ／ｈｒ程度となる。
　さらに、マスク層１７に二酸化珪素（ＳｉＯ2）を用いた場合には、二酸化珪素に対する炭化珪素のエッチング選択比を極めて大きくすることができるため、熱エッチング工程中にＳｉＯ2からなるマスク層１７は実質的にエッチングされない傾向にある。
　なお、上記の熱エッチング工程により溝１６の側壁面１６ａに現れる結晶面はたとえば{０３－３－８}面となっている。すなわち、上記の熱エッチング工程においては、エッチング速度の最も遅い結晶面である{０３－３－８}面が溝１６の側壁面１６ａとして自己形成される。
　次に、図２１に示すようにマスク層１７を除去した後に、ｐボディ領域４、ｎ+ソース領域５およびｐ+領域６について熱処理を行なうことによって、ｐボディ領域４、ｎ+ソース領域５およびｐ+領域６のそれぞれにおける不純物の活性化を行なう。
　次に、図２２に示すように、絶縁膜９１を形成する。そして、絶縁膜９１の形成後のｐ+型炭化珪素基板１をＮＯガス雰囲気中において熱処理し、その後、ｐ+型炭化珪素基板１をＡｒアルゴンガス雰囲気中において熱処理する。
　次に、ゲート電極９３、ソース電極９２、層間絶縁膜９４、ソース配線９５およびドレイン電極９６を形成する工程が行なわれる。そして、ｐ+型炭化珪素基板１の裏面に蒸着法によりニッケル（Ｎｉ）膜を形成した後に、Ｎｉ膜を加熱してシリサイド化することによりドレイン電極９６を形成する。
　次に、図２３に示すように、ゲート電極９３および絶縁膜９１を覆うようにして、層間絶縁膜９４を形成する工程が行なわれる。ここで、層間絶縁膜９４を形成する工程は、たとえば、プラズマＣＶＤ法により二酸化珪素（ＳｉＯ2）膜を約１μｍの厚さに形成することにより行なうことができる。
　次に、図２４に示すように、ソース電極９２を形成する工程が行なわれる。ここで、ソース電極９２を形成する工程は、たとえば、フォトリソグラフィおよびエッチングにより層間絶縁膜９４の一部に開口部を設けた後に、蒸着法によりニッケル（Ｎｉ）膜を形成し、その後、Ｎｉ膜を加熱してシリサイド化することにより行なうことができる。
　次に、ソース電極９２および層間絶縁膜９４を覆うようにしてソース配線９５を形成する工程が行なわれる。ここで、ソース配線９５は、たとえば、ソース電極９２および層間絶縁膜９４を覆うようにＡｌ膜を形成することにより行なうことができる。これにより、実施の形態５のＩＧＢＴを作製することができる。
　本実施の形態における上記以外の説明は、実施の形態１～４と同様であるため、その説明については省略する。
　＜実施の形態６＞
　図２５に、本発明のＩＧＢＴの他の一例である実施の形態６のＩＧＢＴの模式的な断面図を示す。実施の形態６のＩＧＢＴは、ｐ+型炭化珪素基板１の主面上にｎ+型電界停止層２が設けられていない点で実施の形態５のＩＧＢＴと異なっている。
　実施の形態６のＩＧＢＴにおいても、チャネル領域となる溝１６の側壁面１６ａにおけるｐボディ領域４の表面は、｛０００１｝面に対するオフ角が５０°以上６５°以下の表面であって、ｐボディ領域４のｐ型不純物濃度が５×１０16ｃｍ-3以上であることから、閾値電圧の設定の自由度を高めることができるとともに、チャネル移動度の大幅な低下を抑制することができる。
　本実施の形態における上記以外の説明は、実施の形態１～５と同様であるため、その説明については省略する。
　ｐボディ領域におけるｐ型不純物濃度と閾値電圧との関係を確認する実験を行なった。具体的には、まず、上記実施の形態１と同様にＮＯアニール工程およびＡｒアニール工程を含むプロセスにより、溝の側壁面の面方位が（０３－３－８）である実験用のＩＧＢＴ（サンプル）を作製した。ここで、ｐボディ領域のｐ型不純物濃度の異なる複数のサンプルを作製した。そして、各サンプルについて閾値電圧を測定した。その結果を図２６に示す。図２６において、横軸はｐボディ領域のｐ型不純物濃度ＮA（ｃｍ-3）を示し、縦軸は閾値電圧Ｖth（Ｖ）を示している。
　また、図２６の丸印が実験の結果得られたデータ点である。また、図２６における曲線は、ｐボディ領域のｐ型不純物濃度と閾値電圧との関係の理論曲線である。理論曲線は、以下の式（１）に対応するものである。なお、式（１）において、ｎiは真性キャリア密度、Ｃoxは酸化膜容量、φmおよびφsは、それぞれ金属および半導体の仕事関数、ΔＶQeffは実効固定電荷による電圧シフト成分を示す。また、Ｑは電気素量を示す(Ｑ＝１．６×１０-19Ｃ)。ここでは、実験結果より、ΔＶQeff＝－１．９Ｖとした。
Figure JPOXMLDOC01-appb-M000001
　図２６に示すように、実験により得られたデータ点は理論曲線に沿って分布している。そして、図２６に示す結果から、ｐボディ領域におけるｐ型不純物濃度を８×１０16ｃｍ-3以上とすることにより、安定してプラスの閾値電圧が得られるため、ノーマリーオフを達成できると考えられる。
　ｐボディ領域のｐ型不純物濃度とチャネル移動度との関係を調査する実験を行なった。実験の手順は以下の通りである。
　まず、実施例１と同様にして、ＮＯアニール工程およびＡｒアニール工程を含むプロセスにより、溝の側壁面の面方位が（０３－３－８）である実験用のＩＧＢＴ（サンプル）を作製した。このとき、ｐボディ領域におけるｐ型不純物濃度を２×１０16ｃｍ-3～１×１０17ｃｍ-3の範囲で変化させた複数のサンプルを作製した。なお、絶縁膜の形成は、酸素雰囲気中で１２００～１３００℃に加熱し、約６０分間保持することにより行なった。その後、ＮＯ雰囲気中で１１００～１２００℃に加熱し、約６０分間保持することによりＮＯアニール処理を実施した。さらにその後、Ａｒ雰囲気中で１２００～１３００℃に加熱し、約６０分間保持することによりＡｒアニール処理を実施した（実施例のＩＧＢＴ）。
　一方、比較のため、溝の側壁面の面方位が（０００１）であるＩＧＢＴを作製した（比較例のＩＧＢＴ）。
　そして、実施例のＩＧＢＴと、比較例のＩＧＢＴのそれぞれのチャネル移動度を測定した。図２７に、実施例のＩＧＢＴのｐボディ領域のｐ型不純物濃度とチャネル移動度との関係を示し、図２８に、比較例のＩＧＢＴのｐボディ領域のｐ型不純物濃度とチャネル移動度との関係を示す。図２７および図２８において、横軸はｐ型ボディ領域のｐ型不純物のｐ型不純物濃度ＮA（ｃｍ-3）を示し、縦軸はチャネル移動度（ｃｍ2／Ｖｓ）を示している。
　図２７に示すように、溝の側壁面の面方位が（０３－３－８）である実施例のＩＧＢＴにおいては、ｐボディ領域のｐ型不純物濃度が２×１０16ｃｍ-3から１×１０17ｃｍ-3に上昇した場合でも、チャネル移動度はほとんど低下していないことが確認された。
　一方、図２８に示すように、溝の側壁面の面方位が（０００１）である比較例のＩＧＢＴにおいては、ｐボディ領域のｐ型不純物濃度が２×１０16ｃｍ-3から１×１０17ｃｍ-3に上昇した場合には、チャネル移動度が２５％程度低下していることが確認された。
　さらに、図２７の縦軸および図２８の縦軸に示されるように、実施例のＩＧＢＴのチャネル移動度は、比較例のＩＧＢＴのチャネル移動度と比べて、その絶対値が大幅に高くなっていることが確認された。したがって、実施例のＩＧＢＴは、比較例のＩＧＢＴと比較してチャネル移動度が大きく、ｐボディ領域におけるｐ型不純物濃度が高くなるにつれて、実施例のＩＧＢＴのチャネル移動度と比較例のＩＧＢＴのチャネル移動度との差が大きくなることがわかる。
　以上の実験結果より、実施例のＩＧＢＴによれば、チャネル移動度の低下を抑制しつつ閾値電圧をプラス側にシフト可能であることが確認された。
　実施例のＩＧＢＴの閾値電圧について調査する実験を行なった。具体的には、まず、上記の実施例１と同様にして、溝の側壁面の面方位が（０３－３－８）である実験用のＩＧＢＴ（実施例のＩＧＢＴ）を作製した。そして、実施例のＩＧＢＴについて、ゲート電圧を変化させたときのドレイン電流量の値を測定した。このとき、同一の測定結果について、ドレイン電流量をｌｏｇスケールとリニアスケールとの２通りでプロットし、閾値電圧を求めた。そのプロットにより作製されたグラフを図２９に示す。
　なお、図２９の横軸はゲート電圧（ＶＧ）を示し、左縦軸はｌｏｇスケールのドレイン電流（log　Id）量（Ａ）を示し、右縦軸はリニアスケールのドレイン電流（linear　Id）量（Ａ）を示している。また、図２９において、太線はｌｏｇスケールのドレイン電流（log　Id）量（Ａ）を示し、細線はリニアスケールのドレイン電流（linear　Id）量（Ａ）を示している。
　図２９に示すように、リニアスケールのドレイン電流量を示す曲線の直線部分を延長して得られる閾値電圧（図２９のＢ点）に比べて、ｌｏｇスケールのドレイン電流量を示す曲線から得られる閾値電圧（図２９のＡ点）は小さくなっていることが確認された。
　ここで、上記のｌｏｇスケールのドレイン電流量を示す曲線から得られた閾値電圧は、ゲート電圧を上昇させていった場合にｐボディ領域の絶縁膜に接する領域に最初に薄いチャネル領域（弱反転層）が形成される電圧を示している。本明細書においては、この弱反転層が形成されるゲート電圧を閾値電圧として取り扱う。
　実施例のＩＧＢＴの閾値電圧の温度依存性について調査する実験を行なった。具体的には、まず、上記の実施例１と同様にして、溝の側壁面の面方位が（０３－３－８）である実験用のＩＧＢＴ（実施例のＩＧＢＴ）を作製した。このとき、ｐボディ領域におけるｐ型不純物（Ａｌ）濃度が１×１０18ｃｍ-3（実施例Ａ）および５×１０17ｃｍ-3（実施例Ｂ）の２種類のＩＧＢＴを作製した。
　一方、比較のため、溝の側壁面の面方位を（０００１）としたこと以外は、実施例のＩＧＢＴと同様にして、実験用のＩＧＢＴ（比較例ＡのＩＧＢＴ）を作製した。比較例ＡのＩＧＢＴのｐボディ領域におけるｐ型不純物（Ａｌ）濃度は２×１０16ｃｍ-3とした。そして、室温（２５℃）～２００℃の温度範囲内において、実施例Ａ、Ｂおよび比較例ＡのそれぞれのＩＧＢＴの閾値電圧と温度との関係を調査した。その結果を図３０に示す。なお、図３０において、丸印は実施例ＡのＩＧＢＴの各温度（℃）における閾値電圧（Ｖ）を示し、四角印は実施例ＢのＩＧＢＴの各温度（℃）における閾値電圧（Ｖ）を示し、三角印は比較例ＡのＩＧＢＴの各温度（℃）における閾値電圧（Ｖ）を示している。
　図３０に示すように、実施例Ａおよび実施例ＢのＩＧＢＴの閾値電圧は比較例ＡのＩＧＢＴに比べて高く、室温（２５℃）以上１００℃以下の温度範囲においてはすべて２Ｖ以上となっており、安定してノーマリーオフの状態を維持することが可能となっていることが確認された。
　特に、実施例ＡのＩＧＢＴの閾値電圧は１００℃において３Ｖ以上、かつ２００℃において１Ｖ以上となっており、より高温においても安定してノーマリーオフの状態を維持することが可能となっていることが確認された。
　また、実施例ＡのＩＧＢＴおよび実施例ＢのＩＧＢＴにおいては、閾値電圧の温度依存性（図中の近似直線の傾き）がそれぞれ－７ｍＶ／℃および－６ｍＶ／℃となっており、それぞれ－１０ｍＶ／℃以上となっていることが確認された。
　別の観点から説明すると、実施例ＡのＩＧＢＴおよび実施例ＢのＩＧＢＴにおいては、それぞれ、閾値電圧の温度依存性（図中の近似直線の傾き）の絶対値が７ｍＶ／℃および６ｍＶ／℃となっており、それぞれ１０ｍＶ／℃以下となっていることから、安定してノーマリーオフの状態を維持することが可能となっていることが確認された。
　実施例のＩＧＢＴの電子のチャネル移動度の温度依存性について調査する実験を行なった。具体的には、まず、上記の実施例１と同様にして、溝の側壁面の面方位が（０３－３－８）である実験用のＩＧＢＴ（実施例ＣのＩＧＢＴ）を作製した。
[規則91に基づく訂正 19.03.2012]　
　一方、比較のため、溝の側壁面の面方位を（０００１）としたこと以外は、実施例のＩＧＢＴと同様にして、実験用のＩＧＢＴ（比較例ＢのＩＧＢＴ）を作製した。
[規則91に基づく訂正 19.03.2012]　
　そして、室温（２５℃）～２００℃の温度範囲内において、実施例Ｃおよび比較例ＢのそれぞれのＩＧＢＴの電子のチャネル移動度と温度との関係を調査した。その結果を図３１に示す。なお、図３１において、丸印は実施例ＣのＩＧＢＴの各温度（℃）における電子のチャネル移動度（ｃｍ2／Ｖｓ）を示し、三角印は比較例ＢのＩＧＢＴの各温度（℃）における電子のチャネル移動度（ｃｍ2／Ｖｓ）を示している。
　図３１に示すように、実施例ＣのＩＧＢＴのチャネル移動度は比較例ＢのＩＧＢＴのチャネル移動度に比べて高く、室温（２５℃）において３０ｃｍ2／Ｖｓ以上となっているだけでなく、１００℃において５０ｃｍ2／Ｖｓ以上となっていることが確認された。また、図３１に示す結果からは、実施例ＣのＩＧＢＴのチャネル移動度は、１５０℃において４０ｃｍ2／Ｖｓ以上になっていると考えられる。
　また、図３１に示すように、実施例ＣのＩＧＢＴのチャネル移動度の温度依存性は－０．１４ｃｍ2／Ｖｓ℃程度であり、－０．３ｃｍ2／Ｖｓ℃以上となっていることが確認された。別の観点から説明すると、実施例ＣのＩＧＢＴの電子のチャネル移動度の温度依存性の絶対値が０．３ｃｍ2／Ｖｓ℃以下となっているため、安定してＩＧＢＴのオン抵抗を抑制することが可能となっていることが確認された。
　実施例のＩＧＢＴのｐボディ領域におけるｐ型不純物（Ａｌ）濃度（ｃｍ-3）と閾値電圧（Ｖ）との関係を調査する実験を行なった。具体的には、まず、上記の実施例１と同様にして、溝の側壁面の面方位が（０３－３－８）である実験用のＩＧＢＴ（実施例のＩＧＢＴ）を作製した。また、ｐボディ領域におけるｐ型不純物（Ａｌ）の濃度の異なる５種類のサンプルを作製した。そして、５種類のサンプルのそれぞれの閾値電圧を調査した。その結果を図３２に示す。なお、図３２の横軸はｐボディ領域におけるｐ型不純物（Ａｌ）濃度（ｃｍ-3）を示し、縦軸は閾値電圧（Ｖ）を示している。
　図３２に示すように、ｐ型ボディ領域におけるｐ型不純物濃度を高くするにしたがって、閾値電圧が上昇することが確認された。図３２に示す結果からは、ｐボディ領域におけるｐ型不純物濃度が８×１０16ｃｍ-3以上３×１０18ｃｍ-3以下である領域においては閾値電圧が０～５Ｖ程度になると考えられる。
　また、上述のように、実施例のＩＧＢＴにおいては、チャネル移動度の低下を抑制しつつｐボディ領域におけるｐ型不純物濃度を上昇させることが可能であるため、ｐボディ領域におけるｐ型不純物濃度が８×１０16ｃｍ-3～３×１０18ｃｍ-3程度であっても十分なチャネル移動度を確保することができると考えられる。
　したがって、実施例のＩＧＢＴにおいては、ｐボディ領域におけるｐ型不純物濃度を８×１０16ｃｍ-3以上３×１０18ｃｍ-3以下とすることにより、珪素を半導体材料として用いた従来のＩＧＢＴと置き換えて使用することが容易であるとともに、安定してノーマリーオフ型である状態を維持することができることが確認された。また、ｐボディ領域におけるｐ型不純物濃度が高くなることによる大幅なチャネル移動度の低下を回避することも可能であると考えられる。
　今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　本発明は、ＩＧＢＴに利用することができる。
　１　ｐ+型炭化珪素基板、２　ｎ+型電界停止層、３　ｎ-型ドリフト層、４　ｐボディ領域、５　ｎ+ソース領域、６　ｐ+領域、１６　溝、１６ａ　側壁面、１６ｂ　底面、１７　マスク層、１７ａ　傾斜面、９１　絶縁膜、９２　ソース電極、９３　ゲート電極、９４　層間絶縁膜、９５　ソース配線、９６　ドレイン電極。

Claims (23)

  1. 　第１導電型の炭化珪素基板（１）と、
    　前記炭化珪素基板（１）の主面上に設けられた第２導電型の炭化珪素半導体層（３）と、
    　前記炭化珪素半導体層（３）に設けられた溝（１６）と、
    　前記炭化珪素半導体層（３）に設けられた第１導電型のボディ領域（４）と、
    　少なくとも前記溝（１６）の側壁面（１６ａ）を覆う絶縁膜（９１）と、を備え、
    　前記溝（１６）の前記側壁面（１６ａ）は、｛０００１｝面に対するオフ角が５０°以上６５°以下である表面であって、
    　前記溝（１６）の前記側壁面（１６ａ）は、前記ボディ領域（４）の表面を含み、
    　前記絶縁膜（９１）は、少なくとも前記溝（１６）の前記側壁面（１６ａ）における前記ボディ領域（４）の前記表面に接しており、
    　前記ボディ領域（４）における第１導電型不純物濃度が、５×１０16ｃｍ-3以上である、ＩＧＢＴ。
  2. 　前記ボディ領域（４）の前記炭化珪素基板（１）側と反対側の領域に設けられた第２導電型のソース領域（５）と、
    　前記ソース領域（５）上に設けられたソース電極（９２）と、
    　前記絶縁膜（９１）上に設けられたゲート電極（９３）と、
    　前記炭化珪素基板（１）の前記主面と反対側に設けられたドレイン電極（９６）と、を備え、
    　前記溝（１６）の前記側壁面（１６ａ）は、前記炭化珪素半導体層（３）まで到達しており、
    　前記溝（１６）の前記側壁面（１６ａ）は、前記ソース領域（５）と、前記ボディ領域（４）と、前記炭化珪素半導体層（３）とを含み、
    　前記ゲート電極（９３）の少なくとも一部が、前記溝（１６）の前記側壁面（１６ａ）における前記ボディ領域（４）の前記表面と前記絶縁膜（９１）を挟んで対向している、請求項１に記載のＩＧＢＴ。
  3. 　前記ソース電極（９２）の表面の平面形状は、ストライプ状またはハニカム状である、請求項２に記載のＩＧＢＴ。
  4. 　前記ゲート電極（９３）は、第１導電型または第２導電型のポリシリコンから形成されている、請求項２に記載のＩＧＢＴ。
  5. 　前記溝（１６）の前記側壁面（１６ａ）の＜０１－１０＞方向における｛０３－３８｝面に対するオフ角が－３°以上５°以下である、請求項１に記載のＩＧＢＴ。
  6. 　前記主面のオフ方位と＜０１－１０＞方向との為す角が５°以下である、請求項１に記載のＩＧＢＴ。
  7. 　前記主面のオフ方位と＜－２１１０＞方向とのなす角が５°以下である、請求項１に記載のＩＧＢＴ。
  8. 　前記主面は、前記炭化珪素基板（１）を構成する炭化珪素のカーボン面側の主面である、請求項１に記載のＩＧＢＴ。
  9. 　前記ボディ領域（４）における前記第１導電型不純物濃度が、１×１０20ｃｍ-3以下である、請求項１に記載のＩＧＢＴ。
  10. 　前記ボディ領域（４）における前記第１導電型不純物濃度が、８×１０16ｃｍ-3以上３×１０18ｃｍ-3以下である、請求項１に記載のＩＧＢＴ。
  11. 　前記絶縁膜（９１）の厚さが、２５ｎｍ以上７０ｎｍ以下である、請求項１に記載のＩＧＢＴ。
  12. 　前記第１導電型がｐ型であり、前記第２導電型がｎ型である、請求項１に記載のＩＧＢＴ。
  13. 　ノーマリーオフ型となっている、請求項１に記載のＩＧＢＴ。
  14. 　前記絶縁膜（９１）が接する前記ボディ領域（４）の前記表面に反転層が形成される閾値電圧が、２７℃以上１００℃以下の温度範囲において、２Ｖ以上である、請求項１に記載のＩＧＢＴ。
  15. 　前記閾値電圧が、１００℃において、３Ｖ以上である、請求項１４に記載のＩＧＢＴ。
  16. 　前記閾値電圧が、２００℃において、１Ｖ以上である、請求項１４に記載のＩＧＢＴ。
  17. 　前記閾値電圧の温度依存性が、－１０ｍＶ／℃以上である、請求項１４に記載のＩＧＢＴ。
  18. 　２５℃における電子のチャネル移動度が、３０ｃｍ2／Ｖｓ以上である、請求項１に記載のＩＧＢＴ。
  19. 　１００℃における電子のチャネル移動度が、５０ｃｍ2／Ｖｓ以上である、請求項１に記載のＩＧＢＴ。
  20. 　１５０℃における電子のチャネル移動度が、４０ｃｍ2／Ｖｓ以上である、請求項１に記載のＩＧＢＴ。
  21. 　電子のチャネル移動度の温度依存性が、－０．３ｃｍ2／Ｖｓ℃以上である、請求項１に記載のＩＧＢＴ。
  22. 　前記ボディ領域（４）と前記絶縁膜（９１）との界面におけるバリアハイトが、２．２ｅＶ以上２．６ｅＶ以下である、請求項１に記載のＩＧＢＴ。
  23. 　オン状態において、前記ボディ領域（４）に形成されるチャネル領域の抵抗値であるチャネル抵抗が、前記チャネル領域以外の前記炭化珪素半導体層（３）の抵抗値であるドリフト抵抗よりも小さい、請求項１に記載のＩＧＢＴ。
PCT/JP2012/051323 2011-03-30 2012-01-23 Ｉｇｂｔ Ceased WO2012132509A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CA2796994A CA2796994A1 (en) 2011-03-30 2012-01-23 Igbt
CN2012800011880A CN102859698A (zh) 2011-03-30 2012-01-23 Igbt
KR1020127019684A KR20130139739A (ko) 2011-03-30 2012-01-23 Ｉｇｂｔ
EP12764998.6A EP2693484A4 (en) 2011-03-30 2012-01-23 IGBT

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011073943A JP2012209422A (ja) 2011-03-30 2011-03-30 Ｉｇｂｔ
JP2011-073943 2011-03-30

Publications (1)

Publication Number Publication Date
WO2012132509A1 true WO2012132509A1 (ja) 2012-10-04

Family

ID=46926042

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/051323 Ceased WO2012132509A1 (ja) 2011-03-30 2012-01-23 Ｉｇｂｔ

Country Status (8)

Country Link
US (1) US8610131B2 (ja)
EP (1) EP2693484A4 (ja)
JP (1) JP2012209422A (ja)
KR (1) KR20130139739A (ja)
CN (1) CN102859698A (ja)
CA (1) CA2796994A1 (ja)
TW (1) TW201242009A (ja)
WO (1) WO2012132509A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8071308B2 (en) 2006-05-04 2011-12-06 Alere San Diego, Inc. Recombinase polymerase amplification
JP5668576B2 (ja) * 2011-04-01 2015-02-12 住友電気工業株式会社 炭化珪素半導体装置
US8686439B2 (en) * 2011-06-27 2014-04-01 Panasonic Corporation Silicon carbide semiconductor element
JP5751146B2 (ja) * 2011-11-24 2015-07-22 住友電気工業株式会社 半導体装置およびその製造方法
JP5772842B2 (ja) 2013-01-31 2015-09-02 株式会社デンソー 炭化珪素半導体装置
WO2014122919A1 (ja) 2013-02-05 2014-08-14 三菱電機株式会社 絶縁ゲート型炭化珪素半導体装置及びその製造方法
US9306061B2 (en) 2013-03-13 2016-04-05 Cree, Inc. Field effect transistor devices with protective regions
US9142668B2 (en) 2013-03-13 2015-09-22 Cree, Inc. Field effect transistor devices with buried well protection regions
US9240476B2 (en) 2013-03-13 2016-01-19 Cree, Inc. Field effect transistor devices with buried well regions and epitaxial layers
US9012984B2 (en) 2013-03-13 2015-04-21 Cree, Inc. Field effect transistor devices with regrown p-layers
US9570570B2 (en) * 2013-07-17 2017-02-14 Cree, Inc. Enhanced gate dielectric for a field effect device with a trenched gate
JP2015056544A (ja) * 2013-09-12 2015-03-23 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6367760B2 (ja) 2015-06-11 2018-08-01 トヨタ自動車株式会社 絶縁ゲート型スイッチング装置とその製造方法
CN105489644B (zh) * 2015-12-30 2019-01-04 杭州士兰集成电路有限公司 Igbt器件及其制作方法
JP6623772B2 (ja) * 2016-01-13 2019-12-25 富士電機株式会社 炭化珪素半導体装置の製造方法
JP6848316B2 (ja) * 2016-10-05 2021-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法
CN108183131A (zh) * 2017-12-05 2018-06-19 中国电子科技集团公司第五十五研究所 一种集成sbd结构的单侧mos型器件制备方法
CN108615707B (zh) * 2018-02-13 2020-08-28 株洲中车时代电气股份有限公司 一种具有折叠型复合栅结构的igbt芯片的制作方法
CN109037060A (zh) * 2018-07-19 2018-12-18 厦门芯代集成电路有限公司 一种能抑制沟道迁移率低下的igbt新结构的制备方法
DE102018123164B3 (de) * 2018-09-20 2020-01-23 Infineon Technologies Ag Halbleitervorrichtung, die eine graben-gatestruktur enthält, und herstellungsverfahren
KR102236398B1 (ko) 2020-09-22 2021-04-02 에스케이씨 주식회사 웨이퍼의 세정방법 및 불순물이 저감된 웨이퍼
JP2024130803A (ja) * 2023-03-15 2024-09-30 株式会社東芝 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261275A (ja) * 2001-03-05 2002-09-13 Shikusuon:Kk Ｍｏｓデバイス
JP2005317751A (ja) * 2004-04-28 2005-11-10 Mitsubishi Electric Corp 逆導通型半導体素子とその製造方法
JP2006228901A (ja) * 2005-02-16 2006-08-31 Fuji Electric Holdings Co Ltd 炭化珪素半導体素子の製造方法
JP2010040564A (ja) * 2008-07-31 2010-02-18 Sumitomo Electric Ind Ltd 炭化ケイ素半導体装置およびその製造方法
WO2010116886A1 (ja) * 2009-04-10 2010-10-14 住友電気工業株式会社 絶縁ゲート型バイポーラトランジスタ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7221010B2 (en) * 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
JP5017823B2 (ja) * 2005-09-12 2012-09-05 富士電機株式会社 半導体素子の製造方法
JP4046140B1 (ja) * 2006-11-29 2008-02-13 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US7982239B2 (en) * 2007-06-13 2011-07-19 Northrop Grumman Corporation Power switching transistors
JP2011029564A (ja) * 2009-07-29 2011-02-10 Sanyo Electric Co Ltd 半導体装置の製造方法及び半導体装置
US8415712B2 (en) * 2009-12-29 2013-04-09 Cambridge Semiconductor Limited Lateral insulated gate bipolar transistor (LIGBT)
US8264047B2 (en) * 2010-05-10 2012-09-11 Infineon Technologies Austria Ag Semiconductor component with a trench edge termination

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261275A (ja) * 2001-03-05 2002-09-13 Shikusuon:Kk Ｍｏｓデバイス
JP2005317751A (ja) * 2004-04-28 2005-11-10 Mitsubishi Electric Corp 逆導通型半導体素子とその製造方法
JP2006228901A (ja) * 2005-02-16 2006-08-31 Fuji Electric Holdings Co Ltd 炭化珪素半導体素子の製造方法
JP2010040564A (ja) * 2008-07-31 2010-02-18 Sumitomo Electric Ind Ltd 炭化ケイ素半導体装置およびその製造方法
WO2010116886A1 (ja) * 2009-04-10 2010-10-14 住友電気工業株式会社 絶縁ゲート型バイポーラトランジスタ

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
See also references of EP2693484A4
SEI-HYUNG RYU ET AL.: "Critical issues for MOS Based Power Devices in 4H-SiC", MATERIALS SCIENCE FORUM, vol. 615-617, 2009, pages 743 - 748, XP055123676, DOI: doi:10.4028/www.scientific.net/MSF.615-617.743

Also Published As

Publication number Publication date
US8610131B2 (en) 2013-12-17
US20120248462A1 (en) 2012-10-04
EP2693484A4 (en) 2015-03-11
CA2796994A1 (en) 2012-10-04
JP2012209422A (ja) 2012-10-25
CN102859698A (zh) 2013-01-02
KR20130139739A (ko) 2013-12-23
EP2693484A1 (en) 2014-02-05
TW201242009A (en) 2012-10-16

Similar Documents

Publication Publication Date Title
WO2012132509A1 (ja) Ｉｇｂｔ
JP5699628B2 (ja) 半導体装置
JP5668576B2 (ja) 炭化珪素半導体装置
US9608074B2 (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
CN103069571B (zh) 碳化硅半导体元件及其制造方法
JP2012253293A (ja) 半導体装置
KR20140001947A (ko) 반도체 장치
CN102770960A (zh) 半导体器件及其制造方法
EP2717318A1 (en) Silicon carbide semiconductor device and method for manufacturing same
US8941120B2 (en) Semiconductor device and method for manufacturing the same
WO2010116886A1 (ja) 絶縁ゲート型バイポーラトランジスタ
US8809945B2 (en) Semiconductor device having angled trench walls
US10707306B2 (en) Semiconductor device and method of manufacturing the same
JP6439606B2 (ja) 炭化珪素半導体装置
US9806167B2 (en) Method for manufacturing silicon carbide semiconductor device

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201280001188.0

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 20127019684

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2796994

Country of ref document: CA

WWE Wipo information: entry into national phase

Ref document number: 2012764998

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12764998

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE