201242009 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種IGBT(Insulated Gate Bipolar Transistor， 絕緣閘雙極電晶體）’尤其係關於一種可抑制通道移動率 之降低，並提高閾值電壓之設定自由度之IGBT。 【先前技術】 近年來，就半導體裝置之尚对壓化、低損耗化、及於高 溫環境下之使用等觀點而言，研究有使用碳化矽作為構成 半導體裝置之半導體材料。 與自先前作為構成半導體裝置之半導體材料而廣泛使用 之石夕相比，碳化矽為帶隙較大之寬帶隙半導體。因此，藉 由使用碳化矽作為構成半導體裝置之材料，可達成半導體 裝置之高耐壓化、及接通電阻之下降等。 又’與使用矽作為半導體材料之半導體裝置相比，使用 碳化矽作為半導體材料之半導體裝置亦具有於高溫環境下 使用時之特性下降較小之優點。 此種使用碳化矽作為半導體材料之半導體裝置之中，針 對例如 JVIOSFET(Metal Oxide Semiconductor Fie]d Effect
Transistor，金屬氧化物半導體場效電晶體）或ι〇Βτ (Insulated Gate Bipolar Transistor)等、以特定之閾值電壓 為界控制通道區域中是否形成反轉層而使電流導通或阻斷 的半導體裝置，進行有調整閾值電壓或提高通道移動率等 各種研討（例如參照非專利文獻1(Sei_Hyung Ryu以^， 「Critical issues for M〇s Based p〇wer DeWces & 162366.doc 201242009
SiC」，Materials Science Forum, 2009 年 v〇ls.615-617, pp.743-748)) ° 先前技術文獻 非專利文獻 非專利文獻 1 · Sei-Hyung Ryu et al.，「Critical issues for MOS Based Power Devices in 4H-SiC」，Materials Science Forum，2009年 Vols.615-617, ρρ·743-748 【發明内容】 發明所欲解決之問題 例如，於N通道之IGBT中，形成有具有p型之導電型之p 主體區域，於p主體區域内形成有通道區域。並且，藉由 將P主體區域中之ρ型雜質（例如B(侧）、A1(铭）等）之濃度（摻 雜浪度）提高’可使閾值電壓向正側偏移，從而可接近常 斷開型、或設為常斷開型。 另一方面，於P通道之IGBT中，與上述\通道之情形相 反地，藉由將η主體區域中之n型雜質之濃度提高，可使閾 值電壓向負側偏移’從而可接近常斷開型 '或設為常斷開 型。 然而，於藉由將p主體區域中之質濃度或n主體區 域中之η型雜質濃度設為高濃度而調整閾值電壓之情形 時’存在通道移動率大幅降低之問題。 通道移動率大幅降低之原因在於，由於ρ型雜質濃度或η 型雜質濃度被設為高濃度，使得ρ型雜fsiu型雜質所致之 電子散射或被界面捕獲之電子所致的散射等相對於通道電 162366.doc 201242009 子之散射變得顯著。 因此，例如將P主體區域中之p型雜質濃度設為1><1〇|6 cm〜4><10 cm左右。其結果為，於先前之IGBT中存在 以下問題.難以確保充分之通道移動率而自由設定閾值電 壓，尤其係難以接近常斷開型、或完全設為常斷開型。 鑒於上述情況，本發明之目的在於提供一種可抑制通道 • 移動率之降低、並提咼閾值電壓之設定自由度的IGBT。 解決問題之技術手段 本發明係一種IGBT，包括：第1導電型之碳化矽基板； 第2導電型之碳化矽半導體層，其設置於碳化矽基板之主 表面上；槽，其設置於碳化矽半導體層上；第丨導電型之 主體區域’其設置於碳化矽半導體層上；及絕緣膜，其覆 蓋至少槽之側壁面；且槽之側壁面係相對於丨〇〇〇丨丨面之偏 離角為50。以上65。以下之表面，槽之側壁面包含主體區域 之表面’絕緣膜至少與位於槽之側壁面之主體區域的表面 相接’且主體區域中之第1導電型雜質濃度為5xl〇i6 cm-3 以上。 此處，較佳為’本發明之IGBT包括：第2導電型之源極 . 區域，其設置於主體區域之與碳化矽基板側為相反側之區 . 域内；源極電極，其設置於源極區域内；閘極電極，其設 置於絕緣膜上；及汲極電極，其設置於與碳化矽基板之主 表面為相反之側；槽之側壁面到達碳化矽半導體層為止， 槽之側壁面包含源極區域、主體區域、及碳化矽半導體 層，且閘極電極之至少一部分與槽之側壁面之主體區域之 162366.doc 201242009 表面隔著絕緣臈而對向。 又，於本發明之IGBT中，源極電極之表面之平 較佳為條紋狀或蜂窩狀。 $狀 又，於本發明之IGBT中，閘極電極較佳為 型或第2導電型之多晶矽。 第1導電 又’於本發明之丽中，槽之側壁面之於<〇1]
上之相對於{03-38}面之偏離角較佳為_3。以上5。以下。D 又，於本發明之臟中，碳切基板之主表面之偏離 方位與<01 ·10>方向所成之角較佳為5。以下。 又’於本發明之贿中，碳化矽基板之主表面之偏離 方位與<-211 〇>方向所成之角較佳為5。以下。 又，於本發明之IGBT中，石炭化石夕基板之主纟面較佳為 構成碳化矽基板之碳化矽的碳面側之主表面。 又，於本發明之IGBT中，主體區域中之第】導電型雜質 濃度較佳為lxl〇2Q cm·3以下。 又，於本發明之IGBT中，主體區域中之第i導電型雜質 濃度較佳為8χ 1 Ο16 cm-3以上3 X 1〇丨8 cm-3以下。 又，於本發明之IGBT中，絕緣膜之厚度較佳為25 以 上70 nm以下。 又’於本發明之IGBT中，較佳為第電型為p型第2 導電型為η型。 又’本發明之IGBT較佳為成為常斷開型。 又，於本發明之IGBT中，於絕緣膜相接之主體區域之 表面形成有反轉層之閾值電壓於27t以上l〇〇〇c以下之溫 162366.doc 201242009 度範圍内較佳為2 V以上。 又，於本發明之IGBT中，閾值電壓於i〇0°c時較佳為3 V以上。 又，於本發明之IGBT中，閾值電壓於200°C時較佳為i V以上。 又’於本發明之IGBT中’閾值電壓之溫度相依性較佳 為-1 0 mV/°C以上。 又’於本發明iWBT中，於25°C時電子之通道移動率 較佳為30cm2/Vs以上。 又，於本發明之IGBT中，於l〇〇°c時電子之通道移動率 較佳為50 cm2/Vs以上。 又’於本發明之IGBT中，於150°C時電子之通道移動率 較佳為40 cm2/Vs以上。 又，於本發明之IGBT中，電子之通道移動率之溫度相 依性較佳為-0.3 cmVVst以上。 又’於本發明之1GBT中，主體區域與絕緣膜之界面中 之障尚較佳為2.2 eV以上2·6 eV以下。 又，於本發明之IGBT中，處於接通狀態下，形成於主 體區域之通道區域之電阻值即通道電阻小於通道區域以外 之碳化矽半導體層之電阻值即漂移電阻。 發明之效果 鑒於上述情況，本發明之目的在於提供一種可抑制通道 移動率之降低、並提高閾值電塵之設定自由度的脳丁。 【實施方式】 162366.doc 201242009 再者，於本發明 之圖式中*同 ~~部分或相當部分
需之數字前附加「_」以表達。 以下，對本發明之實施形態進行說明β 之圖式中，同一參照符號係設為表示同— 者。又，於表示結晶面及方向之情形時， 需之數子上附加橫桿之表達，但受到表遠 <實施形態1> 例的實施形態1之 圖1中’表示作為本發明之1(3]51[之一 IGBT之模式性剖面圖。實施形態…咖包括：ρ +型碳化 石夕基板1 ’纟包含p型之碳化石夕；n+型場終止層2，其設置 於P+型碳化矽基板1上且包含11型之碳化矽；n_型漂移層 3，其設置於n+型場終止層2上且包含η型之碳化矽；一對p 主體區域4，其設置於n_型漂移層3上且包含p型之碳化 矽，一對n+源極區域5，其分別設置於p主體區域4上且包 含η型之碳化矽；及一對p+區域6，其分別以n +源極區域5 相鄰之方式設置於一對p主體區域4上且包含p型之碳化 於η-型漂移層3上設置有槽16，槽16包含：側壁面16a， 其到達η-型漂移層3為止；及底面16b，其包含η·型漂移層 3 °槽16之側壁面16a上依序包含有η +源極區域5、ρ主體區 域4、及η-型漂移層3 〇 以與槽16之側壁面16a、底面16b及η+源極區域5之上表 面之—部分相接之方式設置有絕緣膜91。又，絕緣膜91以 亦與Ρ+區域6、ρ主體區域4、及η-型漂移層3各自之上表面 I62366.doc 201242009 相接之方式，設置於IGBT之兩端之各者。 於覆蓋槽16之側壁面16a、底面咐及n+源極區域5之上 表面之絕緣膜91上，以與絕緣膜91相接之方式設置有閘極 電極93。閘極電極93係以與槽16之側壁面16&中之p主體區 域4的表面隔著絕緣膜91而對向之方式設置。 又，以分別與源極區域5之上表面之一部分及p+區域6 之上表面之一部分相接之方式設置有源極電極92〇進而， 於與p+型碳化矽基板丨之主表面為相反之側設置有汲極電 極96 〇 進而，以覆蓋閘極電極93之方式設置有層間絕緣膜94, 以覆蓋源極電極92及層間絕緣膜94之方式設置有源極配線 95。再者，與絕緣膜91上之源極電極92之端部相接的位置 上亦設置有層間絕緣膜94。 於貫施形態1之IGBT中，槽1 6之側壁面！ 6a係相對於 {0001}面之偏離角為50。以上65。以下之表面，且p主體區 域4中之p型雜質濃度設為5xl〇i6 以上。藉此，於實施 形態1之IGBT中，可抑制通道移動率之降低，並提高閾值 電壓之設定自由度。 本發明者就抑制通道移動率之降低並提高閾值電壓之設 定自由度之策略進行了詳細研究，結果得到如下見解而想 出本發明。 即’使用碳化矽作為半導體材料之先前之溝槽型丨GBT 係藉由如下方式而製作者：於相對於{〇〇〇丨}面之偏離角為 8°以下程度之p+型碳化石夕基板之主表面上形成n+型場終止 I62366.doc 201242009 層或η-型漂移層等磊晶成長層，並於該磊晶成長層形成具 有相對於ρ +型碳化矽基板之主表面垂直之側壁面之槽。 於此種先前之溝槽型之IGBT中，槽之側壁面之ρ主體區 域成為通道區域。然而，於先前之溝槽型之IGBT中，為 自由地設定閾值電壓，而使P主體區域之p型雜質濃度上 升。因此，於具有高濃度之P型雜質濃度之P主體區域中， 無法確保充分之通道移動率。 然而，根據本發明者之研究，發現如實施形態i之IGBT 般，於成為通道區域之槽16之側壁面16a中，將P主體區域 4之表面設為相對於{0001}面之偏離角為5〇。以上^。以下 之表面，於此情形時，即便將P主體區域4之卩型雜質濃度 設為5xl016 cm3以上之高濃度，亦可更加自由地調節閾值 電壓’並可抑制通道移動率之大幅降低。 藉此，於實施形態1之IGBT中，即便於使閾值電壓向正 側偏移之情形時，亦可抑制通道移動率之降低。其結果 為，根據實施形態1之IGBT，可提供能夠抑制通道移動率 之降低、並提高閾值電壓之設定自由度之IGBT。再者， 上述之「雜質」係指藉由導入至碳化矽中而生成數個載體 之雜質。 型場終止層2及η-型漂移層3例如係於对型碳化矽基板 1之一方之主表面上依序進行磊晶成長而形成，由於含有η 型雜質而導電型成為η型。 作為分別包含於η+型場終止層2及心型漂移層32η型雜 質，使用有例如Ν(氮）等。η•型漂移層3之η型雜質濃度低 162366.doc 201242009 於n+型場終止層2之n型雜質濃度。 -對Ρ主體區域4係以隔著形成於 移層3之槽16而 ;相相對之方式分離而形成’由於含有Ρ型雜質導電型成 為Ρ尘。作為包含於Ρ型主體區域4中之ρ型雜 用有鋁（Α1)及/或硼（Β)等。 歹，使 、上所述’將#體區域4之Ρ型雜質濃度設為5x10h cm.3 以上。即便於將ρ主體區域4之？型雜質濃度設為叫心咖_3 以上之高濃度而使間_向正側偏移之情形時，亦可抑 制通道移動率之降低。再者，就使間值電㈣而向正側偏 :多之Γ?言，p型主體區域4中之p型雜質密度較佳設為 10 cm以上，更佳設為5x10” cm-3以上。 P主體區域4之ρ型雜質濃度較佳為1χΐ〇2〇 以下。於 將P主體區域4之ρ型雜質濃度設為1χ】〇2〇 cm·3以下之情形 時存在可抑制ρ主體區域4之晶質的惡化之傾向。 月 P主體區域4之ρ型雜質濃度較佳為8χ1〇,6 cm_3以上 3x1〇"cm·3以下。於口主體區域4ip型雜質濃度為 叫〇16 cm·〕以上3xl〇18 cm.3以下之情形時，存在於通常之 動作溫度下可得到0〜5 V左右之閾值電壓之傾向。藉此’ 能夠以實施形態1之IGBT取代使用矽作為半導體材料之先 前之IGBT而使用，並存在可穩定地將實施形態丨之1(}8丁設 為常斷開型之傾向。又，存在由於p型雜質濃度提高從而 可避免通道移動率之幅降低之傾向。 一對p+區域6於一對ρ主體區域4中分別以叶區域6之上表 面與n+源極區域5之上表面相鄰接之方式而形成。自〇+源 I62366.doc 201242009 極區域5觀察’ P+區域6係形成於與槽16為相反側$ P+區域ό之p型雜質濃度與主體區域4 - 成為高濃度。 Ρ!雜質濃度相比 一對州原極區域5分別於-心主體區域4各自之與Ρ+型 碳化矽基板1側為相反側之區域以上表面露出之方式設 置。一對Π+源極區域5係以隔著形成於心型漂移層3之槽= 而互相相對之方式分離而形成’由於含有η型雜質導電型 成為η型。作為包含於n+源極區域5中之η型雜質，使用有 例如Ρ(磷）等。 於槽16之側壁面16&之<()1鲁方向上相對於陶面 之偏離角較佳為.3。以上5。以下。於此情形時，存在可進一 步使通道移動率提高之傾向。此處，將相對於面方位{〇3_ 38}之偏離角設為_3。以上+5。以下係基於如下者：對通道移 動率與上述偏離角之關係進行調查後，發現於此範圍内尤 其可獲得較高之通道移動率。 又’所謂「於<G1.方向上相對於{()3_38}面之偏離 角j係扣槽16之側壁面16a之法線朝向包含<〇1_1〇>方向 及 <0001> 方向 $ m & π之千面之正投影、與{〇3_38}面之法線所成 之角度，其符號於上述正投影相對於<〇丨· 1 〇>方向接近於 平行之清形時為正，上述正投影相對於<〇〇〇 1 >方向接近平 行之情形時為負。 再者槽16之側壁面16a較佳為實際上為（〇3·38)面進 而較佳為元全為{03_38}面。於此情形時，存在可進—步 使通道移動率提高之傾向β此處，所謂「實際上為 162366.doc •12· 201242009 38}面」’係指實際上可視為{03-38}面之偏離角之範圍内 包含有槽16之側壁面16a，於此情形時之偏離角之範圍例 如相對於{03-38}面之偏離角為±2〇 »又，所謂「完全為 {03-38}面」，係指槽16之側壁面16a係完全與{03_38}面相 一致。 絕緣膜91係以自一面之n+源極區域5之上表面，經過槽 16之側壁面16a、底面i6b及侧壁面16a，延伸至另一面之 n+源極區域5之上表面之方式而形成。絕緣膜91包含例如 一氧化碎（Si〇2)。 絕緣膜91之厚度較佳為25 nm以上70 nm以下《於絕緣膜 91之厚度為25 nm以上70 nm以下之情形時，存在於實施形 態1之IGBT之動作中可抑制介f擊穿之發生，並可將施加 於閘極電極93之閘極電壓抑制得較小之傾向。 閘極電極93係以自一面之州原極區域5之上表面，經過 槽16之側壁面16a '底面】6b及側壁面16a，延伸至另一面 之n+源極區域μ主工·》· > 4之上表面而與絕緣膜91相接之方式而形 “電極93係由例如添加有η型雜質或ρ型雜質之多, Π:等導電體所形成，其中較佳為由㈣…; 間值電^^=，=極€極93之情科，存在易名 斷開型之傾向。再者，作：可將實施形態1之1咖設為， 載體為電洞之多晶^再者晶⑪，例如可使用數伯 η型雜質或P型雜質之多 於使㈣極電極％中添加有 ’、 日日矽之情形時，閘極電極93係藉由 162366.doc 201242009 下述2了式製作而成：例如於多晶矽中以卜i〇18 cm.3以上 WO2丨cm·3以下、較理想為5χ1〇19 —以上5一。咖_3以 下之濃度添加碟或珅等„型雜質後，將η型雜質活化·，或於 多晶I了中以1X10" cm-3以上1χ1〇21 cm-3以下較理想為 5X109 cm-3以±5xl〇20 cm.3以下之濃度添加侧等p型雜質 後，將p型雜質活化。 .、 源極電極92自Π+源極區域5之上表面，沿自槽16離開之 方向延伸’經過p+區域6之上表面，到達設置於區域6之 上表面的絕緣膜91之上表面。 源極電極92係由例如NixSiy(鎳矽化物）等能夠與n+源極 區域5進行歐姆接觸之材料所形成。 源極電極92之表面之平面形狀較佳為條紋狀或蜂窩狀。 於源極電極92之表面之平面形狀為條紋狀或蜂窩狀之情形 時，存在下述之傾向：可獲得不易受通道電子或塊體中之 電子移動率之各向異性影響的穩定之動作特性或將通道填 充提高’藉此可獲得低損耗化。 沒極電極96係與形成有p+型碳化矽基板1之心型漂移層3 之側的相反側之主表面相接觸而形成。汲極電極96係由例 如NixSiy或TiAlSi合金等可與p+型碳化石夕基板i進行歐姆接 觸之材料所形成，與p+型碳化矽基板1電性連接。 其次，對實施形態1之IGBT之動作進行說明。參照圖 1 ’於施加於閘極電極93之電壓為未達閾值電壓之狀態， 即斷開狀態下’即便於向汲極電極96施加電壓之情形時， 因位於絕緣膜91之正下方之p型主體區域4與n+源極區域5 Ι 62366.doc -Μ 201242009 之間之pn接面為逆向偏壓，亦成為非導通狀態。 另一方面’於向閘極電極93施加閾值電壓以上之電壓之 情形時’於與絕緣臈91相接觸之p型主體區域4之區域即通 道區域中形成反轉層。藉此，將n+源極區域5、p主體區域 4、及η-型漂移層3電性連接，源極電極92與汲極電極96之 間有電流流通。 於實施形態1之IGBT中’將成為通道區域之槽16之側壁 面16a的ρ主體區域4之表面設為相對於{〇〇〇1}面之偏離角 為50以上65。以下之表面。藉此，即便於將p主體區域4之 P型雜質濃度設為5xl〇i6 cm-3以上之高濃度而使閾值電壓 向正側偏移之情形時，亦可抑制通道區域中載體（電子）之 移動率（通道移動率）之降低。因此，於實施形態iiWBT 中，抑制通道移動率之降低，並使閾值電壓向正側偏移， 從而接近常斷開型，或設為常斷開型之IGBT。 此處，於與絕緣膜91相接之p主體區域4之表面形成反轉 層之閾值電壓，於25。(：以上100。(：以下之溫度範圍内較佳 為2 V以上。於此情形時，IGBT於通常之動作溫度下，存 在可更確實地維持常斷開之狀態之傾向。 又，間值電壓，於loot之溫度下較佳為3 v以上。於此 情形時，即便IGBT動作溫度為高溫時，亦存在可更確實 地維持常斷開之狀態之傾向。 又，閾值電壓，於200Ό之溫度下較佳為！ v以上。於此 情形時，即便IGBT動作溫度為高溫時，亦存在可更確實 地維持常斷開之狀態之傾向。 162366.doc 15 201242009 又，閨值電壓之溫度相依性較佳為_1Qmv/t：以上。於 此情形時，存在可較穩定地維持1(}„為常斷開之狀能之 傾向。再者，於本說明書中’「閣值電麗之溫度相依性」 係指閣值電^變化量相對於IGBT之動作溫度之變化量 的比例α閣值電壓之變化量）/(IGBT之動作溫度之變化 量））。 又，於25〇C時電子之通道移動率較佳為30 cm2/Vsa 上。於此情形時，存在可充分抑制咖了之接通電阻之傾 向。 又’於峨時電子之通道移動率較佳為5〇 一…以 上。於此情形時，即便IGBT動作溫度為高溫時，亦存在 可充分抑制IGBT之接通電阻之傾向。 又’於15〇t時電子之通道移動率較佳為40 cmVVs以 上。於此情形時，即便IGBT動作溫度進而為高溫時亦 存在可充分抑制IGBT之接通電阻之傾向。 ，，電子之通道移動率之溫度相依性較佳為-〇 3 cm /Vst以上。於此情形日寺，存在可較穩定地抑制鑛之 接通電阻之傾向。再者，於本說明#巾，「電子之通道移 動率之溫度相依性」係指電子之通道移動率之變化量相對 於IGBT之動作溫度之變化量的比例((電子之通道移動率之 變化量）/(IGBT之動作溫度之變化量））。 又，？主體區域4與絕緣膜91之界面中之障高較佳為以 eV以上2.6 eV以下。於此情形時’存在可抑制漏電流並確 保較高之通道移㈣之傾向。再者，於本說明書中，所項 162366.doc -16 - 201242009 P早向」係指p主體區域4之傳導帶與絕緣臈Μ之傳導帶之 間的帶隙之大小。 又，較佳為通道電阻小於漂移電阻。於此情形時，存在 可充勿抑制IGBT之接通電阻之傾向。再者，於本說明書 中，所謂「通道電阻」係指於接通狀態下，形成主體 區域4中之通道區域之電阻值。又，於本說明書中，「漂移 電阻」為於接通狀態下通道區域以外之η_型漂移層3之電 阻值。 以下，參照圖2〜圖7之模式性剖面圖，對實施形態i之 IGBT之製造方法之一例進行說明。首先，如圖2所示，於 P+型碳化矽基板1之主表面上，使n+型場終止層2及卜型漂 移層3依序進行磊晶成長。 此處P+型故化石夕基板1之主表面係選擇與相對於 {0001}面之偏離角為50。以上65。以下之表面垂直的面方位 之表面。 其次，如圖3所示，藉由將心型漂移層3之一部分除去而 形成槽16 » 此處，如圖3所示，槽16係藉由於卜型漂移層3之上表面 上未形成槽16之區域形成抗蝕劑等抗蝕劑層丨7後，將型 漂移層3之一部分於其厚度方向進行蝕刻而形成。藉此， 槽16之側壁面16a成為相對於{〇〇〇1}面之偏離角為5〇。以上 65°以下之表面。 作為蝕刻之方法，例如，可使用反應性粒子蝕刻（rie， Reactive I〇n Etching)，尤其是較佳為使用電感耦合電漿 162366.doc 201242009 (ICP，Inductively Coupled Plasma)RIE。作為触刻，例如 可使用將SF6或SF6與02之混合氣體作為反應氣體使用之 ICP-RIE。藉由此種姓刻，於應形成槽16之區域可形成具 有如下側壁面16a之槽1 6，該側壁面16a相對於p+型碳化石夕 基板1之主表面大致垂直。 其次’如圖4所示，於η-型漂移層3上形成p主體區域4、 η +源極區域5及ρ +區域6。 此處’ ρ主體區域4、η+源極區域5及ρ+區域6可分別藉由 例如以下之方式而製造。 首先，為形成ρ主體區域4而實施離子植入。具體而言， 例如藉由將Α1(鋁）離子植入η-型漂移層3而形成ρ主體區域 4 〇 其久’為形成η+源極區域5而進行離子植入。具體而 s ’例如藉由將ρ(磷）離子植入ρ主體區域4而於ρ型主體區 域4内形成η+源極區域5。 進而’為形成Ρ+區域6實施離子植入。具體而言，例如 藉由將Α1離子植入ρ主體區域4而於ρ主體區域4内形成ρ+區 域6。 上述之離子植入能夠以如下方式實施：例如除去抗蝕劑 層1 7後’於η-型漂移層3之主表面上形成包含二氧化石夕 (Si〇2)且於應實施離子植入之所需之區域具有開口之抗蝕 劑層β 人，對上述之ρ主體區域4、n+源極區域5及ρ+區域6進 打熱處理。此處，熱處理可藉由如下方式進行：例如將形 162366.doc 201242009 成P主體區域4、n+源極區域5及ρ+區域6後之p+型碳化石夕基 板1於氬氣等惰性氣體環境中以1700eC進行加熱，並保持 〇刀鐘專。精此，使注入P主體區域4、n+源極區域5及p+ 區域6之雜質活化。 其次，如圖5所示形成絕緣膜91。此處，絕緣膜91可藉 由如下方式形成：例如將上述之熱處理後之p+型碳化石夕基 板1於氧氣環境中以130(TC進行加熱並保持60分鐘。 其次’將絕緣膜91形成後之p+型碳化矽基板1於一氧化 氮（N〇)氣體環境中進行熱處理。作為該熱處理之條件，例 如’可使用於NO氣體環境中，以11〇〇。〇以上13〇〇。匚以下 之溫度’將P+型碳化矽基板1保持1小時左右之條件。 利用該NO氣體環境中之熱處理，可向絕緣膜9丨與p主體 區域4之界面區域導入氮原子。藉此，可抑制於絕緣膜91 與P主體區域4之界面區域中界面態位之形成，故可提高 IGBT之通道移動率。 再者’於上述内容中，雖就於N〇氣體環境中進行熱處 理之情形進行了說明，當然只要可將氮原子導入絕緣膜91 與P主體區域4之界面區域，則並非限於N〇氣體，亦可使 用其他氣體。 其-人，將上述之熱處理後之p+型碳化矽基板】於Ar(氬 氣）氣體環境中進行熱處理。作為該熱處理之條件可使用 例如於Ar氣體環境中，於較Ν〇氣體環境中之熱處理之溫 度更冋、且未達絕緣膜91之熔點之溫度下保持丨小時左右 之條件。 162366.doc •19· 201242009 藉此，可進而抑制於絕緣膜91與p主體區域4之界面區域 中界面態位之形成，故可提高IGBT之通道移動率。 再者’於上述内容中’雖就使用Ar氣體作為環境氣體之 情形進行了說明’當然亦可使用氮氣等其他惰性氣體代替 Ar氣體。 尤其疋，於Ar氣體境中進行之熱處理之溫度，較佳為 較NO氣體環境中之熱處理之溫度更高。藉此，可將作為 殘存於絕緣膜91與p主體區域4之界面區域之晶格間原子之 碳原子’有效擴散於η-型漂移層3之内部。因此，可進一 步提高IGBT之通道移動率。 例如’右將Ν Ο氣體環境中之熱處理之溫度設為9 〇 〇 〇c以 上1400。〇以下，則Ar氣體環境中之熱處理之溫度較\〇氣 體環境中之熱處理之溫度更高，且可設為丨〇〇〇〇C以上 1500°C 以下。 其次，進行形成閘極電極93、源極電極92、層間絕緣膜 94、源極配線95及汲極電極96之步驟。 於該步驟t ’首先利用例如CVD(Chemieal Vapw Deposition，化學氣相沈積）法 '光微影及蝕刻等，形成包 3 p型多晶石夕之閘極電極93。並且，於p+型碳化矽基板丨之 内面藉由蒸鍍法形成鎳（Ni)膜後，藉由加熱Ni膜並進行矽 化從而形成沒極電極9 6。 其-人’如圖6所示’以覆蓋閘極電極93及絕緣膜9丨之方 式，進行形成層間絕緣膜94之步驟。此處，形成層間絕緣 膜94之步驟可藉由如下方法進行：例如利用電漿cvD法以 162366.doc •20· 201242009 約1 μιη之厚度形成二氧化矽（Si02)膜。 其次，如圖7所示，進行形成源極電極92之步驟。此 處，形成源極電極92之步驟可藉由如下方法進行：例如利 用光微影及蝕刻於層間絕緣膜94之一部分設置開口部後， 藉由蒸鍍法形成鎳（Ni)膜’其後加熱Ni膜而進行碎化。 其次，以覆蓋源極電極92及層間絕緣膜94之方式進行形 成源極配線95之步驟《此處，源極配線95可藉由如下方法 形成：例如以覆蓋源極電極92及層間絕緣膜94之方式形成 A1膜。藉此’可製作實施形態1之igbT。 〈實施形態2> 圖8中，表示作為本發明之IGBT之另一例之實施形態2 的IGBT之模式性剖面圖。實施形態2iIGBT，於在p+型碳 化矽基板1之主表面上未設置n+型場終止層2之方面與實施 形態1之IGBT不同》 於實施形態2之IGBT中同樣地，由於成為通道區域之槽 16之側壁面l6a中的p主體區域4之表面為相對於{〇〇〇丨}面 之偏離角為50。以上65。以下之表面，且卩主體區域4在？型 雜質濃度為5xl〇16 cm·3以上，故能夠提高閾值電壓之設定 自由度’並抑制通道移動率之大幅降低。 於本實施形態中上述以外之說明，因與實施形態1相 同，故該說明省略。 <實施形態3> 圖9中，表示作為本發明之IGBT之另一例之實施形態3 的IGBT之模式性剖面圖。實施形態⑷咖之特徵在於， I62366.doc -21- 201242009 槽16之側壁面16a相對於p+型破化矽基板1之主表面傾斜。 於實施形態3之IGBT中同樣地，由於成為通道區域之槽 16之側壁面i6a中的p主體區域4之表面為相對於{〇〇〇1}面 之偏離角為50。以上65。以下之表面，且p主體區域4在p型 雜質濃度為5xl016 cm·3以上，故能夠提高閾值電壓之設定 自由度’並抑制通道移動率之大幅降低。 此處’較佳為p+型碳化矽基板1之主表面之偏離方位與 <01-10>方向所成之角為5。以下。由於<〇1_1〇>方向為p+型 石反化石夕基板1之主表面之代表性偏離方位，故將p+型碳化 矽基板1之製造步驟中切片加工之不均一等所導致的偏離 方位之不均一設為相對於<〇1_1〇>方向為5。以下，藉此， 存在朝向P+型碳化矽基板1之主表面上之n+型場終止層2及 η-型漂移層3可藉由磊晶成長而容易地形成之傾向。 又’較佳為Ρ +型碳化矽基板丨之主表面之偏離方位與 <-2110>方向所成之角為5〇以下。由於<_211〇>方向與<〇1· 1〇>方向同樣為ρ+型碳化矽基板i之主表面之代表性偏離方 位’故將P+型碳化矽基板1之製造步驟中切片加工之不均 一等所導致的偏離方位之不均一設為相對於<〇1_1〇>方向 為5。以下，藉此，存在朝向p+型碳化矽基板i之主表面上 之n +型場終止層2及η-型漂移層3可藉由磊晶成長而容易地 形成之傾向。 又，ρ+型碳化矽基板1之主表面較佳為構成p+型碳化矽 基板1之碳化石夕之碳面側之主表面。藉由將ρ+型碳化石夕基 板1之主表面设為碳面側之主表面，可於使η+型場終止層2 162366.doc -22· 201242009 及η-型漂移層3分別進行磊晶成長時使p+型碳化矽基板1之 主表面之傾斜（偏離角）變小。因此，於相對於p +型碳化石夕 基板1之主表面傾斜的槽16之側壁面16a之例如剖面中，有 能夠使對向之2個面之面方位差變小之傾向。再者，定義 六方晶之單晶碳化石夕之（0001)面為石夕面，（〇〇〇_ 1)面為碳 面。 以下’參照圖10~圖15之模式性剖面圖，對實施形態3之 IGBT之製造方法之一例進行說明。首先，如圖} 〇所示， 於P+型碳化矽基板1之主表面上使n+型場終止層2及η-型漂 移層3依序進行磊晶成長後形成抗蝕劑層π。 此處’抗钮劑層1 7係相當於槽1 6之形成部位之部位，以 具有傾斜面1 7 a之方式而形成。抗#劑層1 7之傾斜面1 7 a係 以利用下述之η-型漂移層3之表面之蝕刻而出現槽16的傾 斜側壁面16a(相對於{0001 }面之偏離角為50。以上65。以下 之表面）之方式形成。 其次，將具有如上述之形狀之抗蝕劑層17作為抗蝕劑進 行η-型漂移層3之触刻’藉此如圖11所示，於n_型漂移層3 之表面形成具有側壁面16a之槽16。其後，除去抗蝕劑層 17。此處’ η-型漂移層3之#刻可藉由例如各向異性較高 之乾触刻或熱敍刻等進行。 其次，如圖12所示’於型漂移層3上形成ρ主體區域 4、η +源極區域5及ρ +區域6。並且，藉由對ρ主體區域4、 源極區域5及ρ+區域6進行熱處理，進行分別位於ρ主體 區域4、η+源極區域5及ρ+區域6之雜質之活化。 162366.doc •23· 201242009 其次，如圖13所示，形成絕緣膜91。並且，將形成絕緣 膜91後之p +型碳化矽基板iMNQ氣體環境中進行熱處理， 其後’將P+型碳化矽基板1於心氬氣環境中進行熱處理。 其次’進行形成閘極電極93、源極電極92、層間絕緣膜 94、源極配線95及汲極電極96之步驟。並且，於p+型碳化 矽基板1之内面利用蒸鍍法形成鎳（Ni)膜後，藉由加熱犯膜 並進行石夕化而形成;:及極電極96 » 其次’如圖14所示，以覆蓋閘極電極93及絕緣膜91之方 式，進行形成層間絕緣膜94之步驟。此處，形成層間絕緣 膜94之步驟可藉由例如利用電漿CVD法約以i μηι之厚度形 成二氧化矽（Si02)膜的方式進行。 其次，如圖15所示，進行形成源極電極92之步驟。此 處’形成源極電極92之步驟可藉由如下方法進行：例如利 用光微影及蝕刻於層間絕緣膜94之一部分設置開口部後， 利用蒸鍍法形成鎳（Ni)膜’其後加熱Ni膜而進行矽化。 其次，以覆蓋源極電極92及層間絕緣膜94之方式進行形 成源極配線95之步驟。此處，源極配線95可藉由如下方法 形成.例如以覆蓋源極電極92及層間絕緣膜94之方式形成 A1膜。藉此，可製作實施形態3之1(3]87。 於本實施形態中上述以外之說明，因與實施形態1及實 施形態2相同，故該說明省略。 <實施形態4> 圖16中’表示作為本發明之IGBT之另一例之實施形態* 的IGBT之模式性剖面圖。實施形態4iIGBT，於在p +型碳 162366.doc •24- 201242009 化梦基板1之主表面上未設置n+型場終止層2之方面與實施 形態3之IGBT不同。 於實施形態4之IGBT中同樣地，由於成為通道區域之槽 16之側壁面16a中的p主體區域4之表面為相對於{〇〇〇1}面 之偏離角為50。以上65。以下之表面’且p主體區域4在p型 雜質濃度為5x1016 cm-3以上，故能夠提高閾值電壓之設定 自由度’並抑制通道移動率之大幅降低。 於本實施形態中上述以外之說明，因與實施形態丨〜3相 同’故該說明省略。 〈實施形態5> 圖17中，表示作為本發明之IGBT之另一例之實施形態5 的IGBT之模式性剖面圖。實施形態5之1(}]87之特徵在於， 槽16之側壁面i6a對於p+型碳化矽基板丨之主表面傾斜，且 具有自側壁面1 6a延伸之底面16b。 於實施形態5之IGBT中同樣地，由於成為通道區域之槽 16之側壁面i6a中的p主體區域4之表面為相對於{〇〇〇㈠面 之偏離角為50。以上65。以下之表面，且p主體區域4在？型 雜質濃度為hl〇16 cm·3以上，故能夠提高閾值電壓之設定 自由度’並抑制通道移動率之大幅降低。 以下，參照圖2及圖18〜圖24之模式性剖面圖，對實施形 態5之IGBT之製造方法之—例進行說明。首先，如圖：所 示於p+型碳化矽基板1之主表面上使n+型場終止層2及卜 型漂移層3依序進行磊晶成長。 其次，如圖18所示’於〜型漂移層3上形成p主體區域 162366.doc -25- 201242009 4、n+源極區域5及p+區域6» 其次，如圖19所示，於與槽16之形成區域相對應之區域 形成5又置有開口部之抗触劑層丨7後，藉由將n_型漂移層3 之一部分於其厚度方向進行蝕刻而形成槽16。 其次，如圖20所示，使用抗蝕劑層17作為抗蝕劑，進行 於槽16之側壁面16a出現相對於{〇〇〇1丨面的偏離角為5〇0以 上65。以下之表面之熱钮刻步驟。 此處，熱蝕刻步驟可藉由如下方法進行：例如使用氧氣 與氣氣之混合氣體作為反應氣體，將熱處理溫度設為例如 700 C以上1000eC以下，進行如圖20所示之槽16的側壁面 16a之蝕刻（熱蝕刻）’藉此，可形成具有如圖2〇所示之相對 於P+型碳化矽基板1之主表面傾斜的側壁面16a之槽16。 此處，於上述之熱蝕刻步驟中，氣氣相對於氧氣之流量 比率（（氣氣流量）/(氧氣流量））較佳設為〇 5以上4以下，更 佳設為1以上2以下。 又，上述之氧氣與氣氣之混合氣體中，除氧氣與氣氣以 外亦可含有載體氣體。作為载體氣體，例如，可使用選自 由氮（N2)氣 '氬氣及氦氣所組成之群中之至少】種等。 又，如上所述，於熱蝕刻步驟中將熱處理溫度設為 70(TC以上刪。(：以下之情形時，熱钮刻速度設為例如 μπι/hr左右。 進而’於抗敍劑層17使用二氧化石夕⑻⑹之情形時，由 於相對於二氧化#，碳化#之_選擇比能夠設得極大， 故存在於熱蝕刻步驟中包含Si〇2之抗蝕劑層丨7實際上並未 t62366.doc -26- 201242009 進行蝕刻之傾向° 再者，利用上述之熱蝕刻步驟於槽16之側壁面l6a出現 之結晶面成為例如{03-3-8}面。即’於上述之熱蝕刻步驟 中，餘刻速度最慢之結晶面即{03-3-8}面作為槽16之側壁 面16a而自我形成。 其次，如圖21所示除去抗蝕劑層17後，藉由對p主體區 • 域4、n+源極區域5及p+區域6進行熱處理，進行分別位於p 主體區域4、n+源極區域5及p+區域6之雜質之活化。 其次，如圖22所示，形成絕緣膜91。並且，將形成絕緣 膜91後之p+型碳化矽基板1於NO氣體環境中進行熱處理， 其後’將P+型碳化碎基板1於Ar氬氣氣體環境中進行熱處 理。 其次，進行形成閘極電極93、源極電極92、層間絕緣膜 94、源極配線95及汲極電極96之步驟。並且，於p+型碳化 矽基板1之内面利用蒸鍍法形成鎳（Ni)膜後，藉由加熱％膜 並進行矽化而形成汲極電極96。 其次，如圖23所示，以覆蓋閘極電極93及絕緣膜91之方 式’進行形成層間絕緣臈94之步驟。此處，形成層間絕緣 膜94之步驟可藉由例如利用電漿CVD法以約！ μπι之厚度形 • 成二氧化矽（Si〇2)膜的方式進行。 其次’如圖24所示，進行形成源極電極92之步驟。此 處，形成源極電極92之步驟可藉由如下方法進行：例如利 用光微影及蝕刻於層間絕緣膜94之一部分設置開口部後， 利用蒸鑛法形成錄（Ni)膜，其後，加熱Ni膜並進行石夕化。 I62366.doc •27· 201242009 其次，以覆蓋源極電極92及層間絕緣膜94之方式進行形 成源極配線95之步驟。此處，源極配線95可藉由如下方式 而形成，例如以覆蓋源極電極92及層間絕緣膜94之方式形 成A1膜。藉此’可製作實施形態3之IGBT。 於本實施形態中上述以外之說明，因與實施形態丨〜4相 同，故該說明省.略。 <實施形態6> 圖25中，表示作為本發明之IGBT之另一例之實施形態6 的IGBT之模式性剖面圖。實施形態6iIGBT，於在p +型碳 化矽基板1之主表面上未設置n+型場終止層2之方面與實施 形態5之IGBT不同。 於實施形態6之IGBT中同樣地，由於成為通道區域之槽 16之側壁面16a中的p主體區域4之表面為相對於{〇〇〇〇面 之偏離角為50。以上65。以下之表面，且口主體區域4在？型 雜質濃度為5xl〇16 cm·3以上，故能夠提高閾值電壓之設定 自由度，並抑制通道移動率之大幅降低。 於本實施形態中上述以外之說明，因與實施形態卜5相 同，故該說明省略》 實施例1 進行確認P主體區域中之p型雜質濃度與閾值電壓之關係 之實驗。具體而言，首先藉由包含與上述實施形態"目同 之NO退火步驟及斛退火步驟之製程，製作槽之側壁面之 面方位為（03-3-8)的實驗用1〇3丁（取樣）。此處，製作p主體 區域之P型雜質濃度不同之複數之取樣。並且，對各取樣 162366.doc -28- 201242009 進行閾值電壓之測疋。其結果表示於圖26。於圖中，橫 軸表示P主體區域之P型雜質濃度NA(cm·3)，縱軸表示閾值 電壓 vth(v)。 又，圖26之圓形記號為實驗所得結果之資料點。又，圖 26中之曲線為，p主體區域之p型雜質濃度與閾值電壓之關 係之理論曲線。理論曲線係與以下之式⑴相對應者。再 者，於式（1)中，ni為本徵載體密度，Cdx為氧化膜容量， 夂及t分別為金屬及半導體之功函數’ AVQeff表示有效固 定電荷所引起之電壓偏移成分。又，Q表示基本電荷 (Q=1.6xl0_19 C)。此處，根據實驗結果，得出9 V。 [數1] 2s0ssickTNa]n
K
…(1) 如圖26所示，由實驗所得之資料點係沿理論曲線分佈。 並且，根據圖2 6所示之結果，s忍為藉由將ρ主體區域中之ρ 型雜質濃度設為8xl016 cm·3以上，可獲得穩定之正閾值電 壓，故能夠達成常斷開。 實施例2 進行調查P主體區域之P型雜質濃度與通道移動率之關係 之實驗。實驗之次序如下所述。 首先’與實施例1同樣地’藉由包含NO退火步驟及^退 162366.doc • 29- 201242009 火步驟之製程，製作槽之側壁面之面方位為（03-3-8)的實 驗用IGBT(取樣）。此時’製作使p主體區域中之p型雜質濃 度於2xl016 cnT3~lxl〇17 cm·3之範圍内變化之複數之取 樣。再者，絕緣膜之形成係藉由於氧氣環境中以 1200〜1300°C進行加熱，並保持約60分鐘而進行。其後， 藉由於NO環境t以1100〜120(Tc進行加熱，並保持約6〇分 鐘而實施NO退火處理。進而其後，藉由於^環境中以 1200〜l3〇〇°C進行加熱，並保持約60分鐘而實施斛退火處 理（實施例之IGBT)。 另一方面，為進行比較，製作槽之側壁面之面方位為 (0001)之 IGBT(比較例之 IGBT)。 並且，分別測定實施例之IGBT與比較例之igbt之通道 移動率。圖27中’表示實施例之【咖之口主體區域的p型 雜質濃度與通道移動率之關係，圖28中，表示比較例 IGBT之p主體區域的p型雜質濃度與通道移動率之關係。 於圖27及圖28中，橫轴表示p型主體區域之p型雜質 雜質濃度NA(Cm·3)，縱軸表示通道移動率(cmVVs)。 如圖2 7所示，於槽之側壁面之 例之IGBT中，即便於卩主體區域 cm·3上升至lxl0i7 cm-3之情形時 未降低。 面方位為（0H8)的實施 之P型雜質濃度自2χ1〇ι6 亦確認通道移動率幾乎 71 、〜训竺囟之面方 (0001)的比較例之IGBT中，认二 ;P主體區域之P型雜質 2xl016 cm·3上升至 lxl〇” 3 戍 em之情形時，確認通道毛 I62366.doc •30· 201242009 降低了 25%左右。 進而，如圖27之縱軸及圖28之縱軸所示，實施例之 IGBT之通道移動率，與比較例之IGbt之通道移動率相 比，確認其絕對值大幅提高。因此，可知實施例之 IGBT，與比較例之IGBT相比較，通道移動率較大，且隨 著P主體區域中之p型雜質濃度升高，實施例之IGBT之通 道移動率與比較例之IGBT之通道移動率之差變大。 根據以上之實驗結果’確認利用實施例之IGBT，可抑 制通道移動率之降低並能夠使閾值電壓向正側偏移。 實施例3 進行調查實施例之IGBT之閾值電壓之實驗。具體而 言，首先，與上述之實施例丨同樣地，製作槽之側壁面之 面方位為（03-3-8)的實驗用之IGBT(實施例之IGBT)。並 且，對實施例之IGBT測定使閘極電壓變化時之汲極電流 量之值。此時，對同一測定結果，將汲極電流量以標 度與線性標度之2項進行繪製，並求出閾值電壓。根據該 繪製而製作之圖表表示於圖29。 再者，圖29之橫軸表示閘極電壓（VG)，左縱軸表示 log(對數)標纟之汲極電流(丨〇g Id)量⑷，右縱軸表示線性 標度之汲極電流（nnear Id)量⑷。又，於圖29中，粗線表 示log標度之沒極電流（lQg Id)量⑷，細線表示線性標度之 汲極電流（丨inear Id)量（a) 〇 如圖29所不’與將表示線性標度之沒極電流量的曲線之 直線部分延長而得到間值電屋（圖29之B點）相比，確認自 I62366.doc -31- 201242009 表示log標度之汲極電流量的曲線所得之閾值電壓（圖29之 A點）較小。 此處，自上述之表示l〇g標度之汲極電流量的曲線所得 之閾值電壓表示如下之電壓：其係於使閘極電壓上升之情 形時，於與P主體區域之絕緣膜相接區域中最先形成較薄 之通道區域（弱反轉層）之電壓。於本說明書中，將形成該 弱反轉層之閘極電壓視為閾值電壓。 實施例4 進行調查實施例之IGBT之閾值電壓之溫度相依性之實 驗β具體而言，首先，與上述之實施例i同樣地，製作槽 之側壁面之面方位為（〇3_3_8)的實驗用之IGBT(實施例之 IGBT)。此時，製作p主體區域中之p型雜質（ai)濃度為 mo18 cnr3(實施例A)及5xl〇n cm.3(實施例引之2種 IGBT。 另一方面，為進行比較，除將槽之側壁面之面方位設為 (0001)以外，與實施例之IGBT同樣地，製作實驗用之 IGBT(比較例人之IGBT)。將比較例A之igbt之p主體區域 中之P型雜質（A1)濃度設為2><1〇16 cm·、並且，於室溫 (25°C )〜2GGT：之溫度範圍内，分別調查實施例A、B及比較 例AUGBT之閾值電壓與溫度之關係。其結果表示於圖 3〇再者於圖30中，圓形標記表示實施例A之IGBT於各 溫度（°C)下之間值電屋（V)，方形標記表示實施例B2Igbt 於各溫度fc)下之閾值電壓（v)，三角標記表示比較例A之 IGBT於各溫度rc)下之閾值電壓（v)。 162366.doc ，32· 201242009 如圖30所示，實施例a及實施例BiIGBT之閾值電壓與 比較例A之IGBT相比較高，於室溫（25ec)以上1〇〇。〇以下之 溫度範圍内全部為2 V以上’確認能夠穩定地維持常斷開 之狀態。 尤其是’實施例A之IGBT之閾值電壓於1 〇〇它時為3 v以 上，且於200 C時為1 V以上，確認於較高溫時亦能夠穩定 地維持常斷開之狀態。 又，於實施例A之IGBT及實施例B之IGBT中，聞值電壓 之溫度相依性（圖中之近似直線之傾斜）分別為·7 mV/C及 -6 mV/°C，確認分別達到_i〇 mV/°C以上。 若以其他觀點說明’則於實施例A之IGBT及實施例b之 IGBT中，由於閾值電壓之溫度相依性（圖中之近似直線之 傾斜）之絕對值分別為7 mV/°C及6 mV/t，分別達到10 mV/°C以下’確認能夠穩定地維持常斷開之狀態。 實施例5 進行調查實施例之IGBT之電子之通道移動率的溫度相 依性之實驗。具體而言，首先，與上述之實施例1同樣 地，製作槽之侧壁面之面方位為（03-3-8)的實驗用之 IGBT(實施例C之IGBT)。 另一方面，為進行比較，除將槽之側壁面之面方位設為 (03-3-8)以外’與實施例之IGBT同樣地，製作實驗用之 IGBT(比較例B之IGBT)。 並且，於室溫（25。〇〜200X：之溫度範圍内，分別調查實 施例C及比較例B之IGBT之電子的通道移動率與溫度之關 162366.doc •33- 201242009 係。其結果表示於圖31。再者，於圖31中，圓形標記表示 實施例C之IGBT於各溫度（t )下的電子之通道移動率 (cm /Vs) ’方形標記表示比較例b之igbt於各溫度（°C )下 的電子之通道移動率（cm2/Vs)。 如圖3 1所示’實施例C之IGBT之通道移動率與比較例b 之IGBT之通道移動率相比較尚，確認不僅於室溫（25。〇）下 為30 cm2/Vs以上，且於1〇〇。(：下為50 Cm2/Vs以上。又，根 據圖3 1所示之結果’可認為實施例€之IGBT之通道移動率 於150°C下為40 cm2/Vs以上。 又，如圖31所示’實施例C之IGBT的通道移動率之溫度 相依性為-0.14 cmVVst左右’確認達到_〇.3 cm2/Vst以 上。若以其他觀點說明，則由於實施例C之igbT的電子之 通道移動率之溫度相依性之絕對值達到0.3 Cm2/vs°c以 下’故確認能夠穩定地抑制IGBT之接通電阻。 實施例6 進行調查實施例之IGBT之p主體區域中之p型雜質（A1)濃 度（cm·3)與閾值電壓（V)的關係之實驗。具體而言，首先， 與上述之實施例丨同樣地，製作槽之側壁面之面方位為（〇3_ 3-8)的實驗用之IGBT(實施例之IGBT)。又，製作p主體區 域中之P型雜質（A1)之濃度不同之5種取樣。並且，分別調 查5種取樣之閾值電壓。其結果表示於圖32。再者，圖32 之橫軸表示p主體區域中之p型雜質（A1)濃度（cm·3)，縱軸 表示閾值電壓（V)。 如圖32所示，隨著升高p型主體區域中之p型雜質濃度， I62366.doc •34. 201242009 確⑽閾值電壓上升。根據圖32所示之結果，可認為p主體 區域中於13型雜質濃度為8xl〇16 cm·3以上3χ1018 cm-3以下之 區域中閾值電壓為0〜5 v左右。 又’如上所述’於實施例之IGBT中，由於夠抑制通道 移動率之降低並使p主體區域中之p型雜質濃度上升，可認 為即便P主體區域中之P型雜質濃度為8xl016 cm·3〜3χ1018 cm 3左右亦可確保充分之通道移動率。 因此，於實施例之IGBT中，藉由將p主體區域中之p型 雜質濃度設為8x10丨6 cm·3以上3xl〇u em·3以下，確認能夠 容易地取代先前之使用矽作為半導體材料之IGBT而使 用，並可穩定地維持常斷開型之狀態。又，可認為亦能夠 避免P主體區域中之p型雜質濃度升高所導致之通道移動率 之大幅降低。 應認為此次所揭示之實施形態及實施例之所有方面均為 例示而非限制者。本發明之範圍並非由上述說明表示，而 是由申請專利範圍表示，且試圖包括與專利申請範圍均等 之含義及範圍内之所有變更。 產業上之可利用性 本發明可利用於IGBT中。 【圖式簡單說明】 圖1係實施形態1之IGBT之模式性剖面圖。 圖2係圖解實施形態1之IGBT的製造方法之一例之製造 步驟的一部分之模式性剖面圖。 圖3係圖解實施形態1之IGBT的製造方法之一例之製造 162366.doc •35- 201242009 步驟的其他部分之模式性剖面圖。 圖4係圖解實施形態1之IGBT的製造方法之_例之製i 步驟的其他部分之模式性剖面圖。 & 圖5係圖解實施形態1之IGBT的製造方法之—例之製1 步驟的其他部分之模式性剖面圖。 圖6係圖解實施形態1之IGBT的製造方法之—你丨 〜 W之製造 步驟的其他部分之模式性剖面圖。 圖7係圖解實施形態1之IGBT的製造方法之_例之製1 步驟的其他部分之模式性剖面圖。 & 圖8係實施形態2之IGBT之模式性剖面圖。 圖9係實施形態3之1(5]5丁之模式性剖面圖。 圖10係圖解作為實施形態3之IGBT的製造方法之一例 製造步驟的一部分之模式性剖面圖。 圖11係圖解作為實施形態3iIGBT的製造方法之—例 製造步驟的其他部分之模式性剖面圖。 圖12係圖解作為實施形態3之IGBT的製造方法之—例 製造步驟的其他部分之模式性剖面圖。 ，之 圖13係圖解作為實施形態3之IGBT的製造方一 一例之 製造步驟的其他部分之模式性剖面圖。 圖14係圖解作為實施形態3之IGBT的製造方法之一例 製造步驟的其他部分之模式性剖面圖。 之 圖1 5係圖解作為貫施形態3之IGBT的製造方法之一你 製造步驟的其他部分之模式性剖面圖。 ’之 圖16係實施形態4之1(}]8丁之模式性剖面围。 162366.doc -36 - 201242009 圖17係實施形態5之IGBT之模式性剖面圖。 圖18係圖解實施形態5之1(38丁的製造方法之一例之製造 步驟的一部分之模式性剖面圖。 圖19係圖解實施形態5之1(33丁的製造方法之一例之製造 步驟的其他部分之模式性剖面圖。 圖20係圖解實施形態5之IGBT的製造方法之一例之製造 步驟的其他部分之模式性剖面圖。 圖21係圖解實施形態5之IGBT的製造方法之一例之製造 步驟的其他部分之模式性剖面圖。 圖22係圖解實施形態5之IGBT的製造方法之一例之製造 步驟的其他部分之模式性剖面圖。 圖23係圊解實施形態5之IGBT的製造方法之一例之製造 步驟的其他部分之模式性刮面圖。 圖24係圖解實施形態5之IGBT的製造方法之一例之製造 步驟的其他部分之模式性剖面圖。 圖25係實施形態6之IGBT之模式性剖面圖。 圖26係表示實施例1之取樣之p主體區域的p型雜質濃度 NA(cm·3)與閾值電壓Vth(v)之關係之圖。 圖27係表示實施例2中實施例之IGBTip主體區域的p型 雜質濃度NA(cm·3)與通道移動率（cm2/Vs)之關係之圖。 圖28係表示實施例2中比較例之IGBT之p主體區域的p型 雜質濃度NA(cm·3)與通道移動率（cm2/Vs)之關係之圖。 圖29係表示實施例3中實施例之IGBT之閘極電壓vG(v) 與log標度之沒極電流量（A)及線性標度之汲極電流量之 162366.doc -37· 201242009 關係之圖。 圖3 0係分別表示實施例4中實施例a、B及比較例a之 IGBT的閾值電壓（V)與溫度之關係之圖。 圖31係分別表示實施例5中實施例C及比較例B之IGBT的 溫度（c)與電子之通道移動率（cm2/Vs)之關係之圖。 圖32係表示實施例6中實施例之IGBT之p主體區域中之p 型雜質濃度（cm·3)與閾值電壓（v)之關係之圖。 【主要元件符號說明】 1 P +型碳化矽基板 2 型場終止層 3 η-型漂移層 4 Ρ主體區域 5 η+源極區域 6 Ρ+區域 16 槽 16a 側壁面 16b 底面 17 抗触劑層 17a 傾斜面 91 絕緣膜 92 源極電極 93 閉極電極 94 層間絕緣膜 95 源極配線 96 〉及極電極 162366.doc -38-