[go: up one dir, main page]

WO2012176422A1 - 表示装置及びその製造方法 - Google Patents

表示装置及びその製造方法 Download PDF

Info

Publication number
WO2012176422A1
WO2012176422A1 PCT/JP2012/003960 JP2012003960W WO2012176422A1 WO 2012176422 A1 WO2012176422 A1 WO 2012176422A1 JP 2012003960 W JP2012003960 W JP 2012003960W WO 2012176422 A1 WO2012176422 A1 WO 2012176422A1
Authority
WO
WIPO (PCT)
Prior art keywords
active layer
tft
display device
channel tft
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/003960
Other languages
English (en)
French (fr)
Inventor
宮本　忠芳
中野　文樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to US14/128,437 priority Critical patent/US10177170B2/en
Priority to CA2845768A priority patent/CA2845768A1/en
Priority to CN201280041110.1A priority patent/CN103765494B/zh
Priority to SG2014013833A priority patent/SG2014013833A/en
Priority to JP2013521441A priority patent/JP6215053B2/ja
Publication of WO2012176422A1 publication Critical patent/WO2012176422A1/ja
Anticipated expiration legal-status Critical
Priority to US16/203,732 priority patent/US10438973B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Definitions

  • the present invention relates to a display device including a thin film transistor having an oxide semiconductor layer and a manufacturing method thereof.
  • TFTs thin film transistors
  • the display device includes the active matrix substrate, and a counter substrate that is disposed to face the substrate and is bonded to each other through a frame-shaped seal member.
  • a display region is formed inside the seal member, and a non-display region is formed outside the periphery of the display region.
  • a low-temperature polysilicon (hereinafter also referred to as LTPS) melt-crystallized by an excimer laser is suitably used for the TFT formed in the pixel in the display area.
  • LTPS low-temperature polysilicon
  • a TFT using LTPS as an active layer has an advantage that a threshold voltage is low and can be driven at high speed, and is widely used in high-detail displays such as a mobile phone, a smartphone, and a tablet terminal.
  • IGZO In—Ga—Zn—O
  • Patent Document 1 discloses a pixel driving TFT for a display device including a pixel driving TFT formed on a glass substrate in a display area and a driving circuit TFT formed on a glass substrate in a non-display area. It is disclosed that the active layer is formed of an oxide semiconductor while the active layer of the driving circuit TFT is formed of low-temperature polysilicon.
  • the oxide semiconductor layer is formed on the surface of the insulating film, and the etching stopper layer is formed on the surface of the oxide semiconductor layer.
  • a source electrode and a drain electrode are formed so as to cover part of the etching stopper layer and part of the oxide semiconductor layer. Therefore, when forming the pixel driving TFT, the metal material layer covering the oxide semiconductor layer and the etching stopper layer is etched to expose the etching stopper layer, so that the source electrode and the drain electrode are formed from the remaining metal material layer.
  • the active layer of the driving circuit TFT is formed of low-temperature polysilicon, while the active layer of the pixel driving TFT is formed of an oxide semiconductor, but an etching stopper layer is formed.
  • the oxide semiconductor layer is inevitably damaged by etching when the source electrode and the drain electrode are formed, so that the electrical characteristics of the TFT can be improved. difficult.
  • the present invention has been made in view of such a point, and an object thereof is to provide a pixel driving TFT whose active layer is made of an oxide semiconductor and a driving circuit TFT whose active layer is made of a non-oxide semiconductor.
  • the electrical characteristics of the TFT are enhanced as much as possible while reducing the manufacturing cost.
  • a display device includes a circuit board having a display area in which a plurality of pixels are formed, a non-display area provided outside the display area, and the circuit.
  • a source electrode and a drain electrode which are formed in a display region of the substrate and are spaced apart from each other on the insulating film, and a separation portion between the source electrode and the drain electrode and a part of the source electrode adjacent to the separation portion
  • a first active layer made of an oxide semiconductor provided so as to cover a part of the drain electrode from the side opposite to the insulating film, a pixel driving TFT for driving the pixel, and the circuit
  • a driving circuit TFT for driving the pixel driving TFT having a second active layer made of a non-oxide semiconductor and formed in a non-display region of the substrate.
  • the display device manufacturing method is a method for manufacturing a display device including a circuit board having a display region in which a plurality of pixels are formed and a non-display region provided on the outer periphery of the display region.
  • a step of forming an insulating film in a region to be a display region of the circuit board, and a source electrode and a drain electrode constituting a pixel driving TFT for driving the pixel are separated from each other on the insulating film.
  • the second active layer made of, and a step of forming a region to be a non-display area of the circuit board.
  • the first active layer of the pixel driving TFT is formed of an oxide semiconductor in the display region, the off-leak current of the pixel driving TFT can be greatly reduced, and thus another circuit function needs to be added. And the aperture ratio can be greatly increased.
  • the second active layer of the driving circuit TFT is formed of a non-oxide semiconductor in the non-display region, the driving circuit TFT can be formed of, for example, low-temperature polysilicon having a low threshold voltage. Therefore, the driving circuit TFT and the pixel driving TFT are integrally formed on the circuit board, and the off-leak current of the pixel driving TFT can be greatly reduced while improving the reliability of the driving circuit TFT.
  • each of the source electrode and the drain electrode of the pixel driving TFT is configured to be covered with the first active layer from the side opposite to the insulating film on which the source electrode and the drain electrode are arranged, the first active layer There is no need to form an etching stopper layer thereon. Therefore, while reducing the number of masks required for manufacturing and reducing manufacturing costs, the damage to the first active layer due to etching when forming the source electrode and the like is avoided, and the electrical characteristics of the pixel driving TFT are reduced. Can be increased.
  • FIG. 1 is a cross-sectional view showing the structure of the TFT substrate according to the first embodiment.
  • FIG. 2 is a plan view showing the CMOS inverter circuit according to the first embodiment.
  • FIG. 3 is a circuit diagram showing a configuration of the CMOS inverter circuit.
  • FIG. 4 is a cross-sectional view illustrating a schematic configuration of the liquid crystal display device.
  • FIG. 5 is a cross-sectional view showing a glass substrate on which a second active layer is formed.
  • FIG. 6 is a cross-sectional view showing a glass substrate on which a plurality of gate electrodes are formed.
  • FIG. 7 is a cross-sectional view showing a glass substrate on which an interlayer insulating film is formed.
  • FIG. 1 is a cross-sectional view showing the structure of the TFT substrate according to the first embodiment.
  • FIG. 2 is a plan view showing the CMOS inverter circuit according to the first embodiment.
  • FIG. 3 is a circuit diagram showing a
  • FIG. 8 is a cross-sectional view showing a glass substrate on which a source electrode and a drain electrode are formed.
  • FIG. 9 is a cross-sectional view illustrating a glass substrate on which a plurality of oxide semiconductor layers are formed.
  • FIG. 10 is a cross-sectional view showing the structure of the TFT substrate according to the second embodiment.
  • FIG. 11 is a plan view showing a CMOS inverter circuit according to the second embodiment.
  • FIG. 12 is a cross-sectional view showing a glass substrate on which a plurality of gate electrodes are formed.
  • FIG. 13 is a cross-sectional view illustrating a glass substrate on which a plurality of oxide semiconductor layers are formed.
  • FIG. 14 is a cross-sectional view showing the structure of the TFT substrate according to the third embodiment.
  • FIG. 15 is a cross-sectional view showing a schematic configuration of a cross section taken along line XV-XV in FIG.
  • FIG. 16 is a plan view showing a CMOS inverter circuit according to the third embodiment.
  • FIG. 17 is a cross-sectional view showing a glass substrate on which a plurality of gate electrodes are formed.
  • FIG. 18 is a cross-sectional view illustrating a glass substrate on which a plurality of oxide semiconductor layers are formed.
  • Embodiment 1 of the Invention 1 to 9 show Embodiment 1 of the present invention.
  • FIG. 1 is a cross-sectional view showing the structure of the TFT substrate according to the first embodiment.
  • FIG. 2 is a plan view showing the CMOS inverter circuit according to the first embodiment.
  • FIG. 3 is a circuit diagram showing a configuration of the CMOS inverter circuit.
  • FIG. 4 is a cross-sectional view illustrating a schematic configuration of the liquid crystal display device.
  • FIG. 5 is a cross-sectional view showing a glass substrate on which a second active layer is formed.
  • FIG. 6 is a cross-sectional view showing a glass substrate on which a plurality of gate electrodes are formed.
  • FIG. 7 is a cross-sectional view showing a glass substrate on which an interlayer insulating film is formed.
  • FIG. 8 is a cross-sectional view showing a glass substrate on which a source electrode and a drain electrode are formed.
  • FIG. 9 is a cross-sectional view illustrating a glass substrate on which a plurality of oxide semiconductor layers are formed.
  • the liquid crystal display device 1 will be described as an example of the display device according to the present invention.
  • the liquid crystal display device 1 includes a liquid crystal display panel 10 and a backlight unit 20 that is a lighting device disposed on the back side of the liquid crystal display panel 10.
  • the liquid crystal display panel 10 includes a TFT substrate 11 as an active matrix substrate which is a circuit substrate, a counter substrate 12 disposed to face the TFT substrate 11, and a liquid crystal layer provided between the TFT substrate 11 and the counter substrate 12. 13.
  • the liquid crystal display panel 10 and the TFT substrate 11 are provided with a display region 16 and a frame-like non-display region 17 provided on the outer periphery.
  • a display region 16 a plurality of pixels (not shown) arranged in a matrix are formed.
  • the pixel displays for example, one of the three primary colors of red (R), green (G), and blue (B), and color display of an arbitrary color is performed by a pixel unit composed of a set of R, G, and B pixels. It is like that.
  • the counter substrate 12 is provided with a color filter, a common electrode, etc. (not shown). Further, the liquid crystal layer 13 is sealed by a sealing member 14 provided between the TFT substrate 11 and the counter substrate 12.
  • a plurality of source wirings (not shown) extending in parallel with each other and a plurality of gate wirings (not shown) extending orthogonally to these are formed on the TFT substrate 11. That is, the wiring group composed of the gate wiring and the source wiring is formed in a lattice shape as a whole. The pixels are formed in the lattice area.
  • a pixel driving TFT 41 for driving the pixel for each pixel and a pixel electrode 26 connected thereto are formed on the glass substrate 21.
  • the pixel driving TFT 41 is connected to the source wiring and the gate wiring.
  • a driving circuit TFT 42 for driving the pixel driving TFT 41 is formed directly on the glass substrate 21.
  • the pixel driving TFT 41 is an n-channel TFT and has a first active layer 31 made of an oxide semiconductor such as IGZO.
  • the drive circuit TFT 42 is a p-channel TFT, and has a second active layer 32 made of a non-oxide semiconductor such as low-temperature polysilicon (LTPS).
  • LTPS low-temperature polysilicon
  • CMOS inverter circuit 40 as a CMOS circuit is directly formed on the glass substrate 21 in the non-display area 17 of the TFT substrate 11.
  • the CMOS inverter circuit 40 includes a p-channel TFT 42 constituted by the drive circuit TFT 42 and an n-channel TFT 43 that shakes the third active layer 33 made of an oxide semiconductor such as IGZO. And have.
  • the same signal voltage Vin is input to the gate electrode 36 of the p-channel TFT 42 and the gate electrode 37 of the n-channel TFT 43 simultaneously.
  • a positive power supply VDD is connected to the source electrode 46 of the p-channel TFT 42, while the source electrode 47 of the n-channel TFT 43 is electrically grounded.
  • the p-channel TFT 42 and the n-channel TFT 43 have a common drain electrode 45, and a signal voltage Vout is output from the drain electrode 45.
  • the TFT substrate 11 has a glass substrate 21 as a transparent insulating substrate.
  • a base coat layer 22 is formed on one surface of the glass substrate 21.
  • the base coat layer 22 is an insulating film made of, for example, a SiO 2 film, a SiNx film, or a laminated structure including a SiO 2 film and a SiNx film.
  • a second active layer 32 made of low-temperature polysilicon is formed in a predetermined shape on the surface of the base coat layer 22 in the non-display region 17.
  • a gate insulating film 23 is formed on the base coat layer 22 so as to cover the second active layer 32.
  • the gate insulating film 23 is made of, for example, a SiO 2 film.
  • gate electrodes 35, 36, and 37 constituting the TFTs 41, 42, and 43 are formed on the surface of the gate insulating film 23. That is, the pixel driving TFT 41 and the driving circuit TFT 42 have gate electrodes 35 and 36 formed in the same layer. As shown in FIG. 2, the gate electrode 36 of the p-channel TFT 42 extends in parallel with the gate electrode 37 of the n-channel TFT 43. An interlayer insulating film 24 is formed on the gate insulating film 23 so as to cover the gate electrodes 35, 36 and 37.
  • Source electrodes 39, 46, 47 and drain electrodes 38, 45 are formed on the surface of the interlayer insulating film 24.
  • the source electrode 46 and the drain electrode 45 are connected to the second active layer 32 through a contact hole 29 formed in the interlayer insulating film 24 and the gate insulating film 23.
  • the pixel driving TFT 41 and the n-channel TFT 43 of the CMOS inverter circuit 40 have source electrodes 39 and 47 and drain electrodes 38 and 45 that are spaced apart from each other on the interlayer insulating film 24.
  • a separation portion 51 is formed between the source electrode 39 and the drain electrode 38, and a separation portion 53 is formed between the source electrode 47 and the drain electrode 45.
  • the first active layer 31 made of an oxide semiconductor is provided so as to cover the separation part 51, a part of the source electrode 39 adjacent to the separation part 51 and a part of the drain electrode 38 from the side opposite to the interlayer insulating film 24. Is provided. Similarly, a third portion made of an oxide semiconductor covers the separation portion 53 and a part of the source electrode 47 and a part of the drain electrode 45 adjacent to the separation portion 53 from the side opposite to the interlayer insulating film 24. An active layer 33 is provided.
  • the n-channel TFT 43 of the CMOS inverter circuit 40 includes the source electrode 47, the drain electrode 45, and the third active layer having the same positional relationship as the source electrode 39, the drain electrode 38, and the first active layer 31 in the pixel driving TFT 41.
  • a layer 33 is provided.
  • the second active layer 32 of the p-channel TFT 42 and the third active layer 33 of the n-channel TFT 43 in the CMOS inverter circuit 40 are formed on the surface of the TFT substrate 11. They are arranged so as not to overlap each other when viewed from the normal direction.
  • a passivation film 25 is formed on the surface of the interlayer insulating film 24 so as to cover the first active layer 31, the third active layer 33, the source electrodes 39, 46, 47 and the drain electrodes 38, 45. Further, a planarizing film 27 is formed on the surface of the passivation film 25.
  • the planarizing film 27 is composed of a photosensitive insulating film.
  • a pixel electrode 26 made of a transparent conductive film such as ITO is formed on the surface of the planarizing film 27. The pixel electrode 26 is connected to the drain electrode 38 of the pixel driving TFT 41 through a contact hole 28 formed in the planarizing film 27 and the passivation film 25.
  • an amorphous silicon (hereinafter also referred to as a-Si) film is formed on the surface of the base coat layer 22 formed on the glass substrate 21 by, for example, PCVD (Plasma Chemical Vapor Deposition). Form to thickness.
  • a-Si amorphous silicon
  • the a-Si film is crystallized by light irradiation using an excimer laser to form a polysilicon (poly-Si) film (excimer laser annealing method).
  • a resist layer is formed on the polysilicon film, and the polysilicon film is etched using the resist layer as a patterning mask, whereby the island-shaped semiconductor layer 32 is formed in the non-display region 17.
  • a gate insulating film 23 is formed so as to cover the semiconductor layer 32.
  • the gate insulating film 23 is formed of a SiO 2 film having a thickness of 50 nm to 100 nm, for example. Thereafter, impurities are implanted into the entire semiconductor layer 32 as necessary.
  • gate electrodes 35, 36 and 37 are formed on the surface of the gate insulating film 23.
  • a conductive film deposited on the surface of the gate insulating film 23 by sputtering or CVD is patterned into a predetermined shape by photolithography or the like.
  • the gate electrode 36 is formed so as to cover a region to be a channel region in the semiconductor layer 32.
  • the gate electrode 35 of the pixel driving TFT 41, the gate electrode 36 of the p-channel TFT 42, which is the driving circuit TFT 42, and the gate electrode 37 of the n-channel TFT 43 are formed in the same layer. Further, the gate electrode 36 of the p-channel TFT 42 is formed so as to extend in parallel with the gate electrode 37 of the n-channel TFT 43.
  • the p-channel TFT 42 and the channel TFT 43 constitute a CMOS inverter circuit 40.
  • impurity ions such as boron ions are implanted into the semiconductor layer 32 using the gate electrode 36 as a mask, and an activation process is performed by heating.
  • impurity ions such as boron ions are implanted into the semiconductor layer 32 using the gate electrode 36 as a mask, and an activation process is performed by heating.
  • the p-channel TFT 42 is formed, and the second active layer 32 made of a non-oxide semiconductor is formed in the non-display region 17 of the TFT substrate 11. It forms in the area which becomes.
  • the gate insulating film 23 and the gate are formed over the entire glass substrate 21 (that is, over the region serving as the display region 16 and the region serving as the non-display region 17 of the TFT substrate 11).
  • An interlayer insulating film 24 is formed so as to cover the electrodes 35, 36 and 37.
  • a contact hole 29 is formed at a position above the second active layer 32 in the interlayer insulating film 24 and the gate insulating film 23.
  • the conductive film formed on the interlayer insulating film 24 is patterned by photolithography or the like, thereby forming the source electrodes 39, 46, 47 and the drain electrodes 38, 45.
  • the source electrode 46 and the drain electrode 45 are connected to the second active layer 32 through the contact hole 29, respectively.
  • the source electrode 39 and the drain electrode 38 constituting the pixel driving TFT 41 are formed on the interlayer insulating film 24 in a state of being separated from each other.
  • the source electrode 47 and the drain electrode 45 of the n-channel TFT 43 are formed on the interlayer insulating film 24 so as to be separated from each other.
  • an oxide semiconductor film having a film thickness of, for example, about 30 nm to 100 nm is formed by sputtering so as to directly cover the source electrodes 39, 46, 47 and the drain electrodes 38, 45.
  • etching using photolithography and a resist mask on the oxide semiconductor film, as illustrated in FIG.
  • the third active layer 33 is made of the same oxide semiconductor as the first active layer 31.
  • the first active layer 31 is formed in a region that becomes the display region 16 of the TFT substrate 11.
  • the third active layer 33 is formed in a region to be the non-display region 17 of the TFT substrate 11. In this step, the third active layer 33 is formed so as not to overlap the second active layer 32 when viewed from the normal direction of the surface of the TFT substrate 11.
  • the pixel driving TFT 41 and the n-channel TFT 43 in which the first active layer 31 or the third active layer 33 of the oxide semiconductor is disposed on the opposite side can be formed on the same glass substrate 21.
  • a passivation film 25 is formed so as to cover the first active layer 31 and the third active layer 33, and then a planarizing film 27 is formed on the surface of the passivation film 25. Thereafter, a contact hole 28 is formed in the passivation film 25 and the planarizing film 27 at a position above the drain electrode 38 in the pixel driving TFT 41. Subsequently, the pixel electrode 26 is formed by patterning a transparent conductive film such as ITO deposited on the surface of the planarizing film 27 into a predetermined shape by photolithography.
  • an alignment film (not shown) is formed so as to cover the pixel electrode 26, and the TFT substrate 11 is manufactured. Then, the TFT substrate 11 and the separately formed counter substrate 12 are bonded to each other via the liquid crystal layer 13 and the frame-shaped sealing member 14 to manufacture the liquid crystal display panel 10. Further, the backlight unit 20 is disposed opposite to the TFT substrate 11 side of the liquid crystal display panel 10 to manufacture the liquid crystal display device 1.
  • the first active layer 31 of the pixel driving TFT 41 in the display region 16 is configured by an oxide semiconductor such as IGZO, the off-leak current of the pixel driving TFT 41 can be significantly reduced. It is not necessary to add another circuit function, and the aperture ratio can be greatly increased. Furthermore, since the second active layer 32 of the driving circuit TFT (n-channel TFT) 42 in the non-display region 17 is made of low-temperature polysilicon, which is a non-oxide semiconductor, the threshold voltage is lowered to drive at high speed. Is possible.
  • the CMOS inverter circuit 40 and the pixel driving TFT 41 which are peripheral circuits, are integrally formed on the glass substrate 21, and the off-leakage current of the pixel driving TFT 41 is greatly increased while improving the reliability of the driving circuit TFT 42. It can be reduced.
  • the source electrode 39 and the drain electrode 38 of the pixel driving TFT 41 are partially covered by the first active layer 31 from the side opposite to the interlayer insulating film 24 where the source electrode 39 and the drain electrode 38 are disposed. Therefore, it is not necessary to form an etching stopper layer on the first active layer 31.
  • the third active layer 33 is covered from a part of the source electrode 47 and the drain electrode 45 of the n-channel TFT 43 of the CMOS inverter circuit 40 from the side opposite to the interlayer insulating film 24. It is not necessary to provide an etching stopper layer also on the layer 33.
  • CMOS inverter circuit 40 can be configured.
  • the active layer is made of low-temperature polysilicon as in the prior art, it is necessary to form an LDD (Lighty Doped Dorain) structure in order to operate at high speed. There is a problem that the manufacturing process increases.
  • the third active layer 33 is formed of an oxide semiconductor for the n-channel TFT 43 constituting the CMOS inverter circuit 40, the manufacturing process of the CMOS inverter circuit 40 is reduced. However, the operation can be speeded up.
  • an n-channel TFT and a p-channel TFT constituting the circuit each have an active layer made of a non-oxide semiconductor such as low-temperature polysilicon (LTPS). Yes.
  • the active layers are arranged next to each other in the same layer.
  • the third active layer 33 of the n-channel TFT 43 is not overlapped with the second active layer 32 of the p-channel TFT 42 when viewed from the normal direction of the surface of the TFT substrate 11.
  • the CMOS inverter circuit 40 can be formed with the same occupation area as a CMOS inverter circuit having an n-channel TFT and a p-channel TFT each having an active layer made of LTPS.
  • Embodiment 2 of the Invention >> 10 to 13 show Embodiment 2 of the present invention.
  • FIG. 10 is a cross-sectional view showing the structure of the TFT substrate according to the second embodiment.
  • FIG. 11 is a plan view showing a CMOS inverter circuit according to the second embodiment.
  • FIG. 12 is a cross-sectional view showing a glass substrate on which a plurality of gate electrodes are formed.
  • FIG. 13 is a cross-sectional view illustrating a glass substrate on which a plurality of oxide semiconductor layers are formed.
  • the second embodiment is obtained by changing the configuration of the CMOS inverter circuit 40 in the first embodiment. That is, in the first embodiment, the third active layer 33 of the n-channel TFT 43 is disposed so as not to overlap the second active layer 32 of the p-channel TFT 42 when viewed from the normal direction of the surface of the TFT substrate 11. On the other hand, in the second embodiment, as shown in FIG. 10, the third active layer 33 is disposed so as to overlap the second active layer 32 when viewed from the normal direction of the surface of the TFT substrate 11.
  • the p-channel TFT 42 and the n-channel TFT 43 have a common gate electrode 36.
  • the TFT substrate 11 has a glass substrate 21 as a transparent insulating substrate.
  • a base coat layer 22 is formed on one surface of the glass substrate 21.
  • a second active layer 32 made of low-temperature polysilicon is formed in a predetermined shape on the surface of the base coat layer 22 in the non-display region 17.
  • a gate insulating film 23 is formed on the base coat layer 22 so as to cover the second active layer 32.
  • the gate insulating film 23 is made of, for example, a SiO 2 film.
  • gate electrodes 35 and 36 constituting the TFTs 41, 42 and 43 are formed on the surface of the gate insulating film 23. That is, the pixel driving TFT 41 and the driving circuit TFT 42 have gate electrodes 35 and 36 formed in the same layer. As shown in FIGS. 10 and 11, the gate electrode 36 of the p-channel TFT 42 is the same as the gate electrode 36 of the n-channel TFT 43.
  • An interlayer insulating film 24 is formed on the gate insulating film 23 so as to cover the gate electrodes 35 and 36.
  • Source electrodes 39, 46, 47 and drain electrodes 38, 45 are formed on the surface of the interlayer insulating film 24.
  • the source electrode 46 and the drain electrode 45 are connected to the second active layer 32 through a contact hole 29 formed in the interlayer insulating film 24 and the gate insulating film 23.
  • the pixel driving TFT 41 and the n-channel TFT 43 of the CMOS inverter circuit 40 have source electrodes 39 and 47 and drain electrodes 38 and 45 that are spaced apart from each other on the interlayer insulating film 24.
  • a separation portion 51 is formed between the source electrode 39 and the drain electrode 38, and a separation portion 53 is formed between the source electrode 47 and the drain electrode 45.
  • the first active layer 31 made of an oxide semiconductor is provided so as to cover the separation part 51, a part of the source electrode 39 adjacent to the separation part 51 and a part of the drain electrode 38 from the side opposite to the interlayer insulating film 24. Is provided. Similarly, a third portion made of an oxide semiconductor covers the separation portion 53 and a part of the source electrode 47 and a part of the drain electrode 45 adjacent to the separation portion 53 from the side opposite to the interlayer insulating film 24. An active layer 33 is provided.
  • a passivation film 25 is formed on the surface of the interlayer insulating film 24 so as to cover the first active layer 31, the third active layer 33, the source electrodes 39, 46, 47 and the drain electrodes 38, 45. Further, a planarizing film 27 is formed on the surface of the passivation film 25. A pixel electrode 26 made of a transparent conductive film such as ITO is formed on the surface of the planarizing film 27. The pixel electrode 26 is connected to the drain electrode 38 of the pixel driving TFT 41 through a contact hole 28 formed in the planarizing film 27 and the passivation film 25.
  • a-Si film for example, is formed on the surface of the base coat layer 22 formed on the glass substrate 21 to a thickness of, for example, about 50 nm by PCVD or the like. To do. Subsequently, a polysilicon film is formed from the a-Si film by excimer laser annealing. Next, the island-shaped semiconductor layer 32 is formed in the non-display region 17 by etching the polysilicon film.
  • the gate insulating film 23 is formed so as to cover the semiconductor layer 32.
  • the gate insulating film 23 is formed of a SiO 2 film having a thickness of 50 nm to 100 nm, for example.
  • impurities are implanted into the entire semiconductor layer 32 as necessary.
  • the gate electrodes 35 and 36 are formed by patterning the conductive film deposited on the surface of the gate insulating film 23 by a sputtering method or a CVD method into a predetermined shape by photolithography or the like.
  • the gate electrode 36 is a gate electrode common to the p-channel TFT 42 and the n-channel TFT 43.
  • impurity ions such as boron ions are implanted into the semiconductor layer 32 using the gate electrode 36 as a mask, and an activation process is performed by heating, whereby the second active layer 32 is formed.
  • the interlayer insulating film 24 is formed so as to cover the gate insulating film 23 and the gate electrodes 35 and 36 over the entire glass substrate 21. Subsequently, a contact hole 29 is formed above the second active layer 32 in the interlayer insulating film 24 and the gate insulating film 23. Thereafter, the conductive film formed on the interlayer insulating film 24 is patterned by photolithography or the like, thereby forming the source electrodes 39, 46, 47 and the drain electrodes 38, 45.
  • the source electrode 46 and the drain electrode 45 are connected to the second active layer 32 through the contact holes 29, respectively.
  • an oxide semiconductor film having a film thickness of, for example, about 30 nm to 100 nm is formed by sputtering so as to directly cover the source electrodes 39, 46, 47 and the drain electrodes 38, 45.
  • the oxide semiconductor film is etched using photolithography and a resist mask, so that the island-shaped first active layer 31 and the first active layer 31 covering the separation portions 51 and 53 are formed as shown in FIG. Three active layers 33 are formed.
  • the third active layer 33 is formed so as to overlap the second active layer 32 when viewed from the normal direction of the surface of the TFT substrate 11.
  • a passivation film 25 is formed so as to cover the first active layer 31 and the third active layer 33, and then a planarizing film 27 is formed on the surface of the passivation film 25. Thereafter, a contact hole 28 is formed in the passivation film 25 and the planarizing film 27 at a position above the drain electrode 38 in the pixel driving TFT 41. Subsequently, the pixel electrode 26 is formed by patterning a transparent conductive film such as ITO deposited on the surface of the planarizing film 27 into a predetermined shape by photolithography. In this way, the TFT substrate 11 is manufactured.
  • a transparent conductive film such as ITO
  • the first active layer 31 is made of an oxide semiconductor such as IGZO as in the first embodiment. Therefore, the off-leak current of the pixel driving TFT 41 can be greatly reduced, and the aperture ratio can be reduced. Can greatly increase. Furthermore, since the second active layer 32 of the driving circuit TFT (n-channel TFT) 42 is made of low-temperature polysilicon, it can be driven at a high speed by lowering its threshold voltage. Therefore, the CMOS inverter circuit 40 and the pixel driving TFT 41, which are peripheral circuits, are integrally formed on the glass substrate 21, and the off-leakage current of the pixel driving TFT 41 is greatly increased while improving the reliability of the driving circuit TFT 42. It can be reduced.
  • each of the source electrode 39 and the drain electrode 38 of the pixel driving TFT 41 is covered with the first active layer 31 from the side opposite to the interlayer insulating film 24 where the source electrode 39 and the drain electrode 38 are disposed. Since each of the source electrode 47 and the drain electrode 45 of the n-channel TFT 43 of the CMOS inverter circuit 40 covers the third active layer 33 from the side opposite to the interlayer insulating film 24, the first active layer 31 and There is no need to form an etching stopper layer on each of the third active layers 33.
  • the third active layer 33 is formed of an oxide semiconductor for the n-channel TFT 43 constituting the CMOS inverter circuit 40, compared to the conventional configuration having an active layer of low-temperature polysilicon having an LDD structure.
  • the operation of the CMOS inverter circuit 40 can be speeded up while reducing the number of manufacturing steps.
  • the third active layer 33 of the n-channel TFT 43 is viewed from the normal direction of the surface of the TFT substrate 11 with the second active layer 32 of the p-channel TFT 42. Since they are arranged in an overlapping manner, the CMOS inverter circuit 40 can be miniaturized by reducing the area occupied by the layers.
  • Embodiment 3 of the Invention >> 14 to 18 show Embodiment 3 of the present invention.
  • FIG. 14 is a cross-sectional view showing the structure of the TFT substrate according to the third embodiment.
  • FIG. 15 is a cross-sectional view showing a schematic configuration of a cross section taken along line XV-XV in FIG.
  • FIG. 16 is a plan view showing a CMOS inverter circuit according to the third embodiment.
  • FIG. 17 is a cross-sectional view showing a glass substrate on which a plurality of gate electrodes are formed.
  • FIG. 18 is a cross-sectional view illustrating a glass substrate on which a plurality of oxide semiconductor layers are formed.
  • the configuration of the CMOS inverter circuit 40 in the first embodiment is changed. That is, the third embodiment is that the third active layer 33 of the n-channel TFT 43 does not overlap the second active layer 32 of the p-channel TFT 42 when viewed from the normal direction of the surface of the TFT substrate 11. Same as 1.
  • the gate electrodes 36 and 37 of the CMOS inverter circuit 40 are formed so as to extend in parallel with each other.
  • the gate electrode 36 of the p-channel TFT 42 is an n-channel. This is different in that the gate electrode 36 of the type TFT 43 is connected to each other and extends linearly.
  • the TFT substrate 11 has a glass substrate 21 as a transparent insulating substrate.
  • a base coat layer 22 is formed on one surface of the glass substrate 21.
  • a second active layer 32 made of low-temperature polysilicon is formed in a predetermined shape on the surface of the base coat layer 22 in the non-display region 17.
  • a gate insulating film 23 is formed on the base coat layer 22 so as to cover the second active layer 32.
  • the gate insulating film 23 is made of, for example, a SiO 2 film.
  • gate electrodes 35 and 36 constituting the TFTs 41, 42 and 43 are formed on the surface of the gate insulating film 23. That is, the pixel driving TFT 41 and the driving circuit TFT 42 have gate electrodes 35 and 36 formed in the same layer. As shown in FIGS. 14 to 16, the gate electrode 36 of the p-channel TFT 42 is shared with the gate electrode 36 of the n-channel TFT 43. An interlayer insulating film 24 is formed on the gate insulating film 23 so as to cover the gate electrodes 35 and 36.
  • Source electrodes 39, 46, 47 and drain electrodes 38, 45 are formed on the surface of the interlayer insulating film 24.
  • the source electrode 46 and the drain electrode 45 are connected to the second active layer 32 through a contact hole 29 formed in the interlayer insulating film 24 and the gate insulating film 23.
  • the pixel driving TFT 41 and the n-channel TFT 43 of the CMOS inverter circuit 40 have source electrodes 39 and 47 and drain electrodes 38 and 45 that are spaced apart from each other on the interlayer insulating film 24.
  • a separation portion 51 is formed between the source electrode 39 and the drain electrode 38, and a separation portion (not shown) is also formed between the source electrode 47 and the drain electrode 45.
  • the first active layer 31 made of an oxide semiconductor is provided so as to cover the separation part 51, a part of the source electrode 39 adjacent to the separation part 51 and a part of the drain electrode 38 from the side opposite to the interlayer insulating film 24. Is provided. Similarly, a separation part between the source electrode 47 and the drain electrode 45 and a part of the source electrode 47 and a part of the drain electrode 45 adjacent to the separation part are covered from the side opposite to the interlayer insulating film 24.
  • a third active layer 33 made of an oxide semiconductor is provided.
  • the third active layer 33 is arranged to be shifted from each other in the direction in which the gate electrode 36 extends with respect to the second active layer 32 when viewed from the normal direction of the surface of the TFT substrate 11, and does not overlap each other.
  • a passivation film 25 is formed on the surface of the interlayer insulating film 24 so as to cover the first active layer 31, the third active layer 33, the source electrodes 39, 46, 47 and the drain electrodes 38, 45. Further, a planarizing film 27 is formed on the surface of the passivation film 25. A pixel electrode 26 made of a transparent conductive film such as ITO is formed on the surface of the planarizing film 27. The pixel electrode 26 is connected to the drain electrode 38 of the pixel driving TFT 41 through a contact hole 28 formed in the planarizing film 27 and the passivation film 25.
  • an a-Si film for example, is formed on the surface of the base coat layer 22 formed on the glass substrate 21 to a thickness of, for example, about 50 nm by PCVD or the like. To do. Subsequently, a polysilicon film is formed from the a-Si film by excimer laser annealing. Next, the island-shaped semiconductor layer 32 is formed in the non-display region 17 by etching the polysilicon film.
  • the gate insulating film 23 is formed so as to cover the semiconductor layer 32.
  • the gate insulating film 23 is formed of a SiO 2 film having a thickness of 50 nm to 100 nm, for example. Thereafter, impurities are implanted into the entire semiconductor layer 32 as necessary.
  • the gate electrodes 35 and 36 are formed by patterning the conductive film deposited on the surface of the gate insulating film 23 by a sputtering method or a CVD method into a predetermined shape by photolithography or the like.
  • the gate electrode 36 of the p-channel TFT 42 is connected to the gate electrode 37 of the n-channel TFT 43 so as to extend linearly.
  • impurity ions such as boron ions are implanted into the semiconductor layer 32 using the gate electrode 36 as a mask, and an activation process by heating is performed, thereby forming the second active layer 32.
  • the interlayer insulating film 24 is formed so as to cover the gate insulating film 23 and the gate electrodes 35 and 36 over the entire glass substrate 21. Subsequently, a contact hole 29 is formed above the second active layer 32 in the interlayer insulating film 24 and the gate insulating film 23. Thereafter, the conductive film formed on the interlayer insulating film 24 is patterned by photolithography or the like, thereby forming the source electrodes 39, 46, 47 and the drain electrodes 38, 45. Thus, the source electrode 46 and the drain electrode 45 are connected to the second active layer 32 through the contact holes 29, respectively.
  • an oxide semiconductor film having a film thickness of, for example, about 30 nm to 100 nm is formed by sputtering so as to directly cover the source electrodes 39, 46, 47 and the drain electrodes 38, 45.
  • this oxide semiconductor film is etched using photolithography and a resist mask to cover the separation portion 51 or the separation portion between the source electrode 47 and the drain electrode 45 as shown in FIG.
  • An island-shaped first active layer 31 and a third active layer 33 are formed.
  • a passivation film 25 is formed so as to cover the first active layer 31 and the third active layer 33, and then a planarizing film 27 is formed on the surface of the passivation film 25. Thereafter, a contact hole 28 is formed in the passivation film 25 and the planarizing film 27 at a position above the drain electrode 38 in the pixel driving TFT 41. Subsequently, the pixel electrode 26 is formed by patterning a transparent conductive film such as ITO deposited on the surface of the planarizing film 27 into a predetermined shape by photolithography. In this way, the TFT substrate 11 is manufactured.
  • a transparent conductive film such as ITO
  • the first active layer 31 is formed of an oxide semiconductor such as IGZO
  • the off-leak current of the pixel driving TFT 41 can be greatly reduced, and the aperture ratio can be reduced. Can greatly increase.
  • the second active layer 32 of the driving circuit TFT (n-channel TFT) 42 is made of low-temperature polysilicon, it can be driven at a high speed by lowering its threshold voltage. Therefore, the CMOS inverter circuit 40 and the pixel driving TFT 41, which are peripheral circuits, are integrally formed on the glass substrate 21, and the off-leakage current of the pixel driving TFT 41 is greatly increased while improving the reliability of the driving circuit TFT 42. It can be reduced.
  • each of the source electrode 39 and the drain electrode 38 of the pixel driving TFT 41 is covered with the first active layer 31 from the side opposite to the interlayer insulating film 24 where the source electrode 39 and the drain electrode 38 are disposed. Since each of the source electrode 47 and the drain electrode 45 of the n-channel TFT 43 of the CMOS inverter circuit 40 covers the third active layer 33 from the side opposite to the interlayer insulating film 24, the first active layer 31 and There is no need to form an etching stopper layer on each of the third active layers 33.
  • the third active layer 33 is formed of an oxide semiconductor for the n-channel TFT 43 constituting the CMOS inverter circuit 40, compared to the conventional configuration having an active layer of low-temperature polysilicon having an LDD structure.
  • the operation of the CMOS inverter circuit 40 can be speeded up while reducing the number of manufacturing steps.
  • the display device having the CMOS inverter circuit 40 has been described.
  • the present invention is not limited to this, and for example, a NAND circuit, an AND circuit, a NOR circuit, an OR circuit, a shift register circuit, a sampling circuit, The present invention can be similarly applied to a display device having another CMOS circuit having a D / A converter circuit, an A / D converter circuit, a latch circuit, a buffer circuit, or the like.
  • ZnO InGaO 3 (ZnO) 5 , MgxZn 1-x O (magnesium zinc oxide), CdZn 1-x O (cadmium zinc oxide), CdO (cadmium oxide), or a- And IGZO (In—Ga—Zn—O-based amorphous oxide semiconductor).
  • ZnO doped with one or more kinds of impurity elements among group 1 element, group 13 element, group 14 element, group 15 element and group 17 element is in an amorphous state, a polycrystalline state or a non-crystalline state. It is also possible to use a microcrystalline state in which a crystalline state and a polycrystalline state are mixed, or a state in which no impurity element is added.
  • non-oxide semiconductor may be a semiconductor such as silicon other than low-temperature polysilicon.
  • the present invention has been described with respect to the liquid crystal display device, but the present invention can be similarly applied to other display devices such as an organic EL display device.
  • the present invention is not limited to the above-described first to third embodiments, and the present invention includes a configuration in which these first to third embodiments are appropriately combined.
  • the present invention is useful for a display device including a thin film transistor having an oxide semiconductor layer and a manufacturing method thereof.
  • Liquid crystal display device 11 TFT substrate (circuit board) 16 display area 17 Non-display area 21 Glass substrate 31 First active layer 32 Second active layer, semiconductor layer 33 Third active layer 35, 36, 37 Gate electrode 38, 45 Drain electrode 39, 46, 47 Source electrode 40 CMOS inverter circuit 41 Pixel drive TFT 42 p-channel TFT (TFT for drive circuit) 43 n-channel TFT 45 Drain electrode 51,53 remote part

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

　表示装置は、表示領域と非表示領域とを有する回路基板と、表示領域に形成され、絶縁膜上に互いに離隔して配置されたソース電極及びドレイン電極と、ソース電極及びドレイン電極の間の離隔部と離隔部に隣接するソース電極の一部及びドレイン電極の一部とを絶縁膜と反対側から覆うように設けられて酸化物半導体からなる第１活性層とを有して画素を駆動するための画素駆動用ＴＦＴと、非表示領域に形成され、非酸化物半導体からなる第２活性層を有して画素駆動用ＴＦＴを駆動するための駆動回路用ＴＦＴとを備えている。

Description

表示装置及びその製造方法
　本発明は、酸化物半導体層を有する薄膜トランジスタを備えた表示装置及びその製造方法に関するものである。
　近年、液晶表示装置及び有機ＥＬ表示装置等の薄型の表示装置について、開発が急速に進められている。これら薄型の表示装置は、表示品位を高めるために、複数の画素毎に当該画素を駆動するための薄膜トランジスタ（以下、ＴＦＴとも称する。）が配置されたアクティブマトリクス基板を有することが多い。
　表示装置は、上記アクティブマトリクス基板と、当該基板に対向して配置されると共に枠状のシール部材を介して貼り合わされた対向基板とを有している。表示装置には、シール部材の内側に表示領域が形成される一方、当該表示領域の周囲外側に非表示領域が形成されている。
　表示領域の画素に形成されるＴＦＴには、エキシマレーザにより溶融結晶化された低温ポリシリコン（以下、ＬＴＰＳとも称する。）が好適に用いられている。ＬＴＰＳを活性層に用いたＴＦＴは、閾値電圧が低くて高速駆動が可能であるという利点を有し、例えば、携帯電話、スマートフォン及びタブレット型端末等の高詳細ディスプレイにおいて広く利用されている。一方、ＩＧＺＯ（Ｉｎ－Ｇａ－Ｚｎ－Ｏ）等の酸化物半導体によりＴＦＴの半導体層を形成することについても試みられている。このような酸化物半導体によってＴＦＴを形成すれば、そのＴＦＴのオフリーク電流を大幅に低減することが可能になる。
　また、近年、アクティブマトリクス基板の非表示領域において、当該アクティブマトリクス基板を構成しているガラス基板に駆動回路を直接に作り込んで集積化する開発が進められている。例えば、特許文献１には、表示領域のガラス基板に形成された画素駆動用ＴＦＴと、非表示領域のガラス基板に形成された駆動回路用ＴＦＴとを備えた表示装置について、画素駆動用ＴＦＴの活性層を酸化物半導体によって形成する一方、駆動回路用ＴＦＴの活性層を低温ポリシリコンによって形成することが開示されている。
　そして、上記特許文献１における画素駆動用ＴＦＴは、酸化物半導体層が絶縁膜の表面に形成され、酸化物半導体層の表面にエッチングストッパ層が形成されている。そして、エッチングストッパ層の一部と酸化物半導体層の一部を覆うようにソース電極及びドレイン電極が形成されている。したがって、この画素駆動用ＴＦＴを形成する場合、酸化物半導体層及びエッチングストッパ層を覆う金属材料層をエッチングして、エッチングストッパ層を露出させることにより、残った金属材料層からソース電極及びドレイン電極を形成する。
特開２０１０－００３９１０号公報
　しかし、上記特許文献１の表示装置では、駆動回路用ＴＦＴの活性層を低温ポリシリコンによって形成する一方、画素駆動用ＴＦＴの活性層を酸化物半導体によって形成しているものの、エッチングストッパ層を形成するためのマスクが必要になるため、表示装置の製造に要するマスク枚数が増加する結果、製造コストが上昇してしまう問題がある。
　一方、仮にエッチングストッパ層を設けないようにすれば、ソース電極及びドレイン電極を形成する際に、酸化物半導体層がエッチングによって大きく損傷することが避けられないため、ＴＦＴの電気特性を高めることが難しい。
　本発明は、斯かる点に鑑みてなされたものであり、その目的とするところは、活性層が酸化物半導体からなる画素駆動用ＴＦＴと、活性層が非酸化物半導体からなる駆動回路用ＴＦＴとが基板に形成された表示装置について、その製造コストの低減を図りながらも、ＴＦＴの電気特性を可及的に高めることにある。
　上記の目的を達成するために、本発明に係る表示装置は、複数の画素が形成された表示領域と、該表示領域の周囲外側に設けられた非表示領域とを有する回路基板と、上記回路基板の表示領域に形成され、絶縁膜上に互いに離隔して配置されたソース電極及びドレイン電極と、該ソース電極及びドレイン電極の間の離隔部と該離隔部に隣接する上記ソース電極の一部及びドレイン電極の一部とを上記絶縁膜と反対側から覆うように設けられて酸化物半導体からなる第１活性層とを有し、上記画素を駆動するための画素駆動用ＴＦＴと、上記回路基板の非表示領域に形成され、非酸化物半導体からなる第２活性層を有して上記画素駆動用ＴＦＴを駆動するための駆動回路用ＴＦＴとを備えている。
　また、本発明に係る表示装置の製造方法は、複数の画素が形成された表示領域と該表示領域の周囲外側に設けられた非表示領域とを有する回路基板を備えた表示装置を製造する方法であって、上記回路基板の表示領域となる領域に絶縁膜を形成する工程と、上記画素を駆動するための画素駆動用ＴＦＴを構成するソース電極及びドレイン電極を上記絶縁膜上に互いに離間した状態で形成する工程と、上記画素駆動用ＴＦＴを構成すると共に酸化物半導体からなる第１活性層を、上記ソース電極及びドレイン電極の間の離間部と該離間部に隣接する上記ソース電極の一部及びドレイン電極の一部とを上記絶縁膜と反対側から覆うように形成する工程と、上記画素駆動用ＴＦＴを駆動するための駆動回路用ＴＦＴを構成すると共に非酸化物半導体からなる第２活性層を、上記回路基板の非表示領域となる領域に形成する工程とを具備する。
　本発明によれば、表示領域において画素駆動用ＴＦＴの第１活性層を酸化物半導体によって構成したので、その画素駆動用ＴＦＴのオフリーク電流を大幅に低減できる結果、他の回路機能を追加する必要がなくなり、開口率を大幅に高めることができる。さらに、非表示領域において駆動回路用ＴＦＴの第２活性層を非酸化物半導体によって構成したので、例えば閾値電圧が低い低温ポリシリコン等によって当該駆動回路用ＴＦＴを形成することができる。よって、駆動回路用ＴＦＴと画素駆動用ＴＦＴとを、回路基板に一体に形成すると共に、その駆動回路用ＴＦＴの信頼性を高めながら、画素駆動用ＴＦＴのオフリーク電流を大幅に低減できることとなる。しかも、画素駆動用ＴＦＴのソース電極及びドレイン電極の各一部を、当該ソース電極及びドレイン電極が配置されている絶縁膜と反対側から第１活性層によって覆う構成としたので、第１活性層上にエッチングストッパ層を形成する必要がない。よって、製造時に要するマスク枚数を減少させて製造コストを低減しながらも、ソース電極等を形成する際のエッチングによる第１活性層へのダメージを回避して、当該画素駆動用ＴＦＴの電気特性を高めることができる。
図１は、本実施形態１におけるＴＦＴ基板の構造を示す断面図である。 図２は、本実施形態１におけるＣＭＯＳインバータ回路を示す平面図である。 図３は、ＣＭＯＳインバータ回路の構成を示す回路図である。 図４は、液晶表示装置の概略構成を示す断面図である。 図５は、第２活性層が形成されたガラス基板を示す断面図である。 図６は、複数のゲート電極が形成されたガラス基板を示す断面図である。 図７は、層間絶縁膜が形成されたガラス基板を示す断面図である。 図８は、ソース電極及びドレイン電極が形成されたガラス基板を示す断面図である。 図９は、複数の酸化物半導体層が形成されたガラス基板を示す断面図である。 図１０は、本実施形態２におけるＴＦＴ基板の構造を示す断面図である。 図１１は、本実施形態２におけるＣＭＯＳインバータ回路を示す平面図である。 図１２は、複数のゲート電極が形成されたガラス基板を示す断面図である。 図１３は、複数の酸化物半導体層が形成されたガラス基板を示す断面図である。 図１４は、本実施形態３におけるＴＦＴ基板の構造を示す断面図である。 図１５は、図１６におけるXV－XV線断面の概略構成を示す断面図である。 図１６は、本実施形態３におけるＣＭＯＳインバータ回路を示す平面図である。 図１７は、複数のゲート電極が形成されたガラス基板を示す断面図である。 図１８は、複数の酸化物半導体層が形成されたガラス基板を示す断面図である。
　以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。
　《発明の実施形態１》
　図１～図９は、本発明の実施形態１を示している。
　図１は、本実施形態１におけるＴＦＴ基板の構造を示す断面図である。図２は、本実施形態１におけるＣＭＯＳインバータ回路を示す平面図である。図３は、ＣＭＯＳインバータ回路の構成を示す回路図である。図４は、液晶表示装置の概略構成を示す断面図である。図５は、第２活性層が形成されたガラス基板を示す断面図である。
　図６は、複数のゲート電極が形成されたガラス基板を示す断面図である。図７は、層間絶縁膜が形成されたガラス基板を示す断面図である。図８は、ソース電極及びドレイン電極が形成されたガラス基板を示す断面図である。図９は、複数の酸化物半導体層が形成されたガラス基板を示す断面図である。
　本実施形態では、本発明に係る表示装置として液晶表示装置１を例に挙げて説明する。液晶表示装置１は、図４に示すように、液晶表示パネル１０と、この液晶表示パネル１０の背面側に配置された照明装置であるバックライトユニット２０とを備えている。
　液晶表示パネル１０は、回路基板であるアクティブマトリクス基板としてのＴＦＴ基板１１と、ＴＦＴ基板１１に対向して配置された対向基板１２と、ＴＦＴ基板１１及び対向基板１２の間に設けられた液晶層１３とを有する。
　また、液晶表示パネル１０及びＴＦＴ基板１１には、表示領域１６と、その周囲外側に設けられた額縁状の非表示領域１７とが形成されている。表示領域１６には、マトリクス状に配置された複数の画素（図示省略）が形成されている。画素は例えば赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３原色の何れかを表示し、Ｒ，Ｇ，Ｂの一組の画素からなる画素ユニットによって任意の色のカラー表示を行うようになっている。
　上記対向基板１２には、それぞれ図示省略のカラーフィルタ及び共通電極等が形成されている。また、液晶層１３は、上記ＴＦＴ基板１１と対向基板１２との間に設けられたシール部材１４によって封止されている。
　ＴＦＴ基板１１には、互いに並行して延びる複数のソース配線（図示省略）と、これらに直交して延びる複数のゲート配線（図示省略）とが形成されている。すなわち、ゲート配線及びソース配線からなる配線群は、全体として格子状に形成されている。その格子状の領域に、上記画素が形成されている。
　ＴＦＴ基板１１の表示領域１６には、各画素毎に当該画素を駆動するための画素駆動用ＴＦＴ４１と、これに接続された画素電極２６とが、ガラス基板２１に形成されている。また、画素駆動用ＴＦＴ４１は、上記ソース配線及びゲート配線に接続されている。一方、ＴＦＴ基板１１の非表示領域１７には、画素駆動用ＴＦＴ４１を駆動するための駆動回路用ＴＦＴ４２が、ガラス基板２１上に直接に形成されている。
　画素駆動用ＴＦＴ４１はｎチャネル型ＴＦＴであり、ＩＧＺＯ等の酸化物半導体からなる第１活性層３１を有している。一方、駆動回路用ＴＦＴ４２はｐチャネル型ＴＦＴであり、低温ポリシリコン（ＬＴＰＳ）等の非酸化物半導体からなる第２活性層３２を有している。
　また、ＴＦＴ基板１１の非表示領域１７には、ＣＭＯＳ回路としてのＣＭＯＳインバータ回路４０が、ガラス基板２１に直接に形成されている。ＣＭＯＳインバータ回路４０は、図１～図３に示すように、上記駆動回路用ＴＦＴ４２により構成されたｐチャネル型ＴＦＴ４２と、ＩＧＺＯ等の酸化物半導体からなる第３活性層３３を揺するｎチャネル型ＴＦＴ４３とを有している。
　ここで、ＣＭＯＳインバータ回路４０は、ｐチャネル型ＴＦＴ４２のゲート電極３６と、ｎチャネル型ＴＦＴ４３のゲート電極３７に同じ信号電圧Ｖinが同時に入力されるようになっている。ｐチャネル型ＴＦＴ４２のソース電極４６には正電源ＶDDが接続される一方、ｎチャネル型ＴＦＴ４３のソース電極４７は電気的に接地されている。また、ｐチャネル型ＴＦＴ４２及びｎチャネル型ＴＦＴ４３は、共通のドレイン電極４５を有しており、このドレイン電極４５から信号電圧Ｖoutが出力されるようになっている。
　次に、ＴＦＴ基板１１の構成について、図１を参照して詳細に説明する。ＴＦＴ基板１１は透明な絶縁性基板としてのガラス基板２１を有している。ガラス基板２１の一方の表面には、ベースコート層２２が形成されている。ベースコート層２２は、例えばＳｉＯ２膜やＳｉＮｘ膜若しくはＳｉＯ２膜及びＳｉＮｘ膜を含む積層構造等からなる絶縁膜である。
　ベースコート層２２の表面には、非表示領域１７において低温ポリシリコンからなる第２活性層３２が所定の形状に形成されている。そして、ベースコート層２２上には、第２活性層３２を覆うようにゲート絶縁膜２３が形成されている。ゲート絶縁膜２３は、例えばＳｉＯ２膜等により構成されている。
　ゲート絶縁膜２３の表面には、各ＴＦＴ４１，４２，４３を構成するゲート電極３５，３６，３７が形成されている。すなわち、画素駆動用ＴＦＴ４１及び駆動回路用ＴＦＴ４２は、互いに同じ層に形成されたゲート電極３５，３６をそれぞれ有している。図２に示すように、ｐチャネル型ＴＦＴ４２のゲート電極３６は、ｎチャネル型ＴＦＴ４３のゲート電極３７に並行して延びている。そして、ゲート絶縁膜２３上には、各ゲート電極３５，３６，３７を覆うように層間絶縁膜２４が形成されている。
　層間絶縁膜２４の表面には、ソース電極３９，４６，４７及びドレイン電極３８，４５が形成されている。ソース電極４６及びドレイン電極４５は、層間絶縁膜２４及びゲート絶縁膜２３に形成されたコンタクトホール２９を介して第２活性層３２に接続されている。
　すなわち、画素駆動用ＴＦＴ４１と、ＣＭＯＳインバータ回路４０のｎチャネル型ＴＦＴ４３とは、層間絶縁膜２４上に互いに離隔して配置されたソース電極３９，４７及びドレイン電極３８，４５を有している。層間絶縁膜２４上には、ソース電極３９及びドレイン電極３８の間に離隔部５１が形成されると共に、ソース電極４７及びドレイン電極４５の間に離隔部５３が形成されている。
　そして、離隔部５１と、離隔部５１に隣接するソース電極３９の一部及びドレイン電極３８の一部とを層間絶縁膜２４と反対側から覆うように、酸化物半導体からなる第１活性層３１が設けられている。これと同様に、離隔部５３と、離隔部５３に隣接するソース電極４７の一部及びドレイン電極４５の一部とを層間絶縁膜２４と反対側から覆うように、酸化物半導体からなる第３活性層３３が設けられている。
　このように、ＣＭＯＳインバータ回路４０のｎチャネル型ＴＦＴ４３は、画素駆動用ＴＦＴ４１におけるソース電極３９、ドレイン電極３８及び第１活性層３１と同じ位置関係にあるソース電極４７、ドレイン電極４５及び第３活性層３３を有している。
　本実施形態では、図１及び図２に示すように、ＣＭＯＳインバータ回路４０におけるｐチャネル型ＴＦＴ４２の第２活性層３２とｎチャネル型ＴＦＴ４３の第３活性層３３とは、ＴＦＴ基板１１の表面の法線方向から見て互いに重ならないように配置されている。
　上記層間絶縁膜２４の表面には、第１活性層３１、第３活性層３３、ソース電極３９，４６，４７及びドレイン電極３８，４５を覆うようにパッシベーション膜２５が形成されている。さらに、このパッシベーション膜２５の表面には、平坦化膜２７が形成されている。平坦化膜２７は、感光性を有する絶縁膜によって構成されている。平坦化膜２７の表面には例えばＩＴＯ等の透明導電膜からなる画素電極２６が形成されている。画素電極２６は、平坦化膜２７及びパッシベーション膜２５に形成されたコンタクトホール２８を介して画素駆動用ＴＦＴ４１のドレイン電極３８に接続されている。
　　－製造方法－
　次に、上記液晶表示装置１の製造方法について、図１、図５～図９を参照して説明する。まず、図５に示すように、ガラス基板２１に形成したベースコート層２２の表面に、例えばアモルファスシリコン（以下、ａ－Ｓｉともいう。）膜をＰＣＶＤ（Plasma Chemical Vapor Deposition）等により例えば５０ｎｍ程度の厚みに形成する。
　続いて、ａ－Ｓｉ膜をエキシマレーザを用いた光照射によって結晶化させることにより、ポリシリコン（poly－Ｓｉ）膜を形成する（エキシマレーザアニール法）。次に、ポリシリコン膜の上にレジスト層を形成し、このレジスト層をパターニングマスクとして、ポリシリコン膜をエッチングすることにより、島状の半導体層３２を非表示領域１７に形成する。
　次に、図６に示すように、上記半導体層３２を覆うようにゲート絶縁膜２３を形成する。ゲート絶縁膜２３は、例えば膜厚が５０ｎｍ～１００ｎｍであるＳｉＯ２膜によって形成する。その後に、必要に応じて半導体層３２全体に不純物の注入を行う。
　続いて、ゲート絶縁膜２３の表面にゲート電極３５，３６，３７を形成する。ゲート電極３５，３６，３７は、スパッタ法又はＣＶＤ法等によってゲート絶縁膜２３の表面に堆積させた導電膜を、フォトリソグラフィ等によって所定形状にパターニングする。このとき、ゲート電極３６は、半導体層３２のうちチャネル領域となる領域を覆うように形成する。
　そうして、画素駆動用ＴＦＴ４１のゲート電極３５と、駆動回路用ＴＦＴ４２であるｐチャネル型ＴＦＴ４２のゲート電極３６と、ｎチャネル型ＴＦＴ４３のゲート電極３７とを互いに同じ層に形成する。また、ｐチャネル型ＴＦＴ４２のゲート電極３６を、ｎチャネル型ＴＦＴ４３のゲート電極３７に並行して延びるように形成する。ここで、ｐチャネル型ＴＦＴ４２は、チャネル型ＴＦＴ４３と共にＣＭＯＳインバータ回路４０を構成する。
　その後、ゲート電極３６をマスクとして半導体層３２に例えばボロンイオン等の不純物イオンを注入し、加熱による活性化処理を行う。こうして、半導体層３２に低抵抗化されたソース領域及びドレイン領域を形成することにより、ｐチャネル型ＴＦＴ４２を構成すると共に非酸化物半導体からなる第２活性層３２をＴＦＴ基板１１の非表示領域１７となる領域に形成する。
　次に、図７に示すように、ガラス基板２１の全体亘って（すなわち、ＴＦＴ基板１１の表示領域１６となる領域と非表示領域１７となる領域とに亘って）、ゲート絶縁膜２３及びゲート電極３５，３６，３７を覆うように、層間絶縁膜２４を形成する。
　続いて、図８に示すように、層間絶縁膜２４及びゲート絶縁膜２３に対し、第２活性層３２の上方位置においてコンタクトホール２９を形成する。その後、層間絶縁膜２４上に形成した導電膜をフォトリソグラフィ等によりパターニングすることによって、ソース電極３９，４６，４７及びドレイン電極３８，４５を形成する。ソース電極４６及びドレイン電極４５は、コンタクトホール２９を介して第２活性層３２にそれぞれ接続される。このとき、画素駆動用ＴＦＴ４１を構成するソース電極３９及びドレイン電極３８を層間絶縁膜２４上に互いに離間した状態で形成する。また、ｎチャネル型ＴＦＴ４３のソース電極４７及びドレイン電極４５を層間絶縁膜２４上に互いに離間した状態で形成する。
　続いて、ソース電極３９，４６，４７及びドレイン電極３８，４５を直接に覆うように、例えば膜厚が３０ｎｍ～１００ｎｍ程度である酸化物半導体膜をスパッタリング法により形成する。次に、この酸化物半導体膜に対し、フォトリソグラフィ及びレジストマスクを用いたエッチングを行うことにより、図９に示すように、離隔部５１とこの離隔部５１に隣接するソース電極３９の一部及びドレイン電極３８の一部とを層間絶縁膜２４と反対側から覆う島状の第１活性層３１を形成すると共に、離隔部５３とこの離隔部５３に隣接するソース電極４７の一部及びドレイン電極４５の一部とを層間絶縁膜２４と反対側から覆う島状の第３活性層３３を形成する。
　すなわち、第３活性層３３は、第１活性層３１と同じ酸化物半導体からなる。また、第１活性層３１は、ＴＦＴ基板１１の表示領域１６となる領域に形成する。一方、第３活性層３３は、ＴＦＴ基板１１の非表示領域１７となる領域に形成する。そして、この工程では、第３活性層３３をＴＦＴ基板１１の表面の法線方向から見て第２活性層３２に重ならないように形成する。
　このようにして、ゲート電極３６のガラス基板２１側に低温ポリシリコンの第２活性層３２が配置されたｐチャネル型ＴＦＴ（駆動回路用ＴＦＴ）４２と、ゲート電極３５，３７のガラス基板２１と反対側に酸化物半導体の第１活性層３１又は第３活性層３３が配置された画素駆動用ＴＦＴ４１及びｎチャネル型ＴＦＴ４３とを、同一のガラス基板２１上に形成することができる。
　次に、上記第１活性層３１及び第３活性層３３を覆うようにパッシベーション膜２５を形成し、続いて、このパッシベーション膜２５の表面に平坦化膜２７を形成する。その後、画素駆動用ＴＦＴ４１におけるドレイン電極３８の上方位置において、パッシベーション膜２５及び平坦化膜２７にコンタクトホール２８を形成する。続いて、平坦化膜２７の表面に堆積させたＩＴＯ等の透明導電膜をフォトリソグラフィによって所定形状にパターニングすることにより、画素電極２６を形成する。
　そうして、画素電極２６を覆うように配向膜（不図示）を形成し、ＴＦＴ基板１１を製造する。そして、ＴＦＴ基板１１と、別途形成しておいた対向基板１２とを液晶層１３及び枠状のシール部材１４を介して互いに貼り合わせることにより、液晶表示パネル１０を製造する。さらに、液晶表示パネル１０におけるＴＦＴ基板１１側にバックライトユニット２０を対向配置させて、液晶表示装置１を製造する。
　　－実施形態１の効果－
　したがって、この実施形態１によると、表示領域１６において画素駆動用ＴＦＴ４１の第１活性層３１をＩＧＺＯ等の酸化物半導体によって構成したので、その画素駆動用ＴＦＴ４１のオフリーク電流を大幅に低減できる結果、他の回路機能を追加する必要がなくなり、開口率を大幅に高めることができる。さらに、非表示領域１７において駆動回路用ＴＦＴ（ｎチャネル型ＴＦＴ）４２の第２活性層３２を非酸化物半導体である低温ポリシリコンによって構成したので、その閾値電圧を低くして高速駆動させることが可能になる。よって、周辺回路であるＣＭＯＳインバータ回路４０と画素駆動用ＴＦＴ４１とを、ガラス基板２１に一体に形成すると共に、その駆動回路用ＴＦＴ４２の信頼性を高めながら、画素駆動用ＴＦＴ４１のオフリーク電流を大幅に低減できることとなる。
　しかも、画素駆動用ＴＦＴ４１のソース電極３９及びドレイン電極３８の各一部を、当該ソース電極３９及びドレイン電極３８が配置されている層間絶縁膜２４と反対側から第１活性層３１によって覆う構成としたので、第１活性層３１上にエッチングストッパ層を形成する必要がない。これと同様に、ＣＭＯＳインバータ回路４０のｎチャネル型ＴＦＴ４３のソース電極４７及びドレイン電極４５の各一部を層間絶縁膜２４と反対側から第３活性層３３を覆うようにしたので、第３活性層３３上にもエッチングストッパ層を設ける必要がない。よって、製造時に要するマスク枚数を減少させて製造コストを低減しながらも、ソース電極３９，４７等を形成する際のエッチングによる第１活性層３１及び第３活性層３３へのダメージを回避して、画素駆動用ＴＦＴ４１及びｎチャネル型ＴＦＴ４３の電気特性を高めることができる。
　さらに、画素駆動用ＴＦＴ４１の第１活性層３１と同じ酸化物半導体によって同時に形成した第３活性層３３を有するｎチャネル型ＴＦＴ４３と、低温ポリシリコンからなる第２活性層３２を有するｐチャネル型ＴＦＴ４２とによって、ＣＭＯＳインバータ回路４０を構成することができる。
　ここで、ＣＭＯＳインバータ回路４０を構成するｎチャネル型ＴＦＴについて、従来のようにその活性層を低温ポリシリコンによって構成すれば、高速動作させるためにＬＤＤ（Lighty Doped Dorain）構造を形成する必要があり、製造工程が増加する問題がある。これに対し、本実施形態では、ＣＭＯＳインバータ回路４０を構成するｎチャネル型ＴＦＴ４３について、酸化物半導体によって第３活性層３３を形成するようにしたので、当該ＣＭＯＳインバータ回路４０の製造工程を減少させながらもその動作を高速化することができる。
　また、従来から知られているＣＭＯＳインバータ回路は、当該回路を構成するｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴが、それぞれ低温ポリシリコン（ＬＴＰＳ）等の非酸化物半導体からなる活性層を有している。そして、各活性層は、同じ層において互いに隣り合って配置されている。本実施形態では、ＣＭＯＳインバータ回路４０について、ｎチャネル型ＴＦＴ４３の第３活性層３３を、ＴＦＴ基板１１の表面の法線方向から見て、ｐチャネル型ＴＦＴ４２の第２活性層３２と重ねないように配置しており、従来の活性層がそれぞれＬＴＰＳからなるｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴを有するＣＭＯＳインバータ回路と同じ程度の占有面積で、ＣＭＯＳインバータ回路４０を形成することができる。
　《発明の実施形態２》
　図１０～図１３は、本発明の実施形態２を示している。
　図１０は、本実施形態２におけるＴＦＴ基板の構造を示す断面図である。図１１は、本実施形態２におけるＣＭＯＳインバータ回路を示す平面図である。図１２は、複数のゲート電極が形成されたガラス基板を示す断面図である。図１３は、複数の酸化物半導体層が形成されたガラス基板を示す断面図である。
　尚、以降の各実施形態では、図１～図９と同じ部分については同じ符号を付して、その詳細な説明を省略する。
　本実施形態２は、上記実施形態１においてＣＭＯＳインバータ回路４０の構成を変更したものである。すなわち、上記実施形態１では、ＴＦＴ基板１１の表面の法線方向から見てｎチャネル型ＴＦＴ４３の第３活性層３３がｐチャネル型ＴＦＴ４２の第２活性層３２と重ならないように配置したのに対し、本実施形態２では、図１０に示すように、第３活性層３３をＴＦＴ基板１１の表面の法線方向から見て第２活性層３２に重なるように配置した。そして、ｐチャネル型ＴＦＴ４２及びｎチャネル型ＴＦＴ４３は、共通のゲート電極３６を有している。
　すなわち、上記実施形態１と同様に、ＴＦＴ基板１１は透明な絶縁性基板としてのガラス基板２１を有している。ガラス基板２１の一方の表面には、ベースコート層２２が形成されている。ベースコート層２２の表面には、非表示領域１７において低温ポリシリコンからなる第２活性層３２が所定の形状に形成されている。そして、ベースコート層２２上には、第２活性層３２を覆うようにゲート絶縁膜２３が形成されている。ゲート絶縁膜２３は、例えばＳｉＯ２膜等により構成されている。
　ゲート絶縁膜２３の表面には、各ＴＦＴ４１，４２，４３を構成するゲート電極３５，３６が形成されている。すなわち、画素駆動用ＴＦＴ４１及び駆動回路用ＴＦＴ４２は、互いに同じ層に形成されたゲート電極３５，３６をそれぞれ有している。図１０及び図１１に示すように、ｐチャネル型ＴＦＴ４２のゲート電極３６は、ｎチャネル型ＴＦＴ４３のゲート電極３６と同じである。そして、ゲート絶縁膜２３上には、各ゲート電極３５，３６を覆うように層間絶縁膜２４が形成されている。
　層間絶縁膜２４の表面には、ソース電極３９，４６，４７及びドレイン電極３８，４５が形成されている。ソース電極４６及びドレイン電極４５は、層間絶縁膜２４及びゲート絶縁膜２３に形成されたコンタクトホール２９を介して第２活性層３２に接続されている。
　すなわち、画素駆動用ＴＦＴ４１と、ＣＭＯＳインバータ回路４０のｎチャネル型ＴＦＴ４３とは、層間絶縁膜２４上に互いに離隔して配置されたソース電極３９，４７及びドレイン電極３８，４５を有している。層間絶縁膜２４上には、ソース電極３９及びドレイン電極３８の間に離隔部５１が形成されると共に、ソース電極４７及びドレイン電極４５の間に離隔部５３が形成されている。
　そして、離隔部５１と、離隔部５１に隣接するソース電極３９の一部及びドレイン電極３８の一部とを層間絶縁膜２４と反対側から覆うように、酸化物半導体からなる第１活性層３１が設けられている。これと同様に、離隔部５３と、離隔部５３に隣接するソース電極４７の一部及びドレイン電極４５の一部とを層間絶縁膜２４と反対側から覆うように、酸化物半導体からなる第３活性層３３が設けられている。
　上記層間絶縁膜２４の表面には、第１活性層３１、第３活性層３３、ソース電極３９，４６，４７及びドレイン電極３８，４５を覆うようにパッシベーション膜２５が形成されている。さらに、このパッシベーション膜２５の表面には、平坦化膜２７が形成されている。平坦化膜２７の表面には例えばＩＴＯ等の透明導電膜からなる画素電極２６が形成されている。画素電極２６は、平坦化膜２７及びパッシベーション膜２５に形成されたコンタクトホール２８を介して画素駆動用ＴＦＴ４１のドレイン電極３８に接続されている。
　　－製造方法－
　上記液晶表示装置１を製造する場合には、まず、図１２に示すように、ガラス基板２１に形成したベースコート層２２の表面に、例えばａ－Ｓｉ膜をＰＣＶＤ等により例えば５０ｎｍ程度の厚みに形成する。続いて、エキシマレーザアニール法により、ａ－Ｓｉ膜からポリシリコン膜を形成する。次に、ポリシリコン膜をエッチングすることにより、島状の半導体層３２を非表示領域１７に形成する。
　次に、上記半導体層３２を覆うようにゲート絶縁膜２３を形成する。ゲート絶縁膜２３は、例えば膜厚が５０ｎｍ～１００ｎｍであるＳｉＯ２膜によって形成する。その後に、必要に応じて半導体層３２全体に不純物の注入を行う。続いて、スパッタ法又はＣＶＤ法等によってゲート絶縁膜２３の表面に堆積させた導電膜を、フォトリソグラフィ等によって所定形状にパターニングすることにより、ゲート電極３５，３６を形成する。ゲート電極３６は、ｐチャネル型ＴＦＴ４２及びｎチャネル型ＴＦＴ４３に共通のゲート電極である。その後、ゲート電極３６をマスクとして半導体層３２に例えばボロンイオン等の不純物イオンを注入し、加熱による活性化処理を行うことにより、第２活性層３２を形成する。
　次に、図１３に示すように、ガラス基板２１の全体亘って、ゲート絶縁膜２３及びゲート電極３５，３６を覆うように、層間絶縁膜２４を形成する。続いて、層間絶縁膜２４及びゲート絶縁膜２３に対し、第２活性層３２の上方位置においてコンタクトホール２９を形成する。その後、層間絶縁膜２４上に形成した導電膜をフォトリソグラフィ等によりパターニングすることによって、ソース電極３９，４６，４７及びドレイン電極３８，４５を形成する。
　このとき、ｎチャネル型ＴＦＴ４３のソース電極４７の一部及びドレイン電極４５の一部が、第２活性層３２に重なるようにする。そうして、ソース電極４６及びドレイン電極４５は、コンタクトホール２９を介して第２活性層３２にそれぞれ接続される。
　続いて、ソース電極３９，４６，４７及びドレイン電極３８，４５を直接に覆うように、例えば膜厚が３０ｎｍ～１００ｎｍ程度である酸化物半導体膜をスパッタリング法により形成する。次に、この酸化物半導体膜に対し、フォトリソグラフィ及びレジストマスクを用いたエッチングを行うことにより、図１３に示すように、離隔部５１，５３をそれぞれ覆う島状の第１活性層３１及び第３活性層３３を形成する。このとき、第３活性層３３を、ＴＦＴ基板１１の表面の法線方向から見て第２活性層３２に重なるように形成する。
　次に、上記第１活性層３１及び第３活性層３３を覆うようにパッシベーション膜２５を形成し、続いて、このパッシベーション膜２５の表面に平坦化膜２７を形成する。その後、画素駆動用ＴＦＴ４１におけるドレイン電極３８の上方位置において、パッシベーション膜２５及び平坦化膜２７にコンタクトホール２８を形成する。続いて、平坦化膜２７の表面に堆積させたＩＴＯ等の透明導電膜をフォトリソグラフィによって所定形状にパターニングすることにより、画素電極２６を形成する。こうして、ＴＦＴ基板１１を製造する。
　　－実施形態２の効果－
　したがって、この実施形態２によっても、上記実施形態１と同様に、第１活性層３１をＩＧＺＯ等の酸化物半導体によって構成したので、画素駆動用ＴＦＴ４１のオフリーク電流を大幅に低減でき、開口率を大幅に高めることができる。さらに、駆動回路用ＴＦＴ（ｎチャネル型ＴＦＴ）４２の第２活性層３２を低温ポリシリコンによって構成したので、その閾値電圧を低くして高速駆動させることが可能になる。よって、周辺回路であるＣＭＯＳインバータ回路４０と画素駆動用ＴＦＴ４１とを、ガラス基板２１に一体に形成すると共に、その駆動回路用ＴＦＴ４２の信頼性を高めながら、画素駆動用ＴＦＴ４１のオフリーク電流を大幅に低減できることとなる。
　しかも、画素駆動用ＴＦＴ４１のソース電極３９及びドレイン電極３８の各一部を、当該ソース電極３９及びドレイン電極３８が配置されている層間絶縁膜２４と反対側から第１活性層３１によって覆う構成とし、ＣＭＯＳインバータ回路４０のｎチャネル型ＴＦＴ４３のソース電極４７及びドレイン電極４５の各一部を層間絶縁膜２４と反対側から第３活性層３３を覆う構成としたので、第１活性層３１上及び第３活性層３３上のそれぞれにエッチングストッパ層を形成する必要がない。よって、製造時に要するマスク枚数を減少させて製造コストを低減しながらも、ソース電極３９，４７等を形成する際のエッチングによる第１活性層３１及び第３活性層３３へのダメージを回避して、画素駆動用ＴＦＴ４１及びｎチャネル型ＴＦＴ４３の電気特性を高めることができる。
　さらに、ＣＭＯＳインバータ回路４０を構成するｎチャネル型ＴＦＴ４３について、酸化物半導体によって第３活性層３３を形成するようにしたので、ＬＤＤ構造を有する低温ポリシリコンの活性層を有する従来の構成に比べて、当該ＣＭＯＳインバータ回路４０の製造工程を減少させながらもその動作を高速化することができる。
　さらにまた、本実施形態では、ＣＭＯＳインバータ回路４０について、ｎチャネル型ＴＦＴ４３の第３活性層３３を、ＴＦＴ基板１１の表面の法線方向から見て、ｐチャネル型ＴＦＴ４２の第２活性層３２と重ねて配置したので、その専有面積を小さくしてＣＭＯＳインバータ回路４０を小型化することができる。
　《発明の実施形態３》
　図１４～図１８は、本発明の実施形態３を示している。
　図１４は、本実施形態３におけるＴＦＴ基板の構造を示す断面図である。図１５は、図１６におけるXV－XV線断面の概略構成を示す断面図である。図１６は、本実施形態３におけるＣＭＯＳインバータ回路を示す平面図である。図１７は、複数のゲート電極が形成されたガラス基板を示す断面図である。図１８は、複数の酸化物半導体層が形成されたガラス基板を示す断面図である。
　本実施形態３は、上記実施形態１においてＣＭＯＳインバータ回路４０の構成を変更したものである。すなわち、本実施形態３は、ＴＦＴ基板１１の表面の法線方向から見てｎチャネル型ＴＦＴ４３の第３活性層３３がｐチャネル型ＴＦＴ４２の第２活性層３２と重ならない点で、上記実施形態１と同様である。
　しかし、実施形態１ではＣＭＯＳインバータ回路４０のゲート電極３６，３７が互いに並行して延びるように形成されていたのに対し、本実施形態３では、ｐチャネル型ＴＦＴ４２のゲート電極３６は、ｎチャネル型ＴＦＴ４３のゲート電極３６と互いに接続されて直線状に延びるように形成されている点で、相違している。
　すなわち、上記実施形態１と同様に、ＴＦＴ基板１１は透明な絶縁性基板としてのガラス基板２１を有している。ガラス基板２１の一方の表面には、ベースコート層２２が形成されている。ベースコート層２２の表面には、非表示領域１７において低温ポリシリコンからなる第２活性層３２が所定の形状に形成されている。そして、ベースコート層２２上には、第２活性層３２を覆うようにゲート絶縁膜２３が形成されている。ゲート絶縁膜２３は、例えばＳｉＯ２膜等により構成されている。
　ゲート絶縁膜２３の表面には、各ＴＦＴ４１，４２，４３を構成するゲート電極３５，３６が形成されている。すなわち、画素駆動用ＴＦＴ４１及び駆動回路用ＴＦＴ４２は、互いに同じ層に形成されたゲート電極３５，３６をそれぞれ有している。図１４～図１６に示すように、ｐチャネル型ＴＦＴ４２のゲート電極３６は、ｎチャネル型ＴＦＴ４３のゲート電極３６と共通化されている。そして、ゲート絶縁膜２３上には、各ゲート電極３５，３６を覆うように層間絶縁膜２４が形成されている。
　層間絶縁膜２４の表面には、ソース電極３９，４６，４７及びドレイン電極３８，４５が形成されている。ソース電極４６及びドレイン電極４５は、層間絶縁膜２４及びゲート絶縁膜２３に形成されたコンタクトホール２９を介して第２活性層３２に接続されている。
　すなわち、画素駆動用ＴＦＴ４１と、ＣＭＯＳインバータ回路４０のｎチャネル型ＴＦＴ４３とは、層間絶縁膜２４上に互いに離隔して配置されたソース電極３９，４７及びドレイン電極３８，４５を有している。層間絶縁膜２４上には、ソース電極３９及びドレイン電極３８の間に離隔部５１が形成されると共に、ソース電極４７及びドレイン電極４５の間にも離隔部（図示省略）が形成されている。
　そして、離隔部５１と、離隔部５１に隣接するソース電極３９の一部及びドレイン電極３８の一部とを層間絶縁膜２４と反対側から覆うように、酸化物半導体からなる第１活性層３１が設けられている。これと同様に、ソース電極４７及びドレイン電極４５の間の離隔部と、この離隔部に隣接するソース電極４７の一部及びドレイン電極４５の一部とを層間絶縁膜２４と反対側から覆うように、酸化物半導体からなる第３活性層３３が設けられている。
　第３活性層３３は、ＴＦＴ基板１１の表面の法線方向から見て、第２活性層３２に対してゲート電極３６が延びる方向に互いにずれて配置され、互いに重ならないようになっている。
　上記層間絶縁膜２４の表面には、第１活性層３１、第３活性層３３、ソース電極３９，４６，４７及びドレイン電極３８，４５を覆うようにパッシベーション膜２５が形成されている。さらに、このパッシベーション膜２５の表面には、平坦化膜２７が形成されている。平坦化膜２７の表面には例えばＩＴＯ等の透明導電膜からなる画素電極２６が形成されている。画素電極２６は、平坦化膜２７及びパッシベーション膜２５に形成されたコンタクトホール２８を介して画素駆動用ＴＦＴ４１のドレイン電極３８に接続されている。
　　－製造方法－
　上記液晶表示装置１を製造する場合には、まず、図１７に示すように、ガラス基板２１に形成したベースコート層２２の表面に、例えばａ－Ｓｉ膜をＰＣＶＤ等により例えば５０ｎｍ程度の厚みに形成する。続いて、エキシマレーザアニール法により、ａ－Ｓｉ膜からポリシリコン膜を形成する。次に、ポリシリコン膜をエッチングすることにより、島状の半導体層３２を非表示領域１７に形成する。
　次に、上記半導体層３２を覆うようにゲート絶縁膜２３を形成する。ゲート絶縁膜２３は、例えば膜厚が５０ｎｍ～１００ｎｍであるＳｉＯ２膜によって形成する。その後に、必要に応じて半導体層３２全体に不純物の注入を行う。続いて、スパッタ法又はＣＶＤ法等によってゲート絶縁膜２３の表面に堆積させた導電膜を、フォトリソグラフィ等によって所定形状にパターニングすることにより、ゲート電極３５，３６を形成する。このとき、ｐチャネル型ＴＦＴ４２のゲート電極３６を、ｎチャネル型ＴＦＴ４３のゲート電極３７と互いに接続して直線状に延びるように形成する。
　その後、ゲート電極３６をマスクとして半導体層３２に例えばボロンイオン等の不純物イオンを注入し、加熱による活性化処理を行うことにより、第２活性層３２を形成する。
　次に、図１８に示すように、ガラス基板２１の全体亘って、ゲート絶縁膜２３及びゲート電極３５，３６を覆うように、層間絶縁膜２４を形成する。続いて、層間絶縁膜２４及びゲート絶縁膜２３に対し、第２活性層３２の上方位置においてコンタクトホール２９を形成する。その後、層間絶縁膜２４上に形成した導電膜をフォトリソグラフィ等によりパターニングすることによって、ソース電極３９，４６，４７及びドレイン電極３８，４５を形成する。そうして、ソース電極４６及びドレイン電極４５は、コンタクトホール２９を介して第２活性層３２にそれぞれ接続される。
　続いて、ソース電極３９，４６，４７及びドレイン電極３８，４５を直接に覆うように、例えば膜厚が３０ｎｍ～１００ｎｍ程度である酸化物半導体膜をスパッタリング法により形成する。次に、この酸化物半導体膜に対し、フォトリソグラフィ及びレジストマスクを用いたエッチングを行うことにより、図１８に示すように、離隔部５１又はソース電極４７及びドレイン電極４５の間の離隔部を覆う島状の第１活性層３１及び第３活性層３３を形成する。
　次に、上記第１活性層３１及び第３活性層３３を覆うようにパッシベーション膜２５を形成し、続いて、このパッシベーション膜２５の表面に平坦化膜２７を形成する。その後、画素駆動用ＴＦＴ４１におけるドレイン電極３８の上方位置において、パッシベーション膜２５及び平坦化膜２７にコンタクトホール２８を形成する。続いて、平坦化膜２７の表面に堆積させたＩＴＯ等の透明導電膜をフォトリソグラフィによって所定形状にパターニングすることにより、画素電極２６を形成する。こうして、ＴＦＴ基板１１を製造する。
　　－実施形態３の効果－
　したがって、この実施形態３によっても、上記実施形態１と同様に、第１活性層３１をＩＧＺＯ等の酸化物半導体によって構成したので、画素駆動用ＴＦＴ４１のオフリーク電流を大幅に低減でき、開口率を大幅に高めることができる。さらに、駆動回路用ＴＦＴ（ｎチャネル型ＴＦＴ）４２の第２活性層３２を低温ポリシリコンによって構成したので、その閾値電圧を低くして高速駆動させることが可能になる。よって、周辺回路であるＣＭＯＳインバータ回路４０と画素駆動用ＴＦＴ４１とを、ガラス基板２１に一体に形成すると共に、その駆動回路用ＴＦＴ４２の信頼性を高めながら、画素駆動用ＴＦＴ４１のオフリーク電流を大幅に低減できることとなる。
　しかも、画素駆動用ＴＦＴ４１のソース電極３９及びドレイン電極３８の各一部を、当該ソース電極３９及びドレイン電極３８が配置されている層間絶縁膜２４と反対側から第１活性層３１によって覆う構成とし、ＣＭＯＳインバータ回路４０のｎチャネル型ＴＦＴ４３のソース電極４７及びドレイン電極４５の各一部を層間絶縁膜２４と反対側から第３活性層３３を覆う構成としたので、第１活性層３１上及び第３活性層３３上のそれぞれにエッチングストッパ層を形成する必要がない。よって、製造時に要するマスク枚数を減少させて製造コストを低減しながらも、ソース電極３９，４７等を形成する際のエッチングによる第１活性層３１及び第３活性層３３へのダメージを回避して、画素駆動用ＴＦＴ４１及びｎチャネル型ＴＦＴ４３の電気特性を高めることができる。
　さらに、ＣＭＯＳインバータ回路４０を構成するｎチャネル型ＴＦＴ４３について、酸化物半導体によって第３活性層３３を形成するようにしたので、ＬＤＤ構造を有する低温ポリシリコンの活性層を有する従来の構成に比べて、当該ＣＭＯＳインバータ回路４０の製造工程を減少させながらもその動作を高速化することができる。
　《その他の実施形態》
　上記実施形態１～３では、ＣＭＯＳインバータ回路４０を有する表示装置について説明したが、本発明はこれに限らず、例えば、ＮＡＮＤ回路、ＡＮＤ回路、ＮＯＲ回路、ＯＲ回路、シフトレジスタ回路、サンプリング回路、Ｄ／Ａコンバータ回路、Ａ／Ｄコンバータ回路、ラッチ回路、又はバッファ回路等を有する他のＣＭＯＳ回路を有する表示装置についても同様に適用することが可能である。
　また、酸化物半導体の他の例としては、ＩｎＧａＯ３（ＺｎＯ）５、ＭｇｘＺｎ１－ｘＯ（酸化マグネシウム亜鉛）、ＣｄＺｎ１－ｘＯ（酸化カドミウム亜鉛）、ＣｄＯ（酸化カドミウム）、又はａ－ＩＧＺＯ（Ｉｎ－Ｇａ－Ｚｎ－Ｏ系のアモルファス酸化物半導体）等を挙げることができる。また、１族元素、１３族元素、１４族元素、１５族元素及び１７族元素のうち１種類又は複数種類の不純物元素が添加されたＺｎＯの非晶質（アモルファス）状態、多結晶状態又は非晶質状態及び多結晶質状態が混在した微結晶状態のもの、又は不純物元素が添加されていないものを用いることも可能である。
　また、非酸化物半導体は低温ポリシリコン以外の他のシリコン等の半導体であってもよい。
　上記実施形態１～３では液晶表示装置について本発明を説明したが、本発明は例えば有機ＥＬ表示装置等の他の表示装置についても同様に適用することができる。
　また、本発明は上記実施形態１～３に限定されるものでなく、本発明には、これらの実施形態１～３を適宜組み合わせた構成が含まれる。
　以上説明したように、本発明は、酸化物半導体層を有する薄膜トランジスタを備えた表示装置及びその製造方法について有用である。
　　　　　　１　　　液晶表示装置 
　　　　　１１　　　ＴＦＴ基板（回路基板）
　　　　　１６　　　表示領域 
　　　　　１７　　　非表示領域 
　　　　　２１　　　ガラス基板 
　　　　　３１　　　第１活性層 
　　　　　３２　　　第２活性層、半導体層 
　　　　　３３　　　第３活性層 
　　　　　３５，３６，３７　　　ゲート電極 
　　　　　３８，４５　　　ドレイン電極 
　　　　　３９，４６，４７　　　ソース電極 
　　　　　４０　　　ＣＭＯＳインバータ回路 
　　　　　４１　　　画素駆動用ＴＦＴ 
　　　　　４２　　　ｐチャネル型ＴＦＴ（駆動回路用ＴＦＴ） 
　　　　　４３　　　ｎチャネル型ＴＦＴ 
　　　　　４５　　　ドレイン電極 
　　　　　５１，５３　　　離隔部　　

Claims (14)

  1. 　複数の画素が形成された表示領域と、該表示領域の周囲外側に設けられた非表示領域とを有する回路基板と、
    　上記回路基板の表示領域に形成され、絶縁膜上に互いに離隔して配置されたソース電極及びドレイン電極と、該ソース電極及びドレイン電極の間の離隔部と該離隔部に隣接する上記ソース電極の一部及びドレイン電極の一部とを上記絶縁膜と反対側から覆うように設けられて酸化物半導体からなる第１活性層とを有し、上記画素を駆動するための画素駆動用ＴＦＴと、
    　上記回路基板の非表示領域に形成され、非酸化物半導体からなる第２活性層を有して上記画素駆動用ＴＦＴを駆動するための駆動回路用ＴＦＴとを備えている
    ことを特徴とする表示装置。
  2. 　請求項１に記載された表示装置において、
    　上記回路基板の非表示領域には、上記駆動回路用ＴＦＴにより構成されたｐチャネル型ＴＦＴと、上記酸化物半導体からなる第３活性層を有するｎチャネル型ＴＦＴとを有するＣＭＯＳ回路が形成されている
    ことを特徴とする表示装置。
  3. 　請求項１又は２に記載された表示装置において、
    　上記画素駆動用ＴＦＴ及び上記駆動回路用ＴＦＴは、互いに同じ層に形成されたゲート電極をそれぞれ有している
    ことを特徴とする表示装置。
  4. 　請求項２に記載された表示装置において、
    　上記ＣＭＯＳ回路における上記ｐチャネル型ＴＦＴの第２活性層と上記ｎチャネル型ＴＦＴの第３活性層とは、上記回路基板の表面の法線方向から見て互いに重ならないように配置されている
    ことを特徴とする表示装置。
  5. 　請求項４に記載された表示装置において、
    　上記ｐチャネル型ＴＦＴのゲート電極は、上記ｎチャネル型ＴＦＴのゲート電極に並行して延びている
    ことを特徴とする表示装置。
  6. 　請求項４に記載された表示装置において、
    　上記ｐチャネル型ＴＦＴのゲート電極は、上記ｎチャネル型ＴＦＴのゲート電極と互いに接続されて直線状に延びるように形成されている
    ことを特徴とする表示装置。
  7. 　請求項２に記載された表示装置において、
    　上記ＣＭＯＳ回路における上記ｐチャネル型ＴＦＴの第２活性層と上記ｎチャネル型ＴＦＴの第３活性層とは、上記回路基板の表面の法線方向から見て互いに重なっており、
    　上記ｐチャネル型ＴＦＴ及び上記ｎチャネル型ＴＦＴは、共通のゲート電極を有している
    ことを特徴とする表示装置。
  8. 　複数の画素が形成された表示領域と該表示領域の周囲外側に設けられた非表示領域とを有する回路基板を備えた表示装置を製造する方法であって、
    　上記回路基板の表示領域となる領域に絶縁膜を形成する工程と、
    　上記画素を駆動するための画素駆動用ＴＦＴを構成するソース電極及びドレイン電極を上記絶縁膜上に互いに離間した状態で形成する工程と、
    　上記画素駆動用ＴＦＴを構成すると共に酸化物半導体からなる第１活性層を、上記ソース電極及びドレイン電極の間の離間部と該離間部に隣接する上記ソース電極の一部及びドレイン電極の一部とを上記絶縁膜と反対側から覆うように形成する工程と、
    　上記画素駆動用ＴＦＴを駆動するための駆動回路用ＴＦＴを構成すると共に非酸化物半導体からなる第２活性層を、上記回路基板の非表示領域となる領域に形成する工程とを具備する
    ことを特徴とする表示装置の製造方法。
  9. 　請求項８に記載された表示装置の製造方法において、
    　上記第１活性層を形成する工程では、ｎチャネル型ＴＦＴを構成すると共に上記第１活性層と同じ酸化物半導体からなる第３活性層を上記回路基板の非表示領域となる領域に形成し、
    　上記第２活性層を形成する工程では、上記駆動回路用ＴＦＴとしてのｐチャネル型ＴＦＴを構成する上記第２活性層を形成し、
    　上記ｐチャネル型ＴＦＴは、上記ｎチャネル型ＴＦＴと共にＣＭＯＳ回路を構成する
    ことを特徴とする表示装置の製造方法。
  10. 　請求項８又は９に記載された表示装置の製造方法において、
    　上記絶縁膜を形成する工程の前に、上記画素駆動用ＴＦＴのゲート電極と上記駆動回路用ＴＦＴのゲート電極とを互いに同じ層に形成し、
    　上記絶縁膜を形成する工程では、各上記ゲート電極を上記絶縁膜によって覆う
    ことを特徴とする表示装置の製造方法。
  11. 　請求項９に記載された表示装置の製造方法において、
    　上記第１活性層及び第３活性層を形成する工程では、上記第３活性層を上記回路基板の表面の法線方向から見て上記第２活性層に重ならないように形成する
    ことを特徴とする表示装置の製造方法。
  12. 　請求項１１に記載された表示装置の製造方法において、
    　上記絶縁膜を形成する工程の前に、上記ｐチャネル型ＴＦＴのゲート電極を、上記ｎチャネル型ＴＦＴのゲート電極に並行して延びるように形成する
    ことを特徴とする表示装置の製造方法。
  13. 　請求項１１に記載された表示装置の製造方法において、
    　上記絶縁膜を形成する工程の前に、上記ｐチャネル型ＴＦＴのゲート電極を、上記ｎチャネル型ＴＦＴのゲート電極と互いに接続して直線状に延びるように形成する
    ことを特徴とする表示装置の製造方法。
  14. 　請求項９に記載された表示装置の製造方法において、
    　上記絶縁膜を形成する工程の前に、上記ｐチャネル型ＴＦＴ及び上記ｎチャネル型ＴＦＴに共通のゲート電極を形成し、
    　上記第３活性層を形成する工程では、上記第３活性層を、上記回路基板の表面の法線方向から見て上記第２活性層に重なるように形成する
    ことを特徴とする表示装置の製造方法。
PCT/JP2012/003960 2011-06-24 2012-06-18 表示装置及びその製造方法 Ceased WO2012176422A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
US14/128,437 US10177170B2 (en) 2011-06-24 2012-06-18 Display device and method for manufacturing same
CA2845768A CA2845768A1 (en) 2011-06-24 2012-06-18 Display device and method for manufacturing same
CN201280041110.1A CN103765494B (zh) 2011-06-24 2012-06-18 显示装置及其制造方法
SG2014013833A SG2014013833A (en) 2011-06-24 2012-06-18 Display device and method for manufacturing same
JP2013521441A JP6215053B2 (ja) 2011-06-24 2012-06-18 表示装置及びその製造方法
US16/203,732 US10438973B2 (en) 2011-06-24 2018-11-29 Display device and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-140300 2011-06-24
JP2011140300 2011-06-24

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US14/128,437 A-371-Of-International US10177170B2 (en) 2011-06-24 2012-06-18 Display device and method for manufacturing same
US16/203,732 Division US10438973B2 (en) 2011-06-24 2018-11-29 Display device and method for manufacturing same

Publications (1)

Publication Number Publication Date
WO2012176422A1 true WO2012176422A1 (ja) 2012-12-27

Family

ID=47422280

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/003960 Ceased WO2012176422A1 (ja) 2011-06-24 2012-06-18 表示装置及びその製造方法

Country Status (6)

Country Link
US (2) US10177170B2 (ja)
JP (2) JP6215053B2 (ja)
CN (1) CN103765494B (ja)
CA (1) CA2845768A1 (ja)
SG (2) SG10201605237SA (ja)
WO (1) WO2012176422A1 (ja)

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730485A (zh) * 2013-12-27 2014-04-16 京东方科技集团股份有限公司 双面显示的oled阵列基板及其制备方法、显示装置
WO2015052991A1 (ja) * 2013-10-09 2015-04-16 シャープ株式会社 半導体装置およびその製造方法
KR20150101416A (ko) * 2014-02-24 2015-09-03 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR20150101417A (ko) * 2014-02-24 2015-09-03 엘지디스플레이 주식회사 표시장치
US9129927B2 (en) 2013-08-26 2015-09-08 Apple Inc. Organic light-emitting diode displays with semiconducting-oxide and silicon thin-film transistors
JP2015179838A (ja) * 2014-02-28 2015-10-08 株式会社半導体エネルギー研究所 半導体装置
JP2015188077A (ja) * 2014-03-13 2015-10-29 株式会社半導体エネルギー研究所 撮像装置
JP2015194577A (ja) * 2014-03-31 2015-11-05 ソニー株式会社 表示装置および電子機器
KR20160018825A (ko) * 2013-08-26 2016-02-17 애플 인크. 실리콘 및 반도체성 산화물 박막 트랜지스터를 구비한 디스플레이
JP2016086164A (ja) * 2014-10-24 2016-05-19 株式会社半導体エネルギー研究所 撮像装置および電子機器
KR20160103494A (ko) * 2015-10-07 2016-09-01 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR20160103492A (ko) * 2015-10-07 2016-09-01 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR20160103495A (ko) * 2015-10-07 2016-09-01 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
JP2017510979A (ja) * 2014-03-27 2017-04-13 インテル・コーポレーション マルチデバイスのフレキシブルエレクトロニクスシステムオンチップ（ｓｏｃ）のプロセス統合
KR20170051296A (ko) * 2015-10-30 2017-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
WO2017130776A1 (ja) * 2016-01-27 2017-08-03 シャープ株式会社 半導体装置およびその製造方法
JP2017201665A (ja) * 2016-05-06 2017-11-09 株式会社ジャパンディスプレイ 表示装置
JP2017227832A (ja) * 2016-06-24 2017-12-28 株式会社ジャパンディスプレイ 表示装置
JP2018036290A (ja) * 2016-08-29 2018-03-08 株式会社ジャパンディスプレイ 表示装置
WO2018043426A1 (ja) * 2016-09-05 2018-03-08 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP2018049227A (ja) * 2016-09-23 2018-03-29 株式会社半導体エネルギー研究所 表示装置および電子機器
JP2018093082A (ja) * 2016-12-05 2018-06-14 株式会社Ｊｏｌｅｄ 半導体装置、半導体装置の製造方法および表示装置
KR20180073659A (ko) * 2015-12-04 2018-07-02 애플 인크. 발광 다이오드를 갖는 디스플레이
US10032841B2 (en) 2014-09-24 2018-07-24 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
WO2018179121A1 (ja) * 2017-03-29 2018-10-04 シャープ株式会社 半導体装置および半導体装置の製造方法
US10211235B2 (en) 2016-09-14 2019-02-19 Japan Display Inc. Display device and manufacturing method thereof
JP2020205402A (ja) * 2019-06-14 2020-12-24 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 薄膜デバイス
WO2024166389A1 (ja) * 2023-02-10 2024-08-15 シャープディスプレイテクノロジー株式会社 表示装置

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US8969154B2 (en) * 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
US9228717B2 (en) * 2013-11-28 2016-01-05 Lg Display Co., Ltd. Quantum rod compound including electron acceptor and quantum rod luminescent display device including the same
US9721973B2 (en) 2014-02-24 2017-08-01 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
EP2911202B1 (en) 2014-02-24 2019-02-20 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US9214508B2 (en) 2014-02-24 2015-12-15 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10186528B2 (en) 2014-02-24 2019-01-22 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10325937B2 (en) 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10985196B2 (en) 2014-02-24 2021-04-20 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
EP2911200B1 (en) 2014-02-24 2020-06-03 LG Display Co., Ltd. Thin film transistor substrate and display using the same
EP2911199B1 (en) 2014-02-24 2020-05-06 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US9634038B2 (en) * 2014-02-25 2017-04-25 Lg Display Co., Ltd. Display backplane having multiple types of thin-film-transistors
US9490276B2 (en) * 2014-02-25 2016-11-08 Lg Display Co., Ltd. Display backplane and method of fabricating the same
CN104377167B (zh) * 2014-11-13 2017-04-05 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制作方法、显示面板和显示装置
CN104409514A (zh) * 2014-11-21 2015-03-11 京东方科技集团股份有限公司 一种薄膜晶体管结构、其制作方法及相关装置
CN104538401B (zh) * 2014-12-23 2017-05-03 深圳市华星光电技术有限公司 Tft基板结构
EP3241241B1 (en) * 2014-12-31 2022-06-08 LG Display Co., Ltd. Display backplane having multiple types of thin-film-transistors
KR102785340B1 (ko) * 2014-12-31 2025-03-20 엘지디스플레이 주식회사 다수의 타입들의 박막 트랜지스터들을 갖는 디스플레이 백플레인
KR101658716B1 (ko) * 2014-12-31 2016-09-30 엘지디스플레이 주식회사 표시 장치
US9685469B2 (en) * 2015-04-03 2017-06-20 Apple Inc. Display with semiconducting oxide and polysilicon transistors
TW201704831A (zh) * 2015-07-31 2017-02-01 凌巨科技股份有限公司 薄膜電晶體結構
WO2017070890A1 (en) * 2015-10-29 2017-05-04 Boe Technology Group Co., Ltd. Array substrate and fabricating method thereof, display panel, and display apparatus
KR102519942B1 (ko) * 2015-11-26 2023-04-11 엘지디스플레이 주식회사 유기발광 다이오드 표시장치용 박막 트랜지스터 기판
CN105552085B (zh) * 2015-12-25 2019-04-30 昆山国显光电有限公司 一种像素驱动电路及其制备方法
WO2017146058A1 (ja) * 2016-02-22 2017-08-31 シャープ株式会社 半導体装置および半導体装置の製造方法
JP6673731B2 (ja) 2016-03-23 2020-03-25 株式会社ジャパンディスプレイ 表示装置及びその製造方法
US10468434B2 (en) * 2016-04-08 2019-11-05 Innolux Corporation Hybrid thin film transistor structure, display device, and method of making the same
TWI579926B (zh) * 2016-05-25 2017-04-21 友達光電股份有限公司 主動元件陣列基板
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR102731378B1 (ko) * 2016-08-31 2024-11-15 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR102541552B1 (ko) 2016-11-30 2023-06-07 엘지디스플레이 주식회사 트랜지스터 기판 및 이를 이용한 유기발광표시패널과 유기발광표시장치
KR102733082B1 (ko) * 2016-12-30 2024-11-22 엘지디스플레이 주식회사 구동 박막 트랜지스터 및 이를 이용한 유기 발광 표시 장치
KR102736793B1 (ko) 2017-01-05 2024-12-04 삼성디스플레이 주식회사 주사 구동부 및 이를 포함하는 표시 장치
CN106952928B (zh) * 2017-03-30 2018-10-23 深圳市华星光电技术有限公司 一种tft背板的制作方法及tft背板
CN107026178B (zh) * 2017-04-28 2019-03-15 深圳市华星光电技术有限公司 一种阵列基板、显示装置及其制作方法
JP7250558B2 (ja) 2019-02-19 2023-04-03 株式会社ジャパンディスプレイ 表示装置及び半導体装置
WO2020184533A1 (ja) 2019-03-11 2020-09-17 株式会社ジャパンディスプレイ 表示装置及び半導体装置
CN110289269A (zh) * 2019-06-26 2019-09-27 上海天马微电子有限公司 一种阵列基板、显示面板和显示装置
CN111081719A (zh) * 2019-12-12 2020-04-28 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制造方法
CN111179742A (zh) * 2020-02-12 2020-05-19 武汉华星光电技术有限公司 一种显示面板、栅极驱动电路及电子装置
CN113192986B (zh) * 2021-04-27 2023-01-10 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003910A (ja) * 2008-06-20 2010-01-07 Toshiba Mobile Display Co Ltd 表示素子
JP2010045243A (ja) * 2008-08-14 2010-02-25 Fujifilm Corp 薄膜電界効果型トランジスタ及びその製造方法
JP2010074148A (ja) * 2008-08-20 2010-04-02 Ricoh Co Ltd 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP2010135772A (ja) * 2008-11-07 2010-06-17 Semiconductor Energy Lab Co Ltd 半導体装置及び当該半導体装置の作製方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274279A (en) * 1988-05-17 1993-12-28 Seiko Epson Corporation Thin film CMOS inverter
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
JPH1184418A (ja) 1997-09-08 1999-03-26 Sanyo Electric Co Ltd 表示装置
JPH11274512A (ja) 1998-03-26 1999-10-08 Toshiba Corp 薄膜トランジスタ装置
JP2000155313A (ja) * 2000-01-01 2000-06-06 Semiconductor Energy Lab Co Ltd アクティブマトリクス型液晶表示装置
JP4275336B2 (ja) 2001-11-16 2009-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100583972B1 (ko) * 2004-11-26 2006-05-26 삼성전자주식회사 씨모스 인버터의 노드 콘택 구조체를 갖는 반도체소자의제조방법들
JP5060738B2 (ja) 2006-04-28 2012-10-31 株式会社ジャパンディスプレイイースト 画像表示装置
TWI858965B (zh) * 2006-05-16 2024-10-11 日商半導體能源研究所股份有限公司 液晶顯示裝置
CN101356652B (zh) * 2006-06-02 2012-04-18 日本财团法人高知县产业振兴中心 包括由氧化锌构成的氧化物半导体薄膜层的半导体器件及其制造方法
KR101100999B1 (ko) * 2009-01-13 2011-12-29 삼성모바일디스플레이주식회사 씨모스 박막트랜지스터 및 그 제조방법과 이를 구비한 유기전계발광 표시장치
TWI430441B (zh) * 2009-04-07 2014-03-11 Innolux Corp 影像顯示系統及其製造方法
WO2011010541A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101073542B1 (ko) * 2009-09-03 2011-10-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
JP5275515B2 (ja) * 2010-04-30 2013-08-28 シャープ株式会社 回路基板および表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003910A (ja) * 2008-06-20 2010-01-07 Toshiba Mobile Display Co Ltd 表示素子
JP2010045243A (ja) * 2008-08-14 2010-02-25 Fujifilm Corp 薄膜電界効果型トランジスタ及びその製造方法
JP2010074148A (ja) * 2008-08-20 2010-04-02 Ricoh Co Ltd 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP2010135772A (ja) * 2008-11-07 2010-06-17 Semiconductor Energy Lab Co Ltd 半導体装置及び当該半導体装置の作製方法

Cited By (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180097782A (ko) * 2013-08-26 2018-08-31 애플 인크. 실리콘 및 반도체성 산화물 박막 트랜지스터를 구비한 디스플레이
US11177291B2 (en) 2013-08-26 2021-11-16 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US10741588B2 (en) 2013-08-26 2020-08-11 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US10707237B2 (en) 2013-08-26 2020-07-07 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US9129927B2 (en) 2013-08-26 2015-09-08 Apple Inc. Organic light-emitting diode displays with semiconducting-oxide and silicon thin-film transistors
US11876099B2 (en) 2013-08-26 2024-01-16 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
KR102015756B1 (ko) 2013-08-26 2019-08-28 애플 인크. 실리콘 및 반도체성 산화물 박막 트랜지스터를 구비한 디스플레이
KR102001357B1 (ko) * 2013-08-26 2019-07-17 애플 인크. 실리콘 및 반도체성 산화물 박막 트랜지스터를 구비한 디스플레이
KR20160018825A (ko) * 2013-08-26 2016-02-17 애플 인크. 실리콘 및 반도체성 산화물 박막 트랜지스터를 구비한 디스플레이
KR101826209B1 (ko) * 2013-08-26 2018-02-06 애플 인크. 실리콘 및 반도체성 산화물 박막 트랜지스터를 구비한 디스플레이
KR20190085175A (ko) * 2013-08-26 2019-07-17 애플 인크. 실리콘 및 반도체성 산화물 박막 트랜지스터를 구비한 디스플레이
US10096622B2 (en) 2013-08-26 2018-10-09 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US9412799B2 (en) 2013-08-26 2016-08-09 Apple Inc. Display driver circuitry for liquid crystal displays with semiconducting-oxide thin-film transistors
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
KR101892510B1 (ko) 2013-08-26 2018-08-29 애플 인크. 실리콘 및 반도체성 산화물 박막 트랜지스터를 구비한 디스플레이
US11587954B2 (en) 2013-08-26 2023-02-21 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
KR20180015290A (ko) * 2013-08-26 2018-02-12 애플 인크. 실리콘 및 반도체성 산화물 박막 트랜지스터를 구비한 디스플레이
JP2016534390A (ja) * 2013-08-26 2016-11-04 アップル インコーポレイテッド シリコン薄膜トランジスタ及び半導体酸化物薄膜トランジスタを有するディスプレイ
KR101700388B1 (ko) * 2013-08-26 2017-01-26 애플 인크. 실리콘 및 반도체성 산화물 박막 트랜지스터를 구비한 디스플레이
US9564478B2 (en) 2013-08-26 2017-02-07 Apple Inc. Liquid crystal displays with oxide-based thin-film transistors
CN105408813A (zh) * 2013-08-26 2016-03-16 苹果公司 具有硅薄膜晶体管和半导体氧化物薄膜晶体管的显示器
US10998344B2 (en) 2013-08-26 2021-05-04 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US12414378B2 (en) 2013-08-26 2025-09-09 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
KR101794856B1 (ko) * 2013-08-26 2017-11-07 애플 인크. 실리콘 및 반도체성 산화물 박막 트랜지스터를 구비한 디스플레이
TWI619258B (zh) * 2013-10-09 2018-03-21 Sharp Kabushiki Kaisha 半導體裝置之製造方法
TWI624952B (zh) * 2013-10-09 2018-05-21 Sharp Kabushiki Kaisha 半導體裝置
WO2015052991A1 (ja) * 2013-10-09 2015-04-16 シャープ株式会社 半導体装置およびその製造方法
CN105612608A (zh) * 2013-10-09 2016-05-25 夏普株式会社 半导体装置及其制造方法
JPWO2015052991A1 (ja) * 2013-10-09 2017-03-09 シャープ株式会社 半導体装置およびその製造方法
CN105612608B (zh) * 2013-10-09 2019-12-20 夏普株式会社 半导体装置及其制造方法
US9985055B2 (en) 2013-10-09 2018-05-29 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
US9478595B2 (en) 2013-12-27 2016-10-25 Boe Technology Group Co., Ltd. Double-sided display OLED array substrate, its manufacturing method, and display device
CN103730485A (zh) * 2013-12-27 2014-04-16 京东方科技集团股份有限公司 双面显示的oled阵列基板及其制备方法、显示装置
KR20150101416A (ko) * 2014-02-24 2015-09-03 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102454382B1 (ko) 2014-02-24 2022-10-18 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102401432B1 (ko) * 2014-02-24 2022-05-26 엘지디스플레이 주식회사 표시장치
KR20150101417A (ko) * 2014-02-24 2015-09-03 엘지디스플레이 주식회사 표시장치
JP2021022748A (ja) * 2014-02-28 2021-02-18 株式会社半導体エネルギー研究所 半導体装置
JP2015179838A (ja) * 2014-02-28 2015-10-08 株式会社半導体エネルギー研究所 半導体装置
JP2022017434A (ja) * 2014-02-28 2022-01-25 株式会社半導体エネルギー研究所 インバータ回路
JP7150123B2 (ja) 2014-02-28 2022-10-07 株式会社半導体エネルギー研究所 インバータ回路
JP2015188077A (ja) * 2014-03-13 2015-10-29 株式会社半導体エネルギー研究所 撮像装置
JP2017510979A (ja) * 2014-03-27 2017-04-13 インテル・コーポレーション マルチデバイスのフレキシブルエレクトロニクスシステムオンチップ（ｓｏｃ）のプロセス統合
JP2015194577A (ja) * 2014-03-31 2015-11-05 ソニー株式会社 表示装置および電子機器
US10032841B2 (en) 2014-09-24 2018-07-24 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
JP2016086164A (ja) * 2014-10-24 2016-05-19 株式会社半導体エネルギー研究所 撮像装置および電子機器
JP7705984B2 (ja) 2014-10-24 2025-07-10 株式会社半導体エネルギー研究所 撮像装置及び電子機器
JP2024103708A (ja) * 2014-10-24 2024-08-01 株式会社半導体エネルギー研究所 撮像装置及び電子機器
KR102179379B1 (ko) 2015-10-07 2020-11-18 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR20160103494A (ko) * 2015-10-07 2016-09-01 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR20160103492A (ko) * 2015-10-07 2016-09-01 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR20160103495A (ko) * 2015-10-07 2016-09-01 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102179378B1 (ko) 2015-10-07 2020-11-18 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102178472B1 (ko) 2015-10-07 2020-11-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
JP2021077896A (ja) * 2015-10-30 2021-05-20 株式会社半導体エネルギー研究所 半導体装置
KR20170051296A (ko) * 2015-10-30 2017-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
KR102623411B1 (ko) * 2015-10-30 2024-01-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US11870393B2 (en) 2015-10-30 2024-01-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device each having oscillator
JP7033220B2 (ja) 2015-10-30 2022-03-09 株式会社半導体エネルギー研究所 半導体装置
KR20180073659A (ko) * 2015-12-04 2018-07-02 애플 인크. 발광 다이오드를 갖는 디스플레이
US11462163B2 (en) 2015-12-04 2022-10-04 Apple Inc. Display with light-emitting diodes
KR20200001629A (ko) * 2015-12-04 2020-01-06 애플 인크. 발광 다이오드를 갖는 디스플레이
KR102218493B1 (ko) * 2015-12-04 2021-02-19 애플 인크. 발광 다이오드를 갖는 디스플레이
KR102179312B1 (ko) * 2015-12-04 2020-11-16 애플 인크. 발광 다이오드를 갖는 디스플레이
US11232748B2 (en) 2015-12-04 2022-01-25 Apple Inc. Display with light-emitting diodes
US11875745B2 (en) 2015-12-04 2024-01-16 Apple Inc. Display with light-emitting diodes
US10714009B2 (en) 2015-12-04 2020-07-14 Apple Inc. Display with light-emitting diodes
US12142220B2 (en) 2015-12-04 2024-11-12 Apple Inc. Display with light-emitting diodes
US10997917B2 (en) 2015-12-04 2021-05-04 Apple Inc. Display with light-emitting diodes
US12417743B2 (en) 2015-12-04 2025-09-16 Apple Inc. Display with light-emitting diodes
US11615746B2 (en) 2015-12-04 2023-03-28 Apple Inc. Display with light-emitting diodes
WO2017130776A1 (ja) * 2016-01-27 2017-08-03 シャープ株式会社 半導体装置およびその製造方法
JP2017201665A (ja) * 2016-05-06 2017-11-09 株式会社ジャパンディスプレイ 表示装置
JP2017227832A (ja) * 2016-06-24 2017-12-28 株式会社ジャパンディスプレイ 表示装置
JP2018036290A (ja) * 2016-08-29 2018-03-08 株式会社ジャパンディスプレイ 表示装置
WO2018043426A1 (ja) * 2016-09-05 2018-03-08 シャープ株式会社 アクティブマトリクス基板およびその製造方法
US10211235B2 (en) 2016-09-14 2019-02-19 Japan Display Inc. Display device and manufacturing method thereof
JP2018049227A (ja) * 2016-09-23 2018-03-29 株式会社半導体エネルギー研究所 表示装置および電子機器
JP2018093082A (ja) * 2016-12-05 2018-06-14 株式会社Ｊｏｌｅｄ 半導体装置、半導体装置の製造方法および表示装置
WO2018179121A1 (ja) * 2017-03-29 2018-10-04 シャープ株式会社 半導体装置および半導体装置の製造方法
US10840269B2 (en) 2017-03-29 2020-11-17 Sharp Kabushiki Kaisha Semiconductor device and method of manufacturing semiconductor device
JP7464400B2 (ja) 2019-06-14 2024-04-09 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 薄膜デバイス
JP2020205402A (ja) * 2019-06-14 2020-12-24 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 薄膜デバイス
WO2024166389A1 (ja) * 2023-02-10 2024-08-15 シャープディスプレイテクノロジー株式会社 表示装置

Also Published As

Publication number Publication date
CN103765494B (zh) 2016-05-04
CN103765494A (zh) 2014-04-30
US20190096922A1 (en) 2019-03-28
US10177170B2 (en) 2019-01-08
SG2014013833A (en) 2014-10-30
JP6215053B2 (ja) 2017-10-18
JP2016194703A (ja) 2016-11-17
SG10201605237SA (en) 2016-08-30
CA2845768A1 (en) 2012-12-27
US20140131703A1 (en) 2014-05-15
JPWO2012176422A1 (ja) 2015-02-23
US10438973B2 (en) 2019-10-08

Similar Documents

Publication Publication Date Title
JP6215053B2 (ja) 表示装置及びその製造方法
JP7780489B2 (ja) 半導体装置
US10895774B2 (en) Array substrate, manufacturing method, display panel and display device
CN109273404B (zh) 一种阵列基板及其制备方法、显示面板、显示装置
CN103081108B (zh) 薄膜晶体管基板及其制造方法、显示装置
CN105470197B (zh) 低温多晶硅阵列基板的制作方法
US8659092B2 (en) Complementary metal oxide semiconductor transistor and fabricating method thereof
CN103715196B (zh) 一种阵列基板及其制作方法、显示装置
CN105489552B (zh) Ltps阵列基板的制作方法
JP2011049529A (ja) トランジスタ回路
WO2015194417A1 (ja) 半導体装置
EP3168865A1 (en) Array substrate manufacturing method
CN103299429A (zh) 有源矩阵基板及其制造方法以及显示面板
CN105470196A (zh) 薄膜晶体管、阵列基板及其制造方法、和显示装置
US10825843B2 (en) Active matrix substrate and method for producing same
US8842229B2 (en) Thin film transistor substrate, method for producing same, and display device
WO2018090496A1 (zh) 一种阵列基板及其制备方法、液晶显示面板
WO2017094644A1 (ja) 半導体基板及び表示装置
JP4669834B2 (ja) 液晶表示装置の製造方法
KR101338106B1 (ko) 액정표시장치 및 그 제조방법
CN111081719A (zh) 一种阵列基板及其制造方法
CN105514126A (zh) 一种阵列基板及其制作方法、显示装置
US20150325700A1 (en) Thin film transistor and pixel structure
KR101331803B1 (ko) 액정표시장치 및 그 제조방법
JP2015181194A (ja) トランジスタ回路

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201280041110.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12803307

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14128437

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2845768

Country of ref document: CA

ENP Entry into the national phase

Ref document number: 2013521441

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 12803307

Country of ref document: EP

Kind code of ref document: A1