[go: up one dir, main page]

JPH1184418A - 表示装置 - Google Patents

表示装置

Info

Publication number
JPH1184418A
JPH1184418A JP9243057A JP24305797A JPH1184418A JP H1184418 A JPH1184418 A JP H1184418A JP 9243057 A JP9243057 A JP 9243057A JP 24305797 A JP24305797 A JP 24305797A JP H1184418 A JPH1184418 A JP H1184418A
Authority
JP
Japan
Prior art keywords
region
tft
channel
substrate
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9243057A
Other languages
English (en)
Inventor
Masayuki Furukawa
雅行 古河
Katsuya Kihara
勝也 木原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP9243057A priority Critical patent/JPH1184418A/ja
Priority to TW087113474A priority patent/TW510983B/zh
Priority to US09/148,854 priority patent/US6355940B1/en
Priority to KR1019980036722A priority patent/KR100573657B1/ko
Publication of JPH1184418A publication Critical patent/JPH1184418A/ja
Priority to US09/927,794 priority patent/US20010052598A1/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 ｐ−ＳｉＴＦＴＬＣＤのｐ−Ｓｉを形成する
レーザーアニールにおいて、照射領域の強度の不均一に
起因したトランジスタ特性の悪化を防止する。 【解決手段】 ｐ−Ｓｉ13の島状層が直交する２つの領
域からなり、各々ドレイン領域ND,PDから、ＬＤ領域L
D、チャンネル領域CHを経てソース領域NS,PSへと到る２
つの電荷移動経路が互いに非平行になっている。結晶化
不良領域RがＴＦＴ領域上を通過したとしても、いずれ
か一方の移動経路が不良となっても、他方の移動経路が
良好に動作するので、素子特性が良好に保たれる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置、特
に、液晶表示装置（ＬＣＤ）、エレクトロルミネッセン
ス（ＥＬ）表示装置等、アクティブマトリクス型ディス
プレイ装置に用いられる薄膜トランジスタ（ＴＦＴ：th
in film tansistor）を、表示部におけるスイッチング
素子として形成するとともに、周辺部に駆動回路を構成
すべく形成した周辺駆動回路一体型ディスプレイの製造
方法に関する。
【０００２】
【従来の技術】近年、ＬＣＤは、小型、薄型、低消費電
力などの利点のため、ＯＡ機器、ＡＶ機器の分野で実用
化進められている。特に、各画素に画素情報の書き換え
タイミングを制御するスイッチング素子としてＴＦＴを
配したアクティブマトリクス型は、大画面、高精細の動
画表示が可能となるため、各種テレビジョン、パーソナ
ルコンピュータなどのディスプレイに用いられている。
【０００３】更に、ＬＣＤにおける視角依存性の問題を
解決するものとして、光学部材として有機ＥＬを用いた
ＥＬディスプレイ装置が開発され、各ＥＬ素子を駆動す
るためにスイッチ素子としてＴＦＴが用いられる。ＴＦ
Ｔは絶縁性基板上に金属層とともに半導体層を所定の形
状に形成することにより得られる電界効果型トランジス
タ（ＦＥＴ：field effect transistor）である。アク
ティブマトリクス型ＬＣＤにおいては、ＴＦＴは、液晶
を挟んだ一対の基板間に形成された、液晶を駆動するた
めの各キャパシタンスに接続されている。
【０００４】特に、半導体層として、それまで多用され
てきた非晶質シリコン（ａ−Ｓｉ）に代わって、多結晶
シリコン（ｐ−Ｓｉ）を用いたＬＣＤが開発され、ｐ−
Ｓｉの結晶粒の形成あるいは成長のためにレーザー光を
用いたアニールが用いられている。一般に、ｐ−Ｓｉは
ａ−Ｓｉに比べて移動度が高く、ＴＦＴが小型化され、
高開口率及び高精細化が実現される。また、ゲートセル
フアライン構造による微細化、寄生容量の縮小による高
速化が達成されるため、ｎ−ｃｈＴＦＴとＰ−ｃｈＴＦ
Ｔの電気的相補結線構造即ちＣＭＯＳを形成することに
より、高速駆動回路を構成することができる。このた
め、駆動回路部を同一基板上に表示画素部の周辺に一体
形成することにより、製造コストの削減、ＬＣＤモジュ
ールの小型化が実現される。
【０００５】絶縁性基板上へのｐ−Ｓｉの成膜方法とし
ては、低温で生成したａ−Ｓｉをアニールすることによ
る結晶化、あるいは、高温状態での固相成長法等がある
が、いずれの場合も、６００℃以上の高温での処理であ
った。このため、耐熱性の点で、絶縁性基板として安価
な無アルカリガラス基板を使うことができず、高価な石
英ガラス基板が必要となり、コストがかかっていた。こ
れに対し、レーザーアニールを用いて、基板温度が６０
０℃以下の比較的低温でのシリコン多結晶化処理を行う
ことで、絶縁性基板として無アルカリガラス基板を用い
ることを可能とする方法が開発されている。このよう
な、ＴＦＴ基板製造の全工程において処理温度を６００
℃以下にしたプロセスは、低温プロセスと呼ばれ、低コ
ストのＬＣＤの量産には必須のプロセスである。
【０００６】図１３は、このようなレーザーアニールを
行うためのレーザー光照射装置の構成図である。図中、
（１０１）はレーザー発振源、（１０２，１１１）はミ
ラー、（１０３，１０４，１０５，１０６）はシリンド
リカルレンズ、（１０７，１０８，１０９，１１２，１
１３）は集光レンズ、（１１０）はライン幅方向のスリ
ット、（１１４）は表面にａ−Ｓｉが形成された被処理
基板（１２０）を支持するステージである。また、（１
１５）は、ライン長方向のスリットで、ステージ（１１
４）に近接して設置されている。
【０００７】レーザー光は、例えば、エキシマレーザー
であり、レーザー発振源（１０１）から照射されたレー
ザー光は、シリンドリカルレンズ（１０３，１０５）及
び（１０４，１０６）からなる２組のコンデンサーレン
ズにより、各々上下左右方向に対して強度の出力分布が
フラットな平行光に変形される。この平行光は、レンズ
（１０８，１０９，１１２，１１３）により一方向に収
束されるとともに、レンズ（１０７）により他の一方向
に引き延ばされて角形、帯形、実用的には線状（ライン
ビーム）にされ、被処理基板（１２０）に照射される。
また、スリット（１１０，１１５）は、各々ライン幅及
びライン長方向のエッジ部を規定して被照射領域の形状
を明瞭にし、有効照射領域の強度を一定にしている。被
処理基板（１２０）を載置したステージ（１１４）は、
（Ｘ，Ｙ）方向に可動で、照射ラインビームが、そのラ
イン幅方向に走査され、大面積処理による高スループッ
トでのレーザーアニールが実現される。
【０００８】図１４に、ａ−ＳｉをＥＬＡにより結晶化
してｐ−Ｓｉにする時の、レーザーエネルギーとグレイ
ンサイズとの関係を示している。図より、あるエネルギ
ー値までは、エネルギーが増大するに従って、グレイン
サイズが大きくなるが、最大のグレインサイズを与える
エネルギーＥoを越えると、グレインサイズは急激に小
さくなることがわかる。従って、所定のグレインサイズ
ＧＭ以上を得るには、照射されるレーザーエネルギー
は、上限Ｅuと下限Ｅdとの間の範囲内になければならな
い。即ち、照射レーザーエネルギーの最適範囲が小さ
い。
【０００９】図１５は、図１３の装置により実現される
エキシマレーザーアニール（ＥＬＡ）において、被処理
基板（１）と、エキシマレーザーの照射及び走査方向の
関係を示す平面図である。被処理基板（１）は、普通の
無アルカリガラス基板であり、その表面には、ａ−Ｓｉ
が形成されている。基板（１）は、ＬＣＤを構成するア
クティブマトリクス基板（５）を６枚含んだマザーガラ
ス基板である。各アクティブマトリクス基板（５）は中
央部に表示画素がマトリクス状に配置形成されることに
なる画素部（２）と、画素部（２）周辺に配置形成され
ることになるゲートドライバー（３）及びドレインドラ
イバー（４）からなる。画素部（２）では、液晶を駆動
する画素キャパシタの一方の電極である表示電極がマト
リクス状に配置形成され、これらに各々ＴＦＴが接続形
成されることになる。ゲートドライバー（３）は主にシ
フトレジスタからなり、ドレインドライバー（４）は、
主に、シフトレジスタ及びサンプリング回路からなる。
これらドライバー（３，４）は、ＣＭＯＳ等のＴＦＴア
レイにより形成される。
【００１０】例えば、図１３に示すレーザー光照射装置
において、パルスレーザーによるアニールが行われる
が、各々のパルスレーザービームは、図１５のＣにより
そのエッジを示すようなライン幅が０．５〜１．０ｍ
ｍ、ライン長が８０〜１５０ｍｍのラインビームであ
る。このラインビームを、所定のオーバーラップをもっ
て被処理基板（１）上を移動させることにより、全体に
満遍なくレーザー光が照射され、大面積を処理すること
ができる。
【００１１】図１６は、被処理基板（１）上に形成され
るＴＦＴであって、特に、ドライバー（３、４）におけ
るインバータ部分の平面図である。図１７は図１６のＢ
−Ｂ線に沿った断面図である。無アルカリガラス基板等
の透明な基板（５０）上に、インバータの入力に接続さ
れたゲート電極（５１）が形成され、これを覆ってゲー
ト絶縁膜（５３）が形成されている。
【００１２】ゲート絶縁膜（５２）上には、ＥＬＡを用
いて形成されたｐ−Ｓｉ膜（５３）が、Ｎ−ｃｈ領域と
Ｐ−ｃｈ領域の各々に、ゲート電極（５１）の上方を通
過するように、島状に形成されている。これらのｐ−Ｓ
ｉ膜（５３）は、ゲート電極（５１）の直上領域がノン
ドープのチャンネル領域（ＣＨ）となっている。Ｎ−ｃ
ｈ側では、チャンネル領域（ＣＨ）の両側が、Ｎ型の不
純物が低濃度にドーピングされたＬＤ（lightly dope
d）領域（ＬＤ）、更にその外側が、Ｎ型の不純物が高
濃度にドーピングされたソース領域（ＮＳ）及びドレイ
ン領域（ＮＤ）となっている。また、Ｐ−ｃｈ側では、
ノンドープのチャンネル領域（ＣＨ）の両側が、Ｐ型の
不純物が高濃度にドーピングされたソース領域（ＰＳ）
及びドレイン領域（ＰＤ）となっている。
【００１３】チャンネル領域（ＣＨ）の上には、ＬＤ領
域（ＬＤ）、ソースおよびドレイン領域（ＰＳ，ＰＤ）
の形成のために用いられた注入ストッパー（５４）が残
され、これらｐ−Ｓｉ膜（５３）を覆って層間絶縁膜
（５５）が形成されている。層間絶縁膜（５５）上に
は、ソース電極（５６）及びドレイン電極（５７）が形
成され、各々層間絶縁膜（５５）に開口されたコンタク
トホール（ＣＴ）を介して、ｐ−Ｓｉ膜（５３）のソー
ス領域（ＮＳ，ＰＳ）及びドレイン領域（ＮＤ，ＰＤ）
に接続されている。ドレイン電極（５７）はインバータ
の出力に接続され、Ｎ−ｃｈ側のソース電極（５６）は
低電圧源に、Ｐ−ｃｈ側のソース電極（５６）は高電圧
源に接続されている。
【００１４】これらを覆う全面には、平坦化作用のある
絶縁膜（５８）が形成されている。画素部（２）におい
て、スイッチング素子として用いられるＴＦＴは、通
常、Ｎ−ｃｈ型であり、図１６及び図１７の左側と同じ
構造であるが、液晶駆動用の表示電極（不図示）が平坦
化絶縁膜（５８）の上に形成され、平坦化絶縁膜（５
８）に開口されたコンタクトホールを介して、ソース電
極（５６）に接続される。
【００１５】図１６には、特に、ドライバー（３，４）
部におけるインバータ部を示しているが、このような、
論理動作に関わる素子は、設計の時点で動作特性を決定
すべくＷ／Ｌ値が決められている。従って、図１６に示
すＮ−ｃｈ、Ｐ−ｃｈのＴＦＴは各々チャンネル幅Ｗ、
チャンネル長Ｌを満たすような寸法にｐ−Ｓｉ膜（５
３）の島状層及びゲート電極（５１）の幅等が形成さ
れ、各素子に関して、このような値を持った１つのチャ
ンネル領域（ＣＨ）が形成されている。
【００１６】
【発明が解決しようとする課題】このエキシマレーザー
アニール（ＥＬＡ）により形成されたｐ−Ｓｉ膜には、
グレインサイズが十分に大きくならない等、結晶性の悪
い線状領域が、図１５や図１６のＲで示すような縞模様
を呈して、ライン長方向に生じる問題がある。このよう
なｐ−Ｓｉの結晶化不良領域（Ｒ）は結晶性が悪く、こ
れを含んだ領域に形成されたＴＦＴは、一般に特性が悪
化する。
【００１７】被処理基板（１）上に作成されることにな
るＴＦＴは、結晶化不良領域（Ｒ）を含んで作成された
ＴＦＴは素子特性が悪化する。図１８に、このようなラ
インビームの、位置に対する照射光強度分布を示す。ス
リット（１１０）により、ライン幅Ａが規定され、概ね
鋭いエッジを有したエネルギーＥaのフラットな分布形
状となってはいるが、図のＸあるいはＹで示すような、
強度が極端に上がったり下がったりした部分で、Ｅdと
Ｅu間で定められる許容範囲からはみ出している。ま
た、Ｂは、スリット（１１０）のエッジ部で、波長の短
い光成分が回析することに起因していると考えられる。
【００１８】ＸやＹは、主に、光学系を構成するレンズ
（１０３，１０４，１０５，１０６，１０８，１０９，
１１２，１１３）に付着した異物等により、遮光、回
析、干渉等が起こって強度のムラが生じ、これが更に、
ライン幅方向に集光されるとともに、ライン長方向に引
き延ばされたものであると推測される。このように、光
のムラを生じさせる異物は、例えば、クリーンルーム内
に僅かに存在しても、光学特性へ影響を及ぼし、強度分
布のフラットな性質を損なう原因となる。
【００１９】更に、パルスレーザービームのショット間
でも照射エネルギーのばらつきがあり、被処理基板
（１）上で、結晶化不良領域（Ｒ）が生じたり、生じな
かったりする。即ち、パルスレーザーであるラインビー
ムのあるショットにおける照射エネルギーが最適範囲
（Ｅd〜Ｅu）から外れた場合、ラインビームの走査方向
の最後尾において、後に続くショットが無く、結晶性が
回復されることがないので、線状の結晶化不良領域
（Ｒ）となる。
【００２０】図１６に示す従来構造において、ゲート電
極（５１）とｐ−Ｓｉ膜（５３）との交差領域がチャン
ネル領域（ＣＨ）となっている。チャンネル領域（Ｃ
Ｈ）にて導通／不導通が制御される電荷は、ソース領域
（ＮＳ，ＰＳ）とドレイン領域（ＮＤ，ＰＤ）を結ぶ経
路を移動する。即ち、チャンネルの向きは図の上下方向
にある。チャンネルの向きに対するチャンネル幅に関
し、図の如く、上下に延びた結晶化不良領域（Ｒ）の幅
Ｔが、チャンネル領域（ＣＨ）のチャンネル幅Ｗよりも
大きく、結晶化不良領域（ｒ）がチャンネル領域（Ｃ
Ｈ）の大部分を占めるように生じた場合、このＴＦＴの
動作特性は悪化する。
【００２１】
【課題を解決するための手段】本発明はこの課題を解決
するために成され、基板上に光学的変調材を変調する表
示電極群と、これら表示電極群の各々に接続され表示信
号を供給するための第１の薄膜トランジスタ群と、これ
ら第１の薄膜トランジスタ群を駆動する第２の薄膜トラ
ンジスタ群が形成された表示装置において、前記第２の
薄膜トランジスタ群のいくつかまたは全ては、レーザー
アニールが施された半導体層中に、電気的に並列関係に
ある複数のチャンネルが、互いに離間されて形成されて
いる構成である。
【００２２】これにより、半導体層に膜質を向上するた
めのレーザーアニールを施した際、一方向に延びる不良
領域が半導体層に生じて、複数のチャンネルのうちのい
くつかが不良となっても、残りのチャンネルが不良領域
から外れて、素子の正常な電気的動作が行われる。ま
た、基板上に光学的変調材を変調する表示電極群と、こ
れら表示電極群の各々に接続され表示信号を供給するた
めの第１の薄膜トランジスタ群と、これら第１の薄膜ト
ランジスタ群を駆動する第２の薄膜トランジスタ群が形
成された表示装置において、前記第２の薄膜トランジス
タ群のいくつかまたは全ては、レーザーアニールが施さ
れた半導体層中に、電気的に並列関係にある複数のチャ
ンネルが、互いに異なる向きに形成されている構成であ
る。
【００２３】特に、前記複数のチャンネルは、互いに互
いに直交する向きに形成されている構成である。これに
より、半導体層に膜質を向上するためのレーザーアニー
ルを施した際、一方向に延びる不良領域が半導体層に生
じても、素子のチャンネルは複数の方向を向いた部分か
らなっているので、素子のチャンネルの大部分が不良領
域によって占められることが防がれ、良好な領域におい
て、正常な電気的動作が行われる。
【００２４】
【発明の実施の形態】図１及び図２は、本発明の実施の
形態にかかるドライバー内蔵型ｐ−ＳｉＴＦＴＬＣＤの
ドレインドライバー（４）部であって、特に、各々異な
る箇所のインバータ部の拡大平面図である。図３は、図
１及び図２ののＡ−Ａ線に沿った断面図である。これら
の図では、左側にＮ−ｃｈＴＦＴ、右側にＰ−ｃｈＴＦ
Ｔを示している。
【００２５】無アルカリガラス等の透明な基板（１０）
上に、インバータの入力に接続されたゲート電極（１
１）が、Ｃｒ等の導電層により形成されている。これを
覆ってＳｉＮｘあるいはＳｉＯ2等の絶縁層からなるゲ
ート絶縁膜（１２）が形成されている。ゲート絶縁膜
（１２）上には、ｐ−Ｓｉ膜（１３）が、Ｎ−ｃｈ領域
とＰ−ｃｈ領域の各々に島状に形成されている。更に、
これらの島状のｐ−Ｓｉ膜（１３）は、Ｎ−ｃｈ及びＰ
−ｃｈについて各々２ヶ所でゲート電極（１１）の上方
を通過しており、ゲート電極（１１）の直上領域がノン
ドープのチャンネル領域（ＣＨ）となっている。即ち、
Ｎ−ｃｈとＰ−ｃｈに関して各々２つのチャンネル領域
（ＣＨ）を有している。
【００２６】Ｎ−ｃｈ側では、チャンネル領域（ＣＨ）
の両側が、Ｎ型の不純物が低濃度にドーピングされたＬ
Ｄ（lightly doped）領域（ＬＤ）、更にその外側が、
Ｎ型の不純物が高濃度にドーピングされたソース領域
（ＮＳ）及びドレイン領域（ＮＤ）となっている。ま
た、Ｐ−ｃｈ側では、ノンドープのチャンネル領域（Ｃ
Ｈ）の両側が、Ｐ型の不純物が高濃度にドーピングされ
たソース領域（ＰＳ）及びドレイン領域（ＰＤ）となっ
ている。
【００２７】チャンネル領域（ＣＨ）の上には、後に説
明するイオンドーピング、即ち、ＬＤ領域（ＬＤ）の形
成時、及び、Ｐ−ｃｈ側のソース及びドレイン領域（Ｐ
Ｓ，ＰＤ）の形成時にマスクとなる注入ストッパー（１
４）が、ＳｉＯ2等により形成されている。これらｐ−
Ｓｉ膜（１３）を覆って、ＳｉＮｘ、ＳｉＯ2等の層間
絶縁膜（１５）が形成されている。層間絶縁膜（１５）
上には、Ａｌ、Ｍｏ等の高導電層からなるソース電極
（１６）及びドレイン電極（１７）が形成され、各々層
間絶縁膜（１５）に開口されたコンタクトホール（Ｃ
Ｔ）を介して、ｐ−Ｓｉ膜（１３）のソース領域（Ｎ
Ｓ，ＰＳ）及びドレイン領域（ＮＤ，ＰＤ）に接続され
ている。ドレイン電極（１７）はインバータの出力に接
続され、Ｎ−ｃｈ側のソース電極電極（１６）は低電圧
源に、Ｐ−ｃｈ側のソース電極（１６）は高電圧源に接
続されている。
【００２８】これらを覆う全面には、ＳＯＧ（spin on
glass）、ＢＰＳＧ（Boro-PhosphoSilicate Glass）等
の平坦化作用の絶縁膜（１８）が形成されている。画素
部（２）において、スイッチング素子として用いられる
ＴＦＴは、通常、Ｎ−ｃｈであり、図３の左側と同じ構
造であるが、液晶駆動用の表示電極（不図示）が平坦化
絶縁膜（１８）の上に形成され、平坦化絶縁膜（１８）
に開口されたコンタクトホールを介して、ソース電極
（１６）に接続される。
【００２９】本発明の特徴は、まず、図１から分かるよ
うに、ｐ−Ｓｉ膜（１３）の島層は、直角に折れ曲がっ
た帯状で、水平方向部分（ＮＨ，ＰＨ）と垂直方向部分
（ＮＶ，ＰＶ）とからなっている。従って、１つのＴＦ
Ｔにおいて、Ｎ−ｃｈについてはソース領域（ＮＳ）、
ＬＤ領域（ＬＤ）、チャンネル領域（ＣＨ）、ＬＤ領域
（ＬＤ）、ドレイン領域（ＮＤ）が結ばれてなる電荷の
移動経路即ちチャンネルが、図の水平方向に向いた部分
（ＮＨ）と垂直方向に向いた部分（ＮＶ）の２つの部分
からなっている。また、Ｐ−ｃｈに関しても同様に、ソ
ース領域（ＰＳ）、チャンネル領域（ＣＨ）、ドレイン
領域（ＰＤ）へと結ばれるチャンネルが、図の水平方向
に向いた部分（ＰＨ）と、垂直方向に向いた部分（Ｐ
Ｖ）の２つの部分からなっている。
【００３０】ただし、ｐ−Ｓｉ膜（１３）の島層は、本
実施の形態の如く、水平方向部分（ＮＨ，ＰＨ）と垂直
方向部分（ＮＶ，ＰＶ）とが一体的に接続された形状に
限定されることはなく、互いに分離されていても良い。
ただし、一つのＴＦＴに関して、２つのチャンネルは、
その一端が共通のソース電極（１６）に接続され、他端
が共通のドレイン電極（１７）に接続さていることが必
要である。
【００３１】なお、これら水平方向部分（ＮＨ，ＰＨ）
と垂直方向部分（ＮＶ，ＰＶ）とは必ずしも直角関係に
限定されることはなく、０°よりも大きく１８０°より
も小さい角度も可能である。また、図２より、Ｎ−ｃ
ｈ、Ｐ−ｃｈの各々に関して、ｐ−Ｓｉ膜（１３）の島
状層が２つずつ形成され、互いに離されて配置されてい
る。即ち、Ｎ−ｃｈについては、ドレイン領域（Ｎ
Ｄ）、ＬＤ領域（ＬＤ）、チャンネル領域（ＣＨ）、Ｌ
Ｄ領域（ＬＤ）、ソース領域（ＮＳ）へと結ばれるチャ
ンネルが２つ、Ｐ−ｃｈについては、ドレイン領域（Ｐ
Ｄ）、チャンネル領域（ＣＨ）、ソース領域（ＰＳ）へ
と結ばれるチャンネルが２つ、互いに離間して形成され
る。即ち、２つのチャンネル領域（ＣＨ）の間の領域を
含めたチャンネルの仮の全幅Ｗ１を、従来の図１６に示
すチャンネル幅Ｗよりも大きくする。これにより、結晶
化不良領域（Ｒ）がＴＦＴ領域を縦断するように生じて
も、チャンネル領域（ＣＨ）の残りの領域がチャンネル
幅方向に関して、結晶化不良領域（Ｒ）から外れる可能
性が高くなる。
【００３２】更に、帯状に生じる結晶化不良領域（Ｃ
Ｈ）の平均的な幅をあらかじめ求め、互いに離間された
２つのチャンネルの両外側間の距離（Ｗ１）が、結晶化
不良領域（Ｒ）の幅Ｔよりも大きくなるようにする。こ
れにより、たとえ、結晶化不良領域（Ｒ）がＴＦＴ領域
を縦断するように生じても、チャンネル幅方向に関して
結晶化不良領域（Ｒ）の領域の外に免れる部分が必ず存
在する。従って、設計されたＷ／Ｌ値を変えることなく
ＴＦＴの動作特性が大きく悪化することが防がれる。
【００３３】続いて、このようなＬＣＤＴＦＴの製造方
法を説明する。まず、図４において、無アルカリガラス
の基板（１０）上にＣｒをスパッタリングにより成膜
し、これをエッチングすることにより、ゲート電極（１
１）を形成する。図５において、ゲート電極（１１）を
覆って全面に、プラズマＣＶＤによりＳｉＮｘ及びＳｉ
Ｏ2からなるゲート絶縁膜（１２）を形成し、引き続
き、連続してプラズマＣＶＤによりアモルファスシリコ
ン（ａ−Ｓｉ）（１３ａ）を成膜する。ａ−Ｓｉ（１３
ａ）は、材料ガスであるモノシランＳｉＨ4、あるい
は、ジシランＳｉ2Ｈ6を４００°程度の熱及びプラズマ
により分解堆積することで形成される。
【００３４】図６において、６００°程度でＥＬＡを行
うことにより、ａ−Ｓｉ（１３ａ）を結晶化して、ｐ−
Ｓｉ（１３）を形成する。ＥＬＡは、例えばパルスレー
ザーのラインビーム走査により行われるが、ラインビー
ムの通過した後にライン状の結晶化不良領域（Ｒ）が残
ることがある。図７において、ｐ−Ｓｉ（１３）が形成
された基板上に、ＳｉＯ2を成膜し、これを裏面露光法
を用いてエッチングすることにより、ゲート電極（１
１）の上方に注入ストッパ（１４）を形成する。裏面露
光は、ＳｉＯ2の上にレジスト（ＲＳ）を塗布し、これ
を基板（１０）の下方から露光を行うことにより、ゲー
ト電極（１１）の影を利用した形状に感光し、現像を行
う。そして、このレジスト（ＲＳ）をマスクにエッチン
グを行うことにより、ゲート電極（１１）のパターンが
反映された注入ストッパー（１４）が形成される。
【００３５】図８において、この注入ストッパ（１４）
をマスクとして、ｐ−Ｓｉ（１３）に対して、Ｎ型の導
電形を示す燐（Ｐ）のイオン注入を、１０の１３乗程度
の低ドーズ量で行い、注入ストッパー（１４）以外の領
域を低濃度にドーピングする（Ｎ-）。この時、注入ス
トッパ（１４）直下即ちゲート電極（１１）の直上領域
はノンドープの真性層に維持され、ＴＦＴのチャンネル
領域（ＣＨ）となる。注入ストッパ（１４）をエッチン
グしたときのレジストはイオン注入時には残しておき、
イオン注入後に剥離してもよい。
【００３６】図９において、Ｎ−ｃｈ側に、ゲート電極
（１１）よりも大きなレジスト（ＲＳ）を形成し、これ
をマスクとして、ｐ−Ｓｉ（１３）に対する燐（Ｐ）の
イオン注入を、１０の１５乗程度の高ドーズ量で行い、
レジスト（ＲＳ）以外の領域を高濃度にドーピングする
（Ｎ+）。この時、レジスト（Ｒ）の直下領域には、低
濃度領域（Ｎ-）及びチャンネル領域（ＣＨ）が維持さ
れている。これにより、チャンネル領域（ＣＨ）の両側
に低濃度のＬＤ領域（ＬＤ）、更にその外側に高濃度の
ソース及びドレイン領域（ＮＳ、ＮＤ）が形成され、Ｌ
ＤＤ構造が形成される。なお、この時、Ｐ−ｃｈ側は、
Ｎ型の不純物がドーピングされないように、レジスト
（ＲＳ）で覆っておく。
【００３７】図１０において、前のレジスト（ＲＳ）を
剥離後、別のレジスト（ＲＳ）をＮ−ｃｈ側に形成し、
この状態で、ｐ−Ｓｉ（１３）に対するボロン等のＰ型
不純物のイオン注入を１０の１５乗程度で行う。これに
より、注入ストッパー（１４）の直下が真性層のチャン
ネル領域（ＣＨ）となり、その両側がＰ型に高濃度にド
ーピングされ（Ｐ+）、ソース及びドレイン領域（Ｐ
Ｓ，ＰＤ）が形成される。
【００３８】これらレジスト（ＲＳ）の剥離後、不純物
イオンのドーピングを行ったｐ−Ｓｉ膜（１３）の結晶
性の回復と、不純物の格子置換を目的として、加熱、あ
るいはレーザー照射等の活性化アニールを行う。図１１
において、このｐ−Ｓｉ（１３）をエッチングすること
により、図１あるいは図２に示すような形状に残し、Ｔ
ＦＴに必要な領域にのみ島状に形成する。この際、ｐ−
Ｓｉ（１３）には、図６のＥＬＡ工程において、照射エ
ネルギーのばらつきに起因した結晶化不良領域（Ｒ）が
存在している場合があり、島状のｐ−Ｓｉ（１３）が結
晶化不良領域（Ｒ）を含んで形成される可能性がある。
【００３９】しかし、本発明では、ｐ−Ｓｉ（１３）の
島層は、一つのＴＦＴ素子に関して、図１に示す如く互
いに方向の異なる、あるいは、図２に示す如く互いに離
された２つのチャンネルを有しているので、一方のチャ
ンネルが、帯状に生じた結晶化不良領域（Ｒ）を含んで
不良となっても、他方は結晶化不良領域（Ｒ）を含むこ
とが避けられ、正常に機能する。このため、このＴＦＴ
は正常な電気的動作を行うことができる。
【００４０】図１２において、ＳｉＮｘ等をプラズマＣ
ＶＤにより成膜して層間絶縁層（１５）を形成し、ソー
ス及びドレイン領域（ＮＳ，ＰＳ，ＮＤ，ＰＤ）に対応
する部分をエッチングで除去することによりコンタクト
ホール（ＣＴ）を形成し、ｐ−Ｓｉ（１３）を一部露出
させる。そして、Ａｌ／Ｍｏをスパッタリングにより積
層して、これをエッチングすることにより、ソース電極
（１６）及びドレイン電極（１７）を形成し、各々、ソ
ース領域（ＮＳ，ＰＳ）及びドレイン領域（ＮＤ，Ｐ
Ｄ）に接続し、ＴＦＴが完成する。
【００４１】図６の工程で生じる結晶化不良領域（Ｒ）
は、ＥＬＡ装置の光学系において、レーザービームが所
定の被照射領域の形状に整形される際に、同様に、一定
の形状に生じる。特に、ラインビームにおいては、照射
エネルギーの特異領域に対応してライン状に発生する。
また、パルスレーザーであるラインビームのショット間
でエネルギーがばらついた場合にも、ラインビームの走
査方向の最後尾において、後に続くショットにより結晶
性が回復されることが無く、結晶化不良領域（Ｒ）とな
る。このような結晶化不良領域（Ｒ）を含んだ領域にＴ
ＦＴが形成されると、その素子特性は悪いものとなる。
【００４２】従って、本発明では、図１に示すように、
一つのＴＦＴに関して、ドレイン領域（ＮＤ，ＰＤ）
（特に、ドレイン電極（１７）とのコンタクト部（Ｃ
Ｔ））、Ｎ−ｃｈの場合は、ＬＤ領域（ＬＤ）、チャン
ネル領域（ＣＨ）、（Ｎ−ｃｈの場合はＬＤ領域（Ｌ
Ｄ）、ソース領域（ＮＳ，ＮＤ）（特に、ソース電極
（１６）とのコンタクト部（ＣＴ））を結ぶチャンネル
を、図の水平方向部分（ＮＨ，ＰＨ）と垂直方向部分
（ＮＶ，ＰＶ）の２つの部分からなる構成としている。
【００４３】結晶化不良領域（Ｒ）は、通常、基板
（１）に対して、水平方向（Ｈ）または垂直方向（Ｖ）
に、線状に生じ、これらは、図１のＴＦＴの水平方向部
分（ＮＨ，ＰＨ）と垂直方向部分（ＮＶ，ＰＶ）のいず
れかに一致する。従って、結晶化不良領域（Ｒ）が水平
方向（Ｈ）あるいは垂直方向（Ｖ）に生じた場合、ＴＦ
Ｔの水平方向部分（ＮＨ，ＰＨ）と垂直方向部分（Ｎ
Ｖ，ＰＶ）のいずれか一方が、結晶化不良領域（Ｒ）に
含まれて不良となっても、他方は、結晶化不良領域
（Ｒ）外の領域で正常に動作する。従って、このＴＦＴ
素子が正常に動作するので、駆動や表示に悪影響が出る
ことが防がれる。
【００４４】また、図２に示すように、一つのＴＦＴに
関して、互いに十分に離された２つのｐ−Ｓｉ膜（１
３）を配置することで、ドレイン領域（ＮＤ，ＰＤ）
（特に、ドレイン電極（１７）とのコンタクト部（Ｃ
Ｔ））、Ｎ−ｃｈの場合は、ＬＤ領域（ＬＤ）、チャン
ネル領域（ＣＨ）、（Ｎ−ｃｈの場合はＬＤ領域（Ｌ
Ｄ）、ソース領域（ＮＳ，ＮＤ）（特に、ソース電極
（１６）とのコンタクト部（ＣＴ））を結ぶチャンネル
が離間された構成としている。
【００４５】このため、結晶化不良領域（Ｒ）が図の縦
方向に生じ、一方のｐ−Ｓｉ膜（１３）を通過するよう
に発生しても、他方のｐ−Ｓｉ膜（１３）は結晶化不良
領域（Ｒ）から外れる確率が高まる。従って、片方のｐ
−Ｓｉ膜（１３）によりＴＦＴは正常に動作をすること
ができる。通常、ＴＦＴはチャンネル幅Ｗとチャンネル
長Ｌとの比、Ｗ／Ｌ値により、その動作特性が制御され
ている。あるＷ値を有したＴＦＴのチャンネルにおい
て、結晶化不良領域（Ｒ）が占める割合が大きくなるほ
どそのＴＦＴ特性は悪化するが、本発明の如く、同じＷ
値でも、これがいくつに分割された形で複数のチャンネ
ルからなる構成とすることで、このような割合が小さく
なる。従って、ＴＦＴが正常に動作し、駆動や表示に悪
影響がでること防がれる。
【００４６】
【発明の効果】以上の説明から明らかな如く、本発明
で、レーザーアニールにより形成された半導体層を用い
た半導体素子が複数形成された半導体装置あるいは液晶
表示装置において、半導体素子が、互いに非平行、ある
いは、互いに離間された複数のチャンネルを有する構成
としたことで、レーザーアニール時に一方向に不良半導
体領域が生じても、一方のチャンネルが、不良半導体領
域から外れることとなる。このため、不良半導体領域が
素子領域を通過するように生じても、一つの素子に関し
て一部を通過するのみとされるので、素子の特性が悪化
することが防がれ、高歩留まり、高品位の半導体装置が
製造されるようになった。
【図面の簡単な説明】
【図１】本発明の実施形態に係る液晶表示装置の一部平
面図である。
【図２】本発明の他の実施形態に係る液晶表示装置の一
部平面図である。
【図３】図１及び図２のＡ−Ａ線に沿った断面図であ
る。
【図４】本発明の実施の形態に係る液晶表示装置の製造
方法を示す工程断面図である。
【図５】本発明の実施の形態に係る液晶表示装置の製造
方法を示す工程断面図である。
【図６】本発明の実施の形態に係る液晶表示装置の製造
方法を示す工程断面図である。
【図７】本発明の実施の形態に係る液晶表示装置の製造
方法を示す工程断面図である。
【図８】本発明の実施の形態に係る液晶表示装置の製造
方法を示す工程断面図である。
【図９】本発明の実施の形態に係る液晶表示装置の製造
方法を示す工程断面図である。
【図１０】本発明の実施の形態に係る液晶表示装置の製
造方法を示す工程断面図である。
【図１１】本発明の実施の形態に係る液晶表示装置の製
造方法を示す工程断面図である。
【図１２】本発明の実施の形態に係る液晶表示装置の製
造方法を示す工程断面図である。
【図１３】レーザーアニール装置の構成図である。
【図１４】ＥＬＡにおける照射レーザーエネルギーとグ
レインサイズとの関係図である。
【図１５】被処理基板とラインビームの被照射領域との
位置関係を示す平面図である。
【図１６】従来の液晶表示装置の一部平面図である。
【図１７】図１６のＢ−Ｂ線に沿った断面図である。
【図１８】照射レーザービームのエネルギー分布図であ
る。
【符号の説明】
１ 被処理基板 ２ 画素部 ３ ゲートドライバー ４ ドレインドライバー ５ アクティブマトリクス基板 １０ 基板 １１ ゲート電極 １２ ゲート絶縁膜 １３ ｐ−Ｓｉ １４ 注入ストッパー １６ ソース電極 １７ ドレイン電極 ＣＨ チャンネル領域 ＮＤ，ＰＤ ドレイン領域 ＮＳ，ＰＳ ソース領域 ＣＴ コンタクトホール Ｃ ラインビームのエッジライン Ｒ 結晶化不良領域

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 基板上に光学変調部材を変調する表示電
    極群と、これら表示電極群の各々に接続され表示信号を
    供給するための第１の薄膜トランジスタ群と、これら第
    １の薄膜トランジスタ群を駆動する第２の薄膜トランジ
    スタ群が形成された表示装置において、 前記第２の薄膜トランジスタ群のいくつかまたは全て
    は、レーザーアニールが施された半導体層中に、電気的
    に並列関係にある複数のチャンネルが、互いに離間され
    て形成されていることを特徴とする表示装置。
  2. 【請求項２】 基板上に光学変調部材を変調する表示電
    極群と、これら表示電極群の各々に接続され表示信号を
    供給するための第１の薄膜トランジスタ群と、これら第
    １の薄膜トランジスタ群を駆動する第２の薄膜トランジ
    スタ群が形成された表示装置において、 前記第２の薄膜トランジスタ群のいくつかまたは全て
    は、レーザーアニールが施された半導体層中に、電気的
    に並列関係にある複数のチャンネルが、互いに異なる向
    きに形成されていることを特徴とする表示装置。
  3. 【請求項３】 前記複数のチャンネルは、互いに直交す
    る向きに形成されていることを特徴とする請求項２記載
    の表示装置。
JP9243057A 1997-09-08 1997-09-08 表示装置 Pending JPH1184418A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP9243057A JPH1184418A (ja) 1997-09-08 1997-09-08 表示装置
TW087113474A TW510983B (en) 1997-09-08 1998-08-17 Display device and semiconductor device having laser annealed semiconductor elements
US09/148,854 US6355940B1 (en) 1997-09-08 1998-09-04 Display device and semiconductor device having laser annealed semiconductor elements
KR1019980036722A KR100573657B1 (ko) 1997-09-08 1998-09-07 레이저어닐링을실시한반도체소자를갖는표시장치및반도체장치
US09/927,794 US20010052598A1 (en) 1997-09-08 2001-08-08 Display device and semiconductor device having laser annealed semiconductor elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9243057A JPH1184418A (ja) 1997-09-08 1997-09-08 表示装置

Publications (1)

Publication Number Publication Date
JPH1184418A true JPH1184418A (ja) 1999-03-26

Family

ID=17098170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9243057A Pending JPH1184418A (ja) 1997-09-08 1997-09-08 表示装置

Country Status (4)

Country Link
US (2) US6355940B1 (ja)
JP (1) JPH1184418A (ja)
KR (1) KR100573657B1 (ja)
TW (1) TW510983B (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003091245A (ja) * 2001-09-18 2003-03-28 Semiconductor Energy Lab Co Ltd 表示装置
KR100406614B1 (ko) * 1999-12-08 2003-11-21 미쓰비시덴키 가부시키가이샤 액정 표시 장치 및 ｔｆｔ 패널
US6930326B2 (en) 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US6933527B2 (en) 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US7115903B2 (en) 2001-12-28 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device producing system
US7148507B2 (en) 2002-01-17 2006-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistor with position controlled channel formation region
US7166863B2 (en) 2002-03-15 2007-01-23 Semiconductor Energy Laboratory Co. Ltd. Semiconductor element, semiconductor device, electronic device, TV set and digital camera
US7226817B2 (en) 2001-12-28 2007-06-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing
US7312473B2 (en) 2001-12-28 2007-12-25 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device using the same
JP2013068956A (ja) * 2012-10-30 2013-04-18 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の作製方法
JP2014033219A (ja) * 2013-09-25 2014-02-20 Semiconductor Energy Lab Co Ltd 表示装置および表示装置の作製方法
JP2014082507A (ja) * 2008-10-03 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
JP2016194703A (ja) * 2011-06-24 2016-11-17 シャープ株式会社 表示装置及びその製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3349355B2 (ja) * 1996-08-19 2002-11-25 三洋電機株式会社 半導体膜のレーザーアニール方法
JPH11214700A (ja) 1998-01-23 1999-08-06 Semiconductor Energy Lab Co Ltd 半導体表示装置
JP5030345B2 (ja) * 2000-09-29 2012-09-19 三洋電機株式会社 半導体装置
US7112517B2 (en) 2001-09-10 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Laser treatment device, laser treatment method, and semiconductor device fabrication method
KR100543478B1 (ko) * 2002-12-31 2006-01-20 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
US20050062106A1 (en) * 2003-09-08 2005-03-24 Yukihiro Noguchi Luminance adjusting display apparatus
KR100543004B1 (ko) * 2003-09-18 2006-01-20 삼성에스디아이 주식회사 평판표시장치
KR100585410B1 (ko) * 2003-11-11 2006-06-07 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법
SG115733A1 (en) * 2004-03-12 2005-10-28 Semiconductor Energy Lab Thin film transistor, semiconductor device, and method for manufacturing the same
JP4579575B2 (ja) * 2004-05-14 2010-11-10 株式会社半導体エネルギー研究所 レーザ照射方法及びレーザ照射装置
WO2007049525A1 (en) 2005-10-26 2007-05-03 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and manufacturing method of semiconductor device
KR100978263B1 (ko) * 2006-05-12 2010-08-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP5503895B2 (ja) * 2008-04-25 2014-05-28 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4466179A (en) 1982-10-19 1984-08-21 Harris Corporation Method for providing polysilicon thin films of improved uniformity
JP2973492B2 (ja) 1990-08-22 1999-11-08 ソニー株式会社 半導体薄膜の結晶化方法
KR100269350B1 (ko) * 1991-11-26 2000-10-16 구본준 박막트랜지스터의제조방법
US5589406A (en) * 1993-07-30 1996-12-31 Ag Technology Co., Ltd. Method of making TFT display
US5529951A (en) 1993-11-02 1996-06-25 Sony Corporation Method of forming polycrystalline silicon layer on substrate by large area excimer laser irradiation
JPH07249591A (ja) 1994-03-14 1995-09-26 Matsushita Electric Ind Co Ltd 半導体薄膜のレーザーアニール方法及び薄膜半導体素子
TW280037B (en) * 1994-04-22 1996-07-01 Handotai Energy Kenkyusho Kk Drive circuit of active matrix type display device and manufacturing method
JP3122003B2 (ja) * 1994-08-24 2001-01-09 シャープ株式会社 アクティブマトリクス基板
TW303526B (ja) * 1994-12-27 1997-04-21 Matsushita Electric Industrial Co Ltd
JPH08264802A (ja) * 1995-03-28 1996-10-11 Semiconductor Energy Lab Co Ltd 半導体作製方法、薄膜トランジスタ作製方法および薄膜トランジスタ
JP3286152B2 (ja) 1995-06-29 2002-05-27 シャープ株式会社 薄膜トランジスタ回路および画像表示装置
JP3647523B2 (ja) 1995-10-14 2005-05-11 株式会社半導体エネルギー研究所 マトリクス型液晶表示装置
US5817548A (en) * 1995-11-10 1998-10-06 Sony Corporation Method for fabricating thin film transistor device
JPH09153624A (ja) 1995-11-30 1997-06-10 Sony Corp 半導体装置
US6136632A (en) * 1995-12-26 2000-10-24 Seiko Epson Corporation Active matrix substrate, method of producing an active matrix substrate, liquid crystal display device, and electronic equipment
US5808318A (en) * 1996-03-03 1998-09-15 Ag Technology Co., Ltd. Polycrystalline semiconductor thin film for semiconductor TFT on a substrate having a mobility in a longitudinal direction greater than in a width direction
JP3306300B2 (ja) 1996-06-20 2002-07-24 三洋電機株式会社 半導体膜のレーザーアニール方法
WO1998000870A1 (en) * 1996-06-28 1998-01-08 Seiko Epson Corporation Thin film transistor, method of its manufacture and circuit and liquid crystal display using the thin film transistor
US5981974A (en) 1996-09-30 1999-11-09 Sharp Kabushiki Kaisha Semiconductor device and method for fabricating the same
JP3795606B2 (ja) * 1996-12-30 2006-07-12 株式会社半導体エネルギー研究所 回路およびそれを用いた液晶表示装置
JP3092537B2 (ja) 1997-01-24 2000-09-25 日本電気株式会社 液晶表示装置

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100406614B1 (ko) * 1999-12-08 2003-11-21 미쓰비시덴키 가부시키가이샤 액정 표시 장치 및 ｔｆｔ 패널
JP2003091245A (ja) * 2001-09-18 2003-03-28 Semiconductor Energy Lab Co Ltd 表示装置
US9093655B2 (en) 2001-09-18 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Display device
US8395161B2 (en) 2001-09-18 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
US8207024B2 (en) 2001-09-18 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Display device
US7538350B2 (en) 2001-12-28 2009-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film device
US6933527B2 (en) 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US7115903B2 (en) 2001-12-28 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device producing system
US7176490B2 (en) 2001-12-28 2007-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7226817B2 (en) 2001-12-28 2007-06-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing
US7312473B2 (en) 2001-12-28 2007-12-25 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device using the same
US9178069B2 (en) 2002-01-17 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US7582162B2 (en) 2002-01-17 2009-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US10879272B2 (en) 2002-01-17 2020-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US7148507B2 (en) 2002-01-17 2006-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistor with position controlled channel formation region
US10515983B2 (en) 2002-01-17 2019-12-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US10361222B2 (en) 2002-01-17 2019-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US9899419B2 (en) 2002-01-17 2018-02-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US7166863B2 (en) 2002-03-15 2007-01-23 Semiconductor Energy Laboratory Co. Ltd. Semiconductor element, semiconductor device, electronic device, TV set and digital camera
US7145175B2 (en) 2002-03-26 2006-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US6930326B2 (en) 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US7704812B2 (en) 2002-03-26 2010-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US8907335B2 (en) 2008-10-03 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US9589988B2 (en) 2008-10-03 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP2014082507A (ja) * 2008-10-03 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
JP2016194703A (ja) * 2011-06-24 2016-11-17 シャープ株式会社 表示装置及びその製造方法
US10177170B2 (en) 2011-06-24 2019-01-08 Sharp Kabushiki Kaisha Display device and method for manufacturing same
JP2013068956A (ja) * 2012-10-30 2013-04-18 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の作製方法
JP2014033219A (ja) * 2013-09-25 2014-02-20 Semiconductor Energy Lab Co Ltd 表示装置および表示装置の作製方法

Also Published As

Publication number Publication date
KR100573657B1 (ko) 2006-07-25
KR19990029582A (ko) 1999-04-26
US20010052598A1 (en) 2001-12-20
US6355940B1 (en) 2002-03-12
TW510983B (en) 2002-11-21

Similar Documents

Publication Publication Date Title
KR100573657B1 (ko) 레이저어닐링을실시한반도체소자를갖는표시장치및반도체장치
KR100510001B1 (ko) 반도체장치의제조방법
JPH1187720A (ja) 半導体装置及び液晶表示装置
KR100543102B1 (ko) 반도체장치및그제조방법
KR100374737B1 (ko) 트랜지스터형성방법,그트랜지스터를포함하는회로,액티브매트릭스기판의제조방법,표시장치의제조방법,및프로젝터및전자기기
US5895935A (en) Display device having a switch with floating regions in the active layer
US5508216A (en) Thin film transistor, solid device, display device and manufacturing method of a thin film transistor
US9070718B2 (en) Thin film transistor having semiconductor with different crystallinities and manufacturing method thereof
US7759178B2 (en) Thin film transistor substrate and fabrication thereof
US6924874B2 (en) Method of forming a liquid crystal display
US8278661B2 (en) Thin film transistor, display device including the same, and method for manufacturing the same
JPH1012548A (ja) 半導体膜のレーザーアニール方法
US5953598A (en) Thin film transistor and fabrication process of the same
US6750086B2 (en) Semiconductor device having a semiconductor thin film containing low concentration of unbound hydrogen atoms and method of manufacturing the same
KR100928490B1 (ko) 액정표시패널 및 그 제조 방법
KR20070072207A (ko) 폴리실리콘 박막트랜지스터를 이용한 액정표시장치 및 그제조 방법
US7344926B2 (en) Liquid crystal display device and method of manufacturing the same
KR20070072208A (ko) 폴리실리콘 박막트랜지스터를 이용한 액정표시장치 및 그제조 방법
JP2000150890A (ja) 半導体装置の製造方法
KR100788993B1 (ko) 다결정 실리콘 박막 트랜지스터의 제조 방법
JPH10274788A (ja) 半導体装置の製造方法
KR20050064298A (ko) 액정표시소자 및 그 제조 방법
JP2009059779A (ja) 薄膜トランジスタ、その製造方法、及び表示装置