[go: up one dir, main page]

WO2011135249A1 - Procédé de préparation d'une structure de type n+pp+ ou de type p+nn+ sur plaques de silicium - Google Patents

Procédé de préparation d'une structure de type n+pp+ ou de type p+nn+ sur plaques de silicium Download PDF

Info

Publication number
WO2011135249A1
WO2011135249A1 PCT/FR2011/050948 FR2011050948W WO2011135249A1 WO 2011135249 A1 WO2011135249 A1 WO 2011135249A1 FR 2011050948 W FR2011050948 W FR 2011050948W WO 2011135249 A1 WO2011135249 A1 WO 2011135249A1
Authority
WO
WIPO (PCT)
Prior art keywords
boron
layer
silicon
phosphorus
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/FR2011/050948
Other languages
English (en)
Inventor
Barbara Bazer-Bachi
Mustapha Lemiti
Nam Le Quang
Yvon Pellegrin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SYNERGIES POUR EQUIPEMENTS MICRO-ELECTRONIQUE COMMUNICATION OPTIQUE SA
Centre National de la Recherche Scientifique CNRS
Photowatt International SA
Institut National des Sciences Appliquees de Lyon
Original Assignee
SYNERGIES POUR EQUIPEMENTS MICRO-ELECTRONIQUE COMMUNICATION OPTIQUE SA
Centre National de la Recherche Scientifique CNRS
Photowatt International SA
Institut National des Sciences Appliquees de Lyon
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SYNERGIES POUR EQUIPEMENTS MICRO-ELECTRONIQUE COMMUNICATION OPTIQUE SA, Centre National de la Recherche Scientifique CNRS, Photowatt International SA, Institut National des Sciences Appliquees de Lyon filed Critical SYNERGIES POUR EQUIPEMENTS MICRO-ELECTRONIQUE COMMUNICATION OPTIQUE SA
Priority to DE112011101439T priority Critical patent/DE112011101439T5/de
Priority to US13/643,641 priority patent/US9082924B2/en
Priority to CN201180021231.5A priority patent/CN102971867B/zh
Priority to KR1020127030885A priority patent/KR101777277B1/ko
Priority to JP2013506715A priority patent/JP5940519B2/ja
Publication of WO2011135249A1 publication Critical patent/WO2011135249A1/fr
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/129—Passivating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/122—Active materials comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/169—Thin semiconductor films on metallic or insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/40—Optical elements or arrangements
    • H10F77/413—Optical elements or arrangements directly associated or integrated with the devices, e.g. back reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/70—Surface textures, e.g. pyramid structures
    • H10F77/707—Surface textures, e.g. pyramid structures of the substrates or of layers on substrates, e.g. textured ITO layer on a glass substrate
    • H10P32/141—
    • H10P32/171—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the presence is a result of the photovoltaic tech nology. More specifically, it relates to a new method of manufacturing photovoltaic cells on siluminum plates (also commonly called "wafers").
  • BSRV Back Surface Recombination Velocity
  • BSR Back Surface Reflectance
  • AI-BSF aluminum backfield
  • B-BSF boron rear fields
  • the B-BSF can be formed without inducing stresses to the silicon substrate, and thus does not create a curvature of the silicon wafer.
  • - B-BSF provides a more highly concentrated p + zone because of its solubility limit in the larger silicon, thus allowing a lower recombination rate (larger back repellent field).
  • BSRV surface recombination
  • BSR increase reflectivity
  • boron diffusion is considered one of the most difficult techniques to implement in solar cell manufacturing processes.
  • the diffusion coefficient of boron is very good compared with that of phosphorus. Therefore, high diffusion temperatures must be applied to boron diffusion. Therefore, when using BBr 3 as a source of boron, its diffusion must be implemented before the diffusion of the transmitter, to avoid the redistribution of phosphorus atoms.
  • Step 1 BBr 3 is diffused onto a p-type silicon plate etched on the front and back faces.
  • Step 2 Remove on the front and rear faces the boron-doped silicon oxide layer thus formed in step 1, hereinafter referred to as BSG (from the English acronym "Boro-Silicate Glass”) .
  • Step 3 The protection of the rear face is carried out by depositing a thin thermal oxide surmounted by a silicon nitride (SiN x ) (deposited by PECVD - namely "Plasma Enhanced Chemical
  • Vapor Deposition which results in” plasma-assisted chemical vapor deposition "). This step also allows the passivation of the rear face.
  • Step 4 The boron diffused on the front face is etched in hot soda.
  • Step 5 The diffusion of phosphorus is carried out from a liquid source of POCl3 on the front face.
  • Step 6 The phosphorus-doped silicon oxide layer thus formed in step 5, hereinafter referred to as the PSG layer (from the English acronym "Phospho-Silicate Glass"), is removed.
  • This step 6 is not explicitly described in this publication, but it is obvious that it must be performed to continue the realization of a solar cell.
  • Step 1 BBr 3 is diffused as a source of boron according to the "back to back” technique, namely that two plates of sil here are positioned back to back.
  • a zone rich in boron (hereinafter referred to as "BRL” because of the English acronym “Boron Rich Layer”) is formed.
  • BRL Boron Rich Layer
  • Step 2 To facilitate the removal of the BRL, an in situ oxidation is carried out to transform the BRL into a boron doped silicon oxide (BSG) layer.
  • the boron-doped silicon oxide (BSG) layer and the BRL thus formed are removed by soaking in a solution of hydrofluoric acid.
  • Step 3 silicon wafers are returned to find "face to face” and is carried out the diffusion of POCl 3, is formed of silicon oxide layer doped with phosphorus (PSG) and at the same time a B- BSF .
  • PSG silicon oxide layer doped with phosphorus
  • Step 4 The phosphorus doped silicon oxide (PSG) layer thus formed in step 3 is removed.
  • Step 1 Boron is deposited by "spin-coating" (or in other words spin spreading) of boric acid.
  • Step 2 The boron is diffused.
  • Step 3 Remove the boron-doped silicon oxide (BSG) layer thus formed in step 1.
  • BSG boron-doped silicon oxide
  • Step 4 Phosphorus is deposited by "spin coating" of phosphoric acid.
  • Step 5 Diffuse phosphorus.
  • Step 6 The phosphorus doped silicon oxide (PSG) layer thus formed in step 5 is removed.
  • the present invention proposes to overcome these drawbacks by providing a completely original process for preparing on silicon wafers a structure of the n + pp + or p + nn + type depending on the nature of the substrate, of which the p + zone is obtained by diffusion of boron so as to obtain a B-BSF, and the number of stages of which is reduced compared with those known from the state of the art. Indeed, this process is limited to three main stages.
  • the method according to the invention has the advantage of having used technologies conventionally used in the field of photovoltaics and which are simple to implement such as the PECVD.
  • the silicon plate preparation method of a n + pp + or p + nn + type structure according to the present invention is characterized in that it comprises the following successive steps:
  • a borated doped silicon oxide (BSG) layer is formed by PECVD on the back side, then a barrier layer to the diffusion of SiO x .
  • BSG borated doped silicon oxide
  • a source of phosphorus is diffused so that phosphorus and boron co-diffuse and form in addition:
  • a layer of phosphorus doped phosphorus (PSG) siloxane is phosphorus doped phosphorus (PSG) siloxane
  • the silfoil plate can be cut with a monocrystalline silicon ingot formed by the Czochralski pulling method (CZ silicon plate) or by the floating zone pulling method (FZ silicon plate) or by a multicrystalline silicon ingot (multicrystalline silicon plate) or a silicon ribbon for example: EFG plate cut with a silicon ribbon obtained by the Edge defined Film-fed Growth technique, or RGS plate cut from a ribbon of silicon obtained by the technique "Ribbon Growth on Substrate".
  • the thickness of the silicon wafer is advantageously between 50 ⁇ and 500 ⁇ .
  • step a) of the process according to the invention the deposition of the layer of BSG and of the SiOx layer are carried out successively in the same reactor.
  • the PECVD deposition of the BSG layer can be carried out at a temperature of between 300 and 400 ° C.
  • the plasma power can be between 500 and 1500W.
  • Silane, trimethyl borate (known as TMB and formic chemistry B (OCH 3 ) 3) as a source of boron, and nitrous oxide (N 2 O) are used as precursors. ).
  • the flow rate of TMB can be between 100 and 1000 sccm.
  • the flow rate of N 2 O can be between 500 and 2000 sccm.
  • the duration of the deposit is between 10 to 20 minutes.
  • the temperature is preferably between 300 and 400 ° C.
  • the power can be between 500 and 1500W.
  • silane the flow rate of which is advantageously between 20 and 50 sccm and of N 2 O, the flow rate of which is preferably between 400 and 1000 sccm.
  • a silicon wafer which comprises:
  • step b) of the process according to the invention is carried out in a low pressure thermal diffusion oven.
  • a low pressure thermal diffusion oven may be a quartz diffusion furnace.
  • a diffusion furnace of the LYDO P® type is used (it is a workhorse worker whose technical characteristics are described in the international patent application WO 02 / 093621 A), which allows the diffusion of the dopants in the silicon wafer.
  • step b) can be carried out in an oven at atmospheric pressure.
  • the n + and p + zones of the silicon wafer are formed.
  • step b) of the method according to the invention comprises the following successive steps:
  • step b1) the boron is first blown into the silicon wafer from the layer of BSG formed at the end of step a), and then
  • a source of phosphorus is diffused so that boron and phosphorus co-diffuse.
  • step b) boron is first diffused into the siluminum plate from the layer of BSG that was formed in step a), which allows the formation of the p + zone.
  • the oven temperature can be between 850 and 1050 ° C.
  • the flow rate of oxygen is between 500 and 2000 sccm.
  • the boron diffusion can take place for 15 minutes to 90 minutes depending on the temperature.
  • the pressure is advantageously maintained between 200 and 400 mbar. The diffusion of boron is initiated before the diffusion of phosphorus because it requires a longer time to form a sufficient BSF.
  • POCI3 is introduced into the furnace, the diffusion of phosphorus is then initiated, which allows the formation of the n + zone. Boron continues to diffuse, allowing further formation of the p + zone. Thus, boron and phosphorus co-diffuse.
  • the flow of oxygen between 300 and 1000 sccm is advantageously reduced.
  • the flow rate in POCI3 can be set between 300 and 800 sccm. Preferably, this co-diffusion takes place for a period of between 10 and 60 minutes.
  • step b) of the method according to the invention there is a silicon plate which comprises:
  • Step c) of the preparation process according to the invention may comprise the following successive stages:
  • c1) is carried out a 1 st wet chemical etching, for example in a concentrated hydrofluoric acid solution between 1 to 10% (i.e. diluted between 1 to 10% in deionized water), so as to remove the layers of BSG and PSG.
  • BRL is oxidized, for example by passing oxygen at a flow rate of between 500 and 2000 sccm, at a temperature between 700 and 1000 ° C, so as to obtain a thin layer of BSG formed from boron present in the BRL and oxygen present in the furnace atmosphere.
  • step c3) performing a 2 nd wet chemical etching, for example in a concentrated hydrofluoric acid solution at 2%, so as to remove the oxide layer formed BSG after step c2).
  • step c2 the thermal oxidation used for step c2) can be replaced by a wet oxidation via a bubbling nitric acid solution or a mixture of sulfuric acid and potassium permanganate. potassium in step c). Nevertheless, this technique is less advantageous because of environmental problems that may arise from the use of these chemical compounds.
  • Step c) of the process according to the invention is advantageously carried out in an oxidation furnace, or even in the thermal diffusion oven used in step b) (such as a LYDOP ® type furnace).
  • a silicon plate which comprises:
  • the process for preparing silicon plates with an n + pp + or p + nn + type structure according to the present invention is characterized in that it consists of the successive steps a) to c). as described above.
  • Another object of the present invention is a n + pp + or p + nn + type silicon wafer that can be obtained by the preparation method as described above.
  • An object of the invention is a photovoltaic cell manufacturing method in which a silicon plate of n + pp or p + nn + type structure is prepared according to the preparation method as described above.
  • Another object of the present invention is a method for manufacturing photovoltaic cells, characterized in that it comprises the following steps:
  • a silicon wafer of structure of the n + pp + or p + nn + type is prepared according to the method of preparation as described above.
  • a passivation layer is deposited on the rear face.
  • Step b) Electrical contacts in the form of a grid are placed on the front and rear faces of the silicon wafer obtained at the end of step b), or possibly at the end of step c).
  • Step b) is advantageously carried out by PECVD by depositing Si x N y : H (i.e., hydrogenated silicon nitride).
  • step b) could be carried out by UV-CVD (ie by chemical deposition under ultraviolet light).
  • step d) The laying of the electrical contacts of step d) is performed by screen printing, followed by annealing to harden the metal paste thus deposited during said screen printing and ensure good contact.
  • Silkscreening of the contacts by grid makes it possible to avoid the curvature of the silicon wafers, as in the case of photovoltaic cells comprising an AI-BSF.
  • Another object of the present invention is a photovoltaic cell obtainable by the manufacturing method described above.
  • Figure 1 shows schematically the course of steps a) to c) of the preparation process according to the invention.
  • Figure 2 is a graph showing the diffusion profile at 850 ° C for 60 minutes of the dopants (i.e., phosphorus and boron) versus the depth in the silicon wafer.
  • dopants i.e., phosphorus and boron
  • FIG. 3 is a graph representing the internal quantum efficiency obtained on two photovoltaic cells, one of which is manufactured according to the manufacturing method of the invention and the second with an AI-BSF.
  • FIG. 1 schematically represents the progress of steps a) to c) of the process for preparing a n + pp + type silicon wafer according to the invention, namely the silicon wafer obtained at the end of each of these steps.
  • a p-type silicon plate 1 which comprises a front face 8 and a rear face 9.
  • step a) of the preparation process according to the invention PECVD is formed on the rear face 9 of this p-type silicon wafer 1, a layer of boron-doped silicon oxide (BSG) 2, and then a barrier layer to the diffusion of SiO x 3 is obtained at the end of step a) as shown in Figure 1 a silicon plate which comprises:
  • step b) of this process the boron is first diffused. Then, a source of phosphorus is diffused so that phosphorus and boron co-diffuse and form on the front face 8 of the silicon wafer obtained at the end of step a) an oxide layer phosphorus-doped silicon (PSG) 4, as well as a n + 5 type zone, namely a rich (or in other words heavily doped) phosphorus zone, and on the rear face 9 a p + 7 doped zone, and a zone rich in boron (BRL) 6.
  • PSG oxide layer phosphorus-doped silicon
  • BTL zone rich in boron
  • a silicon plate which comprises:
  • step c) of said process according to the invention the layers BSG 2, PSG 4 and SiO x 3 are removed, the BRL 6 is oxidized and the resulting layer is removed from this oxidation.
  • step c) a silicon plate is obtained which comprises:
  • a p + type zone 7 which constitutes the B-BSF of said silicon wafer.
  • FIG. 2 is a graph showing the diffusion profile at 850 ° C. for 60 minutes of the dopants (phosphorus and boron) of a silicon wafer as prepared according to the method of the invention.
  • concentration expressed in number of atoms of respectively phosphorus and boron per cm 3
  • depth expressed in ⁇
  • Figure 3 and Table 1 show the feasibility results of the process of the invention compared to the known method of the state of technology with an AI-BSF.
  • FIG. 3 is a graph showing the internal quantum efficiency obtained on two photovoltaic cells formed from p-type monocrystalline silicon substrates, one of which has an AI-BSF, and the other cell is prepared according to the invention, to know that she has a B-BSF.
  • the cell having an AI-BSF was manufactured according to a conventional preparation method of this type of cell.
  • the abbreviation “Jcc” means the short-circuit photocurrent density and the abbreviation “Vco” means the open circuit voltage.
  • the abbreviation “FF” means the form factor and “Yield (%)” means the photovoltaic conversion efficiency.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Energy (AREA)

Abstract

La présente invention concerne un procédé de préparation sur une plaque de silicium de structure de type n+pp+ ou de type p+nn+ qui comprend les étapes successives suivantes : a) Sur une plaque de silicium (1 ) de type p ou de type n qui comprend une face avant (8) et une face arrière (9), on forme par PECVD sur la face arrière (9) une couche d'oxyde de silicium dopée au bore (BSG) (2), puis une couche barrière à la diffusion de SiOx (3). b) On d iffuse u n e sou rce de phosphore d e ma n ière à ce q ue l e phosphore et le bore co-diffusent et à former en outre : sur la face avant (8) de la plaque obtenue à l'issue de l'étape a) : u ne couche d 'oxyde de silicium dopée au phosphore (PSG) (4), une zone dopée n+ (5), et sur la face arrière de la plaque obtenue à l'issue de l'étape a) : une zone riche en bore (BRL) (6), ainsi qu'une zone dopée p+ (7). c) On retire les couches d'oxydes BSG (2), PSG (4) et de SiOx (3), on oxyde la BRL (6) et on retire la couche résultante de cette oxydation. L'invention concerne aussi une plaque de silicium de structure de type n+pp+ ou de type p+nn+ susceptible d'être obtenue par ce procédé de préparation, ainsi qu'une cellule photovoltaïque fabriquée à partir d'une telle plaque de silicium.

Description

Procédé de préparation d'une structure de type n+pp+ ou de type p+nn+ sur plaques de silicium
La prése n te i n ven t ion a tra it a u do m a i n e tech n i q u e d u photovoltaïque. Plus précisément, elle concerne un nouveau procédé de fabrication de cellules photovoltaïques sur des plaques de sil icium (aussi communément appelées « wafers »).
Dans l'industrie du photovoltaïque, les coûts de fabrication des plaques de silicium constituent une part importante des coûts d'élaboration des cellules solaires ou autrement dit des cellules photovoltaïques. Afin de diminuer ces coûts de fabrication, il est connu soit d'utiliser des matériaux de qualité moindre, ce qui ne constitue pas une solution satisfaisante, soit de rechercher à réduire l'épaisseur de ces plaques de silicium.
Dans l'optique de disposer de cellules photovoltaïques à hautes performances, cette orientation vers des épaisseurs de plaques de silicium de pl us en pl us fines doit néanmoins être concil iée avec la recherche des caractéristiques suivantes :
- des contacts arrières de qualité,
- une faible vitesse de recombinaison de la face arrière (ci-après dénommée « BSRV », car provenant de l'acronyme anglophone Back Surface Recombination Velocity). I l e st à n ote r q u e l'interface entre le silicium et un contact conducteur est une zone de grande recombinaison.
- une réflexion de la face arrière (ci-après dénommée « BSR », car provenant de l'acronyme anglophone Back Surface Réflectance) élevée.
La technique la plus couramment utilisée pour la formation de contacts arrières de qualité est la création d'un champ arrière en aluminium (ci- après dénommé « AI-BSF », car provenant de l'acronyme anglophone Back Surface Field of Aluminium) par sérigraphie. Néanmoins, cela procure une BSRV élevée (plus de 400 cm/s) et un BSR faible (60-70%). De plus, à cause des coefficients de dilatation différents des deux matériaux (Si et Al), cette technique peut occasionner une courbure des plaques de silicium qui est d'autant plus importante que lesdites plaques sont fines (à savoir d'une épaisseur inférieure à 180μηη).
De ce fait, on a alors envisagé comme alternative à ces AI-BSF, des champs arrière en bore (ci-après dénommé « B-BSF », car provenant de l'acronyme anglophone Back Surface Field of Boron). Cette alternative est une des plus prometteuses pour l'obtention de contacts arrières de qualité. En effet, l'obtention d'un B-BSF procure les avantages suivants par rapport à un AI- BSF :
- Le B-BSF peut être formé sans induire de contraintes au substrat en silicium, et ne crée donc pas de courbure de la plaque de silicium.
- Le B-BSF procure une zone p+ plus hautement concentrée du fait de sa limite de solubil ité dans le silicium plus grande, ce qui permet ainsi un plus faible taux de recombinaison (champ répulsif arrière plus important).
- Le B-BSF peut être réalisé en combinaison avec une passivation par diélectrique, et ainsi diminuer les recombinaisons en surface (BSRV) et augmenter la réflectivité (BSR).
Cependant, la diffusion du bore est considérée comme une des techniques les plus difficiles à mettre en œuvre dans les procédés de fabrication de cellules solaires. En effet, le coefficient de diffusion du bore est beau cou p pl u s fa i bl e q u e celui du phosphore. Par conséquent, des températures élevées de diffusion doivent être appliquées à la diffusion du bore. C'est pourquoi, lorsqu'on utilise du BBr3 comme source de bore, sa diffusion doit être mise en œuvre avant la diffusion de l'émetteur, pour éviter la redistribution des atomes de phosphore.
Des documents de l'état de l'art décrivent des procédés de diffusion de bore et de phosphore pour la formation d e B-BSF, et ainsi l'obtention de plaque de silicium comportant une structure de type n+pp+ ou de type p+nn+.
A cet égard, la publication intitulée « Comparison of the passivation quality of boron and aluminium BSF for wafers of varying thickness » de S. R I EG E L et a l . , 24th European Photovoltaic Solar Energy Conférence, Hambourg, Allemagne, 21 -25 Septembre 2009, décrit un procédé de fabrication de plaques de silicium mettant en œuvre la diffusion de BBr3 comme source de bore et dont les étapes relatives à la formation sur des plaques de silicium d'une structure de type n+pp+ sont au nombre de six et consistent à :
- Etape 1 : On diffuse du BBr3 sur une plaque de silicium de type p décapée sur les faces avant et arrière.
- Etape 2 : On retire sur les faces avant et arrière la couche d'oxyde de silicium dopée au bore ainsi formée à l'étape 1 , ci-après dénommée la BSG (provenant de l'acronyme anglophone « Boro-Silicate Glass »).
- Etape 3 : On effectue la protection de la face arrière en déposant un oxyde thermique de faible épaisseur surmonté d'un nitrure de silicium (SiNx) (déposé par PECVD - à savoir « Plasma Enhanced Chemical
Vapor Déposition » ce qui se traduit par « dépôt chimique en phase vapeur assistée par plasma »). Cette étape permet également la passivation de la face arrière.
- Etape 4 : Le bore diffusé sur la face avant est décapé dans de la soude chaude.
- Etape 5 : On effectue la diffusion de phosphore à partir d'une source liquide de POCI3 sur la face avant.
- Etape 6 : On retire la couche d'oxyde de silicium dopée au phosphore ainsi formée à l 'étape 5, ci-après dénommée la couche de PSG (provenant de l'acronyme anglophone « Phospho-Silicate Glass). Cette étape 6 n'est pas décrite explicitement dans cette publication, mais il est évident qu'elle doit être réalisée pour poursuivre la réalisation d'une cellule solaire.
Une publication intitulée « Record efficiencies of solar cells based o n n-type multicristalline silicon » d e J . L I BA L et al., 22nd European Photovoltaic Solar Energy Conférence, Milan, Italie, 2007, décrit un autre procédé de fabrication de plaques de silicium mettant aussi en œuvre du BBr3 comme source de bore. Le procédé de fabrication comprend les quatre étapes suivantes en ce qui concerne la formation sur des plaques de silicium d'une structure de type p+nn+ :
- Etape 1 : On diffuse du BBr3 comme source de bore selon la technique d u « back to back » , à savoir que deux plaques de sil icium sont positionnées dos à dos. Il se forme une zone riche en bore (ci-après dénommée « BRL » car provenant de l'acronyme anglophone « Boron Rich Layer »), - Etape 2 : Pour faciliter l'élimination de la BRL, une oxydation in situ est réalisée pour transformer la BRL en une couche d'oxyde de silicium dopée au bore (BSG). On retire la couche d'oxyde de silicium dopée au bore (BSG) et la BRL ainsi formées par trempage dans une solution d'acide fluorhydrique.
- Etape 3 : Les plaques de silicium sont retournées pour se retrouver « face à face » et on réalise la diffusion du POCI3,, il se forme couche d'oxyde de silicium dopée au phosphore (PSG) et en même temps un B- BSF.
- Etape 4 : On retire la couche d'oxyde de silicium dopée au phosphore (PSG) ainsi formée à l'étape 3.
Le procédé décrit dans cette 2ieme publication, mettant aussi en œuvre du BBr3 comme source de bore, permet de réduire le nombre d'étapes nécessaires à la réalisation d'une plaque de silicium présentant une structure de type p+nn+, comparé au procédé décrit dans la 1 iere publication, et ce grâce à l'emploi de la technique du « back to back ». Néanmoins, cette technique du « back to back » entraîne une diffusion sur les bords du côté protégé de la plaque de silicium.
Il est à noter que du fait de la symétrie du procédé décrit dans cette 2ieme publication, on pourrait également obtenir une structure n+pp+ comme dans la 1 iere publication.
Une autre publication intitulée « Silicon solar cells with boron back surface field formed by using boric acid » , D. KIM et al ., 22 nd European Photovoltaic Solar Energy Conférence, Milan, Ital ie, 2007, décrit un autre procédé de fabrication de jonctions sur plaques de silicium, dont les étapes concernant la réalisation de structures de type n+pp+ met en œuvre une autre technique de dépôt du bore, à savoir par spin-coating, dont les étapes sont les suivantes :
- Etape 1 : On dépose du bore par « spin-coating » (ou autrement dit étalement par tournette) d'acide borique.
- Etape 2 : On diffuse le bore.
- Etape 3 : On retire la couche d'oxyde de silicium dopée au bore (BSG) ainsi formée à l'étape 1 .
- Etape 4 : On d é pose d u phosphore par « spin coating » d'acide phosphorique.
- Etape 5 : On diffuse le phosphore. - Etape 6 : On retire la couche d'oxyde de silicium dopée au phosphore (PSG) ainsi formée à l'étape 5.
Ce procédé décrit dans cette publication présente l'inconvénient de ne pouvoir être réalisé sur plusieurs plaques de silicium à la fois. En effet, le dépôt du dopant par « spin coating » ne peut être réalisé que sur une plaque de silicium à la fois.
On con state a i ns i d es procéd és de fabrication de cel l u les photovoltaïques et en particul ier des étapes concernant la réalisation d'une structure de type n+pp+ par formation d'une B-BSF, qui ont été décrits ci-dessus qu'il est nécessaire de mettre en œuvre de nombreuses étapes, ce qui induit des coûts importants lors de la fabrication de ces cellules à base de silicium.
De plus, certains de ces procédés tels que celu i décrit dans la 3ième publication ne permettent pas la réalisation de la diffusion de bore sur plusieurs plaques de silicium en même temps.
Ainsi, on relève de l'état de la technique précité la complexité de la réalisation d'une structure de type n+pp+ mettant en œuvre une diffusion du bore pour la formation d'un B-BSF au cours du procédé de fabrication de cellules photovoltaïques de silicium.
La présente invention se propose de remédier à ces inconvénients en fournissant un procédé tout à fait original de préparation sur plaques de silicium d'une structure de type n+pp+ ou de type p+nn+ en fonction de la nature du substrat, dont la zone p+ est obtenue par diffusion du bore de manière à obtenir un B-BSF, et dont le nombre d'étapes est réduit par rapport à ceux connus de l'état de la technique. En effet, ce procédé se limite à trois étapes principales.
De plus, le procédé selon l'invention présente l'avantage d'avoir recou rs à des tech n iq ues classiq uement util isées dan s l e doma i ne d u photovoltaïque et qui sont simples de mise en œuvre telles que le PECVD.
Le procédé de préparation sur plaque de silicium d'une structure de type n+pp+ ou de type p+nn+ selon la présente invention se caractérise en ce qu'il comprend les étapes successives suivantes :
a) Sur une plaque de silicium de type p ou de type n qui comprend une face avant et une face arrière, on forme par PECVD sur la face arrière une couche d'oxyde de silicium dopée au bore (BSG), puis une couche barrière à la diffusion de SiOx. b) On diffuse une source de phosphore de manière à ce que le phosphore et le bore co-diffusent et à former en outre :
- sur la face avant de la plaque obtenue à l'issue de l'étape a) :
• une couche d'oxyde de sil iciu m dopée au phosphore (PSG),
• une zone dopée n+,
- et sur la face arrière de la plaque obtenue à l'issue de l'étape a) :
• une zone riche en bore (BRL), ainsi qu'
• une zone dopée p+.
c) On retire les couches d'oxydes BSG, PSG et de SiOx, on oxyde la BRL et on retire la couche résultante de cette oxydation.
La plaq ue de sil icium peut être coupée d'un l ingot de silicium monocristallin formé par la méthode de tirage Czochralski (plaque de silicium CZ) ou par la méthode de tirage à zone flottante (plaque de silicium FZ) ou encore d'un lingot de silicium multicristallin (plaque de silicium multicristallin) ou encore d'un ruban de silicium par exemple : plaque EFG coupée d'un ruban de silicium obtenu par la technique « Edge defined Film-fed Growth » , ou bien plaque RGS coupée d'un ruban de silicium obtenu par la technique « Ribbon Growth on Substrate ».
L'épaisseur de la plaque de silicium est avantageusement comprise entre 50 μιτι et 500 μιτι.
A l'étape a) du procédé selon l'invention, le dépôt de la couche de BSG et de la couche de SiOx sont réal isés successivement dans un même réacteur.
Ainsi , au cours de l 'étape a) du procédé de préparation selon l'invention, le dépôt par PECVD de la couche de BSG peut être réalisé à une température comprise entre 300 et 400°C. La puissance du plasma peut être comprise entre 500 et 1500W. On utilise comme précurseurs : du silane, du tri- méthyl-borate (connu sous la dénom ination TMB et de form u le ch imique B(OCH3)3) comme source de bore, et du protoxyde d'azote (N2O).
Avantageusement, le débit de silane est compris entre 30 et 60 sccm (ce q u i s i g n ifi e « standard cubic centimeters per minute » , so it cm3/minute dans les conditions standard de température et de pression suivantes : T = 0°C et P = 1 01 325 kPa). Le débit de TMB peut être compris entre 100 et 1000 sccm. Le débit de N2O peut être compris entre 500 et 2000 sccm. De manière avantageuse, la durée du dépôt est comprise entre 10 à 20 minutes.
En ce qu i concerne le dépôt de SiOx par PECVD, la température est préférentiellement comprise entre 300 et 400°C. La puissance peut être comprise entre 500 et 1500W. On utilise comme précurseurs du silane, dont le débit est avantageusement compris entre 20 et 50 sccm et du N2O, dont le débit est préférentiellement compris entre 400 et 1000 sccm.
Ainsi , à l ' issue de l 'étape a) d u procédé selon l ' invention , on dispose d'une plaque de silicium qui comprend :
- une plaque de silicium de type p ou n,
- une couche de BSG,
- une couche barrière à la diffusion de SiOx.
Avantageusement, l'étape b) du procédé selon l'invention est réalisée dans un four de diffusion thermique basse pression. Il peut s'agir d'un four de diffusion en quartz. Préférentiellement, on utilise un four de diffusion de type LYDO P® (so it u n fo u r trava i l l a n t à ba ss e p ress i o n dont l es caractéristiq u es tech n iq ues sont décrites d ans l a dema nde d e brevet international WO 02/093621 A), ce qui permet la diffusion des dopants dans la plaque de silicium.
Dans un autre mode de réal isation de l'invention, l'étape b) peut être réalisée dans un four à pression atmosphérique.
Ainsi, au cours de cette étape b) du procédé se forment les zones n+ et p+ de la plaque de silicium.
Avantageusement, l'étape b) du procédé selon l'invention comprend les étapes successives suivantes :
b1 ) on commence par faire d iffuser le bore dans la plaque de silicium à partir de la couche de BSG formée à l'issue de l'étape a), puis
b2) on diffuse une source de phosphore de manière à ce que le bore et le phosphore co-diffusent.
Plus précisément, dans ce mode de réalisation de l'étape b), on commence par faire diffuser le bore dans la plaque de sil icium à partir de la couche de BSG qui a été formée à l'étape a), ce qui permet la formation de la zone p+. Pour ce faire, la température du four peut être comprise entre 850 et 1050°C. Avantageusement, le débit de dioxygène est compris entre 500 et 2000 sccm . La diffusion du bore peut se dérouler pendant 15 minutes à 90 minutes selon la température. La pression est avantageusement maintenue entre 200 et 400 mbars. La diffusion du bore est initiée avant la diffusion du phosphore car elle nécessite un temps plus long pour former un BSF suffisant.
Ensuite, on introduit du POCI3 dans le four, la diffusion du phosphore est alors initiée, ce qui permet la formation de la zone n+. Le bore continue à diffuser, ce qui permet la poursuite de la formation de la zone p+. Ainsi, le bore et le phosphore co-diffusent. Pour ce faire, on réduit avantageusement le débit de dioxygène entre 300 et 1000 sccm. Le débit en POCI3 peut être fixé entre 300 et 800 sccm. Préférentiellement, cette co- diffusion a lieu pendant une durée comprise entre 10 et 60 minutes.
Ainsi, à l'issue de l'étape b) du procédé selon l'invention, on dispose d'une plaque de silicium qui comprend :
- une couche de PSG,
- une zone de type n+,
- une plaque de silicium de type p ou n,
- une zone de type p+,
- une BRL,
- une couche de BSG,
- une couche barrière à la diffusion de SiOx.
L'étape c) du procédé de préparation selon l'invention peut comprendre les étapes successives suivantes :
c1) On effectue une 1iere gravure chimique humide, par exemple dans une solution d'acide fluorhydrique concentrée entre 1 à 10% (à savoir diluée entre 1 à 10% dans de l'eau désionisée), de manière à retirer les couches de BSG et PSG.
c2) On oxyde la BRL, par exemple en faisant passer du dioxygène à un débit pouvant être compris entre 500 et 2000 sccm, à une température entre 700 et 1000°C,de manière à obtenir une fine couche de BSG formée à partir du bore présent dans la BRL et de l'oxygène présents dans l'atmosphère du four.
c3) On effectue une 2ieme gravure chimique humide, par exemple dans une solution d'acide fluorhydrique concentrée à 2%, de manière à retirer la couche d'oxyde BSG formée à l'issue de l'étape c2).
Il est à noter que l'oxydation thermique utilisée pour l'étape c2) peut être remplacée par une oxydation humide via une solution d'acide nitrique bouillonnant ou un mélange d'acide sulfurique et de permanganate de potassium à l'étape c). Néanmoins, cette technique est moins avantageuse du fait de problèmes environnementaux qui peuvent se poser de par l'utilisation de ces composés chimiques.
L'étape c) du procédé selon l'invention est avantageusement mise en œuvre dans un four d'oxydation, voire aussi dans le four de diffusion thermique utilisé à l'étape b) (tel qu'un four de type LYDOP ®).
A l'issue de l'étape c) du procédé selon la présente invention, on dispose d'une plaque de silicium qui comprend :
- une zone de type n+,
- une plaque de silicium de type p ou n,
- une zone de type p+.
De manière préférée, le procédé de préparation sur plaques de silicium d'une structure de type n+pp+ ou de type p+nn+ selon la présente invention se caractérise en ce qu'il consiste en les étapes successives a) à c) telles que décrites ci-dessus.
Un autre objet de la présente invention est une plaque de silicium de structure de type n+pp+ ou de type p+nn+ susceptible d'être obtenue par le procédé de préparation tel que décrit ci-dessus.
Un objet de l'invention est un procédé de fabrication de cellule photovoltaïque au cours duquel on prépare une plaque de silicium de structure de type n+pp ou de type p+nn+ selon le procédé de préparation tel que décrit ci- dessus.
U n autre objet de la présente invention est u n procédé de fabrication de cellules photovoltaïques caractérisé en ce qu'il comprend les étapes suivantes :
a) On prépare une plaque de silicium de structure de type n+pp+ ou de type p+nn+ selon le procédé de préparation tel que décrit ci- dessus.
b) On dépose une couche anti-reflet sur la face avant de la plaque de silicium obtenue à l'issue de l'étape a).
c) Eventuellement, on dépose une couche de passivation sur la face arrière.
d) On pose des contacts électriques sous forme de grille sur les faces avant et arrière de la plaque de silicium obtenue à l'issue de l'étape b), ou éventuellement à l'issue de l'étape c). L'étape b) est réalisée de manière avantageuse par PECVD en déposant du SixNy : H (à savoir du nitrure de silicium hydrogéné).
Eventuellement, l'étape b) pourrait être réalisée par UV-CVD (à savoir par dépôt chimique sous lumière ultra-violette).
La pose des contacts électriques de l'étape d) est réalisée par sérigraphie, suivie d'un recuit pour durcir la pâte métallique ainsi déposée au cours de ladite sérigraphie et assurer un bon contact. La sérigraphie des contacts par grille (particulièrement en face arrière) permet d'éviter la courbure des plaques de silicium, et ce comme dans le cas des cellules photovoltaïques comportant un AI-BSF.
Un autre objet de la présente invention est une cellule photovoltaïque susceptible d'être obtenue par le procédé de fabrication décrit ci-dessus.
L'invention sera mieux comprise à l'aide de la description détaillée q u i est exposée ci-dessous au regard du dessin annexé représentant notamment, à titre d'exemple non limitatif, une forme d'exécution du procédé de préparation sur plaques de silicium d'une structure de type n+pp+ selon l'invention.
La figure 1 représente schématiquement le déroulement des étapes a) à c) du procédé de préparation selon l'invention.
La figure 2 est un graphe représentant le profil de diffusion à 850°C pendant 60 minutes des dopants (à savoir le phosphore et le bore) en fonction de la profondeur dans la plaque de silicium.
La figure 3 est un graphe représentant le rendement quantique interne obtenu sur deux cellules photovoltaïques, dont l'une est fabriquée selon le procédé de fabrication de l'invention et la seconde avec un AI-BSF.
La figure 1 représente schématiquement le déroulement des étapes a) à c) du procédé de préparation d'une plaque de silicium de structure de type n+pp+ selon l'invention, à savoir la plaque de silicium obtenue à l'issue de chacune de ces étapes.
On dispose d'une plaque de silicium 1 de type p qui comprend une face avant 8 et une face arrière 9.
A l'étape a) du procédé de préparation selon l'invention, on forme par PECVD sur la face arrière 9 de cette plaque de silicium 1 de type p une couche d'oxyde de silicium dopée au bore (BSG) 2, puis une couche barrière à la diffusion de SiOx 3. On obtient à l'issue de l'étape a) tel que cela est représenté sur la figure 1 une plaque de silicium qui comprend :
- une plaque de silicium 1 de type p,
- une couche de BSG 2,
- une couche barrière à la diffusion de SiOx 3.
Puis, à l'étape b) de ce procédé, on commence par faire diffuser le bore. Puis, on diffuse une source de phosphore de manière à ce que le phosphore et le bore co-diffusent et à former sur la face avant 8 de la plaque de silicium obtenue à l'issue de l'étape a) une couche d'oxyde de silicium dopée au phosphore (PSG) 4, ainsi qu'une zone de type n+ 5, à savoir une zone riche (ou autrement dit fortement dopée) en phosphore, et sur la face arrière 9 une zone dopée p+ 7, et une zone riche en bore (BRL) 6.
On obtient ainsi à l'issue de l'étape b) tel que cela est représenté sur la figure 1 une plaque de silicium qui comprend :
- une couche de PSG 4,
- une zone de type n+ 5,
une plaque de silicium de type p 1 ,
- une zone de type p+ 7,
- une BRL 6,
- une couche BSG 2,
- une couche barrière à la diffusion de SiOx 3.
A l'étape c) dudit procédé selon l'invention, on retire les couches BSG 2, PSG 4 et de SiOx 3, on oxyde la BRL 6 et on retire la couche résultante de cette oxydation. On obtient alors à l'issue de l'étape c) tel que cela est représenté sur la figure 1 une plaque de silicium qui comprend :
- une zone de type n+ 5,
- une plaque de silicium de type p 1 , et
- une zone de type p+ 7 qui constitue le B-BSF de ladite plaque de silicium.
La figure 2 est un graphe représentant le profil de diffusion à 850°C pendant 60 minutes des dopants (phosphore et bore) d'une plaque de silicium telle que préparée selon le procédé de l'invention . Ainsi, la concentration (exprimée en nombre d'atomes de respectivement phosphore et de bore par cm3) est exprimée en fonction de leur profondeur (exprimée en μιτι) dans la plaq ue de sil iciu m . Les mesures ont été réal isées par S I MS (à savoir « Secondary Ion Mass Spectroscopy » ou spectrométrie de masse à ions secondaires).
La figure 3 et le tableau 1 présentent des résultats de faisabilité du procédé de l'invention par rapport au procédé connu de l'état de technique avec un AI-BSF.
La figure 3 est un graphe représentant le rendement quantique interne obtenu sur deux cellules photovoltaïques formées à partir de substrats de silicium monocristallin de type p, dont l'une possède un AI-BSF, et l'autre cellule est préparée selon l'invention, à savoir qu'elle possède un B-BSF. La cellule possédant un AI-BSF a été fabriquée selon un procédé de préparation classique de ce type de cellule.
Dans le tableau 1 ci-après sont détaillées les grandeurs photovoltaïques obtenues pour ces deux cellules.
Figure imgf000014_0001
Tableau 1 : Grandeurs photovoltaïques obtenues sur les deux cellules photovoltaïques
Dans le tableau 1 ci-dessus, l'abréviation « Jcc » signifie la densité de photocourant de court-circuit et l'abréviation « Vco » signifie la tension de circuit ouvert. L'abréviation « FF » signifie le facteur de forme et «Rendement (%) » signifie le rendement de conversion photovoltaïque.

Claims

REVENDICATIONS
Procédé de préparation sur plaque de silicium d'une structure de type n+pp+ ou de type p+nn+ caractérisé en ce que ledit procédé comprend les étapes successives suivantes :
a) Sur une plaque de silicium (1 ) de type p ou de type n qui comprend une face avant (8) et une face arrière (9), on forme par PECVD sur la face arrière (9) une couche d'oxyde de silicium dopée au bore (BSG) (2), puis une couche barrière à la diffusion de SiOx (3).
b) On d iffuse une sou rce de phosphore de man ière à ce que le phosphore et le bore co-diffusent et à former en outre :
- sur la face avant (8) de la plaque obtenue à l'issue de l'étape a) :
• une couche d'oxyde de sil icium dopée au phosphore (PSG) (4),
• une zone dopée n+ (5),
- et sur la face arrière (9) de la plaque obtenue à l'issue de l'étape a) :
• une zone riche en bore (BRL) (6), ainsi qu'
• une zone dopée p+ (7).
c) On retire les couches d'oxydes BSG
(2), PSG (4) et de SiOx
(3), on oxyde la BRL (6) et on retire la couche résultante de cette oxydation.
Procédé de préparation selon la revendication 1 caractérisé en ce que lors de la formation de la couche de BSG (2) le précurseur utilisé comme source de bore est le tri-méthyl-borate.
Procédé de préparation selon la revendication 1 ou 2 caractérisé en ce q ue la formation de l a couche de BSG (2) est réal isée à une température comprise entre 300 et 400°C et à une puissance comprise entre 500 et 1500W.
4. Procédé de préparation selon l'une quelconque des revendications 1 à 3 caractérisé en ce que le dépôt de SiOx (3) par PECVD est réalisé à une température comprise entre 300 et 400°C et à une puissance comprise entre 500 et 1500W. Procédé de préparation selon l'une quelconque des revendications 1 à 4 caractérisé en ce que l'étape b) est réalisée dans un four de diffusion thermique basse pression ou à pression atmosphérique.
Procédé de préparation selon l'une quelconque des revendications 1 à 5 caractérisé en ce que l'étape b) comprend les étapes successives suivantes :
b1 ) on commence par faire diffuser le bore dans la plaque de silicium (1 ) à partir de la couche de BSG (2) formée à l'issue de l'étape a), puis b2) on diffuse une source de phosphore de manière à ce que le bore et le phosphore co-diffusent.
Procédé de préparation selon l'une quelconque des revendications 1 à 6 caractérisé en ce que l'étape c) comprend les étapes successives suivantes :
c1 ) On effectue une 1 iere gravure chimique de manière à retirer les couches de BSG (2) et PSG (4).
c2) On oxyde la BRL (6).
c3) On effectue une 2ieme gravure chimique de manière à retirer la couche d'oxyde formée à l'issue de l'étape c2).
Plaque de silicium de structure de type n+pp+ ou de type p+nn+ susceptible d'être obtenue par le procédé de préparation selon l'une quelconque des revendications 1 à 7.
Procédé de fabrication de cellules photovoltaïques caractérisé en ce qu'il comprend les étapes suivantes :
a) On prépare une plaque de silicium de structure de type n+pp+ ou de type p+nn+ selon le procédé de préparation selon l'une quelconque des revendications 1 à 7.
b) On dépose une couche anti-reflet sur la face avant de la plaque de silicium obtenue à l'issue de l'étape a).
c) Eventuellement, on dépose une couche de passivation sur la face arrière. d) On pose des contacts électriques sous forme de grille sur les faces avant et arrière de la plaque de silicium obtenue à l'issue de l'étape b), ou éventuellement à l'issue de l'étape c). 10. Cellule photovoltaïque susceptible d'être obtenue par le procédé de fabrication selon la revendication 9.
PCT/FR2011/050948 2010-04-26 2011-04-26 Procédé de préparation d'une structure de type n+pp+ ou de type p+nn+ sur plaques de silicium Ceased WO2011135249A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE112011101439T DE112011101439T5 (de) 2010-04-26 2011-04-26 Verfahren zur Herstellung einer Struktur vom n+pp+-Typ oder p+nn+-Typ auf Siliciumwafern
US13/643,641 US9082924B2 (en) 2010-04-26 2011-04-26 Method for preparing an N+PP+ or P+NN+ structure on silicon wafers
CN201180021231.5A CN102971867B (zh) 2010-04-26 2011-04-26 在硅晶片上制备n+pp+型或p+nn+型结构的方法
KR1020127030885A KR101777277B1 (ko) 2010-04-26 2011-04-26 실리콘 웨이퍼들 상에 ｎ+ｐｐ+ 또는 ｐ+ｎｎ+ 구조를 준비하는 방법
JP2013506715A JP5940519B2 (ja) 2010-04-26 2011-04-26 シリコンウェハ上にｎ＋ｐｐ＋型又はｐ＋ｎｎ＋型の構造を作製する方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1053154A FR2959351B1 (fr) 2010-04-26 2010-04-26 Procede de preparation d’une structure de type n+pp+ ou de type p+nn+ sur plaques de silicium
FR10/53154 2010-04-26

Publications (1)

Publication Number Publication Date
WO2011135249A1 true WO2011135249A1 (fr) 2011-11-03

Family

ID=43759723

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2011/050948 Ceased WO2011135249A1 (fr) 2010-04-26 2011-04-26 Procédé de préparation d'une structure de type n+pp+ ou de type p+nn+ sur plaques de silicium

Country Status (7)

Country Link
US (1) US9082924B2 (fr)
JP (1) JP5940519B2 (fr)
KR (1) KR101777277B1 (fr)
CN (1) CN102971867B (fr)
DE (1) DE112011101439T5 (fr)
FR (1) FR2959351B1 (fr)
WO (1) WO2011135249A1 (fr)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178152A (zh) * 2011-12-22 2013-06-26 茂迪股份有限公司 结晶硅太阳能电池的制造方法
KR101371801B1 (ko) 2013-01-11 2014-03-10 현대중공업 주식회사 양면수광형 태양전지의 제조방법
JP2014045036A (ja) * 2012-08-24 2014-03-13 Amaya Corp 半導体装置の製造方法
NL2010116C2 (en) * 2013-01-11 2014-07-15 Stichting Energie Method of providing a boron doped region in a substrate and a solar cell using such a substrate.
US10825945B2 (en) 2014-07-01 2020-11-03 Universität Konstanz Method of producing differently doped zones in a silicon substrate, in particular for a solar cell

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150007394A (ko) * 2013-07-10 2015-01-21 현대중공업 주식회사 양면수광형 태양전지의 제조방법
JP6144778B2 (ja) * 2013-12-13 2017-06-07 信越化学工業株式会社 太陽電池の製造方法
WO2015186288A1 (fr) * 2014-06-02 2015-12-10 株式会社Sumco Tranche de silicium et son procédé de fabrication
CN104538485A (zh) * 2014-11-06 2015-04-22 浙江正泰太阳能科技有限公司 一种双面电池的制备方法
CN105261670B (zh) * 2015-08-31 2017-06-16 湖南红太阳光电科技有限公司 晶体硅电池的低压扩散工艺
JP6509376B2 (ja) * 2015-12-21 2019-05-08 三菱電機株式会社 太陽電池の製造方法
CN105702809A (zh) * 2016-04-07 2016-06-22 南昌大学 一种低温气相沉积固态扩散源制备用于太阳电池的掺杂硅的方法
CN108110088B (zh) * 2017-12-21 2020-11-10 苏州阿特斯阳光电力科技有限公司 太阳能电池的低压扩散工艺及利用其制备得到的太阳能电池
CN109301031B (zh) * 2018-09-12 2021-08-31 江苏林洋光伏科技有限公司 N型双面电池的制作方法
CN111384210B (zh) * 2019-12-27 2021-10-22 横店集团东磁股份有限公司 一种perc叠加se的高开压扩散高方阻工艺
CN111755563B (zh) * 2020-05-26 2022-03-18 晶澳（扬州）太阳能科技有限公司 一种p型单晶硅硼背场双面电池及其制备方法
CN111916347B (zh) * 2020-08-13 2023-03-21 中国电子科技集团公司第四十四研究所 一种用于soi片的磷扩散掺杂方法
CN112071950A (zh) * 2020-08-27 2020-12-11 江苏杰太光电技术有限公司 一种用pecvd设备制备钝化接触电池的方法
CN113363334A (zh) * 2021-06-01 2021-09-07 常州时创能源股份有限公司 一种硼掺杂选择性发射极的制备方法
CN113629172B (zh) * 2021-09-14 2023-03-14 常州时创能源股份有限公司 一种太阳能电池的硼扩散方法及其制造方法
CN115020539A (zh) * 2022-05-27 2022-09-06 天津爱旭太阳能科技有限公司 一种perc电池背面结构、制备工艺及perc电池
CN116314465A (zh) * 2023-03-23 2023-06-23 浙江求是半导体设备有限公司 一种发射极及其制备方法和应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5363993A (en) * 1976-11-19 1978-06-07 Matsushita Electric Ind Co Ltd Production of semiconductor device
US4152824A (en) * 1977-12-30 1979-05-08 Mobil Tyco Solar Energy Corporation Manufacture of solar cells
GB2077996A (en) * 1980-06-16 1981-12-23 Philips Nv Method of manufacturing solar cells
JP2000277503A (ja) * 1999-01-19 2000-10-06 Asahi Denka Kogyo Kk ホウ素ドープシリカ膜の形成方法及び電子部品の製造方法
WO2002093621A1 (fr) 2001-05-14 2002-11-21 Semco Engineering Sa Procede et dispositif de dopage, diffusion et oxydation de plaquettes de silicium a pression reduite

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258077A (en) * 1991-09-13 1993-11-02 Solec International, Inc. High efficiency silicon solar cells and method of fabrication
JP3722326B2 (ja) * 1996-12-20 2005-11-30 三菱電機株式会社 太陽電池の製造方法
JP2008124381A (ja) * 2006-11-15 2008-05-29 Sharp Corp 太陽電池
JP5277485B2 (ja) * 2007-12-13 2013-08-28 シャープ株式会社 太陽電池の製造方法
US8198115B2 (en) * 2008-04-25 2012-06-12 Ulvac, Inc. Solar cell, and method and apparatus for manufacturing the same
CN102132422A (zh) * 2008-08-27 2011-07-20 应用材料股份有限公司 利用印刷介电阻障的背接触太阳能电池
DE102010029741B4 (de) * 2010-06-07 2013-02-28 Solarworld Innovations Gmbh Verfahren zum Herstellen von Silizium-Wafern, Silizium Wafer und Verwendung eines Silizium-Wafer als Silizium-Solarzelle

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5363993A (en) * 1976-11-19 1978-06-07 Matsushita Electric Ind Co Ltd Production of semiconductor device
US4152824A (en) * 1977-12-30 1979-05-08 Mobil Tyco Solar Energy Corporation Manufacture of solar cells
GB2077996A (en) * 1980-06-16 1981-12-23 Philips Nv Method of manufacturing solar cells
JP2000277503A (ja) * 1999-01-19 2000-10-06 Asahi Denka Kogyo Kk ホウ素ドープシリカ膜の形成方法及び電子部品の製造方法
WO2002093621A1 (fr) 2001-05-14 2002-11-21 Semco Engineering Sa Procede et dispositif de dopage, diffusion et oxydation de plaquettes de silicium a pression reduite

Non-Patent Citations (8)

* Cited by examiner, † Cited by third party
Title
D. KIM ET AL., 22 ND EUROPEAN PHOTOVOLTAIC SOLAR ENERGY CONFERENCE, 2007
DAS A ET AL: "20% efficient screen printed boron BSF cells using spin-on dielectric passivation", PHOTOVOLTAIC SPECIALISTS CONFERENCE (PVSC), 2009 34TH IEEE, IEEE, PISCATAWAY, NJ, USA, 7 June 2009 (2009-06-07), pages 477 - 481, XP031626839, ISBN: 978-1-4244-2949-3 *
J. LIBAL ET AL.: "Record efficiencies of solar cells based on n-type multicristalline silicon", 22ND EUROPEAN PHOTOVOLTAIC SOLAR ENERGY CONFERENCE, MILAN, ITALIE, 2007
KRANZL A ET AL: "Bifacial Solar Cells on Multi-Crystalline Silicon with Boron BSF and Open Rear Contact", PHOTOVOLTAIC ENERGY CONVERSION, CONFERENCE RECORD OF THE 2006 IEEE 4TH WORLD CONFERENCE ON, IEEE, PI, 1 May 2006 (2006-05-01), pages 968 - 971, XP031007467, ISBN: 978-1-4244-0016-4 *
MICHAEL ANDREAS KESSLER ET AL: "Characterisation and implications of the boron rich layer resulting from open-tube liquid source BBR3 boron diffusion processes", PHOTOVOLTAIC SPECIALISTS CONFERENCE (PVSC), 2009 34TH IEEE, IEEE, PISCATAWAY, NJ, USA, 7 June 2009 (2009-06-07), pages 1556 - 1561, XP031626646, ISBN: 978-1-4244-2949-3 *
MOUSSI A ET AL: "BIFACIAL SILICON SOLAR CELLS FABRICATION BY SIMULTANEOUS DIFFUSION OF BORON AND PHOSPHOROUS", PROCEEDINGS OF THE INTERNATIONAL PHOTOVOLTAIC ENERGY CONFERENCE. FLORENCE, MAY 9 - 13, 1988; [PROCEEDINGS OF THE INTERNATIONAL PHOTOVOLTAIC ENERGY CONFERENCE], DORDRECHT, KLUWER, NL, vol. VOL. 2, no. 1988, 9 May 1988 (1988-05-09), pages 1378 - 1381, XP000044528 *
RIEGEL ET AL., 24TH EUROPEAN PHOTOVOLTAIC SOLAR ENERGY CONFERENCE, 21 September 2009 (2009-09-21)
THOMAS KRYGOWSKI ET AL: "A Simultaneously Diffused, Textured, In Situ Oxide AR-Coated Solar Cell Process (STAR Process) for High-Efficiency Silicon Solar Cells", IEEE TRANSACTIONS ON ELECTRON DEVICES, IEEE SERVICE CENTER, PISACATAWAY, NJ, US, vol. 45, no. 1, 1 January 1998 (1998-01-01), pages 194 - 199, XP011016393, ISSN: 0018-9383 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178152A (zh) * 2011-12-22 2013-06-26 茂迪股份有限公司 结晶硅太阳能电池的制造方法
CN103178152B (zh) * 2011-12-22 2015-09-16 茂迪股份有限公司 结晶硅太阳能电池的制造方法
JP2014045036A (ja) * 2012-08-24 2014-03-13 Amaya Corp 半導体装置の製造方法
KR101371801B1 (ko) 2013-01-11 2014-03-10 현대중공업 주식회사 양면수광형 태양전지의 제조방법
NL2010116C2 (en) * 2013-01-11 2014-07-15 Stichting Energie Method of providing a boron doped region in a substrate and a solar cell using such a substrate.
WO2014109639A1 (fr) * 2013-01-11 2014-07-17 Stichting Energieonderzoek Centrum Nederland Procédé permettant de fournir une région dopée au bore dans un substrat et une cellule solaire utilisant ledit substrat
US10580922B2 (en) 2013-01-11 2020-03-03 Nederlandse Organisatie Voor Toegepast-Natuurwetenschappelijk Onderzoek Tno Method of providing a boron doped region in a substrate and a solar cell using such a substrate
US10825945B2 (en) 2014-07-01 2020-11-03 Universität Konstanz Method of producing differently doped zones in a silicon substrate, in particular for a solar cell

Also Published As

Publication number Publication date
DE112011101439T5 (de) 2013-04-11
KR101777277B1 (ko) 2017-09-11
FR2959351B1 (fr) 2013-11-08
FR2959351A1 (fr) 2011-10-28
JP5940519B2 (ja) 2016-06-29
US20130112260A1 (en) 2013-05-09
US9082924B2 (en) 2015-07-14
KR20130129818A (ko) 2013-11-29
JP2013526049A (ja) 2013-06-20
CN102971867B (zh) 2015-11-25
CN102971867A (zh) 2013-03-13

Similar Documents

Publication Publication Date Title
WO2011135249A1 (fr) Procédé de préparation d'une structure de type n+pp+ ou de type p+nn+ sur plaques de silicium
US7128975B2 (en) Multicrystalline silicon substrate and process for roughening surface thereof
CN102598311B (zh) 太阳能电池及制造所述太阳能电池的方法
JP5414298B2 (ja) 太陽電池の製造方法
FR2906405A1 (fr) Procede de realisation de regions dopees dans un substrat et de cellule photovoltaique
AU2006243111A1 (en) Solar cell manufacturing method and solar cell
WO2007043881A1 (fr) Procede de fabrication de cellules solaires au silicium polycristallin de type n
JP5991945B2 (ja) 太陽電池および太陽電池モジュール
US9685581B2 (en) Manufacturing method of solar cell
Singh et al. Fabrication of c-Si solar cells using boric acid as a spin-on dopant for back surface field
US20180366594A1 (en) Solar cell element
TWI401810B (zh) 太陽能電池
EP3331031B1 (fr) Procede de fabrication d'une cellule photovoltaique et cellule photovoltaique
JP6144778B2 (ja) 太陽電池の製造方法
JP2002222973A (ja) 光電変換素子およびその製造方法
JP6426486B2 (ja) 太陽電池素子の製造方法
KR20100137271A (ko) 태양전지의 후면전극 형성방법
WO2012169277A1 (fr) Procédé de formation d'une structure de texture et procédé de fabrication de cellule solaire
JP3346907B2 (ja) 太陽電池及びその製造方法
FR3072827B1 (fr) Procede de fabrication d’une cellule photovoltaique
CN117941079A (zh) 生产太阳能电池的方法
FR3130070A1 (fr) Procédé de fabrication d’une cellule photovoltaïque
Gordon et al. Processing and characterization of efficient thin-film polycrystalline silicon solar cells

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180021231.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11723508

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013506715

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112011101439

Country of ref document: DE

Ref document number: 1120111014392

Country of ref document: DE

ENP Entry into the national phase

Ref document number: 20127030885

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13643641

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 11723508

Country of ref document: EP

Kind code of ref document: A1