[go: up one dir, main page]

WO2011086795A1 - コンデンサ素子及びコンデンサ内蔵基板 - Google Patents

コンデンサ素子及びコンデンサ内蔵基板 Download PDF

Info

Publication number
WO2011086795A1
WO2011086795A1 PCT/JP2010/071974 JP2010071974W WO2011086795A1 WO 2011086795 A1 WO2011086795 A1 WO 2011086795A1 JP 2010071974 W JP2010071974 W JP 2010071974W WO 2011086795 A1 WO2011086795 A1 WO 2011086795A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode layer
capacitor
capacitor element
substrate
built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2010/071974
Other languages
English (en)
French (fr)
Inventor
真吾 前田
一也 二木
江崎　賢一
田中　直樹
野口　仁志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of WO2011086795A1 publication Critical patent/WO2011086795A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors (thin- or thick-film circuits; capacitors without a potential-jump or surface barrier specially adapted for integrated circuits, details thereof, multistep manufacturing processes therefor)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/236—Terminals leading through the housing, i.e. lead-through
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties

Definitions

  • the present invention relates to a capacitor element and a capacitor built-in substrate in which the capacitor element is built in an insulating substrate.
  • capacitors are provided at a plurality of locations in a surface region (305) (upper surface in FIG. 20; hereinafter referred to as “upper surface”) on which a semiconductor element such as a CPU is mounted.
  • a ground terminal (306) and a power supply terminal (307) to which both electrode layers (301) and (302) of the element (300) are to be electrically connected are formed.
  • the capacitor element (300) is embedded in the insulating substrate (304) so that the surfaces of the electrode layers (301) and (302) are substantially parallel to the upper surface (305) of the insulating substrate (304).
  • the first electrode layer (301) of the element (300) and each ground terminal (306) are electrically connected to each other through conductive vias (308) and (309) formed in the insulating substrate (304).
  • the second electrode layer (302) of the capacitor element (300) and each power supply terminal (307) are electrically connected to each other through a conductive via (310) formed in the insulating substrate (304).
  • the first electrode layer (301) and the second electrode layer (302) of the capacitor element (300) have the same shape. For this reason, among the electrode layers (301) and (302), the electrical connection between the second electrode layer (302) close to the upper surface (305) of the insulating substrate (304) and each power supply terminal (307) While only one conductive via (310) needs to be formed, the electrical connection between the first electrode layer (301) far from the upper surface (305) of the insulating substrate (304) and each ground terminal (306). It was necessary to form two conductive vias (308) and (309).
  • one conductive via (308) is electrically connected to the lower surface (312) of the first electrode layer (301) and the other conductive via (308).
  • the via (309) is electrically connected to the ground terminal (306) on the insulating substrate (304), and both conductive vias (308) and (309) extend to the lower surface (311) of the insulating substrate (304). Thus, they are electrically connected to each other by connection terminals (313) formed on the lower surface (311).
  • the capacitor built-in substrate an electrical path is formed between the ground terminal (306) and the power supply terminal (307) via the capacitor element (300).
  • the first electrode layer (301) and the ground terminal (306) of the capacitor element (300) are connected to the two conductive vias (308) and (309) and the connection terminal (313). ) And had to be electrically connected.
  • the conventional circuit board with a built-in capacitor has a long electrical path, and as a result, the inductance generated in the circuit board with a built-in capacitor is large.
  • an object of the present invention is to provide a capacitor element capable of reducing the inductance generated in the capacitor built-in substrate and a capacitor built-in substrate including the capacitor element.
  • a capacitor element according to the present invention is a capacitor element in which a dielectric layer is interposed between a first electrode layer and a second electrode layer, and the first electrode layer is a part of a surface on the second electrode layer side. Is covered with the second electrode layer, and the first electrode layer is formed of a metal foil, while the second electrode layer is formed of a metal thin film or a metal foil.
  • a substrate with a built-in capacitor in which the capacitor element is built in the insulating substrate has been manufactured.
  • a conductive via electrically connected to a surface of the second electrode layer opposite to the first electrode layer is formed on the insulating substrate, and the conductive via is formed on the surface of the insulating substrate.
  • it extends toward the surface region on the second electrode layer side of the capacitor element, and the tip end portion of the conductive via extending from the second electrode layer is exposed in the surface region.
  • a region not covered with the second electrode layer is formed on the surface of the first electrode layer on the second electrode layer side. Therefore, in the capacitor built-in substrate, a conductive via electrically connected to the region is formed, and the conductive via is not in electrical contact with the second electrode layer. Extending toward the surface region on the second electrode layer side (that is, the same region as the surface region where the tip of the conductive via extending from the second electrode layer is exposed) The leading end of the extended conductive via can be exposed.
  • the capacitor built-in substrate an electrical path is formed between the tips of both conductive vias exposed on the surface of the insulating substrate via the capacitor element.
  • the capacitor-embedded substrate manufactured as described above using the capacitor element according to the present invention has a conventional capacitor-embedded substrate, specifically, a conductive via to be electrically connected to the first electrode layer.
  • the electrical path is shorter than the capacitor built-in substrate routed to the surface region on the first electrode layer side of the capacitor element, and as a result, the inductance generated in the capacitor built-in substrate is reduced.
  • the first electrode layer is provided with a second electrode layer through the dielectric layer at a plurality of locations on the surface on the second electrode layer side, and provided at the plurality of locations.
  • the second electrode layers thus formed are separated from each other.
  • a capacitor built-in substrate includes a capacitor element having a dielectric layer interposed between a first electrode layer and a second electrode layer, and an insulating substrate, and the capacitor element is embedded in the insulating substrate.
  • a capacitor element is built in the insulating substrate.
  • the first electrode layer of the capacitor element has a part of the surface on the second electrode layer side covered with the second electrode layer, and the first electrode layer is formed of a metal foil.
  • the electrode layer is formed of a metal thin film or a metal foil.
  • the insulating substrate includes a first conductive via electrically connected to a region of the surface of the first electrode layer on the second electrode layer side that is not covered by the second electrode layer, and the second electrode A second conductive via electrically connected to a surface of the layer opposite to the first electrode layer is formed, and both conductive vias are on the second electrode layer side of the capacitor element in the surface of the insulating substrate. The front end portions of both conductive vias are exposed in the surface region.
  • an electrical path is formed between the tips of both conductive vias exposed on the surface of the insulating substrate via the capacitor element.
  • a region not covered with the second electrode layer is formed on the surface of the first electrode layer on the second electrode layer side, and the first conductive via is electrically connected to the region. Connected. Therefore, the first conductive via is extended toward the surface region on the second electrode layer side of the capacitor element in the surface of the insulating substrate without making electrical contact with the second electrode layer, and the first conductive via is formed on the surface region. The tip of one conductive via can be exposed.
  • a conventional capacitor-embedded substrate specifically, a conductive via to be electrically connected to the first electrode layer is routed to the surface region of the capacitor element on the first electrode layer side of the surface of the insulating substrate.
  • the capacitor built-in substrate according to the present invention has a shorter electrical path, and as a result, the inductance generated in the capacitor built-in substrate is reduced.
  • the insulating substrate further includes a third conductive via electrically connected to a surface of the first electrode layer opposite to the second electrode layer, The third conductive via extends toward a surface region on the first electrode layer side of the capacitor element in the surface of the insulating substrate, and a tip portion of the third conductive via is exposed in the surface region.
  • the insulating substrate is provided at a plurality of locations on the second electrode layer side surface of the first electrode layer on a region not covered by the second electrode layer.
  • the first conductive via is formed, and the second conductive via is formed at a plurality of locations on the surface of the second electrode layer opposite to the first electrode layer.
  • the number of first conductive vias can be increased, and as a result, there are many first conductive vias having the smallest distance from the second conductive via. . Therefore, the inductance generated in the capacitor built-in substrate can be further reduced.
  • the first electrode layer of the capacitor element is provided with a second electrode layer through the dielectric layer at a plurality of locations on the surface on the second electrode layer side.
  • the second electrode layers provided at the plurality of locations are separated from each other.
  • the inductance generated in the capacitor built-in substrate can be reduced.
  • FIG. 1 is a sectional view showing a capacitor built-in substrate according to an embodiment of the present invention.
  • FIG. 2 is a plan view of the capacitor element built in the capacitor built-in substrate as viewed from the second electrode layer side.
  • FIG. 3 is a diagram showing impedance characteristics of the capacitor built-in substrate.
  • FIG. 4 is a perspective view for explaining a dielectric layer forming step of the method of manufacturing the capacitor element.
  • FIG. 5 is a perspective view for explaining an annealing process of the manufacturing method.
  • FIG. 6 is a perspective view for explaining a resist forming step of the manufacturing method.
  • FIG. 7 is a perspective view for explaining a plating step of the manufacturing method.
  • FIG. 8 is a plan view for explaining the state of the second sheet for element formation after execution of the plating step.
  • FIG. 9 is a plan view for explaining a resist stripping step of the manufacturing method.
  • FIG. 10 is a plan view for explaining a cutting step of the manufacturing method.
  • FIG. 11 is a perspective view for explaining a sticking step among the capacitor element mounting methods executed in the element mounting step of the method for manufacturing a capacitor built-in substrate.
  • FIG. 12 is a perspective view for explaining the first stage of the peeling process of the mounting method.
  • FIG. 13 is a perspective view for explaining the middle stage of the peeling process of the mounting method.
  • FIG. 14 is a perspective view for explaining the latter stage of the peeling process of the mounting method.
  • FIG. 15 is a perspective view for explaining a lamination process of the method for manufacturing a capacitor built-in substrate.
  • FIG. 16 is a plan view of the capacitor-embedded substrate according to the first modification of the present invention when the capacitor element built in the capacitor-embedded substrate is viewed from the second electrode layer side.
  • FIG. 17: is the top view which looked at the capacitor
  • FIG. 18 is a cross-sectional view showing a capacitor built-in substrate according to a third modification of the present invention.
  • FIG. 19 is a cross-sectional view showing a capacitor built-in substrate according to a fourth modification of the present invention.
  • FIG. 20 is a cross-sectional view showing a conventional capacitor built-in substrate.
  • FIG. 21 is a cross-sectional view showing a conventional capacitor mounting board.
  • FIG. 1 is a cross-sectional view showing a capacitor built-in substrate according to an embodiment of the present invention.
  • the capacitor-embedded substrate of this embodiment includes a capacitor element (1) having a dielectric layer (13) interposed between a first electrode layer (11) and a second electrode layer (12).
  • the capacitor element (1) is built in the insulating substrate (2) by embedding the capacitor element (1) in the insulating substrate (2).
  • the capacitor element (1) is embedded in the insulating substrate (2) in such a posture that the surfaces of the electrode layers (11), (12) are substantially parallel to the surface of the insulating substrate (2).
  • the insulating substrate (2) is formed from a material having flame retardancy, for example, a material of FR-4 (Flame Retardant Type 4).
  • FR-4 Flame Retardant Type 4
  • the material of FR-4 is a flame retardant material made of, for example, a composite material of glass fiber and epoxy resin.
  • the first electrode layer (11) of the capacitor element (1) is formed of a metal foil.
  • the metal foil is formed of a metal material that can form a foil and can be an electrode layer, such as copper (Cu), nickel (Ni), aluminum (Al), platinum (Pt), or the like.
  • the metal foil can be handled by itself, for example, can hold itself.
  • the thickness dimension of the metal foil is preferably 1 ⁇ m or more.
  • copper (Cu) is used as the metal material of the metal foil forming the first electrode layer (11).
  • the second electrode layer (12) of the capacitor element (1) is formed of a metal thin film.
  • the metal thin film is a metal film formed thinly on the surface of the base material such as the dielectric layer (13), and a thin film such as copper (Cu) can be formed and can be an electrode layer. It is formed from a metal material. Therefore, the metal thin film is difficult to handle by itself, and is handled integrally with the base material.
  • the thickness dimension of the metal thin film is preferably 20 ⁇ m or less.
  • copper (Cu) is used as the metal material of the metal thin film that forms the second electrode layer (12).
  • FIG. 2 is a plan view of the capacitor element (1) as seen from the second electrode layer (12) side.
  • the first electrode layer (11) of the capacitor element (1) has a surface (111) on the second electrode layer (12) side (upper surface in FIG. 1; hereinafter referred to as “upper surface”). Is covered with the second electrode layer (12).
  • the first electrode layer (11) has a substantially square shape
  • the second electrode layer (12) has a substantially square shape having a smaller area than the first electrode layer (11).
  • the second electrode layer (12) covers the central region of the upper surface (111) of the first electrode layer (11).
  • the dielectric layer (13) is a region (112) covered by the second electrode layer (12) in the upper surface (111) of the first electrode layer (11). ) And is not formed on the region (113) not covered by the second electrode layer (12).
  • the insulating substrate (2) is electrically connected to a region (113) of the upper surface (111) of the first electrode layer (11) that is not covered by the second electrode layer (12).
  • the connected first conductive via (31) and the surface (121) of the second electrode layer (12) on the opposite side of the first electrode layer (11) (upper surface in FIG. 1; hereinafter referred to as “upper surface”) ) are electrically connected to the second conductive via (32).
  • the conductive vias 31 and 32 are formed on the surface region 21 on the second electrode layer 12 side of the capacitor element 1 on the surface of the insulating substrate 2 (the upper surface in FIG. 1).
  • both conductive vias (31) and (32) are exposed in the surface region (21).
  • a conductive material such as copper (Cu) is used to form both conductive vias (31) and (32).
  • the first electrode layer is formed at 12 locations on the upper surface (111) of the first electrode layer (11) on the region (113) not covered by the second electrode layer (12).
  • Conductive vias (31) are formed, and second conductive vias (32) are formed at four locations on the upper surface (121) of the second electrode layer (12).
  • These first conductive vias (31) (31) and second conductive vias (32) to (32) are arranged in a 4 ⁇ 4 matrix on the paper surface of FIG.
  • a ground terminal (41) and a power supply terminal (42) are formed on the upper surface (21) of the insulating substrate (2).
  • the tip of each first conductive via (31) exposed on the upper surface (21) of the insulating substrate (2) is electrically connected to the ground terminal (41), and the power terminal (42)
  • the tip of each second conductive via (32) exposed on the upper surface (21) of the insulating substrate (2) is electrically connected. Therefore, an electrical path is formed between the ground terminal (41) and the power supply terminal (42) via the capacitor element (1).
  • each second conductive via (32) may be connected to the ground terminal (41), and the tip of each first conductive via (31) may be connected to the power supply terminal (42).
  • each first conductive via (31) extends toward the upper surface (21) of the insulating substrate (2) without being in electrical contact with the second electrode layer (12), and is formed on the upper surface (21).
  • the front end portion of the first conductive via (31) can be exposed. Therefore, the conductive via to be electrically connected to the conventional capacitor-embedded substrate, specifically the first electrode layer (11), is the first electrode of the capacitor element (1) in the surface of the insulating substrate (2).
  • this embodiment Compared with the capacitor built-in substrate (see FIG. 20) routed to the surface region (22) on the layer (11) side (the lower surface in FIG. 1; hereinafter referred to as the “lower surface”), this embodiment has a built-in capacitor.
  • the substrate FIG. 1
  • the electrical path is shortened, and as a result, the inductance generated in the capacitor built-in substrate is reduced. This improves the impedance characteristics of the capacitor built-in substrate in the high frequency region.
  • FIG. 3 is a graph (91) showing the impedance characteristics of the substrate with a built-in capacitor of the present embodiment obtained by simulation.
  • the impedance characteristic of the conventional capacitor mounting board as shown in FIG. 21 is also shown by a graph (92).
  • a chip-like capacitor element (316) is mounted on the lower surface (311) of the insulating substrate (304).
  • an electrical path is formed between the power supply terminal (306) and the ground terminal (307) formed on the upper surface (305) of the insulating substrate (304) via the capacitor element (316). Yes.
  • FIG. 4 is a perspective view for explaining a dielectric layer forming step of the method of manufacturing the capacitor element (1).
  • a film forming apparatus (71) is used on the surface (501) of the metal foil (50) to be the first electrode layer (11) of the capacitor element (1).
  • the dielectric layer (13) of the capacitor element (1) is formed.
  • a dielectric layer (13) having a square shape is formed in a 4 ⁇ 4 matrix on the surface (501) of one metal foil (50) made of copper (Cu). .
  • the first sheet for element formation (61) in which a plurality of dielectric layers (13) are formed on the surface (501) of the metal foil (50) is formed.
  • FIG. 5 is a perspective view for explaining the annealing step of the method for manufacturing the capacitor element (1).
  • An annealing process is a process performed after execution of a dielectric material layer formation process. As shown in FIG. 5, in the annealing step, each dielectric layer (13) is irradiated with a laser to thereby anneal the dielectric layer (13). Thereby, the characteristics of the dielectric layer (13) can be further improved.
  • the annealing step is not an essential step for manufacturing the capacitor element (1) according to the present invention, and the annealing step may be performed only when the characteristics of the dielectric layer are further improved.
  • annealing may be performed by a method such as microwave heating, heating in the atmosphere or nitrogen atmosphere (using a furnace or the like), or the like.
  • FIG. 6 is a perspective view for explaining a resist forming step of the method of manufacturing the capacitor element (1).
  • the resist formation step is a step that is executed after the annealing step.
  • a masking process is performed on the first element forming sheet (61).
  • a resist (52) is formed in the exposed surface of the first element forming sheet (61) in a region where plating is not desired to be applied in the plating process to be executed next.
  • the dielectric layer 13
  • the resist (52) is formed in the region not covered with (). Thereby, the second sheet for element formation (62) is formed.
  • FIG. 7 is a perspective view for explaining a plating step of the method of manufacturing the capacitor element (1).
  • a plating process is a process performed after execution of a resist formation process.
  • the element forming second sheet (62) is subjected to electroless plating by immersing the element forming second sheet (62) in a plating solution (72).
  • a metal thin film (53) to be the second electrode layer (12) of the capacitor element (1) is formed on each dielectric layer (13).
  • copper (Cu) is used as the metal material for the electroless plating process.
  • a method such as sputtering, vapor deposition, screen printing, and ink jet can be used in addition to plating.
  • FIG. 9 is a plan view for explaining the resist stripping step of the method of manufacturing the capacitor element (1).
  • the resist stripping process is a process executed after the plating process.
  • the resist (52) (see FIG. 8) formed on the surface (501) of the metal foil (50) is stripped and the surface (501) of the metal foil (50) is removed. )
  • the third sheet for element formation (63) is formed.
  • a chemical method can be used for removing the resist (52).
  • FIG. 10 is a plan view for explaining a cutting step of the method of manufacturing the capacitor element (1).
  • a cutting process is a process performed after execution of a resist peeling process.
  • the third sheet for element formation (63) is cut.
  • the first electrode layer (11) is formed from the metal foil (50) by cutting the metal foil (50) along the broken line shown in FIG.
  • the metal foil (50) is cut so that a part of the surface of the formed first electrode layer (11) is covered with the second electrode layer (12). Specifically, in the metal foil (50), the central region of the surface of the first electrode layer (11) is covered with the second electrode layer (12), and the shape of the first electrode layer (11) is substantially square. It is cut like this.
  • the capacitor element (1) is completed by carrying out the manufacturing method described above, and the capacitor element (1) manufactured as described above has a small thickness and a sheet shape.
  • the capacitor element (1) is placed on one insulating base material (20) of the two insulating base materials (20) and (20) (see FIG. 15) constituting the insulating substrate (2).
  • the element mounting process to be mounted is executed.
  • FIG. 11 is a perspective view for explaining a sticking process of the mounting method of the capacitor element (1).
  • the carrier sheet (80) capable of adhering and peeling the capacitor element (1) by applying an external action such as heat and pressure is used.
  • the element attachment sheet (8) is produced by attaching and attaching the capacitor element (1) to one or a plurality of predetermined regions (81) of the surface of the sheet (80).
  • the capacitor element (1) is adhered to the carrier sheet (80) in a state where the first electrode layer (11) is in surface contact with a predetermined region (81) on the surface of the carrier sheet (80).
  • the predetermined area (81) is set corresponding to a predetermined position on the insulating base material (20) on which the capacitor element (1) is to be mounted.
  • FIGS. 12 to 14 are perspective views for explaining the peeling process of the mounting method of the capacitor element (1).
  • a peeling process is a process performed after execution of a sticking process.
  • the pair of prepregs (201) (201) and the core material (202) constituting the insulating base material (20) are combined with the pair of prepregs (201) ( 201) and sandwiching the core material (202).
  • the element attachment sheet (8) is superposed at a predetermined position on the prepreg (201) with the capacitor element (1) attached to the element attachment sheet (8) in a posture toward the prepreg (201). .
  • the laminated body (82) which consists of a pair of prepreg (201) (201), core material (202), and element attachment sheet (8) is formed.
  • the pair of prepregs (201) (201) and the core material (202) are thermocompression bonded.
  • the capacitor substrate (1) attached to the element attachment sheet (8) is thermocompression-bonded to the surface of the prepreg (201) on which the element attachment sheet (8) overlaps. To do. At this time, since heat is applied to the element attachment sheet (8), the capacitor element (1) is easily peeled off from the carrier sheet (80).
  • the capacitor element (1) is peeled from the carrier sheet (80) by peeling the carrier sheet (80) from the insulating base (20) in the latter stage of the peeling step. As a result, the capacitor element (1) is mounted at a predetermined position on the insulating substrate (20).
  • the carrier sheet (80) A non-peelable sheet such as a PET (polyethylene terephthalate) sheet having adhesiveness can be used.
  • FIG. 15 is a perspective view for explaining a stacking process of a method for producing a capacitor built-in substrate.
  • a lamination process is a process performed after execution of an element mounting process.
  • another insulating base material (20) constituting the insulating substrate (2) is laminated on the insulating base material (20).
  • the insulating substrate (2) is formed by the two insulating base materials (20) laminated.
  • a first conductive via (31) and a second conductive via (32) are formed on the insulating substrate (2), and a ground terminal is formed on the upper surface (21) of the insulating substrate (2). (41) and a power supply terminal (42) are formed. As a result, the capacitor built-in substrate is completed.
  • the capacitor element (1) mounted on the insulating base (20) has a small thickness and is in the form of a sheet.
  • Such a capacitor element (1) requires high handling performance when it is mounted on the insulating substrate (20). For this reason, if the capacitor elements (1) to be mounted on the insulating base material (20) are individually handled, the element mounting process for mounting the capacitor element (1) on the insulating base material (20) is complicated. Become.
  • the capacitor element (1) is mounted at a predetermined position on the insulating base (20) using the element attachment sheet (8) to which the capacitor element (1) is attached. For this reason, it is not necessary to handle the capacitor elements (1) individually, and the element mounting process for mounting the capacitor elements (1) on the insulating substrate (20) is simplified.
  • the first conductive layer (11) of the capacitor element (1) made of metal foil is hardly damaged even when it is peeled off after being stuck on the carrier sheet (80). Therefore, like the mounting method of the capacitor element (1), after the first electrode layer (11) is attached to the carrier sheet (80) in the attaching step, the capacitor element (1) is attached to the carrier sheet in the releasing step. Even when peeled from (80), the first electrode layer (11) is hardly damaged.
  • substrate with a built-in capacitor exists in the range of 5 micrometers or more and 100 micrometers or less. This is because when the thickness is smaller than 5 ⁇ m, it is difficult to handle the capacitor element (1), and problems such as an increase in resistance occur. Further, when the thickness dimension is larger than 100 ⁇ m, the thickness of the capacitor element (1) affects the surface of the insulating base material (20), so that irregularities are formed on the surface of the insulating base material (20). This is because it becomes difficult to laminate another insulating base material (20) thereon.
  • FIG. 16 is a plan view of the capacitor built-in substrate according to the first modified example of the present invention when the capacitor element (1) built in the capacitor built-in substrate is viewed from the second electrode layer (12) side.
  • the first conductive via (31) is located on the upper surface (111) of the first electrode layer (11) over the region (113) not covered by the second electrode layer (12).
  • the second conductive vias (32) are formed at 25 locations on the upper surface (121) of the second electrode layer (12), and the first conductive vias (31) to (31) are formed.
  • the second conductive vias (32) to (32) may be arranged in a 7 ⁇ 7 matrix on the paper surface of FIG.
  • FIG. 17 is a plan view of the capacitor-embedded substrate according to the second modification of the present invention when the capacitor element (1) built in the capacitor-embedded substrate is viewed from the second electrode layer (12) side.
  • An electrode layer (12) may be provided, and the second electrode layers (12) provided at the four locations may be arranged apart from each other.
  • the conductive vias arranged in the first row, the fourth row, and the seventh row, the first column A total of 33 conductive vias arranged in the row and the seventh row are first conductive vias (31), and the other 16 conductive vias are second conductive vias (32).
  • the 16 second conductive vias (32) are connected to the second electrode layers (12) provided at the four locations, four by four.
  • the number of the first conductive vias (31) can be increased.
  • the first conductive via (31) has a gap between the second conductive via (32). There are many things with the smallest distance. Therefore, the inductance generated in the capacitor built-in substrate can be further reduced.
  • FIG. 18 is a cross-sectional view showing a capacitor built-in substrate according to a third modification of the present invention.
  • the surface of the insulating substrate (2) opposite to the second electrode layer (12) of the first electrode layer (11) of the capacitor element (1) (114) A third conductive via (33) electrically connected to the lower surface (the lower surface in FIG. 1 and FIG. 18) is formed, and the third conductive via (33) is formed on the lower surface of the insulating substrate (2) ( 22) and the tip of the third conductive via (33) may be exposed on the lower surface (22).
  • FIG. 19 is a cross-sectional view showing a capacitor built-in substrate according to a fourth modification of the present invention.
  • the dielectric layer (13) is formed on the upper surface (111) of the first electrode layer (11) on the region (112) covered with the second electrode layer (12). In addition, it may be formed on a region (113) not covered with the second electrode layer (12).
  • the first conductive via (31) extends through the dielectric layer (13) toward the upper surface (21) of the insulating substrate (2).
  • the second electrode layer (12) of the capacitor element (1) may be formed of a metal foil.
  • the shape of the first electrode layer (11) and the second electrode layer (12) of the capacitor element (1) is not limited to a substantially square shape, but the first electrode layer (11) and the second electrode layer (12). ) Various shapes can be used.
  • the first electrode layer (11) of the capacitor element (1) may be formed integrally with a power supply pattern or a ground pattern formed in the insulating substrate (2).
  • the first conductive via (31) may be formed only at one location in the insulating substrate (2).
  • the second conductive via (32) may be formed only at one place in the insulating substrate (2).
  • Capacitor element (11) First electrode layer (12) Second electrode layer (13) Dielectric layer (2) Insulating substrate (20) Insulating substrate (31) First conductive via (32) Second conductive via (33) Third conductive via (41) Ground terminal (42) Power supply terminal (8) Element attachment sheet (80) Carrier sheet (81) Predetermined area

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Computer Hardware Design (AREA)

Abstract

【課題】コンデンサ内蔵基板に生じるインダクタンスを小さくすることが可能なコンデンサ素子、及び該コンデンサ素子を具えたコンデンサ内蔵基板を提供する。 【解決手段】本発明に係るコンデンサ素子は、第１電極層11と第２電極層12との間に誘電体層13が介在したコンデンサ素子１であって、第１電極層11は、第２電極層12側の表面111の一部が該第２電極層12によって覆われ、第１電極層11が金属箔により形成される一方、第２電極層12が金属薄膜又は金属箔により形成されている。本発明に係るコンデンサ内蔵基板は、前記コンデンサ素子１と絶縁基板２とを具え、該絶縁基板２内にコンデンサ素子１を埋設することにより絶縁基板２にコンデンサ素子１が内蔵されている。

Description

コンデンサ素子及びコンデンサ内蔵基板
　本発明は、コンデンサ素子、及び該コンデンサ素子が絶縁基板に内蔵されたコンデンサ
内蔵基板に関する。
　従来から、回路基板を小型化及び薄型化するべく、絶縁基板内に電子部品を埋設することにより絶縁基板に電子部品が内蔵された電子部品内蔵基板が提案されている。特に、本願に関連する技術として、図２０に示す様に、絶縁基板(304)に、第１電極層(301)と第２電極層(302)との間に誘電体層(303)が介在したコンデンサ素子(300)を埋設したコンデンサ内蔵基板が提案されている（例えば、特許文献１参照）。
　具体的には、絶縁基板(304)の表面の内、ＣＰＵ等の半導体素子が搭載される表面領域(305)（図２０の紙面において上面。以下、「上面」という）の複数箇所に、コンデンサ素子(300)の両電極層(301)(302)がそれぞれ電気的に接続されるべきグランド端子(306)及び電源端子(307)が形成されている。そして、コンデンサ素子(300)は、その両電極層(301)(302)の表面が絶縁基板(304)の上面(305)と略平行となる姿勢で絶縁基板(304)内に埋設され、コンデンサ素子(300)の第１電極層(301)と各グランド端子(306)とが、絶縁基板(304)内に形成された導電ビア(308)(309)を通じて互いに電気的に接続される一方、コンデンサ素子(300)の第２電極層(302)と各電源端子(307)とが、絶縁基板(304)内に形成された導電ビア(310)を通じて互いに電気的に接続されている。
特開２００４－１０３９６７号公報
　しかしながら、従来のコンデンサ内蔵基板においては、図２０に示す様に、コンデンサ素子(300)の第１電極層(301)と第２電極層(302)とが同一の形状を有していた。このため、両電極層(301)(302)の内、絶縁基板(304)の上面(305)に近い第２電極層(302)と各電源端子(307)との電気的な接続には、１本の導電ビア(310)を形成するだけでよいのに対し、絶縁基板(304)の上面(305)から遠い第１電極層(301)と各グランド端子(306)との電気的な接続には、２本の導電ビア(308)(309)を形成する必要があった。具体的には、２本の導電ビア(308)(309)の内、一方の導電ビア(308)は、第１電極層(301)の下面(312)に電気的に接続され、他方の導電ビア(309)は、絶縁基板(304)上のグランド端子(306)に電気的に接続されており、両導電ビア(308)(309)は、絶縁基板(304)の下面(311)まで延びて、該下面(311)に形成されている接続端子(313)によって互いに電気的に接続されている。
　ここで、上記コンデンサ内蔵基板においては、グランド端子(306)と電源端子(307)との間に、コンデンサ素子(300)を介して電気的な経路が形成されている。従来のコンデンサ内蔵基板においては、上述の如く、コンデンサ素子(300)の第１電極層(301)とグランド端子(306)とを、２本の導電ビア(308)(309)と接続端子(313)とによって電気的に接続する必要があった。このため、従来のコンデンサ内蔵基板は、前記電気的な経路が長くなり、その結果、コンデンサ内蔵基板に生じるインダクタンスが大きくなっていた。
　そこで本発明の目的は、コンデンサ内蔵基板に生じるインダクタンスを小さくすることが可能なコンデンサ素子、及び該コンデンサ素子を具えたコンデンサ内蔵基板を提供することである。
　本発明に係るコンデンサ素子は、第１電極層と第２電極層との間に誘電体層が介在したコンデンサ素子であって、前記第１電極層は、第２電極層側の表面の一部が該第２電極層によって覆われ、前記第１電極層が金属箔により形成される一方、前記第２電極層が金属薄膜又は金属箔により形成されている。
　従来から、コンデンサ素子を絶縁基板内に埋設することにより、絶縁基板にコンデンサ素子が内蔵されたコンデンサ内蔵基板が作製されている。該コンデンサ内蔵基板においては、絶縁基板に、第２電極層の第１電極層とは反対側の表面に電気的に接続された導電ビアが形成されており、該導電ビアは、絶縁基板の表面の内、コンデンサ素子の第２電極層側の表面領域に向けて延び、該表面領域に、第２電極層から延びた導電ビアの先端部が露出している。
　ここで、上記コンデンサ素子においては、第１電極層の第２電極層側の表面に、該第２電極層によって覆われていない領域が形成されている。従って、コンデンサ内蔵基板において、前記領域に電気的に接続された導電ビアを形成し、該導電ビアを、第２電極層に電気的に接触させることなく、絶縁基板の表面の内、コンデンサ素子の第２電極層側の表面領域（即ち、第２電極層から延びた導電ビアの先端部が露出している表面領域と同じ領域）に向けて延ばして、該表面領域に、第１電極層から延びた導電ビアの先端部を露出させることが出来る。
　上記コンデンサ内蔵基板においては、絶縁基板の表面に露出した両導電ビアの先端部間に、コンデンサ素子を介して電気的な経路が形成されることになる。本発明に係るコンデンサ素子を用いて上述の如く作製されたコンデンサ内蔵基板は、従来のコンデンサ内蔵基板、具体的には第１電極層に電気的に接続されるべき導電ビアが、絶縁基板の表面の内、コンデンサ素子の第１電極層側の表面領域に引き回されていたコンデンサ内蔵基板に比べて、前記電気的な経路が短くなり、その結果、コンデンサ内蔵基板に生じるインダクタンスが小さくなる。
　上記コンデンサ素子の具体的構成において、前記第１電極層には、第２電極層側の表面の複数箇所に前記誘電体層を介して第２電極層が設けられており、該複数箇所に設けられた第２電極層は互いに離間している。
　本発明に係るコンデンサ内蔵基板は、第１電極層と第２電極層との間に誘電体層が介在したコンデンサ素子と、絶縁基板とを具え、該絶縁基板内にコンデンサ素子を埋設することにより絶縁基板にコンデンサ素子が内蔵されている。ここで、前記コンデンサ素子の第１電極層は、第２電極層側の表面の一部が該第２電極層によって覆われ、前記第１電極層が金属箔により形成される一方、前記第２電極層が金属薄膜又は金属箔により形成されている。前記絶縁基板には、前記第１電極層の第２電極層側の表面の内、該第２電極層によって覆われていない領域に電気的に接続された第１導電ビアと、前記第２電極層の第１電極層とは反対側の表面に電気的に接続された第２導電ビアとが形成され、両導電ビアは、前記絶縁基板の表面の内、前記コンデンサ素子の第２電極層側の表面領域に向けて延び、該表面領域に両導電ビアの先端部が露出している。
　上記コンデンサ内蔵基板においては、絶縁基板の表面に露出した両導電ビアの先端部間に、コンデンサ素子を介して電気的な経路が形成されることになる。ここで、上記コンデンサ内蔵基板においては、第１電極層の第２電極層側の表面に、該第２電極層によって覆われていない領域が形成されており、該領域に第１導電ビアが電気的に接続されている。従って、第１導電ビアを、第２電極層に電気的に接触させることなく、絶縁基板の表面の内、コンデンサ素子の第２電極層側の表面領域に向けて延ばして、該表面領域に第１導電ビアの先端部を露出させることが出来る。よって、従来のコンデンサ内蔵基板、具体的には第１電極層に電気的に接続されるべき導電ビアが、絶縁基板の表面の内、コンデンサ素子の第１電極層側の表面領域に引き回されていたコンデンサ内蔵基板に比べて、本発明に係るコンデンサ内蔵基板は、前記電気的な経路が短くなり、その結果、コンデンサ内蔵基板に生じるインダクタンスが小さくなる。
　上記コンデンサ内蔵基板の具体的構成において、前記絶縁基板には更に、前記第１電極層の第２電極層とは反対側の表面に電気的に接続された第３導電ビアが形成されており、該第３導電ビアは、前記絶縁基板の表面の内、前記コンデンサ素子の第１電極層側の表面領域に向けて延び、該表面領域に第３導電ビアの先端部が露出している。
　上記コンデンサ内蔵基板の他の具体的構成において、前記絶縁基板には、前記第１電極層の第２電極層側の表面の内、該第２電極層によって覆われていない領域上の複数箇所に前記第１導電ビアが形成されると共に、前記第２電極層の第１電極層とは反対側の表面上の複数箇所に前記第２導電ビアが形成されている。
　該具体的構成によれば、第１導電ビアの本数を増やすことが出来、その結果、第１導電ビアには、第２導電ビアとの間の距離が最も小さいものが多く存在することになる。よって、コンデンサ内蔵基板に生じるインダクタンスを更に小さくすることが出来る。
　上記コンデンサ内蔵基板の更なる他の具体的構成において、前記コンデンサ素子の第１電極層には、第２電極層側の表面の複数箇所に前記誘電体層を介して第２電極層が設けられており、該複数箇所に設けられた第２電極層は互いに離間している。
　本発明に係るコンデンサ素子及びコンデンサ内蔵基板によれば、コンデンサ内蔵基板に生じるインダクタンスを小さくすることが出来る。
図１は、本発明の一実施形態に係るコンデンサ内蔵基板を示す断面図である。 図２は、該コンデンサ内蔵基板に内蔵されているコンデンサ素子を第２電極層側から見た平面図である。 図３は、該コンデンサ内蔵基板のインピーダンス特性を示す図である。 図４は、上記コンデンサ素子の製造方法の誘電体層形成工程を説明する斜視図である。 図５は、該製造方法のアニール工程を説明する斜視図である。 図６は、該製造方法のレジスト形成工程を説明する斜視図である。 図７は、該製造方法のメッキ工程を説明する斜視図である。 図８は、該メッキ工程の実行後の素子形成用第２シートの状態を説明する平面図である。 図９は、該製造方法のレジスト剥離工程を説明する平面図である。 図１０は、該製造方法の切断工程を説明する平面図である。 図１１は、上記コンデンサ内蔵基板の製造方法の素子搭載工程で実行されるコンデンサ素子の搭載方法の内、貼着工程を説明する斜視図である。 図１２は、該搭載方法の剥離工程の前段を説明する斜視図である。 図１３は、該搭載方法の剥離工程の中段を説明する斜視図である。 図１４は、該搭載方法の剥離工程の後段を説明する斜視図である。 図１５は、上記コンデンサ内蔵基板の製造方法の積層工程を説明する斜視図である。 図１６は、本発明の第１変形例に係るコンデンサ内蔵基板について、該コンデンサ内蔵基板に内蔵されているコンデンサ素子を第２電極層側から見た平面図である。 図１７は、本発明の第２変形例に係るコンデンサ内蔵基板について、該コンデンサ内蔵基板に内蔵されているコンデンサ素子を第２電極層側から見た平面図である。 図１８は、本発明の第３変形例に係るコンデンサ内蔵基板を示す断面図である。 図１９は、本発明の第４変形例に係るコンデンサ内蔵基板を示す断面図である。 図２０は、従来のコンデンサ内蔵基板を示した断面図である。 図２１は、従来のコンデンサ搭載基板を示した断面図である。
　以下、本発明の実施の形態につき、図面に沿って具体的に説明する。
　図１は、本発明の一実施形態に係るコンデンサ内蔵基板を示す断面図である。図１に示す様に、本実施形態のコンデンサ内蔵基板は、第１電極層(11)と第２電極層(12)との間に誘電体層(13)が介在したコンデンサ素子(１)と、絶縁基板(２)とを具え、該絶縁基板(２)内にコンデンサ素子(１)を埋設することにより絶縁基板(２)にコンデンサ素子(１)が内蔵されている。ここで、コンデンサ素子(１)は、その両電極層(11)(12)の表面が絶縁基板(２)の表面と略平行となる姿勢で、絶縁基板(２)内に埋設されている。
　絶縁基板(２)は、難燃性を有する材料、例えばＦＲ－４（Flame　Retardant　Type　4）の材料から形成されている。ここで、ＦＲ－４の材料は、例えばガラス繊維とエポキシ樹脂の複合材料からなる難燃性の材料である。
　コンデンサ素子(１)の第１電極層(11)は、金属箔により形成されている。ここで、金属箔は、銅（Ｃｕ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、白金（Ｐｔ）等、箔を形成することが可能であって且つ電極層となり得る金属材料から形成されている。又、金属箔は、それ単独での取り扱いが可能であり、例えばそれ自体を保持することが可能である。金属箔の厚さ寸法は１μｍ以上であることが好ましい。尚、本実施形態においては、第１電極層(11)を形成する金属箔の金属材料として銅（Ｃｕ）が用いられている。
　一方、コンデンサ素子(１)の第２電極層(12)は、金属薄膜により形成されている。ここで、金属薄膜は、誘電体層(13)等の基材の表面に薄く形成された金属膜であり、銅（Ｃｕ）等、薄膜を形成することが可能であって且つ電極層となり得る金属材料から形成されている。従って、金属薄膜は、それ単独での取り扱いが困難であり、基材と一体で取り扱われる。金属薄膜の厚さ寸法は２０μｍ以下であることが好ましい。尚、本実施形態においては、第２電極層(12)を形成する金属薄膜の金属材料として銅（Ｃｕ）が用いられている。
　図２は、コンデンサ素子(１)を第２電極層(12)側から見た平面図である。図２に示す様に、コンデンサ素子(１)の第１電極層(11)は、第２電極層(12)側の表面(111)（図１の紙面において上面。以下、「上面」という）の一部が該第２電極層(12)によって覆われている。具体的には、第１電極層(11)は略正方形の形状を有する一方、第２電極層(12)は、第１電極層(11)よりも面積の小さい略正方形の形状を有しており、第２電極層(12)は、第１電極層(11)の上面(111)の中央領域を覆っている。
　図１に示す様に本実施形態においては、誘電体層(13)は、第１電極層(11)の上面(111)の内、第２電極層(12)によって覆われている領域(112)上に形成され、第２電極層(12)によって覆われていない領域(113)上には形成されていない。
　図１に示す様に、絶縁基板(２)には、第１電極層(11)の上面(111)の内、第２電極層(12)によって覆われていない領域(113)に電気的に接続された第１導電ビア(31)と、第２電極層(12)の第１電極層(11)とは反対側の表面(121)（図１の紙面において上面。以下、「上面」という）に電気的に接続された第２導電ビア(32)とが形成されている。又、両導電ビア(31)(32)は、絶縁基板(２)の表面の内、コンデンサ素子(１)の第２電極層(12)側の表面領域(21)（図１の紙面において上面。以下、「上面」という）に向けて延び、該表面領域(21)に両導電ビア(31)(32)の先端部が露出している。ここで、両導電ビア(31)(32)の形成には、銅（Ｃｕ）等の導電材料が用いられている。
　図２に示す様に本実施形態においては、第１電極層(11)の上面(111)の内、第２電極層(12)によって覆われていない領域(113)上の１２箇所に第１導電ビア(31)が形成されると共に、第２電極層(12)の上面(121)上の４箇所に第２導電ビア(32)が形成されており、これらの第１導電ビア(31)～(31)と第２導電ビア(32)～(32)が、図２の紙面において４×４のマトリクス状に配列されている。
　図１に示す様に、絶縁基板(２)の上面(21)には、グランド端子(41)と電源端子(42)とが
形成されている。ここで、グランド端子(41)には、絶縁基板(２)の上面(21)に露出した各第１導電ビア(31)の先端部が電気的に接続され、電源端子(42)には、絶縁基板(２)の上面(21)に露出した各第２導電ビア(32)の先端部が電気的に接続されている。従って、グランド端子(41)と電源端子(42)との間には、コンデンサ素子(１)を介して電気的な経路が形成されることになる。
　勿論、グランド端子(41)に各第２導電ビア(32)の先端部が接続され、電源端子(42)に各第１導電ビア(31)の先端部が接続されてもよい。
　上記コンデンサ内蔵基板においては、第１電極層(11)の上面(111)に第２電極層(12)によって覆われていない領域(113)が形成されており、該領域(113)に複数の第１導電ビア(31)～(31)が電気的に接続されている。従って、各第１導電ビア(31)を、第２電極層(12)に電気的に接触させることなく、絶縁基板(２)の上面(21)に向けて延ばして、該上面(21)に第１導電ビア(31)の先端部を露出させることが出来る。よって、従来のコンデンサ内蔵基板、具体的には第１電極層(11)に電気的に接続されるべき導電ビアが、絶縁基板(２)の表面の内、コンデンサ素子(１)の第１電極層(11)側の表面領域(22)（図１の紙面において下面。以下、「下面」という）に引き回されていたコンデンサ内蔵基板（図２０参照）に比べて、本実施形態のコンデンサ内蔵基板（図１）は、前記電気的な経路が短くなり、その結果、コンデンサ内蔵基板に生じるインダクタンスが小さくなる。これにより、高周波領域でのコンデンサ内蔵基板のインピーダンス特性が向上することになる。
　本願発明者は、本実施形態のコンデンサ内蔵基板について、高周波領域でのインピーダンス特性が向上することをシミュレーションによって確かめた。図３は、シミュレーションによって得られた本実施形態のコンデンサ内蔵基板のインピーダンス特性をグラフ(91)で示した図である。
　尚、図３には、図２１に示す如く従来のコンデンサ搭載基板のインピーダンス特性も、グラフ(92)によって示されている。ここで、従来のコンデンサ搭載基板においては、図２１に示す様に、絶縁基板(304)の複数箇所に、その上面(305)から下面(311)に貫通する一対の導電ビア(314)(315)が形成されると共に、該絶縁基板(304)の下面(311)にチップ状のコンデンサ素子(316)が搭載されている。これにより、絶縁基板(304)の上面(305)に形成されている電源端子(306)とグランド端子(307)との間に、コンデンサ素子(316)を介して電気的な経路が形成されている。
　図３に示す２つのグラフ(91)(92)を比較することにより、本実施形態のコンデンサ内蔵基板において、高周波領域でのインピーダンス特性が向上していることがわかる。
　次に、上記コンデンサ素子(１)の製造方法について説明する。
　図４は、コンデンサ素子(１)の製造方法の誘電体層形成工程を説明する斜視図である。図４に示す様に、誘電体層形成工程では、コンデンサ素子(１)の第１電極層(11)となる金属箔(50)の表面(501)に、成膜装置(71)を用いて誘電体材料の膜を形成することにより、コンデンサ素子(１)の誘電体層(13)を形成する。本実施形態では、銅（Ｃｕ）から形成された１枚の金属箔(50)の表面(501)に、正方形の形状を有する誘電体層(13)が４×４のマトリクス状に形成される。これにより、金属箔(50)の表面(501)に複数の誘電体層(13)が形成された素子形成用第１シート(61)が形成される。
　図５は、コンデンサ素子(１)の製造方法のアニール工程を説明する斜視図である。アニール工程は、誘電体層形成工程の実行後に実行される工程である。図５に示す様に、アニール工程では、各誘電体層(13)にレーザを照射することにより、該誘電体層(13)にアニール処理を施す。これにより、誘電体層(13)の特性を更に向上させることが出来る。
　尚、アニール工程は、本発明に係るコンデンサ素子(１)の製造に必須の工程ではなく、誘電体層の特性を更に向上させる場合にのみ、アニール工程を実行してもよい。又、アニール処理には、レーザ照射の他に、マイクロ波加熱、大気又は窒素雰囲気中での加熱（炉などを使用）等の方法を用いることが出来る。
　図６は、コンデンサ素子(１)の製造方法のレジスト形成工程を説明する斜視図である。レジスト形成工程は、アニール工程の実行後に実行される工程である。レジスト形成工程では、素子形成用第１シート(61)にマスキング処理を施す。具体的には、図６に示す様に、素子形成用第１シート(61)の露出表面の内、次に実行されるメッキ工程においてメッキを付着させたくない領域にレジスト(52)を形成する。本実施形態では、メッキ工程にて誘電体層(13)の表面(131)にのみメッキを付着させるべく、本工程において、金属箔(50)の表面(501)の内、誘電体層(13)によって覆われていない領域にレジスト(52)を形成する。これにより、素子形成用第２シート(62)が形成される。
　図７は、コンデンサ素子(１)の製造方法のメッキ工程を説明する斜視図である。メッキ工程は、レジスト形成工程の実行後に実行される工程である。図７に示す様に、メッキ工程では、素子形成用第２シート(62)をメッキ液(72)に浸漬させることにより、素子形成用第２シート(62)に無電解メッキ処理を施す。これにより、図８に示す様に、各誘電体層(13)上に、コンデンサ素子(１)の第２電極層(12)となる金属薄膜(53)が形成される。本実施形態では、無電解メッキ処理用の金属材料として銅（Ｃｕ）が用いられる。
　尚、金属薄膜(53)の形成には、メッキ処理の他に、スパッタリング法、蒸着法、スクリーン印刷法、インクジェット法等の手法を用いることが出来る。
　図９は、コンデンサ素子(１)の製造方法のレジスト剥離工程を説明する平面図である。レジスト剥離工程は、メッキ工程の実行後に実行される工程である。図９に示す様に、レジスト剥離工程では、金属箔(50)の表面(501)上に形成されているレジスト(52)（図８参照）を剥離し、金属箔(50)の表面(501)からレジスト(52)を除去する。これにより、素子形成用第３シート(63)が形成される。
　尚、レジスト(52)の剥離には、例えば化学的な手法を用いることが出来る。
　図１０は、コンデンサ素子(１)の製造方法の切断工程を説明する平面図である。切断工程は、レジスト剥離工程の実行後に実行される工程である。図１０に示す様に、切断工程では、素子形成用第３シート(63)に切断加工を施す。具体的には、図１０に示される破線に沿って金属箔(50)を切断することにより、金属箔(50)から第１電極層(11)を形成する。
　このとき、金属箔(50)は、形成される第１電極層(11)の表面の一部が第２電極層(12)によって覆われることとなる様に切断される。具体的には、金属箔(50)は、第１電極層(11)の表面の中央領域が第２電極層(12)によって覆われると共に、第１電極層(11)の形状が略正方形となる様に切断される。
　上述した製造方法を実施することによりコンデンサ素子(１)が完成し、上述の如く作製されたコンデンサ素子(１)は、その厚さ寸法が小さくてシート状のものとなる。
　次に、上記コンデンサ素子(１)を用いてコンデンサ内蔵基板を作製する方法について説明する。該方法では、先ず、絶縁基板(２)を構成する２枚の絶縁基材(20)(20)（図１５参照）の内、一方の絶縁基材(20)上にコンデンサ素子(１)を搭載する素子搭載工程が実行される。
　ここで、上記素子搭載工程にて実施されるコンデンサ素子(１)の搭載方法について説明する。
　図１１は、コンデンサ素子(１)の搭載方法の貼着工程を説明する斜視図である。図１１に示す様に、貼着工程では、熱や圧力等の外的な作用を与えることによりコンデンサ素子(１)の貼着と剥離とが可能なキャリアシート(80)を用いて、該キャリアシート(80)の表面の内、１又は複数の所定領域(81)にコンデンサ素子(１)を貼着して添付することにより素子添付シート(８)を作製する。このとき、コンデンサ素子(１)は、その第１電極層(11)をキャリアシート(80)の表面の所定領域(81)に面接触させた状態で該キャリアシート(80)に貼着される。ここで、所定領域(81)は、コンデンサ素子(１)が搭載されるべき絶縁基材(20)上の所定位置に対応して設定されている。
　図１２～図１４は、コンデンサ素子(１)の搭載方法の剥離工程を説明する斜視図である。剥離工程は、貼着工程の実行後に実行される工程である。
　先ず、図１２に示す様に、剥離工程の前段において、絶縁基材(20)を構成する一対のプリプレグ(201)(201)とコア材(202)とを、該一対のプリプレグ(201)(201)の間にコア材(202)を挟んで積層する。又、プリプレグ(201)上の所定位置に、素子添付シート(８)を、該素子添付シート(８)に添付されているコンデンサ素子(１)を該プリプレグ(201)に向けた姿勢で重ね合わせる。これにより、一対のプリプレグ(201)(201)、コア材(202)、及び素子添付シート(８)からなる積層体(82)が形成される。
　次に、図１３に示す様に、剥離工程の中段において、積層体(82)に熱と圧力を与えることにより、一対のプリプレグ(201)(201)とコア材(202)とを熱圧着して絶縁基材(20)を形成すると共に、素子添付シート(８)が重なっているプリプレグ(201)の表面に、該素子添付シート(８)に添付されているコンデンサ素子(１)を熱圧着する。このとき、素子添付シート(８)には熱が与えられているので、コンデンサ素子(１)はキャリアシート(80)から剥離し易くなっている。
　その後、図１４に示す様に、剥離工程の後段において、キャリアシート(80)を絶縁基材(20)から引き剥がすことにより、コンデンサ素子(１)をキャリアシート(80)から剥離する。これにより、コンデンサ素子(１)が、絶縁基材(20)上の所定位置に搭載されることになる。
　尚、プリプレグ(201)の表面へのコンデンサ素子(１)の接着強度が、キャリアシート(80)への該コンデンサ素子(１)の接着強度より大きい場合には、キャリアシート(80)として、熱剥離性のないシート、例えば粘着性を有するＰＥＴ（ポリエチレンテレフタレート）シート等を用いることが出来る。
　図１５は、コンデンサ内蔵基板を作製する方法の積層工程を説明する斜視図である。積層工程は、素子搭載工程の実行後に実行される工程である。図１５に示す様に、積層工程では、絶縁基材(20)上に、絶縁基板(２)を構成する別の絶縁基材(20)を積層する。これにより、積層された２つの絶縁基材(20)により絶縁基板(２)が形成されることになる。
　その後、図１に示す様に、絶縁基板(２)に、第１導電ビア(31)と第２導電ビア(32)とを形成し、絶縁基板(２)の上面(21)に、グランド端子(41)と電源端子(42)とを形成する。これにより、コンデンサ内蔵基板が完成することになる。
　上記搭載方法において絶縁基材(20)上に搭載するコンデンサ素子(１)は、その厚さ寸法が小さくてシート状のものである。この様なコンデンサ素子(１)は、これを絶縁基材(20)上に搭載するときに高いハンドリング性能を必要とする。このため、絶縁基材(20)上に搭載せんとするコンデンサ素子(１)を個々にハンドリングしたのでは、絶縁基材(20)上にコンデンサ素子(１)を搭載する素子搭載工程が煩雑になる。
　上記搭載方法によれば、コンデンサ素子(１)が添付された素子添付シート(８)を用いて絶縁基材(20)上の所定位置にコンデンサ素子(１)が搭載される。このため、コンデンサ素子(１)を個々にハンドリングする必要がなく、絶縁基材(20)上にコンデンサ素子(１)を搭載する素子搭載工程が簡略化されることになる。
　又、金属箔からなるコンデンサ素子(１)の第１導電層(11)は、それをキャリアシート(80)に貼着した後で剥離した場合でも損傷し難い。従って、上記コンデンサ素子(１)の搭載方法の如く、貼着工程にて第１電極層(11)をキャリアシート(80)に貼着した後、剥離工程にてコンデンサ素子(１)をキャリアシート(80)から剥離した場合でも、第１電極層(11)には損傷が生じ難い。
　尚、上記コンデンサ内蔵基板の作製に用いるコンデンサ素子(１)の厚さ寸法は、５μｍ以上１００μｍ以下の範囲内であることが好ましい。なぜなら、該厚さ寸法が５μｍより小さい場合、コンデンサ素子(１)のハンドリングが困難になり、又、抵抗が大きくなる等の問題が生じるからである。又、該厚さ寸法が１００μｍより大きい場合、コンデンサ素子(１)の厚さが影響して絶縁基材(20)の表面上に凹凸が形成され、上記積層工程にて絶縁基材(20)上に別の絶縁基材(20)を積層することが困難になるからである。
　図１６は、本発明の第１変形例に係るコンデンサ内蔵基板について、該コンデンサ内蔵基板に内蔵されているコンデンサ素子(１)を第２電極層(12)側から見た平面図である。図１６に示す様に、第１導電ビア(31)が、第１電極層(11)の上面(111)の内、第２電極層(12)によって覆われていない領域(113)上の２４箇所に形成されると共に、第２導電ビア(32)が、第２電極層(12)の上面(121)上の２５箇所に形成され、これらの第１導電ビア(31)～(31)と第２導電ビア(32)～(32)が、図１６の紙面において７×７のマトリクス状に配列されていてもよい。
　図１７は、本発明の第２変形例に係るコンデンサ内蔵基板について、該コンデンサ内蔵基板に内蔵されているコンデンサ素子(１)を第２電極層(12)側から見た平面図である。図１７に示す様に、図１６に示すコンデンサ内蔵基板において、コンデンサ素子(１)の第１電極層(11)の上面(111)の４箇所に、誘電体層(13)を介して第２電極層(12)が設けられ、該４箇所に設けられた第２電極層(12)が互いに離間して配置されていてもよい。
　本変形例においては、図１７の紙面において７×７のマトリクス状に配列された導電ビアの内、１行目、４行目、及び７行目に配列された導電ビアと１列目、４列目、及び７列目に配列された導電ビアの合計３３個の導電ビアが第１導電ビア(31)であり、その他の１６個の導電ビアが第２導電ビア(32)である。そして、１６個の第２導電ビア(32)は、上記４箇所に設けられた第２電極層(12)に４個ずつ接続されている。
　本変形例に係るコンデンサ内蔵基板によれば、第１導電ビア(31)の本数を増やすことが出来、その結果、第１導電ビア(31)には、第２導電ビア(32)との間の距離が最も小さいものが多く存在することになる。よって、コンデンサ内蔵基板に生じるインダクタンスを更に小さくすることが出来る。
　図１８は、本発明の第３変形例に係るコンデンサ内蔵基板を示す断面図である。図１８に示す様に、図１に示すコンデンサ内蔵基板において、絶縁基板(２)に、コンデンサ素子(１)の第１電極層(11)の第２電極層(12)とは反対側の表面(114)（図１及び図１８の紙面において下面）に電気的に接続された第３導電ビア(33)が形成され、該第３導電ビア(33)が、絶縁基板(２)の下面(22)に向けて延び、該下面(22)に第３導電ビア(33)の先端部が露出していてもよい。
　図１９は、本発明の第４変形例に係るコンデンサ内蔵基板を示す断面図である。図１９に示す様に、誘電体層(13)は、第１電極層(11)の上面(111)の内、第２電極層(12)によって覆われている領域(112)上に形成されると共に、第２電極層(12)によって覆われていない領域(113)上にも形成されていてもよい。この場合、第１導電ビア(31)は、誘電体層(13)を貫通して絶縁基板(２)の上面(21)に向けて延びることになる。
　尚、本発明の各部構成は上記実施の形態に限らず、特許請求の範囲に記載の技術的範囲内で種々の変形が可能である。例えば、上記コンデンサ内蔵基板において、コンデンサ素子(１)の第２電極層(12)は、金属箔により形成されていてもよい。又、コンデンサ素子(１)の第１電極層(11)及び第２電極層(12)の形状は略正方形に限定されるものではなく、第１電極層(11)及び第２電極層(12)には様々な形状を採用することが出来る。
　更に、コンデンサ素子(１)の第１電極層(11)は、絶縁基板(２)内に形成された電源パターンやグランドパターンと一体に形成されていてもよい。
　更に又、上記コンデンサ内蔵基板において、第１導電ビア(31)は、絶縁基板(２)内の１箇所にだけ形成されていてもよい。同様に、第２導電ビア(32)は、絶縁基板(２)内の１箇所にだけ形成されていてもよい。
(１)　コンデンサ素子
(11)　第１電極層
(12)　第２電極層
(13)　誘電体層
(２)　絶縁基板
(20)　絶縁基材
(31)　第１導電ビア
(32)　第２導電ビア
(33)　第３導電ビア
(41)　グランド端子
(42)　電源端子
(８)　素子添付シート
(80)　キャリアシート
(81)　所定領域

Claims (6)

  1. 　第１電極層と第２電極層との間に誘電体層が介在したコンデンサ素子において、前記第１電極層は、第２電極層側の表面の一部が該第２電極層によって覆われ、前記第１電極層が金属箔により形成される一方、前記第２電極層が金属薄膜又は金属箔により形成されていることを特徴とするコンデンサ素子。
  2. 　前記第１電極層には、第２電極層側の表面の複数箇所に前記誘電体層を介して第２電極層が設けられており、該複数箇所に設けられた第２電極層は互いに離間している請求項１に記載のコンデンサ素子。
  3. 　第１電極層と第２電極層との間に誘電体層が介在したコンデンサ素子と、絶縁基板とを具え、該絶縁基板内にコンデンサ素子を埋設することにより絶縁基板にコンデンサ素子が内蔵されたコンデンサ内蔵基板において、
    　前記コンデンサ素子の第１電極層は、第２電極層側の表面の一部が該第２電極層によって覆われ、前記第１電極層が金属箔により形成される一方、前記第２電極層が金属薄膜又は金属箔により形成されており、前記絶縁基板には、前記第１電極層の第２電極層側の表面の内、該第２電極層によって覆われていない領域に電気的に接続された第１導電ビアと、前記第２電極層の第１電極層とは反対側の表面に電気的に接続された第２導電ビアとが形成され、両導電ビアは、前記絶縁基板の表面の内、前記コンデンサ素子の第２電極層側の表面領域に向けて延び、該表面領域に両導電ビアの先端部が露出していることを特徴とするコンデンサ内蔵基板。
  4. 　前記絶縁基板には更に、前記第１電極層の第２電極層とは反対側の表面に電気的に接続された第３導電ビアが形成されており、該第３導電ビアは、前記絶縁基板の表面の内、前記コンデンサ素子の第１電極層側の表面領域に向けて延び、該表面領域に第３導電ビアの先端部が露出している請求項３に記載のコンデンサ内蔵基板。
  5. 　前記絶縁基板には、前記第１電極層の第２電極層側の表面の内、該第２電極層によって覆われていない領域上の複数箇所に前記第１導電ビアが形成されると共に、前記第２電極層の第１電極層とは反対側の表面上の複数箇所に前記第２導電ビアが形成されている請求項３又は請求項４に記載のコンデンサ内蔵基板。
  6. 　前記コンデンサ素子の第１電極層には、第２電極層側の表面の複数箇所に前記誘電体層を介して第２電極層が設けられており、該複数箇所に設けられた第２電極層は互いに離間している請求項３乃至請求項５の何れかに記載のコンデンサ内蔵基板。
PCT/JP2010/071974 2010-01-15 2010-12-08 コンデンサ素子及びコンデンサ内蔵基板 Ceased WO2011086795A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-007410 2010-01-15
JP2010007410A JP2013062264A (ja) 2010-01-15 2010-01-15 コンデンサ素子及びコンデンサ内蔵基板

Publications (1)

Publication Number Publication Date
WO2011086795A1 true WO2011086795A1 (ja) 2011-07-21

Family

ID=44304086

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/071974 Ceased WO2011086795A1 (ja) 2010-01-15 2010-12-08 コンデンサ素子及びコンデンサ内蔵基板

Country Status (2)

Country Link
JP (1) JP2013062264A (ja)
WO (1) WO2011086795A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730258A (ja) * 1993-07-13 1995-01-31 Ngk Spark Plug Co Ltd キャパシタ内蔵多層配線基板とその製造方法
JPH0923066A (ja) * 1995-07-04 1997-01-21 Murata Mfg Co Ltd コンデンサ内蔵基板
JPH1126943A (ja) * 1997-06-30 1999-01-29 Kyocera Corp 多層配線基板およびその製造方法
JP2008130722A (ja) * 2006-11-20 2008-06-05 Matsushita Electric Ind Co Ltd 固体電解コンデンサ内蔵回路基板とその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730258A (ja) * 1993-07-13 1995-01-31 Ngk Spark Plug Co Ltd キャパシタ内蔵多層配線基板とその製造方法
JPH0923066A (ja) * 1995-07-04 1997-01-21 Murata Mfg Co Ltd コンデンサ内蔵基板
JPH1126943A (ja) * 1997-06-30 1999-01-29 Kyocera Corp 多層配線基板およびその製造方法
JP2008130722A (ja) * 2006-11-20 2008-06-05 Matsushita Electric Ind Co Ltd 固体電解コンデンサ内蔵回路基板とその製造方法

Also Published As

Publication number Publication date
JP2013062264A (ja) 2013-04-04

Similar Documents

Publication Publication Date Title
US9247646B2 (en) Electronic component built-in substrate and method of manufacturing the same
KR100673860B1 (ko) 임베디드 인쇄회로기판 제작방법
TWI413475B (zh) 電氣結構製程及電氣結構
EP2592915A1 (en) Laminated wiring board and manufacturing method for same
CN112992504B (zh) 电子部件
US20140085833A1 (en) Chip packaging substrate, method for manufacturing same, and chip packaging structure having same
JP4930655B2 (ja) 信号線路及びその製造方法
CN108811319A (zh) 电子部件及其制造方法
CN108389701B (zh) 柔性电感器
US11617270B2 (en) Method of manufacturing a double-sided laminate including dry milling a conductive trace pattern and providing a cover layer with precut access holes that expose the trace pattern
US7338892B2 (en) Circuit carrier and manufacturing process thereof
CN103124468A (zh) 金属基覆铜层压板和使用其制造金属芯印刷电路板的方法
TWI578864B (zh) Base board for built-in parts and method of manufacturing the same
JP6673304B2 (ja) 多層基板
CN109950017B (zh) 电子部件以及电子部件的制造方法
WO2011086797A1 (ja) コンデンサ内蔵基板の製造方法
WO2011086796A1 (ja) コンデンサ内蔵基板の製造方法
WO2011086795A1 (ja) コンデンサ素子及びコンデンサ内蔵基板
WO2011118308A1 (ja) コンデンサ素子、コンデンサ内蔵基板、素子シート、及びこれらの製造方法
WO2018163859A1 (ja) 多層基板、電子機器および多層基板の製造方法
JP2009289789A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
CN209676640U (zh) 多层基板
JP2015204379A (ja) プリント配線板
KR101154352B1 (ko) 임베디드 인쇄회로기판용 부재 및 그 제조 방법 및 임베디드 인쇄회로기판용 부재를 이용한 임베디드 인쇄회로기판 제조 방법
JP2011049379A (ja) 電子部品およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10843150

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10843150

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP