[go: up one dir, main page]

WO2011071198A1 - Transistor, and organic electroluminescent display device and flat panel display device comprising the transistor - Google Patents

Transistor, and organic electroluminescent display device and flat panel display device comprising the transistor Download PDF

Info

Publication number
WO2011071198A1
WO2011071198A1 PCT/KR2009/007371 KR2009007371W WO2011071198A1 WO 2011071198 A1 WO2011071198 A1 WO 2011071198A1 KR 2009007371 W KR2009007371 W KR 2009007371W WO 2011071198 A1 WO2011071198 A1 WO 2011071198A1
Authority
WO
WIPO (PCT)
Prior art keywords
holes
electrode
wiring pattern
hole
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2009/007371
Other languages
French (fr)
Korean (ko)
Inventor
주상현
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industry Academic Cooperation Foundation of Kyonggi University
Original Assignee
Industry Academic Cooperation Foundation of Kyonggi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industry Academic Cooperation Foundation of Kyonggi University filed Critical Industry Academic Cooperation Foundation of Kyonggi University
Priority to PCT/KR2009/007371 priority Critical patent/WO2011071198A1/en
Publication of WO2011071198A1 publication Critical patent/WO2011071198A1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441Interconnections, e.g. scanning lines
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections

Definitions

  • the present invention relates to a transistor, an organic electroluminescent display and a flat panel display including the same.
  • a thin film transistor is a semiconductor device in which a channel region through which holes or electrons can flow is formed by doping p-type or n-type impurities in a source region and a drain region and applying a predetermined voltage to a gate electrode.
  • the thin film transistor is widely used as a switching element or driving element of various flat panel display devices such as an active matrix liquid crystal display device and an organic electroluminescent display device.
  • a flat panel display a liquid crystal display (LCD) and an organic light emitting display (OLED) are commercially available.
  • the substrate, the wiring pattern formed on the substrate, and the thin film transistor should have flexible characteristics.
  • the wiring pattern and the thin film transistor are formed of a plate-shaped metal wiring or an insulating film, and the metal wiring or the insulating film is inferior in flexibility. Therefore, current flat panel display devices have low flexibility, and thus there is a limit to use them as flexible flat panel display devices.
  • An object of the present invention is to provide a transistor capable of preventing a wiring pattern from being broken or an insulating layer broken when flexible, bent or folded, and an organic light emitting display device and a flat panel display device including the same.
  • a flexible organic light emitting display device includes a scan line in which a plurality of through holes are spaced in a length direction of a wiring pattern, and a plurality of through holes are formed in a length direction of a wiring pattern. And a pixel electrically connected to the data line and the scan line and the data line and selected by the scan signal applied from the scan line and emitting light at a brightness according to the data signal applied from the data line.
  • the flexible organic light emitting display device may further include a first power supply voltage line configured to supply a first power supply voltage to the pixel, and a plurality of through holes spaced apart in a length direction of a wiring pattern.
  • the flexible organic light emitting display device may further include a second power supply voltage line to supply a second power supply voltage to the pixel, and a plurality of through holes spaced apart in a length direction of a wiring pattern.
  • the pixel of the flexible organic light emitting display device may include a switching transistor having a first electrode electrically connected to the data line, and a control electrode electrically connected to the scan line, and electrically connected between the switching transistor and the first power voltage line.
  • an organic electroluminescent device electrically connected between the second electrode and the second power voltage line.
  • the driving transistor of the flexible organic light emitting display device corresponds to the control electrode, and includes a gate electrode which determines whether to operate the transistor according to a signal formed on a substrate and covers an upper portion of the gate electrode. And a data electrode corresponding to the first electrode and formed on the gate insulating layer and electrically connected to the first power voltage line, and corresponding to the second electrode and formed on the gate insulating layer to form the organic electroluminescence. And a source electrode electrically connected to the device.
  • the data electrode and the source electrode of the flexible organic light emitting display device may be electrically connected by a nanowire layer formed of nanowires.
  • a plurality of through holes may be formed in the data electrode, the source electrode, and the gate electrode.
  • a plurality of through holes may be formed in the gate insulating layer.
  • the through hole may be formed in at least one planar shape having a circular shape or a square shape and arranged along the width direction of the wiring pattern.
  • the through hole may have an elliptical shape or a rectangular shape having a planar shape, and at least two through holes arranged to form a diagonal line with respect to the longitudinal direction of the wiring pattern.
  • the through hole may have an elliptical shape or a rectangular shape in a planar shape, and at least two first through holes arranged to form diagonal lines with respect to a length direction of the wiring pattern, and a plurality of holes arranged in parallel with the length direction of the wiring pattern. It may comprise a second through hole of.
  • the wiring pattern may include a main pattern having a through hole formed therein and an auxiliary pattern formed of a material having a lower electrical resistance than the main pattern on at least one surface of the main pattern. Furthermore, the auxiliary pattern can be formed to have a width smaller than the width (W b1) between the through hole and the side in which the main pattern width (W a).
  • the transistor of the present invention is formed on an upper portion of a substrate, a gate electrode having a plurality of holes formed therein, a gate insulating film formed so as to cover an upper circumferential substrate on which the gate electrode is formed, and an upper portion of the gate insulating film. It is formed to cover one side and the data electrode is formed to cover the other side of the upper portion in the gate insulating film, a plurality of holes formed, and comprises a source electrode connected to the data electrode and the nano-wire, the plurality of through holes are formed Can be. In addition, a plurality of through holes may be formed in the gate insulating layer.
  • the data electrode, the source electrode, and the gate electrode include a main pattern in which a plurality of through holes are formed, and an auxiliary pattern in which at least one surface of the main pattern is formed of a material having a lower electrical resistance than the main pattern. It may be formed to include. Furthermore, the auxiliary pattern can be formed to have a width smaller than the width (W b1) between the through hole and the side in which the main pattern width (W a).
  • At least one through hole may have a circular shape or a square shape, and may be formed along the width direction of the wiring pattern.
  • the through hole may have an elliptical shape or a rectangular shape having a planar shape, and at least two through holes arranged to form a diagonal line with respect to the longitudinal direction of the wiring pattern.
  • the through hole may have an elliptical shape or a rectangular shape in a planar shape, and at least two first through holes arranged to form diagonal lines with respect to a length direction of the wiring pattern, and a plurality of holes arranged in parallel with the length direction of the wiring pattern. It may be formed including a second through hole of.
  • the flat panel display of the present invention may be formed including the transistor as described above.
  • the flat panel display may be a liquid crystal display or an organic light emitting display.
  • a plurality of through holes are formed in the gate electrode, the source electrode, and the drain electrode to be flexible, and the wire pattern can be prevented from being broken or damaged when bent or folded.
  • the organic light emitting display device and the flat panel display device according to the present invention include a flexible transistor, and a plurality of through holes are formed in the wiring pattern and the insulating layer to be flexible, and the wiring pattern is broken or the insulating layer is broken when bent or folded. Can be prevented.
  • FIG. 1 is a block diagram of a flexible organic light emitting display device according to an exemplary embodiment of the present invention.
  • FIG. 2 is a circuit diagram of a pixel circuit of the flexible organic light emitting display device of FIG. 1.
  • 3 to 5 are plan views and cross-sectional views according to an exemplary embodiment of the configuration of the pixel circuit of FIG. 1.
  • 6 to 7 are plan views and cross-sectional views according to other exemplary embodiments of the pixel circuit of FIG. 1.
  • FIG. 8 to 13 illustrate a plan view of a wiring pattern according to another exemplary embodiment of the present invention.
  • FIG. 14 is a plan view of a wiring pattern according to another exemplary embodiment of the present invention.
  • FIG. 16 is a cross-sectional view corresponding to FIG. 15 of a wiring pattern according to another exemplary embodiment of the present invention.
  • FIG. 17 illustrates a bending test result for a wiring pattern according to the example of FIG. 10.
  • a flat panel display including a transistor according to an exemplary embodiment of the present invention will be described.
  • an organic electroluminescent display which is one of flat panel displays, will be described.
  • the flat panel display of the present invention includes a liquid crystal display device. That is, the transistor according to the embodiment of the present invention can be applied to the liquid crystal display device.
  • the liquid crystal display is well known to those skilled in the art, a detailed description thereof will be omitted.
  • the liquid crystal display can be easily implemented from the viewpoint of those skilled in the art. That is, the configuration of the wiring pattern and the transistor necessary for the flexible implementation of the organic EL device described below may be easily implemented in the liquid crystal display device.
  • FIG. 1 a configuration of a flexible organic light emitting display device according to the present invention is shown as a block diagram.
  • the flexible organic electroluminescent display 10 may include a scan driver 100, a data driver 200, and an organic electroluminescent display panel (hereinafter, the panel 300). Meanwhile, the organic light emitting display device 10 described below is an example to which a transistor according to an exemplary embodiment of the present invention is applied, and may have a different structure.
  • the scan driver 100 may sequentially supply a scan signal to the panel 300 through a plurality of scan lines Scan [1], Scan [2],..., Scan [n].
  • the data driver 200 may supply a data signal to the panel 300 through a plurality of data lines Data [1], Data [2], ..., Data [m].
  • the panel 300 includes a plurality of scan lines Scan [1], Scan [2], ..., Scan [n] arranged in a row direction, and a plurality of data lines Data [1] arranged in a column direction.
  • Data [2], ..., Data [m] and the plurality of scan lines Scan [1], Scan [2], ..., Scan [n] and the plurality of data lines Data [1], Data [ 2], ..., Data [m] may include a pixel circuit 310 (Pixel).
  • the plurality of scan lines Scan [1], Scan [2],..., Scan [n] are arranged at a predetermined distance apart in the row direction, and the pixel circuits 310 arranged in the row direction have the same scan line Scan [1]. ], Scan [2], ..., Scan [n]).
  • the data lines Data [1], Data [2], ..., Data [m] are arranged at a predetermined distance apart in the column direction, and the pixel circuits 310 arranged in the column direction have the same data line. (Data [1], Data [2], ..., Data [m]).
  • the pixel circuit 310 may be formed in a pixel area defined by two neighboring scan lines and two neighboring data lines.
  • a scan signal may be supplied from the scan driver 100 to the scan lines Scan [1], Scan [2], ..., Scan [n], and the data lines Data [1]. ], Data [2], ..., Data [m]) may be supplied with a data signal from the data driver 200.
  • FIG. 2 a circuit diagram of a pixel circuit of the flexible organic light emitting display device of FIG. 1 is illustrated.
  • the pixel circuit 310 of the flexible organic light emitting display device 10 includes a scan line 320, a data line 330, and a first power voltage line. (VDD Line) 340, second power supply voltage line (VSS Line) 350, switching transistor (T1) 360, capacitive element (Cst) 370, driving transistor (T2) 380 and organic electric field And a light emitting device (OLED) 390.
  • VDD Line second power supply voltage line
  • VSS Line second power supply voltage line
  • switching transistor (T1) 360 switching transistor
  • Cst capacitive element
  • driving transistor T2
  • OLED organic electric field And a light emitting device 390.
  • the pixel circuit 310 is an exemplary embodiment, and various pixel circuits may be applied to the flexible organic light emitting display device.
  • a plurality of through holes may be formed in the wiring patterns constituting the scan line 320, the data line 330, the first power voltage line 340, and the second power voltage line 350. Therefore, when the pixel circuit 310 is bent, the through hole absorbs the stress caused by the bend to prevent the wiring patterns from being broken or damaged.
  • the through holes formed in the scan line 320, the data line 330, the first power voltage line 340, and the second power voltage line 350 are divided into first and fourth holes, respectively.
  • the scan line 320 supplies a scan signal for selecting the organic electroluminescent element 390 to emit light to the control electrode of the switching transistor 360.
  • the scan line 320 may be electrically connected to the scan driver 100 (see FIG. 1) that generates the scan signal.
  • the data line 330 supplies a data signal proportional to light emission luminance to the first electrode of the capacitive element 370 and the control electrode of the driving transistor 380.
  • the data line 330 may be electrically connected to the data driver 200 (see FIG. 1) that generates the data signal.
  • the first power supply voltage line 340 allows a first power supply voltage to be supplied to the organic light emitting diode 390 through the driving transistor 380.
  • the second power supply voltage line 350 allows a second power supply voltage to be supplied to the organic light emitting element 390.
  • a first electrode (a drain electrode or a source electrode) is electrically connected to the data line 330
  • a second electrode (a source electrode or a drain electrode) is a control electrode of the driving transistor 380.
  • Gate electrode and a control electrode may be electrically connected to the scan line 320.
  • a first electrode is electrically connected between a second electrode of the switching transistor 360 and a control electrode of the driving transistor 380, and the second electrode is formed of the first electrode of the driving transistor 380.
  • the first electrode may be electrically connected to the first power voltage line 340.
  • the capacitive element 370 stores a voltage corresponding to a difference between voltages applied to the first electrode and the second electrode.
  • a first electrode is electrically connected between the first power voltage line 340 and a second electrode of the capacitive element 370, and the second electrode of the organic light emitting element 390 is formed.
  • the anode may be electrically connected to the anode
  • a control electrode may be electrically connected to the second electrode of the switching transistor 360.
  • an anode is electrically connected to the second electrode of the driving transistor 380, and a cathode is electrically connected to the second power voltage line 350.
  • the organic EL device 390 emits light at a predetermined brightness by a current controlled by the driving transistor 380.
  • the organic EL device 390 includes an emission layer EML, and the emission layer EML may be any one selected from a fluorescent material, a phosphorescent material, a mixture thereof, and an equivalent thereof. However, the material or type of the emission layer EML is not limited thereto.
  • the light emitting layer EML may be any one selected from a red light emitting material, a green light emitting material, a blue light emitting material, a mixture thereof, and an equivalent thereof, but is not limited thereto.
  • FIG. 3 a plan view according to an exemplary embodiment of the configuration of the pixel circuits of FIGS. 1 and 2 is illustrated.
  • FIG. 4 a cross-sectional view of AA of FIG. 3 is illustrated.
  • the pixel circuit 310 includes a scan line 320, a data line 330, a first power voltage line 340, a second power voltage line 350, and a switching transistor 360. , A capacitive element 370, a driving transistor 380, and an organic electroluminescent element 390.
  • the connection relationship between the components of the pixel circuit 310 is as shown in the circuit diagram of the pixel circuit 310 of FIG. 2.
  • the pixel circuit 310 may further include a switching transistor, a capacitive element, a driving transistor, and the like for improving the characteristics of the pixel circuit 310.
  • the scan line 320 is formed in a wiring pattern extending in one direction and is formed of a metal electrode or a transparent electrode.
  • one direction in which the scan line 320 extends, as described with reference to FIG. 3, means a row direction.
  • the scan lines 320 are formed by being arranged in a plurality of rows.
  • the scan line 320 sequentially applies a scan signal to the pixel circuit 310. More specifically, the scan line 320 is electrically connected to the control electrode of the switching transistor 360 of the pixel circuit 310 to apply a scan signal to the switching transistor 360.
  • the scan line 320 includes a plurality of first holes 322 spaced apart from each other in a longitudinal direction extending in one direction.
  • the first hole 322 is formed through the upper surface of the scan line 320 to the lower surface.
  • the first hole 322 is formed so that the planar shape is a circle.
  • the first hole 322 partially reduces the cross-sectional area of the width direction perpendicular to the length direction of the scan line 320 in the wiring pattern of the scan line 320. Therefore, the scan line 320 is formed repeatedly in a region having a large cross-sectional area and a small region along the longitudinal direction.
  • the region where the first hole 322 is formed absorbs the stress applied to the scan line 320 by bending.
  • the scan line 320 becomes more flexible, and the wire pattern is prevented from being broken or damaged when bent in one direction.
  • the width of the scan line 320 is relatively small, the degree of bending becomes small when the width is bent in the width direction so that the stress is relatively small. Accordingly, the scan line 320 is less likely to have a broken or damaged wiring pattern.
  • the first hole 322 has a diameter smaller than that of the scan line 320.
  • the first hole 322 is formed such that its diameter has a size of 50 to 80% based on the width of the scan line 320. If the diameter of the first hole 322 is too large, the strength of the scan line 320 may be weakened, and thus the wiring pattern may be broken when bending occurs. In addition, when the diameter of the first hole 322 is too small, when the bending occurs, the wiring pattern may be broken due to insufficient stress absorption.
  • the data line 330 is formed in a wiring pattern extending in one direction and is formed of a metal electrode or a transparent electrode.
  • a metal electrode or a transparent electrode is formed to intersect the scan line 320.
  • the data line 330 sequentially applies a data signal to the pixel circuit 310 arranged in a plurality of columns. More specifically, the data line 330 is electrically connected to the first electrode of the switching transistor 360 to supply a data signal to the driving transistor 380 and the capacitive element 370 through the switching transistor 360. Is authorized.
  • the data lines 330 are formed with a plurality of second holes 332 spaced apart from each other in a length direction that extends.
  • the second hole 332 is formed through the upper surface of the data line 330 to the lower surface.
  • the second hole 332 is formed so that the planar shape is a circle.
  • the second hole 332 partially reduces the cross-sectional area of the width direction perpendicular to the length direction of the data line 330 in the wiring pattern of the data line 330. Therefore, the data line 330 has a large cross-sectional area and a small area repeatedly formed along the longitudinal direction.
  • the second hole 332 has a diameter smaller than that of the data line 330.
  • the second hole 322 is preferably formed to have a diameter of 50 to 80% based on the width of the data line 330. If the diameter of the second hole 332 is too large, the strength of the data line 330 may be weakened, and thus the wiring pattern may be broken when bending occurs. In addition, when the diameter of the second hole 332 is too small, when the bending occurs, the wiring pattern may be broken because the stress cannot be properly absorbed.
  • the second hole may not be formed in an intersection area where the scan line 320 and the data line 330 cross each other.
  • the scan line 320 and the data line 330 may be shorted.
  • the first power voltage line 340 is formed in a wiring pattern extending in one direction.
  • one direction in which the first power supply voltage line 340 extends means a column direction.
  • the first power voltage line 340 may be arranged in a row direction or a column direction so as to be connected to n x m pixel circuits arranged in the organic light emitting display panel 300 (see FIG. 1).
  • the first power supply voltage line 340 applies a first power source to the first electrode of the driving transistor 380 of the pixel circuit 310.
  • the first power voltage line 340 is formed with a plurality of third holes 342 spaced apart from each other along a length direction that extends.
  • the third hole 342 is formed by penetrating from the upper surface of the first power voltage line to the lower surface.
  • the third hole 342 is formed so that a planar shape forms a circle.
  • the third hole 342 partially reduces the cross-sectional area in the width direction perpendicular to the length direction of the first power voltage line in the wiring pattern of the first power voltage line. Therefore, the first power supply voltage line is repeatedly formed with a large cross-sectional area and a small region along the longitudinal direction.
  • the third hole 342 has a diameter smaller than that of the first power voltage line.
  • the third hole 342 is preferably formed to have a diameter of 50 to 80% based on the width of the first power voltage line. If the diameter of the third hole 342 is too large, the strength of the first power voltage line may be weakened, and thus the wiring pattern may be broken when bending occurs. In addition, when the diameter of the third hole 342 is too small, the wiring pattern may be broken because stress is not properly absorbed when bending occurs.
  • the third hole 342 may not be formed in an intersection area where the scan line 320 and the first power voltage line cross each other. When the third hole 342 is formed in the crossing area, the scan line 320 may be shorted to the first power voltage line 340 through the third hole 342.
  • the second power voltage line 350 is formed in a wiring pattern extending in one direction.
  • one direction in which the second power supply voltage line 350 extends means a row direction.
  • the second power voltage line 350 may be arranged in a row direction or a column direction so as to be connected to n x m pixel circuits 310 arranged in the organic light emitting display panel 300 (see FIG. 1).
  • the second power supply voltage line 350 applies a second voltage to a cathode of the organic light emitting diode of the pixel circuit 310.
  • the second power voltage line 350 is formed by separating a plurality of fourth holes 352 along a length direction, which is one direction in which the second power voltage line 350 extends.
  • the fourth hole 352 is formed to penetrate from the upper surface of the second power voltage line 350 to the lower surface.
  • the fourth hole 352 is formed so that the planar shape is a circle.
  • the fourth hole 352 partially reduces the cross-sectional area of the width direction perpendicular to the length direction of the second power voltage line 350 in the wiring pattern of the second power voltage line 350. Therefore, the second power supply voltage line 350 is formed in a region with a large cross-sectional area and a small region repeatedly along the longitudinal direction.
  • the fourth hole 352 has a diameter smaller than that of the second power voltage line 350.
  • the fourth hole 352 is preferably formed to have a diameter of 50 to 80% based on the width of the second power voltage line 350. If the diameter of the fourth hole 352 is too large, the strength of the second power voltage line 350 may be weakened, and thus the wiring pattern may be broken when bending occurs. In addition, when the diameter of the fourth hole 352 is too small, the wiring pattern may be broken because stress is not properly absorbed when bending occurs.
  • the fourth hole 342 may not be formed in an intersection area where the data line 330 or the first power voltage line crosses each other. When the fourth hole 352 is formed in the crossing area, the scan line 320 and the first power voltage line may be shorted.
  • the switching transistor 360 may include a gate electrode, a gate insulating film, a drain electrode, and a source electrode.
  • the configuration of the switching transistor 360 is the same as that of the driving transistor 380, and will be described in detail in the configuration of the driving transistor 380 illustrated in the cross-sectional view of FIG. 4.
  • a first electrode (not shown) and a second electrode (not shown) may be sequentially formed on the substrate 311, and an insulating layer may be formed between the first electrode and the second electrode. Not shown) may be formed. Since the capacitive element 370 is a general element used in an organic electroluminescent display, a detailed description of the overall structure is omitted here.
  • the driving transistor 380 includes a substrate 311, a gate electrode 312 as a control electrode, a gate insulating layer 313, a source electrode 314 as a first electrode, and a rain electrode as a second electrode. And a nanowire layer 316 connecting the source electrode 314 and the drain electrode 315 to each other.
  • the driving transistor 380 may be formed in the shape of a transistor having a gate disposed thereon.
  • the gate electrode 312 may be formed as a wiring pattern by depositing and patterning a gate electrode forming material on the substrate 311.
  • the gate insulating layer 313 is formed to cover all of the gate electrodes 312. In addition, the gate insulating layer 313 may be formed to cover a portion of the gate electrode 312 and the substrate 311 around the outer edge of the gate electrode 312. In the gate insulating layer 313, an insulating film such as an oxide film or a nitride film may be formed in a single layer or a plurality of layers.
  • the source electrode 314 is formed to cover one side of the upper portion of the gate insulating layer 313.
  • the source electrode 314 is formed to be electrically connected to the first power voltage line 340.
  • the drain electrode 315 is formed to cover the other side of the upper portion of the gate insulating layer 313.
  • the drain electrode 315 is formed to correspond to the source electrode 314.
  • the drain electrode 315 is formed to be electrically connected to an anode of the organic EL device 390.
  • the nanowire layer 316 is formed of at least one nanowire, and is formed to cross the gate electrode 312 on the gate insulating layer 313.
  • the nanowire layer 316 electrically connects the drain electrode 315 and the source electrode 314.
  • the nanowire layer 316 operates as a channel region between the drain electrode 315 and the source electrode 314. Since the driving transistor 380 has a relatively long channel region formed by nanowires, the driving transistor 380 is more flexible.
  • the nanowires are made of an oxide having a wild band gap and made of a material such as ZnO, In 2 O 3 , SnO 2 .
  • the nanowires may be made of a material such as Ge, In 2 Se 3 , GeTe, GeSb.
  • the nanowires are formed to have a diameter of several tens of nm to several hundred nm.
  • the nanowires are formed to have a length of several um to several tens of um.
  • the organic EL device 390 has a structure of an anode, an organic thin film, and a cathode, which are transparent electrodes.
  • the organic thin film has a multilayer structure including an emission layer (EML), an electron transport layer (ETL), and a hole transport layer (HTL) to improve the light emission efficiency by improving the balance between electrons and holes. It may also comprise a separate electron injecting layer (EIL) and a hole injecting layer (HIL) layer.
  • the pixel circuit 310 has a plurality of holes arranged in the length direction of the scan line 320, the data line 330, the first power voltage line 340, and the second power voltage line 350. 10) can be formed more flexible. In the pixel circuit 310, since holes are formed in the wiring pattern, the wiring pattern may be prevented from being broken or damaged when the substrate is bent.
  • FIG. 6 a plan view according to another exemplary embodiment of the configuration of the pixel circuit of FIG. 1 is illustrated.
  • FIG. 7 a cross-sectional view of B-B of FIG. 6 is illustrated.
  • the pixel circuit 410 may include a scan line 320, a data line 330, a first power voltage line 340, and a second power voltage line VSS line (not shown in FIG. 5). Reference), a switching transistor (T1) 460, a capacitive element (Cst) 370, a driving transistor (T2) 480, and an organic light emitting element (OLED) 390.
  • the connection relationship between the components of the pixel circuit 410 is the same as the pixel circuit 310 illustrated in FIG. 2.
  • the pixel circuit 410 is the same as the pixel circuit 310 illustrated in FIGS. 3 to 5 except for the switching transistor 460 and the driving transistor 480.
  • the pixel circuit 410 will be described below with a different part from the pixel circuit 310 shown in FIGS. 3 to 5.
  • the pixel circuit 410 uses the same reference numerals for the same elements as those of the pixel circuit 310 shown in FIGS. 3 to 5, and a detailed description thereof will be omitted.
  • the pixel circuit 410 has through holes formed in the switching transistor 460 and the driving transistor 480 in addition to the scan line 320, the data line 330, the first power voltage line 340, and the second power voltage line.
  • the through-holes formed in the switching transistor 460 and the driving transistor 480 are divided into fifth to eighth holes, respectively.
  • the switching transistor 460 includes a substrate 311, a gate electrode 412, a gate insulating layer 413, a source electrode 414, and a drain electrode 415.
  • the switching transistor 460 may be formed in a transistor shape in which a gate electrode is disposed above, and the switching transistor 460 is not limited to the shape of the switching transistor.
  • the gate electrode 412 may be formed by depositing and patterning a gate electrode forming material on the substrate 311.
  • the gate electrode 312 includes a plurality of fifth holes 412a which are formed to penetrate from an upper surface to a lower surface.
  • the fifth hole 412a is formed such that a planar shape forms a circle.
  • the fifth hole 412a is formed to have an appropriate diameter according to the area of the gate electrode 412.
  • the fifth hole 412a is preferably formed to have a size smaller than 80% based on the width in the longitudinal direction of the gate electrode.
  • the fifth hole 412a may be formed to have the same size as any one of the first hole 322 to the fourth hole 352.
  • the fifth hole 412a is formed in an appropriate number according to the area of the gate electrode 412.
  • the gate insulating layer 413 is formed to cover all of the gate electrodes 412.
  • the gate insulating layer 413 may be formed to cover a portion of the substrate 411 on the outer circumference of the gate electrode 412 and the gate electrode 412.
  • the gate insulating film 413 may be formed of an insulating film such as an oxide film or a nitride film, and may be formed in a single layer or a plurality of layers.
  • the gate insulating layer 413 includes a plurality of sixth holes 413a which are formed to penetrate from an upper surface to a lower surface.
  • the sixth hole 413a is formed such that a planar shape forms a circle.
  • the sixth hole 413a is formed to have an appropriate diameter according to the area of the gate insulating film 413.
  • the sixth hole 413a is formed in an appropriate number depending on the area of the gate insulating film 413.
  • the sixth hole 413a may be formed to have the same size as the fifth hole 412a.
  • the sixth hole 413a may not be formed in the gate insulating layer 413 formed on the gate electrode 412. This is to prevent the source electrode 414 and the drain electrode 415 formed on the gate insulating layer 413 from being short-circuited with the gate electrode 412.
  • the source electrode 414 is formed to cover one side of the upper portion of the gate insulating layer 413.
  • the source electrode 414 includes a plurality of seventh holes 414a formed to penetrate from an upper surface to a lower surface.
  • the seventh hole 414a is formed such that a planar shape forms a circle.
  • the seventh hole 414a is formed to have an appropriate diameter according to the area of the source electrode 414.
  • the seventh hole 414a may be formed to have the same size as any one of the first hole 322 to the fourth hole 352.
  • the seventh hole 414a may be formed in an appropriate number according to the area of the source electrode 414.
  • the drain electrode 415 is formed on the other side of the gate insulating layer 413 so as to correspond to the source electrode 414 formed on the upper side of the gate insulating layer 413.
  • the drain electrode 415 includes a plurality of eighth holes 415a formed to penetrate from an upper surface to a lower surface.
  • the eighth hole 415a is formed such that a planar shape forms a circle.
  • the eighth hole 415a is formed to have an appropriate diameter according to the area of the drain electrode 415.
  • the eighth hole 415a may be formed to have the same size as the seventh hole 414a.
  • the eighth hole 415a may be formed in an appropriate number according to the area of the drain electrode 415.
  • the driving transistor 480 is formed of the same component as the switching transistor 460, a detailed description of the components of the driving transistor 480 will be omitted.
  • the pixel circuit 410 includes a scan line 320, a data line 330, a first power voltage line 340, a second power voltage line, and a gate electrode and a gate which are components of the switching transistor 460 and the driving transistor 480.
  • a plurality of through holes are formed in the insulating film, the source electrode, and the drain electrode. Therefore, the flexible organic light emitting display device including the pixel circuit 410 may be formed to be more flexible. That is, when the flexible organic light emitting display device is bent, each component of the pixel circuit 410 may be prevented from being cut off or damaged.
  • FIG. 8 to 13 illustrate a plan view of a wiring pattern according to another exemplary embodiment of the present invention.
  • the wiring pattern refers to a wiring pattern of scan lines, data lines, first power voltage lines, and second power voltage lines, which are various wiring electrodes included in the flat panel display device as described above.
  • the wiring pattern refers to a wiring pattern of the data electrode, the source electrode, and the gate electrodes constituting the switching transistor and the driving transistor. Therefore, in the following description, the scan line 320, the data line 330, the first power voltage line 340, the second power voltage line 350, and the switching transistor 360 and the electrodes of the driving transistor 380 are distinguished. Commonly referred to as wiring pattern without. In addition, it demonstrates centering on the through-hole formed in a wiring pattern below.
  • the through hole described below includes the scan line 320, the data line 330, the first power voltage line 340, the second power voltage line 350, and the switching constituting the pixel circuit illustrated in FIGS. 3 to 5.
  • the transistor 360 and the driving transistor 380 may be applied without distinction.
  • the wiring pattern 510 includes a through hole 510a.
  • the through hole 510a is formed to have a planar shape in a circular shape, and includes at least two holes formed in the width direction of the wiring pattern 510.
  • the through hole 510a is preferably formed of at least five holes according to the width of the wiring pattern 510.
  • the through hole 510a is formed to penetrate through the upper surface of the wiring pattern to the lower surface. Therefore, the through holes 510a are formed by arranging a plurality of holes in a line in the width direction of the wiring pattern 510.
  • the wiring patterns 510 are made flexible while minimizing a decrease in the cross-sectional area of the wiring patterns 510. Since the reduction of the cross-sectional area is minimized than the case in which the wiring pattern 510 is formed in one circular shape as a whole, the electrical resistance of the wiring pattern 510 itself is not increased.
  • the wiring pattern 520 includes a through hole 520a.
  • the through hole 520a is formed to have a square shape in a planar shape, and includes at least two holes formed in the width direction of the wiring pattern 520.
  • the through hole 520a is preferably formed of at least five holes according to the width of the wiring pattern 520.
  • the through hole 520a penetrates from the upper surface of the wiring pattern to the lower surface. Accordingly, the through holes 520a are formed by arranging a plurality of holes in a line in the width direction of the wiring pattern 520.
  • the wiring patterns 520 are made flexible while minimizing a decrease in the cross-sectional area of the wiring patterns 520. Since the reduction of the cross-sectional area is minimized as compared with the case in which the wiring pattern 520 is formed in one rectangular shape as a whole, the electrical resistance of the wiring pattern 520 itself is not increased.
  • the wiring pattern 530 includes a through hole 530a.
  • the through hole 530a is formed such that a planar shape is an elliptic shape. That is, the through hole 530a is formed in a shape in which a circle extends in the longitudinal direction of the wiring pattern 530.
  • the through hole 530a is formed to include at least one hole formed in the width direction of the wiring pattern 530.
  • the through hole 530a is preferably formed of at least five holes according to the width of the wiring pattern 530.
  • the through hole 530a penetrates from an upper surface of the wiring pattern 530 to a lower surface thereof.
  • the through holes 530a are formed by arranging a plurality of holes in a line in the width direction of the wiring pattern 530. As the number of through holes 530a increases, the wiring patterns 530 are made flexible while minimizing a decrease in the cross-sectional area of the wiring patterns 530.
  • the wiring pattern 540 includes a through hole 540a.
  • the through hole 540a is formed to have an elliptical shape with a planar shape. More specifically, the through hole 540a is formed in a shape in which a circle extends in the width direction of the wiring pattern 540.
  • the through hole 540a is formed to include at least one hole formed in the width direction of the wiring pattern 540.
  • the through hole 540a is preferably formed of at least three holes according to the width of the wiring pattern 540.
  • the through hole 540a is formed through the upper surface of the wiring pattern 540 through the lower surface. Accordingly, the through holes 540a are formed by arranging a plurality of holes in a line in the width direction of the wiring pattern 540.
  • the through hole 540a makes the wiring pattern 540 flexible.
  • the wiring pattern 550 includes a first through hole 550a and a second through hole 550b.
  • the first through hole 550a is formed in an elliptical shape or a rectangular shape in a planar shape, and is arranged in an oblique direction with respect to the length direction of the wiring pattern 550.
  • the second through hole 550b is formed such that the planar shape is an elliptical shape or a rectangular shape and is arranged along the length direction of the wiring pattern 550.
  • the first through hole 550a is formed at both sides of the second through hole 550b so as to be symmetrical with respect to the second through hole 550b.
  • the first through hole 550a and the second through hole 550b penetrate from the upper surface of the wiring pattern 550 to the lower surface. Accordingly, the first through hole 550a and the second through hole 550b make the wiring pattern 550 flexible while minimizing the reduction in the cross-sectional area of the wiring pattern 550.
  • the wiring pattern 560 includes a through hole 560a.
  • the through holes 560a are formed in an elliptical shape or a rectangular shape in a planar shape, and are arranged in an oblique direction with respect to the length direction of the wiring pattern 560.
  • the through holes 560a may be formed to be symmetrical in the length direction and the width direction of the wiring pattern, respectively.
  • the through hole 560a is formed through the upper surface of the wiring pattern 560 through the lower surface. Accordingly, the through hole 560a makes the wiring pattern 560 flexible while minimizing the reduction in the cross-sectional area of the wiring pattern 560.
  • FIG. 14 is a plan view of a wiring pattern according to another exemplary embodiment of the present invention.
  • 15 is a cross-sectional view taken along the line C-C of FIG. 16 is a cross-sectional view corresponding to FIG. 15 of a wiring pattern according to another exemplary embodiment of the present invention.
  • the wiring pattern described below includes the scan line 320, the data line 330, the first power voltage line 340, the second power voltage line 350, and the switching constituting the pixel circuit shown in FIGS. 3 to 5.
  • the transistor 360 and the driving transistor 380 may be applied without distinction.
  • the scan line 320, the data line 330, the first power supply voltage line 340, the second power supply voltage line 350, and the switching transistor 360 and the driving transistor 380 are used as a wiring pattern.
  • the wiring pattern 570 includes a main pattern 572 having a through hole 570a and an auxiliary baton 574.
  • the auxiliary pattern 574 has a lower electrical resistance than the main pattern 572, thereby compensating for the increase in the electrical resistance of the main pattern 572 by the through hole 570a, and the wiring pattern 570. The overall increase in electrical resistance is minimized.
  • the main pattern 572 is formed in the shape of the wiring pattern of FIG. Accordingly, the main pattern 572 is formed with a through hole 570a having a circular planar shape.
  • the through hole 570a is formed to penetrate through the upper surface of the wiring pattern to the lower surface.
  • the through holes 570a may be formed by arranging a plurality of holes in a line in the width direction of the wiring pattern 570.
  • the main pattern 572 may be formed of any one of the wiring pattern of the wiring pattern shown in Figs.
  • the auxiliary pattern 574 has a plate shape and is formed in a plate shape having no through hole therein.
  • the auxiliary pattern 574 is formed on an upper surface or a lower surface of the main pattern 572, and is formed to be in electrical contact with the main pattern 572.
  • the auxiliary pattern 574 is formed of a material having a lower electrical resistance than the material forming the main pattern 572.
  • the main pattern 572 may be formed of a conductive metal such as silver (Ag), copper (Cu), or nickel (Ni), zinc oxide (ZnO), indium tin oxide (ITO), and tin oxide (SnO 2 ). It may be formed of the same transparent electrode material.
  • the auxiliary pattern 574 may be formed of a material having lower electrical resistance than the material forming the main pattern 572 of silver (Ag), copper (Cu), or nickel (Ni).
  • the auxiliary pattern 574 is formed of a conductive metal. It may be formed of a conductive metal such as. Therefore, the auxiliary pattern 574 cancels the increase in the electrical resistance of the main pattern 572 by the through hole 570a, thereby minimizing the increase in the electrical resistance of the wiring pattern 570.
  • the auxiliary pattern 574 is formed such that the width W a has a width smaller than the width W b of the main pattern 572.
  • the auxiliary pattern 574 is preferably formed such that the width W a is smaller than the total width W b1 + W b2 excluding the diameter D of the through hole in the main pattern 572.
  • the auxiliary pattern 574 is more preferably formed such that the width W a has a width smaller than the width W b1 between the through hole 570a and the side surface in the main pattern 572. Therefore, the auxiliary pattern 574 has a width smaller than the width 572 of the main pattern, thereby increasing the electrical conductivity of the wiring pattern 570 while being flexible.
  • FIG. 16 is a cross-sectional view corresponding to FIG. 15 of a wiring pattern according to another exemplary embodiment of the present invention.
  • the wiring pattern 580 may include a first auxiliary pattern 584 and a second auxiliary pattern formed on both surfaces of the main pattern 582 and the main pattern 582. It is formed including the pattern 586. Since the wiring pattern 580 has auxiliary patterns formed on both surfaces of the main pattern 582, electrical conductivity may be increased.
  • main pattern 582 is formed the same as or similar to the main pattern 572 according to the exemplary embodiment of FIG. 15, a detailed description thereof will be omitted.
  • first auxiliary pattern 584 and the second auxiliary pattern 586 are formed in the same manner as the auxiliary pattern 574 according to the exemplary embodiment of FIG. 15, detailed description thereof will be omitted.
  • 17 illustrates a bending test result for a wiring pattern according to the example of FIG. 10.
  • 18 shows the bending test results for the wiring pattern in which the through holes are not formed.
  • the wiring pattern according to the embodiment of the present invention was manufactured by forming a wiring on copper on the flexible substrate having a size of 1 inch x 1 inch. Then, through holes were formed in the wiring pattern through etching. The wiring pattern was subjected to a bending test so that the angle formed by the inner surface of the flexible substrate was bent at 30 degrees, and the number of bending was 30 times. The wiring pattern was observed for the occurrence of cracks after the bending test. Referring to FIG. 17, it is understood that no crack is generated in the wiring pattern.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

The present invention relates to a flexible transistor that can be bent or folded and can prevent the breakage of an insulation film or the severing of an interconnection pattern, and to an organic electroluminescent display device and flat panel display device comprising the transistor. For this purpose, the transistor of the present invention comprises a plurality of holes defined in gate, drain, and source electrodes. In addition, the organic electroluminescent display device comprises: a data line including a plurality of holes; a scan line defining a plurality of holes; and a pixel electrically connected to the data line and the scan line so as to be selected by means of a scan signal applied through the scan line and emit light at a brightness according to a data signal applied through the data line. Further, the present invention relates to a flat panel display device comprising the transistor according to embodiments of the present invention.

Description

트랜지스터와, 그를 포함하는 유기 전계 발광 표시 장치 및 평판 표시 장치Transistor, organic electroluminescent display and flat panel display including the same

본 발명은 트랜지스터 및 그를 포함하는 유기 전계 발광 표시 장치 및 평판 표시 장치에 관한 것이다.The present invention relates to a transistor, an organic electroluminescent display and a flat panel display including the same.

일반적으로 박막 트랜지스터(Thin Film Transistor)는 소스 영역 및 드레인영역에 p형 또는 n형 불순물을 도핑하고, 게이트 전극에 소정 전압을 인가함으로써, 정공 또는 전자가 흐를 수 있는 채널 영역이 형성되는 반도체 소자이다.Generally, a thin film transistor is a semiconductor device in which a channel region through which holes or electrons can flow is formed by doping p-type or n-type impurities in a source region and a drain region and applying a predetermined voltage to a gate electrode. .

상기 박막 트랜지스터는 능동 매트릭스 방식의 액정 표시 장치 및 유기 전계 발광 표시 장치 등과 같은 각종 평판 표시 장치의 스위칭 소자 또는 구동 소자로서 널리 이용되고 있다. 이러한 평판 표시 장치로는 액정 표시 장치(LCD)와 유기 전계 발광 표시 장치(OLED)가 상용화되어 있다.  The thin film transistor is widely used as a switching element or driving element of various flat panel display devices such as an active matrix liquid crystal display device and an organic electroluminescent display device. As such a flat panel display, a liquid crystal display (LCD) and an organic light emitting display (OLED) are commercially available.

최근 들어 이러한 각종 평판 표시 장치는 휴대 가능한 유연한 표시 장치에 대한 요구가 증가함에 따라 표시 장치를 접거나 말아서 넣더라도 손상되지 않는 플렉서블 평판 표시 장치(flexible flat display device)에 대한 개발이 활발히 이루어지고 있다. Recently, as various types of flat panel display devices have increased in demand, portable flat display devices that are not damaged even when the display device is folded or rolled up have been actively developed.

상기 플렉서블 평판 표시 장치를 구현하기 위해서는 기판과 기판에 형성되는 배선 패턴 및 박막 트랜지스터가 플렉서블한 특성을 가지고 있어야 한다.In order to implement the flexible flat panel display, the substrate, the wiring pattern formed on the substrate, and the thin film transistor should have flexible characteristics.

그러나, 현재의 평판 표시 장치는 배선 패턴 및 박막 트랜지스터가 판상의 금속 배선이나 절연막으로 이루어지며, 이러한 금속 배선이나 절연막은 유연성이 떨어지게 된다. 따라서, 현재의 평판 표시 장치는 유연성이 저하되어 플렉서블 평판 표시 장치로 사용하는데 한계가 있다.However, in the current flat panel display device, the wiring pattern and the thin film transistor are formed of a plate-shaped metal wiring or an insulating film, and the metal wiring or the insulating film is inferior in flexibility. Therefore, current flat panel display devices have low flexibility, and thus there is a limit to use them as flexible flat panel display devices.

본 발명은 프렉서블하고, 휘어지거나 접힐 때 배선 패턴이 끊어지거나 절연막이 깨지는 것을 방지할 수 있는 트랜지스터 및 그를 포함하는 유기 전계 발광 표시 장치 및 평판 표시 장치를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a transistor capable of preventing a wiring pattern from being broken or an insulating layer broken when flexible, bent or folded, and an organic light emitting display device and a flat panel display device including the same.

상기한 목적을 달성하기 위해 본 발명에 의한 플렉서블 유기 전계 발광 표시 장치는 다수의 관통 홀이 배선 패턴의 길이 방향으로 이격되어 형성되는 주사선, 다수의 관통 홀이 배선 패턴의 길이 방향으로 이격되어 형성되는 데이터선 및 상기 주사선과 데이터선에 전기적으로 연결되어 상기 주사선에서 인가되는 주사 신호에 의해 선택되며, 상기 데이터선에서 인가되는 데이터 신호에 따른 밝기로 발광하는 화소를 포함하여 이루어질 수 있다.In order to achieve the above object, a flexible organic light emitting display device according to an exemplary embodiment of the present invention includes a scan line in which a plurality of through holes are spaced in a length direction of a wiring pattern, and a plurality of through holes are formed in a length direction of a wiring pattern. And a pixel electrically connected to the data line and the scan line and the data line and selected by the scan signal applied from the scan line and emitting light at a brightness according to the data signal applied from the data line.

상기 플렉서블 유기 전계 발광 표시 장치는 상기 화소에 제1전원전압을 공급하며, 다수의 관통 홀이 배선 패턴의 길이 방향으로 이격되어 형성되는 제1전원전압선을 더 포함할 수 있다.The flexible organic light emitting display device may further include a first power supply voltage line configured to supply a first power supply voltage to the pixel, and a plurality of through holes spaced apart in a length direction of a wiring pattern.

상기 플렉서블 유기 전계 발광 표시 장치는 상기 화소에 제2전원전압을 공급하며, 다수의 관통 홀이 배선 패턴의 길이 방향으로 이격되어 형성되는 제2전원전압선을 더 포함할 수 있다.The flexible organic light emitting display device may further include a second power supply voltage line to supply a second power supply voltage to the pixel, and a plurality of through holes spaced apart in a length direction of a wiring pattern.

상기 플렉서블 유기 전계 발광 표시 장치의 상기 화소는 제1전극이 상기 데이터선에 전기적으로 연결되고, 제어 전극이 상기 주사선에 전기적으로 연결되는 스위칭 트랜지스터, 상기 스위칭 트랜지스터와 상기 제1전원전압선 사이에 전기적으로 연결되는 용량성 소자, 상기 용량성 소자와 상기 스위칭 트랜지스터의 제2전극 사이에 제어 전극이 전기적으로 연결되고, 상기 제1전원전압선에 제1전극이 전기적으로 연결되는 구동 트랜지스터 및 상기 구동 트랜지스터의 제2전극과 상기 제2전원전압선 사이에 전기적으로 연결되는 유기 전계 발광 소자를 포함하여 이루어질 수 있다. The pixel of the flexible organic light emitting display device may include a switching transistor having a first electrode electrically connected to the data line, and a control electrode electrically connected to the scan line, and electrically connected between the switching transistor and the first power voltage line. A capacitive element connected, a driving transistor electrically connected between the capacitive element and the second electrode of the switching transistor, and a driving transistor and a first transistor of the driving transistor electrically connected to the first power voltage line. And an organic electroluminescent device electrically connected between the second electrode and the second power voltage line.

상기 플렉서블 유기 전계 발광 표시 장치의 구동 트랜지스터는 상기 제어 전극과 대응되며, 기판 위에 형성되어 인가되는 신호에 따라 트랜지스터를 동작 여부를 결정하는 게이트 전극, 상기 게이트 전극의 상부를 모두 덮도록 형성되는 게이트 절연막, 상기 제1전극과 대응되며, 상기 게이트 절연막의 상부에 형성되고 상기 제1전원전압선에 전기적으로 연결되는 데이터 전극 및 상기 제2전극과 대응되며, 상기 게이트 절연막의 상부에 형성되고 상기 유기 전계 발광 소자에 전기적으로 연결되는 소스 전극을 포함하여 이루어질 수 있다. The driving transistor of the flexible organic light emitting display device corresponds to the control electrode, and includes a gate electrode which determines whether to operate the transistor according to a signal formed on a substrate and covers an upper portion of the gate electrode. And a data electrode corresponding to the first electrode and formed on the gate insulating layer and electrically connected to the first power voltage line, and corresponding to the second electrode and formed on the gate insulating layer to form the organic electroluminescence. And a source electrode electrically connected to the device.

상기 플렉서블 유기 전계 발광 표시 장치의 상기 데이터 전극과 상기 소스 전극은 나노와이어로 형성되는 나노와이어층에 의하여 전기적으로 연결될 수 있다. 또한, 상기 데이터 전극과 상기 소스전극 및 상기 게이트 전극은 다수의 관통 홀이 형성될 수 있다. 또한, 상기 게이트 절연막에는 다수의 관통 홀이 형성될 수 있다 The data electrode and the source electrode of the flexible organic light emitting display device may be electrically connected by a nanowire layer formed of nanowires. In addition, a plurality of through holes may be formed in the data electrode, the source electrode, and the gate electrode. In addition, a plurality of through holes may be formed in the gate insulating layer.

또한, 상기 관통 홀은 평면 형상이 원 형상 또는 사각 형상이며, 배선 패턴의 폭 방향을 따라 배열되는 적어도 1개로 형성될 수 있다. 또한, 상기 관통 홀은 평면 형상이 타원 형상 또는 직사각 형상이며, 배선 패턴의 길이방향에 대하여 사선을 이루도록 배열되는 적어도 2개로 형성될 수 있다. 또한, 상기 관통 홀은 평면 형상이 타원 형상 또는 직사각 형상이며, 배선 패턴의 길이방향에 대하여 사선을 배열되는 이루도록 배열되는 적어도 2개의 제 1 관통 홀과 상기 배선 패턴의 길이 방향과 평행하도록 배열되는 다수의 제 2 관통홀을 포함하여 이루어질 수 있다.In addition, the through hole may be formed in at least one planar shape having a circular shape or a square shape and arranged along the width direction of the wiring pattern. In addition, the through hole may have an elliptical shape or a rectangular shape having a planar shape, and at least two through holes arranged to form a diagonal line with respect to the longitudinal direction of the wiring pattern. In addition, the through hole may have an elliptical shape or a rectangular shape in a planar shape, and at least two first through holes arranged to form diagonal lines with respect to a length direction of the wiring pattern, and a plurality of holes arranged in parallel with the length direction of the wiring pattern. It may comprise a second through hole of.

또한, 상기 배선 패턴은 관통 홀이 형성되는 주 패턴 및 상기 주 패턴의 적어도 일면에 상기 주 패턴보다 전기 저항이 작은 물질로 형성되는 보조 패턴을 포함하여 형성될 수 있다. 또한, 상기 보조 패턴은 폭(Wa)이 상기 주 패턴에서 상기 관통 홀과 측면 사이의 폭(Wb1)보다 작은 폭을 갖도록 형성될 수 있다.The wiring pattern may include a main pattern having a through hole formed therein and an auxiliary pattern formed of a material having a lower electrical resistance than the main pattern on at least one surface of the main pattern. Furthermore, the auxiliary pattern can be formed to have a width smaller than the width (W b1) between the through hole and the side in which the main pattern width (W a).

본 발명의 트랜지스터는 기판의 상부에 형성되며, 다수의 홀이 형성되는 게이트전극, 상기 게이트 전극의 상부와 상기 게이트 전극이 형성된 외주연의 기판을 덮도록 형성되는 게이트 절연막, 상기 게이트 절연막에서 상부의 일측을 덮도록 형성되며 다수의 홀이 형성되는 데이터전극 및 상기 게이트 절연막에서 상부의 타측을 덮도록 형성되며, 상기 데이터 전극과 나노 와이어로 연결되고 다수의 관통 홀이 형성되는 소스 전극을 포함하여 이루어질 수 있다. 또한, 상기 게이트 절연막에는 다수의 관통 홀이 형성될 수 있다. The transistor of the present invention is formed on an upper portion of a substrate, a gate electrode having a plurality of holes formed therein, a gate insulating film formed so as to cover an upper circumferential substrate on which the gate electrode is formed, and an upper portion of the gate insulating film. It is formed to cover one side and the data electrode is formed to cover the other side of the upper portion in the gate insulating film, a plurality of holes formed, and comprises a source electrode connected to the data electrode and the nano-wire, the plurality of through holes are formed Can be. In addition, a plurality of through holes may be formed in the gate insulating layer.

또한, 본 발명의 트랜지스터는 상기 데이터 전극과 상기 소스전극 및 상기 게이트 전극이 다수의 관통 홀이 형성되는 주 패턴 및 상기 주 패턴의 적어도 일면에 상기 주 패턴보다 전기 저항이 작은 물질로 형성되는 보조 패턴을 포함하여 형성될 수 있다. 또한, 상기 보조 패턴은 폭(Wa)이 상기 주 패턴에서 상기 관통 홀과 측면 사이의 폭(Wb1)보다 작은 폭을 갖도록 형성될 수 있다.In the transistor of the present invention, the data electrode, the source electrode, and the gate electrode include a main pattern in which a plurality of through holes are formed, and an auxiliary pattern in which at least one surface of the main pattern is formed of a material having a lower electrical resistance than the main pattern. It may be formed to include. Furthermore, the auxiliary pattern can be formed to have a width smaller than the width (W b1) between the through hole and the side in which the main pattern width (W a).

또한, 본 발명의 트랜지스터는 상기 관통 홀이 평면 형상이 원 형상 또는 사각 형상이며, 배선 패턴의 폭 방향을 따라 배열되는 적어도 1개로 형성될 수 있다. 또한, 상기 관통 홀은 평면 형상이 타원 형상 또는 직사각 형상이며, 배선 패턴의 길이방향에 대하여 사선을 이루도록 배열되는 적어도 2개로 형성될 수 있다. 또한, 상기 관통 홀은 평면 형상이 타원 형상 또는 직사각 형상이며, 배선 패턴의 길이방향에 대하여 사선을 배열되는 이루도록 배열되는 적어도 2개의 제 1 관통 홀과 상기 배선 패턴의 길이 방향과 평행하도록 배열되는 다수의 제 2 관통홀을 포함하여 형성될 수 있다.In the transistor of the present invention, at least one through hole may have a circular shape or a square shape, and may be formed along the width direction of the wiring pattern. In addition, the through hole may have an elliptical shape or a rectangular shape having a planar shape, and at least two through holes arranged to form a diagonal line with respect to the longitudinal direction of the wiring pattern. In addition, the through hole may have an elliptical shape or a rectangular shape in a planar shape, and at least two first through holes arranged to form diagonal lines with respect to a length direction of the wiring pattern, and a plurality of holes arranged in parallel with the length direction of the wiring pattern. It may be formed including a second through hole of.

또한, 본 발명의 평판 표시 장치는 상기와 같은 트랜지스터를 포함하여 형성될 수 있다. 이때, 상기 평판 표시 장치는 액정 표시 장치 또는 유기 전계 발광 표시 장치일 수 있다.In addition, the flat panel display of the present invention may be formed including the transistor as described above. In this case, the flat panel display may be a liquid crystal display or an organic light emitting display.

상술한 바와 같이, 본 발명에 의한 트랜지스터는 게이트 전극과 소스 전극 및 드레인 전극에 다수의 관통 홀이 형성되어 플렉서블하게 되며, 휘어지거나 접힐 때 배선 패턴이 끊어지거나 손상되는 것을 방지할 수 있게 된다. As described above, in the transistor according to the present invention, a plurality of through holes are formed in the gate electrode, the source electrode, and the drain electrode to be flexible, and the wire pattern can be prevented from being broken or damaged when bent or folded.

또한, 본 발명에 의한 유기 전계 발광 표시 장치 및 평판 표시 장치는 플렉서블한 트랜지스터를 구비하고 배선 패턴과 절연막에 다수의 관통 홀이 형성되어 플렉서블하게 되며, 휘어지거나 접힐 때 배선 패턴이 끊어지거나 절연막이 깨지는 것을 방지할 수 있게 된다.In addition, the organic light emitting display device and the flat panel display device according to the present invention include a flexible transistor, and a plurality of through holes are formed in the wiring pattern and the insulating layer to be flexible, and the wiring pattern is broken or the insulating layer is broken when bent or folded. Can be prevented.

도 1은 본 발명에 따른 플렉서블 유기 전계 발광 표시 장치의 블록도이다.1 is a block diagram of a flexible organic light emitting display device according to an exemplary embodiment of the present invention.

도 2는 도 1의 플렉서블 유기 전계 발광 표시 장치의 화소 회로의 회로도이다.FIG. 2 is a circuit diagram of a pixel circuit of the flexible organic light emitting display device of FIG. 1.

도 3 내지 도 5는 도 1의 화소 회로의 구성의 일 실시예에 따른 평면도와 단면도이다. 3 to 5 are plan views and cross-sectional views according to an exemplary embodiment of the configuration of the pixel circuit of FIG. 1.

도 6 내지 도 7는 도 1의 화소 회로의 구성의 다른 실시예에 따른 평면도와 단면도이다. 6 to 7 are plan views and cross-sectional views according to other exemplary embodiments of the pixel circuit of FIG. 1.

도 8 내지 도 13는 본 발명의 또 다른 실시예에 따른 배선 패턴의 평면도를 나타낸다.8 to 13 illustrate a plan view of a wiring pattern according to another exemplary embodiment of the present invention.

도 14는 본 발명의 또 다른 실시예에 따른 배선 패턴의 평면도를 나타낸다.14 is a plan view of a wiring pattern according to another exemplary embodiment of the present invention.

도 15는 도 14의 C-C 단면도를 나타낸다.15 is a cross-sectional view taken along the line C-C of FIG.

도 16은 본 발명의 또 다른 실시예에 따른 배선 패턴에 대한 도 15에 대응되는 단면도를 나타낸다.16 is a cross-sectional view corresponding to FIG. 15 of a wiring pattern according to another exemplary embodiment of the present invention.

도 17은 도 10의 실시예에 따른 배선 패턴에 대한 절곡 시험 결과를 나타낸다.17 illustrates a bending test result for a wiring pattern according to the example of FIG. 10.

도 18은 관통 홀이 형성되지 않은 배선 패턴에 대한 절곡 시험 결과를 나타낸다.18 shows the bending test results for the wiring pattern in which the through holes are not formed.

본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art may easily implement the present invention.

여기서, 명세서 전체를 통하여 유사한 구성 및 동작을 갖는 부분에 대해서는 동일한 도면 부호를 붙였다. 또한, 어떤 부분이 다른 부분과 전기적으로 연결(electrically coupled)되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다.Here, the same reference numerals are attached to parts having similar configurations and operations throughout the specification. In addition, when a part is electrically coupled to another part, this includes not only a case in which the part is directly connected, but also a case in which another part is connected in between.

먼저 본 발명의 실시예에 따른 트랜지스터를 포함하는 평판 표시 장치에 대하여 설명한다. 본 실시예에 대한 설명에서는 평판 표시 장치의 하나인 유기 전계 발광 표시 장치를 중심으로 설명한다.First, a flat panel display including a transistor according to an exemplary embodiment of the present invention will be described. In the description of the present embodiment, an organic electroluminescent display, which is one of flat panel displays, will be described.

한편, 본 발명의 평판 표시 장치는 액정 표시 장치를 포함하게 된다. 즉, 본 발명의 실시예에 따른 트랜지스터는 액정 표시 장치에 적용될 수 있다. 다만, 액정 표시 장치는 당업자에게 많이 알려져 있으므로 여기서 상세한 설명은 생략한다. 그러나, 이하에서 설명하는 유기 전계 발광 표시 장치에 대한 설명으로부터 당업자의 입장에서 액정 표시 장치를 용이하게 실시할 수 있을 것이다. 즉, 이하에서 설명되는 유기 전계 발광 장치가 플렉서블하게 구현되도록 하기 위하여 필요한 배선 패턴과 트랜지스터의 구성을 액정 표시 장치에 용이하게 구현할 수 있을 것이다. On the other hand, the flat panel display of the present invention includes a liquid crystal display device. That is, the transistor according to the embodiment of the present invention can be applied to the liquid crystal display device. However, since the liquid crystal display is well known to those skilled in the art, a detailed description thereof will be omitted. However, from the description of the organic electroluminescent display described below, the liquid crystal display can be easily implemented from the viewpoint of those skilled in the art. That is, the configuration of the wiring pattern and the transistor necessary for the flexible implementation of the organic EL device described below may be easily implemented in the liquid crystal display device.

도 1을 참조하면, 본 발명에 따른 플렉서블 유기 전계 발광 표시 장치의 구성이 블록도로서 도시되어 있다.Referring to FIG. 1, a configuration of a flexible organic light emitting display device according to the present invention is shown as a block diagram.

도 1에서 도시된 바와 같이 플렉서블 유기 전계 발광 표시 장치(10)는 주사 구동부(100), 데이터 구동부(200) 및 유기 전계 발광 표시 패널(이하, 패널 (300))을 포함 할 수 있다. 한편, 이하에서 설명하는 유기 전계 발광 표시 장치(10)는 본 발명의 실시예에 따른 트랜지스터가 적용되는 예시이며, 다른 구조를 갖도록 형성될 수 있다.As illustrated in FIG. 1, the flexible organic electroluminescent display 10 may include a scan driver 100, a data driver 200, and an organic electroluminescent display panel (hereinafter, the panel 300). Meanwhile, the organic light emitting display device 10 described below is an example to which a transistor according to an exemplary embodiment of the present invention is applied, and may have a different structure.

상기 주사 구동부(100)는 다수의 주사선(Scan[1],Scan[2],…,Scan[n])을 통하여 상기 패널(300)에 주사신호를 순차적으로 공급할 수 있다. The scan driver 100 may sequentially supply a scan signal to the panel 300 through a plurality of scan lines Scan [1], Scan [2],..., Scan [n].

상기 데이터 구동부(200)는 다수의 데이터선 (Data[1],Data[2],…,Data[m])을 통하여 상기 패널(300)에 데이터 신호를 공급할 수 있다. The data driver 200 may supply a data signal to the panel 300 through a plurality of data lines Data [1], Data [2], ..., Data [m].

또한 상기 패널(300)은 행방향으로 배열되어 있는 다수의 주사선(Scan[1],Scan[2],…, Scan[n])과, 열방향으로 배열되는 다수의 데이터선(Data[1],Data[2],…,Data[m]) 및 상기 다수의 주사선(Scan[1],Scan[2],…,Scan[n])과 상기 다수의 데이터선(Data[1],Data[2],…,Data[m])에 의해 정의되는 화소 회로(310, Pixel)를 포함 할 수 있다.In addition, the panel 300 includes a plurality of scan lines Scan [1], Scan [2], ..., Scan [n] arranged in a row direction, and a plurality of data lines Data [1] arranged in a column direction. , Data [2], ..., Data [m] and the plurality of scan lines Scan [1], Scan [2], ..., Scan [n] and the plurality of data lines Data [1], Data [ 2], ..., Data [m]) may include a pixel circuit 310 (Pixel).

상기 다수의 주사선(Scan[1],Scan[2],…,Scan[n])은 행방향으로 일정거리 이격되어 배열되며, 행방향으로 배열된 화소 회로(310)는 동일한 주사선(Scan[1],Scan[2],…,Scan[n])에 연결된다. 그리고, 상기 다수의 데이터선(Data[1],Data[2],…,Data[m])은 열방향으로 일정거리 이격되어 배열되며, 열방향으로 배열된 화소 회로(310)는 동일한 데이터선(Data[1],Data[2],…,Data[m])에 연결된다. The plurality of scan lines Scan [1], Scan [2],..., Scan [n] are arranged at a predetermined distance apart in the row direction, and the pixel circuits 310 arranged in the row direction have the same scan line Scan [1]. ], Scan [2], ..., Scan [n]). The data lines Data [1], Data [2], ..., Data [m] are arranged at a predetermined distance apart in the column direction, and the pixel circuits 310 arranged in the column direction have the same data line. (Data [1], Data [2], ..., Data [m]).

여기서 상기 화소 회로(310)는 이웃하는 두 주사선과 이웃하는 두 데이터선에 의해 정의 되는 화소 영역에 형성 될 수 있다. 물론, 상술한 바와 같이 상기 주사선(Scan[1],Scan[2],…,Scan[n])에는 상기 주사 구동부(100)로 부터 주사신호가 공급될 수 있고, 상기 데이터선 (Data[1],Data[2],…,Data[m])에는 상기의 데이터 구동부(200)로 부터 데이터 신호가 공급될 수 있다.The pixel circuit 310 may be formed in a pixel area defined by two neighboring scan lines and two neighboring data lines. Of course, as described above, a scan signal may be supplied from the scan driver 100 to the scan lines Scan [1], Scan [2], ..., Scan [n], and the data lines Data [1]. ], Data [2], ..., Data [m]) may be supplied with a data signal from the data driver 200.

도 2를 참조하여 보면, 도 1의 플렉서블 유기 전계 발광 표시 장치의 화소 회로의 회로도가 도시되어 있다. Referring to FIG. 2, a circuit diagram of a pixel circuit of the flexible organic light emitting display device of FIG. 1 is illustrated.

도 2에 도시된 바와 같이 본 발명에 따른 플렉서블 유기 전계 발광 표시 장치(10)의 화소 회로(310)는 주사선(Scan Line)(320), 데이터선(Data Line)(330), 제1전원전압선(VDD Line)(340), 제2전원전압선(VSS Line)(350), 스위칭 트랜지스터(T1)(360), 용량성 소자(Cst)(370), 구동 트랜지스터(T2)(380) 및 유기 전계 발광 소자(OLED)(390)를 포함한다. 다만, 상기 화소 회로(310)는 하나의 실시예이며, 다양한 화소 회로가 플렉서블 유기 전계 발광 표시 장치에 적용될 수 있다. As illustrated in FIG. 2, the pixel circuit 310 of the flexible organic light emitting display device 10 according to the present invention includes a scan line 320, a data line 330, and a first power voltage line. (VDD Line) 340, second power supply voltage line (VSS Line) 350, switching transistor (T1) 360, capacitive element (Cst) 370, driving transistor (T2) 380 and organic electric field And a light emitting device (OLED) 390. However, the pixel circuit 310 is an exemplary embodiment, and various pixel circuits may be applied to the flexible organic light emitting display device.

상기 화소 회로(310)는 주사선(320), 데이터선(330), 제1전원전압선(340), 제2전원전압선(350)를 구성하는 배선 패턴에 각각 다수의 관통 홀이 형성될 수 있다. 따라서, 상기 화소 회로(310)는 굴곡될 때, 관통 홀이 굴곡에 따른 스트레스를 흡수하여 각 배선 패턴이 끊어지거나 손상되는 것을 방지하게 된다. 이하의 설명에서는 주사선(320), 데이터선(330), 제1전원전압선(340) 및 제2전원전압선(350)에 형성되는 관통 홀에 대하여 각각 제 1 홀 내지 제 4 홀로 구분하여 설명한다.In the pixel circuit 310, a plurality of through holes may be formed in the wiring patterns constituting the scan line 320, the data line 330, the first power voltage line 340, and the second power voltage line 350. Therefore, when the pixel circuit 310 is bent, the through hole absorbs the stress caused by the bend to prevent the wiring patterns from being broken or damaged. In the following description, the through holes formed in the scan line 320, the data line 330, the first power voltage line 340, and the second power voltage line 350 are divided into first and fourth holes, respectively.

상기 주사선(320)은 발광 시키고자 하는 유기 전계 발광 소자(390)를 선택하는 주사 신호를 상기 스위칭 트랜지스터(360)의 제어 전극에 공급하는 역할을 한다. 물론, 상기 주사선(320)은 주사 신호를 생성하는 주사 구동부(100, 도 1 참조)에 전기적으로 연결될 수 있다.The scan line 320 supplies a scan signal for selecting the organic electroluminescent element 390 to emit light to the control electrode of the switching transistor 360. Of course, the scan line 320 may be electrically connected to the scan driver 100 (see FIG. 1) that generates the scan signal.

상기 데이터선(330)은 발광 휘도에 비례하는 데이터 신호를 상기 용량성소자(370)의 제1전극 및 상기 구동 트랜지스터(380)의 제어 전극에 공급하는 역할을 한다. 물론, 상기 데이터선(330)은 데이터 신호를 생성하는 데이터 구동부(200, 도 1 참조)에 전기적으로 연결될 수 있다.The data line 330 supplies a data signal proportional to light emission luminance to the first electrode of the capacitive element 370 and the control electrode of the driving transistor 380. Of course, the data line 330 may be electrically connected to the data driver 200 (see FIG. 1) that generates the data signal.

상기 제1전원전압선(340)은 제1전원전압이 상기 구동 트랜지스터(380)를 통해서 상기 유기 전계 발광 소자(390)에 공급되도록 한다.The first power supply voltage line 340 allows a first power supply voltage to be supplied to the organic light emitting diode 390 through the driving transistor 380.

상기 제2전원전압선(350)은 제2전원전압이 상기 유기 전계 발광 소자(390)에 공급되도록 한다. The second power supply voltage line 350 allows a second power supply voltage to be supplied to the organic light emitting element 390.

상기 스위칭 트랜지스터(360)는 제1전극(드레인 전극 또는 소스 전극)이 상기 데이터선(330)에 전기적으로 연결되고, 제2전극(소스 전극 또는 드레인 전극)이 구동 트랜지스터(380)의 제어 전극(게이트 전극)에 전기적으로 연결되며, 제어 전극이 주사선(320)에 전기적으로 연결될 수 있다. 상기 스위칭 트랜지스터(360)는 턴온되면, 데이터 신호를 용량성 소자(370)의 제1전극 및 구동 트랜지스터(380)의 제어 전극에 공급한다.In the switching transistor 360, a first electrode (a drain electrode or a source electrode) is electrically connected to the data line 330, and a second electrode (a source electrode or a drain electrode) is a control electrode of the driving transistor 380. Gate electrode), and a control electrode may be electrically connected to the scan line 320. When the switching transistor 360 is turned on, the switching transistor 360 supplies a data signal to the first electrode of the capacitive element 370 and the control electrode of the driving transistor 380.

상기 용량성 소자(370)는 제1전극이 스위칭 트랜지스터(360)의 제2전극과 상기 구동 트랜지스터(380)의 제어 전극 사이에 전기적으로 연결되고, 제2전극이 상기 구동 트랜지스터(380)의 제1전극과 제1전원전압선(340) 사이에 전기적으로 연결될 수 있다. 이러한 상기 용량성 소자(370)는 제1전극과 제2전극에 인가되는 전압의 차에 해당하는 전압을 저장한다. In the capacitive element 370, a first electrode is electrically connected between a second electrode of the switching transistor 360 and a control electrode of the driving transistor 380, and the second electrode is formed of the first electrode of the driving transistor 380. The first electrode may be electrically connected to the first power voltage line 340. The capacitive element 370 stores a voltage corresponding to a difference between voltages applied to the first electrode and the second electrode.

상기 구동 트랜지스터(380)는 제1전극이 상기 제1전원전압선(340)과 상기 용량성 소자(370)의 제2전극 사이에 전기적으로 연결되고, 제2전극이 유기 전계 발광 소자(390)의 애노드에 전기적으로 연결되며, 제어 전극이 상기 스위칭 트랜지스터(360)의 제2전극에 전기적으로 연결될 수 있다. 이러한 구동 트랜지스터(380)는 상기 스위칭 트랜지스터(360)가 턴온될 때, 상기 스위칭 트랜지스터(360)를 통해서 제어 전극에 데이터 신호가 인가되면, 제1전원전압선(340)으로부터 일정량의 전류를 유기 전계 발광 소자(390) 쪽으로 공급하는 역할을 한다. 물론, 상기 데이터 신호는 상기 용량성 소자(370)의 제1전극에 공급되어, 상기 용량성 소자(370)는 상기 데이터 신호와 상기 제1전원전압의 차이 값에 충전한다. 상기 용량성 소자(370)는 상기 제1스위칭소자(S1)가 턴오프된다고 해도 일정 시간 동안 상기 용량성 소자(370)의 충전 전압에 의해 상기 구동 트랜지스터(380)의 제어 전극에 데이터 신호가 계속 인가될 수 있다. In the driving transistor 380, a first electrode is electrically connected between the first power voltage line 340 and a second electrode of the capacitive element 370, and the second electrode of the organic light emitting element 390 is formed. The anode may be electrically connected to the anode, and a control electrode may be electrically connected to the second electrode of the switching transistor 360. When the data transistor is applied to the control electrode through the switching transistor 360 when the switching transistor 360 is turned on, the driving transistor 380 emits a predetermined amount of current from the first power voltage line 340. It serves to supply toward the device 390. Of course, the data signal is supplied to the first electrode of the capacitive element 370, and the capacitive element 370 charges the difference value between the data signal and the first power supply voltage. Even when the first switching device S1 is turned off, the capacitive element 370 keeps a data signal on the control electrode of the driving transistor 380 by the charging voltage of the capacitive element 370 for a predetermined time. Can be applied.

상기 유기 전계 발광 소자(390)는 애노드가 구동 트랜지스터(380)의 제2전극에 전기적으로 연결되고, 캐소드가 제2전원전압선(350)에 전기적으로 연결된다. 상기 유기 전계 발광 소자(390)는 상기 구동 트랜지스터(380)를 통하여 제어되는 전류에 의해 소정 밝기로 발광하는 역할을 한다. 여기서, 상기 유기 전계 발광 소자(390)는 발광층(EML)을 구비하고 있으며, 상기 발광층(EML)은 형광 재료, 인광 재료, 그 혼합물 및 그 등가물중 선택된 어느 하나일 수 있다. 그러나, 여기서 상기 발광층(EML)의 재질 또는 종류를 한정하는 것은 아니다. 또한, 상기 발광층(EML)은 적색 발광 재료, 녹색 발광 재료, 청색 발광 재료, 그 혼합물질 및 그 등가물중 선택된 어느 하나일 수 있으나, 여기서 그 재질 또는 종류를 한정하는 것은 아니다.In the organic electroluminescent device 390, an anode is electrically connected to the second electrode of the driving transistor 380, and a cathode is electrically connected to the second power voltage line 350. The organic EL device 390 emits light at a predetermined brightness by a current controlled by the driving transistor 380. The organic EL device 390 includes an emission layer EML, and the emission layer EML may be any one selected from a fluorescent material, a phosphorescent material, a mixture thereof, and an equivalent thereof. However, the material or type of the emission layer EML is not limited thereto. In addition, the light emitting layer EML may be any one selected from a red light emitting material, a green light emitting material, a blue light emitting material, a mixture thereof, and an equivalent thereof, but is not limited thereto.

도 3를 참조하면 도 1과 도 2의 화소 회로의 구성의 일 실시예에 따른 평면도가 도시되어 있고, 도 4를 참조하면 도3의 A-A의 단면도가 도시되어 있으며, 도 5를 참조하면 도 3에서 유기 전계 발광 소자의 발광층 및 캐소드가 형성된 이후의 평면도가 도시되어 있다. Referring to FIG. 3, a plan view according to an exemplary embodiment of the configuration of the pixel circuits of FIGS. 1 and 2 is illustrated. Referring to FIG. 4, a cross-sectional view of AA of FIG. 3 is illustrated. A plan view after the light emitting layer and the cathode of the organic EL device is formed.

도 3 내지 도 5에 도시된 바와 같이, 상기 화소 회로(310)는 주사선(320), 데이터선(330), 제1전원전압선(340), 제2전원전압선(350), 스위칭 트랜지스터(360), 용량성 소자(370), 구동 트랜지스터(380) 및 유기 전계 발광 소자(390)를 포함한다. 상기 화소 회로(310)의 각 구성 요소의 연결관계는 도 2의 화소 회로(310)의 회로도에 도시된 바와 같다. 상기 화소 회로(310)는 화소 회로(310)의 특성을 향상시키기 위한 스위칭 트랜지스터, 용량성 소자 및 구동 트랜지스터 등이 더 형성될 수 있다. 3 to 5, the pixel circuit 310 includes a scan line 320, a data line 330, a first power voltage line 340, a second power voltage line 350, and a switching transistor 360. , A capacitive element 370, a driving transistor 380, and an organic electroluminescent element 390. The connection relationship between the components of the pixel circuit 310 is as shown in the circuit diagram of the pixel circuit 310 of FIG. 2. The pixel circuit 310 may further include a switching transistor, a capacitive element, a driving transistor, and the like for improving the characteristics of the pixel circuit 310.

상기 주사선(320)은 일 방향으로 연장되는 배선 패턴으로 형성되며, 금속 전극 또는 투명 전극으로 형성된다. 여기서, 상기 주사선(320)이 연장되는 일 방향은, 도 3를 기준으로 설명하면, 행 방향을 의미한다. 또한, 상기 주사선(320)은 다수의 행으로 배열되어 형성된다. 상기 주사선(320)은 화소 회로(310)에 주사 신호를 순차적으로 인가한다. 보다 구체적으로는, 상기 주사선(320)은 화소 회로(310)의 스위칭 트랜지스터(360)의 제어 전극에 전기적으로 연결되어 스위칭 트랜지스터(360)에 주사 신호를 인가한다. The scan line 320 is formed in a wiring pattern extending in one direction and is formed of a metal electrode or a transparent electrode. Here, one direction in which the scan line 320 extends, as described with reference to FIG. 3, means a row direction. In addition, the scan lines 320 are formed by being arranged in a plurality of rows. The scan line 320 sequentially applies a scan signal to the pixel circuit 310. More specifically, the scan line 320 is electrically connected to the control electrode of the switching transistor 360 of the pixel circuit 310 to apply a scan signal to the switching transistor 360.

상기 주사선(320)은 연장되는 일 방향인 길이 방향을 따라 이격되어 형성되는 다수의 제 1 홀(322)을 포함한다. 상기 제 1 홀(322)은 주사선(320)의 상면에서 하면으로 관통되어 형성된다. 상기 제 1 홀(322)은 평면 형상이 원을 이루도록 형성된다. 상기 제 1 홀(322)은 주사선(320)의 배선 패턴에서 주사선(320)의 길이 방향에 수직 방향인 폭 방향의 단면적을 부분적으로 감소시키게 된다. 따라서, 상기 주사선(320)은 길이 방향을 따라 단면적이 큰 영역과 작은 영역이 반복적으로 형성된다. 상기 주사선(320)이 길이 방향을 따라 굴곡될 때, 제 1 홀(322)이 형성되는 영역은 굴곡에 의하여 주사선(320)에 인가되는 스트레스를 흡수하게 된다. 따라서, 상기 주사선(320)은 보다 플렉서블하게 되며, 일 방향을 따라 굴곡될 때 배선 패턴이 끊어지거나 손상되는 것이 방지된다. 한편, 상기 주사선(320)은 폭이 상대적으로 작게 되므로, 폭 방향으로 굴곡될 때는 굴곡 정도가 작게 되어 스트레스를 상대적으로 작게 받게 된다. 따라서, 상기 주사선(320)은 배선 패턴이 끊어지거나 손상되는 정도가 작게 된다.The scan line 320 includes a plurality of first holes 322 spaced apart from each other in a longitudinal direction extending in one direction. The first hole 322 is formed through the upper surface of the scan line 320 to the lower surface. The first hole 322 is formed so that the planar shape is a circle. The first hole 322 partially reduces the cross-sectional area of the width direction perpendicular to the length direction of the scan line 320 in the wiring pattern of the scan line 320. Therefore, the scan line 320 is formed repeatedly in a region having a large cross-sectional area and a small region along the longitudinal direction. When the scan line 320 is bent along the longitudinal direction, the region where the first hole 322 is formed absorbs the stress applied to the scan line 320 by bending. Therefore, the scan line 320 becomes more flexible, and the wire pattern is prevented from being broken or damaged when bent in one direction. On the other hand, since the width of the scan line 320 is relatively small, the degree of bending becomes small when the width is bent in the width direction so that the stress is relatively small. Accordingly, the scan line 320 is less likely to have a broken or damaged wiring pattern.

상기 제 1 홀(322)은 홀의 지름이 주사선(320)의 폭보다 작게 형성된다. 상기 제 1 홀(322)은 그 지름이 주사선(320)의 폭을 기준으로 50 내지 80%의 크기를 갖도록 형성된다. 상기 제 1 홀(322)의 지름이 너무 큰 경우에는 주사선(320)의 강도가 약해져서 굴곡이 발생될 때 배선 패턴이 끊어질 수 있다. 또한, 상기 제 1 홀(322)의 지름이 너무 작은 경우에는 굴곡이 발생될 때 스트레스를 적절하게 흡수하지 못하여 배선 패턴이 끊어질 수 있다.The first hole 322 has a diameter smaller than that of the scan line 320. The first hole 322 is formed such that its diameter has a size of 50 to 80% based on the width of the scan line 320. If the diameter of the first hole 322 is too large, the strength of the scan line 320 may be weakened, and thus the wiring pattern may be broken when bending occurs. In addition, when the diameter of the first hole 322 is too small, when the bending occurs, the wiring pattern may be broken due to insufficient stress absorption.

상기 데이터선(330)은 일 방향으로 연장되는 배선 패턴으로 형성되며, 금속 전극 또는 투명 전극으로 형성된다. 여기서, 상기 데이터선(330)이 연장되는 일 방향은, 도 3를 기준으로 설명하면, 열 방향을 의미한다. 또한, 상기 데이터선(330)은 주사선(320)과 교차되도록 형성된다. 상기 데이터선(330)은 다수의 열로 배열되는 화소 회로(310)에 데이터 신호를 순차적으로 인가한다. 보다 구체적으로는 상기 데이터선(330)은 상기 스위칭 트랜지스터(360)의 제1전극에 전기적으로 연결되어 상기 스위칭 트랜지스터(360)를 통해서 구동 트랜지스터(380)와 용량성 소자(370)에 데이터 신호를 인가한다. The data line 330 is formed in a wiring pattern extending in one direction and is formed of a metal electrode or a transparent electrode. Here, one direction in which the data line 330 extends will be described with reference to FIG. 3, which means a column direction. In addition, the data line 330 is formed to intersect the scan line 320. The data line 330 sequentially applies a data signal to the pixel circuit 310 arranged in a plurality of columns. More specifically, the data line 330 is electrically connected to the first electrode of the switching transistor 360 to supply a data signal to the driving transistor 380 and the capacitive element 370 through the switching transistor 360. Is authorized.

상기 데이터선(330)은 연장되는 일 방향인 길이 방향을 따라 다수의 제 2 홀(332)이 이격되어 형성된다. 상기 제 2 홀(332)은 데이터선(330)의 상면에서 하면으로 관통되어 형성된다. 상기 제 2 홀(332)은 평면 형상이 원을 이루도록 형성된다. 상기 제 2 홀(332)은 데이터선(330)의 배선 패턴에서 데이터선(330)의 길이 방향에 수직 방향인 폭 방향의 단면적을 부분적으로 감소시키게 된다. 따라서, 상기 데이터선(330)은 길이 방향을 따라 단면적이 큰 영역과 작은 영역이 반복적으로 형성된다.The data lines 330 are formed with a plurality of second holes 332 spaced apart from each other in a length direction that extends. The second hole 332 is formed through the upper surface of the data line 330 to the lower surface. The second hole 332 is formed so that the planar shape is a circle. The second hole 332 partially reduces the cross-sectional area of the width direction perpendicular to the length direction of the data line 330 in the wiring pattern of the data line 330. Therefore, the data line 330 has a large cross-sectional area and a small area repeatedly formed along the longitudinal direction.

상기 제 2 홀(332)은 홀의 지름이 데이터선(330)의 폭보다 작게 형성된다. 상기 제 2 홀(322)은 바람직하게는 그 지름이 데이터선(330)의 폭을 기준으로 50 내지 80%의 크기를 갖도록 형성된다. 상기 제 2 홀(332)의 지름이 너무 큰 경우에는 데이터선(330)의 강도가 약해져서 굴곡이 발생될 때 배선 패턴이 끊어질 수 있다. 또한, 상기 제 2 홀(332)의 지름이 너무 작은 경우에는 굴곡이 발생될 때 스트레스를 적절하게 흡수하지 못하여 배선 패턴이 끊어질 수 있다.The second hole 332 has a diameter smaller than that of the data line 330. The second hole 322 is preferably formed to have a diameter of 50 to 80% based on the width of the data line 330. If the diameter of the second hole 332 is too large, the strength of the data line 330 may be weakened, and thus the wiring pattern may be broken when bending occurs. In addition, when the diameter of the second hole 332 is too small, when the bending occurs, the wiring pattern may be broken because the stress cannot be properly absorbed.

한편, 상기 제 2 홀은 주사선(320)과 데이터선(330)이 교차되는 교차 영역에 형성되지 않을 수 있다. 상기 제 2 홀이 교차 영역에 형성되는 경우에 주사선(320)과 데이터선(330)이 단락될 수 있다.The second hole may not be formed in an intersection area where the scan line 320 and the data line 330 cross each other. When the second hole is formed in the intersection area, the scan line 320 and the data line 330 may be shorted.

상기 제1전원전압선(340)은 일 방향으로 연장되어 형성되는 배선 패턴으로 형성된다. 여기서, 제1전원전압선(340)이 연장되는 일 방향은, 도 3를 기준으로 설명하면, 열 방향을 의미한다. 한편, 상기 제1전원전압선(340)은 유기 전계 발광 표시 패널(300, 도 1참조)에 배열된 n x m개의 화소 회로와 연결되도록 행 방향 또는 열방향으로 배열될 수 있다. 상기 제1전원전압선(340)은 화소 회로(310)의 구동 트랜지스터(380)의 제1전극에 제1전원을 인가한다.The first power voltage line 340 is formed in a wiring pattern extending in one direction. Here, one direction in which the first power supply voltage line 340 extends, referring to FIG. 3, means a column direction. The first power voltage line 340 may be arranged in a row direction or a column direction so as to be connected to n x m pixel circuits arranged in the organic light emitting display panel 300 (see FIG. 1). The first power supply voltage line 340 applies a first power source to the first electrode of the driving transistor 380 of the pixel circuit 310.

상기 제1전원전압선(340)은 연장되는 일 방향인 길이 방향을 따라 다수의 제 3 홀(342)이 이격되어 형성된다. 상기 제 3 홀(342)은 제1전원전압선의 상면에서 하면으로 관통되어 형성된다. 상기 제 3 홀(342)은 평면 형상이 원을 이루도록 형성된다. 상기 제 3 홀(342)은 제1전원전압선의 배선 패턴에서 제1전원전압선의 길이 방향에 수직 방향인 폭 방향의 단면적을 부분적으로 감소시키게 된다. 따라서, 상기 제1전원전압선은 길이 방향을 따라 단면적이 큰 영역과 작은 영역이 반복적으로 형성된다.The first power voltage line 340 is formed with a plurality of third holes 342 spaced apart from each other along a length direction that extends. The third hole 342 is formed by penetrating from the upper surface of the first power voltage line to the lower surface. The third hole 342 is formed so that a planar shape forms a circle. The third hole 342 partially reduces the cross-sectional area in the width direction perpendicular to the length direction of the first power voltage line in the wiring pattern of the first power voltage line. Therefore, the first power supply voltage line is repeatedly formed with a large cross-sectional area and a small region along the longitudinal direction.

상기 제 3 홀(342)은 홀의 지름이 제1전원전압선의 폭보다 작게 형성된다. 상기 제 3 홀(342)은 바람직하게는 그 지름이 제1전원전압선의 폭을 기준으로 50 내지 80%의 크기를 갖도록 형성된다. 상기 제 3 홀(342)의 지름이 너무 큰 경우에는 제1전원전압선의 강도가 약해져서 굴곡이 발생될 때 배선 패턴이 끊어질 수 있다. 또한, 상기 제 3 홀(342)의 지름이 너무 작은 경우에는 굴곡이 발생될 때 스트레스를 적절하게 흡수하지 못하여 배선 패턴이 끊어질 수 있다.The third hole 342 has a diameter smaller than that of the first power voltage line. The third hole 342 is preferably formed to have a diameter of 50 to 80% based on the width of the first power voltage line. If the diameter of the third hole 342 is too large, the strength of the first power voltage line may be weakened, and thus the wiring pattern may be broken when bending occurs. In addition, when the diameter of the third hole 342 is too small, the wiring pattern may be broken because stress is not properly absorbed when bending occurs.

한편, 상기 제 3 홀(342)은 주사선(320)과 제1전원전압선이 교차되는 교차 영역에 형성되지 않을 수 있다. 상기 제 3 홀(342)이 교차 영역에 형성되는 경우에 주사선(320)은 제 3 홀(342)을 통하여 제1전원전압선(340)과 단락될 수 있다.The third hole 342 may not be formed in an intersection area where the scan line 320 and the first power voltage line cross each other. When the third hole 342 is formed in the crossing area, the scan line 320 may be shorted to the first power voltage line 340 through the third hole 342.

상기 제2전원전압선(350)은 일 방향으로 연장되어 형성되는 배선 패턴으로 형성된다. 여기서, 제2전원전압선(350)이 연장되는 일 방향은, 도 5를 기준으로 설명하면, 행 방향을 의미한다. 상기 제2전원전압선(350)은 유기 전계 발광 표시 패널(300, 도 1참조)에 배열된 n x m개의 화소 회로(310)와 연결되도록 행 방향 또는 열방향으로 배열될 수 있다. 상기 제2전원전압선(350)은 화소 회로(310)의 유기 전계 발광 소자의 캐소드(cathode)에 제2전압을 인가한다. The second power voltage line 350 is formed in a wiring pattern extending in one direction. Here, one direction in which the second power supply voltage line 350 extends, referring to FIG. 5, means a row direction. The second power voltage line 350 may be arranged in a row direction or a column direction so as to be connected to n x m pixel circuits 310 arranged in the organic light emitting display panel 300 (see FIG. 1). The second power supply voltage line 350 applies a second voltage to a cathode of the organic light emitting diode of the pixel circuit 310.

상기 제2전원전압선(350)은 연장되는 일 방향인 길이 방향을 따라 다수의 제 4 홀(352)이 이격되어 형성된다. 상기 제 4 홀(352)은 제2전원전압선(350)의 상면에서 하면으로 관통되어 형성된다. 상기 제 4 홀(352)은 평면 형상이 원을 이루도록 형성된다. 상기 제 4 홀(352)은 제2전원전압선(350)의 배선 패턴에서 제2전원전압선(350)의 길이 방향에 수직 방향인 폭 방향의 단면적을 부분적으로 감소시키게 된다. 따라서, 상기 제2전원전압선(350)은 길이 방향을 따라 단면적이 큰 영역과 작은 영역이 반복적으로 형성된다.The second power voltage line 350 is formed by separating a plurality of fourth holes 352 along a length direction, which is one direction in which the second power voltage line 350 extends. The fourth hole 352 is formed to penetrate from the upper surface of the second power voltage line 350 to the lower surface. The fourth hole 352 is formed so that the planar shape is a circle. The fourth hole 352 partially reduces the cross-sectional area of the width direction perpendicular to the length direction of the second power voltage line 350 in the wiring pattern of the second power voltage line 350. Therefore, the second power supply voltage line 350 is formed in a region with a large cross-sectional area and a small region repeatedly along the longitudinal direction.

상기 제 4 홀(352)은 홀의 지름이 제2전원전압선(350)의 폭보다 작게 형성된다. 상기 제 4 홀(352)은 바람직하게는 그 지름이 제2전원전압선(350)의 폭을 기준으로 50 내지 80%의 크기를 갖도록 형성된다. 상기 제 4 홀(352)의 지름이 너무 큰 경우에는 제2전원전압선(350)의 강도가 약해져서 굴곡이 발생될 때 배선 패턴이 끊어질 수 있다. 또한, 상기 제 4 홀(352)의 지름이 너무 작은 경우에는 굴곡이 발생될 때 스트레스를 적절하게 흡수하지 못하여 배선 패턴이 끊어질 수 있다.The fourth hole 352 has a diameter smaller than that of the second power voltage line 350. The fourth hole 352 is preferably formed to have a diameter of 50 to 80% based on the width of the second power voltage line 350. If the diameter of the fourth hole 352 is too large, the strength of the second power voltage line 350 may be weakened, and thus the wiring pattern may be broken when bending occurs. In addition, when the diameter of the fourth hole 352 is too small, the wiring pattern may be broken because stress is not properly absorbed when bending occurs.

한편, 상기 제 4 홀(342)은 데이터선(330) 또는 제1전원전압선이 교차되는 교차 영역에 형성되지 않을 수 있다. 상기 제 4 홀(352)이 교차 영역에 형성되는 경우에 주사선(320)과 제1전원전압선이 단락될 수 있다.The fourth hole 342 may not be formed in an intersection area where the data line 330 or the first power voltage line crosses each other. When the fourth hole 352 is formed in the crossing area, the scan line 320 and the first power voltage line may be shorted.

상기 스위칭 트랜지스터(360)는 게이트전극, 게이트 절연막, 드레인 전극 및 소스 전극을 포함하여 형성될 수 있다. 상기 스위칭 트랜지스터(360)의 구성은 구동 트랜지스터(380)의 구성과 동일하며, 도 4에 단면도에서 도시한 구동 트랜지스터(380)의 구성에서 상세히 설명하도록 한다.The switching transistor 360 may include a gate electrode, a gate insulating film, a drain electrode, and a source electrode. The configuration of the switching transistor 360 is the same as that of the driving transistor 380, and will be described in detail in the configuration of the driving transistor 380 illustrated in the cross-sectional view of FIG. 4.

상기 용량성 소자(370)는 기판(311)위에 제 1 전극(도면 미도시)과 제 2 전극(도면 미도시)이 순차적으로 형성될 수 있으며, 상기 제 1 전극과 제 2 전극 사이에는 절연막(도면 미도시)이 형성될 수 있다. 상기 용량성 소자(370)는 유기 전기 발광 표시 장치에 사용되는 일반적인 소자이므로, 여기서 전체적인 구조에 대한 상세한 설명을 생략한다.In the capacitive element 370, a first electrode (not shown) and a second electrode (not shown) may be sequentially formed on the substrate 311, and an insulating layer may be formed between the first electrode and the second electrode. Not shown) may be formed. Since the capacitive element 370 is a general element used in an organic electroluminescent display, a detailed description of the overall structure is omitted here.

상기 구동 트랜지스터(380)는, 도 4를 참조하면, 기판(311), 제어전극인 게이트 전극(312), 게이트 절연막(313), 제 1 전극인 소스 전극(314) 및 제 2 전극인 레인 전극(315) 및 소스 전극(314)와 드레인 전극(315)을 연결하는 나노와이어층(316)을 포함하여 형성된다. 상기 구동 트랜지스터(380)의 구성은 일례로 게이트가 상부에 위치하는 트랜지스터 형상으로 형성될 수 도 있다.Referring to FIG. 4, the driving transistor 380 includes a substrate 311, a gate electrode 312 as a control electrode, a gate insulating layer 313, a source electrode 314 as a first electrode, and a rain electrode as a second electrode. And a nanowire layer 316 connecting the source electrode 314 and the drain electrode 315 to each other. For example, the driving transistor 380 may be formed in the shape of a transistor having a gate disposed thereon.

상기 게이트 전극(312)은 기판(311)의 상부에 게이트 전극 형성 물질을 증착한 후에 패터닝하여 배선 패턴으로 형성할 수 있다.The gate electrode 312 may be formed as a wiring pattern by depositing and patterning a gate electrode forming material on the substrate 311.

상기 게이트 절연막(313)은 게이트 전극(312)를 모두 덮도록 형성된다. 또한, 상기 게이트 절연막(313)은 게이트 전극(312)와 게이트 전극(312)의 외주연의 기판(311)의 일부를 덮도록 형성될 수 있다. 상기 게이트 절연막(313)은 산화막 또는 질화막과 같은 절연막이 단층 또는 복층으로 형성될 수 있다.The gate insulating layer 313 is formed to cover all of the gate electrodes 312. In addition, the gate insulating layer 313 may be formed to cover a portion of the gate electrode 312 and the substrate 311 around the outer edge of the gate electrode 312. In the gate insulating layer 313, an insulating film such as an oxide film or a nitride film may be formed in a single layer or a plurality of layers.

상기 소스 전극(314)은 게이트 절연막(313)의 상부의 일측을 덮도록 형성된다. 상기 소스 전극(314)은 상기 제1전원전압선(340)과 전기적으로 연결되도록 형성된다. The source electrode 314 is formed to cover one side of the upper portion of the gate insulating layer 313. The source electrode 314 is formed to be electrically connected to the first power voltage line 340.

상기 드레인 전극(315)은 게이트 절연막(313)의 상부의 타측을 덥도록 형성된다. 상기 드레인 전극(315)은 소스 전극(314)와 대응되도록 형성된다. 상기 드레인 전극(315)은 유기 전계 발광 소자(390)의 애노드(anode)와 전기적으로 연결되도록 형성된다.The drain electrode 315 is formed to cover the other side of the upper portion of the gate insulating layer 313. The drain electrode 315 is formed to correspond to the source electrode 314. The drain electrode 315 is formed to be electrically connected to an anode of the organic EL device 390.

상기 나노와이어층(316)은 적어도 하나의 나노와이어로 형성되며, 게이트 절연막(313)의 상부에서 게이트 전극(312)을 가로지르도록 형성된다. 상기 나노와이어층(316)은 드레인 전극(315)과 소스 전극(314)을 전기적으로 연결하게 된다. 상기 나노와이어층(316)는 드레인 전극(315)와 소스 전극(314) 사이에서 채널 영역으로 동작하게 된다. 상기 구동 트랜지스터(380)는 상대적으로 길이가 긴 채널 영역이 나노와이어에 의하여 형성되므로, 보다 플렉서블하게 된다.The nanowire layer 316 is formed of at least one nanowire, and is formed to cross the gate electrode 312 on the gate insulating layer 313. The nanowire layer 316 electrically connects the drain electrode 315 and the source electrode 314. The nanowire layer 316 operates as a channel region between the drain electrode 315 and the source electrode 314. Since the driving transistor 380 has a relatively long channel region formed by nanowires, the driving transistor 380 is more flexible.

상기 나노와이어는 와일드 밴드 갭을 가지는 산화물로 이루어지며, ZnO, In2O3, SnO2 와 같은 물질로 이루어진다. 또한, 상기 나노와이어는 Ge, In2Se3, GeTe, GeSb와 같은 물질로 이루어질 수 있다. 상기 나노와이어는 수십 nm에서 수백 nm의 지름을 갖도록 형성된다. 또한, 상기 나노와이어는 수 um 에서 수십 um의 길이를 갖도록 형성된다.The nanowires are made of an oxide having a wild band gap and made of a material such as ZnO, In 2 O 3 , SnO 2 . In addition, the nanowires may be made of a material such as Ge, In 2 Se 3 , GeTe, GeSb. The nanowires are formed to have a diameter of several tens of nm to several hundred nm. In addition, the nanowires are formed to have a length of several um to several tens of um.

상기 유기 전계 발광 소자(390)는 투명전극인 애노드(anode), 유기박막, 캐소드(cathode)의 구조로 이루어진다. 상기 유기 박막은 전자와 정공의 균형을 좋게 하여 발광 효율을 향상시키기 위해 발광층(emitting layer, EML), 전자 수송 층(electron transport layer, ETL) 및 정공 수송층(hole transport layer, HTL)을 포함한 다층 구조로 이루어지고, 또한 별도의 전자 주입층(electron injecting layer, EIL)과 정공 주입층(hole injecting layer, HIL)층을 포함할 수 있다. The organic EL device 390 has a structure of an anode, an organic thin film, and a cathode, which are transparent electrodes. The organic thin film has a multilayer structure including an emission layer (EML), an electron transport layer (ETL), and a hole transport layer (HTL) to improve the light emission efficiency by improving the balance between electrons and holes. It may also comprise a separate electron injecting layer (EIL) and a hole injecting layer (HIL) layer.

상기 화소 회로(310)는 주사선(320), 데이터선(330), 제1전원전압선(340) 및 제2전원전압선(350)의 길이 방향으로 다수의 홀이 배열되므로 플렉서블 유기 전계 발광 표시 장치(10)가 보다 플렉서블하게 형성될 수 있다. 그리고 상기 화소 회로(310)는 배선 패턴에 홀이 형성되므로, 기판이 휘어질 때 배선 패턴이 깨지거나 손상되는 것을 방지할 수 있다. The pixel circuit 310 has a plurality of holes arranged in the length direction of the scan line 320, the data line 330, the first power voltage line 340, and the second power voltage line 350. 10) can be formed more flexible. In the pixel circuit 310, since holes are formed in the wiring pattern, the wiring pattern may be prevented from being broken or damaged when the substrate is bent.

다음은 본 발명의 다른 실시예에 따른 화소 회로에 대하여 설명한다.Next, a pixel circuit according to another exemplary embodiment of the present invention will be described.

도 6를 참조하면 도 1의 화소 회로의 구성의 다른 실시예에 따른 평면도가 도시되어 있고, 도 7를 참조하면 도6의 B-B의 단면도가 도시되어 있다. Referring to FIG. 6, a plan view according to another exemplary embodiment of the configuration of the pixel circuit of FIG. 1 is illustrated. Referring to FIG. 7, a cross-sectional view of B-B of FIG. 6 is illustrated.

도 6 내지 도 7를 참조하면, 상기 화소 회로(410)는 주사선(320), 데이터선(330), 제1전원전압선(340), 제2전원전압선(VSS Line)(도면 미도시, 도 5 참조), 스위칭 트랜지스터(T1)(460), 용량성 소자(Cst)(370), 구동 트랜지스터(T2)(480) 및 유기 전계 발광 소자(OLED)(390)를 포함한다. 상기 화소 회로(410)의 각 구성 요소의 연결관계는 도 2에 도시된 화소 회로(310)와 동일하다. 또한, 상기 화소 회로(410)는 스위칭 트랜지스터(460)와 구동 트랜지스터(480)를 제외하고는 도 3 내지 도 5에 도시된 화소 회로(310)와 동일하다. 따라서, 상기 화소 회로(410)는 이하에서는 도 3 내지 도 5에 도시된 화소 회로(310)와 다른 부분을 위주로 설명한다. 또한, 상기 화소 회로(410)는 도 3 내지 도 5에 도시된 화소 회로(310)와 동일한 구성 요소에 대하여는 동일한 도면 부호를 사용하며 상세한 설명을 생략한다.6 to 7, the pixel circuit 410 may include a scan line 320, a data line 330, a first power voltage line 340, and a second power voltage line VSS line (not shown in FIG. 5). Reference), a switching transistor (T1) 460, a capacitive element (Cst) 370, a driving transistor (T2) 480, and an organic light emitting element (OLED) 390. The connection relationship between the components of the pixel circuit 410 is the same as the pixel circuit 310 illustrated in FIG. 2. The pixel circuit 410 is the same as the pixel circuit 310 illustrated in FIGS. 3 to 5 except for the switching transistor 460 and the driving transistor 480. Therefore, the pixel circuit 410 will be described below with a different part from the pixel circuit 310 shown in FIGS. 3 to 5. In addition, the pixel circuit 410 uses the same reference numerals for the same elements as those of the pixel circuit 310 shown in FIGS. 3 to 5, and a detailed description thereof will be omitted.

상기 화소 회로(410)는 주사선(320), 데이터선(330), 제1전원전압선(340) 및 제2전원전압선외에도 스위칭 트랜지스터(460) 및 구동 트랜지스터(480)에도 관통 홀이 형성된다. 이하의 설명에서는 스위칭 트랜지스터(460) 및 구동 트랜지스터(480)에 형성되는 관통 홀에 대하여 각각 제 5 홀 내지 제 8 홀로 구분하여 설명한다.The pixel circuit 410 has through holes formed in the switching transistor 460 and the driving transistor 480 in addition to the scan line 320, the data line 330, the first power voltage line 340, and the second power voltage line. In the following description, the through-holes formed in the switching transistor 460 and the driving transistor 480 are divided into fifth to eighth holes, respectively.

상기 스위칭 트랜지스터(460)는 기판(311), 게이트 전극(412), 게이트 절연막(413), 소스 전극(414) 및 드레인 전극(415)을 포함한다. 상기 스위칭 트랜지스터(460)는 일례로 게이트 전극이 상부에 위치하는 트랜지스터 형상으로 형성될 수 도 있으며, 본 발명에서 상기 스위칭 트랜지스터의 형상을 한정하는 것은 아니다. The switching transistor 460 includes a substrate 311, a gate electrode 412, a gate insulating layer 413, a source electrode 414, and a drain electrode 415. For example, the switching transistor 460 may be formed in a transistor shape in which a gate electrode is disposed above, and the switching transistor 460 is not limited to the shape of the switching transistor.

상기 게이트 전극(412)은 상기 기판(311)의 상부에 게이트 전극 형성 물질을 증착한 후에 패터닝하여 형성할 수 있다. 이때, 상기 게이트 전극(312)은 상면에서 하면으로 관통되어 형성되는 다수의 제 5 홀(412a)을 포함한다. 상기 제 5 홀(412a)은 평면 형상이 원을 이루도록 형성된다. 상기 제 5 홀(412a)은 게이트 전극(412)의 면적에 따라 적정한 지름을 갖도록 형성된다. 상기 제 5 홀(412a)은 바람직하게는 게이트 전극의 연장되는 길이 방향의 폭을 기준으로 80%보다 작은 크기를 갖도록 형성된다. 또한, 상기 제 5 홀(412a)은 제 1 홀(322) 내지 제 4 홀(352)의 어느 하나의 홀과 동일한 크기로 형성될 수 있다.The gate electrode 412 may be formed by depositing and patterning a gate electrode forming material on the substrate 311. In this case, the gate electrode 312 includes a plurality of fifth holes 412a which are formed to penetrate from an upper surface to a lower surface. The fifth hole 412a is formed such that a planar shape forms a circle. The fifth hole 412a is formed to have an appropriate diameter according to the area of the gate electrode 412. The fifth hole 412a is preferably formed to have a size smaller than 80% based on the width in the longitudinal direction of the gate electrode. In addition, the fifth hole 412a may be formed to have the same size as any one of the first hole 322 to the fourth hole 352.

상기 제 5 홀(412a)의 지름이 너무 큰 경우에는 게이트 전극의 강도가 약해져서 굴곡이 발생될 때 배선 패턴이 끊어질 수 있다. 또한, 상기 제 5 홀(412a)은 게이트 전극(412)의 면적에 따라 적정한 수로 형성된다. If the diameter of the fifth hole 412a is too large, the strength of the gate electrode may be weakened, and thus the wiring pattern may be broken when bending occurs. In addition, the fifth hole 412a is formed in an appropriate number according to the area of the gate electrode 412.

상기 게이트 절연막(413)은 게이트 전극(412)을 모두 덮도록 형성된다. 상기 게이트 절연막(413)은 게이트 전극(412)와 게이트 전극(412)의 외주연의 상기 기판(411)의 일부를 덮도록 형성될 수 있다. 상기 게이트 절연막(413)은 산화막 또는 질화막과 같은 절연막으로 형성되며, 단층 또는 복층으로 형성될 수 있다. The gate insulating layer 413 is formed to cover all of the gate electrodes 412. The gate insulating layer 413 may be formed to cover a portion of the substrate 411 on the outer circumference of the gate electrode 412 and the gate electrode 412. The gate insulating film 413 may be formed of an insulating film such as an oxide film or a nitride film, and may be formed in a single layer or a plurality of layers.

상기 게이트 절연막(413)은 상면에서 하면으로 관통되어 형성되는 다수의 제 6 홀(413a)을 포함한다. 상기 제 6 홀(413a)은 평면 형상이 원을 이루도록 형성된다. 상기 제 6 홀(413a)은 게이트 절연막(413)의 면적에 따라 적정한 지름을 갖도록 형성된다. 또한, 상기 제 6 홀(413a)은 게이트 절연막(413)의 면적에 따라 적정한 수로 형성된다. 상기 제 6 홀(413a)은 바람직하게는 제 5 홀(412a)과 동일한 크기를 갖도록 형성될 수 있다. 한편, 상기 게이트 전극(412)의 상부에 형성된 게이트 절연막(413)에는 제 6 홀(413a)을 형성하지 않을 수 있다. 이는 게이트 절연막(413) 상부에 형성되는 소스 전극(414) 및 드레인 전극(415)이 게이트 전극(412)과 단락되는 것을 방지하기 위함이다.The gate insulating layer 413 includes a plurality of sixth holes 413a which are formed to penetrate from an upper surface to a lower surface. The sixth hole 413a is formed such that a planar shape forms a circle. The sixth hole 413a is formed to have an appropriate diameter according to the area of the gate insulating film 413. In addition, the sixth hole 413a is formed in an appropriate number depending on the area of the gate insulating film 413. The sixth hole 413a may be formed to have the same size as the fifth hole 412a. The sixth hole 413a may not be formed in the gate insulating layer 413 formed on the gate electrode 412. This is to prevent the source electrode 414 and the drain electrode 415 formed on the gate insulating layer 413 from being short-circuited with the gate electrode 412.

상기 소스 전극(414)은 게이트 절연막(413)의 상부의 일측을 덮도록 형성된다. 이때, 상기 소스 전극(414)은 상면에서 하면으로 관통되어 형성되는 다수의 제 7 홀(414a)을 포함한다. 상기 제 7 홀(414a)은 평면 형상이 원을 이루도록 형성된다. 상기 제 7 홀(414a)은 소스 전극(414)의 면적에 따라 적정한 지름을 갖도록 형성된다. 상기 제 7 홀(414a)은 제 1 홀(322) 내지 제 4 홀(352)의 어느 하나의 홀과 동일한 크기로 형성될 수 있다. 또한, 상기 제 7 홀(414a)은 소스 전극(414)의 면적에 따라 적정한 수로 형성될 수 있다.The source electrode 414 is formed to cover one side of the upper portion of the gate insulating layer 413. In this case, the source electrode 414 includes a plurality of seventh holes 414a formed to penetrate from an upper surface to a lower surface. The seventh hole 414a is formed such that a planar shape forms a circle. The seventh hole 414a is formed to have an appropriate diameter according to the area of the source electrode 414. The seventh hole 414a may be formed to have the same size as any one of the first hole 322 to the fourth hole 352. In addition, the seventh hole 414a may be formed in an appropriate number according to the area of the source electrode 414.

상기 드레인 전극(415)은 게이트 절연막(413)의 상부 일측에 형성된 소스 전극(414)과 대응되도록 게이트 절연막(413)의 상부 타측에 형성된다. 이때, 상기 드레인 전극(415)은 상면에서 하면으로 관통되어 형성되는 다수의 제 8 홀(415a)을 포함한다. 상기 제 8 홀(415a)은 평면 형상이 원을 이루도록 형성된다. 상기 제 8 홀(415a)은 드레인 전극(415)의 면적에 따라 적정한 지름을 갖도록 형성된다. 상기 제 8 홀(415a)은 제 7 홀(414a)과 동일한 크기로 형성될 수 있다. 또한, 상기 제 8 홀(415a)은 드레인 전극(415)의 면적에 따라 적정한 수로 형성될 수 있다.The drain electrode 415 is formed on the other side of the gate insulating layer 413 so as to correspond to the source electrode 414 formed on the upper side of the gate insulating layer 413. In this case, the drain electrode 415 includes a plurality of eighth holes 415a formed to penetrate from an upper surface to a lower surface. The eighth hole 415a is formed such that a planar shape forms a circle. The eighth hole 415a is formed to have an appropriate diameter according to the area of the drain electrode 415. The eighth hole 415a may be formed to have the same size as the seventh hole 414a. In addition, the eighth hole 415a may be formed in an appropriate number according to the area of the drain electrode 415.

상기 구동 트랜지스터(480)는 스위칭 트랜지스터(460)와 동일한 구성요소로 형성되므로, 구동 트랜지스터(480)의 구성 요소에 대한 상세한 설명은 생략하도록 한다. Since the driving transistor 480 is formed of the same component as the switching transistor 460, a detailed description of the components of the driving transistor 480 will be omitted.

상기 화소 회로(410)는 주사선(320), 데이터선(330), 제1전원전압선(340), 제2전원전압선 및 스위칭 트랜지스터(460)과 구동 트랜지스터(480)의 구성요소인 게이트 전극, 게이트 절연막, 소스전극, 드레인 전극에 다수의 관통 홀이 형성된다. 따라서, 상기 화소 회로(410)를 포함하는 플렉서블 유기 전계 발광 표시 장치는 보다 플렉서블하게 형성될 수 있다. 즉, 상기 플렉서블 유기 전계 발광 표시 장치가 굴곡될 때, 화소회로(410)의 각 구성 요소는 끊어지거나 손상되는 것이 방지될 수 있다.The pixel circuit 410 includes a scan line 320, a data line 330, a first power voltage line 340, a second power voltage line, and a gate electrode and a gate which are components of the switching transistor 460 and the driving transistor 480. A plurality of through holes are formed in the insulating film, the source electrode, and the drain electrode. Therefore, the flexible organic light emitting display device including the pixel circuit 410 may be formed to be more flexible. That is, when the flexible organic light emitting display device is bent, each component of the pixel circuit 410 may be prevented from being cut off or damaged.

다음은 본 발명의 평판 표시 장치에 적용되는 또 다른 실시예에 따른 배선 패턴에 대하여 설명한다. Next, a wiring pattern according to another exemplary embodiment applied to the flat panel display of the present invention will be described.

도 8 내지 도 13은 본 발명의 또 다른 실시예에 따른 배선 패턴의 평면도를 나타낸다.8 to 13 illustrate a plan view of a wiring pattern according to another exemplary embodiment of the present invention.

이하의 설명에서 배선 패턴은 상기에서 설명한 바와 같이 평판 표시 장치에 구비되는 다양한 배선 전극인 주사선, 데이터선, 제1전원전압선 및 제2전원전압선들의 배선 패턴을 의미한다. 또한, 상기 배선 패턴은 스위칭 트랜지스터와 구동 트랜지스터를 구성하는 데이터 전극과 소스 전극 및 게이트 전극들의 배선 패턴을 의미한다. 따라서, 이하의 설명에서는 주사선(320), 데이터선(330), 제1전원전압선(340), 제2전원전압선(350) 및 스위칭 트랜지스터(360)과 구동 트랜지스터(380)들의 전극들에 대하여 구분없이 배선 패턴으로 통칭한다. 또한, 이하에서는 배선 패턴에 형성되는 관통 홀을 중심으로 설명한다. 따라서, 이하에서 설명되는 관통 홀은 도 3 내지 도 5에 도시된 화소 회로를 구성하는 주사선(320), 데이터선(330), 제1전원전압선(340), 제2전원전압선(350) 및 스위칭 트랜지스터(360)과 구동 트랜지스터(380)에 대하여 구분없이 적용될 수 있다.In the following description, the wiring pattern refers to a wiring pattern of scan lines, data lines, first power voltage lines, and second power voltage lines, which are various wiring electrodes included in the flat panel display device as described above. In addition, the wiring pattern refers to a wiring pattern of the data electrode, the source electrode, and the gate electrodes constituting the switching transistor and the driving transistor. Therefore, in the following description, the scan line 320, the data line 330, the first power voltage line 340, the second power voltage line 350, and the switching transistor 360 and the electrodes of the driving transistor 380 are distinguished. Commonly referred to as wiring pattern without. In addition, it demonstrates centering on the through-hole formed in a wiring pattern below. Therefore, the through hole described below includes the scan line 320, the data line 330, the first power voltage line 340, the second power voltage line 350, and the switching constituting the pixel circuit illustrated in FIGS. 3 to 5. The transistor 360 and the driving transistor 380 may be applied without distinction.

도 8에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 배선 패턴(510)은 관통 홀(510a)를 포함하여 형성된다. 상기 관통 홀(510a)은 평면 형상이 원 형상을 이루도록 형성되며, 배선 패턴(510)의 폭 방향으로 형성되는 적어도 2개의 홀을 포함하여 형성된다. 상기 관통 홀(510a)은 바람직하게는 배선 패턴(510)의 폭에 따라 적어도 5개의 홀로 형성된다. 상기 관통 홀(510a)은 배선 패턴의 상면에서 하면으로 관통되어 형성된다. 따라서, 상기 관통 홀(510a)은 다수 개의 홀이 배선 패턴(510)의 폭 방향으로 일렬로 정렬되어 형성된다. 상기 관통 홀(510a)은 그 수가 증가함에 따라 배선 패턴(510)의 단면적의 감소를 최소화하면서 배선 패턴(510)을 플렉서블하게 만들게 된다. 상기 배선 패턴(510)은 전체적으로 하나의 원 형상으로 형성되는 경우보다 단면적의 감소가 최소화되므로, 배선 패턴(510) 자체의 전기 저항이 증가되지 않게 된다.As shown in FIG. 8, the wiring pattern 510 according to another embodiment of the present invention includes a through hole 510a. The through hole 510a is formed to have a planar shape in a circular shape, and includes at least two holes formed in the width direction of the wiring pattern 510. The through hole 510a is preferably formed of at least five holes according to the width of the wiring pattern 510. The through hole 510a is formed to penetrate through the upper surface of the wiring pattern to the lower surface. Therefore, the through holes 510a are formed by arranging a plurality of holes in a line in the width direction of the wiring pattern 510. As the number of the through holes 510a increases, the wiring patterns 510 are made flexible while minimizing a decrease in the cross-sectional area of the wiring patterns 510. Since the reduction of the cross-sectional area is minimized than the case in which the wiring pattern 510 is formed in one circular shape as a whole, the electrical resistance of the wiring pattern 510 itself is not increased.

도 9에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 배선 패턴(520)은 관통 홀(520a)를 포함하여 형성된다. 상기 관통 홀(520a)은 평면 형상이 사각 형상을 이루도록 형성되며, 배선 패턴(520)의 폭 방향으로 형성되는 적어도 2개의 홀을 포함하여 형성된다. 상기 관통 홀(520a)은 바람직하게는 배선 패턴(520)의 폭에 따라 적어도 5개의 홀로 형성된다. 상기 관통 홀(520a)은 배선 패턴의 상면에서 하면으로 관통되어 형성된다. 따라서, 상기 관통 홀(520a)은 다수 개의 홀이 배선 패턴(520)의 폭 방향으로 일렬로 정렬되어 형성된다. 상기 관통 홀(520a)은 그 수가 증가함에 따라 배선 패턴(520)의 단면적의 감소를 최소화하면서 배선 패턴(520)을 플렉서블하게 만들게 된다. 상기 배선 패턴(520)은 전체적으로 하나의 사각 형상으로 형성되는 경우보다 단면적의 감소가 최소화되므로, 배선 패턴(520) 자체의 전기 저항이 증가되지 않게 된다.As shown in FIG. 9, the wiring pattern 520 according to another embodiment of the present invention includes a through hole 520a. The through hole 520a is formed to have a square shape in a planar shape, and includes at least two holes formed in the width direction of the wiring pattern 520. The through hole 520a is preferably formed of at least five holes according to the width of the wiring pattern 520. The through hole 520a penetrates from the upper surface of the wiring pattern to the lower surface. Accordingly, the through holes 520a are formed by arranging a plurality of holes in a line in the width direction of the wiring pattern 520. As the number of the through holes 520a increases, the wiring patterns 520 are made flexible while minimizing a decrease in the cross-sectional area of the wiring patterns 520. Since the reduction of the cross-sectional area is minimized as compared with the case in which the wiring pattern 520 is formed in one rectangular shape as a whole, the electrical resistance of the wiring pattern 520 itself is not increased.

도 10에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 배선 패턴(530)은 관통 홀(530a)를 포함하여 형성된다. 상기 관통 홀(530a)은 평면 형상이 타원 형상을 이루도록 형성된다. 즉, 상기 관통 홀(530a)은 원이 배선 패턴(530)의 길이 방향으로 연장되는 형상으로 형성된다. 상기 관통 홀(530a)은 배선 패턴(530)의 폭 방향으로 형성되는 적어도 1개의 홀을 포함하여 형성된다. 상기 관통 홀(530a)은 바람직하게는 배선 패턴(530)의 폭에 따라 적어도 5개의 홀로 형성된다. 상기 관통 홀(530a)은 배선 패턴(530)의 상면에서 하면으로 관통되어 형성된다. 따라서, 상기 관통 홀(530a)은 다수 개의 홀이 배선 패턴(530)의 폭 방향으로 일렬로 정렬되어 형성된다. 상기 관통 홀(530a)은 그 수가 증가함에 따라 배선 패턴(530)의 단면적의 감소를 최소화하면서 배선 패턴(530)을 플렉서블하게 만들게 된다.As shown in FIG. 10, the wiring pattern 530 according to another embodiment of the present invention includes a through hole 530a. The through hole 530a is formed such that a planar shape is an elliptic shape. That is, the through hole 530a is formed in a shape in which a circle extends in the longitudinal direction of the wiring pattern 530. The through hole 530a is formed to include at least one hole formed in the width direction of the wiring pattern 530. The through hole 530a is preferably formed of at least five holes according to the width of the wiring pattern 530. The through hole 530a penetrates from an upper surface of the wiring pattern 530 to a lower surface thereof. Accordingly, the through holes 530a are formed by arranging a plurality of holes in a line in the width direction of the wiring pattern 530. As the number of through holes 530a increases, the wiring patterns 530 are made flexible while minimizing a decrease in the cross-sectional area of the wiring patterns 530.

도 11에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 배선 패턴(540)은 관통 홀(540a)를 포함하여 형성된다. 상기 관통 홀(540a)은 평면 형상이 타원 형상을 이루도록 형성된다. 보다 구체적으로는, 상기 관통 홀(540a)은 원이 배선 패턴(540)의 폭 방향으로 연장되는 형상으로 형성된다. 상기 관통 홀(540a)은 배선 패턴(540)의 폭 방향으로 형성되는 적어도 1개의 홀을 포함하여 형성된다. 상기 관통 홀(540a)은 바람직하게는 배선 패턴(540)의 폭에 따라 적어도 3개의 홀로 형성된다. 상기 관통 홀(540a)은 배선 패턴(540)의 상면에서 하면으로 관통되어 형성된다. 따라서, 상기 관통 홀(540a)은 다수 개의 홀이 배선 패턴(540)의 폭 방향으로 일렬로 정렬되어 형성된다. 상기 관통 홀(540a)은 배선 패턴(540)을 플렉서블하게 만들게 된다.As illustrated in FIG. 11, the wiring pattern 540 according to another embodiment of the present invention includes a through hole 540a. The through hole 540a is formed to have an elliptical shape with a planar shape. More specifically, the through hole 540a is formed in a shape in which a circle extends in the width direction of the wiring pattern 540. The through hole 540a is formed to include at least one hole formed in the width direction of the wiring pattern 540. The through hole 540a is preferably formed of at least three holes according to the width of the wiring pattern 540. The through hole 540a is formed through the upper surface of the wiring pattern 540 through the lower surface. Accordingly, the through holes 540a are formed by arranging a plurality of holes in a line in the width direction of the wiring pattern 540. The through hole 540a makes the wiring pattern 540 flexible.

도 12에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 배선 패턴(550)은 제 1관통 홀(550a)과 제 2 관통 홀(550b)을 포함하여 형성된다. 상기 제 1 관통 홀(550a)은 평면 형상이 타원 형상 또는 직사각 형상을 이루면서, 배선 패턴(550)의 길이 방향에 대하여 사선 방향을 이루도록 배열되어 형성된다. 상기 제 2 관통 홀(550b)은 평면 형상이 타원 형상 또는 직사각 형상을 이루면서, 배선 패턴(550)의 길이 방향을 따라 배열되도록 형성된다. 또한, 상기 제 1 관통 홀(550a)은 제 2 관통 홀(550b)을 기준으로 대칭으로 이루도록 제 2 관통 홀(550b)의 양측에 형성된다. 상기 제 1관통 홀(550a)과 제 2 관통 홀(550b)은 배선 패턴(550)의 상면에서 하면으로 관통되어 형성된다. 따라서, 상기 제 1관통 홀(550a)과 제 2 관통 홀(550b)은 배선 패턴(550)의 단면적 감소를 최소화하면서 배선 패턴(550)을 플렉서블하게 만들게 된다.As shown in FIG. 12, the wiring pattern 550 according to another embodiment of the present invention includes a first through hole 550a and a second through hole 550b. The first through hole 550a is formed in an elliptical shape or a rectangular shape in a planar shape, and is arranged in an oblique direction with respect to the length direction of the wiring pattern 550. The second through hole 550b is formed such that the planar shape is an elliptical shape or a rectangular shape and is arranged along the length direction of the wiring pattern 550. In addition, the first through hole 550a is formed at both sides of the second through hole 550b so as to be symmetrical with respect to the second through hole 550b. The first through hole 550a and the second through hole 550b penetrate from the upper surface of the wiring pattern 550 to the lower surface. Accordingly, the first through hole 550a and the second through hole 550b make the wiring pattern 550 flexible while minimizing the reduction in the cross-sectional area of the wiring pattern 550.

도 13에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 배선 패턴(560)은 관통 홀(560a)을 포함하여 형성된다. 상기 관통 홀(560a)은 평면 형상이 타원 형상 또는 직사각 형상을 이루면서, 배선 패턴(560)의 길이 방향에 대하여 사선 방향을 이루도록 배열되어 형성된다. 상기 관통 홀(560a)은 배선 패턴의 길이 방향과 폭 방향으로 각각 대칭되도록 형성될 수 있다. 상기 관통 홀(560a)은 배선 패턴(560)의 상면에서 하면으로 관통되어 형성된다. 따라서, 상기 관통 홀(560a)은 배선 패턴(560)의 단면적 감소를 최소화하면서 배선 패턴(560)을 플렉서블하게 만들게 된다.As shown in FIG. 13, the wiring pattern 560 according to another embodiment of the present invention includes a through hole 560a. The through holes 560a are formed in an elliptical shape or a rectangular shape in a planar shape, and are arranged in an oblique direction with respect to the length direction of the wiring pattern 560. The through holes 560a may be formed to be symmetrical in the length direction and the width direction of the wiring pattern, respectively. The through hole 560a is formed through the upper surface of the wiring pattern 560 through the lower surface. Accordingly, the through hole 560a makes the wiring pattern 560 flexible while minimizing the reduction in the cross-sectional area of the wiring pattern 560.

다음은 본 발명의 또 다른 실시예에 따른 배선 패턴에 대하여 설명한다. Next, a wiring pattern according to another embodiment of the present invention will be described.

도 14는 본 발명의 또 다른 실시예에 따른 배선 패턴의 평면도를 나타낸다. 도 15는 도 14의 C-C 단면도를 나타낸다. 도 16은 본 발명의 또 다른 실시예에 따른 배선 패턴에 대한 도 15에 대응되는 단면도를 나타낸다.14 is a plan view of a wiring pattern according to another exemplary embodiment of the present invention. 15 is a cross-sectional view taken along the line C-C of FIG. 16 is a cross-sectional view corresponding to FIG. 15 of a wiring pattern according to another exemplary embodiment of the present invention.

이하의 설명에서는 트랜지스터를 포함하는 회로를 구성하는 각 전극의 배선 패턴에 대한 형상을 중심으로 설명한다. 따라서, 이하에서 설명되는 배선 패턴은 도 3 내지 도 5에 도시된 화소 회로를 구성하는 주사선(320), 데이터선(330), 제1전원전압선(340), 제2전원전압선(350) 및 스위칭 트랜지스터(360)과 구동 트랜지스터(380)에 대하여 구분 없이 적용될 수 있다. 또한, 이하의 설명에서는 주사선(320), 데이터선(330), 제1전원전압선(340), 제2전원전압선(350) 및 스위칭 트랜지스터(360)과 구동 트랜지스터(380)의 구분 없이 배선 패턴으로 통칭한다.In the following description, the shape of the wiring pattern of each electrode constituting the circuit including the transistor will be described mainly. Therefore, the wiring pattern described below includes the scan line 320, the data line 330, the first power voltage line 340, the second power voltage line 350, and the switching constituting the pixel circuit shown in FIGS. 3 to 5. The transistor 360 and the driving transistor 380 may be applied without distinction. In the following description, the scan line 320, the data line 330, the first power supply voltage line 340, the second power supply voltage line 350, and the switching transistor 360 and the driving transistor 380 are used as a wiring pattern. Collectively.

도 14와 도 15에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 배선 패턴(570)은 관통 홀(570a)을 구비하는 주 패턴(572)과 보조 배턴(574)를 포함하여 형성된다. 따라서, 상기 보조 패턴(574)은 상대적으로 주 패턴(572)보다 전기 저항이 낮게 되어 주 패턴(572)의 전기 저항이 관통 홀(570a)에 의하여 증가되는 것을 보완하게 되며, 배선 패턴(570)은 전체적으로 전기 저항이 증가되는 것이 최소화된다.As shown in FIGS. 14 and 15, the wiring pattern 570 according to another embodiment of the present invention includes a main pattern 572 having a through hole 570a and an auxiliary baton 574. . Accordingly, the auxiliary pattern 574 has a lower electrical resistance than the main pattern 572, thereby compensating for the increase in the electrical resistance of the main pattern 572 by the through hole 570a, and the wiring pattern 570. The overall increase in electrical resistance is minimized.

상기 주 패턴(572)은, 도 14와 15를 참조하면, 도 3의 배선 패턴 형상으로 형성된다. 따라서, 상기 주 패턴(572)는 평면 형상이 원 형상인 관통홀(570a)를 구비하여 형성된다. 상기 관통 홀(570a)은 배선 패턴의 상면에서 하면으로 관통되어 형성된다. 또한, 상기 관통 홀(570a)은 다수 개의 홀이 배선 패턴(570)의 폭 방향으로 일렬로 정렬되어 형성될 수 있다. 한편, 상기 주 패턴(572)은 도 8 내지 도 13에 도시된 배선 패턴 중의 어느 하나의 배선 패턴으로 형성될 수 있음은 물론이다. 14 and 15, the main pattern 572 is formed in the shape of the wiring pattern of FIG. Accordingly, the main pattern 572 is formed with a through hole 570a having a circular planar shape. The through hole 570a is formed to penetrate through the upper surface of the wiring pattern to the lower surface. In addition, the through holes 570a may be formed by arranging a plurality of holes in a line in the width direction of the wiring pattern 570. On the other hand, the main pattern 572 may be formed of any one of the wiring pattern of the wiring pattern shown in Figs.

상기 보조 패턴(574)은 판상이며, 내측에 관통 홀이 구비되지 않는 판상으로 형성된다. 상기 보조 패턴(574)은 주 패턴(572)의 상면 또는 하면에 형성되며, 주 패턴(572)과 전체적으로 접촉되어 전기적으로 연결되도록 형성된다. 상기 보조 패턴(574)은 주 패턴(572)을 형성하는 물질보다 전기 저항이 상대적으로 낮은 물질로 형성된다. 예를 들면, 상기 주 패턴(572)은 은(Ag), 구리(Cu) 또는 니켈(Ni)과 같은 도전성 금속, 아연산화물(ZnO), 인듐주석산화물(ITO) 및 주석산화물(SnO2)과 같은 투명 전극 물질로 형성될 수 있다. 상기 보조 패턴(574)은 은(Ag), 구리(Cu) 또는 니켈(Ni)중에서 주 패턴(572)을 형성하는 물질보다 전기 저항이 낮은 물질로 형성될 수 있다. 또한, 상기 주 패턴(572)이 투명 전극 물질로 형성되는 경우에 상기 보조 패턴(574)은 도전성 금속으로 형성된다. 과 같은 도전성 금속으로 형성될 수 있다. 따라서, 상기 보조 패턴(574)은 주 패턴(572)이 관통 홀(570a)에 의하여 전기 저항이 증가되는 것을 상쇄시켜 배선 패턴(570)의 전기 저항의 증가를 최소화하게 된다.The auxiliary pattern 574 has a plate shape and is formed in a plate shape having no through hole therein. The auxiliary pattern 574 is formed on an upper surface or a lower surface of the main pattern 572, and is formed to be in electrical contact with the main pattern 572. The auxiliary pattern 574 is formed of a material having a lower electrical resistance than the material forming the main pattern 572. For example, the main pattern 572 may be formed of a conductive metal such as silver (Ag), copper (Cu), or nickel (Ni), zinc oxide (ZnO), indium tin oxide (ITO), and tin oxide (SnO 2 ). It may be formed of the same transparent electrode material. The auxiliary pattern 574 may be formed of a material having lower electrical resistance than the material forming the main pattern 572 of silver (Ag), copper (Cu), or nickel (Ni). In addition, when the main pattern 572 is formed of a transparent electrode material, the auxiliary pattern 574 is formed of a conductive metal. It may be formed of a conductive metal such as. Therefore, the auxiliary pattern 574 cancels the increase in the electrical resistance of the main pattern 572 by the through hole 570a, thereby minimizing the increase in the electrical resistance of the wiring pattern 570.

상기 보조 패턴(574)은 폭(Wa)이 주 패턴(572)의 폭(Wb)보다 작은 폭을 갖도록 형성된다. 또한, 상기 보조 패턴(574)은 바람직하게는 폭(Wa)이 주 패턴(572)에서 관통 홀의 지름(D)을 제외한 전체 폭(Wb1+Wb2)보다 작도록 형성된다. 또한, 상기 보조 패턴(574)는 더욱 바람직하게는 폭(Wa)이 주 패턴(572)에서 관통 홀(570a)과 측면 사이의 폭(Wb1)보다 작은 폭을 갖도록 형성된다. 따라서, 상기 보조 패턴(574)는 주 패턴의 폭(572)보다 작은 폭을 가지게 되어 플렉서블하면서도 배선 패턴(570)의 전기 전도성을 증가시키게 된다.The auxiliary pattern 574 is formed such that the width W a has a width smaller than the width W b of the main pattern 572. In addition, the auxiliary pattern 574 is preferably formed such that the width W a is smaller than the total width W b1 + W b2 excluding the diameter D of the through hole in the main pattern 572. Further, the auxiliary pattern 574 is more preferably formed such that the width W a has a width smaller than the width W b1 between the through hole 570a and the side surface in the main pattern 572. Therefore, the auxiliary pattern 574 has a width smaller than the width 572 of the main pattern, thereby increasing the electrical conductivity of the wiring pattern 570 while being flexible.

다음은 본 발명의 또 다른 실시예에 따른 배선 패턴에 대하여 설명한다. Next, a wiring pattern according to another embodiment of the present invention will be described.

도 16은 본 발명의 또 다른 실시예에 따른 배선 패턴에 대한 도 15에 대응되는 단면도를 나타낸다.16 is a cross-sectional view corresponding to FIG. 15 of a wiring pattern according to another exemplary embodiment of the present invention.

본 발명의 또 다른 실시예에 따른 배선 패턴(580)은, 도 16을 참조하면, 주 패턴(582)와 주 패턴(582)의 양면에 각각 형성되는 제 1 보조 패턴(584)와 제 2 보조 패턴(586)을 포함하여 형성된다. 상기 배선 패턴(580)은 주 패턴(582)의 양면에 각각 보조 패턴이 형성되므로 전기 전도성이 보다 증가될 수 있다. Referring to FIG. 16, the wiring pattern 580 according to another embodiment of the present invention may include a first auxiliary pattern 584 and a second auxiliary pattern formed on both surfaces of the main pattern 582 and the main pattern 582. It is formed including the pattern 586. Since the wiring pattern 580 has auxiliary patterns formed on both surfaces of the main pattern 582, electrical conductivity may be increased.

상기 주 패턴(582)는 도 15의 실시예에 따른 주 패턴(572)와 동일 또는 유사하게 형성되므로 여기서 상세한 설명은 생략한다.Since the main pattern 582 is formed the same as or similar to the main pattern 572 according to the exemplary embodiment of FIG. 15, a detailed description thereof will be omitted.

성가 제 1 보조 패턴(584)와 제 2 보조 패턴(586)은 도 15의 실시예에 따른 보조 패턴(574)와 동일 유사하게 형성되므로 여기서 상세한 설명은 생략한다. Since the first auxiliary pattern 584 and the second auxiliary pattern 586 are formed in the same manner as the auxiliary pattern 574 according to the exemplary embodiment of FIG. 15, detailed description thereof will be omitted.

다음은 본 발명의 실시예에 따른 배선 패턴의 절곡 시험 결과에 대하여 설명한다. Next, the bending test result of the wiring pattern according to the embodiment of the present invention will be described.

도 17은 도 10의 실시예에 따른 배선 패턴에 대한 절곡 시험 결과를 나타낸다. 도 18은 관통 홀이 형성되지 않은 배선 패턴에 대한 절곡 시험 결과를 나타낸다.17 illustrates a bending test result for a wiring pattern according to the example of FIG. 10. 18 shows the bending test results for the wiring pattern in which the through holes are not formed.

본 발명의 실시예에 따른 배선 패턴은 1 inch x 1inch 크기의 플렉서블 기판 위에 구리로 배선을 형성하여 제작하였다. 그리고, 상기 배선 패턴에 에칭을 통하여 관통 홀을 형성하였다. 상기 배선 패턴은 플렉서블 기판이 절곡될 때 내면이 이루는 각도가 30도가 되도록 굴곡 시험을 진행하였으며, 굴곡 횟수는 30회로 하였다. 상기 배선 패턴은 굴곡 시험 후에 크랙의 발생 유무에 대하여 관찰하였다. 상기 배선 패턴은 도 17을 참조하면 크랙이 발생하지 않고 있음을 알 수 있다. The wiring pattern according to the embodiment of the present invention was manufactured by forming a wiring on copper on the flexible substrate having a size of 1 inch x 1 inch. Then, through holes were formed in the wiring pattern through etching. The wiring pattern was subjected to a bending test so that the angle formed by the inner surface of the flexible substrate was bent at 30 degrees, and the number of bending was 30 times. The wiring pattern was observed for the occurrence of cracks after the bending test. Referring to FIG. 17, it is understood that no crack is generated in the wiring pattern.

한편, 도 18을 참조하면, 관통 홀이 형성되지 않은 배선 패턴은 30회 굴곡 시험을 한 후에 폭 방향으로 크랙이 형성되고 있음을 관찰할 수 있었다. On the other hand, referring to FIG. 18, it was observed that a crack was formed in the width direction of the wiring pattern in which the through hole was not formed after 30 bending tests.

이상에서 설명한 것은 본 발명에 의한 플렉서블 유기 전계 발광 표시 장치를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.What has been described above is just one embodiment for implementing the flexible organic electroluminescent display device according to the present invention, and the present invention is not limited to the above embodiment, and as claimed in the following claims, the present invention Without departing from the gist of the present invention, those skilled in the art to which the present invention pertains to the technical spirit of the present invention to the extent that various modifications can be made.

Claims (22)

다수의 관통 홀이 배선 패턴의 길이 방향으로 이격되어 형성되는 주사선;Scan lines in which a plurality of through holes are spaced apart in the longitudinal direction of the wiring pattern; 다수의 관통 홀이 배선 패턴의 길이 방향으로 이격되어 형성되는 데이터선; 및A data line in which a plurality of through holes are spaced apart in the longitudinal direction of the wiring pattern; And 상기 주사선과 데이터선에 전기적으로 연결되어 상기 주사선에서 인가되는 주사 신호에 의해 선택되며, 상기 데이터선에서 인가되는 데이터 신호에 따른 밝기로 발광하는 화소를 포함하여 이루어지는 것을 특징으로 하는 유기 전계 발광 표시 장치.And an pixel electrically connected to the scan line and the data line and selected by the scan signal applied from the scan line, the pixel emitting light at a brightness according to the data signal applied from the data line. . 제 1 항에 있어서,The method of claim 1, 상기 화소에 제1전원전압을 공급하며, 다수의 관통 홀이 배선 패턴의 길이 방향으로 이격되어 형성되는 제1전원전압선을 더 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치.And a first power supply voltage line for supplying a first power supply voltage to the pixel and having a plurality of through holes spaced apart from each other in a length direction of a wiring pattern. 제 2 항에 있어서,The method of claim 2, 상기 화소에 제2전원전압을 공급하며, 다수의 관통 홀이 배선 패턴의 길이 방향으로 이격되어 형성되는 제2전원전압선을 더 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치.And a second power supply voltage line for supplying a second power supply voltage to the pixel and having a plurality of through holes spaced apart from each other in a length direction of a wiring pattern. 제 3 항에 있어서,The method of claim 3, wherein 상기 화소는The pixel is 제1전극이 상기 데이터선에 전기적으로 연결되고, 제어 전극이 상기 주사선에 전기적으로 연결되는 스위칭 트랜지스터;A switching transistor having a first electrode electrically connected to the data line, and a control electrode electrically connected to the scan line; 상기 스위칭 트랜지스터와 상기 제1전원전압선 사이에 전기적으로 연결되는 용량성 소자;A capacitive element electrically connected between the switching transistor and the first power voltage line; 상기 용량성 소자와 상기 스위칭 트랜지스터의 제2전극 사이에 제어 전극이 전기적으로 연결되고, 상기 제1전원전압선에 제1전극이 전기적으로 연결되는 구동 트랜지스터; 및A driving transistor electrically connected between the capacitive element and the second electrode of the switching transistor, and a driving transistor electrically connected to the first power voltage line; And 상기 구동 트랜지스터의 제2전극과 상기 제2전원전압선 사이에 전기적으로 연결되는 유기 전계 발광 소자를 포함하여 이루어지는 것을 특징으로 하는 유기 전계 발광 표시 장치.And an organic electroluminescent element electrically connected between the second electrode of the driving transistor and the second power supply voltage line. 제 4 항에 있어서,The method of claim 4, wherein 상기 구동 트랜지스터는The driving transistor 상기 제어 전극과 대응되며, 기판 위에 형성되어 인가되는 신호에 따라 트랜지스터를 동작 여부를 결정하는 게이트 전극;A gate electrode corresponding to the control electrode and determining whether to operate the transistor according to a signal applied to and formed on a substrate; 상기 게이트 전극의 상부를 모두 덮도록 형성되는 게이트 절연막;A gate insulating film formed to cover all of an upper portion of the gate electrode; 상기 제1전극과 대응되며, 상기 게이트 절연막의 상부에 형성되고 상기 제1전원전압선에 전기적으로 연결되는 데이터 전극; 및A data electrode corresponding to the first electrode and formed on the gate insulating layer and electrically connected to the first power voltage line; And 상기 제2전극과 대응되며, 상기 게이트 절연막의 상부에 형성되고 상기 유기 전계 발광 소자에 전기적으로 연결되는 소스 전극을 포함하여 이루어지는 것을 특징으로 하는 유기 전계 발광 표시 장치.And a source electrode corresponding to the second electrode and formed on the gate insulating layer and electrically connected to the organic electroluminescent element. 제 5 항에 있어서,The method of claim 5, 상기 데이터 전극과 상기 소스 전극은 나노와이어로 형성되는 나노와이어층에 의하여 전기적으로 연결되는 것을 특징으로 하는 유기 전계 발광 표시 장치.And the data electrode and the source electrode are electrically connected by a nanowire layer formed of nanowires. 제 5 항에 있어서,The method of claim 5, 상기 데이터 전극과 상기 소스전극 및 상기 게이트 전극은 다수의 관통 홀이 형성되는 것을 특징으로 하는 유기 전계 발광 표시 장치.And a plurality of through holes formed in the data electrode, the source electrode, and the gate electrode. 제 5 항에 있어서,The method of claim 5, 상기 게이트 절연막에는 다수의 관통 홀이 형성되는 것을 특징으로 하는 유기 전계 발광 표시 장치.And a plurality of through holes are formed in the gate insulating layer. 제 1 항에 있어서,The method of claim 1, 상기 관통 홀은 평면 형상이 원 형상 또는 사각 형상이며, 배선 패턴의 폭 방향을 따라 배열되는 적어도 1개로 형성되는 것을 특징으로 하는 유기 전계 발광 표시 장치.And at least one through-hole having a planar shape having a circular shape or a quadrangular shape and arranged along the width direction of the wiring pattern. 제 1 항에 있어서,The method of claim 1, 상기 관통 홀은 평면 형상이 타원 형상 또는 직사각 형상이며, 배선 패턴의 길이방향에 대하여 사선을 이루도록 배열되는 적어도 2개로 형성되는 것을 특징으로 하는 유기 전계 발광 표시 장치.And at least two through-holes having an elliptical shape or a rectangular shape, and arranged in an oblique line with respect to the length direction of the wiring pattern. 제 1 항에 있어서,The method of claim 1, 상기 관통 홀은 평면 형상이 타원 형상 또는 직사각 형상이며, 배선 패턴의 길이방향에 대하여 사선을 배열되는 이루도록 배열되는 적어도 2개의 제 1 관통 홀과 상기 배선 패턴의 길이 방향과 평행하도록 배열되는 다수의 제 2 관통홀을 포함하여 이루어지는 것을 특징으로 하는 유기 전계 발광 표시 장치.The through holes may have an ellipse shape or a rectangular shape in plan view, and include at least two first through holes arranged to form diagonal lines with respect to the length direction of the wiring pattern, and a plurality of products arranged parallel to the length direction of the wiring pattern. An organic light emitting display device comprising two through holes. 제 1항에 있어서,The method of claim 1, 상기 배선 패턴은 관통 홀이 형성되는 주 패턴 및 상기 주 패턴의 적어도 일면에 상기 주 패턴보다 전기 저항이 작은 물질로 형성되는 보조 패턴을 포함하여 형성되는 것을 특징으로 하는 유기 전계 발광 표시 장치.And wherein the wiring pattern includes a main pattern having a through hole formed therein and an auxiliary pattern formed of a material having a lower electrical resistance than the main pattern on at least one surface of the main pattern. 제 11항에 있어서,The method of claim 11, 상기 보조 패턴은 폭(Wa)이 상기 주 패턴에서 상기 관통 홀과 측면 사이의 폭(Wb1)보다 작은 폭을 갖도록 형성되는 것을 특징으로 하는 유기 전계 발광 장치.It said auxiliary pattern is a width (W a) is an organic electroluminescence device in which the main pattern being formed to have a width smaller than the width (W b1) between the through hole and the side. 기판의 상부에 형성되며, 다수의 홀이 형성되는 게이트전극;A gate electrode formed on the substrate and having a plurality of holes formed therein; 상기 게이트 전극의 상부와 상기 게이트 전극이 형성된 외주연의 기판을 덮도록 형성되는 게이트 절연막;A gate insulating layer formed to cover an upper portion of the gate electrode and a substrate having an outer circumference formed with the gate electrode; 상기 게이트 절연막에서 상부의 일측을 덮도록 형성되며 다수의 관통 홀이 형성되는 데이터전극; 및A data electrode formed to cover one side of an upper portion of the gate insulating layer and having a plurality of through holes formed therein; And 상기 게이트 절연막에서 상부의 타측을 덮도록 형성되며, 상기 데이터 전극과 나노 와이어로 연결되고 다수의 관통 홀이 형성되는 소스 전극을 포함하여 이루어진 것을 특징으로 하는 트랜지스터.And a source electrode formed to cover the other side of the upper portion of the gate insulating layer, and including a source electrode connected to the data electrode by a nanowire and having a plurality of through holes formed therein. 제 14 항에 있어서,The method of claim 14, 상기 게이트 절연막에는 다수의 관통 홀이 형성되는 것을 특징으로 하는 트랜지스터.And a plurality of through holes are formed in the gate insulating film. 제 14 항에 있어서,The method of claim 14, 상기 관통 홀은 평면 형상이 원 형상 또는 사각 형상이며, 배선 패턴의 폭 방향을 따라 배열되는 적어도 1개로 형성되는 것을 특징으로 하는 트랜지스터.And wherein the through-holes have a circular shape or a square shape and are formed in at least one arrayed along the width direction of the wiring pattern. 제 14 항에 있어서,The method of claim 14, 상기 관통 홀은 평면 형상이 타원 형상 또는 직사각 형상이며, 배선 패턴의 길이방향에 대하여 사선을 이루도록 배열되는 적어도 2개로 형성되는 것을 특징으로 하는 트랜지스터.And at least two through-holes having an elliptical shape or a rectangular shape having a planar shape and arranged in an oblique line with respect to the longitudinal direction of the wiring pattern. 제 14 항에 있어서,The method of claim 14, 상기 관통 홀은 평면 형상이 타원 형상 또는 직사각 형상이며, 배선 패턴의 길이방향에 대하여 사선을 배열되는 이루도록 배열되는 적어도 2개의 제 1 관통 홀과 상기 배선 패턴의 길이 방향과 평행하도록 배열되는 다수의 제 2 관통홀을 포함하여 형성되는 것을 특징으로 하는 트랜지스터.The through holes may have an ellipse shape or a rectangular shape in plan view, and include at least two first through holes arranged to form diagonal lines with respect to the length direction of the wiring pattern, and a plurality of products arranged parallel to the length direction of the wiring pattern. A transistor comprising two through holes. 제 14항에 있어서,The method of claim 14, 상기 데이터 전극과 상기 소스 전극 및 상기 게이트 전극은 다수의 관통 홀이 형성되는 주 패턴 및 상기 주 패턴의 적어도 일면에 상기 주 패턴보다 전기 저항이 작은 물질로 형성되는 보조 패턴을 포함하여 형성되는 것을 특징으로 하는 트랜지스터.The data electrode, the source electrode, and the gate electrode may include a main pattern in which a plurality of through holes are formed, and an auxiliary pattern formed of a material having a lower electrical resistance than the main pattern on at least one surface of the main pattern. Transistor. 제 19항에 있어서,The method of claim 19, 상기 보조 패턴은 폭(Wa)이 상기 주 패턴에서 상기 관통 홀과 측면 사이의 폭(Wb1)보다 작은 폭을 갖도록 형성되는 것을 특징으로 하는 트랜지스터.And the auxiliary pattern is formed such that the width W a has a width smaller than the width W b1 between the through hole and the side surface in the main pattern. 제 14항 내지 제 20항 중에서 선택되는 어느 하나의 항에 따른 트랜지스터를 포함하는 것을 특징으로 하는 평판 표시 장치.A flat panel display device comprising the transistor according to any one of claims 14 to 20. 제 21항에 있어서,The method of claim 21, 상기 평판 표시 장치는 액정 표시 장치 또는 유기 전계 발광 표시 장치인 것을 특징으로 하는 평판 표시 장치.And the flat panel display is a liquid crystal display or an organic electroluminescent display.
PCT/KR2009/007371 2009-12-10 2009-12-10 Transistor, and organic electroluminescent display device and flat panel display device comprising the transistor Ceased WO2011071198A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2009/007371 WO2011071198A1 (en) 2009-12-10 2009-12-10 Transistor, and organic electroluminescent display device and flat panel display device comprising the transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2009/007371 WO2011071198A1 (en) 2009-12-10 2009-12-10 Transistor, and organic electroluminescent display device and flat panel display device comprising the transistor

Publications (1)

Publication Number Publication Date
WO2011071198A1 true WO2011071198A1 (en) 2011-06-16

Family

ID=44145733

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2009/007371 Ceased WO2011071198A1 (en) 2009-12-10 2009-12-10 Transistor, and organic electroluminescent display device and flat panel display device comprising the transistor

Country Status (1)

Country Link
WO (1) WO2011071198A1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681697A (en) * 2013-12-27 2014-03-26 京东方科技集团股份有限公司 Array substrate and display device
WO2014078024A1 (en) * 2012-11-16 2014-05-22 Apple Inc. Flexible display
US8823003B2 (en) 2012-08-10 2014-09-02 Apple Inc. Gate insulator loss free etch-stop oxide thin film transistor
US9600112B2 (en) 2014-10-10 2017-03-21 Apple Inc. Signal trace patterns for flexible substrates
CN108346682A (en) * 2017-01-25 2018-07-31 群创光电股份有限公司 Display device
CN108496253A (en) * 2017-05-31 2018-09-04 深圳市柔宇科技有限公司 Metal oxide thin-film transistor and display panel
US10411084B2 (en) 2016-12-26 2019-09-10 Lg Display Co., Ltd. Flexible display device providing structures to minimize failure generated in bent portion

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228057A (en) * 2002-11-25 2004-08-12 Fuji Photo Film Co Ltd Mesh-like conductor, manufacturing method therefor, and its use
JP2007288080A (en) * 2006-04-20 2007-11-01 Seiko Epson Corp Flexible electronic device
JP2009059666A (en) * 2007-09-03 2009-03-19 Sumitomo Metal Mining Co Ltd Film with transparent conductive layer, flexible functional element, and production method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228057A (en) * 2002-11-25 2004-08-12 Fuji Photo Film Co Ltd Mesh-like conductor, manufacturing method therefor, and its use
JP2007288080A (en) * 2006-04-20 2007-11-01 Seiko Epson Corp Flexible electronic device
JP2009059666A (en) * 2007-09-03 2009-03-19 Sumitomo Metal Mining Co Ltd Film with transparent conductive layer, flexible functional element, and production method thereof

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8823003B2 (en) 2012-08-10 2014-09-02 Apple Inc. Gate insulator loss free etch-stop oxide thin film transistor
US8987049B2 (en) 2012-08-10 2015-03-24 Apple Inc. Gate insulator loss free etch-stop oxide thin film transistor
WO2014078024A1 (en) * 2012-11-16 2014-05-22 Apple Inc. Flexible display
GB2522364A (en) * 2012-11-16 2015-07-22 Apple Inc Flexible display
US9601557B2 (en) 2012-11-16 2017-03-21 Apple Inc. Flexible display
GB2522364B (en) * 2012-11-16 2018-10-10 Apple Inc Flexible display
CN103681697A (en) * 2013-12-27 2014-03-26 京东方科技集团股份有限公司 Array substrate and display device
US9600112B2 (en) 2014-10-10 2017-03-21 Apple Inc. Signal trace patterns for flexible substrates
US10411084B2 (en) 2016-12-26 2019-09-10 Lg Display Co., Ltd. Flexible display device providing structures to minimize failure generated in bent portion
CN108346682A (en) * 2017-01-25 2018-07-31 群创光电股份有限公司 Display device
CN108496253A (en) * 2017-05-31 2018-09-04 深圳市柔宇科技有限公司 Metal oxide thin-film transistor and display panel

Similar Documents

Publication Publication Date Title
WO2020209612A1 (en) Display panel and method of manufacturing thereof
WO2014104703A1 (en) Transparent organic light emitting display device and method for manufacturing the same
WO2019093641A1 (en) Led display device including tft substrate having led driving units formed thereon
WO2011071198A1 (en) Transistor, and organic electroluminescent display device and flat panel display device comprising the transistor
WO2020022596A1 (en) Light emitting device, manufacturing method thereof, and display device having same
WO2020040384A1 (en) Light-emitting device, manufacturing method thereof, and display device having same
KR20140148203A (en) Organic light emitting diode display
WO2020036385A1 (en) Display device using semiconductor light emitting diode and method for manufacturing the same
KR20090131903A (en) Transistor and flexible organic electroluminescent display comprising same
WO2015174672A1 (en) Organic light-emitting device and method for preparing same
WO2022035233A1 (en) Display device
WO2022145889A1 (en) Display device
WO2020145449A1 (en) Organic light-emitting display device
WO2020179989A1 (en) Display apparatus using semiconductor light-emitting devices
WO2022097890A1 (en) Display device
WO2023085904A1 (en) Display device
WO2022035232A1 (en) Display device
WO2021100978A1 (en) Side wiring manufacturing apparatus, side wiring manufacturing method, and display apparatus manufacturing method
KR101411660B1 (en) Electrostatic discharge device and organic electro-luminescence display device having it
WO2021246760A1 (en) Display device
WO2021045405A1 (en) Organic light-emitting fiber, organic light-emitting display device, and manufacturing method therefor
WO2020138820A1 (en) Cover panel and display device comprising same
WO2022164238A1 (en) Display device
WO2023043263A1 (en) Display device
WO2022250396A1 (en) Display device and method for manufacturing same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09852091

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09852091

Country of ref document: EP

Kind code of ref document: A1