[go: up one dir, main page]

JP2007288080A - Flexible electronic device - Google Patents

Flexible electronic device Download PDF

Info

Publication number
JP2007288080A
JP2007288080A JP2006116250A JP2006116250A JP2007288080A JP 2007288080 A JP2007288080 A JP 2007288080A JP 2006116250 A JP2006116250 A JP 2006116250A JP 2006116250 A JP2006116250 A JP 2006116250A JP 2007288080 A JP2007288080 A JP 2007288080A
Authority
JP
Japan
Prior art keywords
layer
electronic device
thin film
gate electrode
flexible electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006116250A
Other languages
Japanese (ja)
Inventor
Tomoko Komatsu
友子 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006116250A priority Critical patent/JP2007288080A/en
Publication of JP2007288080A publication Critical patent/JP2007288080A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a flexible electronic device capable of suppressing cracks to be generated in transfer, improving durability against the bending stress of the device to be acquired, and having excellent indication quality and electric characteristics. <P>SOLUTION: This flexible electronic device is provided with a substrate having flexibility, a thin film element layer including a semiconductor layer, an insulating layer, and a conductive layer on the substrate. In this electronic device, at least one part of each of the layers constituting the thin film element layer has a patterned slit or a hole. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、フレキシブル電子デバイスに関し、特に、転写の際に発生するクラックを抑制し、また得られるデバイスの曲げ応力に対する耐性を向上させた、フレキシブル電子デバイスに関する。   The present invention relates to a flexible electronic device, and more particularly, to a flexible electronic device that suppresses cracks that occur during transfer and improves resistance to bending stress of the resulting device.

フレキシブル電子デバイスは、プラスチック基板の上に薄膜トランジスタを実装したデバイスであり、そのフレキシブルであるという特徴を生かして電子ペーパー、ICカード、ICタグ等への応用が検討されている。
例えば、電気泳動素子をプラスチック透明基板上に形成した電気泳動表示シート(いわゆるEPD表示装置)は、溶媒中に分散された粒子が電圧の印加によって移動する電気泳動を利用したフレキシブル表示デバイスであり、LCD(液晶ディスプレイ)と比較して加工や取り扱いが容易であり、携帯機器や情報機器への用途が期待されている。
A flexible electronic device is a device in which a thin film transistor is mounted on a plastic substrate, and application to electronic paper, an IC card, an IC tag, and the like has been studied by taking advantage of its flexibility.
For example, an electrophoretic display sheet (so-called EPD display device) in which an electrophoretic element is formed on a plastic transparent substrate is a flexible display device using electrophoresis in which particles dispersed in a solvent move by application of voltage. Compared to LCD (liquid crystal display), it is easier to process and handle, and is expected to be used for portable devices and information devices.

フレキシブル電子デバイスの製造方法としては、例えば、無機基板上に形成した薄膜デバイス層を、フレキシブル基板に転写する方法が提案されている(特許文献1)。
特開平10−125931号公報
As a manufacturing method of a flexible electronic device, for example, a method of transferring a thin film device layer formed on an inorganic substrate to a flexible substrate has been proposed (Patent Document 1).
Japanese Patent Laid-Open No. 10-125931

しかしながら、薄膜デバイス層をフレキシブル基板に転写する工程や得られたデバイスを曲げた際に、熱ストレスや曲げストレスによって発生した内部応力が開放されず、局部的に応力集中が起こり、クラックや配線パターンの断線が引き起こされるという問題がある。
これらは、無機絶縁層、有機絶縁層、アモルファス層、金属層等から構成される薄膜デバイス層に於ける各層間の熱膨張係数及びヤング率の相違や、フレキシブル基板と薄膜デバイス層間の熱膨張係数及びヤング率の相違に起因すると考えられている。例えば、薄膜デバイス層の転写を熱圧着で行う際、デバイス全体に熱ストレスがかかり、各層の熱膨張係数の違いから熱膨張係数の高い部材で形成されるパターン周辺にうねりが生じてしまうことがある。
また、1箇所から発生したクラックは無機絶縁層を伝って容易に伝搬し、薄膜デバイス層全体に広がってしまうという問題がある。特に、ヤング率の高い無機絶縁層でクラックが多発・伝搬し易い。
However, when the process of transferring the thin film device layer to the flexible substrate or bending the obtained device, the internal stress generated by thermal stress or bending stress is not released, and stress concentration occurs locally, cracks and wiring patterns There is a problem that disconnection is caused.
These are differences in thermal expansion coefficient and Young's modulus between each layer in thin film device layers composed of inorganic insulating layers, organic insulating layers, amorphous layers, metal layers, etc., and thermal expansion coefficients between flexible substrates and thin film device layers. It is thought that this is due to the difference in Young's modulus. For example, when transferring a thin film device layer by thermocompression bonding, thermal stress is applied to the entire device, and undulation may occur around the pattern formed of a member having a high thermal expansion coefficient due to the difference in thermal expansion coefficient of each layer. is there.
Further, there is a problem that a crack generated from one place easily propagates through the inorganic insulating layer and spreads over the entire thin film device layer. In particular, cracks tend to occur and propagate easily in an inorganic insulating layer having a high Young's modulus.

そこで、本発明は、薄膜デバイス層をフレキシブル基板に転写する際等に発生するクラックを抑制し、また得られるデバイスの曲げ応力に対する耐性を向上させ、優れた表示品質及び電気特性を有するフレキシブル電子デバイスを提供することを目的とする。   Therefore, the present invention suppresses cracks that occur when a thin film device layer is transferred to a flexible substrate, etc., and improves resistance to bending stress of the obtained device, and has excellent display quality and electrical characteristics. The purpose is to provide.

本発明は、(1)フレキシブル電子デバイスであって、可撓性を有する基板と、前記基板上に、半導体層、絶縁体層及び導電層を含む薄膜素子層を備え、前記薄膜素子層を構成する各層の少なくとも一部は、パターン化されたスリット又は孔を有することを特徴とするフレキシブル電子デバイス;(2)前記スリットは、前記半導体層及び/又は導電体層の電流が流れる方向に沿って形成されてなる、前記(1)記載のフレキシブル電子デバイス;(3)前記薄膜素子層を構成する各層の少なくとも一部が、前記孔を有することによって網目状をなす、前記(1)記載のフレキシブル電子デバイス;(4)前記導電層は、薄膜トランジスタを構成するゲート電極及びソース・ドレイン電極であり、該ゲート電極及び該ソース・ドレイン電極の少なくとも一部が、パターン化されたスリット又は孔を有する、前記(1)〜(3)の何れかに記載のフレキシブル電子デバイス;(5)前記基板上には、前記半導体層及び前記ゲート電極のパターンを含む絶縁膜積層体が形成され、前記ソース・ドレイン電極は、前記絶縁膜積層体の上に形成されてなる、前記(4)記載のフレキシブル電子デバイス;(6)前記ゲート電極及び前記ソース・ドレイン電極の少なくとも一部であって、駆動回路としての機能を持たない部分において、前記ゲート電極及び/又は前記ソース・ドレイン電極をパターン状に不連続に形成し、記号、アライメントマーク、又はスクラブラインとしての表示機能を持たせた、前記(4)記載のフレキシブル電子デバイス;を提供する。   The present invention is (1) a flexible electronic device comprising a flexible substrate and a thin film element layer including a semiconductor layer, an insulator layer and a conductive layer on the substrate, and the thin film element layer is configured. At least a portion of each of the layers has a patterned slit or hole; (2) the slit is along a direction in which a current of the semiconductor layer and / or the conductor layer flows. The flexible electronic device according to the above (1), which is formed; (3) the flexible electronic device according to the above (1), wherein at least a part of each layer constituting the thin film element layer forms a network by having the holes. (4) The conductive layer is a gate electrode and a source / drain electrode constituting a thin film transistor, and the gate electrode and the source / drain electrode The flexible electronic device according to any one of (1) to (3), wherein at least a part has a patterned slit or hole; (5) the semiconductor layer and the gate electrode on the substrate; The flexible electronic device according to (4), wherein an insulating film stack including the pattern is formed, and the source / drain electrodes are formed on the insulating film stack; (6) the gate electrode and the The gate electrode and / or the source / drain electrode is formed discontinuously in a pattern in at least a part of the source / drain electrode and does not have a function as a driving circuit, and a symbol, an alignment mark, or The flexible electronic device according to (4), which has a display function as a scrub line.

本発明において、「パターン化されたスリット又は孔」とは、前記薄膜素子層を構成する各層の少なくとも一部に、2以上のスリット又は孔が規則的に設けられていることを意味する。
「前記薄膜素子層を構成する各層の少なくとも一部に」とは、スリット又は孔が、前記薄膜素子層を構成する各層のいずれかにのみ形成されていてもよく、又は各層全てに形成されていてもよい。また、スリット又は孔が、薄膜素子層を構成する各層の一部にのみ形成されていてもよく、又は各層の全てにわたり形成されていてもよい。
In the present invention, “patterned slits or holes” means that two or more slits or holes are regularly provided in at least a part of each layer constituting the thin film element layer.
“At least part of each layer constituting the thin film element layer” means that a slit or a hole may be formed only in any one of the layers constituting the thin film element layer, or formed in all the layers. May be. Moreover, the slit or the hole may be formed only in a part of each layer constituting the thin film element layer, or may be formed over all the layers.

「フレキシブル電子デバイス」とは、電気泳動材料による表示を利用する表示部を備えたディスプレイ装置、テレビジョン装置、電子ブック、電子ペーパー、腕時計、電子手帳、電卓、携帯電話、携帯情報端末等のほか、ICカード、ICタグ、さらには、例えば可撓性のある紙状/フィルム状の物体、これら物体が貼り付けられた壁面等の不動産に属するもの、車両、飛行体、船舶等の移動体に属するものも含む。   “Flexible electronic devices” include displays, televisions, electronic books, electronic papers, wristwatches, electronic notebooks, calculators, mobile phones, personal digital assistants, etc., equipped with display units that use electrophoretic materials. IC cards, IC tags, and moreover, for example, flexible paper / film-like objects, those belonging to real estate such as wall surfaces to which these objects are attached, vehicles, flying objects, ships and other moving objects Including those that belong.

本発明によれば、半導体層、絶縁体層及び導電層を含む薄膜素子層の少なくとも一部がパターン化されたスリット又は孔を有するので、配線としての機能を損なわずに、薄膜デバイス層をフレキシブル基板に転写する工程等や得られたデバイスを曲げた際において、内部応力を開放し、応力集中を緩和することができる。これによりクラックの発生又はデバイスの駆動回路の破壊を抑制することができ、転写歩留まりの向上及び製造後の信頼性の向上を図ることができる。
また、仮に1箇所でクラックが発生しても、それが周囲に伝搬することを防止することができる。
According to the present invention, since at least a part of the thin film element layer including the semiconductor layer, the insulator layer, and the conductive layer has the patterned slits or holes, the thin film device layer can be flexible without impairing the function as the wiring. When the step of transferring to the substrate or the obtained device is bent, the internal stress can be released and the stress concentration can be relaxed. As a result, the occurrence of cracks or the destruction of the drive circuit of the device can be suppressed, and the transfer yield and the reliability after manufacture can be improved.
Moreover, even if a crack occurs in one place, it can be prevented from propagating to the surroundings.

以下の実施形態は、本発明を説明するための例示であり、本発明をこの実施形態にのみ限定する趣旨ではない。本発明は、その要旨を逸脱しない限り、さまざまな形態で実施することができる。   The following embodiment is an example for explaining the present invention, and is not intended to limit the present invention only to this embodiment. The present invention can be implemented in various forms without departing from the gist thereof.

(第1の実施形態)
図1〜12は、実施形態1に係るフレキシブル電子デバイスの構成及び製造工程を説明する図である。
(First embodiment)
FIGS. 1-12 is a figure explaining the structure and manufacturing process of a flexible electronic device which concern on Embodiment 1. FIGS.

図1に示すように、可撓性を有する基板100上に分離層120を形成し、その上に下地絶縁膜142を形成し、さらにその上に半導体層のパターン143b、143cを形成する。   As shown in FIG. 1, a separation layer 120 is formed on a flexible substrate 100, a base insulating film 142 is formed thereon, and semiconductor layer patterns 143b and 143c are formed thereon.

可撓性を有する基板100は、例えば樹脂からなる。   The flexible substrate 100 is made of resin, for example.

分離層120は、a−Si(アモルファスシリコン)からなることが好ましい。あるいは、分離層120は、酸化ケイ素又はケイ酸化合物、酸化チタンまたはチタン酸化合物、酸化ジルコニウムまたはジルコン酸化合物、酸化ランタンまたはランタン酸化化合物等の各種酸化物セラミックス、PZT、PLZT、PLLZT、PBZT等のセラミックスあるいは誘電体(強誘電体)、窒化珪素、窒化アルミ、窒化チタン等の窒化物セラミックス、有機高分子、合金等からなってもよい。   The separation layer 120 is preferably made of a-Si (amorphous silicon). Alternatively, the separation layer 120 may be made of various oxide ceramics such as silicon oxide or silicate compound, titanium oxide or titanate compound, zirconium oxide or zirconate compound, lanthanum oxide or lanthanum oxide compound, PZT, PLZT, PLLZT, PBZT, etc. It may be made of ceramics or dielectric (ferroelectric), nitride ceramics such as silicon nitride, aluminum nitride and titanium nitride, organic polymers, alloys and the like.

分離層120の形成は、例えば、CVD法(MOCVD、低圧CVD、ECR−CVD等)、CVD、蒸着、分子線蒸着(MB)、スパッタリング、イオンプレーティング、PVD等の各種気相成膜法、電気メッキ、浸漬メッキ(ディッピング)、無電解メッキ等の各種メッキ法、ラングミュア・プロジェット(LB)法、スピンコート、スプレーコート、ロールコート等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等により行う。
分離層120をアモルファスシリコンで構成する場合には、CVD法により成膜するのが好ましく、また、分離層120をセラミックスや有機高分子で構成する場合には、スピンコートにより成膜するのが好ましい。
The separation layer 120 can be formed by, for example, CVD methods (MOCVD, low pressure CVD, ECR-CVD, etc.), CVD, vapor deposition, molecular beam vapor deposition (MB), sputtering, ion plating, PVD and other various gas phase film formation methods, Various plating methods such as electroplating, immersion plating (dipping), electroless plating, Langmuir ProJet (LB) method, spin coating, spray coating, roll coating and other coating methods, various printing methods, transfer methods, inkjet methods, Performed by powder jet method or the like.
When the separation layer 120 is made of amorphous silicon, it is preferably formed by a CVD method, and when the separation layer 120 is made of ceramics or an organic polymer, it is preferably formed by spin coating. .

下地絶縁膜142の形成は、例えばCVD法により行う。下地絶縁膜142は、SiO2や、Si34からなることが好ましい。
半導体層のパターン143b、143cの形成は、まず、CVD法等でa−Siを下地絶縁膜142上に堆積した後、上方からレーザー光を照射してアニールを施し、a−Si層を再結晶化させポリシリコン層を得る。次に、ポリシリコン層をパターンニングして、ポリシリコンアイランドからなる半導体層のパターン143b、143cを得る。
The formation of the base insulating film 142 is performed by, for example, a CVD method. The base insulating film 142 is preferably made of SiO 2 or Si 3 N 4 .
The semiconductor layer patterns 143b and 143c are formed by first depositing a-Si on the base insulating film 142 by a CVD method or the like, and then annealing by irradiating laser light from above to recrystallize the a-Si layer. To obtain a polysilicon layer. Next, the polysilicon layer is patterned to obtain semiconductor layer patterns 143b and 143c made of polysilicon islands.

次に、図2に示すように、ソース・ドレイン領域を形成する。マスク層171により半導体層のパターン143cの全部及び143bの一部をマスクし、半導体層のパターン143bのn型TFTとなる領域に、例えばリンを高濃度でイオン注入し、高濃度(n+)ソース・ドレイン領域(HDD領域)であるn+層144を形成する。   Next, as shown in FIG. 2, source / drain regions are formed. The mask layer 171 masks the entire semiconductor layer pattern 143c and a part of the semiconductor layer pattern 143b. For example, phosphorus is ion-implanted in a high concentration (n +) source into a region to be an n-type TFT of the semiconductor layer pattern 143b. An n + layer 144 that is a drain region (HDD region) is formed.

次に、図3に示すように、下地絶縁膜142及び半導体層のパターン143b、143cの上に、例えばSiO2から成るゲート絶縁膜153を、例えばCVD法にて形成する。 Next, as shown in FIG. 3, a gate insulating film 153 made of, for example, SiO 2 is formed on the base insulating film 142 and the semiconductor layer patterns 143b and 143c by, for example, a CVD method.

次に、図4に示すように、ゲート絶縁膜153の上に、所定のマスクをしてパターン化されたスリットSを有するゲート電極152のパターンを形成する。ゲート電極152には、アルミ、タンタル等の金属、又はポリシリコン等の材料を用いることができる。   Next, as shown in FIG. 4, a pattern of the gate electrode 152 having the slits S patterned using a predetermined mask is formed on the gate insulating film 153. For the gate electrode 152, a metal such as aluminum or tantalum, or a material such as polysilicon can be used.

図11(a)は、ゲート電極152を上方から見た図である。図11(a)に示すように、ゲート電極152は、パターン化されたスリットSを有している。スリットSがパターン化されていることによって、ゲート電極152は電気的に等価な状態を維持することができる。スリットSは、ゲート電極152内を電流が流れる方向に沿って形成されている。   FIG. 11A is a view of the gate electrode 152 as viewed from above. As shown in FIG. 11A, the gate electrode 152 has a patterned slit S. Since the slits S are patterned, the gate electrode 152 can maintain an electrically equivalent state. The slit S is formed along the direction in which a current flows in the gate electrode 152.

このように、ゲート電極152がパターン化されたスリットSを有するので、配線としての機能を損なわずに、薄膜デバイス層をフレキシブル基板に転写する工程等や得られたデバイスを曲げた際において、内部応力を開放し、応力集中を緩和することができる。これによりクラックの発生又はデバイスの駆動回路の破壊を抑制することができ、転写歩留まりの向上及び製造後の信頼性の向上を図ることができる。また、仮に1箇所でクラックが発生しても、それが周囲に伝搬することを防止することができる。
本発明の効果は、特に、幅が100μmを超えるような面積の大きい電極において顕著である。スリットSの幅は、10μmであることが好ましい。
As described above, since the gate electrode 152 has the patterned slit S, the process of transferring the thin film device layer to the flexible substrate or the like without bending the function as the wiring or the obtained device is bent. Stress can be released and stress concentration can be relaxed. As a result, the occurrence of cracks or the destruction of the drive circuit of the device can be suppressed, and the transfer yield and the reliability after manufacture can be improved. Moreover, even if a crack occurs in one place, it can be prevented from propagating to the surroundings.
The effect of the present invention is particularly remarkable in an electrode having a large area whose width exceeds 100 μm. The width of the slit S is preferably 10 μm.

ゲート電極152の別の構成例としては、図11(b)に示すようなパターン化されたスリットSが電流の流れる方向に沿って形成された構成、図11(c)に示すようなパターン化された孔Cを有する構成、図11(d)に示すようなパターン化された孔Cの形成により網目状をなす構成、図11(f)に示すようなパターン化された孔Cを有する構成であってもよい。   Another configuration example of the gate electrode 152 includes a configuration in which the patterned slits S as shown in FIG. 11B are formed along the direction of current flow, and the patterning as shown in FIG. A configuration having a patterned hole C, a configuration having a mesh shape by forming a patterned hole C as shown in FIG. 11D, and a configuration having a patterned hole C as shown in FIG. It may be.

また、ゲート電極152の別の構成例としては、図11(e)に示すようなパターン化されたスリットSを有することによって櫛歯状をなす構成であってもよい。なお、この例よりも、スリットSが電流の流れる方向に沿って形成されている図11(a)(b)に示すスリット構成のほうが、より一層電気的に等価な状態を維持できるため好ましい。   Another example of the configuration of the gate electrode 152 may be a configuration having a comb-like shape by having a patterned slit S as shown in FIG. Note that the slit configuration shown in FIGS. 11A and 11B, in which the slit S is formed along the direction in which the current flows, is preferable to this example because the electrically equivalent state can be maintained.

さらに、図4に示すように、マスク層172により半導体層のパターン143cをマスクし、143bの所定領域に、例えばリンを低濃度でイオン注入し、低濃度(n−)ソース・ドレイン領域(LDD領域)であるn−層145を形成する。   Further, as shown in FIG. 4, the semiconductor layer pattern 143c is masked by the mask layer 172, and, for example, phosphorus is ion-implanted at a low concentration into a predetermined region of 143b, and a low concentration (n−) source / drain region (LDD) is formed. Region) is formed.

次に、図5に示すように、マスク層173及びゲート電極152をマスクとして用い、半導体層のパターン143bの所定領域に、例えばボロン(B)のイオン注入を行い、p+層146を形成する。   Next, as shown in FIG. 5, using the mask layer 173 and the gate electrode 152 as a mask, for example, boron (B) ions are implanted into a predetermined region of the semiconductor layer pattern 143b to form a p + layer 146.

次に、図6に示すように、ゲート絶縁膜153及びゲート電極152のパターンの上に、例えばSiO2からなる第1層間絶縁膜147を、例えばCVD法により形成する。
さらに、例えばポリイミドからなるマスク(図示せず)をパターンニングし、ゲート絶縁膜153及び第1層間絶縁膜147を選択的にエッチングして、第1コンタクトホール157を形成する。第1コンタクトホール157は、ゲート絶縁膜153及び第1層間絶縁膜147を貫通して半導体層のパターン143b、cに至る。
Next, as shown in FIG. 6, a first interlayer insulating film 147 made of, for example, SiO 2 is formed on the pattern of the gate insulating film 153 and the gate electrode 152 by, eg, CVD.
Further, for example, a mask made of polyimide (not shown) is patterned, and the gate insulating film 153 and the first interlayer insulating film 147 are selectively etched to form the first contact hole 157. The first contact hole 157 penetrates the gate insulating film 153 and the first interlayer insulating film 147 and reaches the semiconductor layer patterns 143b and 143c.

次に、図7に示すように、第1層間絶縁膜147の上に、所定のマスクをして、図11(a)〜(f)に例示されるようなパターン化されたスリットS又は孔Cを有するソース・ドレイン電極158を形成する。ソース・ドレイン電極158には、アルミ等の金属を用いることができる。スリットS又は孔Cがパターン化されていることによって、ソース・ドレイン電極158は電気的に等価な状態を維持することができる。   Next, as shown in FIG. 7, a predetermined mask is formed on the first interlayer insulating film 147, and patterned slits S or holes as exemplified in FIGS. A source / drain electrode 158 having C is formed. A metal such as aluminum can be used for the source / drain electrode 158. Since the slits S or the holes C are patterned, the source / drain electrodes 158 can maintain an electrically equivalent state.

このように、ソース・ドレイン電極158がパターン化されたスリットS又は孔Cを有するので、配線としての機能を損なわずに、薄膜デバイス層をフレキシブル基板に転写する工程等や得られたデバイスを曲げた際において、内部応力を開放し、応力集中を緩和することができる。これによりクラックの発生又はデバイスの駆動回路の破壊を抑制することができ、転写歩留まりの向上及び製造後の信頼性の向上を図ることができる。また、仮に1箇所でクラックが発生しても、それが周囲に伝搬することを防止することができる。
本発明の効果は、特に、幅が100μmを超えるような面積の大きな電極において顕著である。スリットSの幅は、10μmであることが好ましい。
Thus, since the source / drain electrodes 158 have the patterned slits S or holes C, the process of transferring the thin film device layer to the flexible substrate and the obtained device are bent without impairing the function as the wiring. In this case, internal stress can be released and stress concentration can be relaxed. As a result, the occurrence of cracks or the destruction of the drive circuit of the device can be suppressed, and the transfer yield and the reliability after manufacture can be improved. Moreover, even if a crack occurs in one place, it can be prevented from propagating to the surroundings.
The effect of the present invention is particularly remarkable in an electrode having a large area whose width exceeds 100 μm. The width of the slit S is preferably 10 μm.

次に、図8に示すように、ソース・ドレイン電極158及び露出した第1層間絶縁膜147の上に、第2層間絶縁膜160を形成する。第2層間絶縁膜160は、SiO2やSi34等の無機絶縁膜を用いてもよいが、アクリル等の樹脂からなることが好ましい。樹脂を用いることにより、平坦化された第2層間絶縁膜160を容易に得ることができる。 Next, as shown in FIG. 8, a second interlayer insulating film 160 is formed on the source / drain electrodes 158 and the exposed first interlayer insulating film 147. The second interlayer insulating film 160 may be an inorganic insulating film such as SiO 2 or Si 3 N 4, but is preferably made of a resin such as acrylic. By using the resin, the planarized second interlayer insulating film 160 can be easily obtained.

次に、図9に示すように、第2層間絶縁膜160をエッチングして、ソース・ドレイン電極158に至る第2コンタクトホール162を形成し、画素電極161をパターンニングする。画素電極161は、ITOなどの酸化物半導体、若しくはアルミなどの金属にて形成する。   Next, as shown in FIG. 9, the second interlayer insulating film 160 is etched to form a second contact hole 162 reaching the source / drain electrode 158, and the pixel electrode 161 is patterned. The pixel electrode 161 is formed using an oxide semiconductor such as ITO or a metal such as aluminum.

次に、図10(a)に示すように、水溶性接着剤164を用いてTFT上に、例えばガラス又はアクリル等の樹脂からなる1次転写基板163を接合し、基板100の裏面から例えばレーザー光を照射する。レーザー光が基板100を透過して分離層120に照射されることにより、分離層120の層内又は界面において剥離が生じ、図10(b)に示すように、薄膜デバイスが1次転写基板163に転写される。
水溶性接着剤164の好適な例としては、エポキシ系、アクリレート系、シリコーン系等、が挙げられる。
Next, as shown in FIG. 10A, a primary transfer substrate 163 made of a resin such as glass or acrylic is bonded onto the TFT using a water-soluble adhesive 164, and a laser is applied from the back surface of the substrate 100, for example. Irradiate light. When the laser beam is transmitted through the substrate 100 and irradiated onto the separation layer 120, peeling occurs in the layer or the interface of the separation layer 120, and the thin film device becomes a primary transfer substrate 163 as shown in FIG. Is transcribed.
Preferable examples of the water-soluble adhesive 164 include epoxy-based, acrylate-based, and silicone-based adhesives.

そして、基板100及び分離層120を剥離した面に、非水溶性接着剤を用いて、例えば樹脂からなる2次転写基板(フレキシブル基板)を接合し、さらに、積層体全体を水に浸して1次転写基板163を剥離する。1次転写基板163は水溶性接着剤164にて接合されているので、容易に剥離することができる。   Then, a secondary transfer substrate (flexible substrate) made of, for example, a resin is bonded to the surface from which the substrate 100 and the separation layer 120 have been peeled off using a water-insoluble adhesive, and the entire laminate is immersed in water. Next, the transfer substrate 163 is peeled off. Since the primary transfer substrate 163 is bonded by the water-soluble adhesive 164, it can be easily peeled off.

基板100、1次転写基板163、2次転写基板に用いられる樹脂としては、熱可塑性樹脂、熱硬化性樹脂のいずれでもよく、例えば、ポリエチレン、ポロプロピレン、エチレン−プレピレン共重合体、エチレン−酢酸ビニル共重合体(EVA)等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、ポリアミドイミド、ポリカーボネート、ポリ−(4−メチルベンテン−1)、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート、アクリル−スチレン共重合体(AS樹脂)、ブタジエン−スチレン共重合体、ポリオ共重合体(EVOH)、ポリエチレンテレフタレート(PET)、ポリプチレンテレフタレート(PBT)、プリシクロヘキサンテレフタレート(PCT)等のポリエステル、ポリエーテル、ポリエーテルケトン(PEK)、ポリエーテルエーテルケトン(PEEK)、ポリエーテルイミド、ポリアセタール(POM)、ポリフェニレンオキシド、変性ポリフェニレンオキシド、ポリアリレート、芳香族ポリエステル(液晶ポリマー)、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エボキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン等、又はこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうちの1種または2種以上を組み合わせて(例えば2層以上の積層体として)用いてもよい。   The resin used for the substrate 100, the primary transfer substrate 163, and the secondary transfer substrate may be either a thermoplastic resin or a thermosetting resin. For example, polyethylene, polypropylene, ethylene-propylene copolymer, ethylene-acetic acid. Polyolefin such as vinyl copolymer (EVA), cyclic polyolefin, modified polyolefin, polyvinyl chloride, polyvinylidene chloride, polystyrene, polyamide, polyimide, polyamideimide, polycarbonate, poly- (4-methylbenten-1), ionomer, acrylic Resin, polymethyl methacrylate, acrylic-styrene copolymer (AS resin), butadiene-styrene copolymer, polio copolymer (EVOH), polyethylene terephthalate (PET), polybutylene terephthalate (PBT), precyclohe Polyester such as terephthalate (PCT), polyether, polyetherketone (PEK), polyetheretherketone (PEEK), polyetherimide, polyacetal (POM), polyphenylene oxide, modified polyphenylene oxide, polyarylate, aromatic polyester ( Liquid crystal polymer), polytetrafluoroethylene, polyvinylidene fluoride, other fluororesins, styrene, polyolefin, polyvinyl chloride, polyurethane, fluororubber, chlorinated polyethylene, and other thermoplastic elastomers, epoxy resins, Phenolic resins, urea resins, melamine resins, unsaturated polyesters, silicone resins, polyurethanes, etc., or copolymers, blends, polymer alloys, etc. mainly comprising these, Chino (for example as a laminate of two or more layers) one or a combination of two or more may be used.

さらに、例えば、マイクロカプセル、ITO電極、及び対向基板からなる表示素子層を得られた転写体に接合して、電気泳動表示装置を得ることができる。   Further, for example, an electrophoretic display device can be obtained by bonding a display element layer composed of a microcapsule, an ITO electrode, and a counter substrate to the obtained transfer body.

本発明のフレキシブル電子デバイスは、上述のように、ゲート電極152及び/又はソース・ドレイン電極158の少なくとも一部がパターン化されたスリットS又は孔Cを有するので、配線としての機能を損なわずに、薄膜デバイス層をフレキシブル基板に転写する工程等や得られたデバイスを曲げた際において、内部応力を開放し、応力集中を緩和することができる。これによりクラックの発生又はデバイスの駆動回路の破壊を抑制することができ、転写歩留まりの向上及び製造後の信頼性の向上を図ることができる。また、仮に1箇所でクラックが発生しても、それが周囲に伝搬することを防止することができる。   Since the flexible electronic device of the present invention has the slit S or the hole C in which at least a part of the gate electrode 152 and / or the source / drain electrode 158 is patterned as described above, the function as the wiring is not impaired. When the thin film device layer is transferred to the flexible substrate or the obtained device is bent, the internal stress can be released and the stress concentration can be reduced. As a result, the occurrence of cracks or the destruction of the drive circuit of the device can be suppressed, and the transfer yield and the reliability after manufacture can be improved. Moreover, even if a crack occurs in one place, it can be prevented from propagating to the surroundings.

なお、上記においては、ゲート電極152及びソース・ドレイン電極158がスリットS又は孔Cを有する場合について説明したが、これに限定されず、各半導体層ないしは各絶縁体層がパターン化されたスリット又は孔を有する構成としてもよい。   In the above description, the case where the gate electrode 152 and the source / drain electrode 158 have the slit S or the hole C has been described. However, the present invention is not limited to this. It is good also as a structure which has a hole.

また、上記においては、ゲート電極152及びソース・ドレイン電極158の両方が、全ての電極上にわたりパターン化されたスリットS又は孔Cを有する場合について説明したが、これに限定されず、ゲート電極152又はソース・ドレイン電極158のいずれかにのみ形成されていてもよく、また、電極上の一部にのみ形成されていてもよい。   In the above description, the case where both the gate electrode 152 and the source / drain electrode 158 have the slits S or the holes C patterned over all the electrodes has been described. Alternatively, it may be formed only on one of the source / drain electrodes 158 or may be formed only on a part of the electrode.

また、上記においては転写法によりフレキシブル電子デバイスを製造した場合について説明したが、転写法に限定されない。   In the above description, the case where the flexible electronic device is manufactured by the transfer method has been described. However, the transfer method is not limited.

また、上記においては、表示素子層としてマイクロカプセルを用いた場合について説明したが、これに限定されず、液晶や有機EL材料等を接合してもよい。   In the above description, the case where the microcapsule is used as the display element layer has been described.

また、1次転写基板163を、例えば、液晶セルのように、それ自体独立したデバイスを構成するものや、例えば薄膜トランジスタ、薄膜ダイオード、強誘電体薄膜素子、カラーフィルター、電極層、誘電体層、絶縁層、半導体素子のように、デバイスの一部を構成するものとしてもよい。   In addition, the primary transfer substrate 163 may be an independent device such as a liquid crystal cell, for example, a thin film transistor, a thin film diode, a ferroelectric thin film element, a color filter, an electrode layer, a dielectric layer, A part of the device may be configured like an insulating layer or a semiconductor element.

また、薄膜デバイスは、TFTの他に、例えば、薄膜ダイオードや、シリコンのPIN接合からなる光電変換素子(光センサ、太陽電池)やシリコン抵抗素子、その他の薄膜半導体デバイス、電極(例:ITO、メサ膜のような透明電極)、スイッチング素子、メモリー、圧電素子等のアクチュエータ、マイクロミラー(ピエゾ薄膜セラミックス)、磁気記録薄膜ヘッド、コイル、インダクター、薄膜高透磁材料およびそれらを組み合わせたマイクロ磁気デバイス、フィルター、反射膜、ダイクロイックミラー等であってもよい。   In addition to TFTs, thin film devices include, for example, thin film diodes, photoelectric conversion elements (photosensors, solar cells) and silicon resistance elements composed of silicon PIN junctions, other thin film semiconductor devices, electrodes (eg, ITO, Transparent electrodes such as mesa films), actuators such as switching elements, memories, piezoelectric elements, micromirrors (piezo thin film ceramics), magnetic recording thin film heads, coils, inductors, thin film highly magnetically permeable materials, and micro magnetic devices that combine them A filter, a reflective film, a dichroic mirror, or the like may be used.

(第2の実施形態)
図12(a)はゲート電極152の異なる構成例を上方から見た図であり、図12(b)は(a)における部位Pの拡大図である。
(Second Embodiment)
12A is a view of a different configuration example of the gate electrode 152 as viewed from above, and FIG. 12B is an enlarged view of a portion P in FIG.

図12(a)に示すように、実施形態2は、ゲート電極152が図11(a)に示すようなパターン化されたスリットSを有する場合において、さらに、駆動回路としての機能を持たない端部において、ゲート電極152をパターン状に不連続に形成して文字Eを表示できるようにした点が、実施形態1とは異なる。   As shown in FIG. 12A, in the second embodiment, when the gate electrode 152 has a patterned slit S as shown in FIG. 11A, the end that does not have a function as a drive circuit is further provided. This embodiment is different from the first embodiment in that the gate electrode 152 is discontinuously formed in a pattern so that the letter E can be displayed.

図12(b)に部位Pの拡大図を示すように、文字Eは、ゲート電極152の一部が備える、互いに不連続な微小な電極パターンから構成されている。これは、所定のマスクを用いて形成することができる。
このように、ゲート電極152の駆動回路としての機能を持たない部分においてパターン状に不連続に形成することにより、ロゴとしての表示機能を持たせている。
As shown in the enlarged view of the part P in FIG. 12B, the letter E is composed of minute electrode patterns that are discontinuous with each other and are provided in a part of the gate electrode 152. This can be formed using a predetermined mask.
As described above, the display function as a logo is provided by forming the gate electrode 152 in a discontinuous pattern in a portion having no function as a drive circuit.

なお、実施形態2においては、ゲート電極152が文字Eの表示機能を持つ場合について説明したが、これに限定されず、ソース・ドレイン電極158が表示機能を備えていてもよい。
また、ゲート電極152及び/又はソース・ドレイン電極158は、露光の位置合わせ等のためのアラインメントマークや、デバイスの切断等のためのスクラブラインといった表示機能を備える構成としてもよい。
In the second embodiment, the case where the gate electrode 152 has the display function of the letter E has been described. However, the present invention is not limited to this, and the source / drain electrode 158 may have the display function.
Further, the gate electrode 152 and / or the source / drain electrode 158 may have a display function such as an alignment mark for alignment of exposure and a scrub line for cutting of the device.

図1はポリシリコンパターンニング工程を示す一部断面図である。FIG. 1 is a partial sectional view showing a polysilicon patterning process. 図2はn+イオン注入工程を示す一部断面図である。FIG. 2 is a partial cross-sectional view showing an n + ion implantation process. 図3はゲート絶縁膜を形成する工程を示す一部断面図である。FIG. 3 is a partial cross-sectional view showing a step of forming a gate insulating film. 図4はゲート電極パターンニング及びN−イオン注入工程を示す一部断面図である。FIG. 4 is a partial cross-sectional view showing a gate electrode patterning and N- ion implantation process. 図5はp+イオン注入工程を示す一部断面図である。FIG. 5 is a partial sectional view showing a p + ion implantation process. 図6は第1コンタクトホールのパターンニング及びアイランド形成工程を示す一部断面図である。FIG. 6 is a partial cross-sectional view showing the patterning of the first contact hole and the island formation process. 図7はソース・ドレイン電極のパターンニング工程を示す一部断面図である。FIG. 7 is a partial cross-sectional view showing the patterning process of the source / drain electrodes. 図8は第2層間絶縁膜の形成工程を示す一部断面図である。FIG. 8 is a partial cross-sectional view showing the formation process of the second interlayer insulating film. 図9は画素電極パターンニング工程を示す一部断面図である。FIG. 9 is a partial cross-sectional view showing a pixel electrode patterning process. 図10(a)は1次転写基板接合及びレーザー光照射工程を示す一部断面図であり、(b)は製造元基板の剥離工程を示す一部断面図である。FIG. 10A is a partial cross-sectional view showing a primary transfer substrate bonding and laser light irradiation step, and FIG. 10B is a partial cross-sectional view showing a manufacturer substrate peeling step. 図11(a)〜(f)はゲート電極の構成例を示す図である。FIGS. 11A to 11F are diagrams showing configuration examples of the gate electrode. 図12はゲート電極の異なる構成例を示す図である。FIG. 12 is a diagram showing a different configuration example of the gate electrode.

符号の説明Explanation of symbols

100 基板、120 分離層、142 下地絶縁膜、143b、c 半導体層のパターン、171、172、173 マスク層、144 n+層、145 n−層、146 p+層、153 ゲート絶縁膜、152 ゲート電極、147 第1層間絶縁膜、157 第1コンタクトホール、158 ソース・ドレイン電極、160 第2層間絶縁膜、161 画素電極、164 水溶性接着剤、163 1次転写基板 100 substrate, 120 separation layer, 142 base insulating film, 143b, c semiconductor layer pattern, 171, 172, 173 mask layer, 144 n + layer, 145 n− layer, 146 p + layer, 153 gate insulating film, 152 gate electrode, 147 First interlayer insulating film, 157 First contact hole, 158 Source / drain electrode, 160 Second interlayer insulating film, 161 Pixel electrode, 164 Water-soluble adhesive, 163 Primary transfer substrate

Claims (6)

フレキシブル電子デバイスであって、
可撓性を有する基板と、
前記基板上に、半導体層、絶縁体層及び導電層を含む薄膜素子層を備え、
前記薄膜素子層を構成する各層の少なくとも一部は、パターン化されたスリット又は孔を有することを特徴とするフレキシブル電子デバイス。
A flexible electronic device,
A flexible substrate;
A thin film element layer including a semiconductor layer, an insulator layer, and a conductive layer is provided on the substrate.
At least a part of each layer constituting the thin film element layer has a patterned slit or hole.
前記スリットは、前記半導体層及び/又は導電体層の電流が流れる方向に沿って形成されてなる、請求項1記載のフレキシブル電子デバイス。   The flexible electronic device according to claim 1, wherein the slit is formed along a direction in which a current of the semiconductor layer and / or the conductor layer flows. 前記薄膜素子層を構成する各層の少なくとも一部が、前記孔を有することによって網目状をなす、請求項1記載のフレキシブル電子デバイス。   The flexible electronic device according to claim 1, wherein at least a part of each layer constituting the thin film element layer has a mesh shape by having the holes. 前記導電層は、薄膜トランジスタを構成するゲート電極及びソース・ドレイン電極であり、該ゲート電極及び該ソース・ドレイン電極の少なくとも一部が、パターン化されたスリット又は孔を有する、請求項1〜3の何れかに記載のフレキシブル電子デバイス。   The conductive layer is a gate electrode and a source / drain electrode constituting a thin film transistor, and at least a part of the gate electrode and the source / drain electrode has a patterned slit or hole. The flexible electronic device in any one. 前記基板上には、前記半導体層及び前記ゲート電極のパターンを含む絶縁膜積層体が形成され、
前記ソース・ドレイン電極は、前記絶縁膜積層体の上に形成されてなる、請求項4記載のフレキシブル電子デバイス。
On the substrate, an insulating film stack including a pattern of the semiconductor layer and the gate electrode is formed,
The flexible electronic device according to claim 4, wherein the source / drain electrodes are formed on the insulating film laminate.
前記ゲート電極及び前記ソース・ドレイン電極の少なくとも一部であって、駆動回路としての機能を持たない部分において、前記ゲート電極及び/又は前記ソース・ドレイン電極をパターン状に不連続に形成し、記号、アライメントマーク、又はスクラブラインとしての表示機能を持たせた、請求項4記載のフレキシブル電子デバイス。   The gate electrode and / or the source / drain electrode are discontinuously formed in a pattern in at least a part of the gate electrode and the source / drain electrode and not having a function as a drive circuit, The flexible electronic device according to claim 4, which has a display function as an alignment mark or a scrub line.
JP2006116250A 2006-04-20 2006-04-20 Flexible electronic device Pending JP2007288080A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006116250A JP2007288080A (en) 2006-04-20 2006-04-20 Flexible electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006116250A JP2007288080A (en) 2006-04-20 2006-04-20 Flexible electronic device

Publications (1)

Publication Number Publication Date
JP2007288080A true JP2007288080A (en) 2007-11-01

Family

ID=38759529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006116250A Pending JP2007288080A (en) 2006-04-20 2006-04-20 Flexible electronic device

Country Status (1)

Country Link
JP (1) JP2007288080A (en)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010224426A (en) * 2009-03-25 2010-10-07 Hitachi Displays Ltd Display device
JP2011003778A (en) * 2009-06-19 2011-01-06 Panasonic Liquid Crystal Display Co Ltd Thin film transistor substrate and method of manufacturing thin film transistor substrate
JP2011517370A (en) * 2008-03-05 2011-06-02 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ Stretchable and foldable electronic devices
WO2011071198A1 (en) * 2009-12-10 2011-06-16 경기대학교 산학협력단 Transistor, and organic electroluminescent display device and flat panel display device comprising the transistor
US7968388B2 (en) 2007-08-31 2011-06-28 Seiko Epson Corporation Thin-film device, method for manufacturing thin-film device, and display
JP2016146489A (en) * 2010-06-25 2016-08-12 株式会社半導体エネルギー研究所 Semiconductor device
KR101808432B1 (en) * 2016-06-22 2018-01-18 경희대학교 산학협력단 Oxide semiconductor thin film transistor and method of manufacturing the same
KR101829805B1 (en) 2016-02-19 2018-02-20 실리콘 디스플레이 (주) Oxide semiconductor transistor and manufacturing the same
JP2018032461A (en) * 2009-03-26 2018-03-01 株式会社半導体エネルギー研究所 Display device
KR101867156B1 (en) * 2016-06-01 2018-06-14 고려대학교 산학협력단 Flexible substrate structure and method of manufacturing the same
CN108346682A (en) * 2017-01-25 2018-07-31 群创光电股份有限公司 Display device
KR101913512B1 (en) 2016-09-12 2018-10-30 가부시키가이샤 재팬 디스프레이 Display device
WO2019083338A1 (en) * 2017-10-27 2019-05-02 경희대학교산학협력단 Oxide semiconductor thin-film transistor and method for manufacturing same
US10424672B2 (en) 2016-02-19 2019-09-24 Silicon Display Technology Oxide semiconductor transistor
CN114795238A (en) * 2022-04-22 2022-07-29 清华大学 Multi-modal detection device and manufacturing method thereof
US12317706B2 (en) 2020-03-11 2025-05-27 Sharp Kabushiki Kaisha Display device

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7968388B2 (en) 2007-08-31 2011-06-28 Seiko Epson Corporation Thin-film device, method for manufacturing thin-film device, and display
US10292261B2 (en) 2008-03-05 2019-05-14 The Board Of Trustees Of The University Of Illinois Stretchable and foldable electronic devices
JP2011517370A (en) * 2008-03-05 2011-06-02 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ Stretchable and foldable electronic devices
US10064269B2 (en) 2008-03-05 2018-08-28 The Board Of Trustees Of The University Of Illinois Stretchable and foldable electronic devices
JP2015143874A (en) * 2008-03-05 2015-08-06 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ Stretchable and foldable electronic devices
JP2018050043A (en) * 2008-03-05 2018-03-29 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ Stretchable and foldable electronic devices
JP2010224426A (en) * 2009-03-25 2010-10-07 Hitachi Displays Ltd Display device
JP7642905B2 (en) 2009-03-26 2025-03-10 株式会社半導体エネルギー研究所 Liquid crystal display device
US12183301B2 (en) 2009-03-26 2024-12-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, driving method of the same, and electronic device including the same
JP2018032461A (en) * 2009-03-26 2018-03-01 株式会社半導体エネルギー研究所 Display device
JP2024105336A (en) * 2009-03-26 2024-08-06 株式会社半導体エネルギー研究所 Liquid crystal display device
US11514871B2 (en) 2009-03-26 2022-11-29 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, driving method of the same, and electronic device including the same
US10964281B2 (en) 2009-03-26 2021-03-30 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, driving method of the same, and electronic device including the same
JP2011003778A (en) * 2009-06-19 2011-01-06 Panasonic Liquid Crystal Display Co Ltd Thin film transistor substrate and method of manufacturing thin film transistor substrate
WO2011071198A1 (en) * 2009-12-10 2011-06-16 경기대학교 산학협력단 Transistor, and organic electroluminescent display device and flat panel display device comprising the transistor
US9799682B2 (en) 2010-06-25 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2016146489A (en) * 2010-06-25 2016-08-12 株式会社半導体エネルギー研究所 Semiconductor device
US10424672B2 (en) 2016-02-19 2019-09-24 Silicon Display Technology Oxide semiconductor transistor
KR101829805B1 (en) 2016-02-19 2018-02-20 실리콘 디스플레이 (주) Oxide semiconductor transistor and manufacturing the same
KR101867156B1 (en) * 2016-06-01 2018-06-14 고려대학교 산학협력단 Flexible substrate structure and method of manufacturing the same
KR101808432B1 (en) * 2016-06-22 2018-01-18 경희대학교 산학협력단 Oxide semiconductor thin film transistor and method of manufacturing the same
KR101913512B1 (en) 2016-09-12 2018-10-30 가부시키가이샤 재팬 디스프레이 Display device
CN108346682A (en) * 2017-01-25 2018-07-31 群创光电股份有限公司 Display device
WO2019083338A1 (en) * 2017-10-27 2019-05-02 경희대학교산학협력단 Oxide semiconductor thin-film transistor and method for manufacturing same
US12317706B2 (en) 2020-03-11 2025-05-27 Sharp Kabushiki Kaisha Display device
CN114795238A (en) * 2022-04-22 2022-07-29 清华大学 Multi-modal detection device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP2007288078A (en) Flexible electronic device and manufacturing method thereof
JP2007288080A (en) Flexible electronic device
USRE38466E1 (en) Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JP5094776B2 (en) Method for manufacturing semiconductor device
CN100416840C (en) Semiconductor device and method for manufacturing semiconductor device
JP3738799B2 (en) Active matrix substrate manufacturing method, active matrix substrate, and liquid crystal display device
US20030222334A1 (en) Display apparatus and producing method therefor
CN110998847B (en) Array substrate, display apparatus and method of manufacturing array substrate
KR101949538B1 (en) Thin film transistor, manufacturing method therefor and image display device
CN106796947A (en) Display device with micro-cover layer and manufacturing method thereof
JPWO2011142089A1 (en) Flexible semiconductor device, manufacturing method thereof, and image display device
JP2006253674A (en) Organic thin film transistor array panel and manufacturing method thereof
TW201236161A (en) Organic light emitting display device and method for manufacturing the same
JP2012191025A (en) Thin-film transistor array substrate, thin-film integrated circuit device, and method for manufacturing them
Rho et al. $\hbox {PbZr} _ {x}\hbox {Ti} _ {1-x}\hbox {O} _ {3} $ Ferroelectric Thin-Film Capacitors for Flexible Nonvolatile Memory Applications
JP3837807B2 (en) Method for establishing electrical continuity between transferred thin film structure blocks, method for manufacturing active matrix substrate, active matrix substrate, and liquid crystal device
JP3849683B2 (en) Thin film transistor peeling method
KR20090023265A (en) Thin film elements, manufacturing method and display device for thin film elements
JP4619644B2 (en) Thin film element transfer method
TW200416467A (en) Method for transferring thin film devices on a plastic substrate and manufacturing method of flexible display device
JP2004349539A (en) Laminate peeling method, laminate manufacturing method, electro-optical device, and electronic apparatus
JP5700291B2 (en) THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND IMAGE DISPLAY DEVICE USING THE THIN FILM TRANSISTOR
JP2005294629A (en) Manufacturing method of display device
JP5459570B2 (en) Semiconductor device manufacturing method, electro-optical device manufacturing method, and electronic device manufacturing method
KR20130034015A (en) Method for manufacturing laminated body, and laminated body