[go: up one dir, main page]

WO2011062252A1 - 部品内蔵モジュールの製造方法および部品内蔵モジュール - Google Patents

部品内蔵モジュールの製造方法および部品内蔵モジュール Download PDF

Info

Publication number
WO2011062252A1
WO2011062252A1 PCT/JP2010/070648 JP2010070648W WO2011062252A1 WO 2011062252 A1 WO2011062252 A1 WO 2011062252A1 JP 2010070648 W JP2010070648 W JP 2010070648W WO 2011062252 A1 WO2011062252 A1 WO 2011062252A1
Authority
WO
WIPO (PCT)
Prior art keywords
thick film
film pad
module
conductive thick
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2010/070648
Other languages
English (en)
French (fr)
Inventor
重夫 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011541958A priority Critical patent/JP5354224B2/ja
Publication of WO2011062252A1 publication Critical patent/WO2011062252A1/ja
Priority to US13/467,077 priority patent/US20120218721A1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Definitions

  • the present invention relates to a method of manufacturing a component built-in module in which a chip component is embedded in a resin layer.
  • the present invention also relates to a component built-in module in which a chip component is embedded in a resin layer.
  • the component built-in module in which the chip component is embedded in the resin layer is light and has an advantage that the built-in chip component is less restricted because it is not accompanied by high-temperature firing unlike the ceramic substrate.
  • Patent Document 1 discloses a method for manufacturing a component built-in module in which a chip component is mounted on a metal thin plate via solder, a resin layer is formed so as to cover the chip component, and then the metal thin plate is patterned.
  • Patent Document 1 a solder for fixing a chip component is filled in an opening provided in an insulating layer, and a lot of solder is required.
  • the bottom surface of the built-in chip component is in contact with the insulating layer, and a delicate gap is likely to occur at the interface between the bottom surface and the insulating layer.
  • solder splash phenomenon there is a problem that the possibility of occurrence of a so-called solder splash phenomenon in which melted and expanded solder flows in the gap is increased.
  • the present invention has been made in view of such problems, and an object thereof is to provide a method for manufacturing a component built-in module and a component built-in module that can suppress the occurrence of splash of a bonding material such as solder.
  • the method for manufacturing a component built-in module includes a step of preparing a metal thin plate, and a step of providing a conductive thick film pad by applying and curing a conductive paste on one main surface of the metal thin plate.
  • the distance between the chip component and the metal thin plate facing each other through the conductive thick film pad can be increased. Therefore, the resin layer is easily filled between the chip component and the metal thin plate, and the splash of the bonding material such as solder can be suppressed.
  • the step of providing the conductive thick film pad after the conductive paste is cured, the surface of the conductive thick film pad is polished and flattened. It is preferable.
  • the chip component when the chip component is mounted on the conductive thick film pad, the chip component is difficult to tilt. Further, by polishing the conductive thick film pad, the metal particles therein are exposed, and the wettability of the bonding material to the conductive thick film pad can be improved.
  • the metal thin plate whose one main surface is roughened in advance is prepared.
  • the metal thin film is preferably patterned so as to be surrounded.
  • the bonding material even if the bonding material melts and expands, the bonding material can be retained on the conductive thick film pad. Accordingly, the outflow of the bonding material can be suppressed, and the occurrence of splash of the bonding material such as solder can be further suppressed.
  • a via hole is formed in the resin layer and a conductive material is filled in the via hole, so that one end is electrically connected to the bonding material. It is preferable to provide a step of forming via conductors connected to each other.
  • a via hole is formed with the conductive thick film pad as a bottom surface.
  • the height of the via conductor can be suppressed by the height of the conductive thick film pad. Therefore, the diameter of the via conductor can be reduced.
  • a via hole is formed with the bonding material as a bottom surface.
  • the height of the via conductor can be suppressed by the height of the conductive thick film pad and the bonding material. Therefore, the diameter of the via conductor can be further reduced.
  • the component built-in module according to the present invention includes a flat resin layer having a pair of main surfaces and a chip component disposed in the resin layer, and a surface electrode is provided on at least one main surface of the resin layer.
  • the conductive thick film pad is formed on the surface of the surface electrode on the resin layer side, and the chip component is mounted on the surface opposite to the surface electrode of the conductive thick film pad by the bonding material. It is characterized by that.
  • the conductive thick film pad is a conductive resin.
  • the method for manufacturing a component built-in module according to the present invention and the component built-in module according to the present invention provide a conductive thick film pad so that the distance between the chip component and the metal thin plate facing each other through the conductive thick film pad is increased. Can be bigger. As a result, the resin layer is easily filled in the lower part of the chip component, and the occurrence of splash of the bonding material such as solder can be suppressed.
  • (Embodiment 1) 1 and 2 are cross-sectional views illustrating a method of manufacturing the component built-in module according to the first embodiment.
  • a thin metal plate 11 is prepared as shown in FIG.
  • a material of the metal thin plate 11 for example, a metal such as Cu, Ag, Au, Ag—Pt, Ag—Pd, or the like can be used.
  • the thickness of the thin metal plate 11 is preferably 9 to 100 ⁇ m.
  • a conductive thick film pad 12 is provided on one main surface of the thin metal plate 11 by applying and curing a conductive paste.
  • the conductive paste can be applied by printing, for example.
  • the paste can be cured by heat treatment.
  • a conductive resin such as an Ag-epoxy conductive paste can be used as the material of the conductive thick film pad 12.
  • the thickness of the conductive thick film pad 12 is preferably 5 ⁇ m to 50 ⁇ m.
  • the conductive thick film pad 12 is formed by a thick film method such as printing.
  • a thick film method such as printing.
  • the surface of the conductive thick film pad is polished and flattened after the conductive paste is cured.
  • the chip component is difficult to tilt.
  • the metal particles therein are exposed, and the wettability of the bonding material to the conductive thick film pad can be improved.
  • the improvement in the wettability of the bonding material leads to an improvement in the reliability of conduction between the chip component and the conductive thick film pad.
  • a bonding material 13 is provided on the conductive thick film pad 12.
  • An example of the bonding material 13 is solder.
  • Examples of the method of providing the bonding material 13 include a method of printing a solder paste by screen printing, a method of applying cream solder by a dispenser, and the like.
  • the chip component 14 is mounted on the conductive thick film pad 12 through the bonding material 13. Specifically, after the chip component 14 is installed on the bonding material 13, the bonding material 13 is heated and melted.
  • the chip component 14 includes a laminated body 15 and terminal electrodes 16.
  • the bonding material 13 is wetted on the entire surface of the terminal electrode 16 of the chip component 14 by melting by heating.
  • a resin layer 17 is provided on one main surface on which the chip component 14 of the metal thin plate 11 is mounted so as to cover the chip component 14.
  • the resin layer 17 can be provided as follows. For example, an uncured sheet-like prepreg containing an inorganic filler and a thermosetting resin is placed on the metal thin plate 11 and aligned. And the resin layer 17 which embed
  • thermosetting resin contained in the prepreg for example, an epoxy resin, a phenol resin, a cyanate resin, or the like can be used.
  • an inorganic filler contained in a prepreg inorganic powders, such as a silica powder and an alumina powder, can be used.
  • the metal thin plate is patterned to form the surface electrode 21 as shown in FIG.
  • Examples of the method for patterning the metal thin plate include photolithography and etching.
  • via holes 18 are formed in the surface electrode 21 and the resin layer 17 as shown in FIG.
  • the via hole 18 is formed so that the bonding material 13 becomes the bottom surface.
  • Examples of the method for forming the via hole include a laser and a drill.
  • a via conductor 19 whose one end is electrically connected to the bonding material 13 is formed by filling the via hole 18 with a conductive material.
  • the via conductor 19 enables three-dimensional wiring.
  • FIG. 4 is a cross-sectional view showing an example of mounting the component built-in module 1.
  • the component built-in module 1 is mounted on the core substrate 31 by being fixed with solder or the like.
  • the core substrate 31 is a single-layer or multilayer substrate.
  • the core substrate 31 is mounted on the mother board 32 by being fixed with solder or the like.
  • the component built-in module 1 may be directly mounted on the mother board 32 without using the core substrate 31.
  • FIG. 5 shows an enlarged cross-sectional view of a part built-in module corresponding to (A) and (B) of FIG.
  • FIG. 5A shows an example in which the chip component 14 is mounted on the conductive thick film pad 12.
  • the metal thin film is preferably patterned so that the portion where the surface electrode 21 and the conductive thick film pad 12 are in contact is surrounded by the portion where the surface electrode 21 and the resin layer 17 are in contact.
  • the surface electrode 21 is patterned so as to cover the entire surface of the conductive thick film pad 12 in contact with the surface electrode 21.
  • the area of the surface of the surface electrode 21 in contact with the conductive thick film pad 12 is larger than the area of the surface of the conductive thick film pad 12 in contact with the surface electrode 21. According to this structure, even if the bonding material 13 is melted and expanded, the bonding material 13 can be retained in the region of the surface electrode 21.
  • the portion where the conductive thick film pad 12 is provided on the main surface of the surface electrode 21 is flattened. And parts other than the part in which the conductive thick film pad 12 is provided are roughened. Even when the bonding material 13 melts and expands and flows onto the surface electrode 21, the bonding material 13 is less likely to spread on the surface electrode 21 due to the presence of the roughened portion. Therefore, the outflow of the bonding material 13 can be suppressed, and the occurrence of splash of the bonding material such as solder can be suppressed.
  • FIG. 5B shows an example in which a via hole 18 is formed using the bonding material 13 formed on the conductive thick film pad 12 as a bottom surface, and a via conductor 19 is formed by filling a conductive material.
  • the conductive thick film pad 12 and the bonding material 13 exist between the via conductor 19 and the surface electrode 21. Therefore, for example, when a via hole is formed by a laser, damage to the surface electrode 21 can be reduced. Further, the height of the via conductor 19 can be suppressed by the conductive thick film pad 12 and the bonding material 13. Therefore, for example, when the via hole is formed by a laser, the diameter of the via conductor 19 can be reduced.
  • the via conductor 19 may be formed with the conductive thick film pad 12 as a bottom surface. Even in this case, the same effect as in FIG. 5B can be obtained.
  • the manufacturing method of the component built-in module of the present invention is not limited to this content, and the process can be appropriately changed within a range not impairing the gist of the invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

　はんだ等の接合材のスプラッシュの発生を抑えることができる、部品内蔵モジュールの製造方法を提供する。　本発明に係る部品内蔵モジュールの製造方法は、金属薄板１１を用意する工程と、金属薄板１１の一方の主面上に、導電性ペーストを塗布して硬化させることで導電性厚膜パッド１２を設ける工程と、導電性厚膜パッド１２上に接合材１３を設ける工程と、接合材１３を介してチップ部品１４を導電性厚膜パッド１２上に実装する工程と、前記一方の主面上に、チップ部品１４を覆うように樹脂層１７を設ける工程と、金属薄板１１をパターニングして、表面電極２１を形成する工程と、を備えることを特徴としている。

Description

部品内蔵モジュールの製造方法および部品内蔵モジュール
　本発明は、樹脂層の内部にチップ部品が埋設された部品内蔵モジュールの製造方法に関する。また、本発明は、樹脂層の内部にチップ部品が埋設された部品内蔵モジュールに関する。
　近年、電子機器の小型化に伴い、積層コンデンサ等のチップ部品を実装するための回路基板の小型化が求められている。これを受けて、回路基板内部にチップ部品を埋設してモジュールを作製することにより、回路基板の実装面積を削減し、回路基板の小型化を図ることが行なわれている。中でも、樹脂層の内部にチップ部品が埋設された部品内蔵モジュールは、軽量であり、かつセラミック基板のように高温焼成を伴わないため、内蔵するチップ部品に制約が少ないという利点がある。
　この部品内蔵モジュールは、例えば特許文献１のように製造される。特許文献１には、金属薄板上にはんだを介してチップ部品を実装し、チップ部品を覆うように樹脂層を形成した後で、金属薄板をパターニングする部品内蔵モジュールの製造方法が開示されている。
特開２００５－２６５７３号公報
　特許文献１では、チップ部品を固定するためのはんだを、絶縁層に設けられた開口部に充填しており、多くのはんだが必要である。そして、内蔵されたチップ部品の底面は絶縁層と接しているが、この底面と絶縁層との界面には微妙な隙間が生じやすい。そしてこの隙間に、溶融、膨張したはんだが流れる、いわゆるはんだのスプラッシュ現象が発生する可能性が高くなるという問題が生じていた。
　本発明は、かかる課題に鑑みなされたものであり、はんだ等の接合材のスプラッシュの発生を抑えることができる、部品内蔵モジュールの製造方法、および部品内蔵モジュールを提供することを目的とする。
　本発明に係る部品内蔵モジュールの製造方法は、金属薄板を用意する工程と、前記金属薄板の一方の主面上に、導電性ペーストを塗布して硬化させることで導電性厚膜パッドを設ける工程と、前記導電性厚膜パッド上に接合材を設ける工程と、前記接合材を介してチップ部品を前記導電性厚膜パッド上に実装する工程と、前記一方の主面上に、前記チップ部品を覆うように樹脂層を設ける工程と、前記金属薄板をパターニングして、表面電極を形成する工程と、を備えることを特徴としている。
　本発明では、導電性厚膜パッドを設けることにより、導電性厚膜パッドを介して対向するチップ部品と金属薄板との距離を大きくすることができる。そのため、チップ部品と金属薄板との間に樹脂層が充填されやすくなり、はんだ等の接合材のスプラッシュを抑えることができる。
　また、本発明に係る部品内蔵モジュールの製造方法では、前記導電性厚膜パッドを設ける工程において、前記導電性ペーストを硬化させた後に、前記導電性厚膜パッドの表面を研磨して平坦化することが好ましい。
　この場合、チップ部品を導電性厚膜パッド上に実装する際に、チップ部品が傾きにくくなる。また、導電性厚膜パッドを研磨することでその中の金属粒子を露出させて、導電性厚膜パッドに対する接合材の濡れ性を向上させることができる。
　また、本発明に係る部品内蔵モジュールの製造方法では、前記金属薄板を用意する工程において、あらかじめ前記一方の主面が粗面化された前記金属薄板を用意することが好ましい。
　この場合、粗面化された部分には、接合材が濡れ広がりにくくなる。したがって、はんだ等の接合材のスプラッシュの発生をさらに抑えることが可能になる。
　また、本発明に係る部品内蔵モジュールの製造方法では、前記表面電極を形成する工程において、前記表面電極と前記導電性厚膜パッドの接する部分が、前記表面電極と前記樹脂層とが接する部分で囲まれるように前記金属薄膜をパターニングすることが好ましい。
　この場合、接合材が溶融、膨張したとしても、接合材を導電性厚膜パッド上に留めることができる。したがって、接合材の流出を抑え、はんだ等の接合材のスプラッシュの発生をさらに抑えることができる。
　また、本発明に係る部品内蔵モジュールの製造方法では、前記樹脂層を設ける工程の後に、前記樹脂層にビアホールを形成し前記ビアホールに導電性材料を充填することで、一端が前記接合材と電気的に接続されているビア導体を形成する工程を備えることが好ましい。
　この場合、３次元的な配線が可能である。
　また、本発明に係る部品内蔵モジュールの製造方法では、前記ビア導体を形成する工程において、前記導電性厚膜パッドを底面としてビアホールを形成することが好ましい。
　この場合、ビアホール形成時に、金属薄板へのダメージを防止することができる。また、導電性厚膜パッドの高さ分だけビア導体の高さを抑えることができる。したがって、ビア導体の小径化が可能である。
　また、本発明に係る部品内蔵モジュールの製造方法では、前記ビア導体を形成する工程において、前記接合材を底面としてビアホールを形成することが好ましい。
　この場合、導電性厚膜パッドと接合材の高さ分だけビア導体の高さを抑えることができる。したがって、ビア導体の更なる小径化が可能である。
　また、本発明に係る部品内蔵モジュールは、一対の主面を有する平板状の樹脂層と、樹脂層内に配置されたチップ部品とを備え、樹脂層の少なくとも一方の主面上に表面電極が形成され、その表面電極の樹脂層側の表面上に導電性厚膜パッドが形成され、その導電性厚膜パッドの表面電極と反対側の表面上に、チップ部品が接合材により実装されていることを特徴としている。
　また、本発明に係る部品内蔵モジュールでは、前記導電性厚膜パッドが導電性樹脂であることが好ましい。
　本発明に係る部品内蔵モジュールの製造方法、および本発明に係る部品内蔵モジュールは、導電性厚膜パッドを設けることにより、導電性厚膜パッドを介して対向するチップ部品と金属薄板との距離を大きくすることができる。その結果、チップ部品の下部に樹脂層が充填されやすくなり、はんだ等の接合材のスプラッシュの発生を抑えることができる。
本発明に係る部品内蔵モジュールの製造方法を示す断面図である。 本発明に係る部品内蔵モジュールの製造方法を示す断面図である。 本発明に係る部品内蔵モジュールの製造方法を示す断面図である。 本発明に係る部品内蔵モジュールの実装例を示す断面図である。 本発明に係る部品内蔵モジュールの拡大断面図である。
　以下において、本発明を実施するための形態について説明する。
　（実施形態１）
　図１、２は実施形態１の部品内蔵モジュールの製造方法を示す断面図である。
　まず、図１（Ａ）のように、金属薄板１１を用意する。金属薄板１１の材質としては、例えば、Ｃｕ、Ａｇ、Ａｕ、Ａｇ－Ｐｔ，Ａｇ－Ｐｄ等の金属を用いることができる。金属薄板１１の厚みは、９～１００μｍであることが好ましい。
　また、あらかじめ一方の主面が粗面化された金属薄板１１を用意することが好ましい。この場合、粗面化された部分には、接合材が濡れ広がりにくくなる。したがって、はんだ等の接合材のスプラッシュの発生を抑えることが可能になる。粗面化された部分の表面粗さは、ＪＩＳＢ０６０１－２００１に準拠して測定した場合に、Ｒａ＝３μｍ～１０μｍとなることが好ましい。
　次に、図１（Ｂ）のように、金属薄板１１の一方の主面上に、導電性ペーストを塗布して硬化させることで導電性厚膜パッド１２を設ける。導電性ペーストは、例えば印刷等で塗布することができる。そして、例えば熱処理によりペーストを硬化させることができる。導電性厚膜パッド１２の材質は、例えばＡｇ－エポキシ系導電性ペースト等の導電性樹脂を用いることができる。導電性厚膜パッド１２の厚みは５μｍ～５０μｍが好ましい。
　導電性厚膜パッド１２は印刷等の厚膜工法で形成される。めっき工法で同様のパッドを設ける場合には、めっきを部分的に成長させる必要があり、工程が煩雑化して、パッドの厚みを増やす場合に時間がかかる。また、めっき工程は環境負荷が大きい問題もあるためである。
　また、図示していないが、導電性ペーストを硬化させた後に、導電性厚膜パッドの表面を研磨して平坦化することが好ましい。この場合、チップ部品を導電性厚膜パッドに実装する際に、チップ部品が傾きにくくなる。また、導電性厚膜パッドを研磨することでその中の金属粒子を露出させて、導電性厚膜パッドに対する接合材の濡れ性を向上させることができる。接合材の濡れ性の向上は、チップ部品と導電性厚膜パッドとの導通の信頼性の向上につながる。
　そして、図１（Ｃ）のように、導電性厚膜パッド１２上に、接合材１３を設ける。接合材１３の例としてははんだが挙げられる。接合材１３を設ける方法としては、スクリーン印刷によりはんだペーストを印刷する方法や、ディスペンサによりクリームはんだを塗布する方法などが挙げられる。
　そして、図２（Ｄ）のように、接合材１３を介してチップ部品１４を導電性厚膜パッド１２上に実装する。具体的には、チップ部品１４を接合材１３上に設置した後に、接合材１３を加熱し溶融させる。チップ部品１４は、積層体１５と端子電極１６とを備えている。接合材１３は加熱による溶融により、チップ部品１４の端子電極１６の全面に濡れ上がる。
　そして、図２（Ｅ）のように、金属薄板１１のチップ部品１４が実装されている一方の主面上に、チップ部品１４を覆うように樹脂層１７を設ける。導電性厚膜パッド１２の高さを確保することで、導電性厚膜パッド１２を介して対向する金属薄板１１とチップ部品１４の距離を大きくすることができる。そのため、チップ部品１４の下部にも樹脂層１７を充填させることができ、はんだ等の接合材のスプラッシュの発生を抑えることができる。
　樹脂層１７は、次のように設けることができる。例えば無機フィラーと熱硬化性樹脂とを含有する未硬化のシート状のプリプレグを金属薄板１１上に配置し、位置合わせをする。そして、金属薄板１１とチップ部品１４の上にプリプレグを重ねて圧着することで、樹脂中にチップ部品１４を埋設した樹脂層１７を設けることができる。プリプレグを圧着する際には、加熱することが好ましい。これにより、プリプレグに含有される熱硬化性樹脂が硬化し、樹脂層１７と金属薄板１１やチップ部品１４との接合状態を良好にすることができる。なお、本実施例では、チップ部品１４を覆う側と逆側のプリプレグの主面にも、金属薄板１１が接合されている。プリプレグに含有される熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、シアネート樹脂等を用いることができる。また、プリプレグに含有される無機フィラーとしては、シリカ粉末、アルミナ粉末等の無機粉末を用いることができる。
　そして、金属薄板をパターニングして、図２（Ｆ）のように表面電極２１を形成する。金属薄板のパターニングの方法としては、フォトリソグラフィーやエッチング等が挙げられる。
　そして、図３（Ｇ）のように、表面電極２１と樹脂層１７にビアホール１８を形成する。本実施形態では、ビアホール１８は、接合材１３が底面となるように形成される。ビアホールの形成方法としては、レーザーやドリルなどが挙げられる。そして、図３（Ｈ）のように、ビアホール１８に導電性材料を充填することで、一端が接合材１３と電気的に接続されているビア導体１９を形成する。ビア導体１９により、三次元的な配線が可能となる。
　図４は部品内蔵モジュール１の実装例を示す断面図である。部品内蔵モジュール１は、コア基板３１上にはんだ等で固定されて実装される。コア基板３１は単層または多層の基板である。また、コア基板３１はマザーボード３２上にはんだ等で固定されて実装される。部品内蔵モジュール１は、コア基板３１を介さずに直接マザーボード３２に実装されても良い。
　図５に、図４の（Ａ）と（Ｂ）に対応した部分の部品内蔵モジュールの拡大断面図を示す。
　図５（Ａ）は、導電性厚膜パッド１２上にチップ部品１４が実装された例である。図５（Ａ）のように、表面電極２１と導電性厚膜パッド１２の接する部分が、表面電極２１と樹脂層１７とが接する部分で囲まれるように金属薄膜をパターニングすることが好ましい。この場合、表面電極２１は、導電性厚膜パッド１２の表面電極２１と接する面の全面を覆うようにパターニングされている。また、表面電極２１の導電性厚膜パッド１２と接する面の面積が、導電性厚膜パッド１２の表面電極２１と接する面の面積よりも大きくなる。この構造によれば、接合材１３が溶融、膨張したとしても、接合材１３を表面電極２１の領域内に留めることができる。
　また、図５（Ａ）では、表面電極２１の主面上で導電性厚膜パッド１２が設けられる部分は平坦化されている。そして、導電性厚膜パッド１２が設けられる部分以外の部分が粗面化されている。接合材１３が溶融、膨張して表面電極２１上に流れ出た場合でも、粗面化された部分の存在により接合材１３が表面電極２１上に濡れ広がりにくくなる。したがって、接合材１３の流出を抑えることができ、はんだ等の接合材のスプラッシュの発生を抑えることができる。
　図５（Ｂ）は、導電性厚膜パッド１２上に形成された接合材１３を底面としてビアホール１８を形成し、導電性材料を充填してビア導体１９を形成した例である。この場合、ビア導体１９と表面電極２１との間には導電性厚膜パッド１２と接合材１３が存在することになる。したがって、例えばレーザーでビアホールを形成した場合には、表面電極２１のダメージを小さくすることができる。また、ビア導体１９の高さを導電性厚膜パッド１２と接合材１３の分だけ抑えることができる。そのため、例えばレーザーでビアホールを形成した場合には、ビア導体１９の小径化が可能である。
　なお、導電性厚膜パッド１２を底面としてビア導体１９を形成しても良い。この場合でも、図５（Ｂ）と同様の効果が得られる。
　以上、本発明の部品内蔵モジュールの製造方法がこの内容に限定されることはなく、発明の趣旨を損なわない範囲で、適宜工程に変更を加えることができる。
　　１　　部品内蔵モジュール
　　１１　金属薄板
　　１２　導電性厚膜パッド
　　１３　接合材
　　１４　チップ部品
　　１５　積層体
　　１６　端子電極
　　１７　樹脂層
　　１８　ビアホール
　　１９　ビア導体
　　２１　表面電極
　　３１　コア基板
　　３２　マザーボード

Claims (9)

  1. 　金属薄板を用意する工程と、
    　前記金属薄板の一方の主面上に、導電性ペーストを塗布して硬化させることで導電性厚膜パッドを設ける工程と、
    　前記導電性厚膜パッド上に接合材を設ける工程と、
    　前記接合材を介してチップ部品を前記導電性厚膜パッド上に実装する工程と、
    　前記一方の主面上に、前記チップ部品を覆うように樹脂層を設ける工程と、
    　前記金属薄板をパターニングして、表面電極を形成する工程と、
    を備える、部品内蔵モジュールの製造方法。
  2. 　前記導電性厚膜パッドを設ける工程において、前記導電性ペーストを硬化させた後に、前記導電性厚膜パッドの表面を研磨して平坦化する、請求項１に記載の部品内蔵モジュールの製造方法。
  3. 　前記金属薄板を用意する工程において、あらかじめ前記一方の主面が粗面化された前記金属薄板を用意する、請求項１または２に記載の部品内蔵モジュールの製造方法。
  4. 　前記表面電極を形成する工程において、前記表面電極と前記導電性厚膜パッドの接する部分が、前記表面電極と前記樹脂層とが接する部分で囲まれるように前記金属薄膜をパターニングする、請求項１～３のいずれか１項に記載の部品内蔵モジュールの製造方法。
  5. 　前記樹脂層を設ける工程の後に、前記樹脂層にビアホールを形成し前記ビアホールに導電性材料を充填することで、一端が前記接合材と電気的に接続されているビア導体を形成する工程を備える、請求項１～４のいずれか１項に記載の部品内蔵モジュールの製造方法。
  6. 　前記ビア導体を形成する工程において、前記導電性厚膜パッドを底面としてビアホールを形成する、請求項５に記載の部品内蔵モジュールの製造方法。
  7. 　前記ビア導体を形成する工程において、前記接合材を底面としてビアホールを形成する、請求項５に記載の部品内蔵モジュールの製造方法。
  8. 　一対の主面を有する平板状の樹脂層と、
    　前記樹脂層内に配置されたチップ部品とを備えた部品内蔵モジュールであって、
    　前記樹脂層の少なくとも一方の主面上に表面電極が形成され、当該表面電極の前記樹脂層側の表面上に導電性厚膜パッドが形成され、当該導電性厚膜パッドの前記表面電極と反対側の表面上に、前記チップ部品が接合材により実装されている部品内蔵モジュール。
  9. 　前記導電性厚膜パッドが導電性樹脂である、請求項８に記載の部品内蔵モジュール。
PCT/JP2010/070648 2009-11-19 2010-11-19 部品内蔵モジュールの製造方法および部品内蔵モジュール Ceased WO2011062252A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011541958A JP5354224B2 (ja) 2009-11-19 2010-11-19 部品内蔵モジュールの製造方法
US13/467,077 US20120218721A1 (en) 2009-11-19 2012-05-09 Method of manufacturing component built-in module and component built-in module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009263477 2009-11-19
JP2009-263477 2009-11-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/467,077 Continuation US20120218721A1 (en) 2009-11-19 2012-05-09 Method of manufacturing component built-in module and component built-in module

Publications (1)

Publication Number Publication Date
WO2011062252A1 true WO2011062252A1 (ja) 2011-05-26

Family

ID=44059724

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/070648 Ceased WO2011062252A1 (ja) 2009-11-19 2010-11-19 部品内蔵モジュールの製造方法および部品内蔵モジュール

Country Status (3)

Country Link
US (1) US20120218721A1 (ja)
JP (1) JP5354224B2 (ja)
WO (1) WO2011062252A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425122B2 (en) 2012-12-21 2016-08-23 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing the same
US9449944B2 (en) 2012-12-21 2016-09-20 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing same
US9595651B2 (en) 2012-12-21 2017-03-14 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing same
US9825209B2 (en) 2012-12-21 2017-11-21 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing the same
WO2018079046A1 (ja) * 2016-10-28 2018-05-03 株式会社村田製作所 電子部品装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102281458B1 (ko) * 2014-06-23 2021-07-27 삼성전기주식회사 소자 내장형 인쇄회로기판, 반도체 패키지 및 그 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0234986A (ja) * 1988-07-25 1990-02-05 Sony Chem Corp 透光表示部を有する配線回路基板の製造方法
JP2002246501A (ja) * 2001-02-16 2002-08-30 Ibiden Co Ltd 半導体素子を内蔵する多層プリント配線板及びその製造方法
JP2003204167A (ja) * 2001-10-26 2003-07-18 Matsushita Electric Works Ltd 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
JP2005026573A (ja) * 2003-07-04 2005-01-27 Murata Mfg Co Ltd 部品内蔵モジュールの製造方法
WO2007034629A1 (ja) * 2005-09-20 2007-03-29 Murata Manufacturing Co., Ltd. 部品内蔵モジュールの製造方法および部品内蔵モジュール
WO2009008217A1 (ja) * 2007-07-06 2009-01-15 Murata Manufacturing Co., Ltd. 層間接続導体用孔の形成方法、樹脂基板及び部品内蔵基板の製造方法、並びに樹脂基板及び部品内蔵基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4181778B2 (ja) * 2002-02-05 2008-11-19 ソニー株式会社 配線基板の製造方法
FI119583B (fi) * 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP5209938B2 (ja) * 2007-11-01 2013-06-12 上村工業株式会社 回路形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0234986A (ja) * 1988-07-25 1990-02-05 Sony Chem Corp 透光表示部を有する配線回路基板の製造方法
JP2002246501A (ja) * 2001-02-16 2002-08-30 Ibiden Co Ltd 半導体素子を内蔵する多層プリント配線板及びその製造方法
JP2003204167A (ja) * 2001-10-26 2003-07-18 Matsushita Electric Works Ltd 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
JP2005026573A (ja) * 2003-07-04 2005-01-27 Murata Mfg Co Ltd 部品内蔵モジュールの製造方法
WO2007034629A1 (ja) * 2005-09-20 2007-03-29 Murata Manufacturing Co., Ltd. 部品内蔵モジュールの製造方法および部品内蔵モジュール
WO2009008217A1 (ja) * 2007-07-06 2009-01-15 Murata Manufacturing Co., Ltd. 層間接続導体用孔の形成方法、樹脂基板及び部品内蔵基板の製造方法、並びに樹脂基板及び部品内蔵基板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425122B2 (en) 2012-12-21 2016-08-23 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing the same
US9449944B2 (en) 2012-12-21 2016-09-20 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing same
US9595651B2 (en) 2012-12-21 2017-03-14 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing same
US9825209B2 (en) 2012-12-21 2017-11-21 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing the same
WO2018079046A1 (ja) * 2016-10-28 2018-05-03 株式会社村田製作所 電子部品装置
CN109844935A (zh) * 2016-10-28 2019-06-04 株式会社村田制作所 电子部件装置
US10804196B2 (en) 2016-10-28 2020-10-13 Murata Manufacturing Co., Ltd. Electronic component device
CN109844935B (zh) * 2016-10-28 2023-01-06 株式会社村田制作所 电子部件装置

Also Published As

Publication number Publication date
JPWO2011062252A1 (ja) 2013-04-11
US20120218721A1 (en) 2012-08-30
JP5354224B2 (ja) 2013-11-27

Similar Documents

Publication Publication Date Title
JP4760930B2 (ja) Ｉｃ搭載基板、多層プリント配線板、及び製造方法
JP3961537B2 (ja) 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
JP5367331B2 (ja) 電子部品組込み型印刷回路基板及びその製造方法
JP5093353B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JP5354224B2 (ja) 部品内蔵モジュールの製造方法
JP5934154B2 (ja) 電子部品が実装された基板構造及びその製造方法
JP5106197B2 (ja) 半導体装置およびその製造方法
CN104247582B (zh) 印刷电路板及其制造方法
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2009135391A (ja) 電子装置およびその製造方法
JP2005026573A (ja) 部品内蔵モジュールの製造方法
JP7131740B2 (ja) プリント回路基板及びパッケージ
TW201701419A (zh) 封裝結構及其製法
JP2001274555A (ja) プリント配線基板、プリント配線用素板、半導体装置、プリント配線基板の製造方法、及び半導体装置の製造方法
JP4184396B2 (ja) 電子部品を内蔵した配線基板の製造方法
KR20120046602A (ko) 인쇄회로기판 및 그 제조방법
JP2009004813A (ja) 半導体搭載用配線基板
JP2004327743A (ja) 半田バンプ付き配線基板およびその製造方法
JP5108253B2 (ja) 部品実装モジュール
JP2007059588A (ja) 配線基板の製造方法および配線基板
JP2007096337A (ja) 半導体搭載用配線基板、半導体パッケージ、及びその製造方法
JP2012209356A (ja) 電子部品内蔵基板、複合モジュール、および電子部品内蔵基板の製造方法
JP2008135483A (ja) 電子部品内蔵基板およびその製造方法
JP4429280B2 (ja) 半導体搭載用配線基板の製造方法、及び半導体装置の製造方法
JP4429281B2 (ja) 半導体搭載用配線基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10831645

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011541958

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10831645

Country of ref document: EP

Kind code of ref document: A1