[go: up one dir, main page]

WO2010137167A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2010137167A1
WO2010137167A1 PCT/JP2009/059886 JP2009059886W WO2010137167A1 WO 2010137167 A1 WO2010137167 A1 WO 2010137167A1 JP 2009059886 W JP2009059886 W JP 2009059886W WO 2010137167 A1 WO2010137167 A1 WO 2010137167A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
body region
semiconductor device
insulated gate
high concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2009/059886
Other languages
English (en)
French (fr)
Inventor
浩佐 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to PCT/JP2009/059886 priority Critical patent/WO2010137167A1/ja
Publication of WO2010137167A1 publication Critical patent/WO2010137167A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/016—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Definitions

  • the present invention relates to a semiconductor device including a first insulated gate semiconductor element and a second insulated gate semiconductor element.
  • Patent Document 1 discloses a semiconductor device including a main element and a current detection element.
  • the main element and the current detection element are vertical field effect transistors (MOS-FETs).
  • the current detection element operates in the same manner as the main element.
  • the current flowing through the current detection element has a value corresponding to the current flowing through the main element. By detecting the current flowing through the current detection element, the current flowing through the main element can be detected.
  • a leakage current may flow between the main element and the current detection element.
  • the ratio of the current between the main element and the current detection element varies depending on the magnitude of the leakage current. Since manufacturing variation occurs in the magnitude of the leakage current, manufacturing variation also occurs in the current ratio between the main element and the current detection element. If the current ratio varies, the current flowing through the main element cannot be accurately detected. Therefore, it is necessary to electrically isolate the main element and the current detection element so that no leakage current occurs between the main element and the current detection element.
  • a high resistance region is formed between the main element and the current detection element.
  • Crystal defects in the high resistance region are formed by injecting helium into the semiconductor substrate. A leakage current between the main element and the current detection element is suppressed by the high resistance region.
  • the present specification can suppress a current flowing between the first insulated gate semiconductor element and the second insulated gate semiconductor element, and can be manufactured by a general manufacturing process, and manufactured with high manufacturing efficiency.
  • a semiconductor device Provided is a semiconductor device.
  • the semiconductor device provided in this specification includes a semiconductor substrate on which a first insulated gate semiconductor element and a second insulated gate semiconductor element are formed.
  • the first insulated gate semiconductor element has a first region, a first body region, a first degree lift region, a first electrode, and a first gate electrode.
  • the first region is a first conductivity type region facing the first surface of the semiconductor substrate.
  • the first body region is a region of the second conductivity type that faces the first surface of the semiconductor substrate and covers the first region.
  • the first drift region is a first conductivity type region separated from the first region by the first body region.
  • the first electrode is formed on the first surface of the semiconductor substrate and is electrically connected to the first region and the first body region.
  • the first gate electrode faces the first body region in a range separating the first region and the first drift region via an insulating film.
  • the second insulated gate semiconductor element has a second region, a second body region, a second drift region, a second electrode, and a second gate electrode.
  • the second region is a first conductivity type region facing the first surface of the semiconductor substrate.
  • the second body region is a region of the second conductivity type that faces the first surface of the semiconductor substrate and covers the second region.
  • the second drift region is a first conductivity type region separated from the second region by the second body region.
  • the second electrode is formed on the first surface of the semiconductor substrate and is electrically connected to the second region and the second body region.
  • the second gate electrode is opposed to the body region in a range separating the second region and the second drift region via an insulating film.
  • a high concentration region having a first conductivity type impurity concentration higher than that of the first drift region and the second drift region is formed in a region facing the first surface between the first body region and the second body region.
  • An insulated gate semiconductor element refers to a semiconductor element that includes a gate electrode facing a semiconductor layer with an insulating film interposed therebetween, and that is switched by controlling the potential of the gate electrode.
  • Insulated gate semiconductor elements include MOS-FETs, IGBTs, and the like.
  • the first conductivity type and the second conductivity type mean either n-type or p-type. That is, when the first conductivity type is n-type, the second conductivity type is p-type, and when the second conductivity type is p-type, the first conductivity type is n-type.
  • a high concentration region of the first conductivity type is formed between the first body region of the second conductivity type and the second body region of the second conductivity type.
  • the first conductivity type is n-type
  • a pnp structure is formed by the first body region, the high concentration region, and the second body region. Since the n-type impurity concentration in the high concentration region is high, the energy barrier of the pn junction included in the pnp structure is high. For this reason, the leakage current is suppressed from flowing between the first body region and the second body region.
  • an npn structure is formed by the first body region, the high concentration region, and the second body region.
  • the leakage current is suppressed from flowing between the first body region and the second body region.
  • the leakage current is suppressed from flowing between the first insulated gate semiconductor element and the second insulated gate semiconductor element.
  • the high concentration region can be formed by implanting n-type or p-type impurities. Therefore, the high concentration region can be formed by a general manufacturing process. Further, the concentration of the n-type or p-type impurity in the high concentration region can be accurately controlled. Therefore, it is not necessary to implant n-type or p-type impurities more than necessary. For this reason, this semiconductor device can be manufactured with high manufacturing efficiency.
  • the first drift region and the second drift region may be separated by a high concentration region.
  • the high concentration region may be formed not only in the vicinity of the first surface of the semiconductor substrate but also in a deeper position.
  • the high concentration region may be formed in a region adjacent to the lower side of the first body region and a region adjacent to the lower side of the second body region.
  • the high concentration region when the high concentration region is formed below the body region, carriers can be accumulated in the drift region.
  • the insulated gate semiconductor element can be operated with high efficiency.
  • Sectional drawing of the semiconductor device 10 of an Example Sectional drawing of the semiconductor device of a 1st modification. Sectional drawing of the semiconductor device of a 2nd modification. The figure which shows the cross section and upper surface of the semiconductor device of the 3rd modification in the state which removed the electrode and insulating film of the upper surface of a semiconductor substrate.
  • FIG. 1 is a schematic cross-sectional view of a semiconductor device 10 according to an embodiment.
  • the semiconductor device 10 includes a semiconductor substrate 12 mainly made of silicon.
  • a main element region 20 and a current detection element region 40 are formed in the semiconductor substrate 12.
  • a plurality of trenches are formed on the upper surface of the semiconductor substrate 12 in the main element region 20.
  • a gate insulating film 32 is formed on the wall surface of the trench.
  • a gate electrode 34 is formed in the trench.
  • a cap insulating film 36 is formed on the gate electrode 34.
  • An n-type emitter region 22 and a p-type body contact region 24a are selectively formed in a region of the main element region 20 facing the upper surface of the semiconductor substrate 12.
  • the emitter region 22 is formed in contact with the gate insulating film 32.
  • the body contact region 24 a is in contact with the emitter region 22.
  • a low concentration body region 24b is formed below the emitter region 22 and the body contact region 24a.
  • the p-type impurity concentration in the low-concentration body region 24b is lower than the p-type impurity concentration in the body contact region 24a.
  • the low concentration body region 24b is in contact with the emitter region 22 and the body contact region 24a.
  • the low-concentration body region 24 b is in contact with the gate insulating film 32 below the emitter region 22.
  • An end body region 24c is formed at the end of the main element region 20 on the current detection element region 40 side.
  • the p-type impurity concentration of the end body region 24c is substantially equal to the p-type impurity concentration of the low-concentration body region 24b.
  • the end body region 24 c is formed so as to surround the main element region 20.
  • the end body region 24 c is a p-type region for suppressing electric field concentration in the main element region 20.
  • the end body region 24c is formed from the upper surface of the semiconductor substrate 12 to a position deeper than the lower end of the low concentration body region 24b.
  • the end body region 24c is in contact with the low concentration body region 24b.
  • a body region 24 that covers the emitter region 22 is formed by the body contact region 24a, the low-concentration body region 24b, and the end body region 24c.
  • An n-type drift layer 26 is formed below the body region 24.
  • the drift layer 26 is separated from the emitter region 22 by the body region 24.
  • a p-type collector layer 28 is formed in a region below the drift layer 26 and facing the lower surface of the semiconductor substrate 12.
  • the collector layer 28 is separated from the body region 24 by the drift layer 26.
  • a large number of IGBTs are formed in the main element region 20 by the emitter region 22, the body region 24, the drift layer 26, the collector layer 28, and the gate electrode 34.
  • the IGBT formed in the main element region 20 is referred to as an IGBT 21.
  • the current detection element region 40 includes an emitter region 42, a body contact region 44a, a low concentration body region 44b, an end body region 44c, a drift layer 46, a collector layer 48, a gate electrode 54, a gate.
  • An insulating film 52 and a cap insulating film 56 are formed.
  • the drift layer 46 is a layer that is continuous with the drift layer 26 in the main element region 20.
  • the collector layer 48 is a layer that is continuous with the collector layer 28 in the main element region 20.
  • a large number of IGBTs are formed in the current detection element region 40 by the emitter region 42, the body region 44, the drift layer 46, the collector layer 48, and the gate electrode 54.
  • the IGBT formed in the current detection element region 40 is referred to as an IGBT 41.
  • a collector electrode 60 is formed on the entire lower surface of the semiconductor substrate 12.
  • the collector electrode 60 is in ohmic contact with the collector layers 28 and 48.
  • An emitter electrode 66 is formed on the upper surface of the semiconductor substrate 12 in the main element region 20.
  • the emitter electrode 66 is formed so as to cover the cap insulating film 36 and is insulated from the gate electrode 34.
  • the emitter electrode 66 is in ohmic contact with the emitter region 22 and the body contact region 24a of the main element region 20.
  • An emitter electrode 68 is formed on the upper surface of the semiconductor substrate 12 in the current detection element region 40.
  • the emitter electrode 68 is separated from the emitter electrode 66 in the main element region 20.
  • the emitter electrode 68 is formed so as to cover the cap insulating film 56 and is insulated from the gate electrode 54.
  • the emitter electrode 68 is in ohmic contact with the emitter region 42 and the body contact region 44a of the current detection element region 40.
  • a high concentration region 58 is formed between the body region 24 of the main element region 20 and the body region 44 of the current detection element region 40.
  • the high concentration region 58 is formed in a range facing the upper surface of the semiconductor substrate 12.
  • the high concentration region 58 has one end in contact with the body region 24 of the main element region 20 and the other end in contact with the body region 44 of the current detection element region 40.
  • the high concentration region 58 is an n-type region.
  • the n-type impurity concentration of the high concentration region 58 is higher than that of the drift layers 26 and 46.
  • the high concentration region 58 extends along the depth direction (direction perpendicular to the paper surface) of FIG. 1, and the body region 24 and the body region 44 are separated by the high concentration region 58.
  • the collector electrode 60 is connected to the power supply potential VDD, and the emitter electrodes 66 and 68 are connected to the ground potential GND.
  • the emitter electrode 66 in the main element region 20 is directly connected to the ground potential GND.
  • the emitter electrode 68 of the current detection element region 40 is connected to the ground potential GND through the resistor Rs.
  • the potentials of the gate electrodes 34 and 54 are controlled, so that the IGBT 21 and the IGBT 41 are switched. Note that the potential of the gate electrode 54 is controlled similarly to the gate electrode 34.
  • the IGBTs 21 and 41 are off.
  • the IGBTs 21 and 41 are turned on.
  • a channel is formed in the low concentration body region 24 b in the range in contact with the gate insulating film 32.
  • electrons flow from the emitter electrode 66 to the collector electrode 60 through the emitter region 22, the channel of the low-concentration body region 24 b, the drift layer 26, and the collector layer 28.
  • holes flow from the collector electrode 60 through the collector layer 28 into the drift layer 26. Then, the conductivity modulation phenomenon occurs in the drift layer 26, and the loss in the drift layer 26 is suppressed.
  • the holes flow from the drift layer 26 to the emitter electrode 66 through the low-concentration body region 24b and the body contact region 24a.
  • a channel is formed in the low-concentration body region 44b in the range in contact with the gate insulating film 52.
  • electrons flow from the emitter electrode 68 to the collector electrode 60 through the emitter region 42, the channel of the low-concentration body region 44 b, the drift layer 46, and the collector layer 48.
  • holes flow from the collector electrode 60 to the drift layer 46 through the collector layer 48. Then, the conductivity modulation phenomenon occurs in the drift layer 46, and the loss in the drift layer 46 is suppressed.
  • the holes flow from the drift layer 46 to the emitter electrode 68 through the low concentration body region 44b and the body contact region 44a.
  • the IGBTs 21 and 41 are turned on. Therefore, a current flows from the terminal of the power supply potential VDD toward the terminal of the ground potential GND. The current flowing through the IGBT 41 passes through the resistor Rs. For this reason, a potential difference corresponding to the current flowing through the IGBT 41 is generated at both ends of the resistor Rs. The current flowing through the IGBT 41 can be detected by detecting the potential difference between both ends of the resistor Rs. When the current flowing through the IGBT 41 is detected, the current flowing through the IGBT 21 can be detected from the current ratio between the IGBT 41 and the IGBT 21. By detecting the current flowing through the IGBT 21, the IGBT 21 can be turned off instantaneously when an overcurrent flows through the IGBT 21. As a result, damage to the device can be prevented.
  • the area of the current detection element region 40 is much smaller than the area of the main element region 20. Therefore, the current flowing through the IGBT 41 is much smaller than the current flowing through the IGBT 21.
  • the electric resistance of the resistor Rs is set to a small value. Therefore, the loss caused by the resistor Rs is extremely small. As described above, by providing the IGBT 41 for current detection, the current of the IGBT 21 can be detected without causing high loss. Note that since the current flowing through the resistor Rs is small and the electric resistance of the resistor Rs is small, the potential difference generated at both ends of the resistor Rs is a very small potential difference.
  • a potential difference is generated between both ends of the resistor Rs.
  • This potential difference is very small, but affects the operation of the semiconductor device 10. That is, when a potential difference occurs between both ends of the resistor Rs, the potential of the emitter electrode 68 becomes higher than the potential of the emitter electrode 66. For this reason, the potential of the body region 44 becomes higher than the potential of the body region 24. Then, due to the potential difference between the body region 44 and the body region 24, an electric field from the body region 44 toward the body region 24 is generated in the region between the body region 44 and the body region 24, as indicated by an arrow 80 in FIG. . When a leakage current flows due to this electric field, the current detection accuracy of the IGBT 21 decreases.
  • a high concentration region 58 is formed between the body region 44 and the body region 24. That is, a pnp structure is formed by the body region 44, the high concentration region 58, and the body region 24. Since the n-type impurity concentration in the high concentration region 58 is high, the energy barrier of the pn junction in this pnp structure is very high. For this reason, even if the electric field shown by the arrow 80 arises, a leakage current is suppressed by the energy barrier of the pn junction between the high concentration area
  • the semiconductor device 10 when the semiconductor device 10 is mass-produced, there is almost no manufacturing variation in the ratio between the current of the IGBT 21 and the current of the IGBT 41. According to the semiconductor device 10, the current of the IGBT 21 can be accurately detected by detecting the current of the IGBT 41.
  • the above-described high concentration region 58 can be formed by implanting n-type impurity ions and thermally diffusing the implanted n-type impurities. That is, it can be formed by a technique used in a general semiconductor manufacturing process.
  • the n-type impurity concentration in the high concentration region 58 can be accurately controlled, it is not necessary to implant more n-type impurities than necessary.
  • the high concentration region 58 can be formed simultaneously with the emitter regions 22 and 42. For this reason, the semiconductor device 10 can be manufactured without increasing the number of manufacturing steps as compared with the conventional semiconductor device. Therefore, the semiconductor device 10 can be manufactured efficiently.
  • the semiconductor device 10 since the leakage current is suppressed by the high concentration region 58, the separation region between the main element region 20 and the current detection element region 40 (that is, the region between the body region 24 and the body region 44). Can be narrowed. Therefore, the semiconductor device 10 can be reduced in size as compared with the conventional semiconductor device.
  • the semiconductor device 10 can be made smaller than the semiconductor device of Patent Document 1 as will be described below.
  • a high resistance region is formed by injecting helium. Since helium ions penetrate the photoresist, the helium implantation range cannot be controlled using the photoresist.
  • the helium implantation range is controlled using a metal mask. The error in alignment between the metal mask and the semiconductor substrate is large, and an error of about 100 ⁇ m may occur. For this reason, the formation range of the high resistance region cannot be accurately controlled. Therefore, it is necessary to provide a wide separation region so that the position of the high resistance region is not affected even if a positional shift occurs. Since the separation region is wide, the semiconductor device of Patent Document 1 is large.
  • the high concentration region 58 is formed by implanting an n-type impurity.
  • the implantation range of the n-type impurity can be controlled by forming a photoresist on the semiconductor substrate. If a photoresist is used, the n-type impurity implantation range can be accurately controlled. For this reason, the formation range of the high concentration region 58 can be accurately controlled. Therefore, the separation region between the main element region 20 and the current detection element region 40 can be narrowed. Since the separation region can be narrowed, the semiconductor device 10 can be downsized.
  • the depth of the high concentration region 58 can be adjusted as appropriate.
  • the depth of the high concentration region 58 may be shallower or deeper than the example shown in FIG.
  • the high concentration region 58 may be formed to a depth reaching the collector layers 28 and 48, and the drift layer 26 may be separated from the drift layer 46.
  • the leakage current between the main element region 20 and the current detection element region 40 can be further suppressed.
  • a high concentration region 58 a is formed between the body region 24 and the body region 44, and a high concentration region 58 b adjacent to the lower side of the body region 24 and a lower portion of the body region 44 are formed.
  • a high concentration region 58c adjacent to the side may be formed.
  • the positions of the lower ends of the high concentration regions 58a, 58b, and 58c are substantially equal.
  • the high concentration region 58b suppresses the holes in the drift layer 26 from moving to the low concentration body region 24b. For this reason, more holes are accumulated in the drift layer 26 and the electric resistance of the drift layer 26 becomes smaller. Therefore, the loss generated in the IGBT 21 is reduced.
  • the high concentration region 58c functions in the same manner, and the loss generated in the IGBT 41 is reduced. Further, at the time of manufacturing the semiconductor device of FIG. 3, the high concentration regions 58a, 58b and 58c can be formed simultaneously. For this reason, this semiconductor device can be manufactured with high manufacturing efficiency.
  • the high concentration region 58 is formed over the entire region between the body region 24 and the body region 44.
  • the high concentration region 58 may be partially formed between the body region 24 and the body region 44.
  • a region where the high concentration region 58 is not formed among the regions between the body region 24 and the body region 44 is a drift region. Also in the semiconductor device of FIG. 4, leakage current can be suppressed.
  • the semiconductor device in which the IGBT 21 and the IGBT 41 are formed has been described.
  • the insulated gate semiconductor element included in the semiconductor device may be a MOS-FET.
  • the semiconductor device in which the insulated gate semiconductor element is a MOS-FET has a configuration in which the collector layers 28 and 48 are removed from the configuration in FIGS. 1 to 4 and the electrode 60 is in ohmic contact with the drift layers 26 and 46. be able to. Even when the insulated gate semiconductor device is a MOS-FET, the high concentration region 58 can suppress the leakage current between the main element region 20 and the current detection element region 40.

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

　本明細書は、第１の絶縁ゲート型半導体素子と第２の絶縁ゲート型半導体素子の間に流れる電流を抑制できるとともに、一般的な製造工程で製造可能であり、高い製造効率で製造することができる半導体装置を提供する。　第１の絶縁ゲート型半導体素子と、第２の絶縁ゲート型半導体素子が形成されている半導体基板を備えた半導体装置。第１の絶縁ゲート型半導体素子のボディ領域と第２の絶縁ゲート型半導体素子のボディ領域の間の半導体基板の第１表面に臨む領域に、高濃度領域が形成されている。高濃度領域は、第１の絶縁ゲート型半導体素子のドリフト領域及び第２の絶縁ゲート型半導体素子のドリフト領域より第１導電型不純物濃度が高い。

Description

半導体装置
　本発明は、第１の絶縁ゲート型半導体素子と第２の絶縁ゲート型半導体素子を備える半導体装置に関する。
　特許文献１には、メイン素子と電流検出素子を備えた半導体装置が開示されている。メイン素子及び電流検出素子は、縦型の電界効果トランジスタ（ＭＯＳ－ＦＥＴ）である。電流検出素子は、メイン素子と同様に動作する。電流検出素子に流れる電流は、メイン素子に流れる電流に対応した値となる。電流検出素子に流れる電流を検出することで、メイン素子に流れる電流を検出することができる。
　メイン素子と電流検出素子を有する半導体装置においては、メイン素子と電流検出素子の間に漏れ電流が流れる場合がある。メイン素子と電流検出素子との電流の比率は、漏れ電流の大きさによって変化する。漏れ電流の大きさには製造ばらつきが生じるので、メイン素子と電流検出素子との電流の比率にも製造ばらつきが生じる。電流の比率にばらつきが生じると、メイン素子に流れる電流を正確に検出することはできない。したがって、メイン素子と電流検出素子の間で漏れ電流が生じないように、メイン素子と電流検出素子を電気的に分離する必要がある。特許文献１の半導体装置では、メイン素子と電流検出素子の間に高抵抗領域が形成されている。高抵抗領域には多量の結晶欠陥が存在しているので、高抵抗領域の電気抵抗は高い。高抵抗領域の結晶欠陥は、半導体基板にヘリウムを注入することによって形成されている。高抵抗領域によって、メイン素子と電流検出素子の間の漏れ電流が抑制されている。
日本国特許公開公報Ｈ１０－２６１７０４号
　特許文献１の半導体装置を製造するためには、ヘリウムを注入する必要がある。ヘリウムの注入は、一般的な半導体の製造工程で用いられる技術ではない。このため、特許文献１の半導体装置は、一般的な製造工程で製造することはできない。特許文献１の半導体装置を製造するためには、専用にヘリウムイオン照射装置を準備する必要があり、製造コストが高くなる。
　また、ヘリウムの注入により結晶欠陥を形成する場合に、形成する結晶欠陥の量を正確に制御することは極めて困難である。このため、必要以上にヘリウムイオンを注入し、高抵抗領域の電気抵抗を必要以上に上昇させなければならない。このため、半導体装置の製造効率が低下する。
　本明細書は、第１の絶縁ゲート型半導体素子と第２の絶縁ゲート型半導体素子の間に流れる電流を抑制できるとともに、一般的な製造工程で製造可能であり、高い製造効率で製造することができる半導体装置を提供する。
　本明細書が提供する半導体装置は、第１の絶縁ゲート型半導体素子と、第２の絶縁ゲート型半導体素子が形成されている半導体基板を備えている。第１の絶縁ゲート型半導体素子は、第１領域と、第１ボディ領域と、第１度リフト領域と、第１電極と、第１ゲート電極を有している。第１領域は、半導体基板の第１表面に臨んでいる第１導電型の領域である。第１ボディ領域は、半導体基板の第１表面に臨んでおり、第１領域を覆っている第２導電型の領域である。第１ドリフト領域は、第１ボディ領域によって第１領域から分離されている第１導電型の領域である。第１電極は、半導体基板の第１表面に形成されており、第１領域、及び、第１ボディ領域と導通している。第１ゲート電極は、第１領域と第１ドリフト領域を分離している範囲の第１ボディ領域に絶縁膜を介して対向している。第２絶縁ゲート型半導体素子は、第２領域と、第２ボディ領域と、第２ドリフト領域と、第２電極と、第２ゲート電極を有している。第２領域は、半導体基板の第１表面に臨んでいる第１導電型の領域である。第２ボディ領域は、半導体基板の第１表面に臨んでおり、第２領域を覆っている第２導電型の領域である。第２ドリフト領域は、第２ボディ領域によって第２領域から分離されている第１導電型の領域である。第２電極は、半導体基板の第１表面に形成されており、第２領域、及び、第２ボディ領域と導通している。第２ゲート電極は、第２領域と第２ドリフト領域を分離している範囲のボディ領域に絶縁膜を介して対向している。第１ボディ領域と第２ボディ領域の間の第１表面に臨む領域に、第１ドリフト領域及び第２ドリフト領域より第１導電型不純物濃度が高い高濃度領域が形成されている。
　絶縁ゲート型半導体素子とは、絶縁膜を介して半導体層に対向するゲート電極を備えており、ゲート電極の電位が制御されることによりスイッチングする半導体素子をいう。絶縁ゲート型半導体素子には、ＭＯＳ－ＦＥＴ、及び、ＩＧＢＴ等が含まれる。
　第１導電型、及び、第２導電型とは、ｎ型またはｐ型のいずれかを意味する。すなわち、第１導電型がｎ型である場合には第２導電型がｐ型であり、第２導電型がｐ型である場合には第１導電型がｎ型である。
　この半導体装置では、第２導電型の第１ボディ領域と第２導電型の第２ボディ領域の間に第１導電型の高濃度領域が形成されている。第１導電型がｎ型である場合には、第１ボディ領域と高濃度領域と第２ボディ領域によって、ｐｎｐ構造が形成される。高濃度領域のｎ型不純物濃度が高いので、ｐｎｐ構造に含まれるｐｎ接合のエネルギー障壁は高い。このため、第１ボディ領域と第２ボディ領域の間に漏れ電流が流れることが抑制される。第１導電型がｐ型である場合には、第１ボディ領域と高濃度領域と第２ボディ領域によって、ｎｐｎ構造が形成される。高濃度領域のｐ型不純物濃度が高いので、ｎｐｎ構造に含まれるｐｎ接合のエネルギー障壁は高い。この場合にも、第１ボディ領域と第２ボディ領域の間に漏れ電流が流れることが抑制される。このように、この半導体装置によれば、第１の絶縁ゲート型半導体素子と第２の絶縁ゲート型半導体素子の間に漏れ電流が流れることが抑制される。
　また、高濃度領域は、ｎ型またはｐ型の不純物を注入することで形成することができる。このため、高濃度領域は一般的な製造工程で形成することができる。また、高濃度領域のｎ型またはｐ型不純物の濃度は正確に制御することができる。したがって、必要以上にｎ型またはｐ型不純物を注入する必要がない。このため、この半導体装置は、高い製造効率で製造することができる。
　上述した半導体装置においては、高濃度領域によって、第１ドリフト領域と第２ドリフト領域が分離されていてもよい。このように、高濃度領域は、半導体基板の第１表面近傍だけでなく、より深い位置まで形成されていてもよい。
　上述した半導体装置においては、高濃度領域が、第１ボディ領域の下側に隣接する領域、及び、第２ボディ領域の下側に隣接する領域にも形成されていてもよい。このように、ボディ領域の下側に高濃度領域が形成されていると、ドリフト領域にキャリアを蓄積することができる。これによって、絶縁ゲート型半導体素子を高効率で動作させることができる。
実施例の半導体装置１０の断面図。 第１変形例の半導体装置の断面図。 第２変形例の半導体装置の断面図。 半導体基板の上面の電極と絶縁膜を除去した状態における第３変形例の半導体装置の断面と上面を示す図。
　実施例の半導体装置について、図面を参照して説明する。図１は、実施例の半導体装置１０の概略断面図を示している。図１に示すように、半導体装置１０は、主にシリコンからなる半導体基板１２を備えている。半導体基板１２には、メイン素子領域２０と電流検出素子領域４０が形成されている。
　メイン素子領域２０の半導体基板１２の上面には、複数のトレンチが形成されている。トレンチの壁面には、ゲート絶縁膜３２が形成されている。トレンチ内には、ゲート電極３４が形成されている。ゲート電極３４の上部にはキャップ絶縁膜３６が形成されている。メイン素子領域２０の半導体基板１２の上面に臨む領域には、ｎ型のエミッタ領域２２と、ｐ型のボディコンタクト領域２４ａが選択的に形成されている。エミッタ領域２２は、ゲート絶縁膜３２と接するように形成されている。ボディコンタクト領域２４ａは、エミッタ領域２２に接するようにされている。エミッタ領域２２とボディコンタクト領域２４ａの下側には、低濃度ボディ領域２４ｂが形成されている。低濃度ボディ領域２４ｂ中のｐ型不純物濃度は、ボディコンタクト領域２４ａ中のｐ型不純物濃度より低い。低濃度ボディ領域２４ｂは、エミッタ領域２２及びボディコンタクト領域２４ａに接している。また、低濃度ボディ領域２４ｂは、エミッタ領域２２の下側でゲート絶縁膜３２に接している。メイン素子領域２０の電流検出素子領域４０側の端部には、端部ボディ領域２４ｃが形成されている。端部ボディ領域２４ｃのｐ型不純物濃度は、低濃度ボディ領域２４ｂのｐ型不純物濃度と略等しい。図示していないが、端部ボディ領域２４ｃは、メイン素子領域２０を取り囲むように形成されている。端部ボディ領域２４ｃは、メイン素子領域２０における電界集中を抑制するためのｐ型領域である。端部ボディ領域２４ｃは、半導体基板１２の上面から低濃度ボディ領域２４ｂの下端より深い位置まで形成されている。端部ボディ領域２４ｃは、低濃度ボディ領域２４ｂに接している。ボディコンタクト領域２４ａ、低濃度ボディ領域２４ｂ、及び、端部ボディ領域２４ｃによって、エミッタ領域２２を覆うボディ領域２４が形成されている。ボディ領域２４の下側には、ｎ型のドリフト層２６が形成されている。ドリフト層２６は、ボディ領域２４によってエミッタ領域２２から分離されている。ドリフト層２６の下側の、半導体基板１２の下面に臨む領域には、ｐ型のコレクタ層２８が形成されている。コレクタ層２８は、ドリフト層２６によってボディ領域２４から分離されている。メイン素子領域２０には、エミッタ領域２２、ボディ領域２４、ドリフト層２６、コレクタ層２８、及び、ゲート電極３４によって、多数のＩＧＢＴが形成されている。以下では、メイン素子領域２０に形成されているＩＧＢＴをＩＧＢＴ２１という。
　電流検出素子領域４０には、メイン素子領域２０と同様に、エミッタ領域４２、ボディコンタクト領域４４ａ、低濃度ボディ領域４４ｂ、端部ボディ領域４４ｃ、ドリフト層４６、コレクタ層４８、ゲート電極５４、ゲート絶縁膜５２、及び、キャップ絶縁膜５６が形成されている。ドリフト層４６は、メイン素子領域２０のドリフト層２６と連続する層である。コレクタ層４８は、メイン素子領域２０のコレクタ層２８と連続する層である。電流検出素子領域４０には、エミッタ領域４２、ボディ領域４４、ドリフト層４６、コレクタ層４８、及び、ゲート電極５４によって、多数のＩＧＢＴが形成されている。以下では、電流検出素子領域４０に形成されているＩＧＢＴをＩＧＢＴ４１という。
　半導体基板１２の下面には、全面に亘ってコレクタ電極６０が形成されている。コレクタ電極６０は、コレクタ層２８、４８とオーミック接触している。
　メイン素子領域２０の半導体基板１２の上面には、エミッタ電極６６が形成されている。エミッタ電極６６は、キャップ絶縁膜３６を覆うように形成されており、ゲート電極３４から絶縁されている。エミッタ電極６６は、メイン素子領域２０のエミッタ領域２２及びボディコンタクト領域２４ａとオーミック接触している。
　電流検出素子領域４０の半導体基板１２の上面には、エミッタ電極６８が形成されている。エミッタ電極６８は、メイン素子領域２０のエミッタ電極６６から分離されている。エミッタ電極６８は、キャップ絶縁膜５６を覆うように形成されており、ゲート電極５４から絶縁されている。エミッタ電極６８は、電流検出素子領域４０のエミッタ領域４２及びボディコンタクト領域４４ａとオーミック接触している。
　メイン素子領域２０のボディ領域２４と電流検出素子領域４０のボディ領域４４の間には、高濃度領域５８が形成されている。高濃度領域５８は、半導体基板１２の上面に臨む範囲に形成されている。高濃度領域５８は、一方の端部がメイン素子領域２０のボディ領域２４に接しており、他方の端部が電流検出素子領域４０のボディ領域４４に接している。高濃度領域５８は、ｎ型領域である。高濃度領域５８のｎ型不純物濃度は、ドリフト層２６、４６よりも高い。高濃度領域５８は、図１の奥行き方向（紙面に対して垂直な方向）に沿って伸びており、高濃度領域５８によってボディ領域２４とボディ領域４４が分離されている。
　図１に示すように、半導体装置１０の使用時には、コレクタ電極６０が電源電位ＶＤＤに接続され、エミッタ電極６６、６８がグランド電位ＧＮＤに接続される。メイン素子領域２０のエミッタ電極６６は、グランド電位ＧＮＤに直接接続される。一方、電流検出素子領域４０のエミッタ電極６８は、抵抗Ｒｓを介してグランド電位ＧＮＤに接続される。この状態において、ゲート電極３４、５４の電位が制御されることで、ＩＧＢＴ２１とＩＧＢＴ４１がスイッチングする。なお、ゲート電極５４の電位は、ゲート電極３４と同様に制御される。
　ゲート電極３４、５４の電位が閾値電位以下である場合には、ＩＧＢＴ２１、４１はオフしている。ゲート電極３４、５４の電位が閾値電位以上に制御されると、ＩＧＢＴ２１、４１がオンする。
　すなわち、ＩＧＢＴ２１では、ゲート絶縁膜３２に接している範囲の低濃度ボディ領域２４ｂにチャネルが形成される。これによって、電子が、エミッタ電極６６から、エミッタ領域２２、低濃度ボディ領域２４ｂのチャネル、ドリフト層２６、コレクタ層２８を通って、コレクタ電極６０へ流れる。それとともに、ホールが、コレクタ電極６０から、コレクタ層２８を通って、ドリフト層２６に流入する。すると、ドリフト層２６で伝導度変調現象が起こり、ドリフト層２６での損失が抑制される。ホールは、ドリフト層２６から、低濃度ボディ領域２４ｂ、ボディコンタクト領域２４ａを通って、エミッタ電極６６へ流れる。
　また、ＩＧＢＴ４１では、ゲート絶縁膜５２に接している範囲の低濃度ボディ領域４４ｂにチャネルが形成される。これによって、電子が、エミッタ電極６８から、エミッタ領域４２、低濃度ボディ領域４４ｂのチャネル、ドリフト層４６、コレクタ層４８を通って、コレクタ電極６０へ流れる。それとともに、ホールが、コレクタ電極６０から、コレクタ層４８を通って、ドリフト層４６に流入する。すると、ドリフト層４６で伝導度変調現象が起こり、ドリフト層４６での損失が抑制される。ホールは、ドリフト層４６から、低濃度ボディ領域４４ｂ、ボディコンタクト領域４４ａを通って、エミッタ電極６８へ流れる。
　このように、ゲート電極３４、５４の電位が閾値電位以上に制御されると、ＩＧＢＴ２１、４１がオンする。したがって、電源電位ＶＤＤの端子からグランド電位ＧＮＤの端子に向かって電流が流れる。ＩＧＢＴ４１を流れる電流は、抵抗Ｒｓを通過する。このため、抵抗Ｒｓの両端には、ＩＧＢＴ４１を流れる電流に応じた電位差が生じる。抵抗Ｒｓの両端の電位差を検出することで、ＩＧＢＴ４１を流れる電流を検出することができる。ＩＧＢＴ４１を流れる電流を検出すると、ＩＧＢＴ４１とＩＧＢＴ２１の電流比率から、ＩＧＢＴ２１を流れる電流を検出することができる。ＩＧＢＴ２１に流れる電流を検出することで、ＩＧＢＴ２１に過電流が流れたときに、瞬時にＩＧＢＴ２１をオフさせることができる。これによって、機器の破損を防止することができる。
　なお、電流検出素子領域４０の面積は、メイン素子領域２０の面積より遥かに小さい。したがって、ＩＧＢＴ４１を流れる電流は、ＩＧＢＴ２１を流れる電流より遥かに小さい。また、抵抗Ｒｓの電気抵抗は、小さい値に設定されている。したがって、抵抗Ｒｓで生じる損失は極めて小さい。このように、電流検出用のＩＧＢＴ４１を設けることで、高い損失を生じさせることなく、ＩＧＢＴ２１の電流を検出することができる。なお、抵抗Ｒｓを流れる電流が小さく、抵抗Ｒｓの電気抵抗が小さいので、抵抗Ｒｓの両端に生じる電位差は非常に小さい電位差である。
　上述したように、抵抗Ｒｓの両端には、電位差が生じる。この電位差は、非常に小さいが、半導体装置１０の動作に影響を与える。すなわち、抵抗Ｒｓの両端に電位差が生じると、エミッタ電極６８の電位がエミッタ電極６６の電位よりも高くなる。このため、ボディ領域４４の電位が、ボディ領域２４の電位より高くなる。すると、ボディ領域４４とボディ領域２４の間の電位差によって、図１の矢印８０に示すように、ボディ領域４４とボディ領域２４の間の領域に、ボディ領域４４からボディ領域２４に向かう電界が生じる。この電界によって漏れ電流が流れると、ＩＧＢＴ２１の電流の検出精度が低下する。本実施例の半導体装置１０では、ボディ領域４４とボディ領域２４の間に、高濃度領域５８が形成されている。すなわち、ボディ領域４４と高濃度領域５８とボディ領域２４によって、ｐｎｐ構造が形成されている。高濃度領域５８中のｎ型不純物濃度が高いので、このｐｎｐ構造中のｐｎ接合のエネルギー障壁は非常に高い。このため、矢印８０に示す電界が生じても、高濃度領域５８とボディ領域２４との間のｐｎ接合のエネルギー障壁によって、漏れ電流が抑制される。したがって、半導体装置１０を量産したときに、ＩＧＢＴ２１の電流とＩＧＢＴ４１の電流との間の比率に製造ばらつきがほとんど生じない。半導体装置１０によれば、ＩＧＢＴ４１の電流を検出することで、ＩＧＢＴ２１の電流を正確に検出することができる。
　また、上述した高濃度領域５８は、ｎ型不純物イオンを注入し、注入したｎ型不純物を熱拡散させることで形成することができる。すなわち、一般的な半導体の製造工程で用いられる技術で形成することができる。また、高濃度領域５８のｎ型不純物濃度は正確に制御できるので、必要以上にｎ型不純物を注入する必要がない。さらに、高濃度領域５８は、エミッタ領域２２、４２と同時に形成することができる。このため、半導体装置１０は、従来の半導体装置に比べて製造工程を増やすことなく製造することができる。したがって、半導体装置１０は、効率よく製造することができる。
　また、半導体装置１０では、高濃度領域５８によって漏れ電流が抑制されるので、メイン素子領域２０と電流検出素子領域４０の間の分離領域（すなわち、ボディ領域２４とボディ領域４４の間の領域）を狭くすることができる。したがって、半導体装置１０は、従来の半導体装置に比べて小型化することができる。
　また、半導体装置１０は、以下に説明するように、特許文献１の半導体装置より小型化することができる。特許文献１に記載の半導体装置では、ヘリウムの注入により高抵抗領域が形成される。ヘリウムイオンはフォトレジストを貫通するので、ヘリウムの注入範囲はフォトレジストを用いて制御することはできない。ヘリウムの注入範囲は、メタルマスクを用いて制御される。メタルマスクと半導体基板との位置合わせにおける誤差は大きく、約１００μｍの誤差が生じる場合がある。このため、高抵抗領域の形成範囲を正確に制御することができない。したがって、高抵抗領域の形成範囲に位置ずれが生じても半導体装置の特性に影響を与えないように、分離領域の幅を広く設ける必要がある。分離領域が広いので、特許文献１の半導体装置は大型となる。一方、高濃度領域５８は、ｎ型不純物を注入することにより形成する。ｎ型不純物の注入範囲は、半導体基板上にフォトレジストを形成することで制御できる。フォトレジストを用いれば、ｎ型不純物の注入範囲を正確に制御することができる。このため、高濃度領域５８の形成範囲を正確に制御できる。したがって、メイン素子領域２０と電流検出素子領域４０の間の分離領域を狭くすることができる。分離領域を狭くできるので、半導体装置１０を小型化できる。
　なお、高濃度領域５８の深さは適宜調整することができる。高濃度領域５８の深さは、図１に示す例よりも浅くてもよいし、深くてもよい。例えば、図２に示すように、高濃度領域５８がコレクタ層２８、４８に達する深さまで形成されており、ドリフト層２６がドリフト層４６から分離されていてもよい。このように、高濃度領域５８をより深い位置まで形成することで、メイン素子領域２０と電流検出素子領域４０の間の漏れ電流をより抑制することができる。また、図３に示すように、ボディ領域２４とボディ領域４４の間に高濃度領域５８ａが形成されているとともに、ボディ領域２４の下側に隣接する高濃度領域５８ｂと、ボディ領域４４の下側に隣接する高濃度領域５８ｃが形成されていてもよい。高濃度領域５８ａ、５８ｂ、５８ｃの下端の位置は略等しい。図３の実施例では、ＩＧＢＴ２１、４１のオン時に、高濃度領域５８ｂ、５８ｃの作用によって、ドリフト層２６、４６中にホールが蓄積される。すなわち、ＩＧＢＴ２１では、高濃度領域５８ｂによって、ドリフト層２６中のホールが低濃度ボディ領域２４ｂに移動することが抑制される。このため、ドリフト層２６中により多くのホールが蓄積され、ドリフト層２６の電気抵抗がより小さくなる。したがって、ＩＧＢＴ２１で生じる損失が小さくなる。ＩＧＢＴ４１でも高濃度領域５８ｃが同様に機能して、ＩＧＢＴ４１で生じる損失が小さくなる。また、図３の半導体装置の製造時には、高濃度領域５８ａ、５８ｂ、５８ｃを同時に形成することができる。このため、この半導体装置は高い製造効率で製造することができる。
　また、上述した実施例では、高濃度領域５８が、ボディ領域２４とボディ領域４４の間の全域に亘って形成されていた。しかしながら、図４に示すように、高濃度領域５８が、ボディ領域２４とボディ領域４４の間に部分的に形成されていてもよい。図４では、ボディ領域２４とボディ領域４４の間の領域のうち高濃度領域５８が形成されていない領域は、ドリフト領域となっている。図４の半導体装置でも、漏れ電流を抑制することができる。
　また、上述した実施例では、ＩＧＢＴ２１とＩＧＢＴ４１が形成されている半導体装置について説明した。しかしながら、半導体装置が有する絶縁ゲート型半導体素子は、ＭＯＳ－ＦＥＴであってもよい。絶縁ゲート型半導体素子がＭＯＳ－ＦＥＴである場合の半導体装置は、図１～図４の構成からコレクタ層２８、４８を除去し、電極６０をドリフト層２６、４６にオーミック接触させた構成とすることができる。絶縁ゲート型半導体装置がＭＯＳ－ＦＥＴである場合にも、高濃度領域５８によって、メイン素子領域２０と電流検出素子領域４０の間の漏れ電流を抑制することができる。
　本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時の請求項に記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
 

Claims (3)

  1. 　第１の絶縁ゲート型半導体素子と、第２の絶縁ゲート型半導体素子が形成されている半導体基板を備えた半導体装置であって、
    　第１の絶縁ゲート型半導体素子は、
    　半導体基板の第１表面に臨んでいる第１導電型の第１領域と、
    　半導体基板の第１表面に臨んでおり、第１領域を覆っている第２導電型の第１ボディ領域と、
    　第１ボディ領域によって第１領域から分離されている第１導電型の第１ドリフト領域と、
    　半導体基板の第１表面に形成されており、第１領域、及び、第１ボディ領域と導通している第１電極と、
    　第１領域と第１ドリフト領域を分離している範囲の第１ボディ領域に絶縁膜を介して対向している第１ゲート電極、
    　を有しており、
    　第２絶縁ゲート型半導体素子は、
    　半導体基板の第１表面に臨んでおり第１導電型の第２領域と、
    　半導体基板の第１表面に臨んでおり、第２領域を覆っている第２導電型の第２ボディ領域と、
    　第２ボディ領域によって第２領域から分離されている第１導電型の第２ドリフト領域と、
    　半導体基板の第１表面に形成されており、第２領域、及び、第２ボディ領域と導通している第２電極と、
    　第２領域と第２ドリフト領域を分離している範囲のボディ領域に絶縁膜を介して対向している第２ゲート電極、
    　を有しており、
    　第１ボディ領域と第２ボディ領域の間の第１表面に臨む領域に、第１ドリフト領域及び第２ドリフト領域より第１導電型不純物濃度が高い高濃度領域が形成されている半導体装置。
  2. 　高濃度領域によって、第１ドリフト領域と第２ドリフト領域が分離されている請求項１に記載の半導体装置。
  3. 　高濃度領域が、第１ボディ領域の下側に隣接する領域、及び、第２ボディ領域の下側に隣接する領域にも形成されている請求項１または２に記載の半導体装置。
PCT/JP2009/059886 2009-05-29 2009-05-29 半導体装置 Ceased WO2010137167A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/059886 WO2010137167A1 (ja) 2009-05-29 2009-05-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/059886 WO2010137167A1 (ja) 2009-05-29 2009-05-29 半導体装置

Publications (1)

Publication Number Publication Date
WO2010137167A1 true WO2010137167A1 (ja) 2010-12-02

Family

ID=43222308

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/059886 Ceased WO2010137167A1 (ja) 2009-05-29 2009-05-29 半導体装置

Country Status (1)

Country Link
WO (1) WO2010137167A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014118859A1 (ja) * 2013-01-31 2014-08-07 株式会社デンソー 炭化珪素半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637262A (ja) * 1992-05-18 1994-02-10 Toyota Autom Loom Works Ltd 半導体装置
JPH08188541A (ja) 1995-01-10 1996-07-23 Res Dev Corp Of Japan 静電結合型高分子ミセル薬物担体とその薬剤
JPH10326897A (ja) * 1997-03-25 1998-12-08 Hitachi Ltd 電流検出セル付トレンチゲート半導体装置
WO1999061512A1 (en) 1998-05-23 1999-12-02 University Of Strathclyde Polyamino acid vesicles
JP2001014556A (ja) 1999-06-29 2001-01-19 Toshiba Corp 電気機器の報知音作製方法、コンピュータを利用した電気機器の報知音作製支援方法、電気機器の報知音作製支援装置および電気機器の報知音作製支援プログラムを記録したコンピュータ読取り可能な媒体
JP2004221162A (ja) * 2003-01-10 2004-08-05 Renesas Technology Corp デュアル半導体装置
JP2006100690A (ja) * 2004-09-30 2006-04-13 Matsushita Electric Ind Co Ltd パワートランジスタ温度保護装置
JP2008205500A (ja) * 2008-04-14 2008-09-04 Toshiba Corp 絶縁ゲート型半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637262A (ja) * 1992-05-18 1994-02-10 Toyota Autom Loom Works Ltd 半導体装置
JPH08188541A (ja) 1995-01-10 1996-07-23 Res Dev Corp Of Japan 静電結合型高分子ミセル薬物担体とその薬剤
JPH10326897A (ja) * 1997-03-25 1998-12-08 Hitachi Ltd 電流検出セル付トレンチゲート半導体装置
WO1999061512A1 (en) 1998-05-23 1999-12-02 University Of Strathclyde Polyamino acid vesicles
JP2001014556A (ja) 1999-06-29 2001-01-19 Toshiba Corp 電気機器の報知音作製方法、コンピュータを利用した電気機器の報知音作製支援方法、電気機器の報知音作製支援装置および電気機器の報知音作製支援プログラムを記録したコンピュータ読取り可能な媒体
JP2004221162A (ja) * 2003-01-10 2004-08-05 Renesas Technology Corp デュアル半導体装置
JP2006100690A (ja) * 2004-09-30 2006-04-13 Matsushita Electric Ind Co Ltd パワートランジスタ温度保護装置
JP2008205500A (ja) * 2008-04-14 2008-09-04 Toshiba Corp 絶縁ゲート型半導体装置

Non-Patent Citations (17)

* Cited by examiner, † Cited by third party
Title
A. DE FOUGEROLLES ET AL., NATURE REVIEW DRUG DISCOVERY, vol. 6, 2007, pages 443 - 453
B. THOMPSON ET AL., BIOCONJUGATE CHEMISTRY, vol. 16, 2005, pages 608 - 614
C. NICOLAZZI ET AL., JOURNAL OF CONTROLLED RELEASE, vol. 88, 2003, pages 429 - 443
C.D. NOVINA ET AL., NATURE, vol. 430, 2004, pages 161 - 164
D. OUPICKY ET AL., GENE THERAPY, vol. 8, 2001, pages 713 - 724
E. WALTER ET AL., JOURNAL OF CONTROLLED RELEASE, vol. 61, 1999, pages 361 - 374
H.K. DE WOLF ET AL., INTERNATIONAL JOURNAL OF PHARMACEUTICS, vol. 331, 2007, pages 167 - 175
HU-LIESKOVAN ET AL., CANCER RESEARCH, vol. 65, 2005, pages 8984 - 8992
J.D. HEIDEL ET AL., PROCEEDINGS OF THE NATIONAL ACADEMY OF SCIENCES, vol. 104, 2007, pages 5715 - 5721
R.G. CRYSTAL ET AL., SCIENCE, vol. 270, 1995, pages 404 - 410
R.M. SCHIFFELERS ET AL., NUCLEIC ACIDS RESEARCH, vol. 32, 2004, pages E149
S. AKHTAR ET AL., JOURNAL OF CLINICAL INVESTIGATION, vol. 117, 2007, pages 3623 - 3632
S.K. TRIPATHY ET AL., NATURE MEDICINE, vol. 2, 1996, pages 545 - 550
W. PUN ET AL., JOURNAL OF CELLULAR BIOCHEMISTRY, vol. 98, 2006, pages 14 - 35
Y. TAKAKURA ET AL., INTERNATIONAL JOURNAL OF PHARMACEUTICS, vol. 105, 1994, pages 19 - 29
Y. WANG ET AL., BIOMATERIALS, vol. 28, 2007, pages 5358 - 5368
Y. YAMASAKI ET AL., JOURNAL OF PHARMACOLOGY AND EXPERIMENTAL THERAPEUTICS, vol. 301, 2002, pages 467 - 477

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014118859A1 (ja) * 2013-01-31 2014-08-07 株式会社デンソー 炭化珪素半導体装置
JP2014150126A (ja) * 2013-01-31 2014-08-21 Denso Corp 炭化珪素半導体装置
US10446649B2 (en) 2013-01-31 2019-10-15 Denso Corporation Silicon carbide semiconductor device
DE112013006558B4 (de) 2013-01-31 2023-10-12 Denso Corporation Siliziumcarbidhalbleitervorrichtung

Similar Documents

Publication Publication Date Title
JP5636808B2 (ja) 半導体装置
US8686467B2 (en) Semiconductor device comprising semiconductor substrate and having diode region and IGBT region
CN109314143B (zh) 半导体装置
JP5447504B2 (ja) 半導体装置
US9613950B1 (en) Semiconductor device
JP5282823B2 (ja) ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置
JP5941448B2 (ja) 半導体装置
US8994065B2 (en) High-voltage vertical power component
KR101444081B1 (ko) 종형 트렌치 ｉｇｂｔ 및 그 제조방법
JP6606007B2 (ja) スイッチング素子
JP2009176772A (ja) 半導体装置
JP5867484B2 (ja) 半導体装置の製造方法
JP2009188178A (ja) 半導体装置
WO2015151185A1 (ja) 半導体装置
JP5365019B2 (ja) 半導体装置
JP2017191817A (ja) スイッチング素子の製造方法
KR101875638B1 (ko) 반도체 소자 및 그 제조 방법
JP2008153620A (ja) 半導体装置
US20160247847A1 (en) Semiconductor device, imaging apparatus, and method of manufacturing semiconductor device
JP5741069B2 (ja) 半導体装置
JP2019096732A (ja) 半導体装置
WO2010137167A1 (ja) 半導体装置
JP2008227240A (ja) 半導体装置とその製造方法
JP7113386B2 (ja) 半導体装置
US9299857B2 (en) Semiconductor device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09840952

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 09840952

Country of ref document: EP

Kind code of ref document: A1