[go: up one dir, main page]

WO2010112504A1 - Verfahren zur strukturierung einer auf einem substrat befindlichen schicht mit mehreren lagen - Google Patents

Verfahren zur strukturierung einer auf einem substrat befindlichen schicht mit mehreren lagen Download PDF

Info

Publication number
WO2010112504A1
WO2010112504A1 PCT/EP2010/054195 EP2010054195W WO2010112504A1 WO 2010112504 A1 WO2010112504 A1 WO 2010112504A1 EP 2010054195 W EP2010054195 W EP 2010054195W WO 2010112504 A1 WO2010112504 A1 WO 2010112504A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
substrate
etching
uppermost layer
noble metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2010/054195
Other languages
English (en)
French (fr)
Inventor
Detlef Gerhard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Siemens Corp
Original Assignee
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Siemens Corp filed Critical Siemens AG
Publication of WO2010112504A1 publication Critical patent/WO2010112504A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H10P50/71—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands

Definitions

  • the invention relates to a method for structuring a layer on a substrate with a plurality of layers.
  • the top layer is first processed using a laser beam such that an etching mask for the underlying layer is formed.
  • at least one underlying layer is patterned using an etching medium.
  • a method of the type mentioned is known for example in the abstract to Japanese Patent Application 2006-100810 Al. Thereafter, this method is used for patterning a semiconductor device.
  • the topmost layer of the coated, to be structured component is transformed using the laser into a metal oxide, which a Subsequently applied etching medium opposes a greater resistance than the unoxidized layer portions.
  • an etching medium therefore, the non-oxidized uppermost layer as well as the underlying layer is removed, whereby the component is structured.
  • the oxidized components of the uppermost layer in the finished component form the surface in the non-removed regions of the component.
  • the object of the invention is to improve a method of the type mentioned at the outset such that the Tested component is comparatively well prepared for a subsequent assembly process.
  • This object is achieved according to the invention with the above-mentioned method in that a noble metal or a noble metal alloy is used as the uppermost layer and no noble metal and no noble metal alloy is used for the lower layer or the lower layers, the uppermost layer being at the areas of to be generated etching openings of the etching mask is removed by the laser beam.
  • the laser light is not used to transform the uppermost layer into a durable material, but the laser treatment is carried out with the aim of material removal of the uppermost layer to form the desired ⁇ tzöffnun- gene.
  • the energy content of the laser must be sufficient for this task .
  • the laser used according to the state of the art for transferring the material of the uppermost layer into a resistant material are therefore not sufficiently efficient for carrying out the method according to the invention.
  • the uppermost layer is so noble that a removal of the material which forms the etching mask is not or only very slowly removed by the etching medium.
  • the layers to be structured below the uppermost layer must be so much less noble in comparison that they can be removed by the etching medium in a reasonable time.
  • the etching method according to the invention can be used particularly advantageously for coated components which, at least on parts of their surface, are a cover layer of a noble metal need.
  • the processing of a separate etching mask can advantageously be dispensed with, because the top layer made of the noble metal, in addition to the function provided for the component, can also assume the function of an etching mask during the etching process.
  • the aftertreatment which is necessary when an etching mask is applied, which subsequently has to be removed, can be advantageously eliminated.
  • precious metals are understood to mean Au, Ag and the platinoids (Ru, Rh, Pd, Os, Ir and Pt).
  • Au or an Au alloy is used for the uppermost layer.
  • Au is particularly suitable as a substrate if electrical components or bonding wires are to be bonded in further process steps of the production of the component.
  • the uppermost layer is formed in the form of fields on which these electrical components and also the bonding wires can be bonded.
  • the substrate is an electrical insulator
  • the trenches etched into the layers of the layer may extend down to the substrate.
  • a ceramic component, in particular of AlN is used as the substrate. This has electrically insulating properties, so that an electrical insulation between adjacent layer regions is made possible.
  • one of the lower layers of Cu or a Cu alloy is particularly advantageous if individual electrical conductors are to be processed out of the layer.
  • Cu can be structured comparatively well by means of an etching treatment.
  • Cu is a good electrical conductor, so that the required cross sections of the printed conductors produced can be comparatively small.
  • other electrically conductive metals such as Al can be used.
  • the lower layer adjacent to the uppermost layer consists of Ni or a Ni alloy.
  • This situation advantageously prevents the top layer of precious metal from being alloyed off.
  • Ni may serve as a diffusion barrier layer for Au and Cu, otherwise a fast alloying would occur at a direct interface between Au and Cu due to diffusion processes. However, this would adversely affect the properties of the topmost layer with respect to its corrosion resistance to the etchant, and therefore it must be prevented.
  • the lower layer adjacent to the substrate consists of Ni or a Ni alloy.
  • this layer assumes the function of a primer layer because it produces good adhesion to particular ceramic components and forms a suitable substrate for other metals.
  • the topmost layer is processed across edges of the substrate.
  • the substrate Before processing with the laser can For example, the substrate can be galvanically reliably provided over edges with a layer of several layers.
  • openings in the uppermost layer which are to serve as etching openings, can also be formed over the edges.
  • the laser is to be guided in a suitable manner, whereby the permissible angles of incidence of the laser beam on the uppermost layer must be taken into account.
  • the upper side of the substrate can be embodied in several stages. If it is to be used, for example, as a circuit carrier, the substrate provides several levels for the assembly of electrical components.
  • the uppermost layer preferably also all layers of the layer, are applied to the entire surface of the component forming the substrate.
  • This has several advantages. Basically, this makes it possible to structure the substrate on all sides, ie the entire surface, and not just on its front side.
  • a coating of the entire surface also process advantages, if the layer is, for example, galvanically generated.
  • the top layer of precious metal also provides good protection for the substrate due to its innate properties.
  • Embodiment of the method according to the invention was produced.
  • FIG. 1 shows a substrate 11 with a layer 12 which has a plurality of layers.
  • the uppermost layer 13 is made of Au.
  • This uppermost layer 13 is followed by a plurality of lower layers 14, 15, 16.
  • the layers 14 and 16 consist of Ni and the layer 15 of Cu.
  • FIG. 1 shows a method section in which the uppermost layer 13 is removed by means of a laser beam 17. In this way, in the uppermost layer 13 etching openings 18 in which the material of the uppermost layer 13 was evaporated by the laser beam 17. In this respect, the uppermost layer can serve as a mask for a subsequent etching step.
  • the etching treatment takes place, for example, by means of the etching media
  • the substrate according to FIG. 3 forms a circuit carrier made of ceramic (AlN), which is shown in section and is provided with the coating 12 from all sides.
  • the coating 12 is constructed in accordance with FIG. 1, wherein the individual layers are not explicitly shown.
  • a step 21 is provided, thereby creating a kind of pedestal on which the coating forms a field 22 for an electrical component 23.
  • the field is electrically contacted by a conductor 24. This is shown as an example only.
  • the field 23 may be connected by a plurality of identical conductor tracks, in which case etching pits must be implemented in a manner not shown which ensures electrical insulation of the adjacent conductor tracks and contact surfaces.
  • etch pits 19 are shown by way of example in the case of the conductor track 24. With such etch pits 19, a contact surface 25 for a bonding wire 26 can be separated from the remaining layer 12.
  • the layer 12 was also etched away in the region of the step 21 on the side surfaces.
  • the uppermost layer 13 shown in FIG. 1 attached there had to be removed above the edge 27 formed by the step. Subsequent etching has then exposed the step along with the edge all the way to the substrate, thereby forming the surface 22.

Landscapes

  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Strukturierung einer auf einem Substrat (11) befindlichen Schicht (12). Erfindungsgemäß ist vorgesehen, dass die oberste Lage (13) aus einem Edelmetall wie Au besteht und im ersten Prozessschritt mittels eines Laserstrahls (17) strukturiert wird. Hierbei entsteht eine Öffnung (18), so dass die oberste Schicht (13) als Ätzmaske zum Einsatz kommt. In einem weiteren Schritt können die weiteren Lagen (14, 15, 16) durch eine Ätzbehandlung strukturiert werden. Hierbei verbleibt die oberste Schicht (13) bei dem fertig gestellten Bauteil auf den unteren Lagen (14, 15, 16) und übernimmt hier eine besondere Funktion (z. B. als Bondfläche). Das Verfahren hat den Vorteil, dass die gesonderte Herstellung einer Ätzmaske nicht notwendig ist, die nach erfolgter Herstellung des Bauteils wieder entfernt werden müsste.

Description

Verfahren zur Strukturierung einer auf einem Substrat befindlichen Schicht mit mehreren Lagen
Die Erfindung betrifft ein Verfahren zur Strukturierung einer auf einem Substrat befindlichen Schicht mit mehreren Lagen. Hierbei wird zunächst die oberste Lage unter Anwendung eines Laserstrahls derart prozessiert, dass eine Ätzmaske für die darunter liegende Lage entsteht. In einem nächsten Schritt wird mindestens eine darunter liegende Lage unter Anwendung eines Ätzmediums strukturiert.
Ein Verfahren der eingangs genannten Art ist beispielsweise in dem Abstract zur japanischen Patentanmeldung 2006-100810 Al bekannt. Danach wird dieses Verfahren zur Strukturierung eines Halbleiterbauteils verwendet. Unter Umgehung der üblichen fotolithographischen Prozesse, mit deren Hilfe Ätzmasken aus Fotolack auf der Oberfläche des zu strukturierenden Bau- teils aufgebracht werden, wird gemäß dem genannten Abstract die oberste Lage des beschichteten, zu strukturierenden Bauteils unter Anwendung des Laser in ein Metalloxid verwandelt, welches einem nachfolgend angewendeten Ätzmedium einen größeren Widerstand entgegensetzt, als die nicht oxidierten Schichtanteile. Durch Anwendung eines Ätzmediums wird daher die nicht oxidierte oberste Lage sowie die darunter befindliche Lage abgetragen, wodurch das Bauteil strukturiert wird. Dabei bilden die oxidierten Anteile der obersten Lage im fertig gestellten Bauteil die Oberfläche in den nicht abgetrage- nen Bereichen des Bauteils.
Die Aufgabe der Erfindung liegt darin, ein Verfahren der eingangs genannten Art dahingehend zu verbessern, dass das er- zeugte Bauteil vergleichsweise gut für einen nachfolgenden Montageprozess vorbereitet ist.
Diese Aufgabe wird mit dem eingangs genannten Verfahren er- findungsgemäß dadurch gelöst, dass als oberste Lage ein Edelmetall oder eine Edelmetalllegierung verwendet wird und für die untere Lage oder die unteren Lagen kein Edelmetall und keine Edelmetalllegierung verwendet wird, wobei die oberste Lage an den Bereichen der zu erzeugenden Ätzöffnungen der Ätzmaske durch den Laserstrahl entfernt wird. Erfindungsgemäß wird daher das Laserlicht nicht verwendet, um die oberste Lage in ein beständiges Material zu verwandeln, sondern die Laserbehandlung erfolgt mit dem Ziel eines Materialabtrags der obersten Lage unter Ausbildung der gewünschten Ätzöffnun- gen. Hierbei muss der Energiegehalt des Lasers ausreichend für diese Aufgabe sein. Die nach dem Stand der Technik zum Einsatz kommenden Laser zur Überführung des Materials der obersten Lage in ein beständiges Material (Oxidieren der Schicht bzw. Entwickeln einer fotolithographischen Lage) sind daher für die Durchführung des erfindungsgemäßen Verfahrens nicht genügend leistungsfähig.
Für die Anwendbarkeit des Verfahrens ist es weiterhin von vorrangiger Bedeutung, dass die oberste Lage so edel ist, dass ein Abtrag des Materials, welches die Ätzmaske bildet, durch das Ätzmedium nicht oder nur sehr langsam abgetragen wird. Die zu strukturierenden Lagen unterhalb der obersten Lage müssen jedoch im Vergleich hierzu so viel unedler sein, dass diese durch das Ätzmedium in vertretbarer Zeit entfernt werden können.
Das erfindungsgemäße Ätzverfahren kann besonders vorteilhaft bei beschichteten Bauteilen angewendet werden, die zumindest an Teilen ihrer Oberfläche eine Decklage aus einem Edelmetall benötigen. Bei diesen Bauteilen kann vorteilhaft die Prozessierung einer eigenen Ätzmaske entfallen, weil die oberste Lage aus dem Edelmetall neben der für das Bauteil vorgesehenen Funktion auch die Funktion einer Ätzmaske während des Ätzprozesses übernehmen kann. Dadurch kann auch die Nachbehandlung vorteilhaft entfallen, die notwendig ist, wenn eine Ätzmaske aufgetragen wird, die anschließend wieder entfernt werden muss .
Unter Edelmetallen sollen im Zusammenhang mit dieser Erfindung Au, Ag und die Platinoiden (Ru, Rh, Pd, Os, Ir und Pt) verstanden werden. Besonders vorteilhaft ist es jedoch, wenn für die oberste Lage Au oder eine Au-Legierung verwendet wird. Au eignet sich insbesondere als Substrat, wenn in wei- teren Verfahrensschritten der Herstellung des Bauteils elektrische Bauelemente oder Bonddrähte gebondet werden sollen. Durch die Strukturierung des Bauteils ist es möglich, dass die oberste Schicht in Form von Feldern ausgebildet wird, auf denen diese elektrischen Bauteile und auch die Bonddrähte gebondet werden können. Für den Fall, dass eine elektrische Isolation notwendig ist, und das Substrat aus einem elektrischen Isolator besteht, können die Gräben, die in die Lagen der Schicht geätzt werden, bis auf das Substrat herabreichen. Vorteilhaft ist es, wenn als Substrat ein Kera- mikbauteil, insbesondere aus AlN, Verwendung findet. Dieses weist elektrisch isolierende Eigenschaften auf, so dass eine elektrische Isolation zwischen benachbarten Schichtbereichen ermöglicht wird. Außerdem können vorteilhaft auf das Substrat auch elektrische Bauelemente montiert werden, deren Betrieb eine große Wärmeentwicklung mit sich bringt, da die Wärme durch AlN gut abgeleitet werden kann.
Gemäß einer weiteren vorteilhaften Ausgestaltung der Erfindung ist vorgesehen, dass eine der unteren Lagen aus Cu oder einer Cu-Legierung besteht. Die Wahl dieses Metalls ist besonders vorteilhaft, wenn aus der Schicht einzelne elektrische Leiter prozessiert werden sollen. Einerseits lässt sich Cu vergleichsweise gut mittels einer Ätzbehandlung struktu- rieren. Zum anderen ist Cu ein guter elektrischer Leiter, so dass die erforderlichen Querschnitte der erzeugten Leiterbahnen vergleichsweise gering ausfallen können. Natürlich können auch andere elektrisch gut leitfähige Metalle wie Al verwendet werden.
Weiterhin ist es vorteilhaft, wenn die an die oberste Lage angrenzende untere Lage aus Ni oder einer Ni-Legierung besteht. Diese Lage verhindert vorteilhaft ein Ablegieren der obersten Lage aus Edelmetall. Insbesondere wenn Au als oberste Lage und Cu als eine der unteren Lagen verwendet wird, kann Ni als Diffusions-Sperrschicht für Au und Cu dienen, da ansonsten an einer direkten Grenzfläche zwischen Au und Cu aufgrund von Diffusionsprozessen eine schnelle Legierung erfolgen würde. Dies würde jedoch die Eigenschaften der obersten Lage hinsichtlich ihrer Korrosionsbeständigkeit gegenüber dem Ätzmittel negativ beeinflussen, weswegen dies verhindert werden muss.
Es ist auch vorteilhaft, wenn die an das Substrat angrenzende untere Lage aus Ni oder einer Ni-Legierung besteht. Hier übernimmt diese Lage die Funktion einer Haftvermittlerlage, weil diese auf insbesondere keramischen Bauteilen eine gute Haftung erzeugt und für andere Metalle einen geeigneten Untergrund bildet.
Vorteilhaft ist es auch möglich, dass die oberste Lage über Kanten des Substrates hinwegprozessiert wird. Hierin ist ein großer Vorteil der Prozessierung der obersten Lage mittels des Lasers zu sehen. Vor der Prozessierung mit dem Laser kann das Substrat beispielsweise galvanisch zuverlässig über Kanten hinweg mit einer Schicht aus mehreren Lagen versehen werden. Mittels des Lasers können Öffnungen in der obersten Lage, die als Ätzöffnungen dienen sollen, auch über die Kan- ten hinweg ausgebildet werden. Hierbei ist der Laser in geeigneter Weise zu führen, wobei die zulässigen Auftreffwinkel des Laserstrahls auf die oberste Lage berücksichtigt werden müssen .
Insbesondere kann die Oberseite des Substrates in mehreren Stufen ausgeführt sein. Das Substrat stellt dann, wenn es beispielsweise als Schaltungsträger verwendet werden soll, mehrere Ebenen für die Montage von elektrischen Bautelementen zur Verfügung.
Außerdem ist es vorteilhaft, wenn zumindest die oberste Lage bevorzugt auch alle Lagen der Schicht auf die gesamte Oberfläche des das Substrat bildenden Bauteils aufgebracht werden. Dies hat mehrere Vorteile. Grundsätzlich ist damit eine Strukturierung des Substrates an allen Seiten, also der gesamten Oberfläche möglich und nicht nur auf seiner Vorderseite. Außerdem hat eine Beschichtung der gesamten Oberfläche auch prozesstechnische Vorteile, wenn die Schicht beispielsweise galvanisch erzeugt wird. Zuletzt bildet die oberste Lage aus Edelmetall aufgrund seiner innerten Eigenschaften auch einen guten Schutz für das Substrat.
Weitere Einzelheiten der Erfindung werden nachfolgend anhand schematischer Ausführungsbeispiele beschrieben. Gleiche oder sich entsprechende Zeichnungselemente sind jeweils mit den gleichen Bezugszeichen versehen und werden nur insoweit mehrfach erläutert, wie sich Unterschiede zwischen den einzelnen Figuren ergeben. Es zeigen Figur 1 und 2 verschiedene Verfahrensschritte eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens, wobei das zu strukturierende Bauteil als Ausschnitt geschnitten dargestellt ist und
Figur 3 ein Bauteil im Schnitt, welches nach einem
Ausführungsbeispiel des erfindungsgemäßen Verfahrens hergestellt wurde.
In Figur 1 ist ein Substrat 11 mit einer Schicht 12 dargestellt, welche mehrere Lagen aufweist. Die oberste Lage 13 besteht aus Au. Dieser obersten Lage 13 folgen mehrere untere Lagen 14, 15, 16. Die Lagen 14 und 16 bestehen aus Ni und die Lage 15 aus Cu. In Figur 1 ist ein Verfahrensabschnitt darge- stellt, bei dem mittels eines Laserstrahls 17 die oberste Lage 13 abgetragen wird. Auf diese Weise entstehen in der obersten Lage 13 Ätzöffnungen 18, in denen das Material der obersten Lage 13 durch den Laserstrahl 17 verdampft wurde. Insofern kann die oberste Lage für einen nachfolgenden Ätz- schritt als Maske dienen.
Die Ätzbehandlung erfolgt beispielsweise mittels der Ätzmedien
• Ammoniumoxydisulfat oder Eisen-III-Chlorid (die typischer- weise für Cu verwendet werden) und
• konzentrierte Säuren wie HF, HNO3 oder HPO3 (als Ätzmittel für Ni bekannt sind) .
Zu erkennen ist in Figur 2 eine Ätzgrube 19 unterhalb der Ätzöffnung 18 in der obersten Lage, wobei die Ätzgrube 19 einen Nutgrund 20 aufweist, welcher durch das Substrat 11 gebildet wird. Das Substrat gemäß Figur 3 bildet einen Schaltungsträger aus Keramik (AlN) , welcher im Schnitt dargestellt ist und von allen Seiten mit der Beschichtung 12 versehen ist. Die Be- schichtung 12 ist entsprechend Figur 1 aufgebaut, wobei die einzelnen Lagen nicht explizit dargestellt sind. In dem Substrat ist eine Stufe 21 vorgesehen, wobei hierdurch eine Art Podest entsteht, auf dem die Beschichtung ein Feld 22 für ein elektrisches Bauelement 23 bildet. Das Feld ist durch eine Leiterbahn 24 elektrisch kontaktiert. Diese ist lediglich exemplarisch dargestellt. Das Feld 23 kann durch mehrere gleichartige Leiterbahnen verbunden sein, wobei dann in nicht dargestellter Weise Ätzgruben ausgeführt sein müssen, die eine elektrische Isolierung der benachbarten Leiterbahnen und Kontaktflächen gewährleistet. Derartige Ätzgruben 19 sind exemplarisch bei der Leiterbahn 24 dargestellt. Mit derartigen Ätzgruben 19 kann auch eine Kontaktfläche 25 für einen Bonddraht 26 von der restlichen Schicht 12 abgeteilt werden.
Um das Feld 22 von der restlichen Schicht 12 freizustellen, wurde die Schicht 12 auch im Bereich der Stufe 21 an den Seitenflächen weggeätzt. Zu diesem Zweck musste die dort angebrachte oberste Lage 13 (dargestellt in Figur 1) oberhalb der durch die Stufe gebildeten Kante 27 entfernt werden. Eine nachfolgende Ätzung hat die Stufe mitsamt der Kante dann bis auf das Substrat freigelegt, wodurch die Fläche 22 gebildet wurde .

Claims

Patentansprüche
1. Verfahren zur Strukturierung einer auf einem Substrat (11) befindlichen Schicht mit mehreren Lagen, • bei dem die oberste Lage (13) unter Anwendung eines Laserstrahls (17) derart prozessiert wird, dass eine Ätzmaske für die darunterliegende Lage (14) entsteht und • bei dem mindestens die darunterliegende Lage (14) unter
Anwendung eines Ätzmediums strukturiert wird, dadurch gekennzeichnet, dass als oberste Lage (13) ein Edelmetall oder eine Edelmetalllegierung verwendet wird und für die untere Lage (14) oder die unteren Lagen (14, 15, 16) kein Edelmetall und keine Edelmetalllegierung verwendet wird, wobei die oberste Lage (13) an den Bereichen der zu erzeugenden Ätzöffnungen (18) der Ätzmaske durch den Laserstrahl entfernt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als oberste Lage (13) Au oder eine Au-Legierung verwendet wird.
3. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass als Substrat (11) ein Keramikbauteil insbesondere aus AlN zum Einsatz kommt.
4. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass eine der unteren Lagen (14, 15, 16) aus Cu oder einer Cu-Legierung besteht.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die an die oberste Lage (13) angrenzende untere Lage (14) und/oder die an das Substrat angrenzende untere Lage (16) aus Ni oder einer Ni-Legierung besteht.
6. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass die oberste Lage (13) über Kanten (27) des Substrates (11) hinweg prozessiert wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Oberseite des Substrates (11) in mehreren Stufen (21) ausgeführt ist.
8. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass zumindest die oberste (13) Lage auf die gesamte Oberfläche des das Substrat (11) bildenden Bauteiles aufgebracht wird.
9. Verfahren nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass auf der obersten Schicht (13) Felder (22) ausgebildet werden, auf denen mindestens ein elektrisches Bauelement (23) und/oder mindestens ein Bonddraht (26) gebondet wird.
PCT/EP2010/054195 2009-04-02 2010-03-30 Verfahren zur strukturierung einer auf einem substrat befindlichen schicht mit mehreren lagen Ceased WO2010112504A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009015604A DE102009015604A1 (de) 2009-04-02 2009-04-02 Verfahren zur Strukturierung einer auf einem Substrat befindlichen Schicht mit mehreren Lagen
DE102009015604.6 2009-04-02

Publications (1)

Publication Number Publication Date
WO2010112504A1 true WO2010112504A1 (de) 2010-10-07

Family

ID=42238547

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2010/054195 Ceased WO2010112504A1 (de) 2009-04-02 2010-03-30 Verfahren zur strukturierung einer auf einem substrat befindlichen schicht mit mehreren lagen

Country Status (2)

Country Link
DE (1) DE102009015604A1 (de)
WO (1) WO2010112504A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2518279A1 (de) * 1975-04-24 1976-11-04 Siemens Ag Verfahren zur herstellung eines induktiven bauelements
US4543153A (en) * 1984-05-17 1985-09-24 Psi Star Process and apparatus for etching copper masked by a nickel-gold mask
GB2207395A (en) * 1987-07-29 1989-02-01 Gen Electric Co Plc Producing a pattern in a material
EP0645953A1 (de) * 1993-09-29 1995-03-29 Siemens NV Verfahren zur Herstellung einer zwei- oder mehrlagigen Verdrahtung und danach hergestellte zwei- oder mehrlagige Verdrahtung
JP2006100810A (ja) 2004-08-31 2006-04-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382315A (en) * 1991-02-11 1995-01-17 Microelectronics And Computer Technology Corporation Method of forming etch mask using particle beam deposition
US6762124B2 (en) * 2001-02-14 2004-07-13 Avery Dennison Corporation Method for patterning a multilayered conductor/substrate structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2518279A1 (de) * 1975-04-24 1976-11-04 Siemens Ag Verfahren zur herstellung eines induktiven bauelements
US4543153A (en) * 1984-05-17 1985-09-24 Psi Star Process and apparatus for etching copper masked by a nickel-gold mask
GB2207395A (en) * 1987-07-29 1989-02-01 Gen Electric Co Plc Producing a pattern in a material
EP0645953A1 (de) * 1993-09-29 1995-03-29 Siemens NV Verfahren zur Herstellung einer zwei- oder mehrlagigen Verdrahtung und danach hergestellte zwei- oder mehrlagige Verdrahtung
JP2006100810A (ja) 2004-08-31 2006-04-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
DE102009015604A1 (de) 2010-10-07

Similar Documents

Publication Publication Date Title
DE2637667C2 (de) Halbleiteranordnung
DE1965546C3 (de) Halbleiterbauelement
DE2729030C2 (de) Verfahren zum Herstellen eines mehrschichtigen Leiterzugsmusters für monolithisch integrierte Halbleiterschaltungen
DE1614872C3 (de) Halbleiteranordnung
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
DE112013001641T5 (de) Solarzelle und Verfahren zum Herstellen einer Solarzelle
WO2009021713A1 (de) Verfahren zur herstellung eines halbleiter-bauelements, halbleiter-bauelement sowie zwischenprodukt bei der herstellung desselben
DE2047799C3 (de) Mehrlagige Leiterschichten auf einem Halbleitersubstrat und Verfahren zum Herstellen derartiger mehrlagiger Leiterschichten
EP2777083A2 (de) Verfahren zum elektrischen kontaktieren eines elektronischen bauelements als stapel und elektronisches bauelement mit einer kontaktierungsstruktur
EP3508040B1 (de) Leiterplatte und verfahren zu deren herstellung
DE3638799A1 (de) Verfahren zum elektrischen miteinanderverbinden von leitern auf einem substrat sowie dafuer geeignetes substrat
DE112018007677T5 (de) Verfahren zur Herstellung eines Halbleitergerätes
DE19509231C2 (de) Verfahren zum Aufbringen einer Metallisierung auf einem Isolator und zum Öffnen von Durchgangslöchern in diesem
EP2327097A1 (de) Elektronisches bauteil sowie verfahren zu seiner herstellung
WO2010112504A1 (de) Verfahren zur strukturierung einer auf einem substrat befindlichen schicht mit mehreren lagen
DE1465748A1 (de) Verfahren zur Herstellung von hermetisch gekapselten Bauelementen,insbesondere von integrierten Schaltungen sandwichartiger Struktur
DE4437963A1 (de) Verfahren zum Herstellen von Mehrschicht-Leiterplatten und damit hergestellte Mehrschicht-Leiterplatte
DE10333840A1 (de) Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung
DE10104265A1 (de) Verfahren zum Herstellen einer Halbleiterschaltungsanordnung
WO2009121906A1 (de) Verfahren zur herstellung eines elektrischen bauelements mit mindestens einer dielektrischen schicht und ein elektrisches bauelement mit mindestens einer dielektrischen schicht
DE102022124238A1 (de) Herstellung einer Leiterplatte mit einer Mehrzahl Leiterschichten für unterschiedliche Anwendungen
WO2004086497A2 (de) Verfahren zur herstellung von chipstapeln
DE2144078C3 (de) Leiterplatte mit Uberkreuzungen
DE10255427B4 (de) Verfahren zur Herstellung einer Antifuse in einem Substrat und Antifuse-Struktur zur Integration in einem Substrat
DE102015205695B4 (de) Halbleiterbauelement, Kontaktanordnung und Verfahren zur Herstellung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10712409

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10712409

Country of ref document: EP

Kind code of ref document: A1