[go: up one dir, main page]

WO2010092800A1 - 試験装置および試験方法 - Google Patents

試験装置および試験方法 Download PDF

Info

Publication number
WO2010092800A1
WO2010092800A1 PCT/JP2010/000790 JP2010000790W WO2010092800A1 WO 2010092800 A1 WO2010092800 A1 WO 2010092800A1 JP 2010000790 W JP2010000790 W JP 2010000790W WO 2010092800 A1 WO2010092800 A1 WO 2010092800A1
Authority
WO
WIPO (PCT)
Prior art keywords
strobe
response signal
data width
change point
jitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2010/000790
Other languages
English (en)
French (fr)
Inventor
忠彦 馬場
黒▲崎▼寛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2010550457A priority Critical patent/JPWO2010092800A1/ja
Priority to KR1020117018164A priority patent/KR101260942B1/ko
Publication of WO2010092800A1 publication Critical patent/WO2010092800A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937—Timing aspects, e.g. measuring propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution

Definitions

  • the present invention relates to a test apparatus and a test method.
  • this application is a continuation of US application 12 / 370,609 (filing date: February 13, 2009).
  • Patent Document 1 As a semiconductor test apparatus, an apparatus for measuring the width (hereinafter referred to as a data width) of an eye opening (hereinafter referred to as a data window) of a response signal output from a device under test in response to a test signal is known. (For example, refer to Patent Document 1).
  • Patent Document 1 WO2007 / 091413
  • the semiconductor test apparatus determines pass / fail of the device under test based on whether the data width is within a predetermined range.
  • the semiconductor test apparatus generates a strobe signal used for data width measurement, and detects the leading and trailing edges of the response signal based on the strobe signal.
  • the data width can be measured from the timing difference between the leading and trailing edges of the response signal.
  • an object of one aspect of the technical innovation (innovation) included in the present specification is to provide a test apparatus and a test method capable of solving the above-described problems. This object is achieved by a combination of features described in the independent claims.
  • the dependent claims define further advantageous specific examples of the present invention.
  • an example exe multiple strobe including a plurality of strobes arranged at predetermined time intervals
  • Multi-strobe generation unit that occurs every period, logical value of response signal output by device under test, data detection unit that detects according to each strobe, and change point of logical value output by data detection unit
  • a test apparatus including a data width detection unit that detects a data width indicating a period in which a logical value of a response signal matches a predetermined expected value.
  • an example exe (exemplary) ⁇ ⁇ ⁇ a multi-strobe including a plurality of strobes arranged at a predetermined time interval, Multi-strobe generation stage that occurs every period, logical value of response signal output from device under test, data detection stage that detects according to each strobe, and each change point of logical value detected in data detection stage And a data width detecting step of detecting a data width indicating a period in which the logical value of the response signal coincides with a predetermined expected value.
  • FIG. 1 shows a configuration of a test apparatus 100 according to the present embodiment.
  • the relationship between the response signal 102 and the multi-strobe signal 105 is shown.
  • the relationship between the response signal 102 and the multi-strobe signal 105 when the period of the multi-strobe signal 105 is longer than the data width is shown.
  • a relationship between the response signal 102 and the multi-strobe signal 105 when two change points of the response signal 102 are detected by one multi-strobe signal 105 is shown. Details of the data detection and determination method are shown.
  • a method of determining that the device under test 200 is a non-defective product based on the measurement result of the data width is shown.
  • a method for determining that the device under test 200 is a defective product based on the measurement result of the data width is shown.
  • 6 shows a relationship between a response signal 102 and a multi-strobe signal 105 according to another embodiment. 6 shows a relationship between a response signal 102 and a multi-strobe signal 105 according to another embodiment. 6 shows a relationship between a response signal 102 and a multi-strobe signal 105 according to another embodiment.
  • the structure of the test apparatus 100 which concerns on other embodiment is shown. A method for detecting the amount of jitter will be described. A method of determining that the device under test 200 is a non-defective product based on the measurement result of the jitter amount for each pin is shown. A determination method in the case where the edge selection signal 124 is a signal indicating that a rising edge is selected will be described.
  • FIG. 1 shows a configuration of a test apparatus 100 according to the present embodiment.
  • a test apparatus 100 tests a device under test 200 such as a semiconductor circuit.
  • the test apparatus 100 may be connected to a plurality of pins of the device under test 200.
  • the test apparatus 100 supplies a test signal 101 to the device under test 200.
  • the device under test 200 outputs a response signal 102 in response to the test signal 101.
  • the test signal 101 may be a signal having a predetermined logic pattern, a clock signal, or the like, for example.
  • the test apparatus 100 includes a plurality of test function units (in this example, a test function unit 20, a test function unit 40, and a test function unit 60), a control unit 70, a level comparator 80, a multi-strobe generation unit 82, and an expected value generation unit 83. And a device window determination unit 84.
  • the test function unit 20, the test function unit 40, and the test function unit 60 are connected to different output pins of the device under test 200, respectively.
  • the test apparatus 100 may have a number of test function units corresponding to the number of pins of the device under test 200.
  • the test function unit 20 includes a data detection unit 22, a selection unit 24, and a data width detection unit 25.
  • the data width detection unit 25 includes a window sequential determination unit 26 and a window accumulation determination unit 28.
  • Each of the test function unit 40 and the test function unit 60 may have the same configuration as the test function unit 20.
  • the level comparator 80 compares the signal level of the response signal 102 received from the device under test 200 with a predetermined threshold value.
  • the level comparator 80 may compare the signal level of the response signal 102 with each of the relatively high voltage threshold VH and the relatively low voltage threshold VL.
  • the level comparator 80 may generate logical data indicating the comparison result between the signal level of the response signal 102 and the threshold value for each threshold value, and output the logical data to the data detection unit 22.
  • the level comparator 80 outputs a logic signal 103 indicating a pass (logic value 0) when the signal level of the response signal 102 is greater than the threshold value VH, and indicating a fail (logic value 1) when it is less than the threshold value VH. Further, the level comparator 80 outputs a logical signal 104 indicating a pass (logical value 0) when the signal level of the response signal 102 is smaller than the threshold value VL, and indicating fail (logical value 1) when larger than the threshold value VL.
  • the test apparatus 100 may include a plurality of level comparators 80 corresponding to the respective pins of the device under test 200. Each level comparator 80 may output the logic signal 103 and the logic signal 104 to the data detection unit 22 of the corresponding test function unit.
  • the multi-strobe generator 82 generates a multi-strobe signal 105 including a plurality of strobe signals arranged at a predetermined time interval for each predetermined test cycle.
  • the multi-strobe generator 82 may generate a multi-multi-strobe signal 105 including a plurality of equally spaced strobe signals.
  • the multi-strobe generator 82 may generate each multi-strobe signal 105 so that a plurality of strobe signals are arranged over a period longer than the period of the response signal 102. For example, the time obtained by multiplying the interval between the plurality of strobe signals included in the multi-strobe signal 105 by the number of strobe signals may be longer than the period of the response signal 102. The period of the multi-strobe may be longer than the period of the response signal 102 by shortening the period of the response signal 102 of the device under test 200.
  • the multi-strobe generating unit 82 multi-strobes over a period longer than 1 ⁇ 2 of the test period and shorter than the test period.
  • a signal 105 may be generated.
  • the multi-strobe generator 82 generates each multi-strobe signal 105 so as to be arranged over a period longer than the period of the response signal 102 when the period of the response signal 102 is shorter than a predetermined time. May be.
  • the multi-strobe generator 82 may switch whether or not the multi-strobe signal 105 is arranged over a period longer than the period of the response signal 102 in accordance with a change in the frequency of the response signal 102.
  • the expected value generator 83 outputs the expected value 108 of the logical value of the response signal 102 received from the device under test 200 to the selector 24.
  • the expected value generation unit 83 may output an expected value 108 corresponding to the test signal 101.
  • the data detection unit 22 detects the logical value of the response signal 102 output from the device under test 200 according to each strobe signal.
  • the data detection unit 22 may latch the logic signal 103 and the logic signal 104 with the multi-strobe signal 105 output from the multi-strobe generation unit 82, and generate the corresponding logic data 106 and logic data 107, respectively.
  • the data detection unit 22 outputs the logical data 106 and the logical data 107 to the selection unit 24.
  • the selection unit 24 selects either the logical data 106 or the logical data 107 based on the expected value 108 output from the expected value generation unit 83.
  • the selection unit 24 outputs any selected logical data to the data width detection unit 25 as selection data 109.
  • the selection unit 24 may select the logical data 106 corresponding to the high voltage threshold value VH.
  • the selection unit 24 may select the logical data 107 corresponding to the low voltage threshold VL.
  • the selection data 109 is “0”
  • the logical value of the response signal 102 is a “pass” state in which the logical value of the response signal 102 matches the expected value 108
  • the selection data 109 is “1”
  • the logical value of the response signal 102 Indicates a “fail” state that does not match the expected value 108.
  • the data width detection unit 25 detects a data width indicating a period in which the logical value of the response signal 102 matches the predetermined expected value 108 based on each change point of the logical value output by the data detection unit 22. Based on all the change points detected by one multi-strobe signal 105, the data width detection unit 25 determines a period in which the logical value of the response signal 102 matches the predetermined expected value 108 in the period of the multi-strobe signal. The indicated data width may be detected. The data width detection unit 25 may detect the data width based on each change point of the selection data 109 output from the selection unit 24.
  • the data width detection unit 25 has a first change point at which the logical value of the response signal 102 changes to the expected value 108, and a second change at which the logical value of the response signal 102 changes from the expected value 108.
  • the data width is detected based on the positions of the first change point and the second change point.
  • the data width detection unit 25 includes a first change point at which the selection data 109 received from the selection unit 24 changes from “1” to “0” and a second change point at which “0” changes to “1”. The data width may be detected based on the position.
  • the data width detection unit 25 determines that the logical value of the response signal 102 is the expected value after the first change point at which the logical value of the response signal 102 changes to the expected value 108 in one multi-strobe signal 105.
  • the data width may be detected based on the relative position difference between the first change point and the second change point.
  • the data width detection unit 25 may detect the data width by detecting the relative phase difference between the first change point and the second change point using a counter.
  • the window sequential determination unit 26 outputs a window sequential determination result 110 indicating whether or not the detected data width is within a predetermined allowable range to the control unit 70 for each multi-strobe signal 105. Specifically, the window sequential determination unit 26 changes the first change point where the selection data 109 received from the selection unit 24 changes from “1” to “0”, and changes from “0” to “1”. Based on the second change point, the data width of the response signal 102 is detected. The window sequential determination unit 26 may determine whether or not the data width of the response signal 102 is within an allowable range based on the data width reference value 112 output from the control unit 70.
  • the window accumulation determination unit 28 detects the relative position between the first phase change point having the latest phase detected from the plurality of multi-strobe signals 105 and the phase change phase having the earliest phase among the second change points.
  • a window accumulation determination result 114 indicating whether or not the phase difference is within a predetermined allowable range is output.
  • the window accumulation determination unit 28 may accumulate the selection data 109 received from the selection unit 24 in association with each of a plurality of strobe signals having different phases included in the plurality of multi-strobe signals 105. Further, the window accumulation determination unit 28 detects the phase of the change point with the latest phase among the first change points and the phase of the change point with the earliest phase among the second change points based on the accumulated comparison results. You can do it.
  • the window accumulation determination unit 28 may accumulate the selection data 109 in memories having different addresses for each of the multi-strobe signals 105 having different phases. Further, the window accumulation determination unit 28 may determine whether or not the data width of the response signal 102 is within an allowable range based on the data width reference value 112 output from the control unit 70.
  • the test apparatus 100 may test a plurality of pins of the device under test 200 in parallel.
  • the device window determination unit 84 determines pass / fail of the device under test 200 based on the determination result in the data width detection unit 25 included in each test function unit. Specifically, the device window determination unit 84 acquires the window accumulation determination result 114 for each pin from the window accumulation determination unit 28 included in the test function unit 20, the test function unit 40, and the test function unit 60. To do.
  • the test function unit 40, or the test function unit 60 When the determination result output from the test function unit 20, the test function unit 40, or the test function unit 60 indicates that the device window determination unit 84 is outside the range of the data width reference value 112, It may be determined that the device under test 200 is defective. The device window determination unit 84 may notify the control unit 70 of the determination result.
  • FIG. 2 shows an example of a method for detecting the data width of the response signal 102.
  • the rising change point (leading edge) and the falling change point (rear edge) of the response signal 102 are detected using separate multi-strobes.
  • the frequency of the response signal 102 in the figure is 1 Gbps, and the data width corresponding to one period of the response signal 102 is 1000 ps.
  • the multi-strobe generator 82 outputs the multi-strobe signal 105 over a period of 600 ps around the rising change point of the response signal 102 and around the falling change point of the response signal 102.
  • the multi-strobe generating unit 82 may start outputting the multi-strobe signal 105 at a timing earlier than the timing at which the response signal 102 is expected to rise. In addition, when detecting the falling timing of the response signal 102, the multi-strobe generator 82 may start outputting the multi-strobe signal 105 at a timing earlier than the timing at which the response signal 102 is expected to fall. .
  • FIG. 3 shows the relationship between the response signal 102 and the multi-strobe signal 105 when the frequency of the response signal 102 is increased and the output period of the multi-strobe signal 105 generated by the multi-strobe generator 82 is longer than the data width. Indicates.
  • the multi-strobe generation unit 82 outputs the multi-strobe signal 105 over 600 ps from before the rising timing of the response signal 102 when detecting the rising change point of the response signal 102.
  • the multi-strobe generator 82 outputs the multi-strobe signal 105 over 600 ps from before the falling timing of the response signal 102 when detecting the falling change point of the response signal 102.
  • the frequency of the response signal 102 is higher than the frequency of the response signal 102 in FIG. 2, so the multi-strobe generator 82 performs multi-strobe over a period longer than the data width of the response signal 102.
  • the signal 105 is output.
  • both the rising change point and the falling change point of the response signal 102 may be included in the period of one multi-strobe signal 105.
  • the test apparatus 100 detects two change points of the response signal 102 using one multi-strobe signal 105. Is preferred.
  • FIG. 4 shows the relationship between the response signal 102 and the multi-strobe signal 105 when two change points of the response signal 102 are detected by one multi-strobe signal 105.
  • the multi-strobe generator 82 starts outputting the multi-strobe signal 105 before the first data change point of the response signal 102 and outputs the multi-strobe signal 105 until after the second data change point of the response signal 102.
  • the test apparatus 100 can shorten the data width measurement time by detecting two change points of the response signal 102 using one multi-strobe signal 105.
  • FIG. 5 shows details of the data width detection method.
  • the value of the response signal 102 output from the device under test 200 changes in response to the test signal 101 output from the test apparatus 100 to the device under test 200.
  • jitter occurs at the changing point of the response signal 102 due to the influence of noise or the like.
  • the test apparatus 100 may determine pass / fail of the device under test 200 based on the length of the data width after detecting the data width of the data window corresponding to a period during which jitter does not occur.
  • the multi-strobe signal 105 used for data width measurement has 16 strobe signals having different phases.
  • the multi-strobe generator 82 outputs a strobe signal of the first phase at a timing before the first change point of the response signal 102.
  • the multi-strobe generator 82 sequentially generates a plurality of strobe signals at regular intervals following the first-phase strobe signal.
  • the multi-strobe generator 82 generates the 16th phase strobe signal after the second timing when the value of the response signal 102 changes.
  • the selection unit 24 selects one of the logical data 106 and the logical data 107 based on the value of the expected value 108, and outputs the selection data 109 to the data width detection unit 25.
  • the selection data 109 indicates a path (logical value 0), and when the output value of the level comparator 80 does not match the expected value 108
  • the selection data 109 indicates a failure (logical value 1).
  • the selection unit 24 sets “1”. Is output. In the fourth to twelfth phases of the multi-strobe signal 105, the logical value of the response signal 102 matches the expected value 108, and therefore the selection unit 24 outputs “0”. Similarly, the selection unit 24 outputs “1” in the 13th to 16th phases of the multi-strobe signal 105.
  • the window sequential determination unit 26 acquires selection data 109 output from the selection unit 24.
  • the window sequential determination unit 26 detects that the selection data 109 changes from “1” to “0” in the fourth phase and the selection data 109 changes from “0” to “1” in the thirteenth phase. .
  • the window sequential determination unit 26 detects that the data width is a length corresponding to 9 times 9 sts of the strobe interval Ts.
  • the window sequential determination unit 26 receives the data width reference value 112 from the control unit 70.
  • the window sequential determination unit 26 compares the detected data width value with the data width reference value 112 to determine pass / fail of the corresponding pin of the device under test 200. For example, when the data width reference value 112 indicates “5 Ts or more and 10 Ts or less”, the length corresponding to 9 Ts of the multi-strobe signal 105 satisfies the condition indicated by the data width reference value 112. Therefore, in this case, the window sequential determination unit 26 may determine that the corresponding pin of the device under test 200 is normal and output the determination result to the control unit 70.
  • the test apparatus 100 can improve the measurement accuracy by performing the measurement of the response signal 102 a plurality of times using a plurality of multi-strobe signals 105. Since the timing at which the device under test 200 outputs the response signal 102 varies, the selection data 109 output by the selection unit 24 varies with each measurement. For example, in the second measurement in FIG. 5, the selection unit 24 outputs “0” as the selection data 109 between the fifth phase and the fourteenth phase. In the third measurement, the selection unit 24 outputs “0” between the second phase and the eleventh phase.
  • the window accumulation determination unit 28 may store the selection data 109 output from the selection unit 24 in association with the respective phases of the strobe signals included in the multi-strobe signal 105 during the generation period of the plurality of multi-strobe signals 105. Further, the window accumulation determination unit 28 may detect the leading edge phase and the trailing edge phase of the data window based on the selection data 109 output from the selection unit 24.
  • the window accumulation determination unit 28 detects the leading edge phase of the data window, the phase of the phase in which the selection data 109 output from the selection unit 24 changes from “1” to “0” among the measurement results of a plurality of times. Of these, the slowest phase is selected. For example, in FIG. 5, the fifth phase in which the selection data 109 has changed from “1” to “0” in the second and fifth measurements is the slowest phase. Therefore, the window accumulation determination unit 28 detects that the leading edge phase is the fifth phase.
  • the window accumulation determination unit 28 detects the trailing edge phase of the data window, the selection data 109 output from the selection unit 24 among a plurality of measurement results changes from “0” to “1”.
  • the earliest phase is selected from the selected phases. For example, in FIG. 5, the twelfth phase in which the selection data 109 has changed from “0” to “1” in the third measurement is the slowest phase. Therefore, the window accumulation determination unit 28 detects the eleventh phase, which is the phase immediately before the phase in which the selection data 109 has changed from “0” to “1”, as the trailing edge phase.
  • the window accumulation determination unit 28 detects the data width based on the detected values of the leading edge phase and trailing edge phase.
  • the window accumulation determination unit 28 may determine pass / fail of the corresponding pin by comparing the detected data width with the data width reference value 112.
  • the window accumulation determination unit 28 outputs the pin pass / fail determination result to the device window determination unit 84.
  • the device window determination unit 84 acquires determination results for the pins of the device under test 200 corresponding to the test function unit 20, the test function unit 40, and the test function unit 60.
  • the device window determination unit 84 may determine pass / fail of the device under test 200 based on the acquired determination result.
  • FIG. 6 shows a method of determining that the device under test 200 is a non-defective product based on the data width measurement result.
  • the leading edge phase of the data window in the response signal 102 output from the pin 1 is the fifth phase, and the trailing edge phase is the eleventh phase.
  • the leading edge phase at pin 2 is the sixth phase and the trailing edge phase is the eleventh phase.
  • the leading edge phase at pin 3 is the fourth phase and the trailing edge phase is the tenth phase.
  • the data width corresponding to the phase difference between the leading edge phase and the trailing edge phase is 6Ts, 5Ts, and 6Ts, respectively, and all fall within the range of 5Ts to 10Ts indicated by the data width reference value 112.
  • the device window determination unit 84 determines that the device under test 200 is a non-defective product because the data width measurement values of all the pins are within the reference range.
  • FIG. 7 shows a method of determining that the device under test 200 is a defective product based on the measurement result of the data width.
  • the leading edge phase at pin 2 is the sixth phase
  • the trailing edge phase is the tenth phase. Therefore, the data width at the pin 2 is 4Ts and is not within the reference range. Therefore, the device window determination unit 84 determines that the device under test 200 is a defective product.
  • the device window determination unit 84 may output the determination result 116 to the control unit 70.
  • the window accumulation determination unit 28 determines the quality of each pin of the device under test 200 and then outputs the window accumulation determination result 114 to the device window determination unit 84. However, the window accumulation determination unit 28 may output the detected data width value to the device window determination unit 84. The device window determination unit 84 determines whether the device under test 200 is acceptable based on the data width value output by the window accumulation determination unit 28 included in each test function unit and the data width reference value 112 output by the control unit 70. May be determined.
  • the test apparatus 100 detects the data width of the response signal 102 with high accuracy by accumulating the selection data 109 in association with the phases of the plurality of strobe signals included in the plurality of multi-strobe signals 105. be able to. Furthermore, the test apparatus 100 can determine the quality of the device under test 200 in a short time by performing the test of the pins of the device under test 200 in parallel.
  • FIG. 8 shows the relationship between the response signal 102 and the multi-strobe signal 105 according to another embodiment.
  • the second change point at which the logical value of the response signal 102 changes from the expected value 108 is not included in the period in which the multi-strobe generator 82 generates the multi-strobe signal 105. Therefore, the multi-strobe generator 82 changes the logical value of the response signal 102 from the expected value 108 after the first change point at which the logical value of the response signal 102 changes to the expected value 108 in one multi-strobe signal 105.
  • the position of the multi-strobe signal 105 may be adjusted.
  • the multi-strobe generator 82 may adjust the position of the multi-strobe signal 105 to the position indicated by the post-position adjustment strobe signal in FIG.
  • the data width detection unit 25 changes the logical value of the response signal 102 from the expected value 108 after the first change point at which the logical value of the response signal 102 changes to the expected value 108 in one multi-strobe signal 105.
  • the data width may be detected based on the period from the first change point to the end point of the multi-strobe signal 105. For example, when the multi-strobe signal 105 is at the position of the pre-position adjustment strobe signal shown in FIG. 8, the data width detector 25 detects the first change point and the last phase strobe included in the pre-position adjustment strobe signal. The data width may be between the signals.
  • the multi-strobe generation unit 82 changes the logical value of the response signal 102 from the expected value 108 after the first change point at which the logical value of the response signal 102 changes to the expected value 108 in one multi-strobe signal 105.
  • the phase of the multi-strobe signal 105 may be delayed on condition that the data width detected by the data width detection unit 25 falls outside a predetermined allowable range. For example, when the multi-strobe signal 105 is at the position indicated by the pre-position adjustment strobe signal in FIG.
  • the multi-strobe signal 105 may delay the phase of the multi-strobe signal 105 and change the position to the position indicated by the post-position adjustment strobe signal.
  • the multi-strobe generator 82 does not have to change the phase of the multi-strobe signal 105 when the data width detected by the data width detector 25 is within the range of the data width reference value 112.
  • the multi-strobe generation unit 82 may determine whether to change the phase of the multi-strobe signal 105 based on the determination result in the window successive determination unit 26. Further, the multi-strobe generation unit 82 may determine whether to change the phase of the multi-strobe signal 105 based on the control of the control unit 70.
  • FIG. 9 shows the relationship between the response signal 102 and the multi-strobe signal 105 according to another embodiment.
  • the data width detection unit 25 detects the first change point where the logical value of the response signal 102 changes to the expected value 108 before the second change point at which the logical value of the response signal 102 changes from the expected value 108.
  • the data width may be detected based on the period from the start point of the multi-strobe signal 105 to the second change point. For example, when the multi-strobe signal 105 is located at the position indicated by the pre-position adjustment strobe signal in FIG. 9, the data width detection unit 25 performs the second change with the first phase strobe signal included in the pre-position adjustment strobe signal.
  • the data width between points may be the data width.
  • the multi-strobe generation unit 82 changes the logical value of the response signal 102 to the expected value 108 before the second change point at which the logical value of the response signal 102 changes from the expected value 108 in one multi-strobe signal 105.
  • the phase of the multi-strobe signal 105 may be advanced on condition that the data width detected by the data width detection unit 25 falls outside the predetermined allowable range. For example, when the multi-strobe signal 105 is at the position indicated by the pre-position adjustment strobe signal in FIG.
  • the multi-strobe signal 105 may change the position of the multi-strobe signal 105 to the position indicated by the post-position adjustment strobe signal by increasing the phase of the multi-strobe signal 105.
  • the multi-strobe generation unit 82 does not have to change the phase of the multi-strobe signal 105 when the data width detected by the data width detection unit 25 is within the range of the data width reference value 112.
  • FIG. 10 shows the relationship between the response signal 102 and the multi-strobe signal 105 according to another embodiment.
  • the multi-strobe generation unit 82 is a first multi-strobe signal 105 in which the logical value of the response signal 102 changes to the expected value 108 after the second change point at which the logical value of the response signal 102 changes from the expected value 108.
  • the multi-strobe generator 82 may change the phase of the multi-strobe signal 105 until the data width detected by the data width detector 25 falls within a predetermined allowable range.
  • the multi-strobe generator 82 may change the position of the post-position adjustment strobe signal 1 in FIG. 10 by increasing the phase of the multi-strobe signal 105. Further, the multi-strobe generator 82 may change the position of the post-position adjustment strobe signal 2 in FIG. 10 by delaying the phase of the multi-strobe signal 105.
  • FIG. 11 shows a configuration of a test apparatus 100 according to another embodiment.
  • the test apparatus 100 further includes a device jitter determination unit 86.
  • the test function unit 20 further includes a jitter detection unit 29.
  • the jitter detector 29 detects the jitter at the change point of either the first change point or the second change point in each multi-strobe signal 105.
  • the jitter detection unit 29 includes a jitter sequential determination unit 30 that outputs a sequential jitter determination result indicating whether or not the detected jitter is within a predetermined allowable range for each multi-strobe signal 105. Further, the jitter detector 29 determines whether or not the relative phase difference between the slowest phase and the fastest phase among the phases of the change points detected in the plurality of multi-strobe signals 105 is within a predetermined allowable range.
  • the jitter accumulation determination unit 32 outputs a jitter accumulation determination result 120 indicating the above.
  • the control unit 70 outputs the jitter amount reference value 122 to the jitter successive determination unit 30 and the jitter accumulation determination unit 32. Furthermore, the control unit 70 may output an edge selection signal 124 for selecting the polarity of the changing point of the selection data 109 whose jitter amount is to be measured, to the jitter successive determination unit 30 and the jitter accumulation determination unit 32.
  • the test apparatus 100 may test a plurality of pins of the device under test 200 in parallel.
  • the jitter detection unit 29 is provided for each pin of the device under test 200, and the test apparatus 100 includes a device jitter determination unit 86 for determining pass / fail of the device under test 200 based on the determination result in each jitter detection unit 29.
  • the jitter succession determination unit 30 acquires the selection data 109 measured by the selection unit 24 a plurality of times. Based on the selection data 109, the jitter succession determination unit 30 detects the phase range of the multi-strobe signal 105 in which jitter has occurred. When the edge selection signal 124 is “1”, the jitter successive determination unit 30 may measure the jitter amount at the timing when the selection data 109 changes from “1” to “0”. Further, when the edge selection signal 124 is “0”, the jitter succession determination unit 30 may measure the jitter amount at the timing when the selection data 109 changes from “0” to “1”.
  • the jitter successive determination unit 30 sends the jitter accumulation determination result 120 indicating that the measured pin is normal to the control unit 70. Output to.
  • the jitter succession determination unit 30 shows the jitter accumulation determination result indicating that the measured pin is not normal. 120 is output to the control unit 70.
  • the jitter accumulation determination unit 32 accumulates the selection data 109 measured by the selection unit 24 a plurality of times in association with the phases of the plurality of strobe signals included in the multi-strobe signal 105. The jitter accumulation determination unit 32 detects the jitter amount based on the accumulated selection data 109. The jitter accumulation determination unit 32 may determine whether the jitter amount of the corresponding pin is good or bad based on the jitter amount reference value 122 output from the control unit 70.
  • the device jitter determination unit 86 acquires the jitter accumulation determination result 126 at the corresponding pins output by the test function unit 20, the test function unit 40, and the test function unit 60. The device jitter determination unit 86 determines pass / fail of the device under test 200 based on the acquired jitter accumulation determination result 126 at each pin. The device jitter determination unit 86 may notify the control unit 70 of the determination result.
  • FIG. 12 shows a method for detecting the jitter amount.
  • Each signal and selection data 109 in the figure is equal to each signal and selection data 109 shown in FIG.
  • the jitter accumulation determination unit 32 detects the leading and trailing edges of the phase range of the multi-strobe signal 105 in which jitter occurs based on the selection data 109 shown in FIG.
  • the timing of the falling change point at which the selection data 109 changes from “1” to “0” is the fourth phase, the fifth phase, and the second phase for each of the first measurement to the fifth measurement. , Fourth phase, and fifth phase. Therefore, the jitter accumulation determination unit 32 detects that the selection data 109 changes from “1” to “0” in the range from the second phase to the fourth phase. That is, the jitter accumulation determination unit 32 determines that the jitter leading edge phase (J1 in FIG. 12) when the selection data 109 changes from “1” to “0” is the second phase, and the jitter trailing edge phase ( Since J2) in FIG. 12 is the fourth phase, it is detected that the jitter amount is 3Ts.
  • the timing at the rising change point at which the selection data 109 changes from “0” to “1” is the 13th phase, the 15th phase, the 12th phase, the 1st phase for each of the 1st measurement to the 5th measurement.
  • FIG. 13 shows a method of determining that the device under test 200 is a good product based on the measurement result of the jitter amount for each pin.
  • the jitter amount is 3Ts.
  • the amount of jitter at the falling edge is 4Ts.
  • the amount of jitter at the rising edge is 3Ts, 3Ts, and 5Ts in each of pins 1 to 3.
  • the minimum value of the jitter amount reference value 122 is 1 Ts, and the maximum value of the jitter amount reference value 122 is 4 Ts.
  • the edge selection signal 124 output from the control unit 70 to the jitter accumulation determination unit 32 indicates that the falling edge is selected. Therefore, the jitter accumulation determination unit 32 included in the test function unit 20, the test function unit 40, and the test function unit 60 has the jitter amount of the falling edge from the pin 1 to the pin 3 as a value indicated by the jitter amount reference value 122. Compare.
  • the jitter accumulation determining unit 32 determines that the corresponding pin is a non-defective product. .
  • the device jitter determination unit 86 determines that the device under test 200 is a good product based on the jitter accumulation determination result 126 output from the jitter accumulation determination unit 32 included in the test function unit 20, the test function unit 40, and the test function unit 60. Is determined.
  • FIG. 14 shows a method of determining that the device under test 200 is a defective product based on the measurement result of the jitter amount for each pin.
  • the amount of jitter at each pin is equal to the amount of jitter in FIG.
  • the edge selection signal 124 indicates that a rising edge is selected. Therefore, the jitter accumulation determination unit 32 included in the test function unit 20, the test function unit 40, and the test function unit 60 determines the quality of the corresponding pin based on the jitter amount of the rising edge.
  • the jitter accumulation determination unit 32 included in the test function unit 60 connected to the pin 3 determines that the pin 3 is not normal.
  • the device jitter determination unit 86 may determine that the device under test 200 is a defective product based on the jitter accumulation determination result 126 output from the jitter accumulation determination unit 32 included in the test function unit 60.
  • the jitter accumulation determination unit 32 determines the quality of each pin of the device under test 200 and then outputs the jitter accumulation determination result 126 to the device jitter determination unit 86. However, the jitter accumulation determination unit 32 may output the detected data width value to the device jitter determination unit 86.
  • the device jitter determination unit 86 includes a jitter amount value output from the jitter accumulation determination unit 32 included in the test function unit 20, the test function unit 40, and the test function unit 60, and a jitter amount reference value 122 output from the control unit 70.
  • the quality of the device under test 200 may be determined based on the above.
  • the device jitter determination unit 86 may output the determination result 128 to the control unit 70.
  • the test apparatus 100 detects the jitter amount of the response signal 102 with high accuracy by accumulating the selection data 109 in association with the phases of the plurality of strobe signals included in the plurality of multi-strobe signals 105. be able to. Furthermore, the test apparatus 100 can determine the quality of the device under test 200 in a short time by performing the test of the pins of the device under test 200 in parallel.
  • test function units 22 data detection units, 24 selection units, 25 data width detection units, 26 window sequential determination units, 28 window accumulation determination units, 29 jitter detection units, 30 jitter sequential determination units, 32 jitter accumulation determination units 40 test function units, 60 test function units, 70 control units, 80 level comparators, 82 multi-strobe generation units, 83 expected value generation units, 84 device window determination units, 86 device jitter determination units, 100 test devices, 200 devices under test device

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

　予め定められた時間間隔で配置された複数のストローブを含むマルチストローブを、予め定められた試験周期毎に発生するマルチストローブ発生部と、被試験デバイスが出力する応答信号の論理値を、それぞれのストローブに応じて検出するデータ検出部と、データ検出部が出力する論理値の各変化点に基づいて応答信号の論理値が予め定められた期待値と一致する期間を示すデータ幅を検出するデータ幅検出部とを備え、マルチストローブで検出した全ての変化点の情報に基づいて、データ幅を検出する試験装置を提供する。

Description

試験装置および試験方法
　本発明は、試験装置および試験方法に関する。米国において本出願は、米国出願１２／３７０，６０９（出願日：２００９年２月１３日）の継続出願である。
　半導体試験装置として、試験信号に応答して被試験デバイスが出力する応答信号のアイ開口部（以下、データウィンドウと称する）の幅（以下、データ幅と称する）を測定する装置が知られている（例えば、特許文献１参照）。
　特許文献１　ＷＯ２００７／０９１４１３号
　半導体試験装置は、データ幅が所定範囲内であるか否かにより、被試験デバイスの良否を判定する。半導体試験装置は、データ幅の測定に用いるストローブ信号を発生し、ストローブ信号に基づいて応答信号の前縁および後縁をそれぞれ検出する。応答信号の前縁および後縁のタイミング差からデータ幅を測定できる。
　しかし、従来のデータ幅検出法では、応答信号の前縁および後縁を、異なる試験サイクルで検出するので、応答信号のデータ幅を効率よく検出することができない。当該問題は、近年の被試験デバイスのピン数の増加に伴い顕著になっている。
　そこで本明細書に含まれる技術革新（イノベーション）の１つの側面においては、上記の課題を解決することのできる試験装置および試験方法を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
　即ち、本明細書に含まれるイノベーションに関連する一側面による装置の一つの例 (exemplary) によると、予め定められた時間間隔で配置された複数のストローブを含むマルチストローブを、予め定められた試験周期毎に発生するマルチストローブ発生部と、被試験デバイスが出力する応答信号の論理値を、それぞれのストローブに応じて検出するデータ検出部と、データ検出部が出力する論理値の各変化点に基づいて応答信号の論理値が予め定められた期待値と一致する期間を示すデータ幅を検出するデータ幅検出部とを備える試験装置を提供する。
　また、本明細書に含まれるイノベーションに関連する一側面による方法の一つの例 (exemplary) によると、予め定められた時間間隔で配置された複数のストローブを含むマルチストローブを、予め定められた試験周期毎に発生するマルチストローブ発生段階と、被試験デバイスが出力する応答信号の論理値を、それぞれのストローブに応じて検出するデータ検出段階と、データ検出段階で検出した論理値の各変化点に基づいて、応答信号の論理値が予め定められた期待値と一致する期間を示すデータ幅を検出するデータ幅検出段階と、を備える試験方法を提供する。
　なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
本実施形態に係る試験装置１００の構成を示す。 応答信号１０２とマルチストローブ信号１０５との関係を示す。 マルチストローブ信号１０５の期間がデータ幅よりも長くなった場合の、応答信号１０２とマルチストローブ信号１０５との関係を示す。 １つのマルチストローブ信号１０５により応答信号１０２の２つの変化点を検出する場合の、応答信号１０２とマルチストローブ信号１０５との関係を示す。 データの検出および判定方法の詳細を示す。 データ幅の測定結果に基づいて、被試験デバイス２００が良品であると判定する方法を示す。 データ幅の測定結果に基づいて、被試験デバイス２００が不良品であると判定する方法を示す。 他の実施形態に係る、応答信号１０２とマルチストローブ信号１０５との関係を示す。 他の実施形態に係る、応答信号１０２とマルチストローブ信号１０５との関係を示す。 他の実施形態に係る、応答信号１０２とマルチストローブ信号１０５との関係を示す。 他の実施形態に係る試験装置１００の構成を示す。 ジッタ量の検出方法を示す。 ピンごとのジッタ量の測定結果に基づいて、被試験デバイス２００が良品であると判定する方法を示す。 エッジ選択信号１２４が立ち上がりエッジを選択することを示す信号である場合の判定方法を示す。
　以下、発明の実施の形態を通じて本発明の（一）側面を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
　図１は、本実施形態に係る試験装置１００の構成を示す。同図において、試験装置１００は、半導体回路等の被試験デバイス２００を試験する。試験装置１００は、被試験デバイス２００の複数のピンと接続されてよい。試験装置１００は、被試験デバイス２００に対して試験信号１０１を供給する。被試験デバイス２００は、試験信号１０１に応じて、応答信号１０２を出力する。試験信号１０１は、例えば予め定められた論理パターンを有する信号、または、クロック信号等であってよい。
　試験装置１００は、複数の試験機能部（本例では、試験機能部２０、試験機能部４０、試験機能部６０）、制御部７０、レベルコンパレータ８０、マルチストローブ発生部８２、期待値発生部８３、および、デバイスウィンドウ判定部８４を有する。試験機能部２０、試験機能部４０、および、試験機能部６０は、それぞれ、被試験デバイス２００の異なる出力ピンに接続される。試験装置１００は、被試験デバイス２００のピン数に応じた数の試験機能部を有してよい。
　試験機能部２０は、データ検出部２２、選択部２４、および、データ幅検出部２５を有する。データ幅検出部２５は、ウィンドウ遂次判定部２６、および、ウィンドウ蓄積判定部２８を有する。試験機能部４０および試験機能部６０のそれぞれは、試験機能部２０と同一の構成を有してよい。
　レベルコンパレータ８０は、被試験デバイス２００から受信した応答信号１０２の信号レベルを予め定められた閾値と比較する。レベルコンパレータ８０は、比較的に高電圧の閾値ＶＨおよび比較的に低電圧の閾値ＶＬのそれぞれと、応答信号１０２の信号レベルを比較してよい。レベルコンパレータ８０は、応答信号１０２の信号レベルと閾値との比較結果を示す論理データを閾値ごとに生成して、データ検出部２２に出力してよい。
　例えば、レベルコンパレータ８０は、応答信号１０２の信号レベルが閾値ＶＨより大きい場合にパス（論理値０）を示し、閾値ＶＨより小さい場合にフェイル（論理値１）を示す論理信号１０３を出力する。また、レベルコンパレータ８０は、応答信号１０２の信号レベルが閾値ＶＬより小さい場合にパス（論理値０）を示し、閾値ＶＬより大きい場合にフェイル（論理値１）を示す論理信号１０４を出力する。
　試験装置１００は、被試験デバイス２００のそれぞれのピンに対応する複数のレベルコンパレータ８０を有してよい。それぞれのレベルコンパレータ８０は、対応する試験機能部のデータ検出部２２に対して、論理信号１０３および論理信号１０４を出力してよい。
　マルチストローブ発生部８２は、予め定められた時間間隔で配置された複数のストローブ信号を含むマルチストローブ信号１０５を、予め定められた試験周期毎に発生する。例えば、マルチストローブ発生部８２は、等間隔の複数のストローブ信号を含むマルチマルチストローブ信号１０５を発生してよい。
　マルチストローブ発生部８２は、複数のストローブ信号が、応答信号１０２の周期より長い期間に渡って配置されるように、それぞれのマルチストローブ信号１０５を発生してよい。例えば、マルチストローブ信号１０５に含まれる複数のストローブ信号の間隔をストローブ信号の数で乗じた時間が、応答信号１０２の周期より長い時間であってよい。なお、被試験デバイス２００の応答信号１０２の周期が短くなることで、マルチストローブの期間が応答信号１０２の周期より長くなってもよい。より具体的には、応答信号１０２の周期が試験周期の１／２である場合に、マルチストローブ発生部８２は、試験周期の１／２より長く、試験周期より短い期間に渡って、マルチストローブ信号１０５を生成してよい。
　また、マルチストローブ発生部８２は、応答信号１０２の周期が予め定められた時間より短い場合に、応答信号１０２の周期より長い期間に渡って配置されるように、それぞれのマルチストローブ信号１０５を発生してもよい。例えば、マルチストローブ発生部８２は、応答信号１０２の周波数の変化に応じて、マルチストローブ信号１０５が応答信号１０２の周期より長い期間に渡って配置されるか否かを切り換えてもよい。
　期待値発生部８３は、被試験デバイス２００から受信する応答信号１０２の論理値の期待値１０８を、選択部２４に対して出力する。期待値発生部８３は、試験信号１０１に応じた期待値１０８を出力してよい。
　データ検出部２２は、被試験デバイス２００が出力する応答信号１０２の論理値を、それぞれのストローブ信号に応じて検出する。データ検出部２２は、マルチストローブ発生部８２が出力するマルチストローブ信号１０５により論理信号１０３および論理信号１０４をラッチして、それぞれに対応する論理データ１０６および論理データ１０７を生成してよい。データ検出部２２は、論理データ１０６および論理データ１０７を選択部２４に出力する。
　選択部２４は、期待値発生部８３が出力する期待値１０８に基づいて、論理データ１０６および論理データ１０７のいずれかを選択する。選択部２４は、選択したいずれかの論理データを、選択データ１０９としてデータ幅検出部２５に出力する。
　例えば、期待値１０８が「１」の場合には、選択部２４は、高電圧の閾値ＶＨに対応する論理データ１０６を選択してよい。期待値１０８が「０」の場合には、選択部２４は、低電圧の閾値ＶＬに対応する論理データ１０７を選択してよい。選択データ１０９が「０」の場合には、応答信号１０２の論理値が期待値１０８と一致する「パス」状態であり、選択データ１０９が「１」の場合には、応答信号１０２の論理値が期待値１０８と一致しない「フェイル」状態であることを示す。
　データ幅検出部２５は、データ検出部２２が出力する論理値の各変化点に基づいて、応答信号１０２の論理値が予め定められた期待値１０８と一致する期間を示すデータ幅を検出する。データ幅検出部２５は、１つのマルチストローブ信号１０５で検出した全ての変化点に基づいて、当該マルチストローブ信号の期間において応答信号１０２の論理値が予め定められた期待値１０８と一致する期間を示すデータ幅を検出してよい。データ幅検出部２５は、選択部２４が出力する選択データ１０９の各変化点に基づいて、データ幅を検出してよい。
　データ幅検出部２５は、１つのマルチストローブ信号１０５において、応答信号１０２の論理値が期待値１０８に変化する第１変化点と、応答信号１０２の論理値が期待値１０８から変化する第２変化点とを検出した場合に、第１変化点および第２変化点の各位置に基づいて、データ幅を検出する。例えば、データ幅検出部２５は、選択部２４から受信した選択データ１０９が「１」から「０」に変化する第１変化点と、「０」から「１」に変化する第２変化点の位置とに基づいて、データ幅を検出してよい。
　より具体的には、データ幅検出部２５は、１つのマルチストローブ信号１０５において、応答信号１０２の論理値が期待値１０８に変化する第１変化点の後に、応答信号１０２の論理値が期待値１０８から変化する第２変化点を検出した場合に、第１変化点および第２変化点の相対位置差に基づいて、データ幅を検出してよい。例えば、データ幅検出部２５は、カウンタにより第１変化点および第２変化点の相対位相差を検出することにより、データ幅を検出してよい。
　ウィンドウ遂次判定部２６は、１つのマルチストローブ信号１０５毎に、検出したデータ幅が予め定められた許容範囲内か否かを示すウィンドウ逐次判定結果１１０を制御部７０に出力する。具体的には、ウィンドウ遂次判定部２６は、選択部２４から受信した選択データ１０９が「１」から「０」に変化する第１変化点、および、「０」から「１」に変化する第２変化点に基づいて、応答信号１０２のデータ幅を検出する。ウィンドウ遂次判定部２６は、制御部７０が出力するデータ幅基準値１１２に基づいて、応答信号１０２のデータ幅が許容範囲内か否かを判定してよい。
　ウィンドウ蓄積判定部２８は、複数のマルチストローブ信号１０５において検出された、それぞれの第１変化点のうち最も位相の遅いものと、それぞれの第２変化点のうち最も位相の早いものとの相対位相差が、予め定められた許容範囲内か否かを示すウィンドウ蓄積判定結果１１４を出力する。ウィンドウ蓄積判定部２８は、選択部２４から受信した選択データ１０９を、複数のマルチストローブ信号１０５が含む、位相の異なる複数のストローブ信号のそれぞれに関連づけて蓄積してよい。また、ウィンドウ蓄積判定部２８は、蓄積した比較結果に基づいて、第１変化点のうち最も位相の遅い変化点の位相と、第２変化点のうち最も位相の早い変化点の位相とを検出してよい。
　ウィンドウ蓄積判定部２８は、位相の異なるマルチストローブ信号１０５のそれぞれに対して、異なるアドレスのメモリに選択データ１０９を蓄積してよい。また、ウィンドウ蓄積判定部２８は、制御部７０が出力するデータ幅基準値１１２に基づいて、応答信号１０２のデータ幅が許容範囲内か否かを判定してよい。
　試験装置１００は、被試験デバイス２００の複数のピンを並行して試験してよい。デバイスウィンドウ判定部８４は、それぞれの試験機能部が有するデータ幅検出部２５における判定結果に基づいて、被試験デバイス２００の良否を判定する。具体的には、デバイスウィンドウ判定部８４は、試験機能部２０、試験機能部４０、および、試験機能部６０が有するそれぞれのウィンドウ蓄積判定部２８から、それぞれのピンに対するウィンドウ蓄積判定結果１１４を取得する。
　デバイスウィンドウ判定部８４は、試験機能部２０、試験機能部４０、又は、試験機能部６０のいずれかが出力する判定結果が、データ幅基準値１１２の範囲外であることを示す場合には、被試験デバイス２００が不良であると判定してよい。デバイスウィンドウ判定部８４は、判定結果を制御部７０に通知してよい。
　図２は、応答信号１０２のデータ幅を検出する方法の一例を示す。本例の検出方法は、応答信号１０２の立ち上がり変化点（前縁）および立ち下がり変化点（後縁）をそれぞれ別個のマルチストローブを用いて検出する。同図における応答信号１０２の周波数は１Ｇｂｐｓであり、応答信号１０２の１周期に相当するデータ幅は１０００ｐｓである。これに対して、マルチストローブ発生部８２は、応答信号１０２の立ち上がり変化点周辺、および、応答信号１０２の立ち下がり変化点周辺において、それぞれ６００ｐｓの期間に渡ってマルチストローブ信号１０５を出力する。
　マルチストローブ発生部８２は、応答信号１０２の立ち上がり変化点を検出する場合に、応答信号１０２が立ち上がると予想されるタイミングより早いタイミングにおいて、マルチストローブ信号１０５の出力を開始してよい。また、マルチストローブ発生部８２は、応答信号１０２の立ち下がりタイミングを検出する場合には、応答信号１０２が立ち下がると予想されるタイミングより早いタイミングにおいて、マルチストローブ信号１０５の出力を開始してよい。
　図３は、応答信号１０２の周波数が高くなり、マルチストローブ発生部８２が発生するマルチストローブ信号１０５の出力期間がデータ幅よりも長くなった場合の、応答信号１０２とマルチストローブ信号１０５との関係を示す。図２の場合と同様に、マルチストローブ発生部８２は、応答信号１０２の立ち上がり変化点を検出する場合に、応答信号１０２の立ち上がりタイミングの手前から６００ｐｓに渡ってマルチストローブ信号１０５を出力する。また、マルチストローブ発生部８２は、応答信号１０２の立ち下がり変化点を検出する場合に、応答信号１０２の立ち下がりタイミングの手前から６００ｐｓに渡ってマルチストローブ信号１０５を出力する。
　ところが、図３においては応答信号１０２の周波数が図２における応答信号１０２の周波数よりも高くなっているので、マルチストローブ発生部８２は、応答信号１０２のデータ幅よりも長い期間に渡ってマルチストローブ信号１０５を出力する。その結果、１つのマルチストローブ信号１０５の期間内に、応答信号１０２の立ち上がり変化点および立ち下がり変化点の双方が含まれる場合がある。このとき、図２において説明したように、２つの変化点の検出に、それぞれ異なる複数のマルチストローブ信号１０５を用いると、同等の測定を２回実施することになり、試験の効率が低下してしまう。そこで、試験装置１００は、１つのマルチストローブ信号１０５の期間内に２つの変化点が含まれる場合には、１つのマルチストローブ信号１０５を用いて、応答信号１０２の２つの変化点を検出することが好ましい。
　図４は、１つのマルチストローブ信号１０５により応答信号１０２の２つの変化点を検出する場合の、応答信号１０２とマルチストローブ信号１０５との関係を示す。マルチストローブ発生部８２は、応答信号１０２の第１のデータ変化点の手前からマルチストローブ信号１０５の出力を開始すると共に、応答信号１０２の第２のデータ変化点の後までマルチストローブ信号１０５の出力を継続する。試験装置１００は、１つのマルチストローブ信号１０５を用いて応答信号１０２の２つの変化点を検出することにより、データ幅の測定時間を短縮することができる。
　図５は、データ幅の検出方法の詳細を示す。被試験デバイス２００が出力する応答信号１０２は、試験装置１００が被試験デバイス２００に対して出力する試験信号１０１に応答して値が変化する。ただし、ノイズ等の影響により応答信号１０２の変化点にはジッタが生じる。試験装置１００は、ジッタが生じない期間に相当するデータウィンドウのデータ幅を検出した上で、データ幅の長さに基づいて、被試験デバイス２００の良否を判定してよい。
　本実施形態においては、データ幅の測定に用いるマルチストローブ信号１０５は、それぞれ位相の異なる１６のストローブ信号を有する。マルチストローブ発生部８２は、応答信号１０２の第１変化点の手前のタイミングにおいて、第１位相のストローブ信号を出力する。マルチストローブ発生部８２は、第１位相のストローブ信号に続いて、一定間隔で順次複数のストローブ信号を生成する。マルチストローブ発生部８２は、第１６位相のストローブ信号を、応答信号１０２の値が変化する第２のタイミングの後に生成する。
　選択部２４は、期待値１０８の値に基づいて、論理データ１０６および論理データ１０７のうちの一方を選択して、選択データ１０９をデータ幅検出部２５に出力する。レベルコンパレータ８０の出力値が期待値１０８と一致している場合には、選択データ１０９はパス（論理値０）を示し、レベルコンパレータ８０の出力値が期待値１０８と一致していない場合には、選択データ１０９はフェイル（論理値１）を示す。
　例えば、図５における１回目の測定において、マルチストローブ信号１０５の第１位相から第３位相においては、応答信号１０２の論理値が期待値１０８と一致していないので、選択部２４は「１」を出力する。マルチストローブ信号１０５の第４位相から第１２位相においては、応答信号１０２の論理値が期待値１０８と一致しているので、選択部２４は「０」を出力する。同様に、選択部２４は、マルチストローブ信号１０５の第１３位相から第１６位相においては、「１」を出力する。
　ウィンドウ遂次判定部２６は、選択部２４が出力する選択データ１０９を取得する。ウィンドウ遂次判定部２６は、第４位相において選択データ１０９が「１」から「０」に変化すると共に、第１３位相において選択データ１０９が「０」から「１」に変化することを検出する。その結果、ウィンドウ遂次判定部２６は、データ幅がストローブ間隔Ｔｓの９倍９Ｔｓに相当する長さであることを検出する。
　ウィンドウ遂次判定部２６は、制御部７０からデータ幅基準値１１２を受信する。ウィンドウ遂次判定部２６は、検出したデータ幅の値をデータ幅基準値１１２と比較して、被試験デバイス２００の対応するピンの良否を判定する。例えば、データ幅基準値１１２が、「５Ｔｓ以上１０Ｔｓ以下」を示す場合には、マルチストローブ信号１０５の９Ｔｓに相当する長さは、データ幅基準値１１２が示す条件を満たす。そこで、この場合には、ウィンドウ遂次判定部２６は、被試験デバイス２００の対応するピンが正常であると判定して、判定結果を制御部７０に対して出力してよい。
　試験装置１００は、複数のマルチストローブ信号１０５を用いて、応答信号１０２の測定を複数回実施することにより、測定精度を向上することができる。被試験デバイス２００が応答信号１０２を出力するタイミングは変動するので、選択部２４が出力する選択データ１０９は、測定ごとに変動する。例えば、図５における２回目の測定においては、選択部２４は、第５位相から第１４位相の間において、選択データ１０９として「０」を出力する。３回目の測定においては、選択部２４は、第２位相から第１１位相の間において「０」を出力する。
　ウィンドウ蓄積判定部２８は、複数のマルチストローブ信号１０５の発生期間において、選択部２４が出力する選択データ１０９を、マルチストローブ信号１０５が含むストローブ信号のそれぞれの位相に対応づけて記憶してよい。さらに、ウィンドウ蓄積判定部２８は、選択部２４が出力する選択データ１０９に基づいて、データウィンドウの前縁位相および後縁位相を検出してよい。
　ウィンドウ蓄積判定部２８は、データウィンドウの前縁位相を検出する場合には、複数回の測定結果のうち、選択部２４が出力する選択データ１０９が「１」から「０」に変化した位相のうち、最も遅い位相を選択する。例えば、図５においては、２回目および５回目の測定において選択データ１０９が「１」から「０」に変化した第５位相が、最も遅い位相である。そこで、ウィンドウ蓄積判定部２８は、前縁位相を第５位相であると検出する。
　同様に、ウィンドウ蓄積判定部２８は、データウィンドウの後縁位相を検出する場合には、複数回の測定結果のうち、選択部２４が出力する選択データ１０９が「０」から「１」に変化した位相のうち、最も早い位相を選択する。例えば、図５においては、３回目の測定において選択データ１０９が「０」から「１」に変化した第１２位相が、最も遅い位相である。そこで、ウィンドウ蓄積判定部２８は、選択データ１０９が「０」から「１」に変化した位相の一つ手前の位相である第１１位相を、後縁位相であると検出する。
　ウィンドウ蓄積判定部２８は、検出した前縁位相および後縁位相の値に基づいて、データ幅を検出する。ウィンドウ蓄積判定部２８は、検出したデータ幅をデータ幅基準値１１２と比較することにより、対応するピンの良否を判定してよい。
　ウィンドウ蓄積判定部２８は、ピンの良否判定結果をデバイスウィンドウ判定部８４に対して出力する。デバイスウィンドウ判定部８４は、試験機能部２０、試験機能部４０、および、試験機能部６０から、それぞれに対応する被試験デバイス２００のピンに対する判定結果を取得する。デバイスウィンドウ判定部８４は、取得した判定結果に基づいて、被試験デバイス２００の良否を判定してよい。
　図６は、データ幅の測定結果に基づいて、被試験デバイス２００が良品であると判定する方法を示す。ピン１が出力する応答信号１０２におけるデータウィンドウの前縁位相は第５位相であり、後縁位相は第１１位相である。ピン２における前縁位相は第６位相であり、後縁位相は第１１位相である。ピン３における前縁位相は第４位相であり、後縁位相は第１０位相である。
　前縁位相と後縁位相との位相差に相当するデータ幅は、それぞれ、６Ｔｓ、５Ｔｓ、および、６Ｔｓであり、全てデータ幅基準値１１２が示す５Ｔｓから１０Ｔｓの範囲内に収まっている。デバイスウィンドウ判定部８４は、全てのピンのデータ幅測定値が基準範囲内に収まっているので、被試験デバイス２００を良品であると判定する。
　図７は、データ幅の測定結果に基づいて、被試験デバイス２００が不良品であると判定する方法を示す。同図においては、ピン２における前縁位相は第６位相であり、後縁位相は第１０位相である。従って、ピン２におけるデータ幅は４Ｔｓとなり、基準範囲内に収まっていない。そこで、デバイスウィンドウ判定部８４は、被試験デバイス２００を不良品であると判定する。デバイスウィンドウ判定部８４は、判定結果１１６を制御部７０に出力してよい。
　以上の説明においては、ウィンドウ蓄積判定部２８は、被試験デバイス２００のそれぞれのピンの良否を判定した上で、ウィンドウ蓄積判定結果１１４をデバイスウィンドウ判定部８４に出力した。しかし、ウィンドウ蓄積判定部２８は、検出したデータ幅の値をデバイスウィンドウ判定部８４に出力してもよい。デバイスウィンドウ判定部８４は、それぞれの試験機能部が有するウィンドウ蓄積判定部２８が出力するデータ幅の値と、制御部７０が出力するデータ幅基準値１１２とに基づいて、被試験デバイス２００の良否を判定してもよい。
　以上のように、試験装置１００は、複数のマルチストローブ信号１０５に含まれる複数のストローブ信号の位相に対応づけて選択データ１０９を蓄積することにより、応答信号１０２のデータ幅を高精度で検出することができる。さらに、試験装置１００は、被試験デバイス２００のピンの試験を並行して実施することにより、短時間で被試験デバイス２００の良否を判定できる。
　図８は、他の実施形態に係る、応答信号１０２とマルチストローブ信号１０５との関係を示す。図８においては、マルチストローブ発生部８２がマルチストローブ信号１０５を発生する期間内に、応答信号１０２の論理値が期待値１０８から変化する第２変化点が含まれない。そこで、マルチストローブ発生部８２は、１つのマルチストローブ信号１０５において、応答信号１０２の論理値が期待値１０８に変化する第１変化点の後に、応答信号１０２の論理値が期待値１０８から変化する第２変化点を検出しない場合に、応答信号１０２の論理値が期待値１０８に変化する第１変化点の後に、応答信号１０２の論理値が期待値１０８から変化する第２変化点が検出されるまで、マルチストローブ信号１０５の位置を調整してもよい。例えば、マルチストローブ発生部８２は、図８の位置調整後ストローブ信号が示す位置に、マルチストローブ信号１０５の位置を調整してよい。
　さらに、データ幅検出部２５は、１つのマルチストローブ信号１０５において、応答信号１０２の論理値が期待値１０８に変化する第１変化点の後に、応答信号１０２の論理値が期待値１０８から変化する第２変化点を検出しない場合に、第１変化点からマルチストローブ信号１０５の終点までの期間に基づいてデータ幅を検出してよい。例えば、マルチストローブ信号１０５が、図８に示す位置調整前ストローブ信号の位置にある場合には、データ幅検出部２５は、第１変化点と、位置調整前ストローブ信号が含む最後の位相のストローブ信号との間をデータ幅であるとしてよい。
　また、マルチストローブ発生部８２は、１つのマルチストローブ信号１０５において、応答信号１０２の論理値が期待値１０８に変化する第１変化点の後に、応答信号１０２の論理値が期待値１０８から変化する第２変化点を検出しない場合に、データ幅検出部２５が検出したデータ幅が予め定められた許容範囲外となることを条件に、マルチストローブ信号１０５の位相を遅くしてよい。例えば、マルチストローブ信号１０５が、図８の位置調整前ストローブ信号が示す位置にある場合において、データ幅検出部２５が検出したデータ幅がデータ幅基準値１１２の範囲内にない場合には、マルチストローブ発生部８２は、マルチストローブ信号１０５の位相を遅くして、位置調整後ストローブ信号が示す位置に変更してよい。
　マルチストローブ発生部８２は、データ幅検出部２５が検出したデータ幅がデータ幅基準値１１２の範囲内にある場合には、マルチストローブ信号１０５の位相を変更しなくてよい。マルチストローブ発生部８２は、ウィンドウ遂次判定部２６における判定結果に基づいて、マルチストローブ信号１０５の位相を変更するか否かを判断してよい。また、マルチストローブ発生部８２は、制御部７０の制御に基づいて、マルチストローブ信号１０５の位相を変更するか否かを判断してよい。
　図９は、他の実施形態に係る、応答信号１０２とマルチストローブ信号１０５との関係を示す。データ幅検出部２５は、１つのマルチストローブ信号１０５において、応答信号１０２の論理値が期待値１０８から変化する第２変化点の前に、応答信号１０２の論理値が期待値１０８に変化する第１変化点を検出しない場合に、マルチストローブ信号１０５の始点から第２変化点までの期間に基づいてデータ幅を検出してよい。例えば、マルチストローブ信号１０５が、図９の位置調整前ストローブ信号に示す位置にある場合には、データ幅検出部２５は、位置調整前ストローブ信号が含む最初の位相のストローブ信号と、第２変化点との間をデータ幅であるとしてよい。
　また、マルチストローブ発生部８２は、１つのマルチストローブ信号１０５において、応答信号１０２の論理値が期待値１０８から変化する第２変化点の前に、応答信号１０２の論理値が期待値１０８に変化する第１変化点を検出しない場合に、データ幅検出部２５が検出したデータ幅が予め定められた許容範囲外となることを条件に、マルチストローブ信号１０５の位相を早くしてよい。例えば、マルチストローブ信号１０５が、図９の位置調整前ストローブ信号が示す位置にある場合において、データ幅検出部２５が検出したデータ幅がデータ幅基準値１１２の範囲内にない場合には、マルチストローブ発生部８２は、マルチストローブ信号１０５の位相を早くして、位置調整後ストローブ信号が示す位置に変更してよい。マルチストローブ発生部８２は、データ幅検出部２５が検出したデータ幅がデータ幅基準値１１２の範囲内にある場合には、マルチストローブ信号１０５の位相を変更しなくてよい。
　図１０は、他の実施形態に係る、応答信号１０２とマルチストローブ信号１０５との関係を示す。マルチストローブ発生部８２は、１つのマルチストローブ信号１０５において、応答信号１０２の論理値が期待値１０８から変化する第２変化点の後に、応答信号１０２の論理値が期待値１０８に変化する第１変化点を検出する場合が生じ得る。この場合には、マルチストローブ発生部８２は、データ幅検出部２５が検出したデータ幅が予め定められた許容範囲内になるまで、マルチストローブ信号１０５の位相を変化させてよい。マルチストローブ発生部８２は、マルチストローブ信号１０５の位相を早くすることにより、図１０の位置調整後ストローブ信号１の位置に変化させてよい。また、マルチストローブ発生部８２は、マルチストローブ信号１０５の位相を遅くすることにより、図１０の位置調整後ストローブ信号２の位置に変化させてよい。
　図１１は、他の実施形態に係る試験装置１００の構成を示す。同図において、試験装置１００は、さらにデバイスジッタ判定部８６を備える。また、試験機能部２０は、さらにジッタ検出部２９を有する。ジッタ検出部２９は、それぞれのマルチストローブ信号１０５において、第１変化点または第２変化点のいずれかの変化点のジッタを検出する。
　ジッタ検出部２９は、１つのマルチストローブ信号１０５毎に、検出したジッタが予め定められた許容範囲内か否かを示すジッタ逐次判定結果を出力するジッタ遂次判定部３０を有する。また、ジッタ検出部２９は、複数のマルチストローブ信号１０５において検出された変化点の位相のうち、最も遅い位相と、最も早い位相との相対位相差が、予め定められた許容範囲内か否かを示すジッタ蓄積判定結果１２０を出力するジッタ蓄積判定部３２を有する。制御部７０は、ジッタ遂次判定部３０、および、ジッタ蓄積判定部３２に対して、ジッタ量基準値１２２を出力する。さらに、制御部７０は、ジッタ量を測定すべき選択データ１０９の変化点の極性を選択するエッジ選択信号１２４を、ジッタ遂次判定部３０およびジッタ蓄積判定部３２に対して出力してよい。
　試験装置１００は、被試験デバイス２００の複数のピンを並行して試験してよい。ジッタ検出部２９は、被試験デバイス２００のピン毎に設けられ、試験装置１００は、それぞれのジッタ検出部２９における判定結果に基づいて、被試験デバイス２００の良否を判定するデバイスジッタ判定部８６を有してよい。つまり、試験機能部４０および試験機能部６０は、試験機能部２０と同様に、ジッタ検出部２９を有してよく、デバイスジッタ判定部８６は、試験機能部２０、試験機能部４０、および、試験機能部６０が出力する判定結果に基づいて、被試験デバイス２００の良否を判定してよい。
　ジッタ遂次判定部３０は、選択部２４が複数回に渡って測定した選択データ１０９を取得する。ジッタ遂次判定部３０は、選択データ１０９に基づいて、ジッタが生じているマルチストローブ信号１０５の位相範囲を検出する。ジッタ遂次判定部３０は、エッジ選択信号１２４が「１」の場合には、選択データ１０９が「１」から「０」に変化するタイミングにおけるジッタ量を測定してよい。また、ジッタ遂次判定部３０は、エッジ選択信号１２４が「０」の場合には、選択データ１０９が「０」から「１」に変化するタイミングにおけるジッタ量を測定してよい。
　ジッタ遂次判定部３０は、測定したジッタ量がジッタ量基準値１２２に示される範囲内に収まっている場合には、測定したピンが正常であることを示すジッタ蓄積判定結果１２０を制御部７０に出力する。これに対して、ジッタ遂次判定部３０は、測定したジッタ量が、ジッタ量基準値１２２に示される範囲内に収まっていない場合には、測定したピンが正常でないことを示すジッタ蓄積判定結果１２０を制御部７０に出力する。
　ジッタ蓄積判定部３２は、選択部２４が複数回に渡って測定した選択データ１０９を、マルチストローブ信号１０５が含む複数のストローブ信号の位相に関連づけて蓄積する。ジッタ蓄積判定部３２は、蓄積した選択データ１０９に基づいてジッタ量を検出する。ジッタ蓄積判定部３２は、制御部７０が出力するジッタ量基準値１２２に基づいて、対応するピンのジッタ量の良否を判定してよい。
　デバイスジッタ判定部８６は、試験機能部２０、試験機能部４０、および、試験機能部６０が出力する、それぞれに対応するピンにおけるジッタ蓄積判定結果１２６を取得する。デバイスジッタ判定部８６は、取得したぞれぞれのピンにおけるジッタ蓄積判定結果１２６に基づいて、被試験デバイス２００の良否を判定する。デバイスジッタ判定部８６は、判定結果を制御部７０に通知してよい。
　図１２は、ジッタ量の検出方法を示す。図中の各信号および選択データ１０９は、図５に示した各信号および選択データ１０９に等しい。ジッタ蓄積判定部３２は、図１２に示す選択データ１０９に基づいて、ジッタが発生するマルチストローブ信号１０５の位相範囲の前縁および後縁を検出する。
　図１２において、選択データ１０９が「１」から「０」に変化する立ち下り変化点のタイミングは、１回目の測定から５回目の測定のそれぞれについて、第４位相、第５位相、第２位相、第４位相、および、第５位相である。そこで、ジッタ蓄積判定部３２は、第２位相から第４位相の範囲において選択データ１０９が「１」から「０」に変化することを検出する。つまり、ジッタ蓄積判定部３２は、選択データ１０９が「１」から「０」に変化する場合のジッタの前縁位相（図１２内のＪ１）が第２位相であり、ジッタの後縁位相（図１２内のＪ２）が第４位相なので、ジッタ量が３Ｔｓであることを検出する。
　同様に、選択データ１０９が「０」から「１」に変化する立ち上がり変化点におけるタイミングは、１回目の測定から５回目の測定のそれぞれについて、第１３位相、第１５位相、第１２位相、第１５位相、および、第１４位相である。そこで、ジッタ蓄積判定部３２は、第１２位相から第１５位相の範囲において選択データ１０９の「１」から「０」に変化することを検出する。つまり、ジッタ蓄積判定部３２は、選択データ１０９が「０」から「１」に変化する場合のジッタの前縁位相（図１２内のＪ３）が第１２位相であり、ジッタの後縁位相（図１２内のＪ４）が第１５位相なので、ジッタ量が３Ｔｓであることを検出する。
　図１３は、ピンごとのジッタ量の測定結果に基づいて、被試験デバイス２００が良品であると判定する方法を示す。ピン１においては、立ち下がりエッジにおけるジッタの前縁位相Ｊ１および後縁位相Ｊ２が、それぞれ第２位相および第４位相であるので、ジッタ量は３Ｔｓである。同様に、ピン２およびピン３においては、立ち下がりエッジにおけるジッタ量は、それぞれ４Ｔｓである。これに対して、立ち上がりエッジにおけるジッタ量は、ピン１からピン３のそれぞれにおいて、３Ｔｓ、３Ｔｓ、および、５Ｔｓである。
　図１３においては、ジッタ量基準値１２２の最小値は１Ｔｓであり、ジッタ量基準値１２２の最大値は４Ｔｓである。また、制御部７０がジッタ蓄積判定部３２に対して出力するエッジ選択信号１２４は、立ち下がりエッジを選択することを示している。そこで、試験機能部２０、試験機能部４０、および、試験機能部６０が有するジッタ蓄積判定部３２は、ピン１からピン３における立ち下りエッジのジッタ量を、ジッタ量基準値１２２が示す値と比較する。
　図１３においては、ピン１からピン３における立ち下がりエッジのジッタ量が、ジッタ量基準値１２２の範囲内に収まっているので、ジッタ蓄積判定部３２は、対応するピンは良品であると判定する。デバイスジッタ判定部８６は、試験機能部２０、試験機能部４０、および、試験機能部６０が有するジッタ蓄積判定部３２が出力するジッタ蓄積判定結果１２６に基づいて、被試験デバイス２００が良品であると判定する。
　図１４は、ピンごとのジッタ量の測定結果に基づいて、被試験デバイス２００が不良品であると判定する方法を示す。同図において、それぞれのピンにおけるジッタ量は、図１３におけるジッタ量と等しい。しかし、エッジ選択信号１２４が立ち上がりエッジを選択することを示している点で、図１３の場合と異なる。そこで、試験機能部２０、試験機能部４０、および、試験機能部６０が有するジッタ蓄積判定部３２は、立ち上がりエッジのジッタ量に基づいて対応するピンの良否を判定する。
　立ち上がりエッジにおいては、ピン３の出力データのジッタ量が５Ｔｓであり、基準ジッタ量の最大値である４Ｔｓを上回っている。従って、ピン３に接続される試験機能部６０が有するジッタ蓄積判定部３２は、ピン３が正常でないと判断する。デバイスジッタ判定部８６は、試験機能部６０が有するジッタ蓄積判定部３２が出力するジッタ蓄積判定結果１２６に基づいて、被試験デバイス２００が不良品であると判定してよい。
　以上の説明においては、ジッタ蓄積判定部３２は、被試験デバイス２００のそれぞれのピンの良否を判定した上で、ジッタ蓄積判定結果１２６をデバイスジッタ判定部８６に出力した。しかし、ジッタ蓄積判定部３２は、検出したデータ幅の値をデバイスジッタ判定部８６に出力してもよい。デバイスジッタ判定部８６は、試験機能部２０、試験機能部４０、および、試験機能部６０が有するジッタ蓄積判定部３２が出力するジッタ量の値と、制御部７０が出力するジッタ量基準値１２２とに基づいて、被試験デバイス２００の良否を判定してもよい。デバイスジッタ判定部８６は、判定結果１２８を制御部７０に出力してよい。
　以上のように、試験装置１００は、複数のマルチストローブ信号１０５に含まれる複数のストローブ信号の位相に対応づけて選択データ１０９を蓄積することにより、応答信号１０２のジッタ量を高精度で検出することができる。さらに、試験装置１００は、被試験デバイス２００のピンの試験を並行して実施することにより、短時間で被試験デバイス２００の良否を判定できる。
　以上、本発明の一側面を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることができる。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
　請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
　上記説明から明らかなように、本発明の実施形態によれば、データ幅、または、ジッタ量の試験時間を短縮する試験装置および試験方法を実現することができる。
２０　試験機能部、２２　データ検出部、２４　選択部、２５　データ幅検出部、２６　ウィンドウ遂次判定部、２８　ウィンドウ蓄積判定部、２９　ジッタ検出部、３０　ジッタ遂次判定部、３２　ジッタ蓄積判定部、４０　試験機能部、６０　試験機能部、７０　制御部、８０　レベルコンパレータ、８２　マルチストローブ発生部、８３　期待値発生部、８４　デバイスウィンドウ判定部、８６　デバイスジッタ判定部、１００　試験装置、２００　被試験デバイス

Claims (15)

  1. 　被試験デバイスを試験する試験装置であって、
    　予め定められた時間間隔で配置された複数のストローブを含むマルチストローブを、予め定められた試験周期毎に発生するマルチストローブ発生部と、
    　前記被試験デバイスが出力する応答信号の論理値を、それぞれの前記ストローブに応じて検出するデータ検出部と、
    　前記データ検出部が出力する論理値の各変化点に基づいて、前記応答信号の論理値が予め定められた期待値と一致する期間を示すデータ幅を検出するデータ幅検出部と
    　を備える試験装置。
  2. 　前記マルチストローブ発生部は、複数の前記ストローブが、前記応答信号の周期より長い期間に渡って配置されるように、それぞれの前記マルチストローブを発生する
    　請求項１に記載の試験装置。
  3. 　前記データ幅検出部は、１つの前記マルチストローブにおいて、前記応答信号の論理値が前記期待値に変化する第１変化点と、前記応答信号の論理値が前記期待値から変化する第２変化点とを検出した場合に、前記第１変化点および前記第２変化点の各位置に基づいて、前記データ幅を検出する
    　請求項１または２に記載の試験装置。
  4. 　前記データ幅検出部は、１つの前記マルチストローブにおいて、前記応答信号の論理値が前記期待値に変化する第１変化点の後に、前記応答信号の論理値が前記期待値から変化する第２変化点を検出した場合に、前記第１変化点および前記第２変化点の相対位置差に基づいて、前記データ幅を検出する
    　請求項１から３のいずれか一項に記載の試験装置。
  5. 　前記マルチストローブ発生部は、１つの前記マルチストローブにおいて、前記応答信号の論理値が前記期待値に変化する第１変化点の後に、前記応答信号の論理値が前記期待値から変化する第２変化点を検出しない場合に、前記応答信号の論理値が前記期待値に変化する第１変化点の後に、前記応答信号の論理値が前記期待値から変化する第２変化点が検出されるまで、前記マルチストローブの位置を調整する
    　請求項１から４のいずれか一項に記載の試験装置。
  6. 　前記データ幅検出部は、１つの前記マルチストローブにおいて、前記応答信号の論理値が前記期待値から変化する第２変化点の前に、前記応答信号の論理値が前記期待値に変化する第１変化点を検出しない場合に、前記マルチストローブの始点から前記第２変化点までの期間に基づいて前記データ幅を検出する
    　請求項１から４のいずれか一項に記載の試験装置。
  7. 　前記データ幅検出部は、１つの前記マルチストローブにおいて、前記応答信号の論理値が前記期待値に変化する第１変化点の後に、前記応答信号の論理値が前記期待値から変化する第２変化点を検出しない場合に、前記第１変化点から前記マルチストローブの終点までの期間に基づいて前記データ幅を検出する
    　請求項６に記載の試験装置。
  8. 　前記マルチストローブ発生部は、１つの前記マルチストローブにおいて、前記応答信号の論理値が前記期待値から変化する第２変化点の前に、前記応答信号の論理値が前記期待値に変化する第１変化点を検出しない場合に、前記データ幅検出部が検出した前記データ幅が予め定められた許容範囲外となることを条件に、前記マルチストローブの位相を早くする
    　請求項６に記載の試験装置。
  9. 　前記マルチストローブ発生部は、１つの前記マルチストローブにおいて、前記応答信号の論理値が前記期待値に変化する第１変化点の後に、前記応答信号の論理値が前記期待値から変化する第２変化点を検出しない場合に、前記データ幅検出部が検出した前記データ幅が予め定められた許容範囲外となることを条件に、前記マルチストローブの位相を遅くする
    　請求項７に記載の試験装置。
  10. 　前記データ幅検出部は、
    　１つの前記マルチストローブ毎に、検出した前記データ幅が予め定められた許容範囲内か否かを示すウィンドウ逐次判定結果を出力するウィンドウ逐次判定部と、
    　複数の前記マルチストローブにおいて検出された、それぞれの前記第１変化点のうち最も位相の遅いものと、それぞれの前記第２変化点のうち最も位相の早いものとの相対位相差が、予め定められた許容範囲内か否かを示すウィンドウ蓄積判定結果を出力するウィンドウ蓄積判定部と
    　を有する請求項３から９のいずれか一項に記載の試験装置。
  11. 　前記試験装置は、前記被試験デバイスの複数のピンを並行して試験し、
    　前記データ幅検出部は、前記被試験デバイスのピン毎に設けられ、
    　前記試験装置は、それぞれの前記データ幅検出部における判定結果に基づいて、前記被試験デバイスの良否を判定するデバイスウィンドウ判定部を更に備える
    　請求項１から１０のいずれか一項に記載の試験装置。
  12. 　それぞれの前記マルチストローブにおいて、前記第１変化点または前記第２変化点のいずれかの変化点のジッタを検出するジッタ検出部を更に備える
    　請求項３に記載の試験装置。
  13. 　前記ジッタ検出部は、
    　１つの前記マルチストローブ毎に、検出した前記ジッタが予め定められた許容範囲内か否かを示すジッタ逐次判定結果を出力するジッタ逐次判定部と、
    　複数の前記マルチストローブにおいて検出された変化点の位相のうち、最も遅い位相と、最も早い位相との相対位相差が、予め定められた許容範囲内か否かを示すジッタ蓄積判定結果を出力するジッタ蓄積判定部と
    　を有する請求項１２に記載の試験装置。
  14. 　前記試験装置は、前記被試験デバイスの複数のピンを並行して試験し、
    　前記ジッタ検出部は、前記被試験デバイスのピン毎に設けられ、
    　前記試験装置は、それぞれの前記ジッタ検出部における判定結果に基づいて、前記被試験デバイスの良否を判定するデバイスジッタ判定部を更に備える
    　請求項１２または１３に記載の試験装置。
  15. 　被試験デバイスを試験する試験方法であって、
    　予め定められた時間間隔で配置された複数のストローブを含むマルチストローブを、予め定められた試験周期毎に発生するマルチストローブ発生段階と、
    　前記被試験デバイスが出力する応答信号の論理値を、それぞれの前記ストローブに応じて検出するデータ検出段階と、
    　前記データ検出段階で検出した論理値の各変化点に基づいて、前記応答信号の論理値が予め定められた期待値と一致する期間を示すデータ幅を検出するデータ幅検出段階と
    　を備える試験方法。
PCT/JP2010/000790 2009-02-13 2010-02-09 試験装置および試験方法 Ceased WO2010092800A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010550457A JPWO2010092800A1 (ja) 2009-02-13 2010-02-09 試験装置および試験方法
KR1020117018164A KR101260942B1 (ko) 2009-02-13 2010-02-09 시험 장치 및 시험 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/370,609 2009-02-13
US12/370,609 US7965093B2 (en) 2009-02-13 2009-02-13 Test apparatus and test method for testing a device under test using a multi-strobe

Publications (1)

Publication Number Publication Date
WO2010092800A1 true WO2010092800A1 (ja) 2010-08-19

Family

ID=42559327

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/000790 Ceased WO2010092800A1 (ja) 2009-02-13 2010-02-09 試験装置および試験方法

Country Status (5)

Country Link
US (1) US7965093B2 (ja)
JP (1) JPWO2010092800A1 (ja)
KR (1) KR101260942B1 (ja)
TW (1) TWI408389B (ja)
WO (1) WO2010092800A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102253301A (zh) * 2011-04-20 2011-11-23 哈尔滨工业大学 基于微分进化算法和回声状态网络静态分类的模拟电路故障诊断方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008136301A1 (ja) * 2007-04-27 2010-07-29 株式会社アドバンテスト 試験装置および試験方法
US20130076425A1 (en) * 2010-06-08 2013-03-28 Kyung Suk Oh Integrated circuit device timing calibration
CN102262210B (zh) * 2011-04-20 2013-03-20 哈尔滨工业大学 基于随机子空间与多储备池集成分类的模拟电路故障诊断方法
CN102262198B (zh) * 2011-04-20 2013-02-27 哈尔滨工业大学 基于回声状态网络同步优化的模拟电路故障诊断方法
WO2017130983A1 (ja) * 2016-01-25 2017-08-03 アイシン・エィ・ダブリュ株式会社 メモリコントローラ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007091413A1 (ja) * 2006-02-10 2007-08-16 Advantest Corporation 変化点検出回路、ジッタ測定装置、及び試験装置
WO2008136301A1 (ja) * 2007-04-27 2008-11-13 Advantest Corporation 試験装置および試験方法
WO2009001451A1 (ja) * 2007-06-27 2008-12-31 Advantest Corporation 検出装置及び試験装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0810851B2 (ja) * 1993-01-11 1996-01-31 日本電気株式会社 波形識別装置
JPH11237454A (ja) * 1998-02-20 1999-08-31 Advantest Corp 半導体試験装置
TWI238256B (en) * 2000-01-18 2005-08-21 Advantest Corp Testing method for semiconductor device and its equipment
JP4782271B2 (ja) * 2000-07-06 2011-09-28 株式会社アドバンテスト 半導体デバイス試験方法・半導体デバイス試験装置
JP4152710B2 (ja) * 2002-10-01 2008-09-17 株式会社アドバンテスト ジッタ測定装置、及び試験装置
US7398169B2 (en) * 2006-02-27 2008-07-08 Advantest Corporation Measuring apparatus, measuring method, testing apparatus, testing method, and electronics device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007091413A1 (ja) * 2006-02-10 2007-08-16 Advantest Corporation 変化点検出回路、ジッタ測定装置、及び試験装置
WO2008136301A1 (ja) * 2007-04-27 2008-11-13 Advantest Corporation 試験装置および試験方法
WO2009001451A1 (ja) * 2007-06-27 2008-12-31 Advantest Corporation 検出装置及び試験装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102253301A (zh) * 2011-04-20 2011-11-23 哈尔滨工业大学 基于微分进化算法和回声状态网络静态分类的模拟电路故障诊断方法

Also Published As

Publication number Publication date
TWI408389B (zh) 2013-09-11
KR20110112832A (ko) 2011-10-13
US20100207650A1 (en) 2010-08-19
JPWO2010092800A1 (ja) 2012-08-16
TW201102672A (en) 2011-01-16
US7965093B2 (en) 2011-06-21
KR101260942B1 (ko) 2013-05-06

Similar Documents

Publication Publication Date Title
WO2010092800A1 (ja) 試験装置および試験方法
JP2003535344A (ja) Ａｔｅタイミング測定装置および方法
US7782064B2 (en) Test apparatus and test module
JP5314491B2 (ja) 試験装置、試験方法、および、デバイス
JP4782271B2 (ja) 半導体デバイス試験方法・半導体デバイス試験装置
JP5207748B2 (ja) 測定装置、測定方法および試験装置
JP5143836B2 (ja) 検出装置及び試験装置
JP5472470B2 (ja) 半導体装置
JP4394789B2 (ja) 半導体デバイス試験方法・半導体デバイス試験装置
US9157962B1 (en) Apparatus and method for testing a scan chain including modifying a first clock signal to simulate high-frequency operation associated with a second clock signal
US8436604B2 (en) Measuring apparatus, parallel measuring apparatus, testing apparatus and electronic device
US7743300B1 (en) Integrated circuit test using clock signal modification
US20080232538A1 (en) Test apparatus and electronic device
US9344075B2 (en) Measuring delay between signal edges of different signals using an undersampling clock
WO2007091413A1 (ja) 変化点検出回路、ジッタ測定装置、及び試験装置
JP2004125573A (ja) マルチストローブ装置、試験装置、及び調整方法
JP5210646B2 (ja) 被測定信号の変化点を検出する装置、方法および試験装置
JP3934384B2 (ja) 半導体デバイス試験装置
JP5225925B2 (ja) 調整装置、調整方法および試験装置
JP5249357B2 (ja) 電子デバイス、試験装置および試験方法
US7389449B2 (en) Edge selecting triggering circuit
WO2010137058A1 (ja) 受信装置、試験装置、受信方法および試験方法
JPWO2010087009A1 (ja) 電子デバイス、試験装置および試験方法
JP5269701B2 (ja) 試験装置およびストローブ信号のタイミング調整方法
KR100889816B1 (ko) 위상 정렬 장치 및 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10741080

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010550457

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20117018164

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10741080

Country of ref document: EP

Kind code of ref document: A1