WO2009133886A1 - 多層配線基板、及びその製造方法 - Google Patents
多層配線基板、及びその製造方法 Download PDFInfo
- Publication number
- WO2009133886A1 WO2009133886A1 PCT/JP2009/058350 JP2009058350W WO2009133886A1 WO 2009133886 A1 WO2009133886 A1 WO 2009133886A1 JP 2009058350 W JP2009058350 W JP 2009058350W WO 2009133886 A1 WO2009133886 A1 WO 2009133886A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- multilayer wiring
- substrate
- wiring board
- layer
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0736—Methods for applying liquids, e.g. spraying
- H05K2203/074—Features related to the fluid pressure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1453—Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H10W90/724—
Definitions
- the present invention is based on the priority claim of Japanese patent application: Japanese Patent Application No. 2008-117430 (filed on Apr. 28, 2008), the entire contents of which are incorporated herein by reference. Shall.
- the present invention relates to a multilayer wiring board for mounting a semiconductor device used in an analog circuit or a CPU (Central Processing Unit) circuit, and a manufacturing method thereof, and more particularly, a through wiring for electrically connecting the front and back circuits of the multilayer wiring board. And a method for manufacturing the same.
- Patent Documents 1 to 3 are disclosed for multilayer wiring boards having through electrodes that electrically connect the front and back circuits of the board by an easy and inexpensive method.
- a wiring substrate having a glass substrate and a multilayer wiring layer including a wiring and an insulating layer formed on the glass substrate, the multilayer wiring layer has a first hole,
- the glass substrate has a second hole (through hole) for electrical connection on both surfaces of the glass substrate, and the second hole is formed from the position where the first hole is formed.
- a wiring substrate is disclosed which is formed by sandblasting a substrate, and wiring is formed on the inner wall surface of the second hole and the outermost surface of the multilayer wiring layer.
- a laminated wiring board in which conductor layers and interlayer insulating layers are alternately laminated has an interlayer connection portion (through hole) for conducting a certain conductor layer and another certain conductor layer,
- the connection place has a shape in which tapered tops are attached to each other, and a laminated wiring board filled with a conductor (copper plating layer) is disclosed.
- This conductor (copper plating layer) is filled into the interlayer connection portion (through hole) by filled plating.
- the minimum diameter portion of the interlayer connection portion (through hole) is the conductor (copper plating layer) at the initial stage of plating.
- the bottomed via hole is filled with a conductor (copper plating layer), and then the bottomed via hole is filled.
- Patent Document 3 a through hole having a hole upper diameter and a hole lower diameter larger than the hole center diameter is drilled from the front surface and the back surface of the substrate by laser processing, and a heat-resistant conductive paste is filled in the hole.
- a printed wiring board in which a conductor layer is provided on a hole is disclosed.
- Patent Documents 1 to 3 above are incorporated herein by reference.
- the following is an analysis of the related art according to the present invention.
- through-hole wiring by plating is formed on the surface of the side wall surface of the through-hole for connecting the upper and lower wiring layers of the glass substrate.
- the position where the wiring layer is electrically connected needs to be shifted from the position where the other wiring layer and the via are electrically connected.
- the wiring board described in Patent Document 1 even when the wiring at the upper part of the board and the terminal at the lower part of the board are electrically connected by the through-hole wiring, the land formed on the terminal at the lower part of the board is penetrated. There is a problem that it is necessary to provide a position shifted from the position of the hole, and the size reduction of the wiring board is limited.
- the thickness from the minimum diameter portion to the top portion of the copper plating layer (conductor) is approximately the same as the thickness of the interlayer insulating layer. Therefore, the laminated wiring board may not be thinned.
- the shape of the opening formed in the multilayer wiring layer and the through hole formed in the substrate is at least one. Since the structure has a taper shape, the taper shape does not form the heat-resistant conductive paste along the opening of the multilayer wiring layer and the inner wall of the through hole of the substrate, and there is a possibility that the front and back circuits cannot be electrically connected. is there. Furthermore, to electrically connect the front and back circuits, it is necessary to re-form the conductor, and the manufacturing process becomes long.
- the main object of the present invention is to provide a small and thin multilayer wiring board capable of electrically connecting the front and back circuits of the board with through wirings by an easy and inexpensive method.
- a multilayer wiring board having a multilayer wiring layer in which wiring layers and insulating layers are alternately laminated on the substrate, the substrate and the multilayer wiring layer are penetrated and the penetration made of a conductive resin is provided. It has wiring, The said wiring layer and the said through wiring are electrically connected, The surface of the said through wiring is formed so that it may become a concave shape with respect to the surface of the said multilayer wiring board.
- a multilayer wiring board having a multilayer wiring layer in which wiring layers and insulating layers are alternately stacked on the substrate, the wiring layers and insulating layers are alternately stacked on the substrate. And a step of forming a multilayer wiring layer having an opening in which a part of the wiring layer is exposed in the insulating layer and the opening communicates with the substrate, and a through hole communicating with the opening in the substrate.
- Forming a hole, filling the opening and the through hole with a conductive resin The step of forming the surface of the conductive resin exposed from the opening and the through hole in a concave shape with respect to the surface of the multilayer wiring board by applying pressure from the outside in a state where the conductive resin has fluidity It is characterized by including these.
- a method for manufacturing a multilayer wiring board having a multilayer wiring layer in which wiring layers and insulating layers are alternately stacked on the substrate the wiring layers and insulating layers are alternately stacked on the substrate.
- Forming a multilayer wiring layer forming a through hole penetrating the substrate and the multilayer wiring layer and exposing a part of the wiring layer, filling the through hole with a conductive resin, Forming the surface of the conductive resin exposed from the through hole in a concave shape with respect to the surface of the multilayer wiring board by pressurizing from the outside in a state where the conductive resin has fluidity. It is characterized by including.
- the BGA land on the multilayer wiring substrate side and the multilayer wiring substrate are thin when connecting to an external connection terminal.
- the BGA land on the multilayer wiring substrate side and the multilayer wiring substrate are thin when connecting to an external connection terminal.
- the BGA of the through electrode portion on the multilayer wiring board side is obtained.
- the diffusion of the BGA land made of a conductor (for example, Cu plating) and the connection material (for example, solder balls) can be effectively suppressed without increasing the thickness of the entire land.
- the conductive resin is fluidized and pressurized from the outside (flexibility) By pressing from the outside through a certain film), it will promote the flow of the conductive resin to the gap formed in the through hole, without using a special device, without adding additional steps, The front and back circuits of the substrate can be easily electrically connected.
- a multilayer wiring board (1 in FIG. 1) having a wiring layer (20 in FIG. 1) the substrate (10 in FIG. 1) and the multilayer wiring layer (20 in FIG. 1) penetrate through and are made of a conductive resin.
- the through wiring is preferably configured such that the diameter near the surface of the multilayer wiring layer and the diameter near the surface of the substrate are larger than the diameter near the interface between the substrate and the multilayer wiring layer.
- the diameter of the through wiring it is preferable that the diameter in the multilayer wiring layer is equal to or larger than the diameter in the substrate (Embodiment 1-2).
- a conductor on the surface of the concave portion of the through wiring (Embodiment 1-3).
- the surface of the conductor is preferably flattened (Embodiment 1-4).
- the conductor is preferably made of electrolytic plating metal (form 1-5).
- at least the surface layer of the substrate is made of an insulator (Mode 1-6).
- the substrate preferably contains silicon (Form 1-7).
- the substrate is preferably made of glass (Mode 1-8). It is preferable to have a thin film passive element on the substrate (Mode 1-9).
- a wiring layer (22 and 24 in FIG. 4C) and an insulating layer (FIG. 4C) are formed on the substrate (10 in FIG. 4C).
- a wiring layer (22, 24 in FIG. 2) and an insulating layer (21, 23, 25 in FIG. 2) are alternately stacked on the insulating layer (21, 23, 25 in FIG. 2).
- a part of the wiring layer (22, 24 in FIG. 2) has an exposed opening (26 in FIG. 2), and the opening (26 in FIG.
- a step of forming a multilayer wiring layer (20 in FIG. 2) (FIGS. 2A to 2D) and the opening (FIG. 3A) in the substrate (10 in FIG. 3A).
- the step (FIG. 3B) of filling the conductive resin (27 in FIG. 3B) into (B) 11) and the conductive resin (27 in FIG. 4A) have fluidity.
- a wiring layer (22 and 24 in FIG. 7C) and an insulating layer (see FIG. 7C) are formed on the substrate (10 in FIG. 7C).
- the surface of the conductive resin (27 in FIG. 7A) exposed from the through hole (11 and 26 in FIG. 7A) is pressurized from the outside in a state having a surface of the multilayer wiring board.
- the following forms are also possible.
- a part of the wiring layer is exposed by oxygen plasma treatment after the through hole is formed by any of sand blasting, laser processing, and microdrill (form 3-1). ).
- a flexible film is disposed on at least one surface of the multilayer wiring board, and the conductive resin is flowed through the film in a state where the conductive resin has fluidity. It is preferable to pressurize with liquid or gas from the outside (form 3-2).
- the step of forming the concave shape it is preferable to pressurize the conductive resin, peel the film, and then heat the conductive resin (Mode 3-3).
- the thickness of the film used in the step of forming the concave shape is preferably smaller than the diameter of the surface of the concave portion (Form 3-4).
- FIG. 1 is a partial cross-sectional view schematically showing the configuration of a multilayer wiring board according to Embodiment 1 of the present invention.
- the multilayer wiring board 1 includes a multilayer wiring layer 20 formed by laminating a first insulating layer 21, a first wiring layer 22, a second insulating layer 23, a second wiring layer 24, and a third insulating layer 25 on the substrate 10.
- the multilayer wiring board 1 has holes (openings 26 in the multilayer wiring layer 20, through-holes 11 in the substrate 10) penetrating the substrate 10 and the multilayer wiring layer 20, and through-holes 27 are embedded in the holes, The through wiring 27 and the wiring layers 22 and 24 are electrically connected.
- the surface of the through wiring 27 (the surface on the substrate back surface 10 b side and the surface on the third insulating layer 25 side) is opposite to the surface of the multilayer wiring substrate 1 (the substrate back surface 10 b and the surface of the multilayer wiring layer 20). And formed in a concave shape.
- a conductor 28 having a flat surface is formed on the surface of the through wiring 27 on the substrate rear surface 10 b side.
- the substrate 10 is a substrate having at least a surface layer made of an insulator.
- a silicon substrate containing silicon, a glass substrate, or a ceramic substrate can be used as the substrate 10.
- a first insulating layer 21 is formed on the substrate surface 10 a of the substrate 10.
- the substrate 10 has a through hole 11 at a position corresponding to the opening 26 formed in the multilayer wiring layer 20.
- the side wall surface of the through hole 11 may have a tapered shape in which the diameter on the substrate surface 10a side is smaller than the diameter on the substrate back surface 10b side.
- a through wiring 27 made of a conductive resin is embedded in the through hole 11.
- a conductor 28 having a flat surface is formed on the surface of the through wiring 27 and the periphery thereof.
- the first insulating layer 21 is an insulating layer formed on the substrate surface 10 a of the substrate 10 and is a constituent part of the multilayer wiring layer 20.
- an inorganic insulator or a resin insulator can be used.
- resin insulator photosensitive polyimide, BCB (benzocyclobutene) resin, epoxy resin, PBO (polybenzoxazole) resin are used. Alternatively, these non-photosensitive resins can be used.
- the first insulating layer 21 has an opening at a position corresponding to the through hole 11 of the substrate 10.
- a through wiring 27 made of a conductive resin is embedded in the opening.
- the opening can be formed by photolithography with an insulating material having photosensitivity, and can be formed by means of laser irradiation, dry etching, wet etching, or the like with a non-photosensitive insulating material.
- the opening constitutes a part of the opening 26 of the multilayer wiring layer 20.
- a first wiring layer 22 having a predetermined pattern is formed on the first insulating layer 21.
- a second insulating layer 23 is formed on the first insulating layer 21 including the first wiring layer 22.
- the first wiring layer 22 is a wiring layer formed in a predetermined pattern on the first insulating layer 21 and is a constituent part of the multilayer wiring layer 20.
- the first wiring layer 22 can be formed by a plating method or a screen printing method.
- a second insulating layer 23 is formed on the first wiring layer 22 except for the opening 26 of the multilayer wiring layer 20.
- the first wiring layer 22 is patterned so as to be exposed at the opening 26 and is electrically connected to the through wiring 27 embedded in the opening 26.
- the second insulating layer 23 is an insulating layer formed on the first insulating layer 21 including the first wiring layer 22 and is a constituent part of the multilayer wiring layer 20.
- an inorganic insulator or a resin insulator can be used.
- resin insulator photosensitive polyimide, BCB (benzocyclobutene) resin, epoxy resin, PBO (polybenzoxazole) resin are used. Alternatively, these non-photosensitive resins can be used.
- the second insulating layer 23 has an opening larger than the opening of the first insulating layer 21 at a position corresponding to the opening of the first insulating layer 21.
- a through wiring 27 made of a conductive resin is embedded in the opening.
- the opening can be formed by photolithography with an insulating material having photosensitivity, and can be formed by means of laser irradiation, dry etching, wet etching, or the like with a non-photosensitive insulating material.
- the opening constitutes a part of the opening 26 of the multilayer wiring layer 20.
- a second wiring layer 24 having a predetermined pattern is formed on the second insulating layer 23.
- a third insulating layer 25 is formed on the second insulating layer 23 including the second wiring layer 24.
- the second wiring layer 24 is a wiring layer formed in a predetermined pattern on the second insulating layer 23 and is a constituent part of the multilayer wiring layer 20.
- the second wiring layer 24 can be formed by a plating method or a screen printing method.
- a third insulating layer 25 is formed on the second wiring layer 24 except for the opening 26 of the multilayer wiring layer 20.
- the second wiring layer 24 is patterned so as to be exposed at the opening 26 and is electrically connected to the through wiring 27 embedded in the opening 26.
- the third insulating layer 25 is an insulating layer formed on the second insulating layer 23 including the second wiring layer 24 and is a constituent part of the multilayer wiring layer 20.
- an inorganic insulator or a resin insulator can be used.
- resin insulator photosensitive polyimide, BCB (benzocyclobutene) resin, epoxy resin, PBO (polybenzoxazole) resin are used. Alternatively, these non-photosensitive resins can be used.
- the third insulating layer 25 has an opening larger than the opening of the second insulating layer 23 at a position corresponding to the opening of the second insulating layer 23.
- a through wiring 27 made of a conductive resin is embedded in the opening.
- the opening can be formed by photolithography with an insulating material having photosensitivity, and can be formed by means of laser irradiation, dry etching, wet etching, or the like with a non-photosensitive insulating material.
- the opening constitutes a part of the opening 26 of the multilayer wiring layer 20.
- the opening 26 is a through opening formed at a position corresponding to the through hole 11 of the substrate 10 in the multilayer wiring layer 20.
- the opening 26 is a combination of the opening of the first insulating layer 21, the opening of the second insulating layer 23, and the opening of the third insulating layer 25.
- the opening of the first insulating layer 21 is the first opening.
- the opening of the second insulating layer 23 is disposed in the region of the opening of the second insulating layer 23, and the opening of the second insulating layer 23 is disposed in the region of the opening of the third insulating layer 25.
- the opening diameter is configured to increase in the order of the opening of the layer 23 and the opening of the third insulating layer 25.
- each side wall surface of the insulating layers 21, 23, 25 in the opening 26 may have a tapered shape in which the diameter on the third insulating layer 25 surface side is larger than the diameter on the substrate surface 10a side.
- the opening 26 may be formed in the step of forming the multilayer wiring layer 20, or may be formed together with the through hole 11, and after the through hole 11 is formed, the opening 26 of the multilayer wiring layer 20 is formed. It may be formed.
- the through wiring 27 is a wiring (through hole wiring) made of a conductive resin embedded in a hole penetrating the substrate 10 and the multilayer wiring layer 20 (the opening 26 of the multilayer wiring layer 20 and the through hole 11 of the substrate 10). .
- the through wiring 27 is electrically connected to the wiring layers 22 and 24 exposed at the opening 26 of the multilayer wiring layer 20.
- the through wiring 27 is preferably made of a conductive resin that has fluidity before drying and whose fluidity decreases after drying.
- the through wiring 27 has a concave shape in which the surface on the substrate back surface 10 b side is recessed from the substrate back surface 10 b, and the surface on the third insulating layer 25 side is recessed in the upper surface of the third insulating layer 25. ing.
- the concave surface of the through wiring 27 has a low center, and is curved so that the outer peripheral edge is at the same height as the substrate back surface 10 b and the top surface of the third insulating layer 25.
- a conductor 28 is formed on the surface of the through wiring 27 on the third insulating layer 25 side.
- the through wiring 27 has a diameter in the vicinity of the surface of the multilayer wiring layer 20 (surface of the third insulating layer 25) and a diameter in the vicinity of the surface of the substrate 10 (substrate back surface 10b) near the interface between the substrate 10 and the multilayer wiring layer 20. It is comprised so that it may become larger.
- the diameter of the through wiring 27 may be equal to or larger than the diameter in the substrate 10 in the multilayer wiring layer 20.
- the conductor 28 is an electrode pad for electrical connection with an external connection terminal (not shown).
- the conductor 28 is formed on the surface of the through wiring 27 on the third insulating layer 25 side, or on the substrate back surface 10b of the substrate 10 in the vicinity thereof.
- the surface of the conductor 28 is flattened. It is particularly preferable to use an electroplated metal for the conductor 28 in view of connection reliability.
- the multilayer wiring layer 20 has been described as an example in which the wiring layer is two layers. However, the wiring layer and the insulating layer are alternately laminated on the third insulating layer 25, and the multilayer wiring is composed of three or more wiring layers. It is good also as a layer.
- FIGS. 2 to 4 are process cross-sectional views schematically showing a method for manufacturing a multilayer wiring board according to Embodiment 1 of the present invention.
- the substrate 10 is prepared (Step A1; see FIG. 2A).
- a glass substrate having a thickness of 0.5 mm was used as the substrate 10.
- the first insulating layer 21 having the opening 26 is formed on the substrate 10 (step A2; see FIG. 2B).
- a photosensitive polyimide resin is applied as a first insulating layer 21 on the substrate 10 over the entire surface of the substrate 10 and dried, and then the first insulating layer 21 having a desired opening 26 is formed by exposure and development. Formed.
- the first insulating layer 21 made of polyimide resin was cured by heating and holding in a nitrogen atmosphere.
- a first wiring layer 22 having a predetermined pattern is formed on the first insulating layer 21 (step A3; see FIG. 2B).
- a Cu / Ti laminated film (Ti / Cu laminated film in this order) is formed on the entire surface of the substrate 10. (Not shown) was formed.
- the film thickness of the Cu / Ti laminated film was Ti: 50 nm and Cu: 300 nm.
- Ti is an adhesion layer for enhancing adhesion between the first insulating layer 21 and Cu serving as a power feeding layer in electrolytic plating, and is not limited to Ti.
- a photoresist is formed on the entire surface of the Cu / Ti laminated film, a photoresist pattern having a desired shape is formed by a photolithography method, and then the Cu / Ti laminated film is used as a power feeding layer, and a photoresist pattern is formed by an electrolytic plating method.
- Cu plating was formed on the opening surface with a film thickness of about 10 ⁇ m, and then the photoresist was removed by organic solvent and oxygen plasma treatment. Thereafter, unnecessary Cu / Ti laminated films were removed by a chemical etching method to form a first wiring layer 22 having a desired pattern.
- a second insulating layer 23 having an opening 26 is formed on the first insulating layer 21 including the first wiring layer 22 (step A4; see FIG. 2C).
- a photosensitive polyimide resin is applied to the entire surface of the first insulating layer 21 including the first wiring layer 22 as the second insulating layer 23, dried, and then provided with a desired opening 26 by exposure and development.
- a second insulating layer 23 was formed. Thereafter, the polyimide resin was cured by heating and holding in a nitrogen atmosphere to form a second insulating layer 23 having a thickness of about 15 ⁇ m.
- the opening 26 of the second insulating layer 23 is formed so that a part of the first wiring layer 22 is exposed.
- a second wiring layer 24 having a predetermined pattern is formed on the second insulating layer 23 (step A5; see FIG. 2C).
- the second wiring layer 24 was formed by the same method as the first wiring layer 22 (see step A3).
- a third insulating layer 25 having an opening 26 is formed on the second insulating layer 23 including the second wiring layer 24 (step A6; see FIG. 2D).
- the 3rd insulating layer 25 was formed in the procedure (refer step A2 or step A4) similar to the 1st insulating layer 21 or the 2nd insulating layer 23.
- the through hole 11 communicating with the opening 26 is formed in the substrate 10 (step A7; see FIG. 3A).
- a sandblast resistant film having photosensitivity was attached.
- the through-holes 11 were formed in the substrate 10 by sandblasting from the substrate back surface 10b side.
- the anti-sandblast film was peeled off by alkaline solution and oxygen plasma treatment.
- the through-hole 11 may be formed by sand blasting, laser processing, or cutting with a micro drill, but is preferably sand blast that can be processed with high throughput.
- the opening 26 and the through hole 11 are filled with a conductive resin 27 serving as a through wiring (step A8; see FIG. 3B).
- the filling of the conductive resin 27 was performed by printing the conductive resin 27 with a squeegee while using the through-hole 11 side as a screen printing surface and suctioning from the opening 26 side which is the opposite surface.
- the printed surface of the conductive resin (through wiring) 27 may be either on the multilayer wiring layer 20 side or on the substrate back surface 10b side.
- the conductive resin 27 is not cured and has fluidity.
- the substrate 40 is covered with the film 40 (step A9; see FIG. 3C).
- the film 40 is for electrically connecting the first wiring layer 22 and the second wiring layer 24 exposed from the opening 26 and the conductive resin 27 and has flexibility.
- the conductive resin 27 is not cured and has fluidity.
- step A10 hot water isostatic pressing is performed from the outside of the film 40 (step A10; see FIG. 4A).
- the conductive resin 27 in the opening 26 and the through-hole 11 was pressurized from the outside by hot water isostatic pressing.
- the flow of the conductive resin 27 is promoted to the gap portion (26 a in FIG. 3C) of the opening portion 26, and the first wiring layer 22 and the second wiring layer 24 exposed from the opening portion 26 are
- the conductive resin 27 is connected, and the through wiring 27 having a concave shape with the surface of the conductive resin 27 facing the substrate surface 10a can be formed.
- a support plate may be provided on the substrate, and only one surface of the through wiring may be formed in a concave shape, and the film 40 may be laminated by one or more sheets.
- the thickness and material of the film 40 may be different.
- the pressurization is not limited to the hot water isostatic press, and any pressurization may be used as long as the pressurization can be performed from the outside through the film 40, and the pressurization may be performed by discharging a liquid or a gas from the nozzle as in the developing device. At this stage, the conductive resin 27 is not cured and has fluidity.
- the diameter of the concave portion of the through wiring 27 (the diameter of the opening 26 and the through hole 11) is preferably larger than the thickness of the film 40.
- the diameter is preferably twice or more the thickness of the film 40.
- the conductive resin 27 has fluidity. Since the fluidity of the conductive resin is reduced by drying the conductive resin 27, before the conductive resin 27 is dried. It is more preferable to pressurize.
- the conductive resin 27 is cured (step A11; see FIG. 4B).
- the conductive resin 27 was cured by heating and holding in a nitrogen atmosphere, and the through wiring 27 was formed.
- the conductor 28 is formed on the surface of the through wiring 27 or in the vicinity thereof (step A12; see FIG. 4C).
- the conductor 28 was formed by introducing again into the DC sputtering apparatus. Similar to the formation of the first wiring layer 22 (see step A3), the conductor 28 is formed with a Cu / Ti laminated film, and a resist pattern having a resist opening portion where the conductor 28 is formed by photolithography. Formed. Thereafter, a conductor 28 was formed by electrolytic plating using a filling plating solution capable of selectively forming a concave portion on the surface of the through wiring 27 to flatten the concave shape on the surface of the through wiring 27. Thereby, the multilayer wiring board 1 similar to FIG. 1 is obtained.
- the wiring layers 22 and 24 and the through wiring 27 in the multilayer wiring layer 20 were connected without a gap. Further, when the daisy chain pattern (pattern of daisy chain) is formed by the wiring layers 22 and 24 of the multilayer wiring layer 20 and the conductor 28 through the through wiring 27 and the resistance thereof is evaluated, the daisy chain pattern is formed. The resistance value calculated from the resistivity of the wiring material was obtained, and the wiring layers 22 and 24 and the through wiring 27 could be electrically connected.
- the surface shape of the through wiring 27 made of a conductive resin becomes concave toward the substrate surface 10a, the BGA land on the multilayer wiring substrate 1 side (see FIG. And the multilayer wiring board 1 can be thinned.
- the conductor 28 is selectively formed on the concave portion of the surface of the through wiring 27 made of a conductive resin, and the conductor 28 is locally thickly formed, so that the entire BGA land on the multilayer wiring board 2 side can be formed. The diffusion of the connection material with the external connection terminal can be effectively suppressed without increasing the thickness.
- the conductive resin (through wiring) 27 is screen printed and the opening 26 of the multilayer wiring layer 20 and the through hole 11 of the substrate 10 are filled with the conductive resin 27, the conductive resin 27 is screen printed.
- the conductive resin 27 is pressurized from the outside through the flexible film 40 in a state where the conductive resin 27 has fluidity, so that the conductive resin is applied to the gap 26a formed in at least one of the opening 26 or the through hole 11.
- a multilayer wiring board according to Example 2 of the present invention will be described with reference to the drawings.
- 5 to 7 are process cross-sectional views schematically showing a method for manufacturing a multilayer wiring board according to Embodiment 2 of the present invention.
- Example 2 differs from Example 1 (see FIGS. 2 to 4) in manufacturing method. That is, the second embodiment is different from the first embodiment in that the opening 26 is formed after the multilayer wiring layer 20 having no opening is formed.
- the substrate 10 is prepared (Step B1; see FIG. 5A).
- a glass substrate having a thickness of 0.5 mm was used as the substrate 10.
- the multilayer wiring layer 20 having no opening is formed on the substrate 10 (step B2; see FIG. 5B).
- the multilayer wiring layer 20 can be formed by the same method as Step A2 to Step A6 of Example 1 except that the opening is not formed.
- a through hole including the through hole 11 and the opening 26 is formed in the substrate 10 having the multilayer wiring layer 20 (step B3; see FIG. 5C).
- a photosensitive sandblast resistant film was formed.
- membrane pattern which the through-hole 11 opens was formed with the photolithographic method.
- the through hole 11 and the opening 26 of the multilayer wiring layer 20 were formed in the substrate 10 by sandblasting from the substrate back surface 10b side. Thereafter, the anti-sandblast film was peeled off by alkaline solution and oxygen plasma treatment.
- the first wiring layer 22 and the second wiring layer 24 are exposed from the opening 26 (step B4; see FIG. 6A).
- the oxide film of the exposed part of the wiring layers 22 and 24 of the multilayer wiring layer 20 was removed by the acid cleaning.
- Step B5 see FIG. 6B
- step B6 see FIG. 6
- step B6 see FIG. 6
- step B6 See (C)
- step B7 see FIG. 7A
- step B8 see FIG. 7B
- step B9 a conductor 28 is formed on the surface of the through wiring 27 or in the vicinity thereof (step B9; FIG. 7C).
- Step B5 to Step B9 are the same as Step A8 to Step A12 of the first embodiment.
- the wiring layers 22 and 24 constituting the multilayer wiring layer 20 and the through wiring 27 can be connected without a gap as in the first embodiment. It was.
- Example 2 the same effect as Example 1 is produced.
- FIG. 8 is a cross-sectional view schematically showing a configuration of a module in which a semiconductor device is mounted on a multilayer wiring board according to Embodiment 3 of the present invention.
- the multilayer wiring board 1 according to the third embodiment has a configuration similar to that of the multilayer wiring board according to the first embodiment (1 in FIG. 1) with respect to the through wiring 27 and is located outside the region where the through wiring 27 is formed.
- a thin film passive element 31 and a via 29 are formed.
- the thin film passive element 31 is an element such as a capacitor that becomes a part of the analog circuit, and is formed on the substrate surface 10 a of the substrate 10.
- a multilayer wiring layer 20 is formed on the thin film passive element 31 and is covered with the first insulating layer 21.
- the thin film passive element 31 is electrically connected to a predetermined wiring in the first wiring layer 22 through a via 29 penetrating the first insulating layer 21.
- the predetermined thin film passive element 31 is electrically connected to the predetermined through wiring 27 through the via 29 and the first wiring layer 22.
- the thin film passive element 31 may be formed in advance on the substrate 1 or may be built in the multilayer wiring layer 20.
- the second wiring layer 24 in the multilayer wiring layer 20 has a pad portion.
- the third insulating layer 25 has a hole that communicates with the pad portion of the second wiring layer 24.
- a semiconductor device 33 is flip-chip mounted on the pad portion of the second wiring layer 24 via solder 32. Thereby, compared with the conventional wire bonding mounting, a module can be reduced in size.
- the thin film passive element 31 can be formed without being limited by the process temperature in the multilayer wiring board 1 having the thin film passive element 31 on the substrate 10 while having the same effects as the first embodiment. Therefore, even a multilayer wiring board incorporating a thin film passive element can be reduced in size and thickness as compared with a multilayer wiring board on which a conventional chip component is mounted.
- the multilayer wiring board according to the present invention can be suitably used for a multilayer wiring board for mounting semiconductor devices used in analog circuits and CPU circuits.
- the disclosures of the above patent documents are incorporated herein by reference.
- the embodiments and examples can be changed and adjusted based on the basic technical concept.
- Various combinations and selections of various disclosed elements are possible within the scope of the claims of the present invention. That is, the present invention of course includes various variations and modifications that could be made by those skilled in the art according to the entire disclosure including the claims and the technical idea.
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
容易かつ安価な方法により基板の表裏回路間を貫通配線によって電気的に接続できる小型で薄型な多層配線基板を提供する。基板(10)上に配線層(22,24)と絶縁層(21,23,25)を交互に積層した多層配線層(20)を有する多層配線基板(1)において、基板と多層配線層を貫通するとともに導電性樹脂よりなる貫通配線(27)を有し、配線層と貫通配線が電気的に接続され、貫通配線の表面が多層配線基板の表面(第3絶縁層(25)の表面、基板裏面(10b))に対して凹形状となるように形成されている。貫通配線の凹形状の部分の表面には、表面が平坦化された導電体(28)を有する。
Description
[関連出願の記載]
本発明は、日本国特許出願:特願2008-117430号(2008年 4月28日出願)の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
本発明は、アナログ回路やCPU(Central Processing Unit)回路で利用される半導体デバイス搭載用の多層配線基板、及びその製造方法に関し、特に、多層配線基板の表裏回路間を電気的に接続する貫通配線を有する多層配線基板、及びその製造方法に関する。
本発明は、日本国特許出願:特願2008-117430号(2008年 4月28日出願)の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
本発明は、アナログ回路やCPU(Central Processing Unit)回路で利用される半導体デバイス搭載用の多層配線基板、及びその製造方法に関し、特に、多層配線基板の表裏回路間を電気的に接続する貫通配線を有する多層配線基板、及びその製造方法に関する。
近年、電子機器の高性能化、高機能化、小型化、薄型化が進む中、高密度実装化した半導体パッケージや微細配線による多層配線基板への要求が高まってきている。従来、金やアルミニウムのワイヤボンディングによって、半導体デバイスと多層配線基板とを接続する実装構造であったが、高密度実装化に伴い、フリップチップ実装構造が用いられるようになってきた。フリップチップ実装構造により、半導体デバイスと、表裏面回路を電気的に接続する貫通電極を有する多層配線基板とを接続することで、半導体パッケージあるいはモジュールを小型化や薄型化することが可能になる。特に、多層配線基板上に薄膜受動素子を形成することで、薄膜受動素子によるアナログ回路と半導体デバイスとを3次元的に実装して一体化することができ、機能を付加した一つの半導体パッケージあるいはモジュールとして扱うことができる。
容易かつ安価な方法により基板の表裏回路間を電気的に接続する貫通電極を有する多層配線基板について、特許文献1~3に示す技術が開示されている。
特許文献1では、ガラス基板と、該ガラス基板の上に形成された配線および絶縁層を含む多層配線層とを有する配線基板であって、前記多層配線層は、第一の孔を有し、前記ガラス基板は、該ガラス基板の両面で電気的接続を取るための第二の孔(貫通孔)を有し、該第二の孔は、前記第一の孔が形成された位置から前記ガラス基板にサンドブラストを行うことにより形成されたものであり、前記第二の孔の内壁面および前記多層配線層の最表面には、配線が形成されている配線基板が開示されている。
特許文献2では、導体層と層間絶縁層とを交互に積層してなる積層配線板において、ある導体層と他のある導体層とを導通する層間接続箇所(貫通穴)を有し、前記層間接続箇所は、テーパ形状の頂部同士を付き合わせた形状であるとともに、導体(銅めっき層)で充填されている積層配線板が開示されている。この導体(銅めっき層)はフィルドめっきにより層間接続箇所(貫通穴)に充填されるが、その際、めっきの初期においては層間接続箇所(貫通穴)の最小径部が導体(銅めっき層)により塞がれて有底のビアホールが2つでき、その後、有底のビアホール内に導体(銅めっき層)が充填される。
特許文献3では、基板の表面及び裏面からレーザー加工により穴上径及び穴下径が穴中央径よりも大きい貫通穴を穿孔し、この穴内に耐熱導電性ペーストを充填し、この充填接続穴の穴上に導体層を設けたプリント配線基板が開示されている。
以上の特許文献1~3の各開示事項は、本書に引用をもって繰り込み記載されているものとする。
以下に本発明による関連技術の分析を与える。
特許文献1記載の配線基板では、ガラス基板の上下の配線層を接続するための貫通孔の側壁面の表面にめっきによる貫通孔内配線が形成されているが、この貫通孔内配線と他の配線層とを電気的に接続する位置は、当該他の配線層とビアが電気的に接続する位置からずらす必要があった。また、特許文献1記載の配線基板では、貫通孔内配線によって基板上部の配線と基板下部の端子とを電気的に接続する場合であっても、基板下部の端子に形成されるランドを、貫通孔の位置からずれた位置に設ける必要があり、配線基板の小型化が制限される問題があった。
以下に本発明による関連技術の分析を与える。
特許文献1記載の配線基板では、ガラス基板の上下の配線層を接続するための貫通孔の側壁面の表面にめっきによる貫通孔内配線が形成されているが、この貫通孔内配線と他の配線層とを電気的に接続する位置は、当該他の配線層とビアが電気的に接続する位置からずらす必要があった。また、特許文献1記載の配線基板では、貫通孔内配線によって基板上部の配線と基板下部の端子とを電気的に接続する場合であっても、基板下部の端子に形成されるランドを、貫通孔の位置からずれた位置に設ける必要があり、配線基板の小型化が制限される問題があった。
特許文献2記載の積層配線板では、層間接続箇所(貫通孔)の側壁面がテーパ形状の頂部同士を付き合わせた形状に形成されるため、層間接続箇所(貫通孔)に導体(銅めっき層)を充填するためには、層間絶縁層の表裏面の各々面から、電解めっきのための給電層を成膜し、更に、層間絶縁層の表裏面の各々の面から電解めっきをする必要があり、製造プロセスが長くなるという問題があった。また、特許文献2記載の積層配線板では、層間接続箇所(貫通孔)の大きさによっては、銅めっき層(導体)の最小径部から頂部までの厚みが層間絶縁層の厚みと同程度になるおそれがあるため、積層配線板として薄型化できないおそれがあった。
特許文献3記載のプリント配線板では、充填接続穴の穴上に導体層を設ける前に、研磨機やレーザービームを用いて不要な耐熱導電性ペーストを除去して平坦化しているが、このようにするとパーティクルによる基板表面の汚染や、ダメージによる凹凸によって微細配線による高密度配線を形成することが困難であった。また、特許文献3記載のプリント配線板では、充填接続穴上の導体層を形成する前に耐熱導電性ペーストを充填するため、電極付表面実装型部品(薄膜受動素子)を実装する際のプロセス温度が制限され、電極付表面実装型部品の電気的特性や多層配線基板の絶縁特性も制限される問題があった。仮に、耐熱導電性ペーストを充填する前に、配線層と絶縁層からなる多層配線層を形成した場合、多層配線層に形成した開口部と、基板に形成した貫通穴の形状が、少なくとも一方にテーパ形状を有する構造となるため、そのテーパ形状によって多層配線層の開口部、及び基板の貫通穴の内壁に沿って耐熱導電性ペーストが形成されず、表裏回路間を電気的に接続できないおそれがある。さらに、表裏回路間を電気的に接続するには導電体を再形成する必要があり、製造プロセスが長くなってしまう。
本発明の主な課題は、容易かつ安価な方法により基板の表裏回路間を貫通配線によって電気的に接続できる小型で薄型な多層配線基板を提供することである。
本発明の第1の視点においては、基板上に配線層と絶縁層を交互に積層した多層配線層を有する多層配線基板において、前記基板と前記多層配線層を貫通するとともに導電性樹脂よりなる貫通配線を有し、前記配線層と前記貫通配線が電気的に接続され、前記貫通配線の表面が前記多層配線基板の表面に対して凹形状となるように形成されていることを特徴とする。
本発明の第2の視点においては、基板上に配線層と絶縁層を交互に積層した多層配線層を有する多層配線基板の製造方法において、基板上に配線層と絶縁層を交互に積層されるとともに、前記絶縁層において前記配線層の一部が露出した開口部を有し、かつ、前記開口部が前記基板に通ずる多層配線層を形成する工程と、前記基板に、前記開口部に通ずる貫通孔を形成する工程と、前記開口部及び前記貫通孔に導電性樹脂を充填する工程と、
前記導電性樹脂が流動性を有する状態で外部から加圧することで、前記開口部及び前記貫通孔から露出する前記導電性樹脂の表面を前記多層配線基板の表面に対して凹形状に形成する工程と、を含むことを特徴とする。
前記導電性樹脂が流動性を有する状態で外部から加圧することで、前記開口部及び前記貫通孔から露出する前記導電性樹脂の表面を前記多層配線基板の表面に対して凹形状に形成する工程と、を含むことを特徴とする。
本発明の第3の視点においては、基板上に配線層と絶縁層が交互に積層された多層配線層を有する多層配線基板の製造方法において、基板上に配線層と絶縁層が交互に積層された多層配線層を形成する工程と、前記基板及び前記多層配線層を貫通するとともに前記配線層の一部が露出した貫通穴を形成する工程と、前記貫通穴に導電性樹脂を充填する工程と、前記導電性樹脂が流動性を有する状態で外部から加圧することで、前記貫通穴から露出する前記導電性樹脂の表面を前記多層配線基板の表面に対して凹形状に形成する工程と、を含むことを特徴とする。
本発明によれば、導電性樹脂からなる貫通配線の表面形状が基板表面に向かって凹形状となるため、外部の接続端子との接続では、多層配線基板側のBGAランド及び多層配線基板を薄型化することができる。また、導電性樹脂からなる貫通配線の表面の凹形状部分に選択的に導電体を形成させ、局所的に導電体を厚くしたBGAランドとすることで、多層配線基板側の貫通電極部のBGAランド全体の厚みを厚くすることなく、導電体(例えば、Cuめっき)からなるBGAランドと接続材料(例えば、はんだボール)の拡散を効果的に抑制することができる。
また、導電性樹脂を貫通穴(多層配線層の開口部、基板の貫通孔)に充填(例えば、スクリーン印刷)した後、導電性樹脂が流動性を有する状態で、外部から加圧(柔軟性のあるフィルムを介して外部から加圧)することで、貫通穴に形成された空隙部への導電性樹脂の流動を促すこととなり、特殊な装置を用いず、更に工程を追加することなく、容易に基板の表裏回路間を電気的に接続することができる。
1 多層配線基板
10 基板
10a 基板表面
10b 基板裏面
11 貫通孔
20 多層配線層
21 第1絶縁層
22 第1配線層
23 第2絶縁層
24 第2配線層
25 第3絶縁層
26 開口部
26a 空隙部
27 貫通配線(導電性樹脂)
28 導電体
29 ビア
31 薄膜受動素子
32 はんだ
33 半導体デバイス
40 フィルム
10 基板
10a 基板表面
10b 基板裏面
11 貫通孔
20 多層配線層
21 第1絶縁層
22 第1配線層
23 第2絶縁層
24 第2配線層
25 第3絶縁層
26 開口部
26a 空隙部
27 貫通配線(導電性樹脂)
28 導電体
29 ビア
31 薄膜受動素子
32 はんだ
33 半導体デバイス
40 フィルム
なお、本出願において図面参照符号を付している場合は、それらは、専ら理解を助けるためのものであり、図示の体用に限定することを意図するものではない。
本発明の実施形態に係る多層配線基板では、基板(図1の10)上に配線層(図1の22、24)と絶縁層(図1の21、23、25)を交互に積層した多層配線層(図1の20)を有する多層配線基板(図1の1)において、前記基板(図1の10)と前記多層配線層(図1の20)を貫通するとともに導電性樹脂よりなる貫通配線(図1の27)を有し、前記配線層(図1の22、24)と前記貫通配線(図1の27)が電気的に接続され、前記貫通配線(図1の27)の表面が前記多層配線基板(図1の1)の表面(図1の第3絶縁層25の表面、基板裏面10b)に対して凹形状となるように形成されている(形態1)。
さらに、以下の形態も可能である。
前記貫通配線は、前記多層配線層の表面付近の径、及び前記基板の表面付近の径が前記基板と前記多層配線層の界面付近の径よりも大きくなるように構成されていることが好ましい(形態1-1)。
前記貫通配線の径は、前記多層配線層中の径が前記基板中の径に対して同等又は大きいことが好ましい(形態1-2)。
前記貫通配線の前記凹形状の部分の表面に導電体を有することが好ましい(形態1-3)。
前記導電体の表面は、平坦化されていることが好ましい(形態1-4)。
前記導電体は、電解めっき金属よりなることが好ましい(形態1-5)。
前記基板は、少なくとも表層が絶縁体よりなることが好ましい(形態1-6)。
前記基板は、珪素を含有することが好ましい(形態1-7)。
前記基板は、ガラスよりなることが好ましい(形態1-8)。
前記基板上に薄膜受動素子を有することが好ましい(形態1-9)。
本発明の実施形態に係る多層配線基板では、基板(図1の10)上に配線層(図1の22、24)と絶縁層(図1の21、23、25)を交互に積層した多層配線層(図1の20)を有する多層配線基板(図1の1)において、前記基板(図1の10)と前記多層配線層(図1の20)を貫通するとともに導電性樹脂よりなる貫通配線(図1の27)を有し、前記配線層(図1の22、24)と前記貫通配線(図1の27)が電気的に接続され、前記貫通配線(図1の27)の表面が前記多層配線基板(図1の1)の表面(図1の第3絶縁層25の表面、基板裏面10b)に対して凹形状となるように形成されている(形態1)。
さらに、以下の形態も可能である。
前記貫通配線は、前記多層配線層の表面付近の径、及び前記基板の表面付近の径が前記基板と前記多層配線層の界面付近の径よりも大きくなるように構成されていることが好ましい(形態1-1)。
前記貫通配線の径は、前記多層配線層中の径が前記基板中の径に対して同等又は大きいことが好ましい(形態1-2)。
前記貫通配線の前記凹形状の部分の表面に導電体を有することが好ましい(形態1-3)。
前記導電体の表面は、平坦化されていることが好ましい(形態1-4)。
前記導電体は、電解めっき金属よりなることが好ましい(形態1-5)。
前記基板は、少なくとも表層が絶縁体よりなることが好ましい(形態1-6)。
前記基板は、珪素を含有することが好ましい(形態1-7)。
前記基板は、ガラスよりなることが好ましい(形態1-8)。
前記基板上に薄膜受動素子を有することが好ましい(形態1-9)。
本発明の実施形態に係る第1の多層配線基板の製造方法では、基板(図4(C)の10)上に配線層(図4(C)の22、24)と絶縁層(図4(C)の21、23、25)を交互に積層した多層配線層(図4(C)の20)を有する多層配線基板(図4(C)の1)の製造方法において、基板(図2の10)上に配線層(図2の22、24)と絶縁層(図2の21、23、25)を交互に積層されるとともに、前記絶縁層(図2の21、23、25)において前記配線層(図2の22、24)の一部が露出した開口部(図2の26)を有し、かつ、前記開口部(図2の26)が前記基板(図2の10)に通ずる多層配線層(図2の20)を形成する工程(図2(A)~図2(D))と、前記基板(図3(A)の10)に、前記開口部(図3(A)の26)に通ずる貫通孔(図3(A)の11)を形成する工程(図3(A))と、前記開口部(図3(B)の26)及び前記貫通孔(図3(B)の11)に導電性樹脂(図3(B)の27)を充填する工程(図3(B))と、前記導電性樹脂(図4(A)の27)が流動性を有する状態で外部から加圧することで、前記開口部(図4(A)の26)及び前記貫通孔(図4(A)の11)から露出する前記導電性樹脂(図4(A)の27)の表面を前記多層配線基板の表面(図4(A)の基板裏面10b、第3絶縁層25の表面)に対して凹形状に形成する工程(図3(C)、図4(A))と、を含む(形態2)。
さらに、以下の形態も可能である。
前記貫通孔を形成する工程では、サンドブラスト、レーザ加工、及びマイクロドリルのいずれかにより前記貫通孔を形成することが好ましい(形態2-1)。
さらに、以下の形態も可能である。
前記貫通孔を形成する工程では、サンドブラスト、レーザ加工、及びマイクロドリルのいずれかにより前記貫通孔を形成することが好ましい(形態2-1)。
本発明の実施形態に係る第2の多層配線基板の製造方法では、基板(図7(C)の10)上に配線層(図7(C)の22、24)と絶縁層(図7(C)の21、23、25)を交互に積層した多層配線層(図7(C)の20)を有する多層配線基板(図7(C)の1)の製造方法において、基板(図5(B)の10)上に配線層(図5(B)の22、24)と絶縁層(図5(B)の21、23、25)を交互に積層された多層配線層(図5(B)の20)を形成する工程(図5(B))と、前記基板(図6(A)の10)及び前記多層配線層(図6(A)の20)を貫通するとともに前記配線層(図6(A)の22、24)の一部が露出した貫通穴(図6(A)の11、26)を形成する工程(図5(C)、図6(A))と、前記貫通穴(図6(B)の11、26)に導電性樹脂(図6(B)の27)を充填する工程(図6(B))と、前記導電性樹脂(図7(A)の27)が流動性を有する状態で外部から加圧することで、前記貫通穴(図7(A)の11、26)から露出する前記導電性樹脂(図7(A)の27)の表面を前記多層配線基板の表面(図7(A)の基板裏面10b、第3絶縁層25の表面)に対して凹形状に形成する工程(図6(C)、図7(A))と、を含む(形態3)。
さらに、以下の形態も可能である。
前記貫通穴を形成する工程では、サンドブラスト、レーザ加工、及びマイクロドリルのいずれかにより前記貫通穴を形成した後、酸素プラズマ処理によって前記配線層の一部を露出させることが好ましい(形態3-1)。
前記凹形状に形成する工程では、前記多層配線基板の少なくとも一方の面に柔軟性を有するフィルムを配置し、前記導電性樹脂が流動性を有する状態で、前記導電性樹脂を、前記フィルムを介して外部から液体又は気体で加圧することが好ましい(形態3-2)。
前記凹形状に形成する工程では、前記導電性樹脂を加圧した後に前記フィルムを剥離し、その後、前記導電性樹脂を加熱することが好ましい(形態3-3)。
前記凹形状に形成する工程で用いる前記フィルムの厚みは、前記凹形状の部分の表面の径よりも小さいことが好ましい(形態3-4)。
さらに、以下の形態も可能である。
前記貫通穴を形成する工程では、サンドブラスト、レーザ加工、及びマイクロドリルのいずれかにより前記貫通穴を形成した後、酸素プラズマ処理によって前記配線層の一部を露出させることが好ましい(形態3-1)。
前記凹形状に形成する工程では、前記多層配線基板の少なくとも一方の面に柔軟性を有するフィルムを配置し、前記導電性樹脂が流動性を有する状態で、前記導電性樹脂を、前記フィルムを介して外部から液体又は気体で加圧することが好ましい(形態3-2)。
前記凹形状に形成する工程では、前記導電性樹脂を加圧した後に前記フィルムを剥離し、その後、前記導電性樹脂を加熱することが好ましい(形態3-3)。
前記凹形状に形成する工程で用いる前記フィルムの厚みは、前記凹形状の部分の表面の径よりも小さいことが好ましい(形態3-4)。
本発明の実施例1に係る多層配線基板について図面を用いて説明する。図1は、本発明の実施例1に係る多層配線基板の構成を模式的に示した部分断面図である。
多層配線基板1は、基板10上に第1絶縁層21、第1配線層22、第2絶縁層23、第2配線層24、第3絶縁層25を積層して形成された多層配線層20を有する。多層配線基板1は、基板10及び多層配線層20を貫通する穴(多層配線層20の開口部26、基板10の貫通孔11)を有し、当該穴に貫通配線27が埋め込まれており、貫通配線27と配線層22、24とが電気的に接続されている。多層配線基板1は、貫通配線27の表面(基板裏面10b側の表面、及び第3絶縁層25側の表面)が多層配線基板1の表面(基板裏面10b、多層配線層20の表面)に対して凹形状となるように形成されている。多層配線基板1は、貫通配線27の基板裏面10b側の表面上に、表面が平坦な導電体28が形成されている。
基板10は、少なくとも表層が絶縁体よりなる基板である。基板10には、例えば、珪素を含有するシリコン基板、ガラス基板、あるいはセラミクス基板を用いることができる。基板10の基板表面10a上には、第1絶縁層21が形成されている。基板10は、多層配線層20に形成された開口部26と対応する位置に貫通孔11を有する。貫通孔11の側壁面は、基板表面10a側の径が基板裏面10b側の径より小さいテーパ形状になっていてもよい。貫通孔11内には、導電性樹脂よりなる貫通配線27が埋め込まれている。基板10の基板裏面10bには、貫通配線27の表面及びその周縁部に、表面が平坦な導電体28が形成されている。
第1絶縁層21は、基板10の基板表面10aに形成された絶縁層であり、多層配線層20の構成部分である。第1絶縁層21には、無機絶縁体、樹脂絶縁体を用いることができ、例えば、樹脂絶縁体では感光性のポリイミド、BCB(ベンゾシクロブテン)樹脂、エポキシ樹脂、PBO(ポリベンゾオキサゾール)樹脂、あるいはこれらの非感光性樹脂を用いることができる。第1絶縁層21は、基板10の貫通孔11と対応する位置に開口部を有する。当該開口部内には、導電性樹脂よりなる貫通配線27が埋め込まれている。当該開口部は、感光性を有する絶縁材料ではフォトグラフィーにより形成することができ、非感光性の絶縁材料ではレーザー照射やドライエッチング、ウェットエッチング等の手段により形成することができる。当該開口部は、多層配線層20の開口部26の一部を構成する。第1絶縁層21上には所定パターンの第1配線層22が形成されている。第1配線層22を含む第1絶縁層21上には第2絶縁層23が形成されている。
第1配線層22は、第1絶縁層21上で所定パターンに形成された配線層であり、多層配線層20の構成部分である。第1配線層22は、めっき法、スクリーン印刷法によって形成することができる。第1配線層22上には、多層配線層20の開口部26を除いて、第2絶縁層23が形成されている。第1配線層22は、開口部26にて露出するようにパターン形成されており、開口部26に埋め込まれた貫通配線27と電気的に接続されている。
第2絶縁層23は、第1配線層22を含む第1絶縁層21上に形成された絶縁層であり、多層配線層20の構成部分である。第2絶縁層23には、無機絶縁体、樹脂絶縁体を用いることができ、例えば、樹脂絶縁体では感光性のポリイミド、BCB(ベンゾシクロブテン)樹脂、エポキシ樹脂、PBO(ポリベンゾオキサゾール)樹脂、あるいはこれらの非感光性樹脂を用いることができる。第2絶縁層23は、第1絶縁層21の開口部と対応する位置に、第1絶縁層21の開口部よりも大きい開口部を有する。当該開口部内には、導電性樹脂よりなる貫通配線27が埋め込まれている。当該開口部は、感光性を有する絶縁材料ではフォトグラフィーにより形成することができ、非感光性の絶縁材料ではレーザー照射やドライエッチング、ウェットエッチング等の手段により形成することができる。当該開口部は、多層配線層20の開口部26の一部を構成する。第2絶縁層23上には所定パターンの第2配線層24が形成されている。第2配線層24を含む第2絶縁層23上には第3絶縁層25が形成されている。
第2配線層24は、第2絶縁層23上で所定パターンに形成された配線層であり、多層配線層20の構成部分である。第2配線層24は、めっき法、スクリーン印刷法によって形成することができる。第2配線層24上には、多層配線層20の開口部26を除いて、第3絶縁層25が形成されている。第2配線層24は、開口部26にて露出するようにパターン形成されており、開口部26に埋め込まれた貫通配線27と電気的に接続されている。
第3絶縁層25は、第2配線層24を含む第2絶縁層23上に形成された絶縁層であり、多層配線層20の構成部分である。第3絶縁層25には、無機絶縁体、樹脂絶縁体を用いることができ、例えば、樹脂絶縁体では感光性のポリイミド、BCB(ベンゾシクロブテン)樹脂、エポキシ樹脂、PBO(ポリベンゾオキサゾール)樹脂、あるいはこれらの非感光性樹脂を用いることができる。第3絶縁層25は、第2絶縁層23の開口部と対応する位置に、第2絶縁層23の開口部よりも大きい開口部を有する。当該開口部内には、導電性樹脂よりなる貫通配線27が埋め込まれている。当該開口部は、感光性を有する絶縁材料ではフォトグラフィーにより形成することができ、非感光性の絶縁材料ではレーザー照射やドライエッチング、ウェットエッチング等の手段により形成することができる。当該開口部は、多層配線層20の開口部26の一部を構成する。
開口部26は、多層配線層20において基板10の貫通孔11と対応する位置に形成された貫通した開口部である。開口部26は、第1絶縁層21の開口部、第2絶縁層23の開口部、及び第3絶縁層25の開口部が組み合わさったものであり、第1絶縁層21の開口部が第2絶縁層23の開口部の領域内に配され、第2絶縁層23の開口部が第3絶縁層25の開口部の領域内に配され、第1絶縁層21の開口部、第2絶縁層23の開口部、第3絶縁層25の開口部の順に開口径が大きく構成されている。開口部26では、第1配線層22及び第2配線層24の一部が露出している。開口部26内には、貫通配線27が埋め込まれている。開口部26における絶縁層21、23、25の各側壁面は、基板表面10a側の径より第3絶縁層25表面側の径が大きいテーパ形状になっていてもよい。開口部26は、多層配線層20を形成する工程において形成してもよく、また、貫通孔11と一括して形成してもよく、さらに貫通孔11形成後に多層配線層20の開口部26を形成してもよい。
貫通配線27は、基板10及び多層配線層20を貫通する穴(多層配線層20の開口部26、基板10の貫通孔11)に埋め込まれた導電性樹脂よりなる配線(スルーホール配線)である。貫通配線27は、多層配線層20の開口部26で露出した配線層22、24と電気的に接続されている。貫通配線27は、乾燥前に流動性を有し、乾燥後に流動性が低下する導電性樹脂を用いることが好ましい。貫通配線27は、基板裏面10b側の表面が基板裏面10bよりも窪んだ凹形状となっており、第3絶縁層25側の表面が第3絶縁層25の上面よりも窪んだ凹形状となっている。貫通配線27の凹形状面は、中心が低く、外周のエッジ部分が基板裏面10bや第3絶縁層25の上面と同じ高さとなるように湾曲している。貫通配線27の第3絶縁層25側の面上には、導電体28が形成されている。貫通配線27は、多層配線層20の表面(第3絶縁層25の表面)付近の径、及び基板10の表面(基板裏面10b)付近の径が基板10と多層配線層20の界面付近の径よりも大きくなるように構成されている。なお、貫通配線27の径は、多層配線層20の中の径が基板10の中の径と同等又は大きくてもよい。
導電体28は、外部の接続端子(図示せず)と電気的に接続するための電極パッドである。導電体28は、貫通配線27の第3絶縁層25側の面、乃至、その近傍の基板10の基板裏面10b上に形成されている。導電体28の表面は、平坦化されている。導電体28には、接続信頼性から特に電解めっき金属を用いることが好ましい。
なお、ここでは多層配線層20は、配線層が2層の例について述べたが、第3絶縁層25上に、配線層と絶縁層を交互に積層し、配線層が3層以上の多層配線層としてもよい。
次に、本発明の実施例1に係る多層配線基板の製造方法について図面を用いて説明する。図2~図4は、本発明の実施例1に係る多層配線基板の製造方法を模式的に示した工程断面図である。
まず、基板10を用意する(ステップA1;図2(A)参照)。基板10として0.5mm厚のガラス基板を用いた。
次に、基板10上に開口部26を有する第1絶縁層21を形成する(ステップA2;図2(B)参照)。ここでは、基板10上に第1絶縁層21として感光性のポリイミド樹脂を、基板10上全面に塗布し、乾燥させた後、露光、現像により所望の開口部26を有する第1絶縁層21を形成した。その後、窒素雰囲気中で加熱、保持することでポリイミド樹脂よりなる第1絶縁層21を硬化させた。基板10と第1配線層22との間に第1絶縁層21を形成することで、第1配線層22の密着性をより強固にすることができる。
次に、第1絶縁層21上に所定パターンの第1配線層22を形成する(ステップA3;図2(B)参照)。ここでは、第1絶縁層21を酸素プラズマで洗浄した後、DCスパッタ装置内に導入し、所望の真空度に達した後、基板10全面にTi、Cuの順に積層したCu/Ti積層膜(図示せず)を成膜した。Cu/Ti積層膜の膜厚は、Ti:50nm、Cu:300nmとした。Tiは、第1絶縁層21と、電解めっきでの給電層となるCuとの密着を高めるための密着層であり、Tiに限定されるものではない。その後、Cu/Ti積層膜上にフォトレジストを全面に形成し、フォトリソグラフィー法により所望の形状のフォトレジストパターンを形成した後、Cu/Ti積層膜を給電層とし、電解めっき法によりフォトレジストパターン開口面にCuめっきを膜厚10μm程度で形成し、その後、有機溶剤及び酸素プラズマ処理によってフォトレジストを除去した。その後、必要としないCu/Ti積層膜をそれぞれ化学エッチング法により除去し、所望のパターンの第1配線層22を形成した。
次に、第1配線層22を含む第1絶縁層21上に開口部26を有する第2絶縁層23を形成する(ステップA4;図2(C)参照)。ここでは、第2絶縁層23として感光性のポリイミド樹脂を、第1配線層22を含む第1絶縁層21上全面に塗布し、乾燥させた後、露光、現像により所望の開口部26を有する第2絶縁層23を形成した。その後、窒素雰囲気中で加熱、保持することでポリイミド樹脂を硬化させ、膜厚15μm程度の第2絶縁層23を形成した。第2絶縁層23の開口部26は、第1配線層22の一部が露出するように形成される。
次に、第2絶縁層23上に所定パターンの第2配線層24を形成する(ステップA5;図2(C)参照)。なお、第2配線層24は、第1配線層22と同様な方法(ステップA3参照)で形成した。
次に、第2配線層24を含む第2絶縁層23上に開口部26を有する第3絶縁層25を形成する(ステップA6;図2(D)参照)。なお、第3絶縁層25は、第1絶縁層21又は第2絶縁層23と同様の手順(ステップA2又はステップA4参照)で形成した。
次に、基板10に、開口部26に通ずる貫通孔11を形成する(ステップA7;図3(A)参照)。ここでは、基板裏面10bを酸素プラズマで洗浄した後、感光性を有する耐サンドブラスト膜を貼り付けた。その後、フォトリソグラフィー法により、貫通孔11が開口するような耐サンドブラスト膜パターンを形成した後、基板裏面10b側からサンドブラストにより基板10に貫通孔11を形成した。その後、アルカリ溶液と酸素プラズマ処理によって、耐サンドブラスト膜を剥離した。なお、貫通孔11の形成は、サンドブラスト、レーザ加工、マイクロドリルによる切削のいずれでもよいが、高スループットで加工ができるサンドブラストであることが好ましい。
次に、開口部26及び貫通孔11内に貫通配線となる導電性樹脂27を充填する(ステップA8;図3(B)参照)。ここで、導電性樹脂27の充填は、貫通孔11側をスクリーン印刷面とし、反対側の面となる開口部26側から吸引しながら、スキージにより導電性樹脂27を印刷した。なお、導電性樹脂(貫通配線)27の印刷面は多層配線層20側でも基板裏面10b側のいずれでもよい。また、この段階では、導電性樹脂27は、硬化されておらず、流動性を有する。
次に、フィルム40で基板両面を覆う(ステップA9;図3(C)参照)。ここで、フィルム40は、開口部26から露出した第1配線層22及び第2配線層24と導電性樹脂27とを電気的に接続させるためのものであり、柔軟性を有する。なお、この段階では、導電性樹脂27は、硬化されておらず、流動性を有する。
次に、フィルム40を基板に真空パックした後、フィルム40の外部側から温水等方圧プレスを行う(ステップA10;図4(A)参照)。ここで、真空パック後、温水等方圧プレスによって、外部から開口部26及び貫通孔11内の導電性樹脂27を加圧した。このようにすることで、開口部26の空隙部(図3(C)の26a)へ導電性樹脂27の流動を促し、開口部26から露出した第1配線層22及び第2配線層24と、導電性樹脂27とが接続され、さらに、導電性樹脂27の表面が基板表面10aに向かって凹形状を有する貫通配線27を形成することができる。なお、ここは、温水等方圧プレスによる例を述べたが、基板に支持板を設け、貫通配線の一方の面のみを凹形状としてもよく、また、フィルム40は1枚以上を積層させてもよく、また、フィルム40の厚みや材質が異なってもよい。また、加圧は温水等方圧プレスに限られず、フィルム40を介して外部から加圧できればよく、現像装置のようにノズルから液体あるいは気体を放出させて加圧してもよい。なお、この段階では、導電性樹脂27は、硬化されておらず、流動性を有する。
なお、貫通配線27の表面に凹形状を形成するためには、貫通配線27の凹形状の部分の径(開口部26及び貫通孔11の径)は、フィルム40の厚みよりも大きいことが好ましく、特に、フィルム40の厚みの2倍以上となる径であることが好ましい。また、フィルム40を介して加圧する工程では、導電性樹脂27が流動性を有することが好ましく、導電性樹脂27の乾燥によって導電性樹脂の流動性が低下するため、導電性樹脂27の乾燥前に加圧を実施することがより好ましい。
次に、フィルム40を剥離した後、導電性樹脂27を硬化させる(ステップA11;図4(B)参照)。ここでは、温水等方圧プレス装置から取り出し、フィルム40を剥離した後、窒素雰囲気中で加熱、保持することで導電性樹脂27を硬化させ、貫通配線27を形成した。
次に、貫通配線27の表面乃至その近傍の領域に導電体28を形成する(ステップA12;図4(C)参照)。ここでは、再度DCスパッタ装置に導入して導電体28を形成した。導電体28は、第1配線層22の形成(ステップA3参照)と同様に、Cu/Ti積層膜を形成し、フォトリソグラフィー法により導電体28を形成する箇所をレジスト開口部とするレジストパターンを形成した。その後、貫通配線27の表面の凹形状部分に選択的にめっきを形成できるフィリングめっき液を用いて、電解めっきによる導電体28を形成し、貫通配線27の表面の凹形状を平坦化した。これにより、図1と同様な多層配線基板1ができる。
以上のようにして製造された多層配線基板1の断面を観察したところ、多層配線層20における配線層22、24と貫通配線27とで空隙がなく接続できていた。さらに、貫通配線27を介して多層配線層20の配線層22、24と導電体28とでデイジーチェーンパターン(数珠繋ぎ状のパターン)を形成し、その抵抗を評価したところ、デイジーチェーンパターンを構成する配線材料の抵抗率から算出した程度の抵抗値が得られており、配線層22、24と貫通配線27が電気的に接続することができた。
実施例1によれば、導電性樹脂からなる貫通配線27の表面形状が基板表面10aに向かって凹形状となるため、外部の接続端子との接続では、多層配線基板1側のBGAランド(図示せず)及び多層配線基板1を薄型化することができる。また、導電性樹脂からなる貫通配線27の表面の凹形状部分に選択的に導電体28を形成させ、局所的に導電体28を厚く形成することで、多層配線基板2側のBGAランド全体の厚みを厚くすることなく、外部の接続端子との接続材料の拡散を効果的に抑制することができる。
また、導電性樹脂(貫通配線)27をスクリーン印刷し、多層配線層20の開口部26及び基板10の貫通孔11を導電性樹脂27により充填する工程において、導電性樹脂27をスクリーン印刷した後、導電性樹脂27が流動性を有した状態で柔軟性のあるフィルム40を介して外部から加圧することで、開口部26あるいは貫通孔11の少なくとも一方に形成された空隙部26aへ導電性樹脂27の流動を促すこととなり、特殊な装置を用いず、更に工程を追加することなく、容易に基板の表裏回路間を電気的に接続することができる。
本発明の実施例2に係る多層配線基板について図面を用いて説明する。図5~図7は、本発明の実施例2に係る多層配線基板の製造方法を模式的に示した工程断面図である。
実施例2は、実施例1(図2~図4参照)と製造方法が異なる。つまり、実施例2では、開口部を有さない多層配線層20を形成した後に開口部26を形成する点で、実施例1と異なる。
まず、基板10を用意する(ステップB1;図5(A)参照)。基板10として0.5mm厚のガラス基板を用いた。
次に、基板10上に開口部を有さない多層配線層20を形成する(ステップB2;図5(B)参照)。なお、多層配線層20は、開口部を形成しないこと以外は実施例1のステップA2~ステップA6と同様な手法で形成することができる。
次に、多層配線層20を有する基板10に貫通孔11及び開口部26を含む貫通穴を形成する(ステップB3;図5(C)参照)。ここでは、基板裏面10bを酸素プラズマで洗浄した後、感光性を有する耐サンドブラスト膜を形成した。その後、フォトリソグラフィー法により、貫通孔11が開口するような耐サンドブラスト膜パターンを形成した。その後、基板裏面10b側からサンドブラストにより、基板10に貫通孔11と多層配線層20の開口部26を一括で形成した。その後、アルカリ溶液と酸素プラズマ処理によって、耐サンドブラスト膜を剥離した。
次に、開口部26から第1配線層22及び第2配線層24を露出させる(ステップB4;図6(A)参照)。ここでは、酸素プラズマ処理によって、第1配線層22及び第2配線層24を露出させた後、酸洗浄により多層配線層20の配線層22、24の露出部の酸化膜を除去した。
次に、開口部26及び貫通孔11内に貫通配線となる導電性樹脂27を充填し(ステップB5;図6(B)参照)、その後、フィルム40で基板両面を覆い(ステップB6;図6(C)参照)、その後、フィルム40を基板に真空パックした後、フィルム40の外部側から温水等方圧プレスを行い(ステップB7;図7(A)参照)、その後、フィルム40を剥離した後、導電性樹脂27を硬化させ(ステップB8;図7(B)参照)、最後に、貫通配線27の表面乃至その近傍の領域に導電体28を形成する(ステップB9;図7(C)参照)。ステップB5~ステップB9は、実施例1のステップA8~ステップA12と同様である。これにより、図7(C)のような多層配線基板1ができる。
以上のようにして製造された多層配線基板1の断面を観察したところ、第一の実施形態と同様に多層配線層20を構成する配線層22、24と貫通配線27とで空隙がなく接続できた。
実施例2によれば、実施例1と同様な効果を奏する。
本発明の実施例3に係る多層配線基板について図面を用いて説明する。図8は、本発明の実施例3に係る多層配線基板に半導体デバイスを実装したモジュールの構成を模式的に示した断面図である。
実施例3に係る多層配線基板1は、貫通配線27に関して、実施例1に係る多層配線基板(図1の1)と同様な構成となっており、貫通配線27が形成される領域以外のところで薄膜受動素子31及びビア29が形成されている。
薄膜受動素子31は、アナログ回路の一部となるコンデンサ等の素子であり、基板10の基板表面10aに形成されている。薄膜受動素子31上には、多層配線層20が形成されており、第1絶縁層21に覆われている。薄膜受動素子31は、第1絶縁層21を貫通するビア29を介して第1配線層22における所定の配線と電気的に接続されている。所定の薄膜受動素子31は、ビア29及び第1配線層22を通じて、所定の貫通配線27に電気的に接続されている。なお、薄膜受動素子31は、基板1上にあらかじめ形成してもよく、多層配線層20中に内蔵されていてもよい。
多層配線層20における第2配線層24は、パッド部を有する。第3絶縁層25には、第2配線層24のパッド部に通ずる穴を有する。第2配線層24のパッド部上にてはんだ32を介して半導体デバイス33がフリップチップ実装されている。これにより、従来のワイヤボンディング実装に比べ、モジュールの小型化ができる。
実施例3によれば、実施例1と同様な効果を奏するとともに、基板10上に薄膜受動素子31を有する多層配線基板1においては、プロセス温度に制限されることなく薄膜受動素子31を形成できるため、薄膜受動素子を内蔵した多層配線基板としても、従来のチップ部品を実装した多層配線基板に比べて小型化や薄型化が可能となる。
以上の説明は、本発明の実施例を説明するものであり、本発明が以上の実施例に限定されることはない。
本発明に係る多層配線基板は、アナログ回路やCPU回路で利用される半導体デバイス搭載用の多層配線基板に好適に利用することができる。
なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示(請求の範囲を含む)の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示(請求の範囲を含む)の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
Claims (17)
- 基板上に配線層と絶縁層を交互に積層した多層配線層を有する多層配線基板において、
前記基板と前記多層配線層を貫通するとともに導電性樹脂よりなる貫通配線を有し、
前記配線層と前記貫通配線が電気的に接続され、
前記貫通配線の表面が前記多層配線基板の表面に対して凹形状となるように形成されていることを特徴とする多層配線基板。 - 前記貫通配線は、前記多層配線層の表面付近の径、及び前記基板の表面付近の径が前記基板と前記多層配線層の界面付近の径よりも大きくなるように構成されていることを特徴とする請求項1記載の多層配線基板。
- 前記貫通配線の径は、前記多層配線層中の径が前記基板中の径に対して同等又は大きいことを特徴とする請求項1記載の多層配線基板。
- 前記貫通配線の前記凹形状の部分の表面に導電体を有することを特徴とする請求項1乃至3のいずれか一に記載の多層配線基板。
- 前記導電体の表面は、平坦化されていることを特徴とする請求項4記載の多層配線基板。
- 前記導電体は、電解めっき金属よりなることを特徴とする請求項4又は5記載の多層配線基板。
- 前記基板は、少なくとも表層が絶縁体よりなることを特徴とする請求項1乃至6のいずれか一に記載の多層配線基板。
- 前記基板は、珪素を含有することを特徴とする請求項1乃至7のいずれか一に記載の多層配線基板。
- 前記基板は、ガラスよりなることを特徴とする請求項1乃至8のいずれか一に記載の多層配線基板。
- 前記基板上に薄膜受動素子を有することを特徴とする請求項1乃至9のいずれか一に記載の多層配線基板。
- 基板上に配線層と絶縁層が交互に積層された多層配線層を有する多層配線基板の製造方法において、
基板上に配線層と絶縁層が交互に積層されるとともに、前記絶縁層において前記配線層の一部が露出した開口部を有し、かつ、前記開口部が前記基板に通ずる多層配線層を形成する工程と、
前記基板に、前記開口部に通ずる貫通孔を形成する工程と、
前記開口部及び前記貫通孔に導電性樹脂を充填する工程と、
前記導電性樹脂が流動性を有する状態で外部から加圧することで、前記開口部及び前記貫通孔から露出する前記導電性樹脂の表面を前記多層配線基板の表面に対して凹形状に形成する工程と、
を含むことを特徴とする多層配線基板の製造方法。 - 前記貫通孔を形成する工程では、サンドブラスト、レーザ加工、及びマイクロドリルのいずれかにより前記貫通孔を形成することを特徴とする請求項11記載の多層配線基板の製造方法。
- 基板上に配線層と絶縁層が交互に積層された多層配線層を有する多層配線基板の製造方法において、
基板上に配線層と絶縁層が交互に積層された多層配線層を形成する工程と、
前記基板及び前記多層配線層を貫通するとともに前記配線層の一部が露出した貫通穴を形成する工程と、
前記貫通穴に導電性樹脂を充填する工程と、
前記導電性樹脂が流動性を有する状態で外部から加圧することで、前記貫通穴から露出する前記導電性樹脂の表面を前記多層配線基板の表面に対して凹形状に形成する工程と、
を含むことを特徴とする多層配線基板の製造方法。 - 前記貫通穴を形成する工程では、サンドブラスト、レーザ加工、及びマイクロドリルのいずれかにより前記貫通穴を形成した後、酸素プラズマ処理によって前記配線層の一部を露出させることを特徴とする請求項13記載の多層配線基板の製造方法。
- 前記凹形状に形成する工程では、前記多層配線基板の少なくとも一方の面に柔軟性を有するフィルムを配置し、前記導電性樹脂が流動性を有する状態で、前記導電性樹脂を、前記フィルムを介して外部から液体又は気体で加圧することを特徴とする請求項11又は13記載の多層配線基板の製造方法。
- 前記凹形状に形成する工程では、前記導電性樹脂を加圧した後に前記フィルムを剥離し、その後、前記導電性樹脂を加熱することを特徴とする請求項15記載の多層配線基板の製造方法。
- 前記凹形状に形成する工程で用いる前記フィルムの厚みは、前記凹形状の部分の表面の径よりも小さいことを特徴とする請求項15又は16記載の多層配線基板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008117430 | 2008-04-28 | ||
| JP2008-117430 | 2008-04-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2009133886A1 true WO2009133886A1 (ja) | 2009-11-05 |
Family
ID=41255102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2009/058350 Ceased WO2009133886A1 (ja) | 2008-04-28 | 2009-04-28 | 多層配線基板、及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| WO (1) | WO2009133886A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230092816A1 (en) * | 2021-09-16 | 2023-03-23 | Panelsemi Corporation | Electronic device |
| WO2024228284A1 (ja) * | 2023-05-01 | 2024-11-07 | 株式会社村田製作所 | 配線基板、電子モジュール、及び配線基板の製造方法 |
| WO2024252620A1 (ja) * | 2023-06-08 | 2024-12-12 | オリンパスメディカルシステムズ株式会社 | 撮像モジュール、内視鏡、および、撮像モジュールの製造方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02275694A (ja) * | 1989-01-06 | 1990-11-09 | Toshiba Corp | セラミックス基板の製造方法 |
| JPH06164148A (ja) * | 1992-04-22 | 1994-06-10 | Cmk Corp | 多層プリント配線板 |
| JPH06302959A (ja) * | 1993-04-16 | 1994-10-28 | Cmk Corp | 多層プリント配線板の製造方法 |
| JPH06334293A (ja) * | 1993-05-18 | 1994-12-02 | Cmk Corp | プリント配線板 |
| JP2002368414A (ja) * | 2001-06-11 | 2002-12-20 | Matsushita Electric Ind Co Ltd | 高導電性配線基板の製造方法および製造装置ならびに配線基板 |
| JP2003163459A (ja) * | 2001-11-26 | 2003-06-06 | Sony Corp | 高周波回路ブロック体及びその製造方法、高周波モジュール装置及びその製造方法。 |
| JP2005150535A (ja) * | 2003-11-18 | 2005-06-09 | Hitachi Ltd | 電子部品 |
| JP2006339350A (ja) * | 2005-06-01 | 2006-12-14 | Daisho Denshi:Kk | プリント配線板とその製造方法 |
| JP4012375B2 (ja) * | 2001-05-31 | 2007-11-21 | 株式会社ルネサステクノロジ | 配線基板およびその製造方法 |
-
2009
- 2009-04-28 WO PCT/JP2009/058350 patent/WO2009133886A1/ja not_active Ceased
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02275694A (ja) * | 1989-01-06 | 1990-11-09 | Toshiba Corp | セラミックス基板の製造方法 |
| JPH06164148A (ja) * | 1992-04-22 | 1994-06-10 | Cmk Corp | 多層プリント配線板 |
| JPH06302959A (ja) * | 1993-04-16 | 1994-10-28 | Cmk Corp | 多層プリント配線板の製造方法 |
| JPH06334293A (ja) * | 1993-05-18 | 1994-12-02 | Cmk Corp | プリント配線板 |
| JP4012375B2 (ja) * | 2001-05-31 | 2007-11-21 | 株式会社ルネサステクノロジ | 配線基板およびその製造方法 |
| JP2002368414A (ja) * | 2001-06-11 | 2002-12-20 | Matsushita Electric Ind Co Ltd | 高導電性配線基板の製造方法および製造装置ならびに配線基板 |
| JP2003163459A (ja) * | 2001-11-26 | 2003-06-06 | Sony Corp | 高周波回路ブロック体及びその製造方法、高周波モジュール装置及びその製造方法。 |
| JP2005150535A (ja) * | 2003-11-18 | 2005-06-09 | Hitachi Ltd | 電子部品 |
| JP2006339350A (ja) * | 2005-06-01 | 2006-12-14 | Daisho Denshi:Kk | プリント配線板とその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230092816A1 (en) * | 2021-09-16 | 2023-03-23 | Panelsemi Corporation | Electronic device |
| WO2024228284A1 (ja) * | 2023-05-01 | 2024-11-07 | 株式会社村田製作所 | 配線基板、電子モジュール、及び配線基板の製造方法 |
| WO2024252620A1 (ja) * | 2023-06-08 | 2024-12-12 | オリンパスメディカルシステムズ株式会社 | 撮像モジュール、内視鏡、および、撮像モジュールの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4716819B2 (ja) | インターポーザの製造方法 | |
| US11018082B2 (en) | Space transformer and manufacturing method thereof | |
| CN101013686B (zh) | 互连衬底、半导体器件及其制造方法 | |
| JP3910387B2 (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| CN1327499C (zh) | 制造半导体组件的方法 | |
| TWI427755B (zh) | 半導體裝置及其製造方法 | |
| WO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
| TWI505756B (zh) | 印刷電路板及其製造方法 | |
| JP2003031719A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| WO2004103039A1 (ja) | 両面配線基板および両面配線基板の製造方法並びに多層配線基板 | |
| WO2001026147A1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| CN101944519A (zh) | 具备密封层的半导体器件及半导体器件的制造方法 | |
| CN100403500C (zh) | 电路装置的制造方法 | |
| JP3691995B2 (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| KR100658022B1 (ko) | 회로 장치의 제조 방법 | |
| JP2003229450A (ja) | 半導体装置及びその製造方法 | |
| US8062927B2 (en) | Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same | |
| WO2009133886A1 (ja) | 多層配線基板、及びその製造方法 | |
| JP4759981B2 (ja) | 電子部品内蔵モジュールの製造方法 | |
| JP2009260165A (ja) | 半導体装置 | |
| CN107770946A (zh) | 印刷布线板及其制造方法 | |
| TWI771534B (zh) | 佈線板及其製造方法 | |
| JP4835264B2 (ja) | 部品内蔵回路モジュール基板 | |
| JP5466096B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002076166A (ja) | 樹脂封止型半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 09738823 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 09738823 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: JP |