WO2008066067A1

WO2008066067A1 - Solid-state imaging element

Info

Publication number: WO2008066067A1
Application number: PCT/JP2007/072931
Authority: WO
Inventors: Shinya Otsuka; Hisanori Suzuki; Yasuhito Yoneta; Masaharu Muramatsu
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 2006-11-28
Filing date: 2007-11-28
Publication date: 2008-06-05
Anticipated expiration: 2009-05-28
Also published as: EP2093801B1; EP2093801A1; CN101542734B; EP2093801A4; CN101542734A; JP5350803B2; US8334918B2; US20100045841A1; JPWO2008066067A1

Description

明細書

固体撮像素子

技術分野

[0001] 本発明は、固体撮像素子に関し、より詳細にはラインセンサに関する。

背景技術

[0002] 固体撮像素子における電荷の読出速度の高速化を目的として、ホトダイオードの拡散層を複数の領域に分け、それぞれの不純物濃度を変えることでポテンシャル傾斜構造を形成した固体撮像素子が知られている（例えば、特許文献 1参照）。また、同様の目的として、ホトダイオードの上層に電荷転送用の電極を設け、この電極の電荷読出側の方に、より高!/、電圧を印加することでポテンシャルの傾斜を形成した固体撮像素子が知られている（例えば、特許文献 2参照）。

[0003] さらに、ホトダイオードにおける電荷蓄積時間の制御を目的として、複数のホトダイオードの配列方向に沿って電荷掃き捨てゲートと、不要電荷を掃き捨てるための電荷掃き捨てドレイン領域とが形成された固体撮像素子が知られている（例えば、特許文献 3参照)。

特許文献 1 :特開 2002— 231926号公報

特許文献 2：特開 2005— 268564号公報

特許文献 3：特開 2002— 135660号公報

発明の開示

発明が解決しょうとする課題

[0004] ところで、ラインセンサに対して、電荷の読出速度の高速化と電荷蓄積時間の制御との双方を実現することが望まれている。この要求を実現するために、例えば、上記特許文献 1又は上記特許文献 2に記載された発明に上記特許文献 3に記載された発明を適用することも考えられる力以下の点で問題である。

[0005] 上記特許文献 1又は特許文献 2に記載された発明のように、ホトダイオード等に読出ゲート方向に向かってポテンシャルが高くなるようにポテンシャルの傾斜を設けると、ホトダイオードで発生した電荷は常に読出ゲート方向に移動することになる。そして、このようなホトダイオードを有するラインセンサに対して、上記特許文献 3に記載された発明のように、読出ゲートと反対側に電荷掃き捨てドレインを設けても、発生した電荷をポテンシャルの傾斜を遡って移動させ、不要な電荷を掃き出すことは困難である

[0006] そこで本発明では、電荷の読出速度の高速化を実現しつつ電荷蓄積時間の制御が可能な固体撮像素子の提供を目的とする。

課題を解決するための手段

[0007] 本発明の固体撮像素子は、所定の方向に配列され、所定の方向と交差する方向において一方の側に向かってポテンシャルが高くされる複数の光電変換部と、所定の方向と交差する方向において光電変換部の一方の側に設けられ、光電変換部で発生した電荷を所定の方向に転送する転送部と、所定の方向と交差する方向に沿って光電変換部と隣接するように設けられ、光電変換部で発生した不要電荷を光電変換部から排出する不要電荷排出ドレイン部と、光電変換部と不要電荷排出ドレイン部との間に設けられ、光電変換部から不要電荷排出ドレイン部への不要電荷の流れの遮断及び開放を選択的に行う不要電荷排出ゲート部と、を備えることを特徴とする。

[0008] この固体撮像素子では、光電変換部が、所定の方向に配列され、所定の方向と交差する方向において一方の側に向かってポテンシャルが高くされている。また、転送部が、所定の方向と交差する方向において光電変換部の一方の側に設けられ、光電変換部で発生した電荷を所定の方向に転送する。そのため、光電変換部で発生した電荷は、ポテンシャルの高い方に向かって速やかに移動して転送部から外部に読み出される。さらに、不要電荷を光電変換部から排出する不要電荷排出ドレイン部が、所定の方向と交差する方向に沿って光電変換部と隣接するように設けられ、光電変換部から不要電荷排出ドレイン部への不要電荷の流れの遮断及び開放を選択的に行う不要電荷排出ゲート部が、光電変換部と不要電荷排出ドレイン部との間に設けられている。そのため、電荷を蓄積する場合は、不要電荷排出ゲート部にポテンシャル障壁を形成して必要な電荷を転送部に転送することができる。一方、電荷を蓄積しない場合は、不要電荷排出ゲート部のポテンシャル障壁を取り除くことにより、光電変換部の所定の方向と交差する方向にわたって、不要となった電荷を一度に不要電荷排出ドレイン部に排出することができる。したがって、電荷の読出速度の高速化を実現しつつ電荷蓄積時間の制御が可能となる。

[0009] また、本発明の固体撮像素子は、所定の方向と交差する方向において光電変換部の他方の側に設けられ、光電変換部で発生した飽和電荷を光電変換部から排出する飽和電荷排出ドレイン部と、光電変換部と飽和電荷排出ドレイン部との間に設けられ、光電変換部から飽和電荷排出ドレイン部への飽和電荷の流れの遮断及び開放を選択的に行う飽和電荷排出ゲート部と、を備えることが好ましい。この固体撮像素子によれば、過露光により、あるいは瞬間的に光強度の強い光が光電変換部に入射することにより飽和電荷が発生しても、飽和電荷排出ドレイン部により飽和電荷を排出するので、ブルーミング現象を効果的に防ぐことができる。

[0010] また、本発明の固体撮像素子は、光電変換部の最も低いポテンシャルの高さと、不要電荷排出ゲート部のポテンシャル障壁の高さとが略同一であることが好ましレ、。この固体撮像素子によれば、飽和電荷が発生した場合に、飽和電荷は光電変換部の最も低いポテンシャルを超えて飽和電荷排出ドレイン部に排出されるだけでなぐ不要電荷排出ゲート部のポテンシャル障壁を超えて不要電荷排出ドレイン部に排出されることになる。したがって、過露光により、あるいは瞬間的に光強度の強い光が入射することにより飽和電荷が発生しても、効率的に飽和電荷を排出することができるので、ブルーミング現象をより効果的に防ぐことができる。

[0011] また、本発明の固体撮像素子は、不要電荷排出ドレイン部は、隣り合う光電変換部の間の領域に 2領域置きに設けられていることが好ましい。この固体撮像素子によれば、隣り合う光電変換部が、その間の領域に設けられた不要電荷排出ドレインを共有し、最低限必要な不要電荷排出ドレイン部の領域を確保しつつ、比較的大きな開口串を得ること力 Sでさる。

[0012] また、本発明の固体撮像素子は、隣り合う光電変換部の間の領域のうち、不要電荷排出ドレイン部が設けられてレ、なレ、領域には、アイソレーション部が設けられて!/、ることが好ましい。この固体撮像素子によれば、光電変換部で発生した電荷が他の光電変換部へ流出することを防止することができる。

[0013] また、本発明の固体撮像素子は、転送部は、所定の数の光電変換部に対応して一つずつ設けられることで全体では複数設けられ、不要電荷排出ドレイン部と電気的に接続されるドレイン端子と、不要電荷排出ゲート部と電気的に接続されるゲート端子と力転送部毎に設けられていることが好ましい。この固体撮像素子によれば、転送部（出力ポート)毎に電荷蓄積時間、即ち露光時間の制御が可能となる。

[0014] また、本発明の固体撮像素子は、所定の方向と交差する方向において光電変換部の他方の側に設けられ、光電変換部で発生した飽和電荷を光電変換部から排出する飽和電荷排出ドレイン部と、光電変換部と飽和電荷排出ドレイン部との間に設けられ、光電変換部から飽和電荷排出ドレイン部へ飽和電荷を流す飽和電荷排出部と、を備えてもよい。

発明の効果

[0015] 本発明によれば、電荷の読出速度の高速化を実現しつつ電荷蓄積時間の制御が可能な固体撮像素子を提供することができる。

図面の簡単な説明

[0016] [図 1]図 1は本発明の固体撮像素子の一実施形態を示す概略構成図である。

[図 2]図 2は、図 1における固体撮像素子の II II線に沿った断面図である。

[図 3]図 3は、図 2における固体撮像素子の断面構造のポテンシャルの高さを示す図である。

[図 4]図 4は、図 1における固体撮像素子の IV— IV線に沿った断面図である。

[図 5]図 5は、図 4における固体撮像素子の断面構造のポテンシャルの高さを示す図である。

[図 6]図 6は本発明の固体撮像素子の他の実施形態を示す概略構成図である。

[図 7]図 7は、図 6における固体撮像素子の VII— VII線に沿った断面図である。

[図 8]図 8は、図 7における固体撮像素子の断面構造のポテンシャルの高さを示す図である。

[図 9]図 9は、ドレイン端子 Dとゲート端子 Gの接続を示す図である。

符号の説明

[0017] 1 , 10 固体撮像素子

2 光電変換部 3 抵抗性電極部

4 読出ゲート部

6 転送部

7 不要電荷排出ドレイン部

8 不要電荷排出ゲート部

9 アイソレーション部

23 飽和電荷排出ドレイン部

24 飽和電荷排出ゲート部

発明を実施するための最良の形態

[0018] 本発明の知見は、例示のみのために示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解することができる。引き続いて、添付図面を参照しながら本発明の実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付して、重複する説明を省略する。

[0019] 図 1〜図 5を参照して本発明の固体撮像素子の一実施形態について説明する。図 1に示されるように、固体撮像素子 1は、光電変換部 2と、抵抗性電極部 3と、読出ゲート部 4と、転送部 6と、不要電荷排出ドレイン部 7と、不要電荷排出ゲート部 8と、アイソレーシヨン部 9とを備える。

[0020] 光電変換部 2は、エネルギー線 (紫外線、赤外線、可視光、電子線等）の入射に感応して電荷を発生する。光電変換部 2は、エネルギー線の入射方向から見て矩形状 (ここでは、 130 m X 18 m)を呈している。また、その幅方向（矩形状の短辺方向 )に沿って複数 (ここでは、 4096個）の光電変換部 2が 1列に配列され、ラインセンサを構成している。なお、図中においては、 4つの光電変換部 2のみを示す。

[0021] また、抵抗性電極部 3は、光電変換部 2の表面側に設けられている。光電変換部の配列方向と交差する方向における抵抗性電極部 3の両端部には、所定の電圧を印加する電圧印加部（図示せず）が設けられている。そして、この電圧印加部に、所定の電位差となるように、例えば、図中上側に負の電圧を印加し、図中下側に正の電圧を印加することにより、光電変換部 2には、配列方向と交差する方向において図中下側に向力てポテンシャルが高くされるようなポテンシャルの傾斜が形成される。その結果、光電変換部で発生した電荷は、図中の点線矢印で示される方向に向かって転送される。

[0022] 読出ゲート部 4は、光電変換部 2の電荷転送方向の側に、各光電変換部 2に対応して設けられている。読出ゲート部 4は、ポテンシャルを下げることで光電変換部 2で発生し転送された電荷を堰き止めて蓄積し、ポテンシャルを上げることでこの蓄積した電荷を転送部 6に出力する。

[0023] 転送部 6は、複数の読出ゲート部 4と接続されており、読出ゲート部 4から出力された電荷を受け取り、水平方向（図中の一点鎖線で示される矢印方向）に転送して、出力部 5から順次出力し、出力部に含まれるアンプ部（図示せず）によって電圧に変換され、光電変換部 2毎、すなわち列毎の電圧として固体撮像素子 1の外部に出力される。

[0024] 不要電荷ドレイン部 7は、光電変換部 2で発生した不要電荷を光電変換部 2から外部に排出するためのものである。不要電荷ドレイン部 7は、光電変換部 2の配列方向と交差する方向、すなわち、光電変換部 2の電荷転送方向に沿って光電変換部 2と隣接するように設けられている。ここでは、不要電荷ドレイン部 7は、光電変換部 2aと 2bとの間の領域、及び光電変換部 2cと 2dとの間の領域に設けられている。すなわち、不要電荷排出ドレイン部 7は、隣り合う光電変換部 2の間の領域に 2領域おきに設けられている。したがって、 1つの不要電荷排出ドレイン部 7は、隣接する 2つの光電変換部 2a, 2b又は光電変換部 2c, 2dの不要電荷を排出することになる。

[0025] 不要電荷排出ゲート部 8は、光電変換部 2と不要電荷排出ドレイン部 7との間に設けられている。不要電荷排出ゲート部 8は、光電変換部 2から不要電荷排出ドレイン部 7への不要電荷の流れの遮断及び開放を選択的に行うシャツタとして機能する。したがって、電荷を蓄積するときには、不要電荷排出ゲート部 8を遮断し、電荷を蓄積しないときには、不要電荷排出ゲート部 8を開放し不要な電荷を不要電荷排出ドレイン部 7へと排出させる。ここでは、不要電荷排出ゲート部 8は、 1つの不要電荷排出ドレイン部 7に対して、その両隣に設けられている。

[0026] アイソレーション部 9は、光電変換部 2を分離して、発生した互!/、の電荷が混ざり合わないようにさせるためのものである。アイソレーション部 9は、不要電荷排出ドレイン部 7が設けられて!/、な!/、領域であって、隣り合う光電変換部 2の間の領域に設けられている。ここでは、光電変換部 2bと 2cとの間、及び光電変換部 2a, 2dの側端部に設けられている。

[0027] また、固体撮像素子 1においては、転送部 6が 32画素の光電変換部 2毎に設けられて、 1つの転送部 6毎に 1つの出力部 5 (ポート）が設けられている。すなわち、 409 6画素 /32画素 = 128ポートの出力部 5を有する、いわゆるマルチポートの素子が構成されている。

[0028] 図 9は、ドレイン端子 Dとゲート端子 Gの接続を示す図である。図 9に示すように、上記ポート毎に、不要電荷排出ドレイン部 7と電気的に接続されるドレイン端子 Dと、不要電荷排出ゲート部 8と電気的に接続されるゲート端子 Gとが設けられている。これにより、ポートごとに独立して電荷蓄積時間の制御が可能となる。

[0029] 図 2〜図 5に示されるように、光電変換部 2、抵抗性電極部 3、読出ゲート部 4、転送部（図示せず）、不要電荷排出ドレイン部 7、不要電荷排出ゲート部 8及びアイソレーシヨン部 9は、半導体基板 11上に形成されている。半導体基板 11は、導電型が P型であって半導体基板 11の基体となる P型 Si基板 12と、その表面側に形成された、 N 型半導体層 13、 N⁺型半導体層 14、 P型半導体層 16及び P⁺型半導体層 17とを含んでいる。

[0030] 図 2に示されるように、 P型 Si基板 12と N型半導体層 13とは pn接合を構成しており、 N型半導体層 13はエネルギー線の入射により電荷を発生する光電変換部 2を構成している。また、半導体基板 11の表面に絶縁層 18を介して抵抗性電極部 3が設けられている。抵抗性電極部 3及び絶縁層 18はエネルギー線を透過する材料からなり、ここでは、抵抗性電極部 3はポリシリコン膜からなり、絶縁層 18はシリコン酸化膜からなる。

[0031] また、半導体基板 11の光電変換部 2の電荷転送方向（図中、点線矢印方向）側の表面上には、絶縁層 18を介して読出ゲート電極 19及び転送電極群（図示せず）が設けられている。読出ゲート電極 19は、光電変換部 2の配列方向を長手方向として、抵抗性電極部 3の電荷転送方向に見て最も下流側に隣接して設けられている。なお、抵抗性電極部 3と読出ゲート電極 19とは、電気的に接触していない。読出ゲート電極 19は、読出ゲート端子（図示せず）を介して電圧レベルが Hレベル又は Lレベルであるクロック信号が入力される。読出ゲート電極 19及び読出ゲート電極 19下の N型半導体層 13によって、読出ゲート部 4が構成されることとなる。

[0032] 転送電極群は、読出ゲート電極 19に隣接して、光電変換部 2の配列方向に沿って整列している。転送電極群及び転送電極群下の N型半導体層（図示せず）等によつて、転送部が構成されることとなる。

[0033] 光電変換部 2の電荷転送方向におけるポテンシャルの構造は、図 3に示されるように、例えば、抵抗性電極部 3の一端（電荷の転送方向の反対側の端部）に 5V、他端（電荷の転送方向側の端部）に + 5Vの電圧を印加することにより、抵抗性電極部 3 に電位分布が生じ、一端から他端に向かってポテンシャルが高くなるような傾斜が形成される。

[0034] なお、図 3では、図 2の各位置 LI , L2, L3に対応する位置 LI , L2, L3におけるポテンシャルが示されている。位置 L1〜L2ではポテンシャルは、位置 L2に近づくに従つて上昇する。位置 L2〜L3のポテンシャルは、読出ゲート電極 19への印加電圧によって、 Hレベル（HL)と、 Lレベル（LL)を選択的に取り得る。

[0035] 電荷は、位置 L1〜L2の傾斜に沿って移動する。また、読出ゲート電極 19に印加される電圧レベルに応じて、読出ゲート部 4のポテンシャルの高さが変動する。 Hレべノレ（例えば、 + 8V)の電圧が印加されると、光電変換部 2のポテンシャルよりも高いポテンシャルとなり、光電変換部 2に発生した電荷は、読出ゲート部 4に流れ込む。一方、 Lレベル（例えば、—8V)の電圧が印加されると、光電変換部 2のポテンシャルよりも低いポテンシャルとなり、ポテンシャル障壁が形成され、光電変換部 2に電荷が蓄積される。

[0036] なお、光電変換部 2におけるポテンシャルの傾斜の形成は、光電変換部 2の表面側に抵抗性電極部 3を設けて、所定の電位差となるように電圧を印加する手段に限らない。光電変換部 2を構成する拡散層を複数の領域に分けて、それぞれの領域の不純物濃度を変えて構成しても良い。例えば、 N型半導体層を 4つの領域に分け、それぞれの領域に N型不純物濃度が一方向で順に高くなるように構成する。光電変換部 2のポテンシャルの高さは N型不純物濃度に依存するので、光電変換部 2には、不純物濃度が高くなるにしたがい段階的にポテンシャルが高くなるようなポテンシャルの傾斜が形成される。

[0037] また、図 4に示されるように、光電変換部 2の配列方向において、半導体基板 11の拡散層は、 N型半導体層 13、 P型半導体層 16、 N⁺型半導体層 14、 P型半導体層 1 6、 N型半導体層 13、 P⁺型半導体層 17の順に繰り返し設けられている。 N型半導体層 13は上述のとおり、エネルギー線の入射により電荷を発生する光電変換部 2を構成する。 P型半導体層 16は不要電荷排出ゲート部 8として機能し、 N⁺型半導体層は、不要電荷排出ドレイン部 7として機能する。 P⁺型半導体層 17は、光電変換部 2を分離するアイソレーション部 9として機能する。

[0038] また、半導体基板 11の表面上には、絶縁層 18を介して不要電荷排出ゲート電極 2 1が設けられている。なお、不要電極排出ゲート電極 21と、これに隣接して設けられている抵抗性電極部 3とは、電気的に接触していない。不要電荷排出ゲート電極 21 及び不要電荷排出ゲート電極 21下の P型半導体層 16によって、不要電荷排出グート部 8が構成される。不要電荷排出ゲート電極 21は、不要電荷排出ゲート端子（図示せず）を介して電圧レベルが Hレベル又は Lレベルであるクロック信号が入力される。

[0039] 光電変換部 2の配列方向におけるポテンシャルの構造は、図 5に示されるように、不要電荷排出ゲート電極 21に印加される電圧レベルに応じて、不要電荷排出ゲート部 8のポテンシャルの高さが変動する。

[0040] なお、図 5では、図 4の各位置 L10〜L15に対応する位置 L10〜L15におけるポテンシャルが示されている。位置 L1；!〜 L12、 L13〜L14のポテンシャルは、不要電荷排出ゲート電極 21への印加電圧によって、 Hレベル（HL)と、 Lレベル（LUを選択的に取り得る。

[0041] 不要電荷排出ゲート電極 21に Hレベル（例えば、 + 8V)の電圧が印加されると、光電変換部 2のポテンシャルよりも高いポテンシャルとなり、光電変換部 2で発生した電荷は、最もポテンシャルの高い不要電荷排出ドレイン部 7に流れ込む。一方、不要電荷排出ゲート電極 21に Lレベル (例えば、 8V)の電圧が印加されると、光電変換部 2のポテンシャルよりも低いポテンシャルとなり、光電変換部 2とドレイン部 7との間にポテンシャル障壁が形成され、光電変換部 2に電荷が蓄積される。なお、アイソレーシヨン部 9のポテンシャルは最も低く構成され、他の画素へ電荷が流れ込むことを防いでいる。

[0042] 以上のように、固体撮像素子 1では、光電変換部 2が、所定の方向に配列され、所定の方向と交差する方向において一方の側に向かってポテンシャルが高くされている。また、転送部 6が、所定の方向と交差する方向において光電変換部 2の一方の側に設けられ、光電変換部 2で発生した電荷を所定の方向に転送する。そのため、光電変換部 2で発生した電荷は、ポテンシャルの傾斜に沿って転送部 6に速やかに移動して転送部 6から外部に読み出される。さらに、不要電荷を光電変換部 2から排出する不要電荷排出ドレイン部 7が、所定の方向と交差する方向に沿って光電変換部 2と隣接するように設けられ、光電変換部 2から不要電荷排出ドレイン部 7への不要電荷の流れの遮断及び開放を選択的に行う不要電荷排出ゲート部 8が、光電変換部 2 と不要電荷排出ドレイン部 7との間に設けられている。そのため、電荷を蓄積している間は、不要電荷排出ゲート部 8のポテンシャル障壁を形成して電荷を転送部 6に転送すること力 Sできる。一方、電荷を蓄積しない場合は、不要電荷排出ゲート部 8のポテンシャル障壁を取り除くことにより、光電変換部 2の所定の方向と交差する方向にわたって、蓄積した電荷を一度に不要電荷排出ドレイン部 7に排出することができる。したがって、電荷の読出速度の高速化を実現しつつ電荷蓄積時間の制御が可能となる。

[0043] また、本発明の固体撮像素子 1は、不要電荷排出ドレイン部 7は、隣り合う光電変換部 2の間の領域に 2領域置きに設けられている。そのため、最低限必要な不要電荷排出ドレイン部 7の領域を確保しつつ、比較的大きな開口率を得ることができる。

[0044] また、本発明の固体撮像素子 1は、隣り合う光電変換部 2の間の領域のうち、不要電荷排出ドレイン部 7が設けられて!/、な!/、領域には、アイソレーション部 9が設けられている。そのため、光電変換部 2で発生した電荷が他の光電変換部 2へ流出することを防止すること力できる。

[0045] また、本発明の固体撮像素子 1は、転送部 6は、所定の数の光電変換部 2に対応して一つずつ設けられることで全体では複数設けられ、不要電荷排出ドレイン部 7と電気的に接続されるドレイン端子 Dと、不要電荷排出ゲート部 8と電気的に接続されるゲート端子 Gとが、複数の転送部 6毎に設けられている（図 9参照）。そのため、転送部 6 (出力ポート)毎に電荷蓄積時間、即ち露光時間の制御が可能となる。

[0046] 続いて、図 6、図 7、図 8を参照して本発明の固体撮像素子の他の実施形態について説明する。図 6に示されるように、固体撮像素子 10は、光電変換部 2と、抵抗性電極部 3と、読出ゲート部 4と、転送部 6と、不要電荷排出ドレイン部 7と、不要電荷排出ゲート部 8と、アイソレーション部 9と、飽和電荷排出ドレイン部 23と、飽和電荷排出ゲート部 24とを備える。本実施形態は、上述した一実施形態の固体撮像素子 1に飽和電荷を排出するための手段 (飽和電荷排出ドレイン部 23及び飽和電荷排出ゲート部 24)を設けた固体撮像素子である。

[0047] 飽和電荷排出ドレイン部 23は、光電変換部 2の電荷転送方向において、読出ゲート部 4が設けられた側とは反対の側に設けられ、光電変換部 2で発生した飽和電荷を外部に排出する。

[0048] 飽和電荷排出ゲート部 24は、光電変換部 2と飽和電荷排出ドレイン部 23との間に設けられている。飽和電荷排出ゲート部 24は、光電変換部 2から飽和電荷排出ドレイン部 23への飽和電荷の流れの遮断及び開放を選択的に行うようなシャツタとしての機能を有するが、常に光電変換部 2の電荷転送方向に見て最も上流に位置（電荷転送部 2で最も低!/、ポテンシャルの位置）するポテンシャルよりも高!/、ポテンシャルが与えられ、飽和電荷を飽和電荷排出ドレイン部 23に排出する飽和電荷排出部として機倉させることあでさる。

[0049] 図 7は、図 6における固体撮像素子の VII-VII矢印断面図である。図 8は、図図 7における固体撮像素子の断面構造のポテンシャルの高さを示す図である。

[0050] 図 7に示されるように、光電変換部 2の電荷転送方向において、半導体基板 11は、 Ν型半導体層 13と Ν+半導体層 26とを含んでいる。 Ν型半導体層 13は、上述のとおり光電変換部 2と読出ゲート部 4として機能する。また、半導体基板 11の光電変換部 2の電荷転送方向と反対側（読出ゲート電極 19が設けられた側とは反対側）の表面上には、絶縁層 18を介して飽和電荷排出ゲート電極 27が設けられている。飽和電荷排出ゲート電極 27は、光電変換部 2の配列方向を長手方向として、抵抗性電極部 3の電荷転送方向に見て最も上流側に隣接して設けられている。なお、飽和電荷排出ゲート電極 27及び読出ゲート電極 19は、何れも抵抗性電極部 3に電気的に接触して!/、な!/、。飽和電荷排出ゲート電極 27と飽和電荷排出ゲート電極 27下の N型半導体 13とで飽和電荷排出ゲート部 24が構成される。 N⁺型半導体層 26は、飽和電荷排出ゲート部 24を構成する N型半導体層 13に隣接して設けられ、飽和電荷排出ドレイン部 23として機能する。

[0051] 光電変換部 2の電荷転送方向におけるポテンシャルの構造は、図 8に示されるように、飽和電荷排出ゲート部 24のポテンシャルが、光電変換部 2の電荷転送方向に見て最も上流に位置（電荷転送部 2で最も低!/、ポテンシャルの位置)するポテンシャノレよりも高い。

[0052] なお、図 8では、図 7の各位置 L20〜L24に対応する位置 L20〜L24におけるポテンシャルが示されている。位置 L23〜L24のポテンシャルは、図 3の場合と同様に、読出ゲート電極 19への印加電圧によって、 Hレベル（HL)と、 Lレベル（LUを選択的に取り得る。

[0053] さらに、飽和電荷排出ドレイン部 23のポテンシャルは、飽和電荷排出ゲート部 24のポテンシャルよりも高い。これにより、光電変換部 2で発生した飽和電荷は、飽和電荷排出ゲート部 24を介して飽和電荷排出ドレイン部 23に流れ込み外部に排出することができる。

[0054] また、図 8に示されるように、光電変換部 2の傾斜したポテンシャルの中で、最も低いポテンシャルの高さ 2aと、不要電荷排出ゲート部のポテンシャル障壁の高さ 21aとが略同一（ポテンシャルの高さ 21aの高さはポテンシャルの高さ 2aの 100 ± 10%)となるように、抵抗性電極部 3及び不要電荷排出ゲート電極に印加する電圧を調整する。例えば、抵抗性電極部 3の一端（電荷の転送方向の反対側の端部）に 5Vの電圧を印加し、不要電荷排出ゲート電極 8にも同様に 5Vの電圧を印加すればよい。

[0055] 以上のように、この固体撮像素子 10によれば、過露光や瞬間的に光強度の強い光が光電変換部 2に入射して飽和電荷が発生しても、飽和電荷排出ゲート部 24を介して飽和電荷排出ドレイン部 23により飽和電荷を排出するので、ブルーミング現象を効果的に防ぐことができる。

[0056] また、この固体撮像素子 10によれば、光電変換部 2の最も低いポテンシャルの高さと、不要電荷排出ゲート部 8のポテンシャル障壁の高さとが略同一であるので、飽和電荷が発生した場合に、飽和電荷は光電変換部 2の最も低!/、ポテンシャルを超えて飽和電荷排出ドレイン部 23に排出されるだけでなぐ不要電荷排出ゲート部 8のポテンシャル障壁を超えて不要電荷排出ドレイン部 7に排出されることになる。したがって、過露光や瞬間的に光強度の強い光が入射して飽和電荷が発生しても、効率的に飽和電荷を排出することができるので、ブルーミング現象をより効果的に防ぐことができる。

[0057] また、飽和電荷排出ゲート部 24のポテンシャルを、光電変換部 2の電荷転送方向に見て最も上流に位置（電荷転送部 2で最も低!/、ポテンシャルの位置)するポテンシャルよりも低くすることで飽和電荷の流れを遮断することもできる。この際は、同時に飽和電荷排出ゲート部 24のポテンシャルと、不要電荷排出ゲート部のポテンシャノレ障壁の高さ 21aとが略同一（ポテンシャルの高さ 21aの高さはポテンシャルの高さ 2a の 100 ± 10%)となるように、抵抗性電極部 3及び不要電荷排出ゲート電極に印加する電圧を調整して、不要電荷排出ドレイン部への飽和電荷の流れも同時に遮断しておくこととする。こうすることにより、光電変換部 2に蓄積できる電荷量、すなわち飽和レベルを高くすることができる。合わせて、転送部が受け入れることのできる電荷量を大きくしておくことでダイナミックレンジを大きくすることができる。

産業上の利用可能性

[0058] 本発明は、ラインセンサなどの固体撮像素子に利用することができる。

Claims

請求の範囲

[1] 所定の方向に配列され、前記所定の方向と交差する方向において一方の側に向力、つてポテンシャルが高くされる複数の光電変換部と、

前記所定の方向と交差する方向において前記光電変換部の一方の側に設けられ、前記光電変換部で発生した電荷を取得して前記所定の方向に転送する転送部と、前記所定の方向と交差する方向に沿って前記光電変換部と隣接するように設けられ、前記光電変換部で発生した不要電荷を前記光電変換部から排出する不要電荷排出ドレイン部と、

前記光電変換部と前記不要電荷排出ドレイン部との間に設けられ、前記光電変換部から前記不要電荷排出ドレイン部への不要電荷の流れの遮断及び開放を選択的に行う不要電荷排出ゲート部と、

を備えることを特徴とする固体撮像素子。

[2] 前記所定の方向と交差する方向において前記光電変換部の他方の側に設けられ、前記光電変換部で発生した飽和電荷を前記光電変換部から排出する飽和電荷排出ドレイン部と、

前記光電変換部と前記飽和電荷排出ドレイン部との間に設けられ、前記光電変換部から前記飽和電荷排出ドレイン部への飽和電荷の流れの遮断及び開放を選択的に行う飽和電荷排出ゲート部と、

を備えることを特徴とする請求項 1記載の固体撮像素子。

[3] 前記光電変換部の最も低いポテンシャルの高さと、前記不要電荷排出ゲート部のポテンシャル障壁の高さとが略同一であることを特徴とする請求項 2記載の固体撮像素子。

[4] 不要電荷排出ドレイン部は、隣り合う前記光電変換部の間の領域に 2領域置きに設けられていることを特徴とする請求項 1記載の固体撮像素子。

[5] 隣り合う前記光電変換部の間の領域のうち、不要電荷排出ドレイン部が設けられて

V、な!/、領域には、アイソレーション部が設けられて!/、ることを特徴とする請求項 4記載の固体撮像素子。

[6] 前記転送部は、所定の数の光電変換部に対応して一つずつ設けられることで全体では複数設けられ、前記不要電荷排出ドレイン部と電気的に接続されるドレイン端子と、前記不要電荷排出ゲート部と電気的に接続されるゲート端子とが、前記転送部毎に設けられていることを特徴とする請求項 1記載の固体撮像素子。

前記所定の方向と交差する方向において前記光電変換部の他方の側に設けられ、前記光電変換部で発生した飽和電荷を前記光電変換部から排出する飽和電荷排出ドレイン部と、

前記光電変換部と前記飽和電荷排出ドレイン部との間に設けられ、前記光電変換部から前記飽和電荷排出ドレイン部へ飽和電荷を流す飽和電荷排出部と、を備えることを特徴とする請求項 1記載の固体撮像素子。