WO2007034608A1

WO2007034608A1 - Ｆｍトランスミッタ

Info

Publication number: WO2007034608A1
Application number: PCT/JP2006/312766
Authority: WO
Inventors: Hiroshi Miyagi
Original assignee: Ricoh Co Ltd; Neuro Solution Corp; Nigata Semitsu Co Ltd
Current assignee: NSC Co Ltd; Ricoh Co Ltd; Neuro Solution Corp
Priority date: 2005-09-21
Filing date: 2006-06-27
Publication date: 2007-03-29
Anticipated expiration: 2008-03-21
Also published as: US20090268916A1; GB2444671A; JP2007088657A; CN101268618A; GB0805225D0

Abstract

　部品選択の自由度を向上させたＦＭトランスミッタを提供することを目的とする。水晶振動子７０が接続された発振器７２と、発振器７２の出力信号を基準周波数信号ｆｒ１として用いてその整数倍の周波数を有するクロック信号を生成するクロック発生回路５０と、このクロック信号に同期して動作し、入力されるステレオデータに対するステレオ変調処理、ＦＭ変調処理、ＩＱ変調処理をデジタル処理によって行うＤＳＰ２０と、発振器７２の出力信号を基準周波数信号ｆｒ２として用いてその整数倍の周波数を有する信号を生成する周波数シンセサイザ６０と、ＤＳＰ２０から出力された信号と周波数シンセサイザ６０によって生成された信号を混合するミキサ４０、４２と、ミキサ４０、４２の出力を加算する加算器４４と、加算器４４の出力信号を増幅してアンテナ４８から送信する増幅器４６とが備わっている。

Description

FMトランスミッタ

技術分野

[0001] 本発明は、オーディオ信号等を FM信号に変換して送信する FMトランスミッタに関する。

背景技術

[0002] 従来から、オーディオ信号を FM信号に変換して送信し、近くに設置された FM受信機力音声を出力することができる FMトランスミッタが知られている（例えば、特許文献 1参照。 ) oこの FMトランスミッタでは、水晶発振器の発振周波数を 7. 6MHzの整数倍あるいは整数分の 1に設定し、この発振信号を分周することにより、 FM変調処理に必要な 38kHzの信号と、 FM放送波出力用の PLL回路に必要な 50kHzの基準周波数信号とを生成している。このように、 1つの水晶発振器の発振信号を分周して 2種類の信号を生成することにより、それ以前の 2つの水晶発振器を備えた FMトランスミッタに対して構成を簡略ィ匕して！/、る。

特許文献 1 :特開 2000— 228635号公報 (第 3— 4頁、図 1)

発明の開示

発明が解決しょうとする課題

[0003] ところで、上述した特許文献 1に開示された FMトランスミッタでは、分周することによつて 38kHzと 50kHzの信号を生成する必要があるため、水晶発振器の発振周波数が非常に限定され、部品選択の自由度が少ないという問題があった。

[0004] 本発明は、このような点に鑑みて創作されたものであり、その目的は、部品選択の自由度を向上させた FMトランスミッタを提供することにある。

課題を解決するための手段

[0005] 上述した課題を解決するために、本発明の FMトランスミッタは、水晶振動子が接続された発振器と、発振器の出力信号に同期したクロック信号を生成するクロック発生回路と、クロック発生回路によって発生したクロック信号が動作クロックとして入力され、ステレオデータに対するステレオ変調動作をデジタル処理によって行うデジタル信号処理装置と、発振器の出力信号が直接入力され、この出力信号に同期するとともに周波数が整数倍の搬送波を生成する搬送波生成回路とを備え、搬送波をデジタル信号処理装置によるステレオ変調動作によって得られたステレオ複合信号により周波数変調した FM変調信号を送信してヽる。

[0006] また、上述した水晶振動子を除く発振器、クロック発生回路、デジタル信号処理装置、搬送波生成回路の各機能が、半導体プロセスを用いて 1個の半導体基板上に一体形成されていることが望ましい。水晶振動子を除く全ての部品の各機能を半導体プロセスによって 1チップ部品として形成することにより、 FMトランスミッタの小型化、製造の容易化、消費電力の低減等が可能になる。特に、半導体プロセスとして CMO Sプロセスを採用することにより、これらの効果が顕著となる。

[0007] また、上述したクロック発生回路は、発振器の出力信号が第 1の基準周波数信号 fr 1として入力される第 1の PLL回路であり、第 1の PLL回路に含まれる第 1の分周器の分周比を整数 mとしたときに、第 1の基準周波数信号 frlの周波数の m倍の周波数を有するクロック信号が生成されることが望ましい。また、上述した搬送波生成回路は、発振器の出力信号が第 2の基準周波数信号 fr2として入力される第 2の PLL回路であり、第 2の PLL回路に含まれる第 2の分周器の分周比を整数 nとしたときに、第 2の基準周波数信号 fr2の周波数の n倍の周波数を有する搬送波が生成されることが望ましい。

[0008] デジタル信号処理装置、いわゆる DSPを用いることにより、 38kHzのサブキャリア信号や 19kHzのパイロット信号を実際に生成することなくステレオ変調処理を実現することができるため、水晶振動子として 19kHzや 38kHzの整数倍の固有振動周波数を有するものを用いる必要がなぐ部品選択の自由度を向上させることができる。

[0009] また、上述した第 2の PLL回路は、第 2の分周器の分周比 nが変更可能な周波数シンセサイザであり、分周比 nを変更することにより、 FM放送波の周波数割り当て間隔あるヽはこの周波数割り当て間隔の整数分の 1の間隔で、第 2の PLL回路の出力信号の周波数を可変設定する制御部をさらに備えることが望ましい。これにより、 FM放送波を受信する一般の FM受信機において受信可能な FM変調信号を送信することが可能となる。また、 FM放送波の周波数割り当て間隔で FM変調信号の周波数を切り替えることができるため、 FM受信機にぉ、て FM放送波を受信して、な、空き周波数を選択することが容易となる。

[0010] また、上述した搬送波生成回路は、第 2の PLL回路によって生成される信号を分周比 Lの第 3の分周器で分周した信号を搬送波として出力することが望ましい。特に、上述した第 2の PLL回路は、第 2の分周器の分周比 nが変更可能な周波数シンセサィザであり、分周比 nを変更することにより、 FM放送波の周波数割り当て間隔あるいはこの周波数割り当て間隔の整数分の 1の間隔に対して、第 3の分周器の分周比 L を乗じた周波数間隔で、第 2の PLL回路の出力信号の周波数を可変設定する制御部をさらに備えることが望ましい。これにより、生成可能な搬送波の周波数間隔が一定としたときに第 2の PLL回路の出力信号の周波数間隔を広げることができるため、この第 2の PLL回路に入力される第 2の基準周波数信号 fr2を生成するために用いられる水晶振動子の周波数条件をさらに緩和することができる。

[0011] また、上述した水晶振動子は、 FM放送波の周波数割り当て間隔あるいはこの周波数割り当て間隔の整数分の 1に一致しない固有振動周波数を有することが望ましい。これにより、使用可能な水晶振動子に求められる周波数条件をさらに緩和することが可能になり、部品選択の自由度を向上させることができる。

[0012] また、上述した水晶振動子は、 FM放送波の周波数割り当て間隔あるいはこの周波数割り当て間隔の整数分の 1に一致せず、かつ、 19kHzの整数倍に一致しない固有振動周波数を有することが望ましい。あるいは、上述した水晶振動子は、 FM放送波の周波数割り当て間隔ある、はこの周波数割り当て間隔の整数分の 1に対して、第 3の分周器の分周比 Lを乗じた周波数に一致せず、かつ、 19kHzの整数倍に一致しない固有振動周波数を有することが望ましい。デジタル信号処理装置によるデジタル処理によってステレオ変調処理を行うことにより、 19kHzの整数倍の信号を生成する必要がなくなるため、使用可能な水晶振動子に求められる周波数条件をさらに緩和することが可能になり、部品選択の自由度を向上させることができる。

[0013] また、上述した水晶振動子は、 32. 768kHzの固有振動周波数を有することが望ましい。これにより、時計用として安価に出回っている水晶振動子を使用することが可能になり、部品コストを下げることができる。 [0014] また、上述した水晶振動子は、 FM放送波の周波数割り当て間隔あるいはこの周波数割り当て間隔の整数分の 1に一致する固有振動周波数を有することが望ま U、。あるいは、水晶振動子は、 FM放送波の周波数割り当て間隔あるいはこの周波数割り当て間隔の整数分の 1に対して、第 3の分周器の分周比 Lを乗じた周波数に一致する固有振動周波数を有することが望ましい。これにより、 FM受信機で受信可能な周波数に対して、周波数誤差のない FM変調信号を生成して送信することが可能になり、 FM受信機で FM変調信号を受信した際の受信品質を向上させることができる。

[0015] また、上述したデジタル信号処理装置は、ステレオ変調動作によって得られたステレオ複合信号に対する FM変調動作と、 FM変調後の信号の I成分と Q成分とを抽出する IQ変調動作を行うことが望ましい。具体的には、上述した搬送波生成回路は、互いに位相が 90° 異なる 2種類の搬送波を生成し、デジタル信号処理装置によって抽出された I成分と Q成分のそれぞれに対応する信号と、搬送波生成回路によって生成された 2種類の搬送波のそれぞれとを別々に混合する 2つのミキサと、これら 2つのミキサによって混合された 2種類の信号を加算する加算器と、加算器の出力信号を増幅してアンテナ力送信する増幅器とを有する送信回路をさらに備えることが望ましい。 IQ変調方式を採用することにより、 FM送信信号に含まれるイメージを低減することがでさる。

[0016] また、上述した第 2の PLL回路は、デジタル信号処理装置によるステレオ変調動作によって得られたステレオ複合信号の振幅に応じて発振周波数が変化する発振器を有することが望ましい。搬送波周波数を可変するいわゆる直接変調方式を採用することにより、簡単な構成で FM変調信号を送信することが可能になる。

[0017] また、上述した水晶振動子が接続された発振器の代わりに外部回路が接続され、水晶振動子が接続された発振器の出力信号の代わりに、外部回路から供給される信号を用いるようにしてもょ、。 FMトランスミッタと FM受信機等の他の装置を 1チップ部品として形成する場合などに、 FM受信機等の他の装置の一部 (外部回路)で生成された信号を用いことで、 FMトランスミッタ専用の水晶振動子と発振器を省略することができるため、構成の簡略ィ匕が可能になる。

図面の簡単な説明 [0018] [図 1]一実施形態の FMトランスミッタの構成を示す図である。

[図 2]アナログフロントエンドの詳細構成を示す図である。

[図 3] 3つの分周器の動作タイミングを示す図である。

[図 4]DSPの詳細構成を示す図である。

[図 5]電圧制御型発振器に含まれる共振回路の共振周波数を可変して FM変調処理を行うようにした FMトランスミッタの変形例を示す図である。

[図 6]図 5に示した FMトランスミッタに含まれる DSPの詳細構成を示す図である。符号の説明

[0019] 10 アナログフロントエンド（アナログ FE)

20 DSP (デジタル信号処理装置）

30、 32 デジタル—アナログ変翻 (DZA)

40、 42 ミキサ

44 加算器

46 増幅器

48 アンテナ

50 クロック発生回路

60 周波数シンセサイザ

70 水晶振動子

72 発振器 (OSC)

78、 80, 82, 84 分周器

90 制御部

92 操作部

94 表示部

200 ローパスフィルタ（LPF)

202 デジタルオーディオ処理部

204 マルチプレクサ（MUX)

206 プリエンファシス処理部

210 ステレオ複合信号生成部 230 RDSデータエンコーダ

232 加算部

240 補間処理部

242 FMZIQ変調処理部

246 周波数シフト処理部

発明を実施するための最良の形態

[0020] 以下、本発明を適用した一実施形態の FMトランスミッタについて詳細に説明する。

図 1は、一実施形態の FMトランスミッタの構成を示す図である。図 1に示すように、本実施形態の FMトランスミッタは、アナログフロントエンド（アナログ FE) 10、 DSP (デジタル信号処理装置） 20、デジタルアナログ変換器 (DZA) 30、 32、ミキサ 40、 4 2、カロ算器 44、増幅器 46、アンテナ 48、クロック発生回路 50、周波数シンセサイザ 6 0、水晶振動子 70、発振器 (OSC) 72、分周器 78、 80、 82、 84、制御部 90、操作部 92、表示部 94を備えている。

[0021] アナログフロントエンド 10は、 L信号と R信号力もなるアナログステレオ信号が入力されており、これをデジタルステレオデータとしての Lデータと Rデータに変換する。図 2 は、アナログフロントエンド 10の詳細構成を示す図である。図 2に示すように、アナ口グフロントエンド 10は、ローパスフィルタ（LPF) 11、 12、アナログデジタル変換器（ A/D) 13、スィッチ 14、 15、ラッチ 16、 17を備えている。アナログの L信号はローバスフィルタ 11を通した後にスィッチ 14を介してアナログ―デジタル変換器 13に入力される。同様に、アナログの R信号はローパスフィルタ 12を通した後にスィッチ 14を介してアナログ―デジタル変換器 13に入力される。アナログ―デジタル変換器 13は、入力される L信号および R信号のそれぞれを所定のサンプリング周波数 fsでサンプリングしてデジタルの Lデータおよび Rデータを生成する。アナログデジタル変換器 1 3によって生成された Lデータはスィッチ 15を介してラッチ 16に保持される。また、ァナログ―デジタル変換器 13によって生成された Rデータはスィッチ 15を介してラッチ 17に保持される。 2つのスィッチ 14、 15は、アナログ—デジタル変 13の入出力系統を同期して切り替えるためのものであり、上記のサンプリング周波数 fsの 2倍の周波数 2fsで接続先を切り替える。スィッチ 14によって、 L信号が入力されるローパスフィルタ 11とアナログ一デジタル変^^ 13とが接続されて!ヽるときには、スィッチ 15によって、アナログ一デジタル変 13と Lデータ保持用のラッチ 16とが接続される。一方、スィッチ 14によって、 R信号が入力されるローパスフィルタ 12とアナログ一デジタル変 13とが接続されているときには、スィッチ 15によって、アナログ一デジタル変翻 13と Rデータ保持用のラッチ 17とが接続される。アナログフロントエンド 10 からは、ラッチ 16、 17のそれぞれに保持された Lデータおよび Rデータが次段の DS P20に向けて出力される。

[0022] なお、上述したアナログフロントエンド 10では、一つのアナログデジタル変換器 1 3を用いて L信号と R信号に対するアナログデジタル変換処理を行った力これら 2 種類の信号用に 2つのアナログデジタル変換器を備え、別々にアナログデジタル変換処理を行うようにしてもょ、。

[0023] DSP20は、アナログフロントエンド 10から出力される Lデータおよび Rデータに基づいて、ステレオ変調処理、 FM変調処理、 IQ変調処理をデジタル処理によって行う。また、この DSP20には、オーディオデータや RDSデータが入力されており、これらのデータを対象に上述した各種の処理を行うこともできる。 DSP20からは IQ変調後の Iデータおよび Qデータが出力される。 DSP20の詳細については後述する。

[0024] デジタル一アナログ変 30は、 DSP20から出力される Iデータをアナログの I信号に変換する。また、デジタル—アナログ変換器 32は、 DSP20から出力される Qデータをアナログの Q信号に変換する。ミキサ 40は、一方のデジタルアナログ変換器 30から出力される I信号と所定の局部発振信号 (第 1の局部発振信号と称する）とを混合して出力する。ミキサ 42は、他方のデジタル—アナログ変翻 32から出力される Q信号と第 1の局部発振信号に対して 90° 位相が異なる局部発振信号 (第 2の局部発振信号と称する）とを混合して出力する。加算器 44は、 2つのミキサ 40、 42から出力された信号を合成して出力する。加算器 44の出力（FM変調信号）は、増幅器 4 6によって電力増幅された後にアンテナ 48から送信される。

[0025] クロック発生回路 50は、 DSP20のデジタル処理に必要な動作クロック信号 CLKを生成する。例えば、 32. 768kHzの基準周波数信号 frlが入力されており、この基準周波数信号に同期し、この周波数の 2461倍に遁倍した周波数（80. 642MHz)のクロック信号 CLKが生成される。このために、クロック発生回路 50は、電圧制御型発振器 (VCO) 52、分周器（lZm) 54、位相比較器 (PD) 56、ローパスフィルタ (LPF ) 58を備えている。電圧制御型発振器 52は、制御電圧 Vcに対応する周波数の発振動作を行う。分周器 54は、電圧制御型発振器 52の出力信号を固定の分周比 m (= 2461)で分周して出力する。位相比較器 56は、分周器 54から出力される分周信号と、基準周波数信号 frlとの位相比較を行い、位相差に応じた進みあるいは遅れを有するパルス信号を出力する。ローパスフィルタ 58は、位相比較器 56から出力されるパルス信号を平滑して、電圧制御型発振器 52に供給する制御電圧 Vcを生成する。このように、クロック発生回路 50は、 PLL構成を有しており（第 1の PLL回路）、基準周波数信号 frlの周波数の 2461倍の周波数（80. 642MHz)を有するクロック信号 CLKを生成して、 DSP20〖こ入力する。

[0026] 周波数シンセサイザ 60は、ミキサ 40、 42に入力する第 1および第 2の局部発振信号を生成するために必要な発振信号を生成する。例えば、 32. 768kHzの基準周波数信号 fr2が入力されており、この基準周波数信号に同期し、この周波数の n倍の周波数の信号が生成される。このために、周波数シンセサイザ 60は、電圧制御型発振器 (VCO) 62、可変分周器（lZn) 64、位相比較器 (PD) 66、ローパスフィルタ (LP F) 68を備えている。電圧制御型発振器 62は、制御電圧 Vdに対応する周波数の発振動作を行う。可変分周器 64は、電圧制御型発振器 62の出力信号を可変の分周比 nで分周して出力する。位相比較器 66は、可変分周器 64から出力される分周信号と、基準周波数信号 fr2との位相比較を行い、位相差に応じたデューティのパルス信号を出力する。ローパスフィルタ 68は、位相比較器 66から出力されるパルス信号を平滑して、電圧制御型発振器 62に供給する制御電圧 Vdを生成する。このように、周波数シンセサイザ 60は、 PLL構成を有しており（第 2の PLL回路）、基準周波数信号 fr2の周波数の n倍の周波数を有する信号を生成する。可変分周器 64の分周比 n は、制御部 90によって設定される。

[0027] 発振器 72は、水晶振動子 70が接続されており、この水晶振動子 70の固有振動周波数で発振する。本実施形態では、水晶振動子 70は、 38kHzよりも低い固有振動周波数を有する。具体的には、入手が容易であって安価な 32. 768kHzの固有振動周波数を有する水晶振動子 70が用いられている。発振器 72から出力される 32. 7 68kHzの発振信号は、基準周波数信号 fr2として直接周波数シンセサイザ 60に入力されるとともに、基準周波数信号 frlとしてクロック発生回路 50に入力されている。

[0028] 分周器 78は、分周比が K(Kは 1以上の整数）に設定されており、周波数シンセサイザ 60内の電圧制御型発振器 62の出力信号を分周比 Κで分周して出力する。本実施形態では、説明を簡単にするために、分周比 Κが 1に設定されているものとする。 3 つの分周器 80、 82、 84は、それぞれの分周比が 2に設定されており、分周器 78の出力信号に対して、 1Z4の周波数を有する信号を第 1の局部発振信号として生成するとともに、この第 1の局部発振信号と同じ周波数を有し、位相のみが 90° 異なる信号を第 2の局部発振信号として生成する。分周器 80は波形整形用に用いられ、分周器 82、 84は 90° 位相が異なる第 1および第 2の局部発振信号を生成するために用いられている。また、分周器 80は、分周器 82、 84によって確実にデューティ比が 50 %の信号が得られるようにするためのものである。分周器 82、 84の出力信号のデュ一ティ比が 50%でないとイメージ除去の効果が著しく悪ィ匕するため、分周器 80を用いてこれを防止している。

[0029] 図 3は、 3つの分周器 80、 82、 84の動作タイミングを示す図である。図 3に示すように、分周器 80は、「分周器 78出力」で示される分周器 78の出力信号を 2分周して出力する。また、分周器 82は、分周器 80の出力信号の立ち上がりタイミングに同期して動作しており、この出力信号を 2分周して出力する。一方、分周器 84は、分周器 80 の出力信号の立ち下がりタイミングに同期して動作しており、この出力信号を 2分周して出力する。このようにして、分周器 78の出力信号に対して周波数が 1Z4で、互いに 90° 位相が異なる第 1および第 2の局部発振信号が生成される。

[0030] 制御部 90は、 FMトランスミッタの全体を制御する。例えば、制御部 90は、周波数シンセサイザ 60内の可変分周器 64の分周比を設定して、 FM変調信号の送信周波数を決定する。操作部 92は、利用者によって操作される各種のスィッチ類が備わつている。例えば、電源スィッチや、送信周波数の切り替えを指示するアップキー、ダウンキー、送信対象となるリソースを選択指示する（アナログオーディオ信号とデジタルオーディオデータの!/ヽずれを送信対象とするかを指示する)選択キーなどが備わっている。表示部 94は、送信周波数や操作部 92の操作内容、電池残量などを表示する

[0031] 本実施形態では、水晶振動子 70、アンテナ 48、操作部 92、表示部 94を除く全ての部品の各機能が半導体プロセスを用いて 1個の半導体基板上に一体形成されている。水晶振動子 70等の一部の部品を除く全ての部品の各機能を半導体プロセスによって 1チップ部品として形成することにより、 FMトランスミッタの小型化、製造の容易化、消費電力の低減等が可能になる。特に、半導体プロセスとして CMOSプロセスを採用することにより、これらの効果が顕著となる。

[0032] 次に、 DSP20の詳細について説明する。図 4は、 DSP20の詳細構成を示す図である。図 4に示すように、 DSP20は、ローパスフィルタ（LPF) 200、デジタルオーディォ処理部 202、マルチプレクサ（MUX) 204、プリエンファシス処理部 206、ステレオ複合信号生成部 210、 RDS (Radio Data System)データエンコーダ 230、加算部 23 2、補間処理部 240、 FMZIQ変調処理部 242、周波数シフト処理部 246を備えている。これらの各構成の機能力 DSP20によって行われるデジタル処理によって実現されている。

[0033] ローパスフィルタ 200は、過変調防止のために帯域制限を行っており、 Lデータおよび Rデータのそれぞれに含まれる高域成分を除去する。デジタルオーディオ処理部 202は、所定フォーマットのデジタルオーディオデータが入力されたときに、これに含まれる Lデータと Rデータを抽出するとともに、これら Lデータと Rデータのサンプリングレートが本実施形態用の所定レートと異なる場合にサンプリングレートの変換を行う。マルチプレクサ 204は、ローパスフィルタ 200を介して入力される Lデータおよび Rデータと、デジタルオーディオ処理部 202から出力される Lデータおよび Rデータのいずれかを選択して出力する。いずれのデータを選択するかは、操作部 92の選択キーの操作状態に応じて制御部 90が決定する。プリエンファシス処理部 206は、高域の周波数成分の変調度を強調するために用いられる。

[0034] ステレオ複合信号生成部 210は、ステレオ変調を行ってステレオ複合信号 (ステレォコンポジット信号）を生成しており、加算部 212、 216、 218、 220と減算部 214を含んで構成されている。加算部 212によって Lデータと Rデータとが加算されて (L+R) 成分が生成される。減算部 214によって Lデータから Rデータが減算されて (L—R) 成分が生成される。加算部 216は、減算部 214によって生成された (L—R)成分に 3 8kHzのサブキャリア信号を加算する。加算部 218は、加算部 212、 216のそれぞれによる加算結果をさらに足し合わせることにより、（L+R)成分、（L— R)成分、サブキャリア信号を含む信号を生成する。この信号に、加算部 220によってパイロット信号が加算されてステレオ複合信号が生成され、ステレオ複合信号生成部 210から出力される。

[0035] RDSデータエンコーダ 230は、 RDS用の文字データ等に対して所定のエンコード処理を行って RDSデータを生成する。加算部 232は、ステレオ複合信号生成部 210 力も出力されるステレオ複合信号に、 RDSデータエンコーダ 230から出力される RD Sを加算する。この加算処理によって、 RDSデータが所定の周波数帯域（57kHz近傍）に重畳されたステレオ複合信号が生成される。

[0036] 補間処理部 240は、入力されるステレオ複合信号に対してデータ数を増加させる補間処理を行う。例えば、順番に入力される 2つのデータ間に補間処理によって 49 個のデータを発生させる 50倍のオーバーサンプリング処理が実施される。 FMZIQ 変調処理部 242は、補間処理後のステレオ複合信号に対して FM変調処理を行うとともに、変調後のデータの I成分と Q成分を抽出する。変調後のデータを複素数表現したときの実部（cos成分）が I成分であり、虚部（sin成分）が Q成分である。

[0037] 周波数シフト処理部 246は、 FMZIQ変調処理部 242から出力される Iデータ、 Q データに対して周波数シフト (周波数変換)を行う。この周波数シフト処理は、 DSP2 0の後段に設けられているミキサ 40、 42における信号の回り込みを防止するためのものである。 FMZIQ変調処理部 242は、ベースバンド領域において周波数変調されたデータが出力されている。このデータがミキサ 40、 42に直接入力されるものとすると、ミキサ 40、 42では、分周器 82、 84のそれぞれから出力される第 1および第 2の局部発振信号と同じ周波数を有する FM変調された信号が出力されることになる。したがって、第 1および第 2の局部発振信号の一部がミキサ 40、 42の出力端子側に回り込むいわゆるキャリアリークが発生すると、この回り込んだ第 1および第 2の局部発振信号が送信信号の帯域内に含まれることになつて、送信信号の品質が悪化するという不都合が生じる。本実施形態では、このような不都合を回避するために、ベースバンド領域の周波数を有するデータに対して周波数を上げる処理を周波数シフト処理部 246によって行っている。このシフトさせた周波数をオフセット周波数 f とし、第 1 offset および第 2の局部発振信号の周波数を f とすると、ミキサ 40、 42の出力信号の周波

LO

数 foは、（f -f )あるいは (f +f )となるため、オフセット周波数 f を適切な

LO offset LO offset offset 値に設定することにより、ミキサ 40、 42から出力される送信信号の帯域内に局部発振信号が漏れるキャリアリークを防止することができる。

[0038] 上述した周波数シンセサイザ 60、分周器 78、 80、 82、 84が搬送波生成回路に、分周器 54が第 1の分周器に、可変分周器 64が第 2の分周器に、分周器 78、 80、 82 、 84が第 3の分周器に、ミキサ 40、 42、加算器 44、増幅器 46が送信回路にそれぞれ対応する。

[0039] 本実施形態の FMトランスミッタの特徴を列記すると以下のようになる。

(1)クロック発生回路 50を用いて高!、周波数（図 1に示す例では 80. 642MHz)のクロック信号を生成し、 DSP20によるデジタル処理を行ってステレオ変調処理を行っているため、サブキャリアとしての 38kHzあるいはパイロット信号としての 19kHzの信号を生成する必要がない。このため、部品（水晶振動子)選択の自由度を向上させることがでさる。

(2)発振器 72の出力を分周せずに周波数シンセサイザ 60に基準周波数信号 fr2として入力しているため、間に分周器を介在させる場合に比べて構成の簡略化が可能となる。

(3) IQ変調方式を用いてヽるため、 FM送信信号に含まれるイメージを低減することができる。

(4) 32. 768kHzの固有振動周波数を有する水晶振動子 70は、時計用として安価に出回っているものであるため、入手が容易であり、部品コストを下げることができる。

(5)周波数シンセサイザ 60の出力信号を分周器 78、 80、 82、 84を用いて L (=4K) 分周して第 1および第 2の局部発振信号を生成しているため、 FM放送波の周波数割り当て間隔である 100kHzの 4K倍の周波数間隔で周波数シンセサイザ 60の発振周波数切替を行うことが可能になる。このため、周波数割り当て間隔あるいはこの間隔の整数分の 1に一致しな!、32. 768kHzの水晶振動子を用いた場合であっても、所望周波数 (FM受信機で受信可能な周波数)と実際の FM送信信号の周波数との誤差を低減することができる。例えば、 K= lの場合を考えると、 32. 768kHzの半分の周波数が最大誤差になるが、周波数シンセサイザ 60の出力信号を分周器 80等を通すことにより、この誤差を 1Z4 (4. 096kHz)に低減することができる。 FM変調信号の帯域を 150kHzとすると、この 4. 096kHzという誤差は、実質的には無視できる程度であると考えられる。

[0040] ところで、 PLL周波数シンセサイザの基準周波数信号は、一般には FM放送波の周波数割り当て間隔（日本の場合は 100kHz)の整数分の 1の周波数が選ばれる。しかし、本実施形態のように FM放送波の周波数割り当て間隔の整数分の 1ではな、基準周波数信号を用いる場合には、分周器を用いてその周波数をできるだけ下げることにより、 PLL周波数シンセサイザの実際の出力信号の周波数と送信を希望する信号の周波数とのずれを少なくする手法が一般には採用される。

[0041] しかし、基準周波数信号の周波数を下げると、周波数シンセサイザを構成する PLL 回路のループゲインが下がるため、 FM放送波の搬送波周波数近傍での CN比（キヤリアレベルとノイズの比）が悪ィ匕するとともに、 PLL回路のロック時間も長くなつてしまうという不都合が生じる。また、 PLL回路内のローパスフィルタの時定数が大きくなるため、周波数シンセサイザの全ての構成部品を半導体基板上に形成することが難しくなる。これに対し、本実施形態のように、周波数シンセサイザ 60の出力信号を分周する場合には、上述した各種の不都合を回避するとともに、周波数シンセサイザ 60を用いて生成される局部発振信号の周波数と送信を希望する信号の周波数とのずれ (発振周波数の誤差)を少なくすることが可能となる。

[0042] 発振周波数の誤差について、具体的な数値を用いて説明すると、以下のようになる。発振器 72から周波数シンセサイザ 60に入力される基準周波数信号 fr2の周波数を Fr ( = 32. 768kHz)とする。また、周波数シンセサイザ 60内の電圧制御型 62の発振周波数を Fosc、増幅器 46からアンテナ 48を介して送信される実際の FM変調信号の周波数を Ftxとすると、

Ftx=Fr X n/ (4K) となる。ここで、 nは可変分周器 64の分周比、 4Kは分周器 78、 80、 82、 84全体の分周比である。

[0043] 仮に、分周器 78、 80、 82、 84力 ^な!ヽ場合 (4K= 1の場合）に Ftx= 90. OOMHzを得るためには、 n=FtxZFr = 2746. 582に設定する必要がある。実際の nは整数値であるため、小数点以下を四捨五入すると、 n= 2747となる。この場合の端数分（ 0. 418)の 0. 418 X 32. 768kHz= 13. 697kHz力送信を希望する FM変調信号の周波数誤差となる。これに対し、分周器 78、 80、 82、 84が含まれる場合には、 K = 1とすると、 n=4K X Ftx/Fr = 10986. 33となる。小数点以下を四捨五入すると、n= 10986となる。この場合には、端数分 (0. 33)の 2. 70kHzが送信を希望する F M変調信号の周波数誤差となる。このように、分周器 78、 80、 82、 84を周波数シンセサイザ 60の後段に挿入することにより送信周波数の誤差を少なくすることができる

[0044] なお、本発明は上記実施形態に限定されるものではなぐ本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した実施形態では DSP20にぉヽて FM変調処理と IQ変調処理を行ったが、 DSPではステレオ複合信号の生成のみを行ヽ、 FM変調処理を DSPよりも後段に配置された構成にお、て行うようにしてもよい。

[0045] 図 5は、電圧制御型発振器に含まれる共振回路の共振周波数を可変して FM変調処理を行うようにした FMトランスミッタの変形例を示す図である。図 5に示す FMトランスミッタは、アナログフロントエンド 10、 DSP20A、デジタル一アナログ変換器 30A、増幅器 46、アンテナ 48、クロック発生回路 50、周波数シンセサイザ 60A、水晶振動子 70、発振器 (OSC) 72、分周器 86、制御部 90、操作部 92、表示部 94を備えている。この FMトランスミッタにおいて、図 1に示した FMトランスミッタの各構成と基本的に同じ動作を行う構成については同じ符号を付しており、以下では基本動作が異なる構成に着目して説明を行う。

[0046] 図 6は、図 5に示した FMトランスミッタに含まれる DSP20Aの詳細構成を示す図である。 DSP20Aは、アナログフロントエンド 10から出力される Lデータおよび Rデータに基づいてステレオ変調処理を行う。図 6に示すように、 DSP20Aは、ローパスフィルタ（LPF) 200、デジタルオーディオ処理部 202、マルチプレクサ（MUX) 204、プリエンファシス処理部 206、ステレオ複合信号生成部 210、加算部 232を備えている。これらの各構成の機能力 DSP20Aによって行われるデジタル処理によって実現されている。この DSP20Aは、図 4に示した DSP20に対して、補間処理部 240、 FM ZIQ変調処理部 242、周波数シフト処理部 246を省略した構成を有する。すなわち、この DSP20Aでは、ステレオ複合信号生成部 210から出力されたステレオ複合信号を直接出力する。 DSP20Aから出力されたステレオ複合信号 (デジタルデータ）は、デジタルアナログ変換器 30Aによってアナログ信号に変換されて、周波数シンセサイザ 60Aに入力される。

[0047] 周波数シンセサイザ 60Aは、基準周波数信号 fr2が入力されており、この基準周波数信号に同期し、この周波数の n倍の周波数の信号を生成する。このために、周波数シンセサイザ 60は、発振器（OSC) 62A、インダクタ 62B、可変容量ダイオード 62 C、コンデンサ 62D、抵抗 62E、 62F、可変分周器（lZn) 64、位相比較器（PD) 66 、ローパスフィルタ（LPF) 68を備えている。発振器 62Aは、インダクタ 62B、可変容量ダイオード 62C、コンデンサ 62D力もなる並列共振回路とともに電圧制御型発振器を構成している。ローパスフィルタ 68の出力端子が抵抗 62Eを介して可変容量ダィオード 62Cとコンデンサ 62Dの接続点に接続されており、ローパスフィルタ 68から出力される制御電圧 Vdに応じて並列共振回路の共振周波数が決定され、この周波数で発振器 62Aが発振する。また、可変容量ダイオード 62Cとコンデンサ 62Dの接続点には、抵抗 62Fを介してデジタル—アナログ変換器 30Aの出力端子が接続されている。デジタル—アナログ変換器 30Aからはステレオ複合信号が出力されるため、可変容量ダイオード 62Cとコンデンサ 62Dの接続点の電位力ステレオ複合信号の振幅に応じて変化すると発振器 62Aの発振周波数も変化する。このようにして、ステレォ複合信号に対する FM変調動作が行われる。

[0048] 分周器 86は、周波数シンセサイザ 60A内の発振器 62Aの発振信号を分周比 4K

=Lで分周して出力する。分周器 86の出力信号 (FM変調信号）は、増幅器 46によつて電力増幅された後にアンテナ 48から送信される。

[0049] このように、 DSP20Aによってステレオ複合信号の生成を行、、周波数シンセサイザ 60A内の発振器 62Aの発振周波数をステレオ複合信号の振幅に応じて変化させることによって FM変調を行うようにしてもょ、。搬送波周波数を可変する、わゆる直接変調方式を採用することにより、簡単な構成で FM変調信号を送信することが可能になる。

[0050] また、上述した実施形態では、 32. 768kHzの固有振動周波数を有する水晶振動子 70を用いたが、水晶振動子 70の固有振動周波数は、基準周波数信号 frl、 fr2や FM放送波の周波数割り当て間隔との関係によって様々な変形が考えられる。これらの変形を考慮して、本発明の適用範囲となる各種周波数の関係を示すと以下のようになる。 (1)水晶振動子 70の^！有振動周波数が FM放送波の周波数割り当て間隔あるいはこの周波数割りて間隔の整数 >の1に一致しない場合

FM放送波の周波数割り当て間隔は 100kHzである力周波数シンセサイザ 60の出力側に全体の分周比が「4K」の分周器 78、 80、 82、 84が接続されていることを考慮すると、周波数シンセサイザ 60に要求される発振周波数の間隔としては (4ΚΧ 10 0) kHzとなる。したがって、（1)の場合とは、水晶振動子 70の固有振動周波数が (4 K X 100) kHzと一致しない、あるいは、（4K X 100) kHzの整数分の 1と一致しないということである。例えば、 K= lの場合には、 400kHzあるいは 400kHzの整数分の 1の値に一致しない固有振動周波数を有する水晶振動子 70が用いられる。図 1に示す水晶振動子 70の固有振動周波数（32. 768kHz)は、（1)の場合に当てはまる。なお、図 5に示す構成では、分周器 86を省略することが可能であり、この場合には 4 K= lになるため、 100kHzある!/、は 100kHzの整数分の 1の値に一致しな!、固有振動周波数を有する水晶振動子 70が用いられる。

[0051] さらに、本実施形態では、 DSP20によるデジタル処理によってステレオ変調動作を行っているため、従来のように 19kHzや 38kHzの信号が不要であり、水晶振動子 70 の固有振動周波数の条件として、 19kHzの整数倍に一致しないという条件を追加することができる。換言すれば、水晶振動子 70の固有振動周波数を設定 (選択)する際に、 19kHzの整数倍という条件が不要になる。これにより、使用可能な水晶振動子に求められる周波数条件をさらに緩和することが可能になり、部品選択の自由度を向上させることができる。 (2)水晶振動子 70の^！有振動周波数が FM放送波の周波数割り当て間隔あるいはこの周波数割り当て間隔の整数分の 1に一致する場合

上述した（1)の場合と反対に、水晶振動子 70の固有振動周波数を、（4KX 100) k Hzあるいは（4K X 100) kHzの整数分の 1と一致させるようにしてもよい。これにより、 FM受信機で受信可能な周波数に対して、周波数誤差のな!、FM変調信号を生成して送信することが可能になり、 FM受信機で FM変調信号を受信した際の受信品質を向上させることができる。

[0052] また、上述した実施形態では、水晶振動子 70が接続された発振器 72を用いたが、これら水晶振動子 70と発振器 72の代わりに外部回路（図示せず)を接続し、外部回路カも供給される信号を基準周波数信号 frl、fr2としてクロック発生回路 50および周波数シンセサイザ 60に入力するようにしてもょ、。 FMトランスミッタと FM受信機等を 1チップ部品として形成する場合などに、 FM受信機等の一部 (外部回路)で生成された信号を用いことで、 FMトランスミッタ専用の水晶振動子 70と発振器 72を省略することができるため、構成の簡略ィ匕が可能になる。

産業上の利用可能性

[0053] 本発明によれば、水晶振動子を除く全ての部品の各機能を半導体プロセスによつて 1チップ部品として形成することにより、 FMトランスミッタの小型化、製造の容易化、消費電力の低減等が可能になる。特に、半導体プロセスとして CMOSプロセスを採用することにより、これらの効果が顕著となる。

Claims

請求の範囲

[1] 水晶振動子が接続された発振器と、

前記発振器の出力信号に同期したクロック信号を生成するクロック発生回路と、前記クロック発生回路によって発生したクロック信号が動作クロックとして入力され、ステレオデータに対するステレオ変調動作をデジタル処理によって行うデジタル信号処理装置と、

前記発振器の出力信号が直接入力され、この出力信号に同期するとともに周波数が整数倍の搬送波を生成する搬送波生成回路と、

を備え、前記搬送波を前記デジタル信号処理装置によるステレオ変調動作によつて得られたステレオ複合信号により周波数変調した FM変調信号を送信する FMトランスミッタ。

[2] 請求項 1において、

前記水晶振動子を除く前記発振器、前記クロック発生回路、前記デジタル信号処理装置、前記搬送波生成回路の各機能が、半導体プロセスを用いて 1個の半導体基板上に一体形成されて、る FMトランスミッタ。

[3] 請求項 1において、

前記クロック発生回路は、前記発振器の出力信号が第 1の基準周波数信号 frlとして入力される第 1の PLL回路であり、

前記第 1の PLL回路に含まれる第 1の分周器の分周比を整数 mとしたときに、前記第 1の基準周波数信号 frlの周波数の m倍の周波数を有する前記クロック信号が生成される FMトランスミッタ。

[4] 請求項 3において、

前記搬送波生成回路は、前記発振器の出力信号が第 2の基準周波数信号 fr2として入力される第 2の PLL回路であり、

前記第 2の PLL回路に含まれる第 2の分周器の分周比を整数 nとしたときに、前記第 2の基準周波数信号 fr2の周波数の n倍の周波数を有する前記搬送波が生成される FMトランスミッタ。

[5] 請求項 4において、前記第 2の PLL回路は、前記第 2の分周器の分周比 nが変更可能な周波数シンセサイザであり、

前記分周比 nを変更することにより、 FM放送波の周波数割り当て間隔あるいはこの周波数割り当て間隔の整数分の 1の間隔で、前記第 2の PLL回路の出力信号の周波数を可変設定する制御部をさらに備える FMトランスミッタ。

[6] 請求項 4において、

前記搬送波生成回路は、前記第 2の PLL回路によって生成される信号を分周比 L の第 3の分周器で分周した信号を前記搬送波として出力する FMトランスミッタ。

[7] 請求項 6において、

前記第 2の PLL回路は、前記第 2の分周器の分周比 nが変更可能な周波数シンセサイザであり、

前記分周比 nを変更することにより、 FM放送波の周波数割り当て間隔あるいはこの周波数割り当て間隔の整数分の 1の間隔に対して、前記第 3の分周器の分周比 Lを乗じた周波数間隔で、前記第 2の PLL回路の出力信号の周波数を可変設定する制御部をさらに備える FMトランスミッタ。

[8] 請求項 1において、

前記水晶振動子は、 FM放送波の周波数割り当て間隔あるいはこの周波数割り当て間隔の整数分の 1に一致しない固有振動周波数を有する FMトランスミッタ。

[9] 請求項 1において、

前記水晶振動子は、 FM放送波の周波数割り当て間隔あるいはこの周波数割り当て間隔の整数分の 1に一致せず、かつ、 19kHzの整数倍に一致しない固有振動周波数を有する FMトランスミッタ。

[10] 請求項 6において、

前記水晶振動子は、 FM放送波の周波数割り当て間隔あるいはこの周波数割り当て間隔の整数分の 1に対して、前記第 3の分周器の分周比 Lを乗じた周波数に一致せず、かつ、 19kHzの整数倍に一致しない固有振動周波数を有する FMトランスミツタ。

[11] 請求項 8において、前記水晶振動子は、 32. 768kHzの固有振動周波数を有する FMトランスミッタ。

[12] 請求項 1において、

前記水晶振動子は、 FM放送波の周波数割り当て間隔あるいはこの周波数割り当て間隔の整数分の 1に一致する固有振動周波数を有する FMトランスミッタ。

[13] 請求項 6において、

前記水晶振動子は、 FM放送波の周波数割り当て間隔あるいはこの周波数割り当て間隔の整数分の 1に対して、前記第 3の分周器の分周比 Lを乗じた周波数に一致する固有振動周波数を有する FMトランスミッタ。

[14] 請求項 1において、

前記デジタル信号処理装置は、前記ステレオ変調動作によって得られたステレオ複合信号に対する FM変調動作と、 FM変調後の信号の I成分と Q成分とを抽出する IQ変調動作を行う FMトランスミッタ。

[15] 請求項 14において、

前記搬送波生成回路は、互いに位相が 90° 異なる 2種類の前記搬送波を生成し、前記デジタル信号処理装置によって抽出された I成分と Q成分のそれぞれに対応する信号と、前記搬送波生成回路によって生成された 2種類の前記搬送波のそれぞれとを別々に混合する 2つのミキサと、これら 2つのミキサによって混合された 2種類の信号を加算する加算器と、前記加算器の出力信号を増幅してアンテナ力送信する増幅器とを有する送信回路をさらに備える FMトランスミッタ。

[16] 請求項 4において、

前記第 2の PLL回路は、デジタル信号処理装置によるステレオ変調動作によって得られたステレオ複合信号の振幅に応じて発振周波数が変化する発振器を有する F Mトランスミッタ。

[17] 請求項 1において、

前記水晶振動子が接続された前記発振器の代わりに外部回路が接続され、前記水晶振動子が接続された前記発振器の出力信号の代わりに、前記外部回路力供給される信号を用いる FMトランスミッタ。

[18] 請求項 2において、前記半導体プロセスは CMOSプロセスである FMトランスミッタ。

請求項 1において、

前記水晶振動子は、 38kHzよりも低い固有振動周波数を有する FMトランスミッタ,