JP5072801B2 - Ｆｍトランスミッタ - Google Patents

Description

本発明は、入力信号をＦＭ信号に変調するＦＭトランスミッタに関する。

従来から、入力信号をＦＭ信号に変換して送信し、近くに設置されたＦＭ送受信装置から音声を出力させるＦＭトランスミッタがある。

従来のＦＭトランスミッタでは、特許文献１及び特許文献２に記載されているように、水晶発振器から出力される発振信号を分周することにより、ＦＭ放送波出力用のＰＬＬ（Phase-locked loop）回路で必要とされる基準周波数信号を生成している。また従来のＦＭトランスミッタでは、発振信号を分周することにより、入力信号の変調を行うＤＳＰ（Digital Signal Processor）の動作クロック信号を生成している。

通常ＦＭトランスミッタでは、入力信号がアナログ信号の場合、入力されるアナログ信号のサンプリング周波数と、後段のＤＳＰでのサンプリング周波数は、一般的に３２ＫＨｚ、４４．１ＫＨｚ、４８ＫＨｚの整数倍の周波数から任意に選択することができる。

また入力信号が例えばＩＩＳ（ｔｈｅ Ｉｎｔｅｒ−ＩＣ Ｓｏｕｎｄ ｂｕｓ）フォーマット等のデジタルオーディオ信号の場合、ＩＩＳフォーマット自体がサンプリング周波数を元に規定されている。このため後段のＤＳＰでのサンプリング周波数は、デジタルオーディオ信号のサンプリング周波数と対応させる必要がある。

従来のＦＭトランスミッタでは、例えばデジタルオーディオ信号のサンプリング周波数に合わせてＤＳＰの信号処理で用いられる係数等を変更し、デジタルオーディオ信号のサンプリング周波数で正常な信号処理を実行可能にしている。

また従来のＦＭトランスミッタでは、例えばＤＳＰの前段にサンプリング周波数の変換を行うＳＲＣ（Sampling Rate Converter）を設け、デジタルオーディオ信号のサンプリング周波数をＤＳＰと対応したサンプリング周波数に変換することで、正常なデジタル信号処理を実行可能にしている。
特開２００７−９６６９４号公報 特開２００７−８８６５７号公報

上記従来の技術では、例えばＦＭトランスミッタが多種多様なオーディオ機器と接続される場合、使用者は事前にＦＭトランスミッタと接続するオーディオ機器のサンプリング周波数を把握し、予めＦＭトランスミッタに対してオーディオ機器のサンプリング周波数を設定する必要がある。

またＳＲＣが設けられたＦＭトランスミッタでは、ＳＲＣ以降のサンプリング周波数をＤＳＰに合わせたサンプリング周波数とすることはできるが、ＳＲＣにおいてデジタルオーディオ信号のサンプリング周波数に合わせて係数やタップ数等を設定する必要がある。よって使用者は予めデジタルオーディオ信号のサンプリング周波数を把握しておく必要がある。

本発明は、上記事情を鑑みてこれを解決すべくなされたものであり、入力信号がデジタルオーディオ信号である場合においてもサンプリング周波数の設定が不要なＦＭトランスミッタを提供することを目的としている。

本発明は、上記目的を達成するために、以下の如き構成を採用した。

本発明は、入力信号をＦＭ信号に変調するＦＭトランスミッタであって、前記入力信号がデジタルオーディオ信号であるとき、前記デジタルオーディオ信号のフォーマットを判定する判定手段と、前記判定手段により判定された前記フォーマットに含まれるサンプリング周波数を示す情報に応じて前記入力信号を変調するデジタル信号処理を行うデジタル信号処理手段と、を有する構成とした。

また本発明のＦＭトランスミッタは、所定期間における前記デジタルオーディオ信号に含まれるサンプリング周波数のクロック数と、前記デジタルオーディオ信号に含まれるビットクロック信号のクロック数をカウントする計測手段と、前記デジタルオーディオ信号のサンプリング周波数と、前記サンプリング周波数の１クロックにおけるビットクロック信号のクロック数との関係を示すテーブルと、を有し、前記判定手段は、前記計測手段による計測結果と前記テーブルとを用いて前記デジタルオーディオ信号のフォーマットとを判定する構成としても良い。

また本発明のＦＭトランスミッタは、前記デジタルオーディオ信号の入力の停止を判定する停止判定手段と、基準周波数信号と同期したクロック信号を生成する第一のクロック生成手段と、前記基準周波数信号を用いて前記入力信号を変調するためのデジタル信号処理を行うデジタル信号処理手段の動作クロック信号を生成する第二のクロック生成手段と、を有し、前記停止判定手段が前記デジタルオーディオ信号の入力の停止を判定したとき、前記第一のクロック生成手段と前記第二のクロック生成手段とは、前記基準周波数信号として前記第一のクロック生成手段と前記第二のクロック生成手段とに接続された発振回路の出力信号を選択する構成としても良い。

また本発明のＦＭトランスミッタは、前記入力信号としてデジタルオーディオ信号が入力されているとき、前記第一のクロック生成手段と前記第二のクロック生成手段とは、前記基準周波数信号として前記ビットクロック信号を前記基準周波数として選択する構成としても良い。

また本発明のＦＭトランスミッタは、前記デジタル信号処理手段は、ミュート処理手段を有し、前記停止判定手段が前記デジタルオーディオ信号の入力の停止を判定したとき、前記ミュート処理手段により、ミュート処理を行う構成としても良い。

本発明は、入力信号をＦＭ信号に変調するＦＭトランスミッタであって、基準周波数信号と同期したクロック信号を生成する第一のクロック生成手段と、前記基準周波数信号を用いて前記入力信号を変調するためのデジタル信号処理を行うデジタル信号処理手段の動作クロック信号を生成する第二のクロック生成手段と、を有し、前記第一のクロック生成手段及び前記第二のクロック生成手段は、前記入力信号がデジタルオーディオ信号であるとき、前記デジタルオーディオ信号に含まれるビットクロック信号を前記基準周波数信号として前記クロック信号及び前記動作クロック信号を生成する構成とした。

本発明によれば、入力信号がデジタルオーディオ信号である場合においてもサンプリング周波数の設定が不要なＦＭトランスミッタを提供することができる。

本発明は、デジタルオーディオ信号に含まれるＢＣＫ信号を用いてデジタルオーディオ信号のフォーマットを判定し、判定結果をデジタル信号処理手段であるＤＳＰへ供給することにより、ＤＳＰで使用するサンプリング周波数及び各処理で使用される係数等を自動的に設定させる。

（実施形態）
以下に図面を参照して本発明の実施形態について説明する。図１は、本実施形態のＦＭトランスミッタ１００を説明するための図である。

本実施形態のＦＭトランスミッタ１００は、水晶振動子１１０、発振回路１２０、クロック生成部１３０、１４０、シリパラ変換器１５０、アナログ／デジタル変換器（以下、ＡＤＣ）１６０、セレクタ１７０、ＤＳＰ１８０、デジタル／アナログ変換器（以下、ＤＡＣ）１９０、判定部２００、分周器１９１、１９２、１９３、ミキサ１９４、１９５、加算器１９６、パワーアンプ１９７、アンテナ１９８を有する。

またＦＭトランスミッタ１００は、入力信号が入力されるＬＲＣＫ端子、ＢＣＫ端子、ＤＡＴＡ端子、Ｌｃｈ端子、Ｒｃｈ端子を有する。入力信号がデジタル方式の場合には、ＬＲＣＫ端子、ＢＣＫ端子、ＤＡＴＡ端子から入力信号が入力される。本実施形態におけるデジタル方式の入力信号は、ＩＩＳフォーマットの信号とした。入力信号がアナログ方式の場合、Ｌｃｈ端子、Ｒｃｈ端子から入力信号が入力される。

発振回路１２０は水晶振動子１１０と接続されており、発振回路１２０の出力信号（以下、ｘｃｋ信号）は、クロック生成部１３０、１４０へ供給される。

クロック生成部１３０は、発振回路１２０からの出力信号又はＢＣＫ端子から入力されるＢＣＫ信号の何れか一方を選択するセレクタ１３１、セレクタ１３１の出力を変更可能な１／Ｋで分周する分周器１３２、位相比較器（以下、ＰＦＤ）１３３、チャージポンプ（以下、ＣＰ）１３４、ＬＰＦ（Low- pass filter）１３５、ＶＣＯ（Voltage Controlled Oscillator）１３６と、ＶＣＯ１３６の出力を変更可能な１／Ｌで分周する分周器１３７を有する。

クロック生成部１４０は、ｘｃｋ信号又はＢＣＫ端子から入力されるＢＣＫ信号の何れか一方を選択するセレクタ１４１、セレクタ１４１の出力を変更可能な１／Ｍで分周する分周器１４２、ＰＦＤ１４３、ＣＰ１４４、ＬＰＦ１４５、ＶＣＯ１４６と、ＶＣＯ１４６の出力を変更可能な１／Ｎで分周する分周器１４７、変更可能な１／Ｏで分周する分周器１４８を有する。

シリパラ変換器１５０は、入力信号がデジタル方式の場合にＬＲＣＫ端子、ＢＣＫ端子、ＤＡＴＡ端子から入力されるデジタル信号をパラレルデータに変換して出力する。シリパラ変換器１５０の出力は、セレクタ１７０の一方の入力に供給される。

ＡＤＣ１６０は、入力信号がアナログ方式の場合にＬｃｈ端子、Ｒｃｈ端子から入力されたアナログデータをデジタル化する。Ｌｃｈ端子、Ｒｃｈ端子から入力されたアナログデータは、図示しないアンプやアンチエイリアスフィルタを含むアナログフロントエンドを介してＡＤＣ１６０へ入力される。ＡＤＣ１６０の出力は、セレクタ１７０の他方の入力に供給される。

尚入力信号は、アナログ方式とデジタル方式との何れか一方が選択可能であるため、使用時にはどちらか一方が選択される。このため、例えばＬＲＣＫ端子、ＢＣＫ端子、ＤＡＴＡ端子の何れか２本の端子をＬｃｈ端子、Ｒｃｈ端子として使用すれば、ＦＭトランスミッタ１００の端子数を削減することができる。

セレクタ１７０は、シリパラ変換器１５０の出力信号又はＡＤＣ１６０の出力信号の何れか一方を選択する。セレクタ１７０で選択された出力信号は、ＤＳＰ１８０へ供給される。

ＤＳＰ１８０は、図示しないフィルタ部、レベルコントロール部、プリエンファシス部、コンプレッサ部、ステレオ変調部、ＦＭ変調部、ＩＱ変調部を有し、これらの各部にてデジタル信号処理が行なわれる。ＤＳＰ１８０で使用するシステムクロックは分周器１４８の出力が使用される。ＤＳＰ１８０からの出力は、ＤＡＣ１９０を介してミキサ１９４、１９５に入力される。ミキサ１９４、１９５には、ＶＣＯ１３６の出力を変更可能な１／Ｐで分周する分周器１９１および分周器１９２、１９３で生成された送信周波数が入力される。ミキサ１９４、１９５の出力信号は、加算器１９６、パワーアンプ１９７、アンテナ１９８を介してＦＭ送信される。

判定部２００は、ｘｃｋ信号、ＢＣＫ端子から入力されるＢＣＫ信号、ＬＲＣＫ端子から入力されるＬＲＣＫ信号が供給される。判定部２００の出力は、ＤＳＰ１８０へ供給される。本実施形態の判定部２００は、入力信号がＩＩＳフォーマットのデジタル方式のデジタルオーディオ信号であった場合に、ｘｃｋ信号、ＢＣＫ信号、ＬＲＣＫ信号に基づきデジタルオーディオ信号のフォーマットを判定する。

以下に図２を参照して本実施形態の判定部２００についてさらに説明する。図２は、本実施形態の判定部２００を説明するための図である。

本実施形態の判定部２００は、周波数計測部２１０、フォーマット判定部２２０、ＣＬ停止判定部２３０を有する。

周波数計測部２１０は、ｘｃｋ信号を分周した一定期間内のＢＣＫ信号及びＬＲＣＫ信号のクロック数をカウントする。計測結果はフォーマット判定部２２０及びＣＫ停止判定部２３０へ供給される。尚周波数計測部２１０は、図示しない分周器を有しており、入力されるｘｃｋ信号を予め設定された期間に分周するものとした。

フォーマット判定部２２０は、テーブル２２１を有する。フォーマット判定部２２０は、周波数計測部２１０の計測結果からテーブル２２１を参照してフォーマットを判定する。

以下に図３を参照して本実施形態のフォーマット判定部２２０の有するテーブル２２１について説明する。図３は、テーブル２２１を説明するための図である。

一般的にＬＲＣＫ信号の周波数（サンプリング周波数）は３２ＫＨｚ、４４．１ＫＨｚ、４８ＫＨｚを１ｆｓとした場合に、それぞれの２倍あるいは４倍の２ｆｓ、４ｆｓの周波数が挙げられる。またサンプリング周波数の中でも、例えばＬＲＣＫ信号１クロックの間にＢＣＫ信号のクロック数は一般的に３２、４８、６４の場合がある。ＬＲＣＫ信号１クロックに含まれるＢＣＫ信号のクロック数によって、テーブル２２１に示すようにＢＣＫ信号の周波数が決まっている。

例えばＬＲＣＫ信号の周波数が３２ＫＨｚの場合に、ＬＲＣＫ信号１クロックの間に含まれるＢＣＫ信号のクロック数が３２であった場合、ＢＣＫ信号の周波数は１．０２４０ＭＨｚとなる。

本実施形態のフォーマット判定部２２０は、周波数計測部２１０により計測されたＬＲＣＫ信号のクロック数とＢＣＫ信号のクロック数とを取得し、テーブル２２１を参照する。フォーマット判定部２３０は、テーブル２２１から、取得したＬＲＣＫ信号のクロック数とＢＣＫ信号のクロック数とに対応するフォーマットを判定する。

具体的にはフォーマット判定部２２０は、ｘｃｋ信号を分周した一定期間内のＬＲＣＫ信号のクロック数から、ＬＲＣＫ信号の周波数（サンプリング周波数）を判定する。またフォーマット判定部２２０は、ｘｃｋ信号を分周した一定期間内のＢＣＫ信号のクロック数と、サンプリング周波数から、ＬＲＣＫ信号１クロックにおけるＢＣＫ信号のクロック数を判定する。例えばサンプリング周波数が３２ＫＨｚ、ＬＲＣＫ信号１クロックにおけるＢＣＫ信号のクロック数が３２であった場合、フォーマット判定部２２０はテーブル２２１を参照し、デジタルオーディオ信号のフォーマットをサンプリング周波数３２ＫＨｚ、ＢＣＫクロック数３２、ＢＣＫ信号の周波数１．０２４０ＭＨｚというフォーマットであると判定する。

フォーマット判定部２２０は、判定したフォーマットをＤＳＰ１８０へ渡す。ＤＳＰ１８０は、フォーマットに含まれるサンプリング周波数等の情報に基づきフォーマットに応じた係数やタップ数等を自動的に設定し、入力されるデジタルオーディオ信号のフォーマットに対応したデジタル信号処理を行う。

このため本実施形態のＤＳＰ１８０では、予め入力されるデジタルオーディオ信号のフォーマットを設定する必要がない。

図２に戻って、本実施形態のＣＫ停止判定部２３０は、周波数計測部２１０の計測結果に基づきＢＣＫ信号が停止したことを判定する。ＣＫ停止判定部２３０は、周波数計測部２１０による計測の結果、ＢＣＫ信号のクロック数が０であったとき、ＢＣＫ信号が停止したと判定する。ＣＫ停止判定部２３０は、ＢＣＫ信号が停止したと判定すると、セレクタ１３１、１４１に対しｘｃｋ信号を選択させるための選択信号を出力する。

よって本実施形態では、例えばＦＭトランスミッタ１００が接続されたオーディオ機器の再生が一時的に停止された場合や選曲中、曲飛ばし等によりにデジタルオーディオ信号の入力が途切れた場合には、発振回路１２０の出力信号を選択させることができる。セレクタ１３１、１４１の出力信号として発振回路１２０の出力信号が選択されると、発振回路１２０の出力信号がクロック生成部１３０、１４０に供給される。

このように本実施形態では、デジタルオーディオ信号の入力が途絶えたとき、発振回路１２０の出力信号をクロック生成部１３０、１４０に供給させることで、ＦＭトランスミッタ１００の動作を安定させることができる。

また本実施形態のＤＳＰ１８０は、ミュート処理部１８１を有し、ＣＫ停止判定部２３０によりデジタルオーディオ信号の入力の停止が判定されたときミュート処理を行っても良い。本実施形態のＤＳＰ１８０では、ミュート処理部１８１を設けることにより、デジタルオーディオ信号の入力が途絶えた際に不要な雑音が出力されることを回避できる。

尚本実施形態のＦＭトランスミッタ１００では、クロック生成部１３０、１４０にデジタルオーディオ信号に含まれるＢＣＫ信号が供給されており、ＢＣＫ信号を用いてクロック信号を生成することができる。このため、例えばＦＭトランスミッタ１００の入力信号をデジタルオーディオ信号に限定した場合には、発振回路１２０が不要となり、回路構成をより簡易なものにすることができる。

以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。

本実施形態のＦＭトランスミッタ１００を説明するための図である。 本実施形態の判定部２００を説明するための図である。 テーブル２２１を説明するための図である。

符号の説明

１００ ＦＭトランスミッタ
１１０ 水晶振動子
１２０ 発振回路
１３０、１４０ クロック生成部
１８０ ＤＳＰ
１８１ ミュート処理部
２００ 判定部
２１０ 周波数計測部
２２０ フォーマット判定部
２２１ テーブル
２３０ ＣＫ停止判定部

Claims (6)

1. 入力信号をＦＭ信号に変調するＦＭトランスミッタであって、
   前記入力信号がデジタルオーディオ信号であるとき、前記デジタルオーディオ信号のフォーマットを判定する判定手段と、
   前記判定手段により判定された前記フォーマットに含まれるサンプリング周波数を示す情報に応じて前記入力信号を変調するデジタル信号処理を行うデジタル信号処理手段と、を有するＦＭトランスミッタ。
2. 所定期間における前記デジタルオーディオ信号に含まれるサンプリング周波数のクロック数と、前記デジタルオーディオ信号に含まれるビットクロック信号のクロック数をカウントする計測手段と、
   前記デジタルオーディオ信号のサンプリング周波数と、前記サンプリング周波数の１クロックにおけるビットクロック信号のクロック数との関係を示すテーブルと、を有し
   前記判定手段は、
   前記計測手段による計測結果と前記テーブルとを用いて前記デジタルオーディオ信号のフォーマットとを判定する請求項２記載のＦＭトランスミッタ。
3. 前記デジタルオーディオ信号の入力の停止を判定する停止判定手段と、
   基準周波数信号と同期したクロック信号を生成する第一のクロック生成手段と、
   前記基準周波数信号を用いて前記入力信号を変調するためのデジタル信号処理を行うデジタル信号処理手段の動作クロック信号を生成する第二のクロック生成手段と、を有し、
   前記停止判定手段が前記デジタルオーディオ信号の入力の停止を判定したとき、前記第一のクロック生成手段と前記第二のクロック生成手段とは、前記基準周波数信号として前記第一のクロック生成手段と前記第二のクロック生成手段とに接続された発振回路の出力信号を選択する請求項２又は３に記載のＦＭトランスミッタ。
4. 前記入力信号としてデジタルオーディオ信号が入力されているとき、
   前記第一のクロック生成手段と前記第二のクロック生成手段とは、前記基準周波数信号として前記ビットクロック信号を前記基準周波数として選択する請求項４記載のＦＭトランスミッタ。
5. 前記デジタル信号処理手段は、ミュート処理手段を有し、
   前記停止判定手段が前記デジタルオーディオ信号の入力の停止を判定したとき、前記ミュート処理手段により、ミュート処理を行う請求項３又は４記載のＦＭトランスミッタ。
6. 入力信号をＦＭ信号に変調するＦＭトランスミッタであって、
   基準周波数信号と同期したクロック信号を生成する第一のクロック生成手段と、
   前記基準周波数信号を用いて前記入力信号を変調するためのデジタル信号処理を行うデジタル信号処理手段の動作クロック信号を生成する第二のクロック生成手段と、を有し、
   前記第一のクロック生成手段及び前記第二のクロック生成手段は、
   前記入力信号がデジタルオーディオ信号であるとき、前記デジタルオーディオ信号に含まれるビットクロック信号を前記基準周波数信号として前記クロック信号及び前記動作クロック信号を生成するＦＭトランスミッタ。

Images