[go: up one dir, main page]

WO2006001125A1 - 圧電デバイス - Google Patents

圧電デバイス Download PDF

Info

Publication number
WO2006001125A1
WO2006001125A1 PCT/JP2005/008426 JP2005008426W WO2006001125A1 WO 2006001125 A1 WO2006001125 A1 WO 2006001125A1 JP 2005008426 W JP2005008426 W JP 2005008426W WO 2006001125 A1 WO2006001125 A1 WO 2006001125A1
Authority
WO
WIPO (PCT)
Prior art keywords
piezoelectric device
external electrode
lid
piezoelectric
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2005/008426
Other languages
English (en)
French (fr)
Inventor
Hidetoshi Fujii
Masaki Takeuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2006528390A priority Critical patent/JPWO2006001125A1/ja
Priority to GB0623407A priority patent/GB2431512B/en
Publication of WO2006001125A1 publication Critical patent/WO2006001125A1/ja
Priority to US11/641,890 priority patent/US7436272B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/105—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02086—Means for compensation or elimination of undesirable effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/10—Mounting in enclosures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172—Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/173—Air-gaps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0271—Resonators; ultrasonic resonators

Definitions

  • the present invention relates to a piezoelectric device including an element using a piezoelectric thin film such as a resonator or a filter.
  • Patent Document 1 Japanese Unexamined Patent Application Publication No. 2004-17171
  • Patent Document 2 JP 2001-94390 A
  • a sealing member of a conductive bonding material is formed along the outer edges of the base substrate and the surface acoustic wave element, and bonded and sealed. This sealing member is not grounded.
  • Each configuration has a problem of poor shielding performance.
  • the heat generated in the filter is transmitted through the wiring and radiated from the external electrode to the mounting substrate.
  • An object of the present invention is to provide a piezoelectric device that can improve shielding performance and heat dissipation while taking into account the actual situation.
  • the piezoelectric device means a piezoelectric resonator or a piezoelectric filter using the same.
  • the present invention provides a piezoelectric device configured as follows in order to solve the above problems.
  • This piezoelectric device is of a type in which a lid and a piezoelectric device chip are overlapped and sealed.
  • the piezoelectric device includes a first external electrode exposed only on a second main surface of the lid opposite to the first main surface facing the piezoelectric device chip, and the second main surface of the lid.
  • a grounded second external electrode exposed between the lid and the piezoelectric device chip, and disposed around the entire periphery along the outer edge, and the lid and the piezoelectric device chip are joined and sealed. And a conductive bonding material bonded to the grounded second external electrode.
  • the conductive bonding material surrounds the piezoelectric device element formed in the piezoelectric device chip. If the second external electrode is a ground terminal, the conductive bonding material is connected to the ground, and the piezoelectric device element can be electrostatically shielded.
  • the heat generated in the piezoelectric device chip can be dissipated from the second substrate through the conductive bonding material which is not limited only by the first external electrode force.
  • the second external electrode can be provided at any location on the outer edge of the lid.
  • the external electrodes used for input / output of the piezoelectric device elements are assigned the first external electrode as appropriate, with emphasis on the electrical characteristics and withstand power, etc., and the second electrode is used as the ground external electrode in the remaining place.
  • External electrodes can be arranged. Since the external device does not sacrifice the characteristics of the piezoelectric device, the characteristics of the piezoelectric device can be optimized.
  • the first external electrode is arranged so that each of the four or more rectangular regions equally dividing the second main surface of the lid into a lattice shape includes the center of gravity of the rectangular region. Is done.
  • the second main surface of the lid is equally divided into rectangular regions of 2 X 2 or more.
  • the first external electrode is arranged at or near the center of each of the rectangular regions equally divided in a lattice shape, so that the pressure at the time of mounting becomes uniform, and the piezoelectric device Can be mounted parallel to the substrate. Thereby, the reliability of the electrical connection between the piezoelectric device and the substrate can be improved.
  • the distance between the first external electrodes is substantially equal, and the heat transfer path from each part in the piezoelectric device to the substrate can be made as short as possible.
  • the heat generated in the piezoelectric device is easily radiated to the substrate through the first external electrode. Therefore, the heat dissipation of the piezoelectric device can be improved.
  • the second external electrode is arranged so as to include a vertex of the rectangular region.
  • the second external electrode can be arranged at a position that is not biased as much as possible with respect to the first external electrode, so that the pressure and heat dissipation during mounting can be made uniform.
  • a through hole in which a conductive material is disposed on an inner peripheral surface of a through hole penetrating between the first lid and the second main surface of the lid is provided.
  • the conductive material and the first external electrode are joined to one end of the through hole.
  • the conductive material and the electrode terminal of the element formed on the piezoelectric device chip are bonded to the other end of the through hole by the conductive bonding material.
  • the heat generated in the piezoelectric device chip is radiated to the substrate via the electrode terminal, the through hole, and the first external electrode. According to the above configuration, heat dissipation can be improved.
  • the through hole is filled with a filler in the through hole.
  • the filler when the piezoelectric device is mounted, the filler can prevent the conductive material in the through-hole from melting and flowing out in contact with the solder and causing poor connection.
  • the other end of the through hole is the most temperature of the piezoelectric device chip. It is connected to the electrode terminal formed in a portion where the rise is large or in the vicinity thereof.
  • the piezoelectric device chip is supported by the support substrate and acoustically separated from the support substrate, and a piezoelectric thin film is disposed between a pair of opposing excitation electrodes. And a thin film part.
  • the piezoelectric device chip is a surface acoustic wave device including a piezoelectric substrate and an IDT formed of a pair of comb-shaped excitation electrodes formed on the piezoelectric substrate.
  • the piezoelectric device of the present invention can improve shielding performance and heat dissipation.
  • FIG. 1 is a configuration diagram of a piezoelectric device. (Example)
  • FIG. 2 is an explanation of a method for manufacturing a piezoelectric device. (Example)
  • FIG. 3 is a graph of filter characteristics of a piezoelectric device. (Example)
  • FIG. 4 is a configuration diagram of a piezoelectric device. (Modification 1)
  • FIG. 5 is a configuration diagram of a piezoelectric device. (Modification 2)
  • Electrode film (Piezoelectric device chip, excitation electrode)
  • Electrode film piezoelectric device chip, excitation electrode
  • Vibration part pieoelectric device element, thin film part
  • the piezoelectric device 10 is formed by stacking and sealing a silicon substrate 12 on which an element is formed and a glass substrate 20 serving as a lid.
  • the silicon substrate 12 includes a glass substrate 20 and A hole 13 removed by etching or the like is formed on the opposite surface.
  • a vibrating part 19 in which a piezoelectric thin film 17 is sandwiched between electrode films 16 and 18 is formed.
  • the vibration part 19 is floated in the internal space 40 and is acoustically separated.
  • the A1 electrode films 16 and 18 and the A1N piezoelectric thin film 17 are deposited or deposited. It should be noted that the vibration part 19 is configured to be lifted from the silicon substrate 12 without providing the hole 13.
  • a plurality of vibration parts 19, that is, resonators are connected in a ladder shape, and any one of ⁇ -type 7 elements, saddle-type 5 elements, etc.
  • a ladder filter can be formed.
  • pads 16 a and 18 a serving as electrode terminals are formed at positions facing a through hole 32 of the glass substrate 20 described later for connection to the outside.
  • the glass substrate 20 is formed with through holes 32 and 33 in which a conductive material is disposed on the inner peripheral surface of a through hole that penetrates the glass substrate 20.
  • the through-holes of the through-holes 32 and 33 can be formed by laser blasting or by sandblasting or etching after pattern formation with a photosensitive resin.
  • the upper ends of the through holes 32 and 33 are joined to the external electrodes 22 and 23.
  • By vapor deposition, sputtering, plating, etc. on the inner peripheral surface of the through hole and the periphery of the opening Through holes 32 and 33 and external electrodes 22 and 23 can be formed simultaneously by arranging a conductive material.
  • first external electrodes 22 At the center of the glass substrate 20, four through holes 32 and external electrodes 22 (hereinafter also referred to as “first external electrodes 22") are arranged in a complete shape.
  • the first external electrode 22 is exposed only on the upper surface of the glass substrate 20.
  • a through hole 33 and an external electrode 23 (hereinafter also referred to as “second external electrode 23”) are arranged in a shape that is divided into approximately half.
  • the second external electrode 23 includes not only a portion disposed on the upper surface of the glass substrate 20 but also a conductive material portion of the through hole 33 where the side force of the glass substrate 20 is exposed.
  • the through holes of the through holes 32 and 33 may be filled and filled with the fillers 42 and 43 as indicated by chain lines.
  • metal or resin is used for the fillers 42 and 43.
  • Fillers 42 and 43 can be formed, for example, by depositing a metal mask and depositing Cu, forming a resist mask to make Cu plating, or using conductive dough (trade name) or insulating grease. Filling can be done by screen printing.
  • the fillers 42 and 43 prevent a connection failure from occurring due to the conductive material in the through holes 32 and 33 melting and flowing out of the solder when the piezoelectric device 10 is mounted on the substrate. Further, the sealing reliability of the piezoelectric device 10 can be improved by airtightly filling the through hole 32 with the filler 42. If the through hole 33 is filled with the conductive filler 43, the area of the second external electrode 23 can be expanded.
  • the silicon substrate 12 and the glass substrate 20 are bonded and sealed with metal films 14 and 30.
  • the metal film 14 is formed over the entire periphery along the outer edge on the upper surface facing the glass substrate 20.
  • a metal film 30 is formed on the lower surface facing the silicon substrate 12 over the entire circumference along the outer edge.
  • the metal films 14, 30 contain at least one component of Cu and Sn. After a resist mask having a predetermined opening is formed on the surface of the silicon substrate 12 or the glass substrate 20 on which the metal films 14 and 30 are formed, the film can be easily formed in the range of 0.1 ⁇ to 50 / ⁇ m. The metal is deposited and lifted off. Then, the silicon substrate 12 and the glass substrate 20 are superposed, the metal films 14 and 30 are brought into contact with each other, and heated to form a solder alloy. This allows the silicon substrate 12 and glass The substrate 20 is bonded and sealed. Instead of Cu—Sn solder, Au—Sn solder, Ni—Sn solder, Ag—Sn solder, or the like may be used.
  • the metal film 14 is also formed on the pads 16a and 18a, and the metal film 30 is also formed on the lower ends of the through holes 32 and 33. As a result, at the same time as sealing, the nods 16a, 18a and the through holes 32, 3
  • a plurality of piezoelectric devices 10 can be manufactured simultaneously.
  • a plurality of structures on the silicon substrate 12 side are integrally formed on the wafer 11.
  • the metal film 14 formed for each piezoelectric device chip has a substantially constant width.
  • the enlarged portion 15 is provided in a part of the same.
  • the enlarged portion 15 has a shape corresponding to the lower end of the through-hole 33 to be divided, and is connected to and enlarged with the enlarged portion 15 of the adjacent piezoelectric device chip.
  • a plurality of glass substrate 20 side configurations are integrally formed on the collective substrate 21.
  • the through hole 33 and the second external electrode 23 to be divided are arranged on the boundary line between the adjacent glass substrates 20.
  • the four first external electrodes 22 arranged at the center of the glass substrate 20 are arranged at or near the respective centers of the rectangular regions 21a to 21d that equally divide the upper surface of the glass substrate 20 into four grids.
  • the external electrodes 22 may be arranged so as to include the centroids of the rectangular areas 21a to 21d, respectively, and the centroids of the external electrodes 22 may be arranged in a state where the centroid forces of the rectangular areas 21a to 2Id are slightly shifted.
  • the first external electrodes 22 are arranged substantially evenly, the pressure at the time of mounting becomes uniform, and the piezoelectric device can be mounted parallel to the substrate. Thereby, the reliability of the electrical connection between the piezoelectric device 10 and the substrate can be improved. Further, the distances between the first external electrodes 22 are substantially equal, and each part force in the piezoelectric device 10 can shorten the heat transfer path to the substrate as much as possible. The heat generated in the piezoelectric device 10 is easily radiated to the substrate through the first external electrode 22. Therefore, the heat dissipation of the piezoelectric device 10 can be improved.
  • the second external electrode 23 is disposed so as to include the vertices of the rectangular regions 21b and 21c. Place the second external electrode 23 as far as possible from the first external electrode 22 and mount it. The pressure and heat dissipation at the time can be made uniform.
  • the wafer 11 and the collective substrate 21 are superposed and bonded by heating, and a plurality of piezoelectric devices 10 are integrally formed, and then the boundary lines are cut by dicing or the like to form individual piezoelectric devices 10. To separate.
  • the through hole 33 and the second external electrode 23 arranged on the boundary line, that is, the cutting line are divided into two, and one cut surface of the through hole 33 and the second external electrode 23 is exposed to the outside.
  • external electrodes 24 may be provided at corners adjacent to four glass substrates 12, and the external electrodes 24 may be divided into four. In this case, the two cut surfaces of the external electrode 24 are exposed to the outside.
  • the sizes of the silicon substrate 12 and the glass substrate 20 are both 1.8 mm X 1.5 mm.
  • the width of the metal film 14 (except for the enlarged film) formed along the outer edge is 50 / z m.
  • the diameter of Snolee Honore 32, 33 is ⁇ , 200 / z m.
  • FIG. 3 shows an example of the filter characteristics (S of the transmission side filter) of the piezoelectric device 10 configured as described above.
  • the solid line shows the characteristics when the second external electrode 23 is not connected to ground.
  • the dotted line indicates the characteristics when the second external electrode 23 is connected to the ground. It can be seen that the attenuation characteristics of the piezoelectric device 10 are improved by grounding the metal films 14 and 30 arranged along the outer edge over the entire circumference via the second external electrode 23.
  • the piezoelectric device 10 configured as described above is disposed on the outer edge, and when the divided second external electrode 23 is used as a ground terminal and grounded, the metal is disposed over the entire circumference along the outer edge. Since the membranes 14 and 30 are not grounded and other partial force electrically independent floating electrodes, the attenuation characteristics of the filter are improved.
  • the metal films 14 and 30 arranged over the entire circumference along the outer edge function as a shield when grounded, and prevent unnecessary radio waves from being emitted or captured. As a result, malfunction of the piezoelectric device 10 and malfunction of the device can be prevented.
  • the second external electrode 23 is formed in common with the adjacent piezoelectric device chip, the area of the external electrode for ground connection can be reduced, and the chip area can be reduced.
  • the conductive portion of the second external electrode 23 is exposed on the two surfaces of the glass substrate 20, the upper surface and the side surface, the mounting area is increased and the mounting strength is improved. The increase in resistance during mounting is suppressed, leading to a reduction in piezoelectric device loss.
  • the first external electrodes 22 arranged in a complete state inside the piezoelectric device 10 are arranged uniformly without deviation. Therefore, the mounting pressure for each first external electrode 22 becomes equal, and the piezoelectric device 10 can be mounted in parallel to the substrate. Thereby, the reliability of the electrical connection between the piezoelectric device 10 and the substrate can be improved.
  • the assignment of the terminal function to the external electrode is restricted by the no-turn layout of the piezoelectric device elements in the piezoelectric device 10. Since the ground terminal for shielding does not have to be assigned to the first external electrode 22 arranged without bias, the degree of freedom in assigning the terminals is increased accordingly. Therefore, the pattern layout of the piezoelectric device elements can be determined so as to be advantageous in the characteristics of the piezoelectric device 10.
  • two or more sets of through-holes 33 and second external electrodes arranged on the outer edge and divided may be provided.
  • the piezoelectric devices 10a can be mounted more evenly if they are arranged substantially point-symmetrically (substantially symmetrical vertically and horizontally).
  • the first external electrode may be a circle, an ellipse, or a combination thereof.
  • the sizes of the first external electrodes may all be the same or may be changed as appropriate.
  • the number of first external electrodes may be appropriately set according to the number of resonators included in the piezoelectric device and the function of the piezoelectric device.
  • the grounded second external electrode may be any of a combination of a circle, an ellipse, and a rectangle.
  • the sizes of the second external electrodes may all be the same or may be changed as appropriate.
  • a plurality of second external electrodes may be provided.
  • a plurality of grounded second external electrodes may be arranged on one side of the lid.
  • the shape of the second external electrode is not limited to a shape obtained by dividing a circle, and may be a shape obtained by dividing a rectangle. In this case, the position where the first external electrode is not located Since the grounded second external electrode can be disposed, the piezoelectric devices can be mounted evenly.
  • the grounded second external electrode 53 may be exposed only on the second main surface 50 of the lid, like the first external electrode 52. .
  • One or a plurality of grounded second external electrodes 53 may be provided along the sealing frame 51 as shown, or may be provided in the center of the second main surface of the lid.
  • the shape of the first external electrode and the second external electrode is not limited to a circle, and may be an appropriate shape such as an ellipse or a rectangle.
  • the second external electrode may be different in shape and size from the first external electrode.
  • the external electrodes can be arranged substantially symmetrically in the vertical and horizontal directions, so that the piezoelectric devices can be mounted evenly.
  • a ladder filter is formed.
  • a lattice filter can be formed by connecting resonators to a lattice type. In this case, a balanced single balanced filter can be obtained.
  • a multimode filter can be formed by forming a resonator as a multimode resonator. In this case, a filter with high selectivity can be obtained.
  • a silicon substrate may be used instead of a glass substrate as a material for the lid.
  • the linear expansion coefficient can be made the same between the silicon substrate on which the element is formed and the lid, the residual stress due to thermal shrinkage after soldering can be reduced, and the effect on the element characteristics can be reduced.
  • the semiconductive silicon substrate serving as the lid is grounded via the conductive bonding material, unnecessary radio waves can be shielded.
  • the present invention is applicable not only to a piezoelectric thin film filter (BAW) but also to a surface acoustic wave filter (SAW).
  • BAW piezoelectric thin film filter
  • SAW surface acoustic wave filter
  • the piezoelectric device chip is supported by the support substrate and acoustically separated from the support substrate, and a piezoelectric thin film is disposed between a pair of opposing excitation electrodes. And a thin film portion.
  • the piezoelectric device includes a piezoelectric substrate and a pair of comb-shaped excitation electrode forces IDT formed on the piezoelectric substrate.

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

　シールド性を向上するとともに放熱性を高めることが可能な圧電フィルタを提供する。 　蓋２０と圧電デバイスチップ１２，１６，１７，１８とを重ね合わせて封止した圧電デバイス１０において、蓋２０の上面にのみ露出する第１の外部電極２２と、上面及び側面に露出する接地された第２の外部電極２３と、蓋２０と圧電デバイスチップ１２，１６，１７，１８との間に外縁に沿って全周に渡って配置され、蓋２０と圧電デバイスチップ１２，１６，１７，１８とを接合して封止し、かつ、接地された第２の外部電極２３に接合された、導電性接合材１５，３０とを備える。

Description

明 細 書
圧電デバイス
技術分野
[0001] 本発明は、共振子やフィルタなどの圧電薄膜を用いた素子を備えた圧電デバイス に関する。
背景技術
[0002] 従来、圧電薄膜フィルタ（BAWフィルタ）や弾性表面波フィルタ（SAWフィルタ）な どの圧電デバイスを小型化するため、素子チップと蓋をそれぞれの主面の外縁に沿 つて形成した接合層で封止した CSP (チップサイズパッケージ)が提案されて 、る（例 えば、特許文献 1、 2参照)。
特許文献 1：特開 2004 - 17171号公報
特許文献 2：特開 2001 - 94390号公報
発明の開示
発明が解決しょうとする課題
[0003] 特許文献 1に開示された構成では、圧電フィルタチップ主面に、励振電極と蓋の周 面に形成された入出力用外部電極との間を接続する配線が形成されている。この配 線力 フィルタチップと蓋とを接合する接合層と交差するので、接合層は絶縁性であ ることが必要である。
[0004] 特許文献 2に開示された構成では、ベース基板及び弾性表面波素子の外縁に沿 つて導電性接合材の封止部材を形成して接合し、封止している。この封止部材は、 接地されていない。
[0005] いずれの構成も、シールド性が悪いという問題がある。
[0006] フィルタで発生した熱が配線を伝わって外部電極から実装基板へ放熱される。圧 電フィルタの外部電極の配置によって、この放熱の度合!/、が変化する。
[0007] 特許文献 1の構成では、励振電極 (発熱部)からの配線は、圧電フィルタ素子と蓋 の張り合わせ部を通って圧電フィルタの端に達し、蓋の側面に形成された外部電極 を通って実装基板に接続されるため、経路が比較的長くなり、放熱性が良くない。 [0008] 特許文献 2の構成では、蓋を貫通するスルーホールの一端が励振電極に接続され たパッドに接続され、他端が外部電極に接続されるので、発熱部と実装基板の距離 は短い。しかし、外部電極の配置までは考えられていないため、実装基板への放熱 性は必ずしもよくない。
[0009] 本発明は、力かる実情に鑑み、シールド性を向上するとともに放熱性を高めることが 可能な圧電デバイスを提供することを目的とする。以下では、圧電デバイスは圧電共 振子又はこれを用いた圧電フィルタを意味する。
課題を解決するための手段
[0010] 本発明は、上記課題を解決するため、以下のように構成した圧電デバイスを提供す る。
[0011] この圧電デバイスは、蓋と圧電デバイスチップとを重ね合わせて封止したタイプのも のである。圧電デバイスは、前記蓋の前記圧電デバイスチップに対向する第 1の主面 とは反対側の第 2の主面にのみ露出する、第 1の外部電極と、前記蓋の前記第 2の 主面に露出する、接地された第 2の外部電極と、前記蓋と前記圧電デバイスチップと の間に外縁に沿って全周に渡って配置され、前記蓋と前記圧電デバイスチップとを 接合して封止し、かつ、前記接地された第 2の外部電極に接合された、導電性接合 材とを備える。
[0012] 上記構成にぉ ヽて、導電性接合材は、圧電デバイスチップに形成される圧電デバ イス素子を囲む。第 2の外部電極をグランド端子とすれば、導電性接合材がアースに 接続され、圧電デバイス素子を静電シールドすることができる。
[0013] また、圧電デバイスチップで発生した熱は、第 1の外部電極力もだけでなぐ導電性 接合材を介して第 2の基板からも放熱することができる。
[0014] 上記構成において、第 2の外部電極は、蓋の外縁の任意の場所に設けることがで きる。そのため、圧電デバイス素子の入出力に用いる外部電極は、電気特性ゃ耐電 力性などを重視して、第 1の外部電極を適宜に割り当て、残った場所に、グランド用 の外部電極として第 2の外部電極を配置することができる。外部電極によって圧電デ バイスの特性が犠牲になることはな ヽので、圧電デバイスの特性を最適化することが できる。 [0015] 好ましくは、前記第 1の外部電極は、前記蓋の前記第 2の主面を格子状に等分する 4つ以上の矩形領域のそれぞれに、該矩形領域の重心を含むように配置される。
[0016] 上記構成において、蓋の第 2の主面は、 2 X 2以上の矩形領域に等分される。
[0017] 上記構成によれば、第 1の外部電極は、格子状に等分された矩形領域のそれぞれ の中心またはその近傍に配置されるので、実装時の圧力が均等になり、圧電デバイ スを基板に対して平行に実装することができる。これにより、圧電デバイスと基板との 間の電気的接続の信頼性を向上することができる。
[0018] また、第 1の外部電極間の距離は略均等であり、圧電デバイス内の各部から基板へ の熱伝達経路をできるだけ短くすることができる。圧電デバイス内で発生した熱は第 1の外部電極を介して基板に放熱されやすい。したがって、圧電デバイスの放熱性を 高めることができる。
[0019] 好ましくは、前記第 2の外部電極は、前記矩形領域の頂点を含むように配置される
[0020] 上記構成によれば、第 1の外部電極に対して第 2の外部電極をできるだけ偏らない 位置に配置して、実装時の圧力や放熱が均一になるようにすることができる。
[0021] 好ましくは、前記蓋の前記第 1の蓋と前記第 2の主面との間を貫通する貫通穴の内 周面に導電材が配置されたスルーホールを備える。前記スルーホールの一端にぉ ヽ て、前記導電材と前記第 1の外部電極とが接合される。前記スルーホールの他端に ぉ ヽて、前記導電材と前記圧電デバイスチップに形成された素子の電極端子とが、 前記導電性接合材により接合される。
[0022] 上記構成にお!、て、圧電デバイスチップ内で発生した熱は、電極端子、スルーホー ル、第 1の外部電極を介して、基板に放熱される。上記構成によれば、放熱性を高め ることがでさる。
[0023] 好ましぐ前記スルーホールは、前記貫通穴に充填材が充填される。
[0024] 上記構成において、圧電デバイスを実装するときにスルーホールの導電材がハン ダに接して溶けて流れ出て、接続不良が発生することを、充填材により防止すること ができる。
[0025] 好ましくは、前記スルーホールの前記他端は、前記圧電デバイスチップの最も温度 上昇が大きい部分又はその近傍部分に形成された前記電極端子に接続される。
[0026] 上記構成によれば、圧電デバイスチップで発生した熱が、外部電極を介して基板 に放熱されやす 、よう〖こすることができる。
[0027] 好ましくは、前記圧電デバイスチップは、支持基板と、前記支持基板に支持されか つ前記支持基板と音響的に分離されていて、対向する一対の励振電極の間に圧電 薄膜が配置された薄膜部とを備える圧電薄膜デバイスである。
[0028] 好ましくは、前記圧電デバイスチップは、圧電基板と、前記圧電基板上に形成され た一対の櫛歯形状の励振電極カゝらなる IDTとを備える弾性表面波デバイスである。 発明の効果
[0029] 本発明の圧電デバイスは、シールド性を向上するとともに放熱性を高めることが可 能である。
図面の簡単な説明
[0030] [図 1]圧電デバイスの構成図である。（実施例）
[図 2]圧電デバイスの製造方法の説明である。（実施例）
[図 3]圧電デバイスのフィルタ特性のグラフである。（実施例）
[図 4]圧電デバイスの構成図である。（変形例 1)
[図 5]圧電デバイスの構成図である。（変形例 2)
符号の説明
[0031] 10, 10a 圧電デバイス
12 シリコン基板 (圧電デバイスチップ、支持基板）
14 金属膜 (導電性接合材）
16 電極膜 (圧電デバイスチップ、励振電極）
16a パッド (電極端子）
17 圧電薄膜 (圧電デバイスチップ）
18 電極膜 (圧電デバイスチップ、励振電極）
18a パッド (電極端子）
19 振動部 (圧電デバイス素子、薄膜部）
20 ガラス基板 (蓋） 21a〜21d 矩形領域
22 外部電極 (第 1の外部電極）
23 外部電極 (第 2の外部電極）
30 金属膜 (導電性接合材）
32, 33 スノレーホ一ノレ
42, 43 充填材
発明を実施するための最良の形態
[0032] 以下、本発明の実施の形態について実施例を、図 1〜図 4を参照しながら説明する
[0033] 図 1 (c)の外観図に示すように、圧電デバイス 10は、素子を形成したシリコン基板 1 2と、蓋になるガラス基板 20とを重ね合わせて封止したものである。
[0034] 図 1 (c)の線 A— A、 B— Bに沿って切断した断面図である図 1 (a)及び (b)に示すよ うに、シリコン基板 12には、ガラス基板 20と対向する面に、エッチングなどにより除去 された穴 13が形成されている。穴 13の上に、電極膜 16, 18の間に圧電薄膜 17が挟 まれた振動部 19が形成される。振動部 19は、内部空間 40に浮いた状態となり、音響 的に分離される。例えば、 A1の電極膜 16, 18と A1Nの圧電薄膜 17とを蒸着またはス タツパする。なお、穴 13を設けずに、振動部 19をシリコン基板 12から浮かすように構 成してちょい。
[0035] 電極膜 16, 18及び圧電薄膜 17を適宜な形状に形成することにより、複数の振動 部 19、すなわち共振子をラダー型に接続し、 π型 7素子、 Τ型 5素子など、任意のラ ダーフィルタを形成することができる。電極膜 16, 18には、外部との接続のため、後 述するガラス基板 20のスルーホール 32と対向する位置に、電極端子となるパッド 16 a, 18aが形成されている。
[0036] ガラス基板 20には、ガラス基板 20を貫通する貫通穴の内周面に導電材が配置さ れたスルーホール 32, 33が形成されている。スルーホール 32, 33の貫通穴は、レー ザにより、あるいは、感光性榭脂でパターン形成後にサンドブラストやエッチングによ り形成することができる。スルーホール 32, 33の上端は外部電極 22, 23に接合され ている。貫通穴の内周面及びその開口周辺部に、蒸着、スパッタ、めっきなどにより 導電材を配置して、スルーホール 32, 33と外部電極 22, 23とを同時に形成すること ができる。
[0037] ガラス基板 20の中心部には、 4つのスルーホール 32及び外部電極 22 (以下、「第 1 の外部電極 22」とも言う。）が完全な形状で配置されている。第 1の外部電極 22は、 ガラス基板 20の上面にのみ露出する。ガラス基板 20の周辺部には、スルーホール 3 3及び外部電極 23 (以下、「第 2の外部電極 23」とも言う。）が略半分に分割された形 状で配置されている。第 2の外部電極 23は、ガラス基板 20の上面に配置された部分 のみならず、ガラス基板 20の側面力も露出したスルーホール 33の導電材の部分も含 む。
[0038] スルーホール 32, 33の貫通穴は、鎖線で示したように、充填材 42, 43で充填し埋 めてもよい。充填材 42, 43には、金属や榭脂を用いる。充填材 42, 43は、例えば、 メタルマスクを重ねて Cuを蒸着する、レジストマスクを形成して Cuメツキする、あるい は、導電性榭脂であるドウタイト (商品名）又は絶縁性榭脂をスクリーン印刷するなど の方法で、充填することができる。充填材 42, 43は、圧電デバイス 10を基板に実装 するときに、スルーホール 32, 33内の導電材がハンダに接して溶けて流れ出るなど により接続不良が発生することを防止する。また、スルーホール 32に充填材 42を気 密に充填することにより、圧電デバイス 10の封止の信頼性を向上することができる。 スルーホール 33に導電性の充填材 43を充填すれば、第 2の外部電極 23の面積を 拡大することができる。
[0039] シリコン基板 12とガラス基板 20は、金属膜 14, 30で接合し封止する。
[0040] すなわち、シリコン基板 12には、ガラス基板 20と対向する上面に外縁に沿って全 周に渡って金属膜 14が形成されている。ガラス基板 20には、シリコン基板 12に対向 する下面に外縁に沿って全周に渡って金属膜 30が形成されて ヽる。
[0041] 金属膜 14, 30は、 Cu, Snのうち少なくとも 1種類の成分を含む。金属膜 14, 30を 形成するシリコン基板 12やガラス基板 20の面に、所定の開口を有するレジストマスク を形成した後、膜の形成が容易な 0. 1 μ πι〜50 /ζ mの範囲で前記金属を蒸着し、リ フトオフする。そして、シリコン基板 12とガラス基板 20とを重ね合わせ、金属膜 14, 3 0同士を接触させて加熱し、ハンダ合金化する。これにより、シリコン基板 12とガラス 基板 20とを接合し封止する。 Cu— Snハンダの代わりに、 Au— Snハンダ、 Ni-Sn ハンダ、 Ag— Snノヽンダなどを用いてもよい。
[0042] 金属膜 14はパッド 16a, 18aにも形成され、金属膜 30はスルーホール 32, 33の下 端にも形成される。これにより、封止と同時に、ノッド 16a, 18aとスルーホール 32, 3
3とを接合し、電気的に接続する。
[0043] 圧電デバイス 10は、図 2に模式的に示したように、複数個を同時に製造することが できる。
[0044] 図 2 (a)に示すように、ウェハ 11には、シリコン基板 12側の構成を、複数個を一体 に形成する。このとき、圧電デバイスチップごとに形成する金属膜 14は、略一定の幅 とする。ただし、その一部分に拡大部 15を設ける。拡大部 15は、分割されるスルーホ ール 33の下端に対応する形状となっており、隣接する圧電デバイスチップの拡大部 15とつながり一体となっている。
[0045] 図 2 (b)に示すように、集合基板 21には、ガラス基板 20側の構成を、複数個を一体 に形成する。分割されるスルーホール 33及び第 2の外部電極 23は、隣接するガラス 基板 20間の境界線上に配置される。ガラス基板 20の中心部に配置された 4つの第 1 の外部電極 22は、ガラス基板 20の上面を格子状に 4等分する矩形領域 21a〜21d のそれぞれの中心又はその近傍に配置される。外部電極 22は、それぞれ、矩形領 域 21a〜21dの重心を含むように配置され、外部電極 22の重心が矩形領域 21a〜2 Idの重心力 多少ずれた状態で配置されてもよい。
[0046] 第 1の外部電極 22は、略均等に配置されるので、実装時の圧力が均等になり、圧 電デバイスを基板に対して平行に実装することができる。これにより、圧電デバイス 1 0と基板との間の電気的接続の信頼性を向上することができる。また、第 1の外部電 極 22間の距離は略均等であり、圧電デバイス 10内の各部力も基板への熱伝達経路 をできるだけ短くすることができる。圧電デバイス 10内で発生した熱は第 1の外部電 極 22を介して基板に放熱されやすい。したがって、圧電デバイス 10の放熱性を高め ることがでさる。
[0047] 第 2の外部電極 23は、矩形領域 21b, 21cの頂点を含むように配置される。第 1の 外部電極 22に対して第 2の外部電極 23をできるだけ偏らない位置に配置して、実装 時の圧力や放熱が均一になるようにすることができる。
[0048] ウェハ 11と集合基板 21とを重ね合わせ、加熱することにより接合し、複数の圧電デ バイス 10を一体に形成した後、境界線をダイシングなどにより切断して、個々の圧電 デバイス 10に分離する。
[0049] 境界線、すなわち切断線上に配置されたスルーホール 33及び第 2の外部電極 23 は 2分割され、スルーホール 33及び第 2の外部電極 23の 1つの切断面が外部に露 出する。
[0050] なお、図 2 (c)に示すように、 4つのガラス基板 12が隣り合う角部に外部電極 24を設 け、この外部電極 24を 4分割してもよい。この場合、外部電極 24の 2つの切断面が外 部に露出する。
[0051] 次に、圧電デバイス 10の具体例を説明する。シリコン基板 12とガラス基板 20のサイ ズは、いずれも、 1. 8mm X l . 5mmである。外縁に沿って形成される金属膜 14 (拡 大咅 を除く）の幅 ίま、 50 /z mである。スノレーホ一ノレ 32, 33の直径 ίま、 200 /z mで ある。
[0052] 図 3は、上記のように構成した圧電デバイス 10のフィルタ特性の一例（送信側フィル タの S )を示す。実線は、第 2の外部電極 23をアースに接続しなカゝつたときの特性を
21
示す。点線は、第 2の外部電極 23をアースに接続したときの特性を示す。外縁に沿 つて全周に渡って配置された金属膜 14, 30を第 2の外部電極 23を介してアースする ことによって、圧電デバイス 10の減衰特性が向上していることが分かる。
[0053] 以上のように構成した圧電デバイス 10は、外縁に配置され、分割された第 2の外部 電極 23をグランド端子として用い、接地すると、外縁に沿って全周に渡って配置され た金属膜 14, 30は、アースされ、他の部分力 電気的に独立した浮遊電極とならな いため、フィルタの減衰特性が向上する。
[0054] また、外縁に沿って全周に渡って配置された金属膜 14, 30は、アースされるとシー ルドとして機能し、不要な電波の放出や取り込みを防ぐ。これにより、圧電デバイス 10 の誤動作や機器誤動作を防ぐことができる。
[0055] また、第 2の外部電極 23は、隣接する圧電デバイスチップと共通して形成されるの で、グランド接続用の外部電極の面積を小さくして、チップ面積を低減することができ る。
[0056] さらに、第 2の外部電極 23は、ガラス基板 20の上面と側面の 2つの面に導電性部 分が露出するので、実装面積が増え、実装強度が向上する。実装時の抵抗増加が 抑制され、圧電デバイスの損失低減にもつながる。
[0057] 一方、圧電デバイス 10の内側に完全な状態で配置された第 1の外部電極 22は、 偏りなく均等に配置される。そのため、第 1の外部電極 22ごとの実装圧力が均等にな り、圧電デバイス 10を基板に対して平行に実装することができる。これにより、圧電デ バイス 10と基板との電気的な接続の信頼性を向上することができる。
[0058] 外部電極に端子の機能をどのように割り当てるかは、圧電デバイス 10内の圧電デ バイス素子のノターンレイアウトにより制約を受ける。偏りなく配置された第 1の外部 電極 22には、シールドするためのグランド端子を割り当てなくてよいので、その分、端 子の割り当ての自由度が大きくなる。したがって、圧電デバイス 10の特性上有利なよ うに圧電デバイス素子のパターンレイアウトを決めることが可能となる。
[0059] なお、本発明は、上記実施例に限定されるものではなぐ種々の変更を加えて実施 することが可能である。
[0060] 例えば図 4に示したように、外縁に配置し分割するスルーホール 33及び第 2の外部 電極を 2組以上設けるようにしてもよい。この場合、略点対称 (上下左右に略対称）に 配置すれば、圧電デバイス 10aをより均等に実装することができる。
[0061] 例えば第 1の外部電極は、円形、楕円、矩形の、それらの組合せのいずれであって もよい。第 1の外部電極の大きさは、全て同一でもよいし、適宜大きさを変えてもよい 。第 1の外部電極の数は、圧電デバイスに含まれる共振器の数や、圧電デバイスの 機能に応じて適宜設定してもよい。
[0062] 接地された第 2の外部電極も、円形、楕円、矩形の、それらの組合せのいずれであ つてもよい。第 2の外部電極の大きさは、全て同一でもよいし、適宜大きさを変えても よい。また、複数の第 2の外部電極を設けてもよい。
[0063] 接地された第 2の外部電極は、蓋の一辺に複数配置してもよい。蓋の辺や角に配 置する場合、第 2の外部電極の形状は、円形を分割した形状に限らず、矩形を分割 した形状などであってもよい。この場合、第 1の外部電極が配置されていない位置に 接地された第 2の外部電極を配置できるので、圧電デバイスを均等に実装することが できる。
[0064] また、例えば図 5に示したように、接地された第 2の外部電極 53は、第 1の外部電極 52のように、蓋の第 2の主面 50にのみ露出してもよい。接地された第 2の外部電極 5 3は、図示したように封止枠 51に沿って 1つ、あるいは複数設けても、蓋の第 2の主面 の中央に設けてもよい。第 1の外部電極及び第 2の外部電極の形状は、円形に限ら ず、楕円形や矩形など、適宜な形状にすることができる。第 2の外部電極は、第 1の 外部電極と形状や大きさが異なってもよい。この場合、外部電極を上下左右に略対 称な位置に配置できるので、圧電デバイスを均等に実装することができる。
[0065] 実施例ではラダーフィルタを形成したが、例えば共振子を格子型に接続してラティ ス型フィルタを形成することができる。この場合、平衡一平衡フィルタとすることができ る。
[0066] また、共振子を多重モード共振子に形成して、多重モードフィルタを形成することが できる。この場合、高選択度のフィルタとすることができる。
[0067] 例えば蓋の材料として、ガラス基板の代わりにシリコン基板を用いてもょ 、。この場 合、素子を形成したシリコン基板と蓋との間で、線膨張係数を同じにできるので、ハン ダ封止後の熱収縮による残留応力を小さくでき、素子の特性に与える影響を小さくす ることができる。また、蓋になる半導電性のシリコン基板が導電性接合材を介して接 地されたので、不要電波を遮蔽できる。
[0068] 本発明は、圧電薄膜フィルタ (BAW)に限らず、弾性表面波フィルタ（SAW)などに も適用可能である。圧電薄膜フィルタの場合、前記圧電デバイスチップは、支持基板 と、前記支持基板に支持されかつ前記支持基板と音響的に分離されていて、対向す る一対の励振電極の間に圧電薄膜が配置された薄膜部とを備える。弾性表面波フィ ルタの場合、前記圧電デバイスは、圧電基板と、前記圧電基板上に形成された一対 の櫛歯形状の励振電極力 なる IDTとを備える。

Claims

請求の範囲
[1] 蓋と圧電デバイスチップとを重ね合わせて封止した圧電デバイスにお 、て、
前記蓋の前記圧電デバイスチップに対向する第 1の主面とは反対側の第 2の主面 にのみ露出する、第 1の外部電極と、
前記蓋の前記第 2の主面に露出する、接地された第 2の外部電極と、
前記蓋と前記圧電デバイスチップとの間に外縁に沿って全周に渡って配置され、 前記蓋と前記圧電デバイスチップとを接合して封止し、かつ、前記接地された第 2の 外部電極に接合された、導電性接合材とを備えたことを特徴する、圧電デバイス。
[2] 前記接地された第 2の外部電極は、前記蓋の前記第 1の主面と前記第 2の主面との 間の周面に露出されたことを特徴とする、請求項 1に記載の圧電デバイス。
[3] 前記第 1の外部電極は、前記蓋の前記第 2の主面を格子状に等分する 4つ以上の 矩形領域のそれぞれに、該矩形領域の重心を含むように配置されたことを特徴とす る、請求項 1に記載の圧電デバイス。
[4] 前記第 2の外部電極は、前記矩形領域の頂点を含むように配置されたことを特徴と する、請求項 3に記載の圧電デバイス。
[5] 前記蓋の前記第 1の主面と前記第 2の主面との間を貫通する貫通穴の内周面に導 電材が配置されたスルーホールを備え、
該スルーホールの一端において前記導電材と前記第 1の外部電極とが接合され、 他端において前記導電材と前記圧電デバイスチップに形成された素子の電極端子 とが前記導電性接合材により接合されたことを特徴とする、請求項 1乃至 4のいずれ か一つに記載の圧電デバイス。
[6] 前記スルーホールは、前記貫通穴に充填材が充填されたことを特徴とする、請求 項 5に記載の圧電デバイス。
[7] 前記スルーホールの前記他端は、前記圧電デバイスチップの最も温度上昇が大き い部分又はその近傍部分に形成された前記電極端子に接続されたことを特徴とする
、請求項 5又は 6に記載の圧電デバイス。
[8] 前記圧電デバイスチップは、支持基板と、前記支持基板に支持されかつ前記支持 基板と音響的に分離されていて、対向する一対の励振電極の間に圧電薄膜が配置 された薄膜部とを備える圧電薄膜デバイスであることを特徴とする、請求項 1な ヽし 7 の！、ずれか一つに記載の圧電デバイス。
前記圧電デバイスチップは、圧電基板と、前記圧電基板上に形成された一対の櫛 歯形状の励振電極カゝらなる IDTとを備える弾性表面波デバイスであることを特徴とす る、請求項 1な 、し 7の!、ずれか一つに記載の圧電デバイス。
PCT/JP2005/008426 2004-06-25 2005-05-09 圧電デバイス Ceased WO2006001125A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006528390A JPWO2006001125A1 (ja) 2004-06-25 2005-05-09 圧電デバイス
GB0623407A GB2431512B (en) 2004-06-25 2005-05-09 Piezoelectric device
US11/641,890 US7436272B2 (en) 2004-06-25 2006-12-20 Piezoelectric device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-188843 2004-06-25
JP2004188843 2004-06-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/641,890 Continuation US7436272B2 (en) 2004-06-25 2006-12-20 Piezoelectric device

Publications (1)

Publication Number Publication Date
WO2006001125A1 true WO2006001125A1 (ja) 2006-01-05

Family

ID=35781663

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/008426 Ceased WO2006001125A1 (ja) 2004-06-25 2005-05-09 圧電デバイス

Country Status (4)

Country Link
US (1) US7436272B2 (ja)
JP (1) JPWO2006001125A1 (ja)
GB (1) GB2431512B (ja)
WO (1) WO2006001125A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007235481A (ja) * 2006-02-28 2007-09-13 Kyocera Kinseki Corp 圧電振動子の容器
JP2008005241A (ja) * 2006-06-22 2008-01-10 Murata Mfg Co Ltd フィルタ装置
JP2011151762A (ja) * 2009-12-26 2011-08-04 Nippon Dempa Kogyo Co Ltd 水晶振動子
JP4798222B2 (ja) * 2006-04-07 2011-10-19 株式会社村田製作所 電子部品の接合構造およびその製造方法
JP2012069954A (ja) * 2011-10-05 2012-04-05 Mitsubishi Electric Corp 基板間接続構造およびパッケージ
JP2012165299A (ja) * 2011-02-09 2012-08-30 Nippon Dempa Kogyo Co Ltd 表面実装用の圧電デバイス
JP2016152612A (ja) * 2015-02-19 2016-08-22 太陽誘電株式会社 弾性波デバイス
WO2016158056A1 (ja) * 2015-03-31 2016-10-06 株式会社村田製作所 共振装置
US10243536B2 (en) 2013-12-27 2019-03-26 Murata Manufacturing Co., Ltd. Elastic wave device and manufacturing method thereof
JP2020065256A (ja) * 2018-10-18 2020-04-23 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. バルク弾性波コンポーネントとそのプラズマダイシングの方法
WO2021172259A1 (ja) * 2020-02-26 2021-09-02 株式会社村田製作所 圧電デバイス
WO2024047745A1 (ja) * 2022-08-30 2024-03-07 京セラ株式会社 振動デバイス

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1795610B (zh) * 2003-05-26 2011-11-16 株式会社村田制作所 压电电子元件，其制造工序，和通信装置
US7557491B2 (en) * 2006-02-09 2009-07-07 Citizen Holdings Co., Ltd. Electronic component package
US8476809B2 (en) * 2008-04-29 2013-07-02 Sand 9, Inc. Microelectromechanical systems (MEMS) resonators and related apparatus and methods
US8410868B2 (en) 2009-06-04 2013-04-02 Sand 9, Inc. Methods and apparatus for temperature control of devices and mechanical resonating structures
WO2010114602A1 (en) 2009-03-31 2010-10-07 Sand9, Inc. Integration of piezoelectric materials with substrates
US9048811B2 (en) 2009-03-31 2015-06-02 Sand 9, Inc. Integration of piezoelectric materials with substrates
JP5333403B2 (ja) * 2010-10-12 2013-11-06 株式会社村田製作所 弾性表面波フィルタ装置
US9114977B2 (en) 2012-11-28 2015-08-25 Invensense, Inc. MEMS device and process for RF and low resistance applications
US9618405B2 (en) 2014-08-06 2017-04-11 Invensense, Inc. Piezoelectric acoustic resonator based sensor
US10726231B2 (en) 2012-11-28 2020-07-28 Invensense, Inc. Integrated piezoelectric microelectromechanical ultrasound transducer (PMUT) on integrated circuit (IC) for fingerprint sensing
US10497747B2 (en) 2012-11-28 2019-12-03 Invensense, Inc. Integrated piezoelectric microelectromechanical ultrasound transducer (PMUT) on integrated circuit (IC) for fingerprint sensing
US9511994B2 (en) 2012-11-28 2016-12-06 Invensense, Inc. Aluminum nitride (AlN) devices with infrared absorption structural layer
JP6261867B2 (ja) * 2013-01-25 2018-01-17 太陽誘電株式会社 弾性波デバイスの製造方法
TWI621242B (zh) * 2013-09-19 2018-04-11 伊凡聖斯股份有限公司 具有紅外線吸收結構層的氮化鋁（ａｉｎ）裝置
US9876483B2 (en) * 2014-03-28 2018-01-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator device including trench for providing stress relief
US9912314B2 (en) * 2014-07-25 2018-03-06 Akoustics, Inc. Single crystal acoustic resonator and bulk acoustic wave filter
CN109075768B (zh) * 2016-04-14 2022-06-24 株式会社村田制作所 弹性波装置及其制造方法
JP6848953B2 (ja) * 2018-11-26 2021-03-24 株式会社大真空 圧電振動デバイス
JP7486030B2 (ja) * 2020-01-21 2024-05-17 セイコーエプソン株式会社 超音波デバイス及び超音波デバイスの製造方法
CN113691229B (zh) * 2021-08-25 2023-11-28 北京超材信息科技有限公司 声学装置封装结构
CN113852360B (zh) * 2021-11-30 2022-02-15 深圳新声半导体有限公司 一种声表面滤波器封装方法及封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04293310A (ja) * 1991-03-22 1992-10-16 Murata Mfg Co Ltd 弾性表面波装置
JPH10209795A (ja) * 1997-01-17 1998-08-07 Matsushita Electric Ind Co Ltd 振動子及びその製造方法
JP2000196400A (ja) * 1998-12-28 2000-07-14 Kyocera Corp 弾性表面波装置の実装構造
JP2000312127A (ja) * 1999-04-28 2000-11-07 Kyocera Corp 弾性表面波装置
JP2004129223A (ja) * 2002-07-31 2004-04-22 Murata Mfg Co Ltd 圧電部品およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283334A (ja) 1994-04-11 1995-10-27 Murata Mfg Co Ltd 気密封止電子部品
JP3265889B2 (ja) 1995-02-03 2002-03-18 松下電器産業株式会社 表面弾性波装置及びその製造方法
JP3546506B2 (ja) 1995-02-03 2004-07-28 松下電器産業株式会社 電子部品およびその製造方法
JP3147793B2 (ja) * 1996-11-22 2001-03-19 株式会社村田製作所 ラダー型フィルタ
JP3498897B2 (ja) 1998-07-23 2004-02-23 エヌイーシー ショット コンポーネンツ株式会社 電子素子封止用パッケージ及び電子素子封止構体
JP2000353934A (ja) 1999-06-10 2000-12-19 Murata Mfg Co Ltd 弾性表面波装置
JP2001094390A (ja) 1999-09-20 2001-04-06 Toshiba Corp 弾性表面波デバイスおよびその製造方法
GB0016861D0 (en) 2000-07-11 2000-08-30 Univ Cranfield Improvements in or relating to filters
US6550664B2 (en) 2000-12-09 2003-04-22 Agilent Technologies, Inc. Mounting film bulk acoustic resonators in microwave packages using flip chip bonding technology
JP2002208830A (ja) 2001-01-10 2002-07-26 Mitsubishi Electric Corp 弾性表面波デバイスの製造方法
JP2002261581A (ja) 2001-03-02 2002-09-13 Tdk Corp 高周波モジュール部品
JP3772740B2 (ja) 2001-12-21 2006-05-10 株式会社村田製作所 電子部品の製造方法
JP2004017171A (ja) 2002-06-12 2004-01-22 Murata Mfg Co Ltd 電子部品およびその製造方法
US20050095835A1 (en) * 2003-09-26 2005-05-05 Tessera, Inc. Structure and method of making capped chips having vertical interconnects

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04293310A (ja) * 1991-03-22 1992-10-16 Murata Mfg Co Ltd 弾性表面波装置
JPH10209795A (ja) * 1997-01-17 1998-08-07 Matsushita Electric Ind Co Ltd 振動子及びその製造方法
JP2000196400A (ja) * 1998-12-28 2000-07-14 Kyocera Corp 弾性表面波装置の実装構造
JP2000312127A (ja) * 1999-04-28 2000-11-07 Kyocera Corp 弾性表面波装置
JP2004129223A (ja) * 2002-07-31 2004-04-22 Murata Mfg Co Ltd 圧電部品およびその製造方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007235481A (ja) * 2006-02-28 2007-09-13 Kyocera Kinseki Corp 圧電振動子の容器
JP4798222B2 (ja) * 2006-04-07 2011-10-19 株式会社村田製作所 電子部品の接合構造およびその製造方法
JP2008005241A (ja) * 2006-06-22 2008-01-10 Murata Mfg Co Ltd フィルタ装置
JP2011151762A (ja) * 2009-12-26 2011-08-04 Nippon Dempa Kogyo Co Ltd 水晶振動子
US8390180B2 (en) 2009-12-26 2013-03-05 Nihon Dempa Kogyo Co., Ltd. Surface mounted crystal resonator
JP2012165299A (ja) * 2011-02-09 2012-08-30 Nippon Dempa Kogyo Co Ltd 表面実装用の圧電デバイス
JP2012069954A (ja) * 2011-10-05 2012-04-05 Mitsubishi Electric Corp 基板間接続構造およびパッケージ
US10243536B2 (en) 2013-12-27 2019-03-26 Murata Manufacturing Co., Ltd. Elastic wave device and manufacturing method thereof
JP2016152612A (ja) * 2015-02-19 2016-08-22 太陽誘電株式会社 弾性波デバイス
JPWO2016159018A1 (ja) * 2015-03-31 2018-02-01 株式会社村田製作所 共振装置
WO2016158056A1 (ja) * 2015-03-31 2016-10-06 株式会社村田製作所 共振装置
US10972071B2 (en) 2015-03-31 2021-04-06 Murata Manufacturing Co., Ltd. Resonator device
WO2016159018A1 (ja) * 2015-03-31 2016-10-06 株式会社村田製作所 共振装置
JP7284683B2 (ja) 2018-10-18 2023-05-31 スカイワークス ソリューションズ，インコーポレイテッド バルク弾性波コンポーネントと無線通信デバイス
JP2020065256A (ja) * 2018-10-18 2020-04-23 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. バルク弾性波コンポーネントとそのプラズマダイシングの方法
US12143091B2 (en) 2018-10-18 2024-11-12 Skyworks Solutions, Inc. Methods of plasma dicing bulk acoustic wave components
US11811385B2 (en) 2018-10-18 2023-11-07 Skyworks Solutions, Inc. Bulk acoustic wave component with conductor extending laterally from via
US20220384708A1 (en) * 2020-02-26 2022-12-01 Murata Manufacturing Co., Ltd. Piezoelectric device
KR20220126741A (ko) * 2020-02-26 2022-09-16 가부시키가이샤 무라타 세이사쿠쇼 압전 디바이스
WO2021172259A1 (ja) * 2020-02-26 2021-09-02 株式会社村田製作所 圧電デバイス
KR102744914B1 (ko) 2020-02-26 2024-12-19 가부시키가이샤 무라타 세이사쿠쇼 압전 디바이스
US12439823B2 (en) * 2020-02-26 2025-10-07 Murata Manufacturing Co., Ltd. Piezoelectric device
WO2024047745A1 (ja) * 2022-08-30 2024-03-07 京セラ株式会社 振動デバイス

Also Published As

Publication number Publication date
US7436272B2 (en) 2008-10-14
US20070096605A1 (en) 2007-05-03
JPWO2006001125A1 (ja) 2008-04-17
GB2431512B (en) 2008-05-21
GB0623407D0 (en) 2007-01-03
GB2431512A (en) 2007-04-25

Similar Documents

Publication Publication Date Title
WO2006001125A1 (ja) 圧電デバイス
JP2017212628A (ja) 弾性波デバイス
JP6315650B2 (ja) 電子デバイス
JP7188454B2 (ja) 圧電振動デバイス
JP7528946B2 (ja) 圧電振動板、圧電振動デバイス、及び、圧電振動デバイスの製造方法
JP6963445B2 (ja) 電子部品
CN105814796A (zh) 弹性波滤波器设备
JP5848079B2 (ja) 弾性波デバイス及びその製造方法
JP7683725B2 (ja) サーミスタ搭載型圧電振動デバイス
CN109494212A (zh) 电子部件
JP7347955B2 (ja) 弾性波デバイスおよびその製造方法、フィルタおよびマルチプレクサ
US11533038B2 (en) Elastic wave device
JP7533471B2 (ja) 圧電振動デバイス及びその製造方法
US11973486B2 (en) Electronic component and method for manufacturing the same
JP7170845B2 (ja) 電子部品及びその製造方法
JP6825188B2 (ja) 水晶素子パッケージ及びその製造方法
KR100843419B1 (ko) 반도체 칩 패키지 및 제조방법
JP4673670B2 (ja) 圧電デバイスの製造方法
KR20060115531A (ko) 기밀특성이 우수한 표면탄성파 소자 패키지 및 그 제조방법
TWI817286B (zh) 壓電振動裝置
JP6762049B2 (ja) 水晶振動子
JP6762050B2 (ja) 水晶振動子の製造方法
JP5468327B2 (ja) 圧電デバイス
JP2025086424A (ja) 弾性波デバイス
JP2004304722A (ja) 弾性表面波装置及びその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006528390

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 0623407

Country of ref document: GB

Kind code of ref document: A

Free format text: PCT FILING DATE = 20050509

WWE Wipo information: entry into national phase

Ref document number: 0623407.4

Country of ref document: GB

WWE Wipo information: entry into national phase

Ref document number: 11641890

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

WWP Wipo information: published in national office

Ref document number: 11641890

Country of ref document: US

122 Ep: pct application non-entry in european phase