[go: up one dir, main page]

WO2006091990A1 - Mehrlagige leiterplatte mit leitenden testflächen sowie verfahren zum bestimmen eines versatzes einer innenlage - Google Patents

Mehrlagige leiterplatte mit leitenden testflächen sowie verfahren zum bestimmen eines versatzes einer innenlage Download PDF

Info

Publication number
WO2006091990A1
WO2006091990A1 PCT/AT2006/000078 AT2006000078W WO2006091990A1 WO 2006091990 A1 WO2006091990 A1 WO 2006091990A1 AT 2006000078 W AT2006000078 W AT 2006000078W WO 2006091990 A1 WO2006091990 A1 WO 2006091990A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductive
inner layer
segments
offset
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/AT2006/000078
Other languages
English (en)
French (fr)
Inventor
Arno Klamminger
Heinz Habenbacher
Wilhelm Lobner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&S Austria Technologie und Systemtechnik AG
Original Assignee
AT&S Austria Technologie und Systemtechnik AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&S Austria Technologie und Systemtechnik AG filed Critical AT&S Austria Technologie und Systemtechnik AG
Priority to US11/883,949 priority Critical patent/US20080190651A1/en
Priority to CA002600257A priority patent/CA2600257A1/en
Priority to JP2007557273A priority patent/JP4979597B2/ja
Priority to KR1020077022218A priority patent/KR101234145B1/ko
Priority to CN2006800067344A priority patent/CN101133689B/zh
Priority to DE112006000497.2T priority patent/DE112006000497B4/de
Publication of WO2006091990A1 publication Critical patent/WO2006091990A1/de
Anticipated expiration legal-status Critical
Priority to US13/291,674 priority patent/US20120125666A1/en
Priority to US14/047,219 priority patent/US20140034368A1/en
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0268Marks, test patterns or identification means for electrical inspection or testing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/166Alignment or registration; Control of registration
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Definitions

  • the invention relates to a multilayer printed circuit board with conductive test surfaces on at least one inner layer for determining a possible inner layer offset of an inner layer structuring, wherein the conductive test surfaces consist of linear arranged annular structures which define inner non-conductive surfaces having different sizes , and with plated through holes in the area of the test surfaces, these holes being present in the region of the inner, nonconducting surfaces in the event that there is no or negligible offset, but at least one borehole is present in the region of one of the conductive ring structures, and at a negligible offset thus having a conductive connection with the ring structure.
  • the invention relates to a method for determining a possible offset of an inner layer or inner layer structuring in a multilayer printed circuit board by means of conductive test surfaces and plated through holes, wherein at least one inner layer of the printed circuit board is provided with test surfaces in the form of rows arranged ring structures, each define a nonconducting inner surface, wherein the inner surfaces of the ring structures of a series have different sizes, and wherein plated through holes provided in the region of the test surfaces are in the region of the inner surfaces in the case of no or negligible offset
  • offset at least individually present in the region of a conductive ring structure and make with this a conductive connection, whereby upon application of a voltage between the holes and the ring structures depending on the offset a short circuit at certain Pairs of boreholes and ring structures is detected, from which it is concluded that the offset of the inner layer or inner layer structuring.
  • annular test surfaces are applied to various inner layers of the multilayer printed circuit boards, which have a different radial width, so that the circular surfaces present in the interior of the circular rings, which are non-conductive, have different sizes or diameters.
  • the annular test surfaces are arranged on an inner layer separated from each other, whereas they are connected to each other on an inner layer by conductive strips of material. In the area of these ring structures, boreholes are then applied which are copper-plated, that is, through-plated.
  • Test needles are inserted into these drill holes in parallel to each other during testing, determination of registration errors or misalignment with the aid of a needle tester, and another needle is used to make contact with the interconnected rings.
  • another needle is used to make contact with the interconnected rings.
  • none, one or more needles come into contact with the annular test surfaces, so that a short circuit results, and depending on how many needles such a short circuit is detected, the size, ie the amount of offset, in a predetermined by the row direction of the annular test surfaces direction determined.
  • test surface structures for this purpose are intended to be comparatively simple and also space-saving, in particular.
  • the invention provides a multilayer printed circuit board and a method for determining a possible Offset of an inner layer or inner layer structuring in a multilayer printed circuit board according to the independent claims.
  • Advantageous embodiments and further developments are the subject of the dependent claims.
  • the test area ring structures are segmented so that each result in a plurality of circumferentially separated from each other by non-conductive separation areas segments.
  • the ring structures need not necessarily be exactly circular, but depending on the application, more or less oval or relatively angular, in the manner of a ünrunds, may be present. In general, however, a similar offset determination in all angular directions which are possible and desired, be sought, and for this it is advantageous if each equal-sized segments are present, and if the segments are each circular segments, i. Segments of circular rings as single test areas.
  • each ring structure the segments which separate the segments from each other are of the same width, so that the distances of the segments from each other are the same.
  • the separation regions between the segments of all the ring structures of a row all have the same width.
  • through-drilled holes extend from a printed circuit board layer on which they are provided with contact surfaces to an inner layer provided with test surface ring structures.
  • plated through holes extend from an inner layer provided with test surface ring structures to another circuit board layer which has a common printed circuit board layer. ⁇ O ⁇ same, contiguous conductive surface as a contact surface for the boreholes.
  • FIG. 1 shows a schematic cross section through part of a multilayer printed circuit board, in the region of test surface ring structures, wherein two inner layers are illustrated one above the other;
  • FIG. 2 is a schematic plan view of a series of segmented test surface ring structures;
  • FIG. 3 is a schematic plan view of the alignment of such segmented ring structures to plated through holes and connecting surfaces of the test surface segments on outer layers;
  • FIG. 4 is an enlarged view of a test surface ring structure with four circle segments and a schematically marked hole, illustrating the various geometric variables that are important for the determination of the offset;
  • Fig. 5 is a schematic cross-sectional view similar to Fig. 1 shows a part of a multilayer printed circuit board, in which case the lower inner layer is provided with a contiguous, common ground surface and the upper inner layer with test surface ring structures with ring segments.
  • a section of a multilayer printed circuit board 1 is schematically illustrated in a cross section.
  • a pattern 3 of conductive test surfaces is attached to a lower inner layer 2, as shown in FIG. 1, customary photoetching techniques, such as are customary in the course of structuring the conductive layers of printed circuit boards or printed circuit board layers, being used.
  • An example of such a pattern 3 will be explained in more detail below with reference to FIG. 2.
  • bores 5 extend, for example, through a synthetic resin layer which is not further specified in the drawing, toward the lower inner layer 2.
  • boreholes 5 are coated on their inner wall with conductive material, in particular copper, and on the upper side, on the lower side of the upper inner layer 4, contact surfaces 6 for contacting, for example, likewise by means of a conventional photoetching process Drilled holes 5 attached. These contact surfaces 6 or ground surfaces are also referred to as "lands.”
  • the copper plating of the boreholes 5 is referred to in FIG 1, 5A, and the boreholes 5 thus obtained are commonly referred to as "plated-through holes”.
  • the boreholes 5 are set from the upper inner layer 4 to the lower inner layer 2, and after the drilling process and after the coppering of the boreholes 5, the pattern of the contact surfaces 6 in the course of the mentioned photo process is displayed on the upper inner layer 4 appropriate, ie structured.
  • the boreholes 5 encounter conductive test surfaces 7 of the pattern 3 on the lower inner layer 2, which is due to an offset or registration error between the two inner layers 2, 4.
  • the holes would impinge on non-conductive surfaces of the pattern 3, as will be explained in detail below with reference to FIGS. 2 and 4.
  • the test surface pattern 3 consists of a number of test surface ring structures 7.1, 7.2,... 7.i, circular structures preferably being provided as shown in FIG.
  • the ring structures 7.1 define, i. each enclosing an inner circular non-conductive surface 8.1, 8.2, ... 8. i 8.n. ....
  • the direction of the offset or delay ie the registration error.
  • the specially structured test areas or ground areas 7.i of the pattern 3 are also referred to as "fiducials", and in principle, such a non-destructive measuring method for determining registration errors between inner layers or inner layer structures with the aid of such fiducials is known Technique, however, a very special structuring of these fiducials or test surfaces 7.i is provided in order to be able to determine an offset between inner layers both in terms of magnitude and direction According to the present technique, the determination of the total offset between inner layers and beyond enables the separate determination of individual influences on the total offset, see also the following description of FIG.
  • FIG. 3 Before now with reference to FIG. 4, the principle of the offset determination is discussed in more detail with reference to the provided geometries, will be explained with reference to FIG. 3 in a schematic plan view, the layout of a test surface row 3, wherein in Fig. 3 for simplicity, conductive Areas are shown schematically with solid lines, although they are provided at different layers of the multilayer printed circuit board 1.
  • test surface ring structures 7.i attached to an inner layer, eg, the inner layer 2 according to FIG. 1, are circular ring segments a, b, c, and d, not shown in detail in FIG. 3, as shown in FIG. 3, and within it a through-hole 5 can be seen in the individual ring structures, which is associated with an annular contact surface 6 at another inner layer (inner layer 4 in Fig. 1).
  • the individual ring segments a, b, c and d of the ring structure 7.i are assigned to produce an electrical connection on an outer layer contact surfaces 10. a, 10. b, 10. c and 10. d, similarly, through-holes 5 'are provided for electrical connection to the respective annulus segments a, b, c and d.
  • each ring structure of the row or of the row-shaped pattern 3 wherein the inner diameters of the ring structures, ie the radii Ri of the non-conducting inner surfaces 8.i (see Fig. 2) or in general the size of the inner non-conductive surfaces 8. i, gradually increases in the row direction.
  • the ring structures 7.i can in principle also deviate from an exact circular shape, such as oval shapes or even square shapes, with rounded corners, etc., but with an exact circular ring shape in view of the equality of in all detectable measuring directions given conditions for the determination of the offset is preferred.
  • the amount, ie the size of the offset can then be determined by the evaluation in which ring structure 7.i (still) a short circuit has occurred as described. Since the ring segments a, b, c, d are electrically separated from one another, the direction of the offset can also be determined by determining the respective ring segment with which there is a short circuit. This will now be explained in more detail with reference to FIG. 4 now.
  • FIG. 4 schematically shows, in a top view, a test surface ring structure 7.i which is structured in the shape of an annular ring and has four circular ring segments a, b, c and d. As mentioned, these circular ring segments a, b, c, d are the same in each case wide, non-conductive separation regions 9 separated from each other, wherein the width of these separation regions 9 in Fig. 4 is denoted by Ai.
  • the nonconducting inner circular surface 8.i has a radius Ri, and the individual ring segments a, b, c and d have an equal radial width D in the example shown.
  • Fig. 4 are further with two circular rings two from another inner layer forth to that inner layer containing the ring structure 7.i, set plated through holes 5, 5a illustrated, the borehole 5 in the example shown simultaneously on the two ring segments b and c impinges and thus produces a short circuit to these two ring segments b, c; on the other hand, the borehole 5a hits the ring segment c and just touches the ring segment b.
  • the diameter of each borehole 5 or 5a is designated by R.
  • the distance between the center of the circular nonconductive inner surface 8.i and the center of the ring segments, e.g. c or d, is indicated in Fig. 4 with L or more precisely with L.i.
  • the bores 5 are located substantially exactly in the center of the inner circular non-conductive surfaces 8.i.
  • the drill holes 5 do not hit the middle of these surfaces 8 .i or generally the ring structures 7. I, but are connected to the conductive test surfaces, ie to the ring segments a, b, c and d of the ring structures 7.i out shifted.
  • the offset V is greater than (Ri-R)
  • the borehole 5 meets at least one ring segment a, b, c, d.
  • a hole 5 hits the amount of the offset Ring segments of the first fiducial 7.1 V> Rl - R Rl> R of the second fiducial 7.2 V> R.2 - R R.2> Rl of the third fiducial 7.3 V> R.3 - R R.3> R.2 of the 4th fiducial 7.4 V> R.4 - R R.4> R.3 of the i. Fiducials 7.i V> R.i - R R.i> R.i-1
  • the amount of the offset V thus results from the short circuit occurring at the fiducial (in the ring structure) with the largest radius.
  • the angular orientation of the offset V can be further determined, wherein in the illustrated embodiment with four circular ring segments a, b, c and d per ring structure or Fiducial 7.i lets you determine the angular orientation of the offset V approximately according to Table 2 below:
  • R.l 225 ⁇ m (9mil)
  • R.2 250 ⁇ m (10mil)
  • R.3 275 ⁇ m (llmil)
  • R.4 300 ⁇ m (12mil) This gives ⁇ at about 10 °.
  • the angle ⁇ corresponding to the above designation corresponds to a maximum respective angle and defines the resolution with which the directional deviation of the inner layer misalignment is determined.
  • the number of circular ring segments for each ring structure 7.i can be arbitrarily selected depending on the manufactured circuit boards, the process parameters and the borehole diameters used. The larger the number of ring segments, the finer the angular resolution as stated above, and the calculation according to Table 2 above is then to be changed accordingly. On the other hand, determines the size of the radii Ri and the number of ring structures 7.i the measuring range for the range of the inner layer offset V.
  • the number of ring structures per row can be chosen arbitrarily large in principle, but it is due to the space required for this as well as in the Practice actually relevant measuring range to be limited to a few relatively few ring structures.
  • the distance A (or A.i) between the circular ring segments a, b, c, d can be chosen to be the same for all ring structures 7.i, as appropriate, or else it is matched to the size of the respective ring structure 7.i, e.g. increasingly chosen larger with the size of the ring structure.
  • Fig. 5 is a section of a multilayer printed circuit board 1 is shown in a similar cross-sectional view as in Fig. 1, are in turn set from a top inner layer 4 according to the illustration to a lower inner layer 2 out 5 holes.
  • the ring structures 7.i of a fiducial row 3 are patterned on the upper inner layer 4.
  • the bores 5 according to FIG. 5 are preferably placed on the lower inner layer 2 on a common, continuous conductive surface (ground surface) as a contact surface 11 ends.
  • the photostructuring of the upper inner layer 4, to form the upper row or the upper pattern 3 according to FIG. 5, takes place after the drilling of the boreholes 5 and their copper plating.
  • the photo process is offset at the upper inner layer 4 with respect to the holes 5, again certain ring segments of the individual ring structures 1.x, as explained above, but now on the upper inner layer 4, with the ground surface 11 on the lower inner layer 2 shorted.
  • the offset of the structuring of the upper inner layer 4 that is to say the offset of the photo process, can be determined relative to the holes (boreholes 5) in the amount and in the direction as described above. In this way, in particular, that contribution to the total offset which is given by the offset of the photo process compared to the drilling process can be determined separately.
  • the electrical connections as already explained above with reference to FIG. 3, for the individual inner conductive surfaces, e.g. the ring segments a, b, c, d, and for the plated-through holes 5 and their contact surfaces 6 are guided on the outer layer of the circuit board 1.
  • the possibly occurring short circuits are then detected with a needle tester in a parallel method on the circuit board surface and evaluated in a computer so as to automatically determine the amount and direction of the respective inner layer offset V.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

Mehrlagige Leiterplatte (1) mit leitenden Testflächen (7) an zumindest einer Innenlage (2) zum Bestimmen eines möglichen Innenlagen-Versatzes bzw. Versatzes einer Innenlagen-Strukturierung, wobei die leitenden Testflächen aus reihenf örmig angeordneten Ringstrukturen (7.i) bestehen, die innere nichtleitende Flächen (8.i) definieren, die unterschiedliche Größen aufweisen, und mit durchkontaktierten Bohrlöchern (5) im Bereich der Testflächen, wobei diese Bohrlöcher (5) im Fall, dass kein oder ein vernachlässigbarer Versatz vorliegt, im Bereich der inneren, nichtleitenden Flächen (8.i) vorliegen, bei einem nicht vernachlässigbaren Versatz jedoch zumindest ein Bohrloch (5) im Bereich einer der leitenden Ringstrukturen (7.i) vorliegt und so mit der Ringstruktur (7.i) eine leitende Verbindung aufweist; die Testflächen-Ringstrukturen (7.i) sind in Umfangsrichtung unter Bildung von Segmenten (a, b, c, d) unterteilt, wobei die Segmente (a, b, c, d) in Umfangsrichtung durch nichtleitende Trennbereiche (9) voneinander getrennt sind.

Description

Mehrlagige Leiterplatte mit leitenden Testflächen sowie Verfahren zum Bestimmen eines Versatzes einer Innenlage
Die Erfindung betrifft eine mehrlagige Leiterplatte mit leitenden Testflächen an zumindest einer Innenlage zum Bestimmen eines möglichen Innenlagen-Versatzes bzw. Versatzes einer Innenlagen-Strukturierung, wobei die leitenden Testflächen aus rei- henförmig angeordneten Ringstrukturen bestehen, die innere nichtleitende Flächen definieren, die unterschiedliche Größen aufweisen, und mit durchkontaktierten Bohrlöchern im Bereich der Testflächen, wobei diese Bohrlöcher im Fall, dass kein oder ein vernachlässigbarer Versatz vorliegt, im Bereich der inneren, nichtleitenden Flächen vorliegen, bei einem nicht vernachlässigbaren Versatz jedoch zumindest ein Bohrloch im Bereich einer der leitenden Ringstrukturen vorliegt und so mit der Ringstruktur eine leitende Verbindung aufweist.
Weiters bezieht sich die Erfindung auf ein Verfahren zum Bestimmen eines möglichen Versatzes einer Innenlage bzw. Innenlagen-Strukturierung in einer mehrlagigen Leiterplatte mit Hilfe von leitenden Testflächen und durchkontaktierten Bohrlöchern, wobei zumindest eine Innenlage der Leiterplatte mit Testflächen in Form von reihenförmig angeordneten Ringstrukturen versehen ist, die je eine nichtleitende innere Fläche definieren, wobei die inneren Flächen der Ringstrukturen einer Reihe unterschiedliche Größen aufweisen, und wobei im Bereich der Testflächen angebrachte durchkontaktierte Bohrlöcher im Fall, dass kein oder ein vernachlässigbarer Versatz vorliegt, im Bereich der inneren Flächen vorliegen, im Fall eines Versatzes jedoch zumindest einzeln im Bereich einer leitenden Ringstruktur vorliegen und mit dieser eine leitende Verbindung herstellen, wodurch bei Anlegen einer Spannung zwischen den Bohrlöchern und den Ringstrukturen je nach Versatz ein Kurzschluss bei bestimmten Paaren von Bohrlöchern und Ringstrukturen festgestellt wird, woraus auf den Versatz der Innenlage bzw. Innenlagen-Strukturierung geschlossen wird.
Es ist bekannt, dass sich bei der Herstellung von mehrlagigen Leiterplatten immer wieder Registrierungsfehler einzelner Lagen der Leiterplatten und/oder von Strukturierungen auf solchen Lagen ergeben, wobei diese Registrierungsfehler, auch Innenlagen-Versatz genannt, umso kritischer sind, je höher die Dichte der auf den Leiterplatten anzubringenden Komponenten ist, und je schmäler die Leiterbahnen der Strukturierungen auf den Lagen der Leiterplatten sind. Diese Registrierungsfehler sind auf verschiedene Einflüsse während der Herstellung der Leiterplatten zurückzuführen, wobei eine Hauptursache Materialdehnungen und Materialschrumpfungen während des Herstellungsprozesses sind. Andere Ursachen können in einem Verziehen der Innenlagen beim Pressen von Multilayer-Stapeln, aber auch in so genannten Image- Transferfehlern liegen, die bei der Durchführung der Fotoätztechniken auftreten können. Vor allem können auch Filmveränderungen während des Herstellungsprozesses zu einem Innenlagen-Versatz oder zu einem Versatz von Strukturierungen auf Innenlagen führen.
In der US 6 297 458 B ist eine Technik vorgeschlagen worden, um mit speziell strukturierten Testflächen in einer zerstörungsfreien Messmethode Leiterplatten auf einen Versatz von Innenlagen zu untersuchen. Dabei werden auf verschiedenen Innenlagen der mehrlagigen Leiterplatten ringförmige Testflächen angebracht, welche eine unterschiedliche radiale Breite aufweisen, so dass die im Inneren der Kreisringe vorliegenden Kreisflächen, die nichtleitend sind, verschiedene Größen bzw. Durchmesser haben. Die ringförmigen Testflächen sind auf einer Innenlage getrennt voneinander angeordnet, wogegen sie auf einer anderen Innenlage durch leitende Materialstreifen miteinander verbunden sind. Im Bereich dieser Ringstrukturen werden sodann Bohrlöcher angebracht, die verkupfert, also durchkontaktiert werden. In diese Bohrlöcher werden beim Test, zur Bestimmung der Registrierungsfehler oder des Versatzes, mit Hilfe eines Nadeltesters parallel zueinander Testnadeln eingeführt, und mit Hilfe einer weiteren Nadel wird ein Kontakt zu den miteinander leitend verbundenen Ringen hergestellt. Je nach Versatz kommen dabei keine, eine oder mehrere Nadeln in Kontakt mit den ringförmigen Testflächen, so dass sich ein Kurzschluss ergibt, und je nachdem, bei wie vielen Nadeln ein derartiger Kurzschluss festgestellt wird, ist die Größe, d.h. der Betrag des Versatzes, in einer durch die Reihenrichtung der ringförmigen Testflächen vorgegebenen Richtung bestimmbar. Von Nachteil ist bei dieser bekannten Technik, dass ein Versatz von Innenlagen oder Innenlagenstruk- turen mit einer Reihe von Testflächen nur in einer Richtung estimmt werden kann; sofern ein Versatz auch in einer anderen R chtung bestimmt werden soll, muss auch in dieser Richtung eine - Reihe von ringförmigen Testflächen auf jeder der beiden be rachteten Innenlagen der Leiterplatte vorgesehen werden.
Aus der Internetseite www.perfectest.com ist andererseits eine Technik zur Bestimmung von Registrierungsfehlern bei Innenlagen von Leiterplatten geoffenbart, bei der in x-Richtung und in y- Richtung paarweise längliche, in ihrer Dicke abgestuft zu- bzw. abnehmende leitende Flächen vorgesehen werden. Im Idealfall liegen die danach hergestellten durchkontaktierten Bohrlöcher im Raum zwischen diesen Leiterflächen (Masseflächen) , ohne mit einer dieser Masseflächen einen Kontakt herzustellen; bei einem Versatz einer Innenlage relativ zur anderen kommen jedoch einzelne oder alle Bohrlöcher derart relativ zu diesen Masseflächen zu liegen, dass sie mit diesen einen Kontakt herstellen. Es liegen hier in zwei Richtungen angeordnete Testflächen-Gruppen vor, um einen Versatz in diesen zwei Richtungen detektieren sowie auch, aufgrund der Abstufungen der Masseflächen, der Größe nach feststellen zu können. Der Betrag des Versatzes ergibt sich dabei auch hier daraus, dass festgestellt wird, welche Nadel der Reihe von Nadeln im Nadeltester noch einen Kurzschluss mit Masse detektiert und welche Nadel als nächste dann nicht mehr. Aber auch hier ist mit verhältnismäßig großem Aufwand eine nur eher beschränkte Kontrolle von Registrierungsfehlern möglich.
Es ist nun Aufgabe der Erfindung, eine mehrlagige Leiterplatte bzw. ein Verfahren zum Bestimmen eines Versatzes bei Innenlagen von solchen Leiterplatten vorzusehen, wobei es auf der Basis von speziellen Strukturen der Testflächen möglich sein soll, einen Versatz nicht nur dem Betrag nach, sondern auch nach beliebigen Richtungen, je nach Zielvorstellung, auf einfache Weise bestimmen zu können. Die Testflächen-Strukturen hiefür sollen dabei insbesondere vergleichsweise einfach und auch platzsparend sein.
Zur Lösung dieser Aufgabe sieht die Erfindung eine mehrlagige Leiterplatte sowie ein Verfahren zum Bestimmen eines möglichen Versatzes einer Innenlage bzw. Innenlagen-Strukturierung in einer mehrlagigen Leiterplatte gemäß den unabhängigen Ansprüchen vor. Vorteilhafte Ausführungsformen und Weiterbildungen sind Gegenstand der abhängigen Ansprüche.
Gemäß der Erfindung werden die Testflächen-Ringstrukturen segmentiert, so dass sich jeweils mehrere in Umfangsrichtung voneinander durch nichtleitende Trennbereiche getrennte Segmente ergeben. Es sei hier erwähnt, dass die Ringstrukturen nicht notwendigerweise exakt kreisförmig sein müssen, sondern je nach Anwendungsfall auch mehr oder weniger oval oder aber relativ eckig, in der Art eines ünrunds, vorliegen können. In der Regel wird jedoch eine gleichartige Versatzbestimmung in allen Winkelrichtungen, die möglich und gewünscht sind, angestrebt werden, und hiefür ist es dann von Vorteil, wenn jeweils gleich große Segmente vorliegen, und wenn die Segmente jeweils Kreis-Segmente sind, d.h. Segmente von Kreisringen als Einzel-Testflächen. Je nach Anzahl der Segmente kann dann beim Versatz der Innenlagen vergleichsweise fein oder aber nur gröber unterschieden werden, und als besonders guter -Kompromiss, bei dem auch der Versatz in ausreichendem Ausmaß der Richtung nach bestimmt werden kann, hat sich eine Ausbildung erwiesen, bei der für jede Ringstruktur vier Segmente vorgesehen werden. Für eine Vereinfachung der Auswertung der Messergebnisse ist es hier weiters günstig, wenn bei jeder Ringstruktur die die Segmente voneinander trennenden, nichtleitenden Trennbereiche gleich breit sind, so dass die Abstände der Segmente voneinander jeweils gleich groß sind. Insbesondere ist es hier vorteilhaft, wenn die Trennbereiche zwischen den Segmenten aller Ringstrukturen einer Reihe alle die gleiche Breite aufweisen.
Für die Bestimmung von Registrierungsfehlern von Innenlagen ϊst gemäß einer einfachen, besonders bevorzugten Ausführungsform vorgesehen, dass sich durchkontaktierte Bohrlöcher von einer Leiterplatten-Lage her, an der sie mit Kontaktflächen versehen sind, zu einer mit Testflächen-Ringstrukturen versehenen Innenlage erstrecken. Anstatt dessen oder aber bevorzugt zusätzlich ist es auch günstig, wenn sich durchkontaktierte Bohrlöcher von einer mit Testflächen-Ringstrukturen versehenen Innenlage zu einer anderen Leiterplatten-Lage erstrecken, die eine gemein- ~ O ~~ same, zusammenhängende leitende Fläche als Kontaktfläche für die Bohrlöcher aufweist. Auf diese Weise kann jener Versatz oder aber jener Teilbeitrag zum Gesamtversatz - separat - bestimmt werden, der allein durch den Versatz des Fotoprozesses bei der Strukturierung gegenüber dem Bohrprozess gegeben ist.
Mit der erfindungsgemäßen Technik kann nicht nur der Betrag des Versatzes durch die spezielle Testflächen-Struktur beliebig fein aufgelöst werden, es wird wie erwähnt auch eine Bestimmung der Richtung des Versatzes auf einfache Weise ermöglicht, wobei diese Richtungsbestimmung je nach Anzahl der Ringsegmente ebenfalls eine praktisch beliebig kleine Winkeleinteilung zulässt. Wie erwähnt werden bevorzugt jeweils vier Segmente vorgesehen, da damit, wie praktische Versuche gezeigt haben, in der Regel das Auslangen gefunden werden kann, jedoch ist es auch denkbar, beispielsweise sechs oder aber acht Ringsegmente pro Testflächen-Ringstruktur vorzusehen, um eine noch feinere Winkeleinteilung zu ermöglichen. Andererseits können aber auch beispielsweise bloß drei Ringsegmente durchaus ausreichen, um die Ausrichtung eines Versatzes einer Innenlage bzw. einer Strukturierung mit genügender Genauigkeit bestimmen zu können.
Mit Hilfe einer derartigen Messtechnik wie beschrieben können auf einfache Weise nicht nur mehrlagige Leiterplatten hinsichtlich Innenlagen (struktur) -Registrierungsfehler geprüft werden, es kann vielmehr begleitend während der Herstellung von derartigen Leiterplatten eine solche Versatzbestimmung vorgenommen werden, um in Entsprechung hierzu korrigierend auf die Herstellung der Leiterplatten eingreifen zu können, so dass hierdurch der Ausschuss von Leiterplatten mit zu großen Registrierungsfehlern reduziert werden kann.
Die Erfindung wird nachfolgend anhand von bevorzugten Ausführungsbeispielen, auf die sie jedoch nicht beschränkt sein soll, und unter Bezugnahme auf die Zeichnung noch weiter erläutert. In der Zeichnung zeigen im Einzelnen:
Fig. 1 einen schematischen Querschnitt durch einen Teil einer mehrlagigen Leiterplatte, im Bereich von Testflächen-Ringstrukturen, wobei zwei Innenlagen übereinander veranschaulicht sind; Fig. 2 eine schematische Draufsicht auf eine Reihe von jeweils segmentierten Testflächen-Ringstrukturen;
Fig. 3 in einer schematischen Draufsicht die Ausrichtung derartiger segmentierter Ringstrukturen zu durchkontaktierten Bohrlöchern und Anschlussflächen der Testflächen-Segmente auf Außenlagen;
Fig. 4 in gegenüber Fig. 2 vergrößerter Darstellung eine Testflächen-Ringstruktur mit vier Kreissegmenten sowie einem schematisch eingezeichneten Bohrloch, mit Veranschaulichung der verschiedenen geometrischen Größen, die für die Versatzbestimmung von Bedeutung sind; und
Fig. 5 in einer schematischen Querschnittsdarstellung ähnlich Fig. 1 einen Teil einer mehrlagigen Leiterplatte, wobei hier die untere Innenlage mit einer zusammenhängenden, gemeinsamen Massefläche und die obere Innenlage mit Testflächen-Ringstrukturen mit Ringsegmenten versehen ist.
In Fig. 1 ist ein Ausschnitt aus einer mehrlagigen Leiterplatte 1 schematisch in einem Querschnitt veranschaulicht. Dabei ist an einer gemäß der Darstellung in Fig. 1 untereren Innenlage 2 ein Muster 3 von leitenden Testflächen angebracht, wobei hiefür übliche Fotoätztechniken, wie sie im Zuge der Strukturierung der leitenden Schichten von Leiterplatten bzw. Leiterplattenlagen üblich sind, eingesetzt werden können. Ein Beispiel für ein solches Muster 3 wird nachfolgend anhand der Fig. 2 noch näher erläutert werden. Von einer gemäß Fig. 1 oberen Innenlage 4 erstrecken sich Bohrungen 5, beispielsweise durch eine in der Zeichnung nicht näher bezeichnete Kunstharzschicht hindurch, zur unteren Innenlage 2 hin. Diese Bohrungen, nachstehend Bohrlöcher 5 genannt, sind an ihrer Innenwand mit leitendem Material, insbesondere Kupfer, beschichtet, und an der Oberseite, an der Unterseite der oberen Innenlage 4, sind - beispielsweise ebenfalls durch einen herkömmlichen Fotoätztechnik-Prozess - Kontaktflächen 6 zur Kontaktierung der Bohrlöcher 5 angebracht. Diese Kontaktflächen 6 oder Masseflächen werden einschlägig auch als „Lands" bezeichnet. Die Verkupferung der Bohrlöcher 5 ist in Fig. 1 mit 5A bezeichnet, und die so erhaltenen Bohrlöcher 5 werden üblicherweise als „durchkontaktierte Bohrlöcher" bezeichnet .
Bei der Ausführungsform gemäß Fig. 1 werden die Bohrlöcher 5 von der oberen Innenlage 4 zur unteren Innenlage 2 hin gesetzt, und nach dem Bohrprozess und nach dem Verkupfern der Bohrlöcher 5 wird an der oberen Innenlage 4 das Muster der Kontaktflächen 6 im Zuge des erwähnten Fotoprozesses angebracht, d.h. strukturiert .
Wie aus Fig. 1 ersichtlich ist, treffen die Bohrlöcher 5 auf leitende Testflächen 7 des Musters 3 auf der unteren Innenlage 2 auf, was auf einen Versatz oder einen Registrierungsfehler zwischen den beiden Innenlagen 2, 4 zurückzuführen ist. Im Idealfall würden die Bohrungen auf nichtleitende Flächen des Musters 3 auftreffen, wie dies nachstehend anhand der Fig. 2 und 4 im Einzelnen dargelegt wird.
Gemäß Fig. 2 besteht das Testflächen-Muster 3 aus einer Reihe von Testflächen-Ringstrukturen 7.1, 7.2,...7.i, wobei bevorzugt Kreisringstrukturen wie in Fig. 2 dargestellt vorgesehen werden. Diese Ringstrukturen 7.i, mit i=l, 2, ...n (im gezeigten Beispiel ist n=4) , weisen jeweils beispielhaft vier Kreisringsegmente a, b, c und d auf. Die Ringstrukturen 7.1 definieren, d.h. umschließen, jeweils eine innere kreisförmige nichtleitende Fläche 8.1, 8.2, ...8. i...8.n. Die Radien R.i, mit i=l, 2, ...n, dieser nichtleitenden kreisförmigen inneren Flächen 8.1 werden in Reihenrichtung innerhalb eines solchen Reihen-Musters 3 von Testflächen zunehmend größer, wie aus Fig. 2 ersichtlich ist. Für das dargestellte Beispiel, mit n=4, kann somit konkret angeschrieben werden: R.4 > R.3 > R.2 > R.I. Die Radiusdifferenz ΔR = R.2 - R.I usw. kann dabei, je nach den Herstellungstoleranzen, beliebig fein gewählt werden, und eine solche Testflächen-Reihe 3 deckt somit einen Messbereich mit frei wählbarer Abstufung zur Bestimmung des Betrages eines Versatzes zwischen den betroffenen Innenlagen, z.B. den Innenlagen 2 und 4 gemäß Fig. 1, ab.
Die Strukturierung der Ringstrukturen 7.1 mit den Ringsegmenten a, b, c und d, die elektrisch voneinander durch nichtleitende Trennbereiche 9 voneinander getrennt sind, ermöglicht es darüber hinausgehend, die Richtung des Versatzes oder Verzuges, d.h. des Registrierungsfehlers, zu bestimmen. Je nach Anzahl der Ringsegmente a, b, c, d, ... ergibt sich eine mehr oder weniger feine Auflösung, mit der die Richtungsabweichung in der Ausrichtung der Innenlagen relativ zueinander bestimmt werden kann.
Die speziell strukurierten Testflächen oder Masseflächen 7.i des Musters 3 werden einschlägig auch als „Fiducial" bezeichnet, und im Prinzip ist wie eingangs erwähnt eine derartige zerstörungsfreie Messmethode zur Bestimmung von Registrierungsfehlern zwischen Innenlagen oder Innenlagenstrukturen mit Hilfe von solchen Fiducials bekannt. Bei der vorliegenden Technik ist jedoch eine ganz spezielle Strukturierung dieser Fiducials oder Testflächen 7.i vorgesehen, um einen Versatz zwischen Innenlagen sowohl dem Betrag nach als auch der Richtung nach bestimmen zu können. Mit der vorliegenden Technik wird demgemäß die Bestimmung des Gesamtversatzes zwischen Innenlagen und darüber hinaus auch die separate Bestimmung einzelner Einflüsse auf den Gesamtversatz ermöglicht, vgl. auch die nachfolgende Beschreibung der Fig. 5.
Bevor nun unter Bezugnahme auf Fig. 4 näher das Prinzip der Versatzbestimmung anhand der vorgesehen Geometrien eingegangen wird, soll noch anhand der Fig. 3 in einer schematischen Draufsicht das Layout einer Testflächen-Reihe 3 erläutert werden, wobei in Fig. 3 der Einfachheit halber leitende Flächen schematisch mit vollen Linien gezeigt sind, obwohl sie an verschiedenen Lagen der mehrlagigen Leiterplatte 1 vorgesehen sind.
Im Einzelnen sind die an einer Innenlage, z.B. der Innenlage 2 gemäß Fig. 1, angebrachten Testflächen-Ringstrukturen 7.i, mit den in Fig. 3 nicht näher bezeichneten Kreisringsegmenten a, b, c und d gemäß Fig. 2, in Fig. 3 zu erkennen, und innerhalb davon ist bei den einzelnen Ringstrukturen eine durchkontaktierte Bohrung 5 ersichtlich, der eine ringförmige Kontaktfläche 6 an einer anderen Innenlage (Innenlage 4 in Fig. 1) zugeordnet ist. Den einzelnen Ringsegmenten a, b, c und d der Ringstruktur 7.i sind zur Herstellung eines elektrischen Anschlusses auf einer Außenlage Kontaktflächen 10. a, 10. b, 10. c und 10. d zugeordnet, wobei in vergleichbarer Weise durchkontaktierte Bohrlöcher 5' zur elektrischen Verbindung mit den jeweiligen Kreisringsegmenten a, b, c und d vorgesehen sind. Eine solche Anordnung ist für jede Ringstruktur der Reihe oder des reihenförmigen Musters 3 vorhanden, wobei die Innendurchmesser der Ringstrukturen, d.h. die Radien R.i der nichtleitenden inneren Flächen 8.i (s. Fig. 2) oder allgemein die Größe der inneren nichtleitenden Flächen 8.i, in Reihenrichtung stufenweise zunimmt. Es sei hier erwähnt, dass die Ringstrukturen 7.i im Prinzip auch von einer exakten Kreisringform abweichende Formen haben können, wie etwa ovale Formen oder aber auch quadratische Formen, mit abgerundeten Ecken usw., wobei jedoch eine exakte Kreisringform im Hinblick auf die Gleichheit der in allen erfassbaren Messrichtungen gegebenen Voraussetzungen für die Versatzbestimmung bevorzugt wird.
Im Idealfall, wenn kein oder praktisch kein Versatz zwischen den Innenlagen bzw. Innenlagenstrukturen gegeben ist, treffen alle durchkontaktierten Bohrlöcher 5 innerhalb der inneren nichtleitenden Flächen 8.i der Testflächen-Ringstrukturen 7.i auf. Berührt nun ein Bohrloch 5 aufgrund eines Innenlagen- oder aber Bohrversatzes ein Ringsegment a, b, c, d, gegebenenfalls auch zwei benachbarte Ringsegmente gleichzeitig, so ergibt sich beim Anlegen einer Spannung ein Kurzschluss zwischen dem durchkontaktierten Bohrloch 5, genauer der Kontaktfläche 6 an der oberen Innenlage 4 gemäß Fig. 1, und dem entsprechenden Ringsegment a, b, c oder d der jeweiligen Ringstruktur 1.1. Aufgrund der zunehmenden Größe oder Radien R.i der inneren nichtleitenden Flächen 8.i kann dann durch die Auswertung, bei welcher Ringstruktur 7.i (noch) ein Kurzschluss wie beschrieben aufgetreten ist, der Betrag, also die Größe des Versatzes, bestimmt werden. Da die Ringsegmente a, b, c, d elektrisch voneinander getrennt sind, kann durch Bestimmung des jeweiligen Ringsegments, mit dem ein Kurzschluss vorliegt, auch die Richtung des Versatzes bestimmt werden. Dies soll nachfolgend anhand der Fig. 4 nun näher erläutert werden.
In Fig. 4 ist schematisch in einer Draufsicht eine Testflächen- Ringstruktur 7.i gezeigt, die kreisringförmig strukturiert ist und vier Kreisringsegmente a, b, c und d aufweist. Wie erwähnt sind diese Kreisringsegmente a, b, c, d durch jeweils gleich breite, nichtleitende Trennbereiche 9 voneinander getrennt, wobei die Breite dieser Trennbereiche 9 in Fig. 4 mit A.i bezeichnet ist. Die nichtleitende innere kreisförmige Fläche 8.i hat einen Radius R.i, und die einzelnen Ringsegmente a, b, c und d haben im gezeigten Beispiel eine gleiche radiale Breite D. Diese Breite D kann aber durchaus variieren, etwa wenn bei einem von einer Testflächen-Ringstruktur zur nächsten steigenden Radius R.i der äußere Radius der Kreissegmente gleich bleibt, so dass dann die Breite D bzw. besser D.i sukzessive kleiner wird (D. i = R. außen - R.i).
In Fig. 4 sind weiters mit zwei Kreisringen zwei von einer anderen Innenlage her zu jener Innenlage, die die Ringstruktur 7.i enthält, gesetzte durchkontaktierte Bohrlöcher 5, 5a veranschaulicht, wobei das Borloch 5 im gezeigten Beispiel gleichzeitig auf die beiden Ringsegmente b und c auftrifft und somit zu diesen beiden Ringsegmenten b, c einen Kurzschluss herstellt; das Bohrloch 5a trifft dagegen das Ringsegment c und berührt gerade noch das Ringsegment b. Der Durchmesser jedes Bohrlochs 5 bzw. 5a ist mit R bezeichnet. Die Distanz zwischen dem Mittelpunkt der kreisförmigen nichtleitenden inneren Fläche 8.i und der Mitte der Ringsegmente, z.B. c oder d, ist in Fig. 4 mit L bzw. genauer mit L.i angegeben.
Wie erwähnt, liegen im Idealfall, wenn kein Versatz zwischen den Innenlagen, z.B. 2 und 4 in Fig. 1, vorhanden ist, die Bohrlöcher 5 im Wesentlichen genau in der Mitte der inneren kreisförmigen nichtleitenden Flächen 8.i. Sind die Innenlagen 2, 4 jedoch zueinander versetzt, dann treffen die Bohrlöcher 5 nicht in die Mitte dieser Flächen 8.i bzw. allgemein der Ringstrukturen 7.i, sondern sind zu den leitenden Testflächen, d.h. zu den Ringsegmenten a, b, c und d der Ringstrukturen 7.i hin verschoben. Wenn also der Versatz V größer als (R.i - R) ist, so trifft das Bohrloch 5 zumindest ein Ringsegment a, b, c, d. Zufolge der Verkupferung der Bohrlöcher 5 kann somit zwischen dem jeweiligen Bohrloch 5 und dem jeweiligen Ringsegment a, b, c, d der Kurzschluss erfasst werden, wobei auf den Betrag des Versatzes V beispielsweise gemäß der nachfolgenden Tabelle 1 geschlossen werden kann. Tabelle 1 :
Eine Bohrung 5 trifft Betrag des Versatzes Ringsegmente des 1. Fiducials 7.1 V > R.l - R R.l > R des 2. Fiducials 7.2 V > R.2 - R R.2 > R.l des 3. Fiducials 7.3 V > R.3 - R R.3 > R.2 des 4. Fiducials 7.4 V > R.4 - R R.4 > R.3 des i . Fiducials 7.i V > R.i - R R.i > R.i-1
Der Betrag des Versatzes V ergibt sich somit aus jenem Kurz- schluss, der bei jenem Fiducial (bei jener Ringstruktur) mit dem größten Radius auftritt.
Aus dem Kurzschluss eines durchkontaktierten Bohrlochs 5 mit einem speziellen Kreisringsegment a, b, c und/oder d kann weiters die Winkelausrichtung des Versatzes V bestimmt werden, wobei sich bei dem dargestellten Ausführungsbeispiel mit vier Kreisringsegmenten a, b, c und d pro Ringstruktur bzw. Fiducial 7.i die Winkelausrichtung des Versatzes V etwa gemäß der nachfolgenden Tabelle 2 bestimmen lässt:
Tabelle 2:
Figure imgf000013_0001
Dabei gilt für den Winkel α
Figure imgf000014_0001
Reale beispielhafte Werte sind:
R = 90μm A = 65μm D = 200μm R.l = 225μm (9mil) R.2 = 250μm (lOmil) R.3 = 275μm (llmil) R.4 = 300μm (12mil) Daraus ergibt sich α mit etwa 10°.
Der Winkel α entsprechend der vorstehenden Bezeichnung entspricht einem maximalen jeweiligen Winkel und definiert die Auflösung, mit der die Richtungsabweichung des Innenlagenversatzes bestimmt werden. Für die gegebenen Werte und einer Fiducial- struktur mit vier Ringsegementen a, b, c, d beträgt die Auflösung des Winkelbereiches ca. 20° (=2x10°), wenn die Bohrung 5 zwei Ringsegmente, z.B. b und c, trifft, und ca. 70° (=90°- 2x10°), wenn die Bohrung 5 nur ein Ringsegment , z.B. c, trifft. Beträgt die Anzahl der Ringsegemente acht, so sind die beiden Winkelauflösungen für die vorstehenden Beispiels-Werte etwa gleich groß und betragen ca. 20°. Da sich bei sich ändernden Radien R.i und Breiten D.i auch die Längen L.i ändern, ergibt sich genaugenommen auch ein sich ändernder Winkel α.i. Bei konstantem A ändert sich die Winkelauflösung α.i innerhalb der Fiducialreihe . Um die Winkelauflösung α.i konstant zu halten, muss innerhalb einer Fiducialreihe der Wert A (-> A.i) geändert werden. Eine Variante zur beschriebenen Struktur besteht somit darin, mit größer werdendem Radius R.i den Wert A.i kleiner zu machen. Auch die Breite D der Ringsegmente könnte aus Designgründen innerhalb einer Fiducialreihe variieren (D.I, D.2, ..., D.i). Damit würde sich die vorstehende Tabelle 2 entsprechend ändern .
Die Anzahl der Kreisringsegmente für jede Ringstruktur 7.i kann abhängig von den hergestellten Leiterplatten, von den Prozessparametern und den verwendeten Bohrlochdurchmessern, beliebig gewählt werden. Je größer die Anzahl der Ringsegmente ist, desto feiner wird wie vorstehend angeführt die Winkelauflösung, und die Berechnung gemäß der vorstehenden Tabelle 2 ist dann entsprechend zu ändern. Andererseits bestimmt die Größe der Radien R.i sowie die Anzahl der Ringstrukturen 7.i den Messbereich für den Bereich des Innenlagenversatzes V. Die Anzahl der Ringstrukturen pro Reihe kann im Prinzip beliebig groß gewählt werden, sie wird jedoch aufgrund des hiefür erforderlichen Platzbedarfs sowie des in der Praxis tatsächlich relevanten Messbereichs auf einige relativ wenige Ringstrukturen beschränkt werden.
Der Abstand A (bzw. A.i) zwischen den Kreisringsegmenten a, b, c, d kann je nach Fall für alle Ringstrukturen 7.i gleich groß gewählt werden, oder aber er wird auf die Größe der jeweiligen Ringstruktur 7.i abgestimmt, z.B. zunehmend mit der Größe der Ringstruktur größer gewählt. Ähnliches gilt auch für die radiale Breite D der Ringsegmente a, b, c, d. Vielfach ist es aber zu bevorzugen, alle radialen Breiten D und Abstände A innerhalb einer jeweiligen Ringstruktur gleich groß zu wählen.
In Fig. 5 ist in einer ähnlichen Querschnittsdarstellung wie in Fig. 1 ein Ausschnitt einer mehrlagigen Leiterplatte 1 gezeigt, bei der wiederum von einer gemäß der Darstellung oberen Innenlage 4 zu einer unteren Innenlage 2 hin Bohrlöcher 5 gesetzt sind. Anders als in Fig. 1 gezeigt werden gemäß Fig. 5 jedoch nach dem Bohr- und Verkupferungsprozess die Ringstrukturen 7.i einer Fiducial-Reihe 3 auf der oberen Innenlage 4 strukturiert. Bevorzugt werden zusätzlich zu den Bohrungen 5 für die Fiducial- Reihe 3 auf der unteren Innenlage 2 gemäß Fig. 1, um so den Gesamtversatz zwischen den Lagen 2 und 4 zu messen, die Bohrungen 5 gemäß Fig. 5 gesetzt, die auf der unteren Innenlage 2 auf einer gemeinsamen, zusammenhängenden leitenden Fläche (Massefläche) als Kontaktfläche 11 enden. Die Fotostrukturierung der oberen Innenlage 4, zur Bildung der oberen Reihe oder des oberen Musters 3 gemäß Fig. 5, erfolgt nach dem Bohren der Bohrlöcher 5 und ihrem Verkupfern. Je nachdem wie nun der Fotoprozess an der oberen Innenlage 4 gegenüber den Bohrungen 5 versetzt ist, werden wiederum bestimmte Ringsegmente der einzelnen Ringstrukturen 1.x, ähnlich wie zuvor erläutert, nun jedoch an der oberen Innenlage 4, mit der Massefläche 11 auf der unteren Innenlage 2 kurzgeschlossen. Daraus kann analog wie zuvor beschrieben der Versatz der Strukturierung der oberen Innenlage 4, also der Versatz des Fotoprozesses, relativ zu den Bohrungen (Bohrlöcher 5) dem Betrag und der Richtung nach bestimmt werden. Auf diese Weise kann somit insbesondere jener Beitrag zum Gesamtversatz gesondert bestimmt werden, der durch den Versatz des Fotoprozesses gegenüber dem Bohrprozess gegeben ist.
Um entsprechend der vorstehend beschriebenen Messtechnik den jeweiligen Innenlagenversatz an der Außenlage der Leiterplatte 1 messen zu können, werden die elektrischen Anschlüsse, wie vorstehend bereits anhand der Fig. 3 erläutert, für die einzelnen innenliegenden leitenden Flächen, z.B. die Ringsegmente a, b, c, d, und für die durchkontaktierten Bohrlöcher 5 bzw. deren Kontaktflächen 6 auf die Außenlage der Leiterplatte 1 geführt. Wie weiters an sich bekannt, werden sodann mit einem Nadeltester in einem Parallelverfahren an der Leiterplattenoberfläche die eventuell auftretenden Kurzschlüsse erfasst und in einem Rechner ausgewertet, um so automatisch Betrag und Richtung des jeweiligen Innenlagenversatzes V zu bestimmen.

Claims

Patentansprüche :
1. Mehrlagige Leiterplatte (1) mit leitenden Testflächen (7) an zumindest einer Innenlage (2) zum Bestimmen eines möglichen Innenlagen-Versatzes bzw. Versatzes einer Innenlagen-Strukturierung, wobei die leitenden Testflächen aus reihenförmig angeordneten Ringstrukturen (7.i) bestehen, die innere nichtleitende Flächen (8.i) definieren, die unterschiedliche Größen aufweisen, und mit durchkontaktierten Bohrlöchern (5) im Bereich der Testflächen (7), wobei diese Bohrlöcher (5) im Fall, dass kein oder ein vernachlässigbarer Versatz vorliegt, im Bereich der inneren, nichtleitenden Flächen (8.i) vorliegen, bei einem nicht vernachlässigbaren Versatz jedoch zumindest ein Bohrloch
(5) im Bereich einer der leitenden Ringstrukturen (7.i) vorliegt und so mit der Ringstruktur (7.i) eine leitende Verbindung aufweist, dadurch gekennzeichnet, dass die Testflächen-Ringstrukturen (7.i) in ümfangsrichtung unter Bildung von Segmenten (a, b, c, d) unterteilt sind, wobei die Segmente (a, b, c, d) in Um- fangsrichtung durch nichtleitende Trennbereiche (9) voneinander getrennt sind.
2. Leiterplatte nach Anspruch 1, dadurch gekennzeichnet, dass jede Ringstruktur (7.i) gleich große Segmente (a, b, c, d) aufweist.
3. Leiterplatte nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Segmente (a, bf c, d) jeder Ringstruktur Kreis-Segmente sind.
4. Leiterplatte nach Anspruch 3, dadurch gekennzeichnet, dass die Kreis-Segmente (a, b, c, d) aller Ringstrukturen (7.i) einer Reihe (3) alle die gleiche radiale Breite (D) aufweisen.
5. Leiterplatte nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass für jede Ringstruktur (7.i) vier Segmente (a, b, c, d) vorgesehen sind.
6. Leiterplatte nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass für jede Ringstruktur (7.i) die Trennbereiche (9) gleich breit sind.
7. Leiterplatte nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Trennbereiche (9) zwischen den Segmenten (a, b, c, d) aller Ringstrukturen (7.i) einer Reihe (3) alle die gleiche Breite (A) aufweisen.
8. Leiterplatte nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass sich durchkontaktierte Bohrlöcher (5) von einer Leiterplatten-Lage (4) her, an der sie mit Kontaktflächen (6) versehen sind, zu einer mit Testflächen-Ringstrukturen (7.i) versehenen Innenlage (2) erstrecken.
9. Leiterplatte nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass sich durchkontaktierte Bohrlöcher (5) von einer mit Testflächen-Ringstrukturen (7.i) versehenen Innenlage (4) zu einer anderen Leiterplatten-Lage (2) erstrecken, die eine gemeinsame, zusammenhängende leitende Fläche als Kontaktfläche (11) für die Bohrlöcher (5) aufweist.
10. Verfahren zum Bestimmen eines möglichen Versatzes einer Innenlage (2) bzw. Innenlagen-Strukturierung in einer mehrlagigen Leiterplatte (1) mit Hilfe von leitenden Testflächen (7) und durchkontaktierten Bohrlöchern (5) , wobei zumindest eine Innenlage (2) der Leiterplatte (1) mit Testflächen (7) in Form von reihenförmig angeordneten Ringstrukturen (7.i) versehen ist, die je eine nichtleitende innere Fläche (8.i) definieren, wobei die inneren Flächen (8.i) der Ringstrukturen (7.i) einer Reihe unterschiedliche Größen aufweisen, und wobei im Bereich der Testflächen angebrachte durchkontaktierte Bohrlöcher (5) im Fall, dass kein oder ein vernachlässigbarer Versatz vorliegt, im Bereich der inneren Flächen (8.i) vorliegen, im Fall eines Versatzes jedoch zumindest einzeln im Bereich einer leitenden Ringstruktur (7.i) vorliegen und mit dieser eine leitende Verbindung herstellen, wodurch bei Anlegen einer Spannung zwischen den Bohrlöchern (5) und den Ringstrukturen (7.i) je nach Versatz ein Kurzschluss bei bestimmten Paaren von Bohrlöchern und Ringstrukturen festgestellt wird, woraus auf den Versatz der Innenlage (2) bzw. Innenlagen-Strukturierung geschlossen wird, dadurch gekennzeichnet, dass die Testflächen-Ringstrukturen (7.i) in segmentierter Form vorgesehen werden, wobei die jeweiligen Testflächen-Segmente (a, b, c, d) einer Ringstruktur durch nichtleitende Trennbereiche (9) voneinander getrennt vorliegen, wodurch je nachdem, welches Segment (a, b, c, d) mit einem Bohrloch (5) eine leitende Verbindung hat, außer der Größe des Versatzes auch die Winkelausrichtung des Versatzes bestimmbar ist.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die Testflächen (7) einer Reihe durch Gruppen von Kreisring-Segmenten (a, b, c, d) gebildet werden.
12. Verfahren nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass für jede Ringstruktur (7.i) vier Segmente (a, b, c, d) vorgesehen werden.
13. Verfahren nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass die durchkontaktierten Bohrlöcher von einer anderen Leiterplatten-Lage her zu der mit den Testflächen-Segmenten versehenen Innenlage gesetzt werden.
14. Verfahren nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, dass auf der Leiterplatten-Lage (4), von der aus die durchkontaktierten Bohrlöcher (5) gesetzt werden, zugleich mit der Strukturierung dieser Lage Testflächen-Segmente (a, b, c, d) angebracht werden, wogegen auf der Innenlage (2) , zu der hin die Bohrungen (5) gesetzt werden, eine gemeinsame, zusammenhängende leitende Fläche (11) angebracht wird.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass die Testflächen-Segmente (a, b, c, d) erst nach dem Anbringen der Bohrlöcher (5) in einem fotolitografischen Prozess angebracht werden.
PCT/AT2006/000078 2005-03-01 2006-02-23 Mehrlagige leiterplatte mit leitenden testflächen sowie verfahren zum bestimmen eines versatzes einer innenlage Ceased WO2006091990A1 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
US11/883,949 US20080190651A1 (en) 2005-03-01 2006-02-23 Multi-Layered Printed Circuit Board Comprising Conductive Test Surfaces, and Method for Determining a Misalignment of an Inner Layer
CA002600257A CA2600257A1 (en) 2005-03-01 2006-02-23 Multi-layered printed circuit board comprising conductive test surfaces, and method for determining a misalignment of an inner layer
JP2007557273A JP4979597B2 (ja) 2005-03-01 2006-02-23 導電性の試験領域を有する多層プリント回路基板及び中間層のミスアライメントを測定する方法
KR1020077022218A KR101234145B1 (ko) 2005-03-01 2006-02-23 도전성 테스트 표면을 포함하는 다층 인쇄 회로 보드 및내부층의 오정렬을 결정하는 방법
CN2006800067344A CN101133689B (zh) 2005-03-01 2006-02-23 具有导电测试面的多层印刷电路板和确定内层错位的方法
DE112006000497.2T DE112006000497B4 (de) 2005-03-01 2006-02-23 Mehrlagige Leiterplatte mit leitenden Testflächen sowie Verfahren zum Bestimmen eines Versatzes einer Innenlage
US13/291,674 US20120125666A1 (en) 2005-03-01 2011-11-08 Multi-layered printed circuit board with conductive test areas as well as method for determining a misalignment of an inner layer
US14/047,219 US20140034368A1 (en) 2005-03-01 2013-10-07 Multi-layered printed circuit board with conductive test areas as well as method for determining a misalignment of an inner layer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
AT0034405A AT501513B1 (de) 2005-03-01 2005-03-01 Mehrlagige leiterplatte mit leitenden testflächen sowie verfahren zum bestimmen eines versatzes einer innenlage
ATA344/2005 2005-03-01

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US11/883,949 A-371-Of-International US20080190651A1 (en) 2005-03-01 2006-02-23 Multi-Layered Printed Circuit Board Comprising Conductive Test Surfaces, and Method for Determining a Misalignment of an Inner Layer
US13/291,674 Division US20120125666A1 (en) 2005-03-01 2011-11-08 Multi-layered printed circuit board with conductive test areas as well as method for determining a misalignment of an inner layer

Publications (1)

Publication Number Publication Date
WO2006091990A1 true WO2006091990A1 (de) 2006-09-08

Family

ID=36090933

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/AT2006/000078 Ceased WO2006091990A1 (de) 2005-03-01 2006-02-23 Mehrlagige leiterplatte mit leitenden testflächen sowie verfahren zum bestimmen eines versatzes einer innenlage

Country Status (8)

Country Link
US (3) US20080190651A1 (de)
JP (1) JP4979597B2 (de)
KR (1) KR101234145B1 (de)
CN (1) CN101133689B (de)
AT (1) AT501513B1 (de)
CA (1) CA2600257A1 (de)
DE (1) DE112006000497B4 (de)
WO (1) WO2006091990A1 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008096540A1 (ja) * 2007-02-08 2008-08-14 Sumitomo Bakelite Co., Ltd. 積層体、積層体を含む回路基板、半導体パッケージおよび積層体の製造方法
JP4912917B2 (ja) * 2007-02-22 2012-04-11 京セラ株式会社 回路基板、携帯電子機器及び回路基板の製造方法
CN102111961B (zh) * 2010-12-20 2012-11-14 胜宏电子(惠阳)有限公司 一种检测线路板内外层制程能力的方法
CN102072716B (zh) * 2010-12-21 2012-05-23 胜宏科技(惠州)有限公司 一种多层线路板层间和钻孔偏移检测方法
US20120212252A1 (en) * 2011-02-17 2012-08-23 Aronson Scott H Printed Circuit Board Registration Testing
US10687956B2 (en) 2014-06-17 2020-06-23 Titan Spine, Inc. Corpectomy implants with roughened bioactive lateral surfaces
TWI726940B (zh) 2015-11-20 2021-05-11 美商泰坦脊柱股份有限公司 積層製造整形外科植入物之方法
CN108472730A (zh) 2015-11-20 2018-08-31 泰坦脊椎公司 增材制造骨科植入物的处理
US20190096629A1 (en) * 2016-05-06 2019-03-28 National University Of Singapore A corrector structure and a method for correcting aberration of an annular focused charged-particle beam
US10893605B2 (en) 2019-05-28 2021-01-12 Seagate Technology Llc Textured test pads for printed circuit board testing
CN113513975B (zh) * 2020-04-10 2023-07-07 深南电路股份有限公司 印刷电路板及孔圆柱度测试方法
CN112198417A (zh) * 2020-09-30 2021-01-08 生益电子股份有限公司 一种过孔制作能力测试板及测试方法
KR20220169545A (ko) 2021-06-21 2022-12-28 삼성전자주식회사 인쇄 회로 기판 및 메모리 모듈
CN115602663A (zh) * 2021-07-09 2023-01-13 长鑫存储技术有限公司(Cn) 电学测试结构、半导体结构及电学测试方法
US11854915B2 (en) 2021-07-09 2023-12-26 Changxin Memory Technologies, Inc. Electrical test structure, semiconductor structure and electrical test method
CN114980528B (zh) * 2022-06-28 2024-12-24 生益电子股份有限公司 一种背钻对准度检测方法
CN117320329A (zh) * 2023-09-26 2023-12-29 江门全合精密电子有限公司 一种多层pcb板内层偏位的测试方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0385702A2 (de) * 1989-02-27 1990-09-05 Nec Corporation Elektrisches Verfahren, um Positionsfehler an den Kontaktöffnungen in einer Halbleitervorrichtung zu erkennen
JPH02246194A (ja) * 1989-03-17 1990-10-01 Fujitsu Ltd 多層プリント配線板
GB2311618A (en) * 1996-03-27 1997-10-01 Motorola Ltd Determining layer registration in multi-layer circuit boards
JPH11145628A (ja) * 1997-11-05 1999-05-28 Toshiba Corp 印刷配線基板
US6297458B1 (en) * 1999-04-14 2001-10-02 Dell Usa, L.P. Printed circuit board and method for evaluating the inner layer hole registration process capability of the printed circuit board manufacturing process

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3045433A1 (de) * 1980-12-02 1982-07-01 Siemens AG, 1000 Berlin und 8000 München Mehrlagen-leiterplatte und verfahren zur ermittlung der ist-position innenliegender anschlussflaechen
JPS6453499A (en) * 1986-12-15 1989-03-01 Nec Corp Multilayer printed wiring board and inspection of same
US4918380A (en) * 1988-07-07 1990-04-17 Paur Tom R System for measuring misregistration
US4898636A (en) * 1989-05-04 1990-02-06 Rigling Walter S Multilayer printed wiring registration method and apparatus
JPH1154940A (ja) * 1997-08-05 1999-02-26 Fujitsu Ltd 多層配線基板のスルーホールの位置ずれ検査方法
US6103978A (en) * 1997-12-18 2000-08-15 Lucent Technologies Inc. Printed wiring board having inner test-layer for improved test probing
US6774640B2 (en) * 2002-08-20 2004-08-10 St Assembly Test Services Pte Ltd. Test coupon pattern design to control multilayer saw singulated plastic ball grid array substrate mis-registration
US7619434B1 (en) * 2004-12-01 2009-11-17 Cardiac Pacemakers, Inc. System for multiple layer printed circuit board misregistration testing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0385702A2 (de) * 1989-02-27 1990-09-05 Nec Corporation Elektrisches Verfahren, um Positionsfehler an den Kontaktöffnungen in einer Halbleitervorrichtung zu erkennen
JPH02246194A (ja) * 1989-03-17 1990-10-01 Fujitsu Ltd 多層プリント配線板
GB2311618A (en) * 1996-03-27 1997-10-01 Motorola Ltd Determining layer registration in multi-layer circuit boards
JPH11145628A (ja) * 1997-11-05 1999-05-28 Toshiba Corp 印刷配線基板
US6297458B1 (en) * 1999-04-14 2001-10-02 Dell Usa, L.P. Printed circuit board and method for evaluating the inner layer hole registration process capability of the printed circuit board manufacturing process

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"REGISTRATION CONTROL OF DRILLED POWER PLANES", IBM TECHNICAL DISCLOSURE BULLETIN, IBM CORP. NEW YORK, US, vol. 32, no. 8A, January 1990 (1990-01-01), pages 275 - 276, XP000082801, ISSN: 0018-8689 *
PATENT ABSTRACTS OF JAPAN vol. 014, no. 564 (E - 1013) 14 December 1990 (1990-12-14) *
PATENT ABSTRACTS OF JAPAN vol. 1999, no. 10 31 August 1999 (1999-08-31) *

Also Published As

Publication number Publication date
CA2600257A1 (en) 2006-09-08
KR20070112826A (ko) 2007-11-27
US20080190651A1 (en) 2008-08-14
CN101133689A (zh) 2008-02-27
JP2008532295A (ja) 2008-08-14
AT501513B1 (de) 2007-06-15
US20120125666A1 (en) 2012-05-24
US20140034368A1 (en) 2014-02-06
DE112006000497B4 (de) 2015-07-16
CN101133689B (zh) 2010-04-21
KR101234145B1 (ko) 2013-02-18
DE112006000497A5 (de) 2008-01-17
JP4979597B2 (ja) 2012-07-18
AT501513A1 (de) 2006-09-15

Similar Documents

Publication Publication Date Title
DE112006000497B4 (de) Mehrlagige Leiterplatte mit leitenden Testflächen sowie Verfahren zum Bestimmen eines Versatzes einer Innenlage
DE112019004609B4 (de) Stromerfassungsvorrichtung
DE102015206000A1 (de) Kontakt-Abstandstransformer, elektrische Prüfeinrichtung sowie Verfahren zur Herstellung eines Kontakt-Abstandstransformers
DE102011057110A1 (de) MEMS-Beschleunigungssensor
EP0838688A2 (de) Vorrichtung und Verfahren zum Prüfen von Leiterplatten
EP0532776B1 (de) Verfahren zum Bohren von Mehrlagenleiterplatten
DE112019006734T5 (de) Aufschwefelungs-Erfassungswiderstand und Herstellungsverfahren dafür
DE69107763T2 (de) Mehrschichtige leiterplatte und verfahren zum aufbau in einer vorherbestimmten reihenfolge.
DE4406674B4 (de) Verfahren zum Prüfen einer Elektrodenplatte
DE3031103C2 (de) Verfahren zur Prüfung des Lageversatzes bei Mehrlagenleiterplatten
EP0875767A2 (de) Vorrichtung und Verfahren zum Prüfen von unbestückten Leiterplatten
DE2812976B1 (de) Verfahren zur Feststellung des Versatzes zwischen Leiterbahnen und Kontaktloechern bei einer Leiterplatte sowie eine Leiterplatte zur Verwendung in diesem Verfahren
DE2453578A1 (de) Verfahren zum feststellen von vollstaendig durchgehenden bohrungen in einer auf einem halbleitersubstrat angebrachten isolierschicht
DE19534313C2 (de) Verfahren zur Erfassung von Position und Versatz von Lagen an Mehrlagenleiterplatten
EP1804559A2 (de) Elektronik-Sicherheits-Modul
DE3518919C2 (de)
AT525945B1 (de) Verfahren zum Herstellen einer Mehrlagen-Leiterplatte mit einer Sackloch-Kontaktierung und Mehrlagen-Leiterplatte
EP3265834B1 (de) Elektrische kontaktvorrichtung
DE4335879B4 (de) Anordnung zur Qualitätskontrolle und -überwachung von durchkontaktierten Mehrlagen-Leiterplatten
AT515070B1 (de) Verfahren zur Kontaktierung und Befestigung von keramischen Drucksensoren auf einer Leiterplatte
DE102013214478A1 (de) Nutzen mit mehreren Leiterplatten und Verfahren zu seiner Herstellung
DE29923733U1 (de) Testplatte
DE3222938A1 (de) Vielschicht-keramikplatte
DE2835353A1 (de) Verfahren zur feststellung des versatzes zwischen kontaktloechern und leiterbahnen bei einer leiterplatte sowie eine leiterplatte zur verwendung in diesem verfahren
DE102015005690A1 (de) Leiterbahnstruktur mit mindestens zwei übereinanderliegenden Leiterbahnen sowie ein Verfahren zur Herstellung einer derartigen Leiterbahnstruktur

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2600257

Country of ref document: CA

WWE Wipo information: entry into national phase

Ref document number: 200680006734.4

Country of ref document: CN

Ref document number: 1120060004972

Country of ref document: DE

Ref document number: 2007557273

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020077022218

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: RU

WWW Wipo information: withdrawn in national office

Ref document number: RU

REF Corresponds to

Ref document number: 112006000497

Country of ref document: DE

Date of ref document: 20080117

Kind code of ref document: P

WWE Wipo information: entry into national phase

Ref document number: 11883949

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 06704720

Country of ref document: EP

Kind code of ref document: A1

WWW Wipo information: withdrawn in national office

Ref document number: 6704720

Country of ref document: EP