[go: up one dir, main page]

WO2005088666A1 - 層状部材の製造方法、及び層状部材 - Google Patents

層状部材の製造方法、及び層状部材 Download PDF

Info

Publication number
WO2005088666A1
WO2005088666A1 PCT/JP2005/003879 JP2005003879W WO2005088666A1 WO 2005088666 A1 WO2005088666 A1 WO 2005088666A1 JP 2005003879 W JP2005003879 W JP 2005003879W WO 2005088666 A1 WO2005088666 A1 WO 2005088666A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
substrate
nitride semiconductor
crystal
crystal growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2005/003879
Other languages
English (en)
French (fr)
Inventor
Tokuaki Nihashi
Masatomo Sumiya
Minoru Hagino
Shunro Fuke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to EP05720151.9A priority Critical patent/EP1727177B1/en
Priority to JP2006510930A priority patent/JP4762891B2/ja
Priority to US10/592,325 priority patent/US20070296335A1/en
Publication of WO2005088666A1 publication Critical patent/WO2005088666A1/ja
Anticipated expiration legal-status Critical
Priority to US12/761,898 priority patent/US8888914B2/en
Priority to US14/529,575 priority patent/US9431570B2/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/127—The active layers comprising only Group III-V materials, e.g. GaAs or InP
    • H10F71/1278—The active layers comprising only Group III-V materials, e.g. GaAs or InP comprising nitrides, e.g. GaN
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/34—Photo-emissive cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J40/00—Photoelectric discharge tubes not involving the ionisation of a gas
    • H01J40/02—Details
    • H01J40/04—Electrodes
    • H01J40/06—Photo-emissive cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/12—Manufacture of electrodes or electrode systems of photo-emissive cathodes; of secondary-emission electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/127—The active layers comprising only Group III-V materials, e.g. GaAs or InP
    • H10F71/1272—The active layers comprising only Group III-V materials, e.g. GaAs or InP comprising at least three elements, e.g. GaAlAs or InGaAsP
    • H10F71/1274—The active layers comprising only Group III-V materials, e.g. GaAs or InP comprising at least three elements, e.g. GaAlAs or InGaAsP comprising nitrides, e.g. InGaN or InGaAlN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/127—The active layers comprising only Group III-V materials, e.g. GaAs or InP
    • H10F71/1276—The active layers comprising only Group III-V materials, e.g. GaAs or InP comprising growth substrates not made of Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/901—Levitation, reduced gravity, microgravity, space
    • Y10S117/902—Specified orientation, shape, crystallography, or size of seed or substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/915—Separating from substrate

Definitions

  • the present invention relates to a method for manufacturing a layered member including a layer formed of a nitride-based semiconductor material, and a layered member.
  • a layered member including a layer formed of a nitride-based semiconductor material
  • a photoelectric surface including a GaN layer as an active layer for example, see Patent Document 1 below.
  • Patent Document 1 JP-A-10-241554
  • an object of the present invention is to provide a method for manufacturing a layered member that can realize low cost and further increase quantum efficiency, and to provide a layered member.
  • the present inventors have studied various aspects. In terms of material price and productivity, sapphire substrates are expensive in terms of material, and are even more expensive when machining because they are very time-consuming. In contrast, large-area, high-quality Si substrates are supplied at low cost. In addition, by using the glass bonding method, the productivity in the photocathode process is superior to that of the sapphire substrate. In recent years, high performance has been demanded, while keeping prices low is the demand of the market. From that point, it is necessary to satisfy both requirements together. Therefore, the present inventors first paid attention to the polarization property of the nitride-based semiconductor material.
  • Nitride-based semiconductor materials have natural polarization properties, that is, natural polarization and piezo polarization in the c-axis direction of the crystal. For example, if this polarizability is used for the photocathode of a photomultiplier tube, etc., it will be generated by polarization in addition to the surface state. Since strong positive charges are applied, strong band bending occurs on the surface. Therefore, it works advantageously for the escape of photoelectrons on the surface, and the quantum efficiency of the active layer is increased. In addition, as the depletion layer expands, a built-in field is formed in the active layer, and the diffusion length increases.
  • a c-plane (a surface in the negative c-polarity direction, a surface in the N-plane direction) having a high smoothness is used as the outermost surface layer of the photoelectric surface. Need to secure.
  • the + c plane (the plane in the positive c-polar direction, the plane in the group III element plane) is oriented in the growth direction. is there. In this crystal growth method, c-plane growth was not able to obtain a highly smooth surface which was difficult to control.
  • the present inventors have studied this point, and have obtained the following findings. That is, when a wafer is obtained by this crystal growth method, the surface opposite to the surface in the + c polarity direction (hereinafter, + c surface) is the surface in the c polarity direction (hereinafter, c surface). It has also been found that the plane orientation of a crystal growth substrate for growing a nitride-based semiconductor material affects the surface smoothness. The present invention has been made based on these findings.
  • a preparing step of preparing a crystal growth substrate having a crystalline main surface having a plane orientation of (111) is provided.
  • the plane orientation of the main surface of the crystal growth substrate for forming the nitride semiconductor crystal layer by crystal growth via the buffer layer is (111). Therefore, the surface of the nitride semiconductor crystal layer on the crystal growth substrate side can be set as the c-plane. After the nitride semiconductor crystal layer and the substrate are bonded and fixed via the bonding layer, Since the substrate for crystal growth is removed, the C-plane of the buffer layer can be used as the outermost surface layer.
  • the buffer layer is further removed to obtain a nitride semiconductor crystal layer having a negative c-polar surface. It is also preferred to include a step. Since the buffer layer is removed, the c-plane of the nitride semiconductor crystal layer can be used as the outermost surface layer.
  • the method for manufacturing a layered member of the present invention preferably also includes a crystal growth step of crystal-growing a semiconductor material on the negative c-polar surface of the buffer layer after the crystal growth substrate removing step. Good crystal growth is possible because the crystal is grown on the negative c-polar surface.
  • the method for manufacturing a layered member of the present invention may further include, after the buffer layer removing step, a crystal growth step of growing a semiconductor material on the negative c-polar plane of the nitride semiconductor crystal layer. preferable. Good crystal growth is possible because the crystal is grown on the negative c-polar surface.
  • the method for producing a layered member of the present invention preferably also includes, before the step of removing the substrate for crystal growth, a step of forming a protection layer so as to cover at least the periphery of the substrate. Since the periphery of the substrate is covered with the protection layer, for example, when the crystal growth substrate and the buffer layer are removed by etching, erosion of the substrate can be reduced.
  • the layered member of the present invention is a crystalline layer formed of a nitride-based semiconductor material, and its direction toward the first surface force and the second surface is the N-plane (negative) of the crystal. (c polarity) direction, a nitride semiconductor crystal layer, an adhesive layer formed along the first surface of the nitride semiconductor crystal layer, and an adhesive layer sandwiching the adhesive layer between the nitride semiconductor crystal layer. And an adhesively fixed substrate.
  • the direction toward the first surface force and the second surface in the nitride semiconductor crystal layer is the negative c-polarity direction, and thus the second surface is the c-plane.
  • the first surface is an incident surface on which light is incident
  • the second surface is an exit surface for emitting photoelectrons
  • the substrate is formed to transmit light.
  • a photocathode member for forming a photocathode that emits photoelectrons excited by incident light. Since the second surface is an emission surface, the emission surface of the photoelectric surface member can be a -c surface.
  • a layered member having the outermost surface as the c-plane can be manufactured. Therefore, it is possible to provide a method for manufacturing a layered member and a layered member capable of further increasing the quantum efficiency.
  • FIG. 1 is a diagram illustrating a method for manufacturing a photocathode member according to an embodiment of the present invention.
  • FIG. 2 is a diagram illustrating a method for manufacturing a photocathode member according to an embodiment of the present invention.
  • FIG. 3 is a view for explaining materials used for manufacturing a photocathode member according to an embodiment of the present invention.
  • FIG. 4 is a view for explaining the effect of the photocathode member according to the embodiment of the present invention.
  • FIG. 5 shows the energy distribution characteristics of p-type + c and cGaN.
  • La Photocathode member, 10 ⁇ Nitride semiconductor crystal layer, 12 ⁇ Adhesive layer, 14 ⁇ Glass substrate, 16 ⁇ Sword electrode, 18 ⁇ Cs O layer.
  • FIGS. 1 (A)-(E) and FIGS. 2 (A)-(E) are cross-sectional views for explaining each manufacturing step of the photocathode member.
  • a Si (ll) substrate is prepared as a crystal growth substrate 50 (see FIG. 1 (A)).
  • the crystal growth substrate 50 which is a Si (ll) substrate, is a crystalline substrate whose main surface 501 has a plane orientation of (111).
  • Al GaN (0 ⁇ X ⁇ 1)
  • the buffer layer 52 is formed by growing a few lOnm (see FIG. 1B).
  • the main surface 521 of the buffer layer 52 is epitaxially grown using a III-V nitride semiconductor gas material containing Ga and N to form a nitride semiconductor crystal layer 10 having a thickness of several 100 nm. (See Fig. 1 (C)).
  • Mg is doped into the nitride semiconductor crystal layer 10 at about E19-E20.
  • the plane orientation of the main surface 501 of the crystal growth substrate 50 is (111)
  • the first surface 101 of the nitride semiconductor crystal layer 10 is a + c plane and the second surface 102 Is the -c plane.
  • SiO is deposited on the first surface 101 of the nitride semiconductor crystal layer 10 by 100-200 ⁇ using a CVD method.
  • An adhesive layer 12 is formed by laminating about m (see FIG. 1D). Subsequently, a glass substrate 14 is prepared.
  • the glass substrate 14 preferably includes a predetermined alkali ion element whose thermal expansion coefficient is close to that of the crystal growth substrate 50. As such a glass substrate 14, 9741 manufactured by Kojung and 8337B manufactured by Schott are used.
  • the glass substrate 14 and the laminate in the state shown in FIG. are sequentially heated up to the glass softening point, and the main surface 121 of the adhesive layer 12 is brought into contact with the glass substrate 14. At this time, a predetermined weight is applied, and the laminated body and the glass substrate 14 are thermocompression-bonded via the adhesive layer 12 (see FIG. 1 (E)).
  • the glass substrate 14 is covered with an adhesive Teflon sheet 54 so as to be covered at least (see FIG. 2 (A)).
  • room temperature (1HF + 1HNO + 1CH C
  • Etching is performed using OOH) as an etchant.
  • OOH organic acid
  • the buffer layer 52 is removed (see FIG. 2 (C)). Normally, the etching rate of A1N or GaN on the + c plane is very low, but in the case of the present embodiment, the c plane is etched, so that the etching with the above etchant becomes possible.
  • the etching end timing of the buffer layer 52 is determined by the time, the result of confirming the flatness of the second surface 102 of the nitride semiconductor crystal layer 10, the transmittance of the nitride semiconductor crystal layer 10, and the like.
  • a force source electrode 16 extending from the glass substrate 14 to the second surface 102 of the nitride semiconductor crystal layer 10 is formed by vapor deposition (see FIG. 2D). Cr, Al, Ni or the like can be used as the material of the force sword electrode.
  • the Cs-O layer 18 is formed on the second surface 102, thereby forming the photoelectric surface member la. Can be obtained (see Fig. 2 (E)).
  • the CsO layer 18 any one of Cs-I, Cs-Te, Sb-Cs, etc., or a combination thereof can be used as a layer containing an alkali metal.
  • the surface of the buffer layer 52 obtained by removing the crystal growth substrate 50 has a flat c-polar surface.
  • a high-quality semiconductor such as Al GaN (0 ⁇ X ⁇ 1)
  • the surface of nitride semiconductor crystal layer 10 obtained by removing buffer layer 52 also has a flat c-polar surface.
  • the above-described manufacturing process has been described as a process of forming a photocathode, by using the nitride semiconductor crystal layer 10 as a substrate for crystal growth (regrowth substrate), AlGaN (0 ⁇ X ⁇ 1) or By growing one or more layers of high-quality semiconductor crystals such as InN, it becomes possible to manufacture devices using various semiconductor materials with excellent characteristics.
  • FIG. 3 shows an example of a material that enables the + c-plane growth of the nitride semiconductor crystal layer 10 and the flattening of the second surface 102 of the nitride semiconductor crystal layer 10.
  • the material of the buffer layer 52 is A1N or the AlNZGaN superlattice nitride semiconductor material 10. GaN, AlGaN, and InGaN are preferably used.
  • GaN, AlGaN, or InGaN is preferably used as the material of the buffer layer 52 as the material of the InGaAsN nitride semiconductor crystal layer 10. Used.
  • the material of the crystal growth substrate 50 is GaP and the plane orientation is (111) A, GaN, AlGaN, or InGaN is suitable as the material of the buffer layer 52 as the material of the InGaPN force nitride semiconductor crystal layer 10. Used for Furthermore, in either case However, in order to enhance the quantum efficiency of the photocathode, it is preferable to introduce a step of forming an electron blocking layer having a larger band gap after the step of forming the crystal layer.
  • A1N, AlGaN, or BGaN is suitably used as the material.
  • the plane orientation of the main surface 501 of the crystal growth substrate 50 for forming the nitride semiconductor crystal layer 10 through the buffer layer 52 by crystal growth becomes (111). Therefore, the surface of the nitride semiconductor crystal layer 10 on the crystal growth substrate 50 side can be a ⁇ c plane. Further, since the crystal growth substrate 50 and the buffer layer 52 are removed after the nitride semiconductor crystal layer 10 and the glass substrate 14 are bonded and fixed via the bonding layer 12, the -c plane of the nitride semiconductor crystal layer 10 is removed. Can be the second surface 102 that is the outermost layer.
  • FIG. 4 is a bandgap diagram of the photocathode, in which the dashed line shows the case where the outermost layer is the + c plane, and the solid line shows the case where the outermost layer is the c plane.
  • the energy band on the surface of a p-type semiconductor curves downward.
  • the effects of spontaneous polarization and piezo polarization are added to this. This polarization effect works in reverse for the + c plane and the c plane, and works effectively in the latter case.
  • the polarization direction of both polarizations is also directed toward the emission surface with the Balta force (the fixed charge of the polarization is positive on the emission surface side).
  • the vacuum order is reduced by that amount, so that the photoelectrons can escape easily and the quantum efficiency of the photocathode is increased.
  • a built-in field is formed in the nitride semiconductor crystal layer, and the diffusion length is increased (d curve d in FIG. 4).
  • the energy distribution characteristics obtained from the relationship between the applied voltage and the photoelectron current are as follows.
  • the higher energy component is greater in + cGaN than in + cGaN, indicating an acceleration effect due to polarization.
  • V.L vacuum level

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)
  • Led Devices (AREA)
  • Common Detailed Techniques For Electron Tubes Or Discharge Tubes (AREA)

Description

明 細 書
層状部材の製造方法、及び層状部材
技術分野
[0001] 本発明は、窒化物系半導体材料によって形成される層を含む層状部材の製造方 法、及び層状部材に関する。
背景技術
[0002] 窒化物系半導体材料によって形成される層を含む層状部材の一例として、 GaN層 を活性層として含む光電面がある（例えば、下記特許文献 1参照)。
特許文献 1：特開平 10- 241554号公報
発明の開示
発明が解決しょうとする課題
[0003] 従来の光電面においても、光吸収層としての窒化物半導体結晶層が入射された光 によって励起された光電子を放出する際の量子効率は高められているけれども、更 に光電面の量子効率を高めることと低コストィ匕が求められている。
[0004] そこで本発明では、低コストを実現し、より量子効率を高めることができる層状部材 の製造方法、及び層状部材を提供することを目的とする。
課題を解決するための手段
[0005] 上記課題を解決するために本発明者らは様々な側面カゝら検討を行った。材料価格 や生産性で見た場合、サファイア基板は、材料的に高価である上に、機械加工する 場合には非常に時間が力かるため更に価格を高くしている。それに対して、 Si基板 は大面積で高品質なものが安価に供給されている。また、ガラスボンディング法を用 いることで、光電面プロセスでの生産性力 サファイア基板と比べて優れている。最近 は高性能が求められる反面、価格を低く抑えることが巿場の要求である。その点から 見ると、双方の要求を合わせて満足させることが求められている。そこで、本発明者ら はまず、窒化物系半導体材料の分極性に着目した。窒化物系半導体材料は、結晶 の c軸方向に自然分極とピエゾ分極という材料固有の分極性を有する。例えば、光電 子増倍管等の光電面にこの分極性を利用すると、表面準位の他に分極によって生じ る正電荷が加わるので、表面において強いバンドベンディングが発生する。従って、 光電子の表面脱出に有利に働き、活性層の量子効率が高められる。また、空乏層が 広がることで活性層内に組み込まれた領域 (built— in field)が形成されて拡散長が 伸びる。
[0006] ところで、このように分極性を利用するためには、光電面の最表面層として c面 (負 の c極性方向の面、 N面方向の面）であって平滑性の高い面を確保する必要がある。 しかし、通常のサファイア基板（主面の面方位が（OOOl) c)を用いた MOCVD成長 方法では、 +c面（正の c極性方向の面、 III族元素面方向の面）が成長方向である。 この結晶成長方法においては、 c面成長は制御が難しぐ平滑性の高い表面を得る ことができな力 た。
[0007] 更に本発明者らがこの点について検討した結果、次のような知見を得た。すなわち 、この結晶成長方法においてウェファを得た場合には、 +c極性方向の面（以下、 + c面）に対して反対側の面は c極性方向の面（以下、 c面)である。また、表面の平 滑性を得るためには、窒化物系半導体材料を成長させるための結晶成長用基板の 面方位が影響することも見出した。本発明はこれらの知見に基づいてなされたもので ある。
[0008] 本発明の層状部材の製造方法は、結晶質であってその主面の面方位が（111)で ある結晶成長用基板を準備する準備ステップと、結晶成長用基板の主面に沿って緩 衝層を形成する緩衝層形成ステップと、緩衝層上に窒化物系半導体材料を用いて II I族元素面 (正の c極性)方向の結晶成長により窒化物半導体結晶層を形成する結晶 層形成ステップと、窒化物半導体結晶層上に接着層を形成する接着層形成ステップ と、接着層上に基板を接着固定する基板固定ステップと、結晶成長用基板を除去し て、負の c極性方向の表面を有する緩衝層を得る結晶成長用基板除去ステップと、を 含む。
[0009] 本発明の層状部材の製造方法によれば、緩衝層を介して窒化物半導体結晶層を 結晶成長によって形成するための結晶成長用基板の主面の面方位が（111)となる ようにしているので、窒化物半導体結晶層の結晶成長用基板側の面を c面とするこ とができる。また、窒化物半導体結晶層と基板とを接着層を介して接着固定した後に 、結晶成長用基板を除去するので、緩衝層の C面を最表面層とすることができる。
[0010] また本発明の層状部材の製造方法では、結晶成長用基板除去ステップの後に、更 に緩衝層を除去して、負の c極性の表面を有する窒化物半導体結晶層を得る緩衝層 除去ステップを含むことも好ましい。緩衝層を除去するので、窒化物半導体結晶層の c面を最表面層とすることができる。
[0011] また本発明の層状部材の製造方法では、結晶成長用基板除去ステップの後に、緩 衝層の負の c極性面上に半導体材料を結晶成長させる結晶成長ステップを含むこと も好ましい。負の c極性面上に結晶成長させるので良好な結晶成長が可能となる。
[0012] また本発明の層状部材の製造方法では、緩衝層除去ステップの後に、窒化物半導 体結晶層の負の c極性面上に半導体材料を結晶成長させる結晶成長ステップを含 むことも好ましい。負の c極性面上に結晶成長させるので良好な結晶成長が可能とな る。
[0013] また本発明の層状部材の製造方法では、結晶成長用基板除去ステップの前に、少 なくとも基板の周囲を覆うようにプロテクト層を形成する保護ステップを含むことも好ま しい。基板の周囲をプロテクト層で覆うので、例えば、結晶成長用基板と緩衝層をェ ツチングで除去する際に基板の侵食を低減できる。
[0014] 本発明の層状部材は、窒化物系半導体材料によって形成される結晶質の層であつ て、その第 1の面力 第 2の面に向力う方向が結晶の N面 (負の c極性)方向である窒 化物半導体結晶層と、窒化物半導体結晶層の第 1の面に沿って形成される接着層と 、窒化物半導体結晶層との間に接着層を挟むようにして接着層に接着固定されてい る基板と、を備える。
[0015] 本発明の層状部材によれば、窒化物半導体結晶層において第 1の面力 第 2の面 に向かう方向が負の c極性方向なので、第 2の面が c面となる。
[0016] また本発明の層状部材では、第 1の面が光を入射する入射面であり、第 2の面が光 電子を放出する出射面であり、基板は光を透過するように形成されているガラス基板 であるようにし、入射された光によって励起された光電子を放出する光電面を形成す るための光電面部材とすることも好ましい。第 2の面を出射面とするので、光電面部 材の出射面を- c面とすることができる。 発明の効果
[0017] 本発明によれば、最表面を c面とした層状部材を製造することができる。従って、よ り量子効率を高めることができる層状部材の製造方法、及び層状部材を提供すること ができる。
図面の簡単な説明
[0018] [図 1]本発明の実施形態である光電面部材の製造方法を説明する図である。
[図 2]本発明の実施形態である光電面部材の製造方法を説明する図である。
[図 3]本発明の実施形態である光電面部材の製造に用いられる材料を説明する図で ある。
[図 4]本発明の実施形態である光電面部材の効果を説明する図である。
[図 5]p型 + c及び cGaNのエネルギー分布特性を示す。
符号の説明
[0019] la…光電面部材、 10· ··窒化物半導体結晶層、 12· ··接着層、 14…ガラス基板、 16 …力ソード電極、 18〜Cs O層。
発明を実施するための最良の形態
[0020] 本発明の知見は、例示のみのために示された添付図面を参照して以下の詳細な 記述を考慮することによって容易に理解することができる。引き続いて、添付図面を 参照しながら本発明の実施の形態を説明する。可能な場合には、同一の部分には同 一の符号を付して、重複する説明を省略する。また、図面の寸法比率は、説明のもの と必ずしも一致していない。
[0021] 本発明の実施形態である光電面部材の製造方法について、図 1 (A)— (E)、図 2 ( A)— (E)を参照しながら説明する。図 1 (A)— (E)、図 2 (A)— (E)は、光電面部材 の各製造ステップを説明するための断面図である。
[0022] まず、結晶成長用基板 50として Si(l l l)基板を準備する（図 1 (A)参照)。 Si(l l l )基板である結晶成長用基板 50は、結晶質であってその主面 501の面方位が（111 )である基板である。その Si (111)基板 50の主面 501に、 Al Ga N (0<X≤1)を
1
数 lOnm程度成長させて緩衝層 52を形成する（図 1 (B)参照)。 [0023] その緩衝層 52の主面 521〖こ、 Ga及び Nを含む III V族窒化物半導体ガス材料を 用いてェピタキシャル成長させ、数 lOOnm程度の膜厚の窒化物半導体結晶層 10を 形成する（図 1 (C)参照)。窒化物半導体結晶層 10には Mgを E19— E20程度ドー プする。既に説明したように、結晶成長用基板 50の主面 501の面方位は（111)であ るから、窒化物半導体結晶層 10の第 1の面 101は + c面となり、第 2の面 102は- c面 となる。
[0024] 窒化物半導体結晶層 10の第 1の面 101上に SiOを CVD法を用いて 100— 200η
2
m程度積層させて接着層 12を形成する（図 1 (D)参照)。続いて、ガラス基板 14を準 備する。ガラス基板 14としては、その熱膨張係数が結晶成長用基板 50の熱膨張係 数と近ぐ所定のアルカリイオン元素を含むものが好ましい。このようなガラス基板 14 として、コーユング社の 9741やショット社の 8337Bが用いられる。
[0025] ガラス基板 14を清浄ィ匕処理した後、このガラス基板 14及び図 1 (D)の状態の積層 体 (結晶成長用基板 50、緩衝層 52、窒化物半導体結晶層 10、接着層 12が順次積 層されたもの）をガラス軟ィ匕点まで高速に加熱すると共に、接着層 12の主面 121をガ ラス基板 14に接触させる。その際に所定の加重を行い、接着層 12を介して上記積 層体とガラス基板 14を熱圧着する（図 1 (E)参照)。
[0026] 図 1 (E)の状態から、少なくともガラス基板 14が覆われるように接着性テフロンシー ト 54でカバーする（図 2 (A)参照）。次に、室温において（1HF+ 1HNO + 1CH C
3 3
OOH)をエツチャントとしてエッチングを行う。このエッチングによって結晶成長用基 板 50をエッチングすることができ、緩衝層 52でそのエッチングが停止する（図 2 (B) 参照)。従って、この緩衝層 52はストップ層として機能する。
[0027] その後、（1KOH+ 10H O + O. 01H O )をエツチャントとしてエッチングを行い、
2 2 2
緩衝層 52を除去する（図 2 (C)参照)。通常、 +c面の A1Nや GaNはエッチング速度 が非常に遅いけれども、本実施形態の場合には c面側をエッチングするので、上述 のエツチャントでのエッチングが可能となる。尚、緩衝層 52のエッチング終了タイミン グは、時間や窒化物半導体結晶層 10の第 2の面 102の平坦性の確認結果ゃ窒化 物半導体結晶層 10の透過率等によって決定される。
[0028] 緩衝層 52のエッチングが終了すると、接着性テフロンシート 54を除去する。その後 、ガラス基板 14から窒化物半導体結晶層 10の第 2の面 102に至る力ソード電極 16を 蒸着によって形成する（図 2 (D)参照)。力ソード電極の材料としては、 Cr、 Al、及び Ni等を用いることができる。
[0029] 最後に、窒化物半導体結晶層 10の第 2の面 102を清浄ィ匕処理した後、その第 2の 面 102上に Cs-O層 18を形成することで、光電面部材 laを得ることができる（図 2 (E )参照）。尚、 Cs O層 18の代わりに、アルカリ金属を含有する層として、 Cs— I、 Cs— Te、 Sb— Cs等のいずれか又はこれらの組み合わせたものを用いることができる。
[0030] ここで、前記工程にぉ 、て、結晶成長用基板 50を除去して得られた緩衝層 52の表 面は平坦な c極性の表面を有して 、る。この c極性の表面を結晶成長用の基板 ( 再成長基板）として、緩衝層 52上に Al Ga N (0≤X≤ 1)などの高品質な半導体
1
結晶を 1層以上成長させることで、特性の優れた種々の半導体材料を用いたデバイ スを作製することが可能となる。
[0031] また、緩衝層 52を除去して得られた窒化物半導体結晶層 10の表面も平坦な c極 性の表面を有して 、る。前述の製造工程は光電面を作製する工程として説明したが 、この窒化物半導体結晶層 10を結晶成長用の基板 (再成長基板)として用いることで 、 Al Ga N (0≤X≤ 1)や InNなどの高品質な半導体結晶を 1層以上成長させるこ とで、特性の優れた種々の半導体材料を用いたデバイスを作製することが可能となる
[0032] 尚、各層各基板に用いられる材料は上述のものに限られない。窒化物半導体結晶 層 10の + c面成長と窒化物半導体結晶層 10の第 2の面 102の平坦ィ匕を可能とする 材料の例を図 3に示す。図 3に示す例では、結晶成長用基板 50の材料が Siで面方 位が（111)の場合には、緩衝層 52の材料として A1Nや AlNZGaN超格子力 窒化 物半導体結晶層 10の材料として GaNや AlGaNや InGaNが好適に用いられる。また 、結晶成長用基板 50の材料が GaAsで面方位が（l l l)Aの場合には、緩衝層 52の 材料として InGaAsN力 窒化物半導体結晶層 10の材料として GaNや AlGaNや In GaNが好適に用いられる。また、結晶成長用基板 50の材料が GaPで面方位が（11 1)Aの場合には、緩衝層 52の材料として InGaPN力 窒化物半導体結晶層 10の材 料として GaNや AlGaNや InGaNが好適に用いられる。更に、いずれの場合であつ ても、光電面の量子効率を高めるために、結晶層を形成するステップの後に、よりバ ンドギャップの大きな電子阻止層を形成するステップを導入することが好まし 、。それ は、窒化物半導体結晶層の真空面と反対側にポテンシャルバリアが形成され、発生 した光電子の内、真空脱出面方向と逆方向に向かつた光電子に対して反対方向に 折り返し、真空脱出面方向に向かわせる働きをすることができる。その場合の材料と しては A1Nや AlGaNや BGaNが好適に用いられる。
[0033] 本実施形態の作用効果について説明する。本実施形態の製造方法によれば、緩 衝層 52を介して窒化物半導体結晶層 10を結晶成長によって形成するための結晶 成長用基板 50の主面 501の面方位が（111)となるようにして 、るので、窒化物半導 体結晶層 10の結晶成長用基板 50側の面を- c面とすることができる。また、窒化物半 導体結晶層 10とガラス基板 14とを接着層 12を介して接着固定した後に、結晶成長 用基板 50及び緩衝層 52を除去するので、窒化物半導体結晶層 10の- c面を最表面 層である第 2の面 102とすることができる。
[0034] このように窒化物半導体結晶層 10の最表面層すなわち第 2の面 102 (光電子を放 出する面）を c面とすることの効果について図 4及び図 5を参照しながら説明する。 図 4は、光電面のバンドギャップ図であって、破線は最表面層を +c面とした場合を示 し、実線は最表面層を c面とした場合を示している。一般的に、 p形半導体の表面の エネルギーバンドは下方へ弯曲して ヽる。これに自発分極及びピエゾ分極の効果が 加わる。この分極効果は表面が + c面と c面の場合では逆に作用し、後者の場合に 有効に働く。即ち、 N面 (一 c面)を電子放出面とすると、両分極（自発分極及びピエゾ 分極)共に分極方向がバルタ力も放出表面へ向力つている（分極の固定電荷が放出 表面側が正)。これを遮断するために表面付近では電離して 、るァクセプタの密度が 増し、空乏層が拡がり、図 4中の実線で示されるように下向きの弯曲効果が助長され る。その結果、真空順位はその分低下するので、光電子は脱出しやすくなつて光電 面の量子効率が高められる。また、空乏層が広がることで窒化物半導体結晶層内に 組み込まれた領域 (built— in field)が形成されて拡散長が伸びる（図 4の dカゝら d )
1 2
。従って、深い位置の電子も表面に到達して脱出することができる。図 5に示すように 、印加電圧対光電子電流の関係から求めたエネルギー分布特性は、 cGaN力ゝらの 方が + cGaNより高エネルギー成分が多くなつており、分極による加速効果を示して いる。その結果、表面の真空準位 (V. L)以上のエネルギーを有する電子が増し、脱 出できる光電子数を増加することになる。

Claims

請求の範囲
[1] 結晶質であってその主面の面方位が（111)である結晶成長用基板を準備する準備 ステップと、
前記結晶成長用基板の主面に沿って緩衝層を形成する緩衝層形成ステップと、 前記緩衝層上に窒化物系半導体材料を用 、て m族元素面 (正の c極性)方向の結 晶成長により窒化物半導体結晶層を形成する結晶層形成ステップと、
前記窒化物半導体結晶層上に接着層を形成する接着層形成ステップと、 前記接着層上に基板を接着固定する基板固定ステップと、
前記結晶成長用基板を除去して、負の C極性の表面を有する前記緩衝層を得る結 晶成長用基板除去ステップと、
を含む層状部材の製造方法。
[2] 前記結晶成長用基板除去ステップの後に、更に前記緩衝層を除去して、負の c極性 の表面を有する前記窒化物半導体結晶層を得る緩衝層除去ステップを含む、請求 項 1に記載の製造方法。
[3] 前記結晶成長用基板除去ステップの後に、前記緩衝層の負の c極性面上に半導体 材料を結晶成長させる結晶成長ステップを含む、請求項 1に記載の製造方法。
[4] 前記緩衝層除去ステップの後に、前記窒化物半導体結晶層の負の c極性面上に半 導体材料を結晶成長させる結晶成長ステップを含む、請求項 2に記載の製造方法。
[5] 前記結晶成長用基板除去ステップの前に、少なくとも前記基板の周囲を覆うようにプ ロテクト層を形成する保護ステップを含む、請求項 1一 4のいずれ力 1項に記載の製 造方法。
[6] 窒化物系半導体材料によって形成される結晶質の層であって、その第 1の面から第 2の面に向力う方向が結晶の N面 (負の c極性)方向である窒化物半導体結晶層と、 前記窒化物半導体結晶層の第 1の面に沿って形成される接着層と、
前記窒化物半導体結晶層との間に前記接着層を挟むようにして前記接着層に接 着固定されている基板と、
を備える層状部材。
[7] 当該層状部材は、入射された光によって励起された光電子を放出する光電面を形成 するための光電面部材として用いられるものであって、
前記第 1の面が前記光を入射する入射面であり、前記第 2の面が前記光電子を放 出する出射面であり、
前記基板は前記光を透過するように形成されて!ヽるガラス基板である、請求項 6に 記載の層状部材。
PCT/JP2005/003879 2004-03-12 2005-03-07 層状部材の製造方法、及び層状部材 Ceased WO2005088666A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP05720151.9A EP1727177B1 (en) 2004-03-12 2005-03-07 Process for producing a photoelectric layered member and layered member
JP2006510930A JP4762891B2 (ja) 2004-03-12 2005-03-07 層状部材の製造方法、及び層状部材
US10/592,325 US20070296335A1 (en) 2004-03-12 2005-03-07 Process for Producing Layered Member and Layered Member
US12/761,898 US8888914B2 (en) 2004-03-12 2010-04-16 Process for producing layered member and layered member
US14/529,575 US9431570B2 (en) 2004-03-12 2014-10-31 Process for producing layered member and layered member

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-071011 2004-03-12
JP2004071011 2004-03-12

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US10/592,325 A-371-Of-International US20070296335A1 (en) 2004-03-12 2005-03-07 Process for Producing Layered Member and Layered Member
US12/761,898 Division US8888914B2 (en) 2004-03-12 2010-04-16 Process for producing layered member and layered member

Publications (1)

Publication Number Publication Date
WO2005088666A1 true WO2005088666A1 (ja) 2005-09-22

Family

ID=34975845

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/003879 Ceased WO2005088666A1 (ja) 2004-03-12 2005-03-07 層状部材の製造方法、及び層状部材

Country Status (4)

Country Link
US (3) US20070296335A1 (ja)
EP (1) EP1727177B1 (ja)
JP (1) JP4762891B2 (ja)
WO (1) WO2005088666A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165478A (ja) * 2005-12-12 2007-06-28 National Univ Corp Shizuoka Univ 光電面及び光検出器
JP2009206374A (ja) * 2008-02-28 2009-09-10 Sanyo Electric Co Ltd 窒化物系半導体発光ダイオードおよびその製造方法
US8981338B2 (en) 2012-03-23 2015-03-17 Sanken Electric Co., Ltd. Semiconductor photocathode and method for manufacturing the same
WO2016088348A1 (ja) * 2014-12-04 2016-06-09 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体エピタキシャル基板およびその製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4762891B2 (ja) * 2004-03-12 2011-08-31 浜松ホトニクス株式会社 層状部材の製造方法、及び層状部材
US9406505B2 (en) * 2006-02-23 2016-08-02 Allos Semiconductors Gmbh Nitride semiconductor component and process for its production
US8044409B2 (en) 2008-08-11 2011-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. III-nitride based semiconductor structure with multiple conductive tunneling layer
KR101105918B1 (ko) * 2009-11-30 2012-01-17 주식회사 엘지실트론 질화물 반도체 소자의 제조방법
CN104756245B (zh) * 2012-10-26 2017-09-22 Rfhic公司 具有提高的可靠性和工作寿命的半导体器件及其制造方法
US20170047223A1 (en) * 2015-08-13 2017-02-16 The Regents Of The University Of California Epitaxial growth of gallium arsenide on silicon using a graphene buffer layer
US10381187B1 (en) * 2017-08-11 2019-08-13 Triad National Security, Llc Electron photoemission with tunable excitation and transport energetics

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0896705A (ja) * 1994-09-27 1996-04-12 Hamamatsu Photonics Kk 半導体光電陰極及び光電管
JPH10241554A (ja) 1997-02-28 1998-09-11 Hamamatsu Photonics Kk 光電陰極
JPH1168157A (ja) * 1997-08-19 1999-03-09 Sumitomo Electric Ind Ltd 半導体発光素子及びその製造方法
JP2000011856A (ja) * 1998-06-22 2000-01-14 Hamamatsu Photonics Kk 光電面及びその製造方法
JP2002075871A (ja) * 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体基板の製造方法
JP2002241198A (ja) * 2001-02-13 2002-08-28 Hitachi Cable Ltd ＧａＮ単結晶基板及びその製造方法
JP2002348199A (ja) * 2001-05-29 2002-12-04 Ulvac Japan Ltd Ｉｉｉ族窒化物薄膜の形成方法
WO2003107386A1 (ja) 2002-05-21 2003-12-24 浜松ホトニクス株式会社 半導体光電面とその製造方法、及びこの半導体光電面を用いた光検出管

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
TW428331B (en) * 1998-05-28 2001-04-01 Sumitomo Electric Industries Gallium nitride single crystal substrate and method of producing the same
AU7933398A (en) * 1998-06-25 2000-01-10 Hamamatsu Photonics K.K. Photocathode
US6328796B1 (en) * 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
DE10008583A1 (de) * 2000-02-24 2001-09-13 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optisch transparenten Substrates und Verfahren zum Herstellen eines lichtemittierenden Halbleiterchips
US6447604B1 (en) * 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
US6649494B2 (en) * 2001-01-29 2003-11-18 Matsushita Electric Industrial Co., Ltd. Manufacturing method of compound semiconductor wafer
US6773504B2 (en) * 2001-04-12 2004-08-10 Sumitomo Electric Industries, Ltd. Oxygen doping method to gallium nitride single crystal substrate and oxygen-doped N-type gallium nitride freestanding single crystal substrate
JP3608615B2 (ja) * 2001-04-19 2005-01-12 ソニー株式会社 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
US20030064535A1 (en) * 2001-09-28 2003-04-03 Kub Francis J. Method of manufacturing a semiconductor device having a thin GaN material directly bonded to an optimized substrate
DE10152254A1 (de) * 2001-10-20 2003-04-30 Bosch Gmbh Robert Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren
US20030151348A1 (en) * 2002-02-11 2003-08-14 Tiberi Michael D. Method for making faceplate for laser cathode ray tube
KR101030068B1 (ko) * 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
JP2004107114A (ja) * 2002-09-17 2004-04-08 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法
KR100678407B1 (ko) * 2003-03-18 2007-02-02 크리스탈 포토닉스, 인코포레이티드 Ⅲ족 질화물 장치를 제조하는 방법과 이 방법으로 제조된장치
JP4762891B2 (ja) * 2004-03-12 2011-08-31 浜松ホトニクス株式会社 層状部材の製造方法、及び層状部材
US7719103B2 (en) 2005-06-30 2010-05-18 Semiconductor Energy Laboratory Co., Ltd Semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0896705A (ja) * 1994-09-27 1996-04-12 Hamamatsu Photonics Kk 半導体光電陰極及び光電管
JPH10241554A (ja) 1997-02-28 1998-09-11 Hamamatsu Photonics Kk 光電陰極
JPH1168157A (ja) * 1997-08-19 1999-03-09 Sumitomo Electric Ind Ltd 半導体発光素子及びその製造方法
JP2000011856A (ja) * 1998-06-22 2000-01-14 Hamamatsu Photonics Kk 光電面及びその製造方法
JP2002075871A (ja) * 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体基板の製造方法
JP2002241198A (ja) * 2001-02-13 2002-08-28 Hitachi Cable Ltd ＧａＮ単結晶基板及びその製造方法
JP2002348199A (ja) * 2001-05-29 2002-12-04 Ulvac Japan Ltd Ｉｉｉ族窒化物薄膜の形成方法
WO2003107386A1 (ja) 2002-05-21 2003-12-24 浜松ホトニクス株式会社 半導体光電面とその製造方法、及びこの半導体光電面を用いた光検出管

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1727177A4

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165478A (ja) * 2005-12-12 2007-06-28 National Univ Corp Shizuoka Univ 光電面及び光検出器
JP2009206374A (ja) * 2008-02-28 2009-09-10 Sanyo Electric Co Ltd 窒化物系半導体発光ダイオードおよびその製造方法
US8981338B2 (en) 2012-03-23 2015-03-17 Sanken Electric Co., Ltd. Semiconductor photocathode and method for manufacturing the same
WO2016088348A1 (ja) * 2014-12-04 2016-06-09 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体エピタキシャル基板およびその製造方法
JP2016111138A (ja) * 2014-12-04 2016-06-20 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体エピタキシャル基板およびその製造方法

Also Published As

Publication number Publication date
EP1727177A4 (en) 2013-03-27
US20100197069A1 (en) 2010-08-05
JPWO2005088666A1 (ja) 2008-01-31
JP4762891B2 (ja) 2011-08-31
US20150050770A1 (en) 2015-02-19
US8888914B2 (en) 2014-11-18
EP1727177A1 (en) 2006-11-29
US20070296335A1 (en) 2007-12-27
US9431570B2 (en) 2016-08-30
EP1727177B1 (en) 2017-01-04

Similar Documents

Publication Publication Date Title
US9431570B2 (en) Process for producing layered member and layered member
JP5003033B2 (ja) ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
JP4631946B2 (ja) Ｉｉｉ族窒化物半導体層貼り合わせ基板の製造方法
US20070057337A1 (en) Semiconductor device
JP2009514197A (ja) Ｎ極性ＩｎＧａＡｌＮ表面のための電極を備えた半導体発光デバイス
KR101428247B1 (ko) 반도체 발광 소자의 제조 방법
CN101315967A (zh) 粘贴有ⅲ-ⅴ族氮化物半导体层的衬底和半导体器件
US8748890B2 (en) Method of manufacturing semiconductor wafer, and composite base and composite substrate for use in that method
JP4784609B2 (ja) 電子デバイス用基板
CN103180495A (zh) 形成复合衬底的方法
JP4183787B2 (ja) 電子デバイス用基板の製造方法
KR20110113822A (ko) 결정 성장용 기판 어셈블리 및 이를 이용한 발광소자의 제조방법
JP2005268581A (ja) 窒化ガリウム系化合物半導体発光素子
JP2011061084A (ja) 貼り合わせ基板の製造方法
JP3981797B2 (ja) 半導体発光素子
TWI398558B (zh) 氮化鎵立體磊晶結構及其製作方法
CN115274941B (zh) 一种外延片制备方法、外延片及led芯片
JP3765457B2 (ja) 半導体素子
JP4447344B2 (ja) 半導体装置及びその半導体装置に於ける半導体構造を用いた紫外発光素子及びそれらの製造方法
US20040175901A1 (en) Method for forming an optical silicon layer on a support and use of said method in the production of optical components
JP2006100793A (ja) 化合物半導体発光素子
JP4400864B2 (ja) 半導体発光素子の製造方法
JP4420705B2 (ja) ＡｌＧａＮ系複合基板を備えた窒化物半導体発光素子の製造方法
TW389939B (en) Light emitting device, wafer for light emitting device, and manufacturing
JP2013033862A (ja) 複合基板およびその製造方法、ならびに半導体デバイスおよびその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006510930

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Ref document number: DE

REEP Request for entry into the european phase

Ref document number: 2005720151

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2005720151

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2005720151

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10592325

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10592325

Country of ref document: US