[go: up one dir, main page]

WO2004093101A1 - チップ抵抗器およびその製造方法 - Google Patents

チップ抵抗器およびその製造方法 Download PDF

Info

Publication number
WO2004093101A1
WO2004093101A1 PCT/JP2004/005523 JP2004005523W WO2004093101A1 WO 2004093101 A1 WO2004093101 A1 WO 2004093101A1 JP 2004005523 W JP2004005523 W JP 2004005523W WO 2004093101 A1 WO2004093101 A1 WO 2004093101A1
Authority
WO
WIPO (PCT)
Prior art keywords
resistor
insulating layer
chip resistor
layer
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2004/005523
Other languages
English (en)
French (fr)
Inventor
Torayuki Tsukada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to US10/553,044 priority Critical patent/US7326999B2/en
Publication of WO2004093101A1 publication Critical patent/WO2004093101A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C3/00Non-adjustable metal resistors made of wire or ribbon, e.g. coiled, woven or formed as grids
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003Thick film resistors

Definitions

  • the present invention relates to a chip resistor and a method for manufacturing the same.
  • FIGS. 10 and 11 of the present application show a conventional chip resistor.
  • the chip resistor 1A shown in FIG. 10 is disclosed in Japanese Patent Application Publication No. 2000-570 9000, and the chip resistor 2A shown in FIG. This is disclosed in Japanese Patent Application Publication No. 2000-57010.
  • the chip resistor 1A includes a metal resistor 100 and a pair of copper electrodes 110.
  • the two electrodes 110 are fixed to the lower surface 100a of the resistor 100 and are separated from each other in the X direction shown in the figure.
  • a solder layer 130 is provided on the lower surface of each electrode 110.
  • the chip resistor 1A is surface-mounted on a printed circuit board using solder, for example. At this time, it is desirable that the molten solder uniformly contacts the entire lower surface of each electrode 110. However, the molten solder may come into contact only with the inner side surface 11 1 of each electrode 11 ⁇ and its vicinity. Alternatively, the molten solder may contact only the outer side surface 112 of each electrode 110.
  • the resistance provided by the chip resistor 1 A may be different between the former case and the latter case. Therefore, in a circuit using the chip resistor 1A, the desired electrical characteristics may not be obtained depending on the soldering condition. Such a problem is remarkable in a chip resistor having a low resistance value (for example, ⁇ ⁇ ⁇ or less).
  • the chip resistor 21 shown in FIG. 11 has a configuration in which a pair of bonding pads 120 is added to the above-described chip resistor 1A. More specifically, the two bonding pads 120 are fixed to the upper surface 100b of the resistor 100 and are separated from each other in the X direction. As shown in the figure, each bonding pad 120 is located directly above one corresponding electrode 110. Bonding pad 120 is formed of a material suitable for wire bonding, such as nickel It has a specific resistance smaller than that of the resistor 100.
  • the resistance of the end of the chip resistor 2A (the aggregate of the electrode 110, the bonding pad 120, and the end of the resistor 100 sandwiched between them) The value is smaller than when the bonding pad 120 is not provided (that is, when the chip resistor 1A shown in FIG. 10). Therefore, the disadvantages described above for chip resistor 1A are reduced or substantially eliminated in chip resistor 2A.
  • the electrode 110 is made of copper, whereas the bonding pad 120 is made of nickel, for example.
  • the electrodes 110 and the bonding pads 120 made of different materials need to be formed in separate steps. As a result, there is a problem that the production cost of the chip resistor 2 A is increased. Disclosure of the invention
  • the present invention has been conceived under the circumstances described above. Accordingly, it is an object of the present invention to provide a chip resistor capable of reducing a variation in resistance value due to a soldering state and reducing a production cost. Another object of the present invention is to provide a method for manufacturing such a chip resistor.
  • a chip resistor provided by the first aspect of the present invention includes a resistor having a first surface and a second surface opposite to the first surface, and a resistor provided on the first surface and separated from each other. And at least two auxiliary electrodes that are spaced apart from each other on the second surface and are provided at positions facing the main electrodes via the resistor. ing.
  • the main electrode and the auxiliary electrode are made of the same material. Preferably, the distance between the auxiliary electrodes is equal to or greater than the distance between the main electrodes.
  • the chip resistor of the present invention further includes a first insulating layer and a second insulating layer formed on the resistor.
  • the first insulating layer covers a region located between the main electrodes on the first surface of the resistor, and the second insulating layer covers the auxiliary portion of the second surface of the resistor. Cover the area located between the electrodes ing.
  • the thickness of the first insulating layer is equal to or less than the thickness of the main electrode.
  • the chip resistor of the present invention further includes at least two solder layers formed on the resistor.
  • the resistor includes a pair of end faces separated from each other, and each end face is covered by a corresponding one of the two solder layers.
  • the solder layer covers the main electrode and the auxiliary electrode in addition to the end face of the resistor.
  • the chip resistor of the present invention further includes a third insulating layer formed on the resistor.
  • the resistor has a side surface extending between the first surface and the second surface, and the side surface is covered with the third insulating layer.
  • a method of manufacturing a chip resistor In this method, a resistive material body having a first surface and a second surface opposite to the first surface is prepared, a first conductive layer is formed on the first surface by patterning, and Forming a second conductive layer in a pattern, and dividing the resistive material into a plurality of resistors. The first conductive layer and the second conductive layer are formed from the same material.
  • the division of the resistive material body is such that the resulting chip resistor comprises a main electrode as part of the first conductive layer, and assists as a part of the second conductive layer. This is done with electrodes.
  • the method of the present invention includes patterning a first insulating layer on the first surface of the resistance material body, and forming the second insulation layer on the second surface of the resistance material body. Patterning a second insulating layer on the surface. The first conductive layer and the second conductive layer are formed in regions of the resistive material body where the first and second insulating layers are not formed.
  • the pattern formation of the insulating layer is performed by thick film printing.
  • the first and second conductive layers are formed by metal plating.
  • the division of the resistive material body is performed by punching or cutting.
  • an insulating layer is formed on a side surface of each resistor, and a solder layer is formed on an end face of each resistor by barrel plating.
  • FIG. 1 is a perspective view showing a chip resistor according to the present invention.
  • FIG. 2 is a sectional view taken along the line II-II in FIG.
  • 3A to 3C are diagrams illustrating a part of the method of manufacturing the chip resistor.
  • 4A to 4B are views for explaining a step that follows the step of FIG. 3C.
  • 5A to 5B are views for explaining a step that follows the step of FIG. 4B.
  • FIG. 6 is a perspective view showing a modification of the chip resistor of FIG.
  • FIG. 7A is a perspective view showing an example of a frame used for manufacturing the chip resistor of the present invention
  • FIG. 7B is a plan view showing a main part of the frame.
  • 8A to 8B are diagrams illustrating an example of a manufacturing method using the frame.
  • 9A to 9B are diagrams illustrating another example of the manufacturing method using the frame.
  • FIG. 10 is a perspective view showing an example of a conventional chip resistor.
  • FIG. 11 is a perspective view showing another example of a conventional chip resistor. BEST MODE FOR CARRYING OUT THE INVENTION
  • the chip resistor R 1 shown in the figure includes a resistor 1, a pair of main electrodes 21, a pair of auxiliary electrodes 22, first and second insulating layers 31, 32, And a pair of solder layers 4.
  • the resistor 1 has a rectangular chip shape with a constant thickness, and is made of metal.
  • the material for forming the resistor 1 includes a Ni—Cu alloy and a Cu—Mn alloy, but is not limited to these. That is, the material of the resistor 1 may be appropriately selected from those having a resistivity corresponding to the target resistance value of the chip resistor R1.
  • the pair of main electrodes 21 and the pair of auxiliary electrodes 22 are made of the same material, for example, copper.
  • Each main electrode 21 is provided on the lower surface 1 a of the resistor 1.
  • each auxiliary electrode 22 is provided on the upper surface 1 b of the resistor 1. More specifically, The pair of main electrode 21 and capture electrode 22 are spaced from each other in the X direction shown in the figure.
  • the outer side surfaces 21a and 22a of each main electrode 21 and each capture electrode 22 are flush with the end surface lc (end surface spaced apart in the X direction) of the resistor 1.
  • the width w 1 of each main electrode 21 is larger than the width w 2 of each auxiliary electrode 22, and the interval S 1 between the pair of main electrodes 21 is equal to the width of the pair of auxiliary electrodes 22. It is smaller than the interval S2.
  • Each of the first and second insulating layers 31 and 32 is made of a resin such as an epoxy resin.
  • the first insulating layer 31 is provided in a region between the pair of main electrodes 21 on the lower surface 1 a of the resistor 1.
  • the second insulating layer 32 is provided in a region between the pair of auxiliary electrodes 22 on the upper surface lb of the resistor 1.
  • the first insulating layer 31 has side edges 31a separated in the X direction, and these side edges are in contact with the inner side surface 21b of the main electrode 21.
  • the second insulating layer 32 has side edges 32 a separated in the X direction, and these side edges are in contact with the inner side surface 22 b of the auxiliary electrode 22.
  • the distance S 1 between the two main electrodes 21 is the same as the width of the first insulating layer 31, and the distance S 2 between the two auxiliary electrodes 22 is the width of the second insulating layer 32 It has the same dimensions as.
  • the thickness t 3 of the first insulating layer 3 1 is smaller than the thickness t 1 of the main electrode 21, and the thickness t 4 of the second insulating layer 32 is smaller than the thickness t 2 of the auxiliary electrode 22. It is.
  • the present invention is not limited to this, and 3 and 1: 1 may be the same, and 4 and t2 may be the same.
  • each solder layer 4 has a bottom (covering the main electrode 21), a top (covering the auxiliary electrode 22), and a side connecting the bottom and the top. Have.
  • the side part covers the end face 1 c of the resistor 1.
  • the solder layer 4 is formed by plating, as described later. For this reason, as shown by reference numerals n 1 and n 2 in FIG. 2, the solder layer 4 extends over these insulating layers so as to cover a part of the first and second insulating layers 31 and 32. I have.
  • the main electrode 21 and the auxiliary electrode 22 are also formed by plating. For this reason, although not shown in the figure, in practice, the main electrode 21 and the auxiliary electrode 22 also overlap the first insulating layer 31 or the second insulating layer 32.
  • the thickness of the resistor 1 is about 0.1 mm to 1 mm.
  • the thickness of the main electrode 21 and the auxiliary electrode 22 is about 30 to 200 ⁇ m.
  • the thickness of the first and second insulating layers 31 and 32 is about 20 ⁇ .
  • the thickness of the solder layer 4 is about 5 ⁇ .
  • the length and width of the resistor 1 are about 2 mm to 7 mm, respectively. Of course, these dimensions are exemplary. For example, the size of the resistor 1 may be set appropriately according to the magnitude of the target resistance value.
  • the chip resistor R1 is configured to have a low resistance value (for example, about 0.5 ⁇ to 100 ⁇ ).
  • the above-described chip resistor R1 can be manufactured by the method shown in FIGS.
  • a metal plate 10 as a material of the resistor 1 is prepared.
  • the plate 10 has a size (length ⁇ width) capable of taking a plurality of resistors 1 and has a uniform thickness throughout.
  • Plate 10 includes a first surface 10a and a second surface 10b opposite to the first surface.
  • insulating layers 31 ′ are formed on the first surface 10a of the plate 10. These insulating layers 31 ′ extend parallel to each other and are spaced apart from each other at a predetermined interval.
  • the insulating layer 31 ′ is formed by, for example, printing a thick film of an epoxy resin.
  • a plurality of strip-shaped insulating layers 32 ′ are formed on the second surface 10 b of the plate 10. These insulating layers 32 'extend parallel to each other and are spaced apart from each other at a predetermined interval.
  • the insulating layer 32' is formed by thick-film printing of an epoxy resin. As described above, by using the same resin and the same method for forming the insulating layers 31, 32 ', it is possible to suppress an increase in manufacturing cost. Further, according to the thick-film printing, the width and thickness of each of the insulating layers 31 ′ and 32 ′ can be accurately finished to predetermined dimensions.
  • the insulating layer 32 ' is vertically aligned with respect to the corresponding one insulating layer 31', and the width of the insulating layer 32 'is equal to the width of the insulating layer 31'. It is set larger than.
  • a first conductive layer 21 ' is formed between insulating layers 31' formed on the first surface 10a.
  • a second conductive layer 22 ' is formed between the insulating layers 32' formed on the second surface 10b.
  • the first and second conductive layers 21, 22, 22 ' are formed by, for example, copper plating.
  • the first conductive layer 21 is a portion serving as a prototype of the main electrode 21, and the second conductive layer 22 ′ is a portion serving as a prototype of the auxiliary electrode 22.
  • a plurality of conductive layers having a uniform thickness can be simultaneously and easily formed. Can be formed. Further, according to the plating process, the conductive layer can be formed so that no gap is generated between the conductive layer and the insulating layer.
  • the plate 10 (and the conductive layers 21 1, 2 2 ,) Is cut.
  • the cutting position is a position where the conductive layers 21 'and 22' are divided into two in the width direction.
  • the plate 10 is divided into a plurality of par-shaped resistive material bodies 1 ′.
  • the resistance material body 1 ′ has a pair of side faces l c ′ extending in the longitudinal direction as a cut surface.
  • solder layer 4 ' is formed so as to cover the side surface 1c' of the resistive material body 1 'and the conductive layers 21, 22, 22'. As a result, a par-shaped resistor assembly R 1 ′ is obtained.
  • the formation of the solder layer 4 ' is performed by, for example, plating.
  • the resistor assembly R 1 ′ is cut along the imaginary line C 2.
  • the cutting position is a position spaced at a constant interval in the longitudinal direction of the resistor assembly R 1 ′.
  • the resistor assembly R 1 ′ is divided into a plurality of chip resistors R 1.
  • the chip resistor R1 obtained as described above is surface-mounted on a printed circuit board (or another mounting target) by, for example, a solder reflow technique. Specifically, in the solder reflow method, cream solder is applied to terminals on a circuit board. Thereafter, the chip resistor R1 is placed on the circuit board so that the main electrode 21 contacts the applied solder. In this state, the circuit board and the chip resistor R1 are heated in a reflow furnace. Finally, the molten solder is cooled and solidified, and the chip resistor R1 is fixed to the circuit board.
  • solder layer 4 melts.
  • the solder layer 4 is formed on each end face 1 c of the resistor 1 and on each main electrode 21 and each auxiliary electrode 22. Therefore, a solder fillet H f is formed by the molten solder as shown by a virtual line in FIG.
  • a solder fillet H f is formed by the molten solder as shown by a virtual line in FIG.
  • the solder fillet H f plays a role of releasing heat generated in the chip resistor R 1, the solder fillet H f also has an effect of suppressing a temperature rise of the chip resistor R 1.
  • Such a solderfish To form the let preferably, as in the illustrated embodiment, the lower part
  • solder layer 4 only needs to have a portion that covers at least the end face 1 c of the resistor 1.
  • the lower portion, the side portion, and the upper portion of the solder layer 4 are preferably integrally connected, but these three portions may be provided separately from each other.
  • the molten solder may flow in a direction away from the main electrode 21 or the auxiliary electrode 22.
  • the entire “non-electrode-formed portion” (the portion where the main electrode 21 and the auxiliary electrode 22 are not provided) on the lower surface 1 a and the upper surface 1 b of the resistor 1 includes the first and the second electrodes. Two insulating layers 31 and 32 are formed. This prevents the molten solder from directly adhering to the resistor 1.
  • the resistance value of the chip resistor R1 (the resistance value between the pair of main electrodes 21) to the target value
  • the distance S 1 between the pair of main electrodes 21 is defined by the first insulating layer 31 whose size is accurately finished to a predetermined size by thick film printing. Therefore, the interval S1 can be set to a predetermined accurate value.
  • Each auxiliary electrode 22 is made of copper and has the same high electrical conductivity as each main electrode 21.
  • the auxiliary electrode 22 has a lower specific resistance than the resistor 1.
  • the electric resistance of each main electrode 21, each capture electrode 22, and the region formed by a part of the resistor 1 sandwiched between them is the case where the auxiliary electrode 22 is not provided (see FIG. 10). )) Is smaller than the electric resistance. Therefore, for example, the case where the solder contacts only the inner side surface 21 b closer to the lower surface of each main electrode 21, and the case where the solder biases only the outer side surface 21 a closer to the lower surface of each main electrode 21. The difference in the resistance value from the case where the contact is made can be reduced.
  • the interval S 2 between the auxiliary electrodes 22 is larger than the interval S 1 between the main electrodes 21. For this reason, the resistance between the auxiliary electrodes 22 is larger than the resistance between the main electrodes 21. Therefore, the resistance value of the chip resistor R1 does not become lower than the original resistance value due to the resistance between the auxiliary electrodes 22.
  • each main electrode 21 and each auxiliary electrode 22 is formed by a first and a second insulating layer 31,
  • the side edge of 32 overlaps on the side edges 31a and 32a. Therefore, the side edges 31a and 32a do not easily peel off from the resistor 1.
  • the present invention is not limited to the contents of the above-described embodiment.
  • the specific configuration of each part of the chip resistor according to the present invention can be variously changed in design.
  • the specific configuration of each operation step of the method for manufacturing a chip resistor according to the present invention can be variously changed.
  • the chip resistor of the present invention may be configured as shown in FIG.
  • the same or similar elements as those in the above embodiment are denoted by the same reference numerals as those in the above embodiment.
  • the chip resistor R2 shown in FIG. 6 includes a third insulating layer 33 that covers the pair of side surfaces 1d of the resistor 1. According to such a configuration, it is possible to prevent solder from adhering to the side surface Id of the resistor 1.
  • a frame F as shown in FIGS. 7A and 7B can be used.
  • the frame F is formed, for example, by stamping a flat metal plate.
  • the frame F includes a plurality of plate-like portions 11 extending in a certain direction, and a rectangular frame-like support portion 12 that supports the plurality of plate-like portions 11.
  • a slit 13 is formed between the adjacent plate-like portions 11.
  • the width W 1 of the connecting portion 14 between the supporting portion 12 and each plate portion 11 is smaller than the width W 2 of the plate portion 11. This means that the connecting portion 14 is torsionally deformed and each plate-like portion 11 is rotated by about 90 degrees in the direction of the arrow N1, so that the side surface 11c of each plate-like portion 11 is formed. This is useful for facilitating the operation of forming a solder layer 4 'described later or the operation of forming an insulating layer 33'.
  • a band-shaped insulating layer 31 ′ is formed on one surface 11a of each plate-shaped portion 11 and this insulating layer
  • Two strip-shaped conductive layers 21 'sandwiching 31' are formed.
  • a strip-shaped insulating layer 3 2 ′ and two strip-shaped conductive layers sandwiching the insulating layer 3 2 ′ are also provided on a surface 11 b opposite to one surface 11 a of each plate-shaped portion 11 1. (The portions indicated by cross-hatching in the figure are the conductive layers 2 1 ′ and 2 2 ′, and this is the same in FIG. 9).
  • a solder layer 4 ′ is formed on a pair of side surfaces 11 c of each plate-shaped portion 11.
  • the solder layer 4' may be formed so as to cover the surfaces of the conductive layers 21 'and 22'.
  • a bar-shaped resistor assembly R 3 ′ is obtained.
  • this resistor assembly R 3 is cut at the position of the virtual line C 3, a plurality of chip resistors R 3 are manufactured.
  • the chip resistor R3 has the same configuration as the chip resistor R1 described with reference to FIGS.
  • a chip resistor may be manufactured by a method shown in FIG. That is, a plurality of rectangular insulating layers 31 'and a plurality of conductive layers 21' are alternately formed on one surface 11a of each plate-like portion 11 of the frame F. Also, a plurality of rectangular insulating layers 3 2 ′ and a plurality of conductive layers 2 2 ′ are alternately formed on the surface l i b opposite to the one surface 11 a. Next, an insulating layer 33 ′ is formed on the pair of side surfaces 11 c of the plate-shaped portion 11. By such a process, a bar-shaped resistor assembly R 4 ′′ is obtained.
  • this resistor assembly R 4 ′′ is cut at the position of the imaginary line C 4, a plurality of chip resistors with no solder layer formed thereon
  • the vessel R 4 ′ is manufactured.
  • solder is applied to both end surfaces 1c of the resistor 1 of these chip resistors R4 '.
  • the solder layer 4 is formed, for example, by barrel plating. After manufacturing the plurality of chip resistors R 4, the plurality of chip resistors R 4 ′ are housed in one barrel ⁇ , and are subjected to a soldering process collectively.
  • Each chip resistor R 4 ′ is a metal surface on which the end face 1 c of the resistor 1, the surface of each main electrode 21, and the surface of each auxiliary electrode 22 are exposed. On the other hand, the other portions are covered with the first to third insulating layers 31 to 33, so that the solder layer 4 can be appropriately formed on the above-described metal surface. Thereby, the chip resistor R4 is efficiently manufactured.
  • a plurality of chip resistors are manufactured from one plate.
  • a plurality of chips are obtained by cutting the plate.
  • a plurality of chips may be obtained, for example, by punching a plate.
  • a plurality of pairs of electrodes may be formed on one surface of the resistor.
  • the interval between the main electrodes and the interval between the auxiliary electrodes may be the same.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Details Of Resistors (AREA)

Abstract

 チップ抵抗器(R1)は、第1面(1a)およびこの第1面とは逆の第2面(1b)を有する抵抗体(1)と、前記第1面(1a)上に相互に離間して設けられた少なくとも2つの主電極(21)と、前記第2面(1b)上に相互に離間するとともに、前記抵抗体(1)を介して前記主電極(21)と対向する位置に設けられた少なくとも2つの補助電極(22)と、を具備している。前記主電極(21)と前記補助電極(22)とは材質が同じである。

Description

明細書 チップ抵抗器およびその製造方法 技術分野
本発明は、 チップ抵抗器およびその製造方法に関する。 背景技術
本願の図 1 0および図 1 1は、 従来のチップ抵抗器を示す。 図 1 0のチップ 抵抗器 1 Aは、 日本国特許出願公開第 2 0 0 2— 5 7 0◦ 9号公報に開示され たものであり、 図 1 1のチップ抵抗器 2 Aは、 日本国特許出願公開第 2 0 0 2 - 5 7 0 1 0号公報に開示されたものである。
図 1 0に示すように、 チップ抵抗器 1 Aは、 金属製の抵抗体 1 0 0と、 一対 の銅製の電極 1 1 0を備えている。 2つの電極 1 1 0は、 抵抗体 1 0 0の下面 1 0 0 aに固定されているとともに、 図に示す X方向において相互に離間配置 されている。 各電極 1 1 0の下面には、 ハンダ層 1 3 0が設けられている。 チップ抵抗器 1 Aは、 例えばプリント回路基板にハンダを用いて面実装され る。 このとき、 溶融したハンダが、 各電極 1 1 0の下面全体に均一に接触する ことが望ましい。 しかしながら、 溶融ハンダが、 各電極 1 1◦の内側側面 1 1 1およびその近傍にのみ、 接触する場合がある。 あるいは、 溶融ハンダが各電 極 1 1 0の外側側面 1 1 2部分にのみ接触する場合もある。 前者の場合と後者 の場合とでは、 チップ抵抗器 1 Aによって提供される抵抗値が異なりうる。 そ のため、 チップ抵抗器 1 Aを用いた回路において、 ハンダ付けの状態によって は、 所期の電気的特性が得られない場合があった。 このような不具合は、 低抵 抗値 (例えば Ι Ο Ο ιη Ω以下) を有するチップ抵抗器において顕著となる。 図 1 1に示すチップ抵抗器 2 Αは、 上述したチップ抵抗器 1 Aに、 一対のボ ンデイングパッド 1 2 0を追加した構成を有している。 具体的には、 2つのボ ンディングパッド 1 2 0は、 抵抗体 1 0 0の上面 1 0 0 bに固定されるととも に、 X方向に相互に離間して設けられている。 図に示すように、 各ボンディン グパッド 1 2 0は、 対応する一の電極 1 1 0の真上に位置している。 ボンディ ングパッド 1 2 0は、 ニッケルなど、 ワイヤボンディングに適した材料で形成 されており、 抵抗体 1 0 0よりも小さい比抵抗を有している。
上記構成によれば、 チップ抵抗器 2 Aの端部 (電極 1 1 0、 ボンディングパ ッド 1 2 0、 および、 これらに挟まれた抵抗体 1 0 0の端部からなる集合体) の抵抗値は、 ボンディングパッド 1 2 0を設けない場合 (すなわち図 1 0に示 すチップ抵抗器 1 Aの場合) よりも小さくなる。 したがって、 チップ抵抗器 1 Aについて上述した不具合は、 チップ抵抗器 2 Aにおいては低減あるいは実質 的に角军消される。
しかしながら、 図 1 1のチップ抵抗器 2 Aにおいては、 電極 1 1 0が銅製で あるのに対して、 ボンディングパッド 1 2 0は例えばニッケル製である。 その ために、 電極形成用およびボンディングパッド形成用として、 異なる 2つの材 料を準備しなければならない。 また、 このように材料の異なる電極 1 1 0とボ ンディングパッド 1 2 0とは、 別々の工程で形成する必要がある。 その結果、 チップ抵抗器 2 Aの生産コストが高くなるという問題があった。 発明の開示
本発明は、上述した事情のもとで考え出されたものである。そこで本発明は、 ハンダ付けの状態に起因する抵抗値の変動が小さく、 かつ、 生産コス トの低減 を図ることが可能なチップ抵抗器を提供することをその課題としている。 また、 本発明は、 そのようなチップ抵抗器の製造方法を提供することを別の課題とし ている。
本発明の第 1の側面により提供されるチップ抵抗器は、 第 1面およびこの第 1面とは逆の第 2面を有する抵抗体と、 前記第 1面上に相互に離間して設けら れた少なくとも 2つの主電極と、 前記第 2面上に相互に離間するとともに、 前 記抵抗体を介して前記主電極と対向する位置に設けられた少なくとも 2つの補 助電極と、を具備している。前記主電極と前記補助電極とは材質が同じである。 好ましくは、 前記補助電極の間の離間距離は、 前記主電極の間の離間距離以 上とされている。
好ましくは、 本発明のチップ抵抗器は、 前記抵抗体上に形成された第 1絶縁 層および第 2絶縁層をさらに具備している。 前記第 1絶縁層は、 前記抵抗体の 前記第 1面のうち前記主電極の間に位置する領域を覆っており、 前記第 2絶縁 層は、 前記抵抗体の前記第 2面のうち前記補助電極の間に位置する領域を覆つ ている。
好ましくは、前記第 1絶縁層の厚みは、前記主電極の厚み以下とされている。 好ましくは、 本発明のチップ抵抗器は、 前記抵抗体上に形成された少なくと も 2つのハンダ層をさらに具備している。 前記抵抗体は、 相互に離間した一対 の端面を含んでおり、 各端面は、 前記 2つのハンダ層のうち対応する一のハン ダ層により覆われている。
好ましくは、 前記ハンダ層は、 前記抵抗体の前記端面に加えて、 前記主電極 および前記補助電極を覆っている。
好ましくは、 本発明のチップ抵抗器は、 前記抵抗体上に形成された第 3絶縁 層をさらに具備している。 前記抵抗体は、 前記第 1面および前記第 2面の間を 延びる側面を有しており、 この側面が、 前記第 3絶縁層により覆われている。 本発明の第 2の側面によれば、 チップ抵抗器の製造方法が提供される。 この 方法は、第 1面およびこの第 1面とは逆の第 2面を有する抵抗材料体を準備し、 前記第 1面上に第 1導電層をパタ一ン形成し、 前記第 2面上に第 2導電層をパ ターン形成し、 前記抵抗材料体を複数の抵抗体に分割する、 各ステップを具備 している。 前記第 1導電層および前記第 2導電層は、 同一の材料から形成され る。
好ましくは、前記抵抗材料体の分割は、結果として得られるチップ抵抗器が、 前記第 1導電層の一部としての主電極を備え、 かつ、 前記第 2導電層の一部と しての補助電極を備えるように行われる。
好ましくは、 本発明の方法は、 前記第 1導電層のパターン形成に先立ち、 前 記抵抗材料体の前記第 1面上に第 1絶縁層をパターン形成するとともに、 前記 抵抗材料体の前記第 2面上に第 2絶縁層をパターン形成するステップをさらに 具備している。 前記第 1導電層および前記第 2導電層は、 前記抵抗材料体のう ち、 前記第 1および第 2絶縁層が形成されていなレ、領域に形成される。
好ましくは、 前記絶縁層のパターン形成は、 厚膜印刷により行なう。
好ましくは、前記第 1および第 2導電層の形成は、金属メツキにより行なう。 好ましくは、 前記抵抗材料体の分割は、 打ち抜きまたは切断により行なわれ る。
好ましくは、 本発明の方法は、 各抵抗体の側面上に絶縁層を形成するととも に、 前記各抵抗体の端面に、 バレルメツキ処理によってハンダ層を形成するス テツプをさらに具備している 図面の簡単な説明
図 1は、 本発明に基づくチップ抵抗器を示す斜視図である。
図 2は、 図 1の II- II線に沿う断面図である。
図 3 A〜3 Cは、 上記チップ抵抗器の製造方法の一部を説明する図である。 図 4 A〜4 Bは、 図 3 Cの工程に続く工程を説明する図である。
図 5 A〜 5 Bは、 図 4 Bの工程に続く工程を説明する図である。
図 6は、 図 1のチップ抵抗器の改変例を示す斜視図である。
図 7 Aは、 本発明のチップ抵抗器の製造に用いられるフレームの一例を示す 斜視図であり、 図 7 Bは、 同フレームの要部を示す平面図である。
図 8 A〜8 Bは、 上記フレームを利用した製造方法の一例を説明する図であ る。
図 9 A〜 9 Bは、 上記フレームを利用した製造方法の別の例を説明する図で ある。
図 1 0は、 従来のチップ抵抗器の一例を示す斜視図である。
図 1 1は、 従来のチップ抵抗器の別の例を示す斜視図である。 発明を実施するための最良の形態
以下、 本発明の好適な実施例につき、 添付図面を参照しつつ具体的に説明す る。
図 1およぴ図 2は、 本発明に基づくチップ抵抗器を示している。 図に示すチ ップ抵抗器 R 1は、抵抗体 1と、一対の主電極 2 1と、一対の補助電極 2 2と、 第 1およぴ第 2の絶縁層 3 1 , 3 2と、 一対のハンダ層 4とを具備している。 抵抗体 1は、 厚みが一定の矩形チップ状であり、 金属製である。 抵抗体 1を 形成する材質としては、 N i 一 C u系合金や C u— M n系合金が挙げられる力 これらに限定されるものではない。 すなわち、 抵抗体 1の材質は、 チップ抵抗 器 R 1の目標抵抗値に見合つた抵抗率をもつものを適宜選択すればよレ、。
一対の主電極 2 1および一対の補助電極 2 2は、 同一材質であり、 例えば銅 製である。 各主電極 2 1は、 抵抗体 1の下面 1 aに設けられている。 一方、 各 補助電極 2 2は、 抵抗体 1の上面 1 bに設けられている。 より具体的には、 こ れら一対の主電極 2 1および捕助電極 2 2は、 図に示す X方向に間隔を隔てて いる。 各主電極 2 1および各捕助電極 2 2の外側側面 2 1 a , 2 2 aは、 抵抗 体 1の端面 l c ( X方向に間隔を隔てた端面) と面一状である。 図 2に示すよ うに、 各主電極 2 1の幅 w 1は、 各補助電極 2 2の幅 w 2よりも大きく、 一対 の主電極 2 1の間隔 S 1は、 一対の補助電極 2 2の間隔 S 2よりも小さくなつ ている。
第 1およぴ第 2の絶縁層 3 1, 3 2は、 いずれもエポキシ樹脂などの樹脂製 である。 第 1の絶縁層 3 1は、 抵抗体 1の下面 1 aのうち、 一対の主電極 2 1 間の領域に設けられている。 一方、 第 2の絶縁層 3 2は、 抵抗体 1の上面 l b のうち、 一対の補助電極 2 2間の領域に設けられている。 第 1絶縁層 3 1は、 X方向に離間した側縁部 3 1 aを有しており、 これら側縁部は、 主電極 2 1の 内側側面 2 1 bに接している。 同様に、 第 2絶縁層 3 2は、 X方向に離間した 側縁部 3 2 aを有しており、 これら側縁部は、 補助電極 2 2の内側側面 2 2 b に接している。 従って、 2つの主電極 2 1の離間距離 S 1は、 第 1絶縁層 3 1 の幅と同一寸法であり、 2つの補助電極 2 2の離間距離 S 2は、 第 2絶縁層 3 2の幅と同一寸法である。 第 1絶縁層 3 1の厚み t 3は、 主電極 2 1の厚み t 1よりも小であり、 第 2絶縁層 3 2の厚み t 4は、 補助電極 2 2の厚み t 2よ りも小である。 本発明はこれに限定されず、 3と 1: 1とを同ーとし、 また 4と t 2とを同一としてもよい。
図 1および図 2から理解されるように、 各ハンダ層 4は、 底部 (主電極 2 1 を覆う) 、 上部 (補助電極 2 2を覆う) 、 および、 これら底部と上部とを繋ぐ 側部を有している。側部は、抵抗体 1の端面 1 cを覆っている。ハンダ層 4は、 後述するように、メツキにより形成される。 このため、図 2において符号 n 1 , n 2で示すように、 ハンダ層 4は、 第 1およぴ第 2絶縁層 3 1, 3 2の一部を 覆うようにこれら絶縁層上に延びている。 なお、 ハンダ層 4と同様に、 主電極 2 1および補助電極 2 2もメツキにより形成される。 このため、 図には示され ていないが、 実際には、 主電極 2 1および補助電極 2 2も、 第 1絶縁層 3 1ま たは第 2絶縁層 3 2上にオーバラップしている。
抵抗体 1の厚みは、 0 . 1 mm〜 1 mm程度である。 主電極 2 1および補助 電極 2 2の厚みは、 3 0〜2 0 0 μ m程度である。第 1および第 2絶縁層 3 1, 3 2の厚みは、 2 0 μ πι程度である。ハンダ層 4の厚みは、 5 μ πι程度である。 抵抗体 1の長さおよび幅は、 それぞれ 2 mm〜 7 mm程度である。 もちろん、 これらの寸法は例示である。 例えば、 抵抗体 1のサイズは、 目標抵抗値の大き さに応じて適宜設定すればよい。 チップ抵抗器 R 1は、 低抵抗値 (例えば 0. 5ιηΩ〜100πιΩ程度) を有するものとして構成されている。
上述したチップ抵抗器 R 1は、 図 3〜図 5に示す方法により製造することが できる。
まず、 図 3 Αに示すように、 抵抗体 1の材料となる金属製のプレート 1 0を 準備する。 プレート 1 0は、 抵抗体 1を複数個取り可能なサイズ (長さ X幅) を有しており、 全体にわたって均一な厚みを有している。 プレート 1 0は、 第 1面 10 aおよびこの第 1面とは逆の第 2面 10 bを含む。
図 3 Bに示すように、 プレート 10の第 1面 1 0 aに、 複数のストリップ状 絶縁層 3 1 ' を形成する。 これら絶縁層 3 1 ' は、 互いに平行に延びており、 所定の間隔をあけて相互に離間している。 絶縁層 31 ' は、 例えばエポキシ榭 脂の厚膜印刷により形成される。
図 3 Cに示すように、 プレート 10の第 2面 1 0 bに、 複数のストリップ状 絶縁層 32' を形成する。 これら絶縁層 32' は、 互いに平行に延びており、 所定の間隔をあけて相互に離間している。 好ましくは、 上述した絶縁層 3 1 ' の場合と同様に、絶縁層 32'は、エポキシ樹脂の厚膜印刷により形成される。 このように、 絶縁層 3 1, , 32' の形成に同一の樹脂および同一の手法を用 いることで、 製造コス トの上昇を抑えることができる。 また、 厚膜印刷によれ ば、 各絶縁層 31 ' , 32' の幅や厚みを所定の寸法に正確に仕上げることが できる。 同図に示すように、 絶縁層 32' は、 対応する一の絶縁層 3 1 ' に対 して鉛直方向に位置合わせされており、 絶縁層 32' の幅は、 絶縁層 3 1 ' の 幅よりも大きく設定されている。
図 4 Aに示すように、 第 1面 10 aに形成された絶縁層 3 1 ' の間に第 1の 導電層 2 1 ' を形成する。 これと同時に、 第 2面 10 bに形成された絶縁層 3 2' の間に第 2の導電層 22' を形成する。 これら第 1およぴ第 2の導電層 2 1,, 22' の形成は、 例えば銅メツキにより行なう。 第 1の導電層 21, は、 主電極 2 1の原型となる部分であり、 第 2の導電層 22' は、 補助電極 22の 原型となる部分である。
メツキ処理によれば、 均一な厚みを有する複数の導電層を同時にかつ容易に 形成することができる。 また、 メツキ処理によれば、 導電層と絶縁層との間に 隙間が生じないように、 導電層を形成することが可能である。
導電層 2 1 ' , 2 2 ' が形成された後、 図 4 Bに示すように、 仮想線 C 1に 沿って、 プレート 1 0 (およびその上に形成された導電層 2 1, , 2 2, ) を 切断する。 切断位置は、 導電層 2 1 ' , 2 2 ' をその幅方向において 2分割す る位置である。 この切断により、 プレート 1 0は複数のパー状の抵抗材料体 1 ' に分割される。 抵抗材料体 1 ' は、 切断面として、 その長手方向に延びる一対 の側面 l c ' を有することとなる。
図 5 Aに示すように、 抵抗材料体 1 ' の側面 1 c ' 、 および導電層 2 1, , 2 2 ' を覆うようにしてハンダ層 4 ' を形成する。 これにより、 パー状の抵抗 器集合体 R 1 ' が得られる。 ハンダ層 4 ' の形成は、 例えばメツキ処理により 行なう。
図 5 Bに示すように、仮想線 C 2に沿って、抵抗器集合体 R 1 ' を切断する。 切断位置は、 抵抗器集合体 R 1 ' の長手方向に一定間隔を隔てた箇所である。 この切断により、抵抗器集合体 R 1 'は複数のチップ抵抗器 R 1に分割される。 上述のようにして得られたチップ抵抗器 R 1は、 プリント回路基板 (あるい はその他の実装対象) に対して、 例えばハンダリフローの手法により面実装さ れる。 具体的には、 ハンダリフローの手法では、 回路基板上の端子にクリーム ハンダを塗布する。 その後、 塗布されたハンダに主電極 2 1が接触するように チップ抵抗器 R 1を回路基板上に載置する。 この状態で、 回路基板およぴチッ プ抵抗器 R 1をリフロー炉内で加熱する。 最後に、 溶融したハンダを冷却固化 して、 チップ抵抗器 R 1を回路基板に固定する。
上述したハンダのリフロー時には、 ハンダ層 4が溶融する。 ハンダ層 4は、 抵抗体 1の各端面 1 c上と、 各主電極 2 1およぴ各補助電極 2 2上に形成され ている。 そのため、 溶融したハンダにより、 図 1の仮想線で示すようなハンダ フィレット H f が形成される。 このハンダフィレツト H f の状態 (例えば形状) を外部から確認することにより、 チップ抵抗器 R 1の実装が適切に行なわれた か否かを判断することができる。 また、 ハンダフィレット H f の存在により、 チップ抵抗器 R 1を回路基板に確実に固定することができる。 さらに、 ハンダ フィレット H f は、 チップ抵抗器 R 1において発生する熱を逃がす役割を果た すため、 チップ抵抗器 R 1の温度上昇抑制効果もある。 このようなハンダフィ レットを形成するためには、 好ましくは、 図に示した実施形態のように、 下部
(主電極 2 1を覆う) 、 側部 (抵抗体 1の端面 1 cを覆う) および上部 (補助 電極 2 2を覆う) の 3つの部分からなるが、 本発明がこれに限定されるわけで はない。 例えばハンダ層 4は、 少なくとも抵抗体 1の端面 1 cを覆う部分を有 していればよい。 また、 ハンダ層 4の下部、 側部および上部は、 好ましくは一 体的に繋がった状態とされるが、 これら 3つの部分が互いに分離して設けられ ていてもかまわない。
チップ抵抗器 R 1の面実装時には、 溶融したハンダが主電極 2 1あるいは補 助電極 2 2から遠ざかる方向に流れ出す場合がありうる。 しかしながら、 抵抗 体 1の下面 1 aおよぴ上面 1 bにおける 「電極非形成部分」 (主電極 2 1およ ぴ補助電極 2 2が設けられていない部分) の全体には、 第 1および第 2の絶縁 層 3 1, 3 2が形成されている。 このため溶融ハンダが抵抗体 1に直接付着す ることが防止される。
チップ抵抗器 R 1の抵抗値 (一対の主電極 2 1間の抵抗値) を目標値に仕上 げるには、 一対の主電極 2 1の間隔 S 1を所定の間隔に正確に仕上げる必要が ある。 これに関し、 一対の主電極 2 1の間隔 S 1は、 厚膜印刷によりそのサイ ズを所定の寸法に正確に仕上げられている第 1絶縁層 3 1によって規定されて いる。 このため、 間隔 S 1は、 所定の正確な値とすることができる。
各補助電極 2 2は銅製であり、 各主電極 2 1と同一の高い電気伝導率を有し ている。 補助電極 2 2は、 抵抗体 1よりも比抵抗が小さい。 このため、 各主電 極 2 1、 各捕助電極 2 2、 およびこれらに挟まれた抵抗体 1の一部分からなる 領域の電気抵抗は、 補助電極 2 2を備えていない場合 (図 1 0参照) ) の電気 抵抗よりも小さくなる。 したがって、 例えばハンダが各主電極 2 1の下面の内 側側面 2 1 b寄り部分のみに偏って接触した場合と、 ハンダが各主電極 2 1の 下面の外側側面 2 1 a寄り部分のみに偏って接触した場合との抵抗値の差を小 さくすることができる。
補助電極 2 2の間隔 S 2は、主電極 2 1の間隔 S 1よりも大きい。このため、 補助電極 2 2間の抵抗は、 主電極 2 1間の抵抗よりも大きくなっている。 した がって、 チップ抵抗器 R 1の抵抗値が補助電極 2 2間の抵抗の影響により本来 の抵抗値よりも低くなることはない。
各主電極 2 1および各補助電極 2 2の一部は、第 1および第 2の絶縁層 3 1, 3 2の側縁咅 3 1 a, 3 2 a上にオーバラップしている。 したがって、 それら の側縁部 3 1 a, 3 2 aが抵抗体 1から容易に剥離することもない。
本発明は、 上述した実施形態の内容に限定されるものではない。 本発明に係 るチップ抵抗器の各部の具体的な構成は、種々に設計変更自在である。同様に、 本発明に係るチップ抵抗器の製造方法の各作業工程の具体的な構成も、 種々に 変更自在である。
例えば、 本発明のチップ抵抗器は、 図 6に示すような構成にしてもよレ、。 図 6以降の図においては、 前記実施形態と同一または類似の要素には、 前記実施 形態と同一の符号を付している。
図 6に示すチップ抵抗器 R 2は、 抵抗体 1の一対の側面 1 dを覆う第 3の絶 縁層 3 3を備えている。 このような構成によれば、 抵抗体 1の側面 I dにハン ダが付着することを防止することができる。
また、 チップ抵抗器を製造する場合には、 図 7 Aおよび図 7 Bに示すような フレーム Fを用いることもできる。 このフレーム Fは、 例えば平板状の金属板 を打ち抜き加工するなどして形成されたものである。 フレーム Fは、 一定方向 に延びた複数の板状部 1 1と、 これら複数の板状部 1 1を支持する矩形枠状の 支持部 1 2とを備えている。 隣り合う板状部 1 1どうしの間には、 スリット 1 3が形成されている。 支持部 1 2と各板状部 1 1との連結部 1 4の幅 W 1は、 板状部 1 1の幅 W 2よりも小さくされている。 このことは、 連結部 1 4を捩じ り変形させて各板状部 1 1を矢印 N 1方向に約 9 0度回転させることにより、 各板状部 1 1の側面 1 1 cに対して後述するハンダ層 4 ' の形成作業、 あるい は絶縁層 3 3 ' の形成作業を容易化させるのに役立つ。
上述したフレーム Fを用いる場合には、 図 8 Aおよぴ図 8 Bに示すように、 各板状部 1 1の片面 1 1 a上に、 帯状の絶縁層 3 1 ' と、 この絶縁層 3 1 ' を 挟む 2条の帯状の導電層 2 1 ' とを形成する。 また、 各板状部 1 1の片面 1 1 aとは反対の面 1 1 b上にも、 帯状の絶縁層 3 2 ' と、 この絶縁層 3 2 ' を挟 む 2条の帯状の導電層 2 2, とを形成する (同図のクロスハッチングで示した 部分が導電層 2 1 ' , 2 2 ' であり、 これは図 9においても同様である) 。 次 いで、 各板状部 1 1の一対の側面 1 1 cにハンダ層 4 ' を形成する。 ハンダ層 4 ' の形成に際しては、 導電層 2 1 ' , 2 2 ' の表面を覆うように形成しても よい。上述した工程により、バー状の抵抗器集合体 R 3 ' が得られる。 そして、 この抵抗器集合体 R 3, を仮想線 C 3の箇所で切断すると、 複数のチップ抵抗 器 R 3が製造される。 このチップ抵抗器 R 3は、 図 1およぴ図 2で説明したチ ップ抵抗器 R 1と同様な構成である。
また、 上述した手法とは異なり、 例えば図 9に示す方法でチップ抵抗器を製 造してもよい。 すなわち、 フレーム Fの各板状部 1 1の片面 1 1 a上に矩形状 の複数の絶縁層 3 1 ' と複数の導電層 2 1 ' とを交互に形成する。 また、 片面 1 1 aとは反対の面 l i b上に矩形状の複数の絶縁層 3 2 ' と複数の導電層 2 2 ' とを交互に形成する。 次いで、 板状部 1 1の一対の側面 1 1 cに絶縁層 3 3 ' を形成する。 このような工程により、 バー状の抵抗器集合体 R 4 " が得ら れる。 この抵抗器集合体 R 4 " を仮想線 C 4の箇所で切断すると、 複数のハン ダ層未形成のチップ抵抗器 R 4 ' が製造される。 次いで、 これらのチップ抵抗 器 R 4 ' の抵抗体 1の両端面 1 cにハンダをメツキする。 これにより、 図 6に 示すチップ抵抗器 R 2と同様な構成のチップ抵抗器 R 4を得ることができる。 ハンダ層 4の形成は、 例えばバレルメツキにより行なう。 複数のチップ抵抗 器 R 4, を製造した後に、 これら複数のチップ抵抗器 R 4 ' を 1つのバレル內 に収容し、 これらに対してハンダメツキ処理を一括して施す。 各チップ抵抗器 R 4 ' は、 抵抗体 1の端面 1 c、 各主電極 2 1の表面、 および各補助電極 2 2 の表面が露出した金属面となっている。 一方、 これら以外の部分は第 1ないし 第 3の絶縁層 3 1〜3 3に覆われているため、 上述した金属面に適切にハンダ 層 4を形成することができる。 これにより、 チップ抵抗器 R 4は効率良く製造 される。
本発明においては、 1つのプレートから複数のチップ抵抗器が作製される。 上述した実施例においては、 プレートを切断することにより複数のチップを得 ていた。 しかしながら、 これに代えて、 例えばプレートに打ち抜きを施すこと によって、 複数のチップを得るようにしてもかまわない。
本発明においては、 抵抗体の片面に複数ペアの電極を形成するようにしても かまわない。 この場合には、 一対の電極を電流検出用に、 他の一対の電極を電 圧検出用に使用することも可能である。 また、 主電極どうしの間隔と補助電極 どうしの間隔とは、 同一であってもよい。
本発明につき、 以上のように説明したが、 これを他の様々な態様に改変し得 ることは明らかである。 このような改変は、 本発明の思想及ぴ範囲から逸脱す

Claims

2004/093101 るものではなく、 当業者に自明な全ての変更は、 以下における請求の範囲に含 まれるべきものである。 請求の範囲
1 . 第 1面およびこの第 1面とは逆の第 2面を有する抵抗体と、
前記第 1面上に相互に離間して設けられた少なくとも 2つの主電極と、 前記第 2面上に相互に離間するとともに、 前記抵抗体を介して前記主電極 と対向する位置に設けられた少なくとも 2つの補助電極と、 を具備する構成に おいて、
前記主電極と前記補助電極とは材質が同じである、 チップ抵抗器。
2 . 前記補助電極の間の離間距離は、 前記主電極の間の離間距離以上とされて いる、 請求項 1に記載のチップ抵抗器。
3 . 前記抵抗体上に形成された第 1絶縁層および第 2絶縁層をさらに具備する 構成において、 前記第 1絶縁層は、 前記抵抗体の前記第 1面のうち前記主電極 の間に位置する領域を覆っており、 前記第 2絶縁層は、 前記抵抗体の前記第 2 面のうち前記補助電極の間に位置する領域を覆っている、 請求項 1に記載のチ ップ抵抗器。
4 . 前記第 1絶縁層の厚みは、 前記主電極の厚み以下とされている、 請求項 3 に記載のチップ抵抗器。
5 . 前記抵抗体上に形成された少なくとも 2つのハンダ層をさらに具備する構 成において、 前記抵抗体は、 相互に離間した一対の端面を含んでおり、 各端面 は、 前記 2つのハンダ層のうち対応する一のハンダ層により覆われている、 請 求項 1に記載のチップ抵抗器。
6 . 前記ハンダ層は、 前記抵抗体の前記端面に加えて、 前記主電極および前記 補助電極を覆っている、 請求項 5に記載のチップ抵抗器。
7 . 前記抵抗体上に形成された第 3絶縁層をさらに具備する構成において、 前 記抵抗体は、 前記第 1面おょぴ前記第 2面の間を延びる側面を有しており、 こ の側面が、 前記第 3絶縁層により覆われている、 請求項 3に記載のチップ抵抗 器。
8 . 第 1面およびこの第 1面とは逆の第 2面を有する抵抗材料体を準備し、 前記第 1面上に第 1導電層をパターン形成し、
前記第 2面上に第 2導電層をパタ一ン形成し、
. 前記抵抗材料体を複数の抵抗体に分割する、 各ステップを具備する構成に おいて、
前記第 1導電層および前記第 2導電層が、 同一の材料から形成される、 チ ップ抵抗器の製造方法。
9 . 前記抵抗材料体の分割は、 結果として得られるチップ抵抗器が、 前記第 1 導電層の一部としての主電極を備え、 かつ、 前記第 2導電層の一部としての補 助電極を備えるように行われる、 請求項 8に記載の方法。 '
10. 前記第 1導電層のパターン形成に先立ち、 前記抵抗材料体の前記第 1面上 に第 1絶縁層をパターン形成するとともに、 前記抵抗材料体の前記第 2面上に 第 2絶縁層をパターン形成するステップをさらに具備する構成において、 前記 第 1導電層および前記第 2導電層は、 前記抵抗材料体のうち、 前記第 1および 第 2絶縁層が形成されていない領域に形成される、 請求項 8に記載の方法。
11. 前記絶縁層のパターン形成は、 厚膜印刷により行なう、 請求項 1 0に記載 の方法。
12. 前記第 1および第 2導電層の形成は、 金属メツキにより行なう、 請求項 1 0に記載のチップ抵抗器の方法。
13. 前記抵抗材料体の分割は、 打ち抜きまたは切断により行なわれる、 請求項 8に記載の方法。
14. 各抵抗体の側面上に絶縁層を形成するとともに、 前記各抵抗体の端面にバ レルメツキ処理によってハンダ層を形成するステップをさらに具備している、 請求項 8に記載の方法。
PCT/JP2004/005523 2003-04-16 2004-04-16 チップ抵抗器およびその製造方法 Ceased WO2004093101A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/553,044 US7326999B2 (en) 2003-04-16 2004-04-16 Chip resistor and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003112015A JP3848286B2 (ja) 2003-04-16 2003-04-16 チップ抵抗器
JP2003-112015 2003-04-16

Publications (1)

Publication Number Publication Date
WO2004093101A1 true WO2004093101A1 (ja) 2004-10-28

Family

ID=33296016

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/005523 Ceased WO2004093101A1 (ja) 2003-04-16 2004-04-16 チップ抵抗器およびその製造方法

Country Status (5)

Country Link
US (1) US7326999B2 (ja)
JP (1) JP3848286B2 (ja)
KR (1) KR100730850B1 (ja)
CN (1) CN100576373C (ja)
WO (1) WO2004093101A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4057462B2 (ja) 2003-04-28 2008-03-05 ローム株式会社 チップ抵抗器およびその製造方法
US20070001802A1 (en) * 2005-06-30 2007-01-04 Hsieh Ching H Electroplating method in the manufacture of the surface mount precision metal resistor
JP2007049071A (ja) * 2005-08-12 2007-02-22 Rohm Co Ltd チップ抵抗器とその製造方法
WO2007020802A1 (ja) * 2005-08-18 2007-02-22 Rohm Co., Ltd. チップ抵抗器
TWI430293B (zh) * 2006-08-10 2014-03-11 Kamaya Electric Co Ltd Production method of corner plate type chip resistor and corner plate type chip resistor
US8214007B2 (en) 2006-11-01 2012-07-03 Welch Allyn, Inc. Body worn physiological sensor device having a disposable electrode module
US20100236054A1 (en) * 2007-08-30 2010-09-23 Kamaya Electric Co., Ltd. Method and apparatus for manufacturing metal plate chip resistors
JP2013254983A (ja) * 2007-12-17 2013-12-19 Rohm Co Ltd チップ抵抗器およびその製造方法
JP2009218552A (ja) * 2007-12-17 2009-09-24 Rohm Co Ltd チップ抵抗器およびその製造方法
JP5464829B2 (ja) * 2008-04-28 2014-04-09 ローム株式会社 チップ抵抗器およびその製造方法
US8242878B2 (en) 2008-09-05 2012-08-14 Vishay Dale Electronics, Inc. Resistor and method for making same
CN102326215B (zh) * 2009-02-23 2014-05-07 釜屋电机株式会社 金属板低电阻片式电阻器及其制造方法
TWI397929B (zh) * 2009-02-27 2013-06-01 Kamaya Electric Co Ltd Method for manufacturing low - resistance sheet resistors for metal plates
JP2012174760A (ja) * 2011-02-18 2012-09-10 Kamaya Denki Kk 金属板低抵抗チップ抵抗器及びその製造方法
US9734304B2 (en) 2011-12-02 2017-08-15 Lumiradx Uk Ltd Versatile sensors with data fusion functionality
US9700222B2 (en) 2011-12-02 2017-07-11 Lumiradx Uk Ltd Health-monitor patch
TWM439246U (en) * 2012-06-25 2012-10-11 Ralec Electronic Corp Micro metal sheet resistance
CN104541338B (zh) * 2013-04-18 2018-03-02 松下知识产权经营株式会社 电阻器制造方法
JP6386876B2 (ja) * 2014-10-28 2018-09-05 Koa株式会社 電流検出用抵抗器の製造方法及び構造体
CN108666057B (zh) * 2018-04-03 2024-04-30 广东风华高新科技股份有限公司 一种片式电阻器及其制备方法
WO2022091643A1 (ja) * 2020-11-02 2022-05-05 ローム株式会社 チップ抵抗器及びその製造方法
EP4191252B1 (en) * 2021-12-03 2025-06-18 Analog Devices International Unlimited Company Sense resistor

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4727876Y1 (ja) * 1969-10-11 1972-08-24
JPH0864401A (ja) * 1994-08-26 1996-03-08 Rohm Co Ltd チップ状電子部品
JPH08236324A (ja) * 1994-12-07 1996-09-13 Dale Electronics Inc 表面取付けレジスターおよびその製造方法
WO1999018584A1 (en) * 1997-10-02 1999-04-15 Matsushita Electric Industrial Co., Ltd. Resistor and method for manufacturing the same
JP2000114009A (ja) * 1998-10-08 2000-04-21 Alpha Electronics Kk 抵抗器、その実装方法および製造方法
JP2000150210A (ja) * 1998-11-06 2000-05-30 Rohm Co Ltd チップ型抵抗器の製造方法
JP2001118701A (ja) * 1999-10-19 2001-04-27 Koa Corp 電流検出用低抵抗器及びその製造方法
JP2002057010A (ja) * 2000-08-07 2002-02-22 Koa Corp 抵抗器の製造方法および抵抗器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4727876U (ja) 1971-04-10 1972-11-29
KR0130869B1 (ko) * 1994-06-02 1998-05-15 김정덕 칲 저항기의 외부 전극 제조 방법
US5781158A (en) * 1995-04-25 1998-07-14 Young Hoek Ko Electric/magnetic microstrip antenna
DE69715091T2 (de) * 1996-05-29 2003-01-02 Matsushita Electric Industrial Co., Ltd. Widerstand für Oberflächenmontage
KR980005074A (ko) * 1996-06-10 1998-03-30 이형도 다면형 칩 저항기
JP2000124003A (ja) * 1998-10-13 2000-04-28 Matsushita Electric Ind Co Ltd チップ形ptcサーミスタおよびその製造方法
JP4384787B2 (ja) * 2000-06-05 2009-12-16 ローム株式会社 チップ抵抗器
JP2002025802A (ja) * 2000-07-10 2002-01-25 Rohm Co Ltd チップ抵抗器
JP4138215B2 (ja) 2000-08-07 2008-08-27 コーア株式会社 チップ抵抗器の製造方法
WO2003046934A1 (fr) * 2001-11-28 2003-06-05 Rohm Co.,Ltd. Pave resisitf et procede de fabrication correspondant
KR20030052196A (ko) * 2001-12-20 2003-06-26 삼성전기주식회사 박막 칩 저항기 및 그 제조방법
US6690558B1 (en) * 2002-01-14 2004-02-10 Alan Devoe Power resistor and method for making

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4727876Y1 (ja) * 1969-10-11 1972-08-24
JPH0864401A (ja) * 1994-08-26 1996-03-08 Rohm Co Ltd チップ状電子部品
JPH08236324A (ja) * 1994-12-07 1996-09-13 Dale Electronics Inc 表面取付けレジスターおよびその製造方法
WO1999018584A1 (en) * 1997-10-02 1999-04-15 Matsushita Electric Industrial Co., Ltd. Resistor and method for manufacturing the same
JP2000114009A (ja) * 1998-10-08 2000-04-21 Alpha Electronics Kk 抵抗器、その実装方法および製造方法
JP2000150210A (ja) * 1998-11-06 2000-05-30 Rohm Co Ltd チップ型抵抗器の製造方法
JP2001118701A (ja) * 1999-10-19 2001-04-27 Koa Corp 電流検出用低抵抗器及びその製造方法
JP2002057010A (ja) * 2000-08-07 2002-02-22 Koa Corp 抵抗器の製造方法および抵抗器

Also Published As

Publication number Publication date
US7326999B2 (en) 2008-02-05
CN100576373C (zh) 2009-12-30
KR100730850B1 (ko) 2007-06-20
JP3848286B2 (ja) 2006-11-22
US20060205171A1 (en) 2006-09-14
JP2004319787A (ja) 2004-11-11
CN1774771A (zh) 2006-05-17
KR20060002939A (ko) 2006-01-09

Similar Documents

Publication Publication Date Title
WO2004093101A1 (ja) チップ抵抗器およびその製造方法
US7782173B2 (en) Chip resistor
US7782174B2 (en) Chip resistor
JP4358664B2 (ja) チップ抵抗器およびその製造方法
JP6302877B2 (ja) 金属ストリップ抵抗器とその製造方法
JP2649491B2 (ja) Smd構造の抵抗器、その製造方法及びこの抵抗器を取り付けたプリント回路板
US20090153287A1 (en) Chip resistor and method of making the same
JP4057462B2 (ja) チップ抵抗器およびその製造方法
JP2009302494A (ja) チップ抵抗器およびその製造方法
JP4632358B2 (ja) チップ型ヒューズ
JP2009218317A (ja) 面実装形抵抗器およびその製造方法
JP2006332413A (ja) チップ抵抗器およびその製造方法
JP3848247B2 (ja) チップ抵抗器およびその製造方法
JP3848245B2 (ja) チップ抵抗器
JP2004134559A (ja) チップ型電子部品およびその製造方法
JP5242614B2 (ja) チップ抵抗器およびその製造方法
WO2007020802A1 (ja) チップ抵抗器
JP2006310277A (ja) チップ型ヒューズ
JP2017228701A (ja) チップ抵抗器およびチップ抵抗器の実装構造
JP7779850B2 (ja) チップ抵抗器及びその製造方法
JP2002057010A (ja) 抵抗器の製造方法および抵抗器
KR101771822B1 (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
JP2004022659A (ja) 低い抵抗値を有するチップ抵抗器とその製造方法
KR20180017842A (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
JP2006157064A (ja) チップ抵抗器およびその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020057018970

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10553044

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 20048102936

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020057018970

Country of ref document: KR

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 10553044

Country of ref document: US