WO2003067273A1

WO2003067273A1 - Jitter tolerance diagnosing method, and jitter tolerance diagnosing device

Info

Publication number: WO2003067273A1
Application number: PCT/JP2002/000971
Authority: WO
Inventors: Manabu Sasaki
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2002-02-06
Filing date: 2002-02-06
Publication date: 2003-08-14
Anticipated expiration: 2004-08-06
Also published as: JP4170918B2; US20050038616A1; JPWO2003067273A1

Description

明細書ジッ夕トレランス診断方法およびジッ夕トレランス診断装置技術分野

本発明は、高速イン夕コネクトなどのように、高速動作が求められる LS Iのジッ夕トレランスを診断するためのジッ夕トレランス診断方法およびジッ夕トレランス診断装置に関するものである。

情報処理装置の高速化高機能化に伴って、例えば、中央処理装置と主記憶装置との間のイン夕フエ一スにも、より一層の高速化が求められている。このような需要に応えて、高速ィン夕コネクトの規格として InfiniBandと呼ばれる規格が提唱され、この規格に沿った製品の開発が進展している。

高速イン夕コネクトには、当然ながら、非常に高いデータ伝送速度が求められており、近年では、 1リンクあたりの伝送速度が 2. 5Gbpsと極めて高速な製品が主流になっている。このような伝送速度の高速化に伴って、各リンクで伝送される信号の特性に関しても厳しい制約が必要となっており、 InfiniBand規格では、高速ィン夕コネクトの出力信号 Txおよび入力信号 Rxに許容されるジッ夕は、それそれ 0. 35UIおよび 0. 65UIである。ここで、ジヅ夕の単位として用いた UIは、デ一夕 1ビヅトあたりの時間間隔（unit Interval)を意味しており、ちなみに、伝送速度が 2. 5 Gbpsである場合、 1UIは、わずかに、 40 Opsである。

このような背景から、高速イン夕コネクトを製品化する段階において、個々の L S Iが規格を満足するジッ夕トレランスを備えているか否かを評価する技術が要望されている。

背景技術

図 12に、イン夕コネクト L S Iの一般的な構成を示す。

図 12に示すように、一般的なイン夕コネクト LS Iは、入力データをシリアル化して出力する Txブロック 410と、シリアルデ一夕をパラレル化して出力する Rxプロヅク 420とを備えている。図 12に示した Txプロヅク 410および R xプロック 4 2 0は、それそれクロック生成器 4 1 4 , 4 2 4を備えており、これらのクロック生成器 4 1 4， 4 2 4は、 P L L 4 0 1が基準クロックに基づいて生成したクロック信号から必要な周期のクロック信号を生成し、それそれシリアライザ 4 1 2およびドライバ 4 1 3あるいはデシリアライザ 4 2 2およびレシーバ 4 2 3にこのクロック信号を供給する。

このように、イン夕コネクト L S Iは、様々な機能を持つ素子から構成されており、これらの素子が互いに関連して動作するものである。このため、インタコネクト L S Iの回路特性を劣化させる要因としては、 L S I製造プロセスゃジャンクシヨン温度のばらつきなどのように、個々の素子に関する個別的な要因に加えて、例えば、' T xプロック 4 1 0に備えられたクロック生成器 4 1 4によって生成されたクロヅク信号に現れたジッ夕がシリアライザ 4 1 2あるいはドライバ 4 1 3において及ぼす影響のように、複数の素子の関連において考慮すべき要因も考えられる。

これらの要因は、本来それそれに突き詰めて検討すべきではある。しかしながら、従来は、イン夕コネクト L S Iにそれほどの高速性能が要求されていなかつたので、イン夕コネクト L S Iに内蔵された P L L 4 0 1の調整コードを目安とする方法が一般的に用いられていた。

この方法は、，上述した様々な要因によるイン夕コネクト L S Iにおける回路特性の劣化の程度を、 P L Lに関する要因によって代表させて評価しょうとするものであり、イン夕コネクト L S Iの出力端子を介して出力される P L Lの調整コードをイン夕コネクト L S I全体の回路特性の劣化を示す指標として利用するので、簡便法としては有効であった。

しかしながら、この方法によってあからさまに知ることができるのは、当然ながら、イン夕コネクト L S Iを構成する多数の素子の中の一つである P L Lに起因する劣化の程度のみである。したがって、この P L Lの調整コードを利用する方法によって得られた評価結果に基づいて、近年の高速イン夕コネクト L S Iの回路特性、特に、出力ジッ夕および入力許容ジヅ夕に関する特性が、 Infiniband などの規格を満足しているか否かを判断することは、ほとんど期待できない。そこで、シンセサイザなどの測定装置を用いて、高速イン夕コネクト L S Iのジッ夕トレランスを実測する方法が考えられている。

図 1 3に、従来のジッ夕トレランス測定方法の概念図を示す。

図 1 3に示したシンセサイザ 4 0 2は、ノイズを付加した基準クロックを生成し、ィン夕コネクト L S Iに傭えられた P L L 4 0 1に入力する。この状態で、ノィズ測定装置 4 0 3は、イン夕コネクト L S Iの T xプロック 4 1 0から出力された信号に含まれるノィズの量を測定する。このようにして測定された Τ Xブロック 4 1 0の出力端におけるノイズ量と、シンセサイザ 4 0 2によって付加されたノイズ量とを関連付けることにより、 T xプロック 4 1 0についてのジヅ夕トレランスを評価する。また一方、ノイズ付加装置 4 0 4は、 T xブロック 4 1 0から R xプロック 4 2 0に入力される信号にノイズを付加し、このときの R x ブロック 4 2 0の出力信号を信号監視装置 4 0 5によって監視する。この信号監視装置 4 0 5による監視結果と、ノイズ付加装置 4 0 4によって付加されたノィズ量とを関連付けることにより、 R xブロック 4 2 0が正常にデ一夕を受信できる限界のノイズ量、すなわち、 R xブロックの入力端におけるジヅ夕トレランスを評価する。

このようなジッ夕トレランス測定方法を適用すれば、基準クロックにジッ夕が発生した場合についてのジヅ夕トレランスを T Xプロヅクおよび R Xプロヅクについてそれそれ実測することが可能である。

しかしながら、この測定方法を実施するためには、図 1 3に示したように、様々な測定装置を準備する必要があり、測定システムが非常に大掛かりになってしまう。また、これらの装置とイン夕コネクト L S Iとを接続するためには、この測定のための接続そのものによるノイズの混入を避けるために、極めて高精度のコネク夕やソケットなどを改めて準備する必要がある。このように、この測定方法の実施には、多大な労力とコストがかかるので、試作品のテストや製品の抜き取り検査などに適用することは可能であるものの、量産した製品についての全数検査などに適用することは極めて困難である。

また、ジッ夕を付加した入力を直接に入力可能な箇所は、図 1 3に示したように、 P L L 4 0 1や T xプロック 4 1 0あるいは R xブロック 4 2 0の入力端に限られるので、この測定方法を適用することにより、 P L L 4 0 1と T xプロヅク 4 1 0あるいは R xブロック 4 2 0とを組み合わせた回路部分については、その回路部分としてのジヅ夕トレランスを評価することができるものの、 T xプロック 4 1 0や R xプロック 4 2 0を構成している各部に関するジヅ夕トレランスを個別に評価することはできない。

その一方、高速イン夕コネクト L S I求められる性能の向上にかかわらず、 L S Iの回路特性を劣化させる要因の大きさに、ここ数年目だった変化は見られていない。例えば、各回路ブロックの製造プロセスは、従来と変わらず基準値を中心に一 6 0 %から + 5 0 %の範囲でばらついており、ジャンクション温度も同様に、基準値を中心に— 4 0度から + 5 0度の範囲でばらついているのが現実である。このような L S Iの製造工程における現実に基づいて、十分に規格を満たす高速インタコネクト L S Iを確実に量産するためには、 L S Iを構成する各回路プロックについてのジヅ夕トレランスを、製品化された L S Iのほぼ全数について明確に把握することを可能とする技術が必要不可欠である。

発明の開示

本発明は、複数の回路プロックから形成されている評価対象の L S Iにおいて、任意の回路プロックの入力端に任意のジッ夕を付加し、各回路プロックのジッ夕トレランスを個々に評価することを目的とする。

また、本発明は、評価対象の L S Iの性能を維持しつつ、任意のジッ夕を付加可能なジッ夕 f寸加回路を提供することを目的とする。

更に、本発明の目的は、実用的な範囲で可変なジッ夕を簡単な制御コードに応じて発生させる手法を提供することにある。

上述した目的は、所望の回路プロックの前段にそれそれ配置され、指定された大きさのジッ夕を発生する機能を備えたジッ夕付加回路に、所望の大きさのジッ夕を発生させる旨の制御指示を入力する制御手順と、評価対象の L S Iから出力される少なくとも 1つの出力信号を監視し、この出力信号の特性が所望の規格を満足するか否かを判定する監視手順とを備えたジッ夕トレランス診断方法によつて実現される。

このような第 1のジッ夕トレランス診断方法によれば、予め評価対象の L S I に組み込まれたジッ夕付加回路を用いて、所望の回路プロックに所望の大きさのジッ夕を含んだ信号を入力することができるので、 L S Iの出力信号を監視することにより、個々の回路プロックについて、ジッ夕トレランスを見つけ出すことができる。！

また、上述した目的は、所望の回路プロックとその前段の回路プロックとの間に配置された相補型 M O S回路素子を選択する選択手順と、入力される比変更指示に応じて、 p型 M O S トランジスタと n型 M O Sトランジスタとをそのサイズ比を変更可能なように組み合わせたジッ夕付加回路によって、選択された相補型 M O S回路素子を置き換える置換手順と、評価対象の L S Iについてジッ夕トレランスを診断る際に、所望の回路プロックの前段に配置きれたジッ夕付加回路を形成する p型 M O S トランジスタと n型 M O Sトランジスタとのサイズ比を、このジッ夕付加回路に対応する相補型 M O S回路素子におけるサイズ比を所定の範囲において変更するサイズ比変更手順と、評価対象の L S Iから出力される少なくとも 1つの出力信号を監視し、この出力信号の特性が所望の規格を満足するか否かを判定る監視手順とを備えたジッ夕トレランス診断方法によって実現される。；

このような第 2のジッ夕トレランス診断方法によれば、適切な相補型 M O S回路素子の代わ,りに配置されたジッ夕付加回路において、このジッ夕付加回路を形成している P犁 M〇 Sトランジスタと n型 M O Sトランジスタとのサイズ比を変更することに,より、このジッ夕付加回路を介して所望の回路ブロックに入力される入力信号に、変更されたサイズ比と所定の基準値との差に応じた大きさの擬似的なジッ夕を入力信号に付加し、この擬似的なジッ夕の大きさに関連付けて、評価対象の L S Iの出力信号を監視することができる。

また、上述した目的は、上述した第 2のジッ夕トレランス診断方法において、選択手順は、複数の回路プロックにおける所望の回路プロックとその前段の回路プロックとの間に配置されたバッファあるいはィンバ一夕を選択することによつて実現される。

このようなジッ夕トレランス診断方法によれば、評価対象の L S Iにおいてジッ夕付加回路を非常に大きな自由度を持って配置することができる。なぜなら、バッファあるいはインパー夕は、評価対象の L S Iにおいて、回路プロック相互を接続する素子として多数が配置されていることが期待できるからである。

また、上述した目的は、 L S Iを形成している複数の回路ブロックの少なくとも一つの前段にそれそれ配置され、入力される制御指示に対応する大きさのジッ夕を前段の回路プロックから受け取った信号に付加して出力するジッ夕付加回路と、各ジッ夕付加回路に、所望の大きさのジッ夕を付加する旨の制御指示を入力する付加制^]手段と、評価対象の L S Iから出力される出力信号を監視し、この出力信号の特性が所望の規格を満足するか否かを判定する監視手段とから構成されるジッ夕トレランス診断装置によって実現される。

このような構成のジッ夕トレランス診断装置によれば、所望の回路プロックへの入力信号に、制御指示に対応する大きさのジッ夕を付加することができるので、付加されるジッ夕値に関連付けて、評価対象の L S Iの出力信号を監視することにより、この出力信号の特性が所望の規格を満足する限界に相当するジッ夕の大きさ、すなわち、ジッ夕トレランスを見つけ出すことができる。

更に、上述した目的は、所定のサイズを有する p型 M O Sトランジスタと別の所定のサイス'を有する n型 M O Sトランジスタとから形成される相補型 M O S U 回路素子と、入力される制御指示に応じて、この相補型 M 0 S回路素子の形成に寄与する P型 M O S トランジスタと n型 M O Sトランジスタとのサイズ比を変更するサイズ比変更手段とから構成されるジッ夕付加回路によって実現される。このよう第 1のジッ夕付加回路によれば、相補型 M 0 S回路素子を実質的に形成している p型 M O Sトランジスタと n型 M O S トランジスタとの比を基準となる値から化させることにより、出力信号の波形を変形し、サイズ比のずれの大きさに応じた大きさの擬似的なジッ夕を付加することができる。

また更に、上述した目的は、 k個の n型 M O Sトランジスタを備えて形成されるバッファあるいはインバー夕を備え、 k個の n型 M O Sトランジスタは、 p型 M O Sトランジスタのソース端子に互いに並列に接続されており、 k個の n型 M O Sトランジスタの少なくとも一つととのサイズ比は、バッファあるいはィンバ一夕として最適に機能するための基準値よりも小さい値であり、全ての n型 M O Sトランジスタを合わせたものと p型 M O Sトランジスタとのサイズ比は基準値と同じか大きい値である構成のジッ夕付加回路において、 k個の n型 M O S トランジス夕に対応して配置されており、対応する n型 M O S トランジスタのバッファあるいはィンバ一夕への寄与を有効とするか否かを決定する k個のスィツチと、入力される制御指示に応じて適切なスィツチを選択し、選択したスィツチに対応する n型 M O S トランジスタをバッファあるいはィンバ一夕の形成に寄与させるスィツチ制御手段とからサイズ比変更手段を構成することによって実現される。このようなサイズ比変更手段によれば、スィヅチのオンノオフを制御することにより、 n型 M O S トランジスタのそれそれをバッファあるいはインバ一夕の形成に選択的に寄与させ、 p型 M O S トランジスタと n型 M O S トランジスタとのサイズ比を変化させることができる。また、適切な n型 M O S トランジスタをバヅファあるいはィンバ一夕の形成に寄与させることにより、ジッ夕付加回路を十分な性能を持つバッファあるいはィンバ一夕として動作させることができる。更に、上述した目的は、上述した第 1のジッ夕トレランス診断装置において、ジッ夕付加回路は、固定トランジス夕と m個の可変トランジスタを備えたバヅファあるいはインバ一夕および m個のスイッチを備え、固定トランジスタは、バヅファあるいはィンバ一夕を構成する p型 M O S トランジスタに直列に接続されており、所定のサイズ Sを有する n型 M O S トランジスタとしてバッファあるいはインバ一夕の機能に寄与し、 m個の可変トランジスタは、それそれサイズ S i = 1〜！ II )を有する n型 M O S トランジスタであり、固定トランジスタに並列に接続されており、 in個のスィツチは、 m個の可変トランジスタに対応して配置され、制御指示に応じて、対応する可変トランジスタのバッファあるいはインバー夕への寄与を有効とするか否かを決定する構成であり、付加制御手段は、制御指示作成手段および回路選択手段を備えており、制御指示作成手段は、所望のジッ夕値に応じて mビットの制御指示を作成し、回路選択手段は、所望のジッ夕付加回路に備えられた m個のスィツチに制御指示を形成している各ビットの信号を各スィツチに対する制御指示として入力する構成とすることによって実現される。

このような構成の第 2のジッ夕トレランス診断装置によれば、 mビットの制御指示の各ビットによって直接的に対応するスィツチを制御することにより、バッファあるいはィンバ一夕の形成に寄与する n型 M O S トランジスタと p型 M〇 S トランジスタとのサイズ比を、寄与させる可変トランジスタに応じて離散的に変化させることができる。

更に、上述した目的は、上述した第 2のジッ夕トレランス診断装置に備えられたジッ夕付加回路において、 m個の可変トランジスタは、それそれサイズ S i = 1〜！ n ) = 2 ^m一¹ X Sを有する構成とすることによって実現される。

このような構成の可変トランジスタを備えたジッ夕付加回路によれば、スイツチに関するオンオフの組み合わせに応じて、バッファあるいはィンバ一夕の形成に寄与する n型 M O Sトランジスタのサイズを、固定トランジスタのサイズに相当する最小値 Sから最大値 2 ^m x Sまで刻み Sで離散的に変化させ、これに応じたジッ夕を入力信号に付加することができる。

図面の簡単な説明

図 1は、本発明かかわるジッ夕トレランス診断方法の原理を示す。

図 2は、本発明かかわるジッ夕トレランス診断装置の原理ブロック図である。図 3は、本発明にかかわるジヅ夕付加回路の原理プロック図である。

図 4は、本発明にかかわる第 2のジヅ夕トレランス診断装置の原理プロヅク図である。

図 5は、本発明にかかるジッ夕トレランス診断装置の実施形態を示す図である。図 6は、ジッ夕付加回路の詳細構成を示す図である。

図 7は、ジッ夕トレランス診断装置の動作を表す流れ図である。

図 8は、ジッ夕付加動作を説明する図である。

図 9は、ジッ夕付加回路の別実施形態を示す図である。

図 1 0は、ジッ夕付加回路の配置例を示す図である。

図 1 1は、ジヅ夕付加回路の別実施形態を示す図である。

図 1 2は、ィン夕コネクト L S Iの一般的な構成を示す図である。

図 1 3は、従来のジッ夕トレランス測定方法の概念図である。

発明を実施するための最良の形態

まず、図 1を参照して本発明にかかわるジヅ夕トレランス診断方法の原理を説明する。図 1は、本発明にかかわるジッ夕トレランス診断方法の原理を示す。図 1 ( a)に示す第 1のジッ夕トレランス診断方法は、制御手順（S 1 1 ) および監視手順（S 1 2 ) から構成される。本発明にかかわる第 1のジッ夕トレランス診断方法の原理は、以下の通りである o

制御手順（ 1 1 ) は、所望の回路ブロックの前段に配置されたジヅ夕付加回路に、所望の矢きさのジヅ夕を発生させる旨の制御指示を入力する。

監視手順（S 1 2 ) は、評価対象の L S Iから出力される少なくとも 1つの出力信号を監視し、この出力信号の特性が所望の規格を満足するか否かを判定する。このような構成の第 1のジッ夕トレランス診断方法の動作は以下の通りである所望の回路プロックの前段に配置されたジツ夕付加回路に、制御手順（S 1 1 ) により、適切よ制御指示を所望のジッ夕付加回路に入力することにより、このジッ夕付加回路の後段の回路プロックに所望の大きさのジッ夕を含んだ信号を入力する。また、御手順（S 1 1 )により、このジッ夕付加回路によって発生させるジヅ夕の大きさを変化させつつ、監視手順（S 1 2 )によって L S Iの出力信号を監視することにより、この出力信号の特性が所望の規格を満足する限界に相当するジヅ夕の大きさ、すなわち、ジヅ夕トレランスを見つけ出すことができる。また、図 1 (b)に示す第 2のジヅ夕トレランス診断方法は、選択手順（S 2 1 )、置換手順（ S 2 2 ) サイズ比変更手順（ S 2 3 ) および監視手順（ S 1 3 ) から

i

構成される。 ,

本発明にかかわるジッ夕トレランス診断方法の原理は、以下の通りである。選択手順（S 2 1 )は、所望の回路プロックとその前段の回路ブロックとの間に配置された相補型 M O S回路素子を選択する。

置換手順（S 2 2 )は、入力される比変更指示に応じて、 p型 M O S トランジス夕と n型 M 0 Sトランジスタとをそのサイズ比を変更能なように組み合わせた回路であって、このサイズ比を適切な値に固定することによって選択された相補型 M O S回路素子と等価な機能を果たす回路であるジッ夕付加回路によって、選択されたバッファあるいはィンバ一夕を置き換える。

サイズ比変更手順（S 2 3 )は、評価対象の L S Iについてジヅ夕トレランスを測定する際に、所望の回路プロックの前段に配置されたジッ夕付加回路を形成する p型 M O Sトランジスタと n型 M O Sトランジスタとのサイズ比を、このジヅ夕付加回路を対応する相補型 M O S回路素子と等価な回路とするサイズ比を基準として定めた所定の範囲において変更する。

監視手順（S 1 3 ) は、評価対象の L S Iから出力される少なくとも 1つの出力信号を監視し、この出力信号の特性が所望の規格を満足するか否かを判定する。このような構成の第 2のジッ夕トレランス診断方法の動作は以下の通りである c 評価対象の L S Iを製造する段階において、選択手順（S 2 1 )によって選択された相補型 M O S回路素子を、置換手段（S 2 2 )は、サイズ比を変更可能な p型 M O Sトランジスタと n型 M O Sトランジスタを含んで形成されたジッ夕付加回路に置き換える。評価対象の L S Iについてジヅ夕トレランスを測定する際に、サイズ比変更手順（S 2 3 )は、所望の回路プロックに対応するジッ夕付加回路における p型 M O Sトランジスタと n型 M O Sトランジスタとのサイズ比を変更することにより、このジッ夕付加回路を介して所望の回路プロックに入力される信号の立ち上がり時間あるいは立ち下がり時間を、変更されたサイズ比と基準となるサイズ比との割合に応じて変動させる。このようにして、入力信号に立ち上がり時間あるいは立ち下がり時間の変動を与えることは、この変動の大きさに相当する大きさの擬似的なジッ夕を入力信号に付加することに相当する。監視手順（S 1 3 )は、このようにして付加された擬似的なジッ夕の大きさに関連付けて、評価対象の L S Iめ出力信号を監視する。

次に、図 2 参照して本発明にかかわるジヅ夕トレランス診断装置の原理を説明する。

図 2は、本発明にかかわるジッ夕トレランス診断装置の原理ブロック図である。図 2に示すッ夕トレランス診断装置は、ジッ夕付加回路 1 1 1、付加制御手段 1 1 2および監視手段 1 1 3から構成される。

本発明にかかわるジッ夕トレランス診断装置の原理は、以下の通りである。ジッ夕付加回路 1 1 1は、 L S Iを形成している複数の回路プロックの少なくとも一つの前段にそれそれ配置されており、入力される制御指示に対応する大きさのジッ夕を前段の回路プロックから受け取つた信号に付加し、この信号を後段の回路プロックに入力する。

付加制御手段 1 1 2は、 L S Iを形成している複数の回路ブロックのいずれかに対応して配置されたジッ夕付加回路 1 1 1に、所望の大きさのジッ夕を付加する旨の制御指不を入力する。

監視手段 1 1 3は、評価対象の L S Iから出力される少なくとも 1つの出力信号を監視し、この出力信号の特性が所望の規格を満足するか否かを判定する。このような構成のジッ夕トレランス診断装置の動作は以下の通りである。

所望の回路ブロックについてジッ夕トレランスを診断する際に、付加制御手段 1 1 2は、その回路ブロックの前段に配置されたジッ夕付加回路 1 1 1に適切な大きさのジッ夕を付加する旨の制御指示を入力する。例えば、付加制御手段 1 1 2により、所定の範囲に含まれる大きさのジヅ夕を付加する旨の制御指示をジッ夕付加回路 1 ,1 1に入力し、これらの制御指示によって付加されるジヅ夕値に関連付けて、監視手段 1 1 3が、評価対象の L S Iの出力信号を監視することにより、この出力号の特性が所望の規格を満足する限界に相当するジッ夕の大きさ、すなわち、ジッ夕トレランスを見つけ出すことができる。

更に、図 3を参照して本発明にかかわるジッ夕付加回路の原理を説明する。図 3は、本発明にかかわるジッ夕付加回路の原理を示す図である。

図 3に示すジッ夕付加回路は、相補型 M O S回路素子 1 2 1と、サイズ比変更手段 1 2 2とから構成される。

本発明にかかわるジッ夕付加回路の原理は、以下の通りである。

相補型 M O S回路素子 1 2 1は、所定のサイズを有する p型 M O S トランジス夕と別の所定 pサイズを有する n型 M O Sトランジスタとから形成されている。サイズ比変更手段 1 2 2は、入力される制御指示に応じて、相補型 M O S回路素子 1 2 1の形成に寄与する p型 M O S トランジスタと n型 M O S トランジスタとのサイズ比き変更する。

このような構成のジッ夕付加回路の動作は以下の通りである。

サイズ比変更手段 1 2 2は、相補型 M O S回路素子 1 2 1を形成すべき p型 M ◦ Sトランジスタあるいは n型 M O Sトランジスタから、制御指示で指定されたジッ夕値に相当する分を切り離すことにより、実質的に相補型 M O S回路素子 1 2 1を形成する p型 M O Sトランジスタと n型 M O S トランジスタとの比を変更する。このようなジッ夕付加回路 1 1 1に前段の回路ブロックから出力された信号が入力されると、 p型 M O Sトランジスタと n型 M O Sトランジスタとのサイズ比が相補型 M O S回路素子 1 2 1として機能するために最適な基準値である場合とは異なる波形を有する出力信号が得られる。この出力信号と最適なサイズ比に基づいて形成された相補型 M O S回路素子 1 2 1から得られるべき出力信号との間の立ち上がり時間あるいは立ち下がり時間の差は、このジッ夕付加回路 1 1 1の出力信号が入力される回路ブロックから見れば、入力信号に現れるジッ夕に他ならない。つまり、 p型 M O S トランジスタと n型 M O S トランジスタとのサィズ比を基準値からずらすことにより、ジッ夕付加回路 2 1 0を介して所望の回路プロヅクに入力する信号に、サイズ比のずれの大きさに応じた大きさの擬似的なジッ夕を付加することができる。

また更に、図 3を参照して本発明にかかわるサイズ比変更手段の原理を説明する。

図 3に示すサイズ比変更手段は、 k個の n型 M O S トランジスタ 1 2 3を備えて形成されるバッファあるいはィンバ一夕である相補型 M O S回路素子 1 2 1を備えたジッ夕付加回路 1 1 1において、 k個のスィツチ 1 2 4と、スィツチ制御手段 1 2 5とから構成される。

本発明にかかわるサイズ比変更手段の原理は、以下の通りである。

k個の n型 M O S トランジスタ 1 2 3は、 p型 M O S トランジスタのソース端子に互いに並列に接続されており、これらの n型 M O S トランジスタ 1 2 3の少なくとも一つと p型 M O Sトランジスタとのサイズ比は、バッファあるいはインバ一夕として最適に機能するための基準値よりも小さい値であり、全ての n型 M 0 S トランジスタ 1 2 3を合わせたものと p型 M O S トランジスタとのサイズ比は、基準値と同'じか大きい値である。

k個のスィヅチ 1 2 4は、 k個の n型 M O S トランジスタ 1 2 3に対応して配置されており、対応する n型 M O S トランジスタ 1 2 3のバッファあるいはインバー夕への寄与を有効とするか否かを決定する。

スィッチ制御手段 1 2 5は、入力される制御指示に応じて適切なスィッチ 1 2 4を選択し、選択したスィツチ 1 2 4に対応する n型 M O S トランジスタ 1 2 3 をバヅファあるいはィンバ一夕の形成に寄与させる。

このような構成のサイズ比変更手段の動作は以下の通りである。スィツチ制御手段 1 2 5が、制御指示に応じて k個のスィツチ 1 2 4を制御することにより、 n型 M O Sトランジスタ 1 2 3それそれを相補型 M O S回路素子 1 2 1であるバッファあるいはインバ一夕の形成に選択的に寄与させる。これにより、 p型 M O Sトランジスタと n型 M O S トランジスタとのサイズ比を基準値よりも小さい値から基準値と同じか大きい値まで変化させ、そのサイズ比に応じたジッ夕を付加した信号を後段の回路プロックに入力することができる。

更に、図 4を参照して本発明にかかわる第 2のジッ夕トレランス診断装置の原理を説明する。

図 4は、本発明にかかわる第 2のジヅ夕トレランス診断装置の原理を示す図である。

図 4に示す第 2のジッ夕トレランス診断装置は、固定トランジスタ 1 3 1と m 個の可変トランジスタ 1 3 2を備えたバッファあるいはィンバ一夕 1 3 0および m個のスィツチ 1 3 3を備えたジッ夕付加回路 1 1 1と、制御指示作成手段 1 3 4および回路選択手段 1 3 5を備えた付加制御手段 1 1 2とから構成される。本発明にかかわる第 2のジッ夕トレランス診断装置の原理は、以下の通りである。なお、図 4は、ジッ夕付加回路 1 1 1をインバ一夕に基づいて形成した場合の回路を示している。

ジッ夕付加回路 1 1 1に備えられた固定トランジスタ 1 3 1は、バッファあるいはィンバ一夕 1 3 0を構成する p型 M O S トランジスタに直列に接続されており、所定のサイズ Sを有する n型 M O S トランジスタとしてバヅファあるいはィンバ一夕 1 3 0の機會 gに寄与する。

ジッ夕付加回路 1 1 1に備えられた m個の可変トランジスタ 1 3 2は、それそれサイズ i = l〜！ II )を有する n型 M O S トランジスタであり、固定トランジス夕 1 3 1に並列に接続されている。

ジッ夕付加回路 1 1 1に備えられた m個のスィッチ 1 3 3は、 m個の可変トランジス夕 1 3 2に対応して配置されており、制御指示に応じて、対応する可変トランジス夕 1 3 2のゲート端子に入力信号電圧を印可するか否かを決定する。付加制御手段 1 1 2に備えられた制御指示作成手段 1 3 4は、所望のジッ夕値に応じて mビットの制御指示を作成する。付加制御手段 1 1 2に備えられた回路選択手段 1 3 5は、所望のジッ夕付加回路 1 1 1に備えられた m個のスィツチ 1 3 3に制御指示を形成している各ビットの信号を各スィッチ 1 3 3に対する制御指示として入力する。

このような構成のジッ夕トレランス診断装置の動作は以下の通りである。

制御指示作成手段 1 3 4によって作成された制御指示の各ビットは、回路選択手段 1 3 5によって所望のジヅ夕付加回路 1 1 1に備えられた m個のスィッチ 1

！

3 3に入力され、これに応じて各スイッチ 1 3 3のオン/オフが決定される。これらのスィヅチ 1 3 3に関するオン/オフの組み合わせを変えれば、当然ながら、対応する可変トランジスタ 1 3 2の組み合わせが変化するので、バッファあるいはインバ一夕 1 3 0の形成に寄与する n型 M O S トランジスタと p型 M O S トランジス夕とのサイズ比を、固定トランジスタ 1 3 1のサイズに相当する最小値 S に対応する値から全ての可変トランジスタ 1 3 2を寄与させた場合に相当する最大値 S +∑ i = l〜！ II )に対応する値まで離散的に変化させることができる。更に、本発明にかかわる第 2の可変トランジスタの原理は、以下の通りである。図 4に示したジヅ夕付加回路 1 1 1において、 m個の可変トランジスタ 1 3 2 は、それそれサイズ S i = l〜m) = 2 Sを有する。

このような構成の可変トランジスタの動作は以下の通りである。

スィツチ 1 3^に関するオン/オフの組み合わせに応じて、対応する可変トランジス夕 1 3 2の組み合わせがバッファあるいはインバ一夕 1 3 0の形成に寄与するので、バヅファあるいはインバー夕 1 3 0の形成に寄与する n型 M O S トランジス夕のサイズは、固定トランジスタ 1 3 1のサイズに相当する最小値 Sから最大値 2 ^m x Sまで刻み Sで離散的に変化する。

以下、本発明にかかるジッ夕トレランス診断装置の最良の実施形態について説明する。

図 5に、本発明にかかるジッ夕トレランス診断装置の実施形態を示す。

なお、図 5に'示す各部のうち、図 1 3に示した各部と同等のものについては、同一の符号を付して示し、その説明を省略する。

図 5に示したィン夕コネクト L S Iにおいて、このィン夕コネクト L S Iにおいて、基準クロックは、ジッ夕付加回路 2 0 1 aを介して P L L 4 0 1に入力されている。また、この PLL401によって生成されたクロック信号は、ジヅ夕付加回路 201b, 201 cをそれそれ介して Txプロヅク 410および Rxプロック 420に入力される。また、図 5に示したィン夕コネクト L S Iにおいて、分配回路 202は、外部から入力されるセレクトコ一ドに基づいてイネ一ブル信号を生成し、上述した 3つのジッ夕付加回路 201 a, 201b, 201 cのそれそれに対応するイネ一ブル信号を入力する。また、この分配回路 202は、外部から入力さる制御コードを、後述する手順に従って、上述した 3つのジッ夕付加回路 201 a, 201 b ₅201 cに入力する。以下、これらのジッ夕付加回路 201 a, 201 b, 201 cを総称する際には、単に、ジヅ夕付加回路 201と称する。

また、図 $に示した制御コード生成装置 203は、後述する手順に従って所定の範囲の数値を示す制御コードと、上述した 3つのジッ夕付加回路 201のいずれかを示すセレクトコードとを生成し、イン夕コネクト LS Iに設けられた制御情報用の入力端子を介してこの制御コードおよびセレクトコ一ドを分配回路 20 2に入力する。一方、図 5に示したノイズ測定装置 204は、 Txブロック 41 ◦から出力されるデ一夕信号あるいは Rxプロック 420から出力されるデータ信号に混入 ύているノイズ成分の大きさを測定し、制御コード生成装置 203から受け取った制御コードおよびセレクトコードと関連付けて出力する。

次に、ジ γ夕付加回路の詳細構成について説明する。

図 6に、 ^ッ夕付加回路の詳細構成を示す。

図 6に示 ίたジヅ夕付加回路において、ノヅファ 211は、 ρ型 MOSトランジス夕と η型 MOSトランジスタとから形成された一つのインバー夕と、固定トランジス夕 i 31と 3個の可変トランジスタ I S S i l S Ssとを p型 MOS トランジスタのソース端子に並列に接続して形成されたもう一つのインバー夕とから構成されている。図 6に示した固定トランジスタ 131および m個の可変トランジス夕 132 i〜 132₃は、いずれも n型 M OSトランジスタであり、これらの n型 MQ Sトランジスタのソース端子はそれそれ接地されている。また、 3 個の可変トンジスタ 132 i〜 132₃それそれのサイズ Siは、固定トランジス夕 131のサイズ Sを用いて、式（ 1 )のように表される。 Si = 2^1-1 S · ■ · ( 1)

なお、固定ランジスタ 13 1のサイズ Sは、例えば、 p型 MOSトランジス夕のサイズ S pの 4分の 1とすればよい。

また、固定トランジスタ 13 1のゲート端子には、前段のインバー夕の出力信号が入力されており、一方、 3個の可変トランジスタ 132 i〜 132₃のゲート端子には、それぞれ MOSトランジスタ 2 12 ^2 12₃を介して前段のインバ一夕の出力信号入力されている。また、図 6において、これらの MO Sトランジス夕 2 12₁〜2 12₃のゲ一ト端子には、それそれ MO S トランジスタ 2 13 !~2 13₃のドレイン端子が接続されており、イネ一ブル信号に応じて、これらの MO Sトランジスタ 2 13 i〜2 13₃がオン状態となったときに、 MOSトランジス夕 2 1 2 i〜2 1 2₃のゲート端子に制御コードの対応するビット値に相当する信号電圧が印可される。

以下、可変トランジスタ 132 32₃、 MO Sトランジスタ 2 12丄〜2 12₃および MO Sトランジスタ 2 13 i〜2 1 3₃を総称する際は、それそれ単に、可変トランジスタ 132、 MOSトランジスタ 2 12および M OSトランジス夕 2 13と称する。

以下に、図 2、図 3および図 4に示した各手段と、図 5および図 6に示した各

f

部との対応関係を示す。

図 5に示した:ジヅ夕付加回路 20 1は、図 2に示したジヅ夕付加回路 1 1 1に相当する。図 5 示した P L L 40 1 , Txブロック 410および Rxプロック 4 20のそれそれは、図 2に示した回路プロックに相当する。また、図 5に示した分配回路 202および制御コード生成装置 203は、図 2に示した付加制御手段 1 12に相当す'る。図 5に示したノイズ測定装置 204は、図 2に示した監視手段 1 13に相当する。また、図 6に示した MOSトランジスタ 212は、図 3に示したスィッチ 124あるいは図 4に示したスィツチ 133に相当する。一方、図 6に示した M OS トランジスタ 2 13は、図 3に示したスィツチ制御手段 12 5に相当する。また、図 5に示した分配回路 202が生成したィネーブル信号に応じて、図 6に示した MOSトランジスタ 2 13が動作することにより、図 4に示した回路選択手段 125の機能を実現している。また、図 5に示した制御コ一ド生成装置 203は、図 4に示した制御指示作成手段 124に相当する。

なお、図 5に,'示したイン夕コネクト LS Iには、製造段階において、図 6に示したような構^のジッ夕付加回路 201が組み込まれている。このことは、評価対象の L S Iで ^:あるイン夕コネクト L S Iの製造段階において、図 1(a)に示した配置手順（S i 1 )が完了していることを示している。

また、一般的なイン夕コネクトの設計において、図 1 1に示した PL L 401 と Txブロック410あるいは Rxブロック 420との間には、しばしば複数段のインバ一夕やバッファが配置される。したがって、図 5に示したジヅ夕付加回路 201は、このような一般的な設計によって PLL401や Txブロック 41 0、 Rxプロヅク 420の前段に配置されたインバー夕あるいはバッファを選択的に置き換えた,ものと捉えることもできる。このことは、図 5に示したイン夕コネクト LS Iの製造段階において、図 1(b)に示した選択手順（S21)および置換手順（S 22 )が完了していることを示している。

次に、図 5に示したジッ夕トレランス診断装置の動作を説明する。

図 7に、ジッ夕トレランス診断装置の動作を表す流れ図を示す。

以下の記述では、図 5乃至図 7を適宜参照されたい。

図 5に示した制御コード生成装置 203は、まず、前段にジッ夕付加回路 20 1が配置された回路ブロックの一つを選択し、選択した回路プロックに対応するジッ夕付加回路 201を示すセレクトコードを分配回路 202に入力する（ステップ 301)。次に、制御コード生成装置 203は、数値「0」から数値「2³」までの範囲の数値を:表す 3ビットの制御コードを順次に生成し、分配回路 202を介して各ジヅ夕付加回路 201に入力する（ステップ 302 )。

例えば、ステップ 301において T Xプロヅク 410が選択されて、対応するジッ夕付加回路 201 bを示すセレクトコードが分配回路 202に入力されると、分配回路 202により、ジッ夕付加回路 201 bによるサイズ比変更動作を有効とする旨のイネ.一ブル信号が生成され、このイネ一ブル信号がジッ夕付加回路 2 01bに入力される。このイネ一ブル信号の入力に応じて、ジッ夕付加回路 20 lbに備えられた MOSトランジスタ 213(図 6参照）はオン状態となり、ステヅプ 302において制御コ一ド生成装置 203によって生成された制御コ一ドの各ビットに対応する電圧が対応する MO Sトランジスタ 212のゲート端子に印可される。これにより、制御コードを形成する各ビットのうち、論理「1」であるビットに対応する MOSトランジスタ 212はオン状態となり、対応する可変トランジス夕 132のゲート端子に入力信号に対応する電圧値が入力される。このようにして、制御コードに応じて、所望の可変トランジスタ 132を、固定トランジス夕 131とともにバッファ 211を形成する n型 MO Sトランジスタの一部として寄与させることにより、バッファ 21 1の形成に寄与する p型 MO Sトランジス夕と n型 MO Sトランジスタに関するサイズ比を変更する。

例えば、制御コードを形成する各ビヅト C 1,〇2，〇3がともに論理「0」でぁつた場合には、全ての可変トランジスタ 132は入力信号から切り離され、固定トランジスタ 131のみがバッファ 21 1の形成に寄与する。この場合は、固定トランジスタ 131と相補結合している p型 MO Sトランジスタのサイズ S pと、固定トランジスタ 131のサイズ Sとの比が、バッファ 211の形成に寄与する p型 MO Sトランジスタと n型 MO Sトランジスタに関するサイズ比となる。ここで、固定トランジスタ 131のサイズ Sが p型 MOSトランジスタのサイズ S pの 4分の 1である場合は、上述した制御コードの入力に応じて、バッファ 21 1の形成に寄与する P型 MO Sトランジスタと n型 MO Sトランジスタのサイズ比は 4対 1となり、一般的な CMOSで形成されたバッファにおけるサイズ比（ 2 対 1 )から大幅にずれることになる。

このようにして、バッファ 211の形成に寄与する p型 MO Sトランジスタと n型 MOSトランジスタに関するサイズ比を、バッファ 211がバッファとしての機能を果たすために最適なサイズ比からずらすことにより、このバッファ 21 1の出力信号における立ち上がり時間 t r_aおよび立ち下がり時間 t f _aは、図 8 に符号（ a )を付して示した信号波形において示すように、バッファとして最適に機能するときの基準となる信号波形（図 8において符号（b)を付して示す）における対応する値 t r_r, t f _rから変化させられる。これにより、このバッファ 21 1の出力信号のデューティー比も、立ち上がり時間および立ち下がり時間の基準値からのずれに応じて変化する。このようなデューティー比のずれは、後段の回路プロックから見ると、バッファ 211によって発生したジッ夕と同等のものである。ここで、上述したようにして変更されたサイズ比と基準となるサイズ比とのずれの大きさと、このずれによって発生するデューティ一比の変化量（すなわち

I

ジヅ夕値）と間には相関関係がある。したがって、上述したようにして、バヅファ 2 1 1の形成に寄与する p型 M O S トランジスタと n型 M O Sトランジスタに関するサイズ比を変更することにより、サイズ比のずれに応じた大きさのジッ夕を、バッファ 2 1 1への入力信号に付加して後段の回路ブロック（例えば、 T xブロック 4 1 0 |に入力することができる。

このようなジッ夕が付加された信号の入力に応じて、 T xブロック 4 1 0から出力された信号は、ィン夕コネクト L S Iに備えられている出力端子を介してノィズ測定装置 2 0 4に入力される（図 5参照）。これに応じて、ノイズ測定装置 2 0 4は、この出力信号に含まれているノィズ成分の大きさを測定する（ステップ 3 0 3 )。次いでノイズ測定装置 2 0 4は、制御コード生成装置 2 0 3から受け取つたセレクトコードに対応する回路ブロックについての測定結果の一部として、ステップ 3 0 3で得られたノイズ値と、制御コード生成装置 2 0 3から受け取つた制御コード相当するジッ夕値に対応付けて蓄積する（ステップ 3 0 4 )。なお、制御コ一ドとジッタ値との対応関係は、制御コードに対応するサイズ比とジッ夕値との関係に ¾づいて、予め求めておけばよい。

次に、制御コード生成装置 2 0 3は、全ての制御コードの生成を完了したか否かを判定し（テヅプ 3 0 5 )、まだ生成していない制御コードがある場合は（ステップ 3 0 5の定判定）、ステップ 3 0 2に戻って次の制御コードを生成して分配回路 2 0 2に入力する。

このようにして、制御コード生成装置 2 0 3により、 3ビヅトの組み合わせで生成可能な全ての制御コードを生成し、分配回路 2 0 2を介して順次にジッ夕付加回路 2 0 1に入力する。これにより、このジッ夕付加回路 2 0 1内部のバッファ 2 1 1に形成に寄与する p型 M O Sトランジスタと n型 M O Sトランジスタとのサイズ比を、制御コード「0 0 0」に相当する 4対 1から制御コード「1 1 1」に相当する 1対 2まで離散的に変化させ、このジッ夕付加回路 2 0 1により、それそれのサイズ比に相当するジヅ夕を入力信号に付加させて、 T xブロック 4 1 0 に渡すことができる。そして、各サイズ比に相当するジッ夕が付加されているときに、 T xプロヅク 4 1 0の出力信号に含まれているノイズ成分の大きさがノィズ測定装置 2 0 4によって測定され、ジッ夕値に対応して順次に蓄積される。このようにして、全ての制御コードについての測定が完了したときに（ステップ 3 0 5の肯定判定)、ノィズ測定装置 2 0 4は、ジッ夕値の変化に対応するノイズ成分の大きさの変化を調べ、ノイズ成分の大きさが規格によって定められた限界を超えない最大のジッ夕値、すなわち、ジッ夕トレランスを見つけ出す（ステップ 3 0 6 )。 ¹

その後、制御コード生成装置 2 0 3は、全ての回路プロックについて処理を完了したか否かを判定し（ステップ 3 0 7 )、否定判定の場合は、ステップ 3 0 1に戻って新たな回路ブロックに関する処理を開始し、一方、肯定判定の場合は、ジッ夕トレランスの測定処理を終了する。

このように、本発明にかかわるジッ夕トレランス診断装置によれば、評価対象の L S Iの内部に組み込まれたジッ夕付加回路を、制御コードに従って動作させることにより、所望の回路プロックに所望の大きさのジ、ソ夕を付加した信号を入力し、その回路ブロックについてのジッ夕トレランスを個別的に見つけ出すことができる。

このとき、評価対象の L S Iにジッ夕を含んだ信号を入力するために、シンセサイザなど φ高価な装置も、また、外部からの信号を忠実に評価対象の L S Iに伝達するたの高精度なィン夕フエ一スも不要である。本発明にかかわるジヅ夕トレランス断装置による測定を実現するために必要な機材は、簡単な制御コ一ドとセレクトコ一ドを生成する制御コ一ド生成装置 2 0 3とノイズ測定装置 2 0 4のみであり、これらの装置と評価対象の L S Iとのイン夕フェースは、この L

S Iが実装きれる際に使われる程度の精度を持つ.たコネクタやソケットがあれば十分である。このように、本発明にかかわるジッ夕トレランス診断装置を適用するために必要とされる労力およびコストは、従来の測定方式において必要とされる機材ゃィ夕フェースの準備に要する労力およびコス卜に比べて極めて少ないしたがって、本発明のジッ夕トレランス診断装置によれば、量産された高速イン夕コネクト L S Iの全数検査を行なうことも十分に可能である。

なお、図 6に示したようなジッ夕付加回路は、通常のバッファあるいはインバ —夕と同程度の ,サィズに集積可能であるので、本来のインタコネクト LS Iの設計において配置されていたバッファあるいはィンバ一夕に置き換えて実装することが十分に可能である。また、イン夕コネクト LS Iの運用状態においては、各ジッ夕付加回路 201において、バッファ 211の形成に適切な可変 MO Sトランジス夕 132を寄与させ、通常のバッファとして機能させるために最適なサイズ比を実現すれ¹ば、ジヅ夕付加回路 201によって本来のバッファを置き換えたことによって、 'イン夕コネクト LS Iの性能が損なわれることはない。

周知の通り、 ¹バッファゃィンバ一夕は、ィン夕コネクト L S Iを始めとする大規模集積回路に:おいて、回路ブロックの境界に元々多数が配置されている。したがって、バッフ,ァあるいはインバー夕の構成を基礎としてジッ夕付加回路を構成したことにより：、ジッ夕付加回路を配置する際の自由度を特に向上することがでさる。

また、上述し,たジッ夕付加機能を組み込む回路素子は、 p型 MOSトランジス夕と n型 MO Sトランジス夕とを組み合わせた相補型 MO S回路素子であればよいので、必ずしも、図 3に示した構成を持つインバ一夕や図 6に示した構成を持つバッファに^らない。例えば、ジッ夕付加機能を相補型の差動バッファに組み込むことも可能 ,である。

図 9に、ジッ ^:夕付加回路の別実施形態を示す。

なお、図 9に示す構成要素のうち、図 6に示した構成要素と同等のものについては、図 6に示¹した構成要素に付された符号と同一の符号を付して示し、説明を省略する。：

図 9に示したジヅ夕付加回路 201において、差動バッファは、 p型 MOSトランジス夕 pa、 p bと n型 MO Sトランジスタ n 1 a, nib, n 2 a, n 2 bとから形成されている。また、図 9において、 n型 MOSトランジスタ n 1 a, nibは、図に示した後段のインバー夕を構成する n型 MOSトランジスタと同様に、固定ト'ランジス夕 131と 3個の可変トランジスタ 132丄〜 132₃とから構成されている。なお、図 9においては、 n型 MO Sトランジスタ n 1 aについてのみ詳細構成を示し、 n型 MO Sトランジスタ n 1 bについては、詳細構成を省略し、ブロックで示した。このように構成されたジッ夕付加回路 201に、適切な制御コードを入力すれば、この制御コードに応じて、 n型 MO Sトランジスタ 213 i~213₃および n型 MO Sトランジスタ 213 !~213₃がそれそれ動作し、 n型 MO Sトランジス夕 n 1 a, n 1 bに備えられた 3個の可変トランジスタ 132₁〜132₃の中の制御コ一ドに対応するものを n型 MO Sトランジスタ n 1の形成に寄与させることができ。これにより、 p型 MO Sトランジスタ p aのサイズと、 n型 M OSトランジスタ n l a、 n 2 aのサイズの和との比率および p型 M 0 Sトランジス夕 pbのサイズと、 n型 MO Sトランジスタ n 1 b、 n2bのサイズの和との比率を同じ割合で変化させ、この差動パッファの出力に所望のジッ夕を発生させることができる。

なお、図 9に示したジッ夕付加回路 201を差動バッファとして動作させる場合には、 p型 MO Sトランジスタ p aのサイズと、 n型 MO Sトランジスタ n 1 a、 n 2 aのサイズの和との比率が 2対 1となるように、適切な可変トランジス夕 132を n型 MO Sトランジスタ n 1 aの形成に寄与させればよい。

また、上述したようにして n型 MO Sトランジスタ n 1 a, nibのサイズを変更する代わりに、 n型 MO Sトランジスタ n 2 a， n2bあるいは p型 MOS トランジスタ pa、 pbのサイズを変更してもよい。更に、これらの全てのサイズを変更してもよい。

上述したように、図 3、図 6あるいは図 9に示したジッ夕付加回路においては、ジヅ夕付加回路を構成する p型 MO Sトランジスタあるいは n型 MO Sトランジス夕のサイズを変更した結果として、バッファ、インバ一夕に代表される相補型 MO S回路素午を構成する p型 MO Sトランジスタのサイズと n型 MO Sトランジス夕のサイズとのバランスが崩れることにより、ジヅ夕を発生させている。したがって、もちろん、バッファやインバ一夕にジッ夕付加機能を組み込んだジヅ夕付加回路において、 n型 MOSトランジスタのサイズを変更する代わりに、 p 型 MOSトランジスタのサイズを変更しても良いし、両方のサイズを同時に変更してもよい。

次に、イン夕コネクト LS Iに備えられる Txプロックや Rxブロックを形成する回路素子について、更に詳細にジヅ夕トレランスを診断する方法について説明する。

図 1 0に、ジッ夕付加回路の配置例を示す。

なお、図 1 0に示した構成要素のうち、図 1 2に示した構成要素と同等のものについては、図 1 2に示した構成要素に付された符号と同一の符号を付して示し、説明を省略する。

図 1 0に示した T xプロック 4 1 0において、クロック生成器 4 1 4の後段やシリアライザ 4 1 2とドライバ 4 1 3との境界にジヅ夕付加回路 2 0 1を配置する。そして、これらのジッ夕付加回路 2 0 1にそれそれ制御コードを入力し、所望のジッ夕を発生させた状態で Τ Xブロック 4 1 0の出力信号を監視することにより、 T xブロック 4 1 0を形成している回路素子それそれについて、ジヅタトレランスを個別に測定することが可能である。

また、同様に、ブロック 4 2 0において、クロック生成器 4 2 4の後段やデシリアライザ 4 2 2とレシーバ 4 2 3との境界にジヅ夕付加回路 2 0 1を配置する。そして、これらのジッ夕付加回路 2 0 1にそれそれ制御コードを入力し、所望のジッ夕を発生させた状態で: R xプロック 4 2 0の出力信号を監視することにより、 R xブロック 4 2 0を形成している回路素子それそれについて、ジヅ夕トレランスを個別に測定することが可能である。

なお、上述した実施形態において述べたように、ノソファあるいはインバ一夕の回路を変形したジッ夕付加回路によって擬似的なジッ夕を生成する代わりに、 P L Lを用いて真のジッ夕を発生する回路をジッ夕付加回路として実装してもよい

このようなジッ夕付加回路の例としては、図 1 1に示すように、制御コードに応じた分周比 (こ従って分周回路 2 3 1によって出力信号を分周し、得られた信号を位相比較回路 2 3 2の制御入力とする構成が考えられる。

産業上の利用の可能性

本発明にかかわるジッ夕トレランス診断方法およびジッ夕トレランス診断装置によれば、評価対象の L S I全体についてのジッ夕トレランスはもちろん、所望の回路プロヅクについて個別にジッ夕トレランスを測定することができる。個々の回路プロヅクについて個別にジヅ夕トレランスを評価することにより、高速ィン夕コネク卜 L S Iなどのように極めてジッ夕マ一ジンの狭い L S Iの設計に、有効なフィードバックを与えることができるので、このような回路の設計分野において大き： ά貢献が期待できる。

I

また、本発明にかかわるジヅ夕トレランス診断方法およびジッ夕トレランス診断装置では^評価対象の L S Iに組み込んでおいたジッ夕付加回路を簡単な制御コードに応 ύて動作させることによつて所望のジヅ夕を付加した信号を所望の回路プロックに入力することができるので、ジヅ夕トレランスの測定を非常に簡単なイン夕フェースを用いて実現することができる。これにより、試作段階におけるテストはもちろん、量産された製品についての全数検査も現実的なコストによつて実現することができる。

このよう ^ジッ夕トレランス診断方法およびジッ夕トレランス診断装置を適用して、製品の全数検査などの体制を整えることにより、信頼性の高い製品を確実に供給することが可能となる。このことは、高速イン夕コネクトのように、十分なジッ夕マージンを確保することが困難な L S Iの製品化においては、計り知れない利点がある。

Claims

請求の範囲

( 1 ) 複数の回路ブロックから形成される評価対象の L S Iについてジヅ夕トレランスを診断する方法であって、

所望の回路ブロックの前段にそれそれ配置され、指定された大きさのジッ夕を発生する機能を備えたジッ夕付加回路に、所望の大きさのジッ夕を発生させる旨の制御指示を入力する制御手順と、

前記評価対象の L S Iから出力される少なくとも 1つの出力信号を監視し、この出力信号の特性が所望の規格を満足するか否かを判定する監視手順と

を備えたことを特徴とするジッ夕トレランス診断方法。

( 2 ) 評価対象の L S Iを形成する複数の回路プロックにおける所望の回路ブ口ックとその前段の回路プロヅクとの間に配置された相補型 M O S回路素子を選択する選択手順と、

入力される比変更指示に応じて、 p型 M O S トランジスタと n型 M O Sトランジス夕とをそのサイズ比を変更可能なように組み合わせた回路であり、かつ、このサイズ比を適切な値に固定することによって選択された相補型 M O S回路素子と等価な機能を:果たす回路であるジッ夕付加回路によって、前記選択された相補型 M O S回路素子を置き換える置換手順と、

前記評価対象 ^;の L S Iについてジッ夕トレランスを診断する際に、所望の回路プロヅクの前段に配置されたジヅ夕付加回路を形成する p型 M O Sトランジスタと n型 M O S ト;ランジス夕とのサイズ比を、このジッ夕付加回路に対応する相補型 M O S回路素子におけるサイズ比を基準として定めた所定の範囲において変更するサイズ比変更手順と、

を備えたことを特徴とするジッ夕トレランス診断方法。

( 3 ) 請求の範囲 2に記載のジッ夕トレランス診断方法において、

選択手順は、複数の回路プロックにおける所望の回路ブロックとその前段の回路プロックとの間に配置されたバッファあるいはィンバ一夕を選択すること ¾狩徴とするジッ夕トレランス診断方法。

(4) 評価対象の LS Iを形成している複数の回路ブロックの少なくとも一つの前段にそれそれ配置されており、入力される制御指示に対応する大きさのジッ夕を前段の回路プロックから受け取った信号に付加し、この信号を後段の回路ブロックに入力するジッ夕付加回路と、

前記 L S Iを形成している複数の回路プロックのいずれかに対応して配置されたジッ夕付加回路に、所望の大きさのジッ夕を付加する旨の制御指示を入力する付加制御手段と、

前記評価対象の L S Iから出力される少なくとも 1つの出力信号を監視し、この出力信号の特性が所望の規格を満足するか否かを判定する監視手段と

を備えたこと.を特徴とするジッ夕トレランス診断装置。

( 5 ) 請求の範囲 4に記載のジッ夕トレランス診断装置において、

ジッ夕付加回路は、

所定のサイズを有する P型 MO Sトランジスタと別の所定のサイズを有する n 型 MOSトランジスタとから形成されている相補型 MO S回路素子と、

入力される制御指示に応じて、前記相補型 MOS回路素子の形成に寄与する前記 p型 MOSトランジスタと前記 n型 MO Sトランジスタとのサイズ比を変更するサイズ比変更手段とを備えた構成である

ことを特徴とするジッ夕トレランス診断装置。

(6) 請求の範囲 5に記載のジッ夕トレランス診断装置において、

相補型 M OS回路素子は、 p型 MOSトランジスタのソース端子に k個の n型 MO Sトランジスタを互いに並列に接続して形成されたバッファあるいはィンバ一夕であり、

前記 k個の n型 MO Sトランジスタの少なくとも一つと前記 p型 MO Sトランジス夕とのサイズ比は、バッファあるいはインバ一夕として最適に機能するための基準値よりも小さい値であり、全ての前記 n型 MO Sトランジスタを合わせたものと前記 P型 MO Sトランジスタとのサイズ比は、前記基準値と同じか大きい値であり、

サイズ比変更手段は、前 kiK個の n型 MO Sトランジスタに対応して配置されており、対応する n型 MO Sトランジスタを前記バッファあるいはィンパ一夕の形成に寄与させるか否かを決定する k個のスィツチと、

入力される制御指示に応じて適切な前記スィツチを選択し、前記選択したスィツチに対応する前記 n型 MO Sトランジスタを前記バッファあるいはインバー夕の形成に寄与きせるスイツチ制御手段とを備えた構成である

ことを特徴とするジッ夕トレランス診断装置。

(7) 請求 ω範囲 4に記載のジッ夕トレランス診断装置において、

ジヅ夕付加 0路は、

ノヅファあるいはィンバ一夕を構成する ρ型 MO Sトランジスタに直列に接続されており、定のサイズ Sを有する η型 MO Sトランジスタとして前記バッファあるいはィンバ一夕の機能に寄与する固定トランジスタと、

それそれサイズ S i ( i = l〜！ II)を有する η型 MO Sトランジスタであり、前記固定トランジス夕に並列に接続されている m個の可変トランジスタと、

前記 m個の可変トランジスタに対応して配置されており、制御指示に応じて、対応する前記変トランジスタのゲ一ト端子に入力信号電圧を印可するか否かを決定する m個のスィツチとを備えた構成であり

付加制御手は、

所望のジッ夕値に応じて mビットの制御指示を作成する制御指示作成手段と、所望のジッ付加回路に備えられた前記 m個のスィツチに制御指示を形成している各ビッ卜の信号を前記各スィツチに対する制御指示として入力する回路選択手段とを備えこ構成である

ことを特徴するジッ夕トレランス診断装置。

( 8 ) 請求の範囲 7に記載のジッ夕トレランス診断装置において、

m個の可変トランジスタは、それそれサイズ Si( i = l〜！ n)=2^m-¹xSを有する

ことを特徴とするジッ夕トレランス診断装置。