[go: up one dir, main page]

WO2003058720A1 - Photodiodenanordnung und verfahren zur herstellung einer verbindung zwischen einem ersten halbleiterbauelement und einem zweiten halbleiterbauelement - Google Patents

Photodiodenanordnung und verfahren zur herstellung einer verbindung zwischen einem ersten halbleiterbauelement und einem zweiten halbleiterbauelement Download PDF

Info

Publication number
WO2003058720A1
WO2003058720A1 PCT/DE2002/000067 DE0200067W WO03058720A1 WO 2003058720 A1 WO2003058720 A1 WO 2003058720A1 DE 0200067 W DE0200067 W DE 0200067W WO 03058720 A1 WO03058720 A1 WO 03058720A1
Authority
WO
WIPO (PCT)
Prior art keywords
photodiode
submount
wafer
metallization
semiconductor components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/DE2002/000067
Other languages
English (en)
French (fr)
Inventor
Frank Singer
Robert FÜRST
Melanie Ring
Mathias KÄMPF
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Ams Osram International GmbH
Original Assignee
Infineon Technologies AG
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, Osram Opto Semiconductors GmbH filed Critical Infineon Technologies AG
Priority to PCT/DE2002/000067 priority Critical patent/WO2003058720A1/de
Priority to US10/501,209 priority patent/US7476906B2/en
Priority to EP02704576A priority patent/EP1464084A1/de
Publication of WO2003058720A1 publication Critical patent/WO2003058720A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/93—Interconnections
    • H10F77/933—Interconnections for devices having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/95—Circuit arrangements
    • H10F77/953—Circuit arrangements for devices having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/068—Stabilisation of laser output parameters
    • H01S5/0683—Stabilisation of laser output parameters by monitoring the optical output parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors

Definitions

  • the invention relates to a photodiode arrangement with a photodiode and a submount, via which electrical contact is made with the photodiode, and a method for establishing a connection between a first
  • Semiconductor component and a second semiconductor component in particular between a photodiode and a submount for a photodiode, the interconnected semiconductor components having a different outer contour.
  • an electro-optical coupling module with a laser diode arrangement in which a plurality of vertically emitting VCSEL laser diodes are arranged in an array.
  • the laser diodes are assigned optical fibers arranged in one plane, the end faces of which on the coupling side cause the light emitted by the laser diodes to be deflected into the optical fibers.
  • FIG. 7 A corresponding structure known in the prior art is shown schematically in FIG. 7. Thereafter, a laser diode array 101 is arranged on a submount 100, which in the exemplary embodiment shown consists of sixteen VCSEL diodes 102. Twelve of these laser diodes 102 are used for data communications and accordingly a schematically represented optical waveguide 103 is assigned to each of them.
  • monitor diode 111, 112 consisting of gallium arsenide is assigned, the optically active surface of which is positioned directly above the outermost laser diode 104, 105 and faces it.
  • the optically active surface of the photodiode on the side facing away from the laser diodes 104, 105, that is to say at the top.
  • a deflection optics would then be required in order to direct the laser beam onto the optically active surface of the monitor diode.
  • the monitor diode 111, 112 is formed in each case in a carrier 113, 114 which is attached to a submount 115, 116 serving as a spacer.
  • the submount is a ceramic carrier.
  • the contacting of the monitor diodes 111-, 112 and also of the laser diodes 102, 104, 105 takes place via bond wires 117, which are connected via metallizations 118 and further bond wires 119 to contacts of a schematically illustrated control and driver circuit 120.
  • Submount 115, 116 and monitor diode 111, 112 are positioned at a right angle to one another, so that on the one hand the monitor diode with its optically active surface projects beyond the spacer and on the other hand there is space on the spacer for contact pads for connecting the bonding wires 119.
  • the two monitor diodes 111, 112 are usually used in such a way that the optical output power of the laser diodes 102 is regulated with the aid of a monitor diode 111, while the other laser diode 112 brings about a safety shutdown in the event that the laser power exceeds a predetermined limit value.
  • Such regulations are known per se.
  • the flip-chip assembly adjusts the two isolated components by turning one chip and then positioning it on the other chip in a workpiece carrier.
  • the disadvantage of this method is that one component must be positioned in a workpiece carrier after being separated. The process is time consuming and the small size of the individual chips (about 2mm x 2mm) difficult to handle. The process is also cost-intensive, since it is a single chip process, ie complex and expensive one-off productions.
  • the present invention is therefore based on the object of a photodiode arrangement and a method for. To provide a connection between a first semiconductor component and a second semiconductor component, which enable a connection of the semiconductor components using standard processes and thereby in a cost-effective and effective manner.
  • the solution according to the invention is characterized by a photodiode arrangement in which a photodiode and a submount for contacting the photodiode are connected to one another by eutectic bonding. Both elements have a corresponding metallization on the side facing each other.
  • a submount is understood to mean a carrier element for the photodiode.
  • the invention provides a method for producing a connection between a first semiconductor component and a second semiconductor component, which have a different outer contour. In particular, the method serves to connect a photodiode to a submount for producing a photodiode arrangement.
  • the method has the following steps: a) producing a multiplicity of first semiconductor components on a first wafer, b) producing a multiplicity of second semiconductor components on a 'second wafer, c) applying a metallization to the first semiconductor components of the first wafer, d) applying a metallization on the second semiconductor components of the second wafer, e) formation of trenches in the first and / or the second semiconductor components, then f) connection of the two wafers by eutectic bonding of the respective metallizations, the resulting wafer composite having a front and a back , then g) separating the front of the array of wafers according to a first outer contour of the first semiconductor components to be separated, only the first wafer being cut, and subsequently h) separating the back of the composite wafer according to a second outer contour of the second semiconductor to be separated construction elements, with only the second wafer being cut.
  • the semiconductor components to be connected are thus already connected to one another in the wafer assembly. This is done by eutectic bonding of the metallizations formed on the respective semiconductor components. For example, there is gold metallization on one wafer and one on the other wafer Gold-tin plating.
  • the trenches that are etched into the respective surface before the bonding process ensure that the photodiode and the submount only connect to one another at defined points. So the formation of trenches makes it topographical
  • the front side is separated first and then - preferably after the wafer assembly is turned - the back side.
  • the separation is preferably carried out by sawing the respective side. It is not the complete wafer composite that is separated, but only the one above
  • end components can be produced in the wafer process which have different contours, in particular are arranged at an angle to one another.
  • the method according to the invention is extremely effective and time-saving, since up to several thousand semiconductor components can be mounted on one another at the same time. Proven procedures are advantageously combined in a new way and existing logistics chains can be used.
  • the method can be applied to all semiconductor components which are individually connected to one another with flip-chip assembly. It only has to be possible to apply the metallizations required for eutectic bonding to the respective semiconductor components already in the wafer assembly. By using eutectic substance mixtures (e.g. gold-tin with gold), the melting point for the bonding of the metallizations is reduced, so that structures of the semiconductor components formed on the wafers, for example optically active areas of a photodiode, are not destroyed or damaged when the wafers are bonded.
  • eutectic substance mixtures e.g. gold-tin with gold
  • the respective semiconductor components i.e. in particular one photodiode and one submount in each case, are preferably silicon chips. Silicon is a relatively inexpensive material and can rely on tried and tested processing methods.
  • Figure 1 is a side view of a
  • Photodiode arrangement with a photodiode and a submount for carrying and contacting the
  • FIG. 2 shows two wafers to be connected by means of eutectic bonding before the connection
  • FIG. 3 shows the two wafers connected by eutectic bonding
  • FIG. 4 shows a first singulation process on one side of the interconnected wafers
  • FIG. 5 shows a second singulation process on the other side of the interconnected wafers
  • FIG. 7 shows a photodiode arrangement known from the prior art.
  • FIG. 1 shows a photodiode arrangement in which a monitor diode 1 is arranged on a spacer 2. Both the spacer 2 and an array 3 of vertically emitting semiconductor lasers (VCSEL) are positioned on a common carrier 4 in such a way that a lateral one
  • VCSEL vertically emitting semiconductor lasers
  • the monitor diode 1 is preferably a silicon photodiode.
  • the submount 2 is preferably a silicon chip.
  • the two components 1, 2 each have metallizations.
  • the metallizations of the spacer 2 can each be connected to a bonding wire via a contact pad 21.
  • the two components 1, 2 are connected via eutectic bonding even in the wafer assembly, as a result of which the monitor diode 1 and the submount 2 are electrically and mechanically connected to one another in a region 6. This is explained in more detail below with reference to FIGS. 2 to 5.
  • a multiplicity of semiconductor components 1 ′, 2 ′ are respectively structured on the front side of a first wafer 7 and the front side of a second wafer 8.
  • the semiconductor components 1 'of the first wafer 7 are photodiodes with optically active areas and the semiconductor components 2' of the second wafer 8 are submounts, as are used in the arrangement in FIG. 1.
  • the surfaces of the two wafers 7, 8 are placed on top of one another and directly connected to one another by means of eutectic bonding.
  • the two wafers 7, 8 each have a metallization 12 ', 21'.
  • the one metallization is preferably a gold metallization 12 '
  • the other metallization is preferably a gold-tin metallization 21'.
  • trenches or recesses 9 are provided in the surface of at least one wafer. The recesses 9 ensure that a connection between the two wafers takes place only in defined areas. Adjustment aids (so-called fiducials) are also attached to the wafers 7, 8 (not shown). The eutectic bonding of the two wafers is carried out in a manner known per se.
  • the wafer 7 is separated by sawing along the lines 10-b. This is the one to be separated
  • Semiconductor components give a second desired outer contour, that of the outer contour of the first
  • Semiconductor components 2 deviates. After the second wafer 7 has also been separated, the end components already connected are units from the two semiconductor components 1, 2, which are, for example, a monitor diode 1 and a submount 2 according to FIG. 1.
  • the wafers 7, 8 can also be separated by other separation techniques.
  • FIG. 6 shows the metallizations of the two semiconductor components for the example of a monitor diode 1 and a submount 2.
  • the monitor diode 1 has an optically active region 14 which is electrically contacted via metallizations 12, 13.
  • the metallizations 12, 13 each merge into flat metallization regions 12a, 13a.
  • the submount 2 has two contact pads 21 for contacting the monitor diode 1, which are each connected to metallizations 22, 23.
  • the metallizations 22, 23 correspond to the metallizations 12, 13 of the monitor diode in a crossover area in which the monitor diode 1 and the submount 2 are eutectically bonded to one another and form planar metallization regions 22a, 23a, so that the respective metallizations 22a, 12a; 23a, 13a lie one on top of the other.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Light Receiving Elements (AREA)
  • Semiconductor Lasers (AREA)

Abstract

Die Erfindung betrifft eine Photodiodenanordnung mit einer Photodiode und einem Submount, über den eine elektrische Kontaktierung der Photodiode erfolgt, wobei die Photodiode (1) und der Submount (2) über eutektisches Bonden miteinander verbunden sind. Des weiteren betrifft die Erfindung ein Verfahren zur Herstellung einer Verbindung zwischen einem ersten Halbleiterbauelement und einem zweiten Halbleiterbauelement, die eine unterschiedliche Aussenkontur aufweisen. Dabei erfolgt eine Verbindung bereits im Waferverbund mittels eutektischen Bondens. Die beiden miteinander verbundenen Wafer werden nacheinander und unabhängig voneinander entsprechend einer jeweils gewünschten Aussenkontur vereinzelt.

Description

Beschreibung
Bezeichnung der Erfindung: Photodiodenanordnung und Verfahren zur Herstellung einer Verbindung zwischen einem ersten Halbleiterbauelement und einem zweiten Halbleiterbauelement.
Die Erfindung betrifft eine Photodiodenanordnung mit einer Photodiode und einem Submount, über den eine elektrische Kontaktierung der Photodiode erfolgt, und ein Verfahren zur Herstellung einer Verbindung zwischen einem ersten
Halbleiterbauelement und einem zweiten Halbleiterbauelement, insbesondere zwischen einer Photodiode und einem Submount für eine Photodiode, wobei die miteinander verbundenen Halbleiterbauelemente eine unterschiedliche Außenkontur aufweisen.
Aus der DE 197 09 842 Cl ist eine elektrooptische Koppelbaugruppe mit einer Laserdiodenanordnung bekannt, bei der eine Mehrzahl von vertikal emittierenden VCSEL- Laserdioden in einem Array angeordnet sind. Den Laserdioden sind in einer Ebene angeordnete Lichtwellenleiter zugeordnet, deren kopplungsseitige Stirnflächen eine Strahlumlenkung des von den Laserdioden ausgestrahlten Lichts in die Lichtwellenleiter bewirken.
Es ist bekannt, bei derartigen Laserdiodenanordnungen eine oder mehrere Monitordioden vorzusehen, über die eine Überwachung und Steuerung der Laserdiodenanordnung erfolgt.
Einen entsprechenden, im Stand der Technik bekannten Aufbau zeigt schematisch die Figur 7. Danach ist auf einem Submount 100 ein Laserdiodenarray 101 angeordnet, das im dargestellten Ausführungsbeispiel aus sechzehn VCSEL-Dioden 102 besteht. Zwölf dieser Laserdioden 102 dienen der Datenkommunikationen und ihnen ist dementsprechend jeweils ein schematisch dargestellter Lichtwellenleiter 103 zugeordnet. Den beiden am Rand des Arrays 101 befindlichen Laserdioden 104, 105 ist jeweils eine aus Gallium-Arsenid bestehende Monitordiode 111, 112 zugeordnet, deren optisch aktive Fläche direkt oberhalb der jeweils äußersten Laserdiode 104, 105 positioniert und diesen zugewandt ist.
Alternativ .wäre es auch möglich, die optisch aktive Fläche der Photodiode an der den Laserdioden 104, 105 abgewandten Seite, also oben anzubringen. Es wäre dann aber eine Umlenkoptik erforderlich, um den Laserstrahl auf die optisch aktive Fläche der Monitordiode zu lenken.
Die Monitordiode 111, 112 ist jeweils in einem Träger 113, 114 ausgebildet, der an einem als Abstandselement bzw. Spacer dienenden Submount 115, 116 befestigt ist. Bei dem Submount handelt es sich um einen Keramikträger.
Die Kontaktierung der Monitordioden 111-, 112 und auch der Laserdioden 102, 104, 105 erfolgt über Bond-Drähte 117, die über Metallisierungen 118 und weitere Bonddrähte 119 mit Kontakten eines schematisch dargestellten Steuer- und Treiberschaltkreises 120 verbunden sind.
Submount 115, 116 und Monitordiode 111, 112 sind in einem rechten Winkel zueinander positioniert, so dass zum einen die Monitordiode mit ihrer optisch aktiven Fläche über den Spacer hinausragt und zum anderen auf dem Spacer Platz für Kontaktpads zum Anschluß der Bonddrähte 119 ist.
Die beiden Monitordioden 111, 112 werden üblicherweise derart eingesetzt, daß mit Hilfe einer Monitordiode 111 die optische Ausgangsleistung der Laserdioden 102 geregelt wird, während die andere Laserdiode 112 eine Sicherheitsabschaltung für den Fall bewirkt, daß die Laserleistung über einen vorgegebenen Grenzwert hinausgeht. Derartige Regelungen sind an sich bekannt. Zur elektrischen und mechanischen Verbindung von Submount 115, 116 und Monitordiode 111, 112 ist es bekannt, die beiden Chips durch Flip-Chip Montage zu verbinden. Die Flip-Chip Montage justiert die beiden vereinzelten Bauteile durch Wenden des einen Chips und anschließendem Positionieren auf dem anderen, in einem Werkstückträger liegenden Chip. Nachteilig muss bei diesem Verfahren das eine Bauteil nach dem Vereinzeln in einem Werkstückträger positioniert werden. Das Verfahren ist zeitaufwendig und die geringe Größe der vereinzelten Chips (etwa 2mm x 2mm) schwer zu handhaben. Auch ist das Verfahren kostenintensiv, das es sich um einen Einzelchipprozess, d.h. um aufwendige und teure Einzelanfertigungen handelt.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine Photodiodenanordnung und ein Verfahren zur . Herstellung einer Verbindung zwischen einem ersten Halbleiterbauelement und einem zweiten Halbleiterbauelement zur Verfügung zu stellen, die eine Verbindung der Halbleiterbauelemente unter Verwendung von Standardprozessen und dabei in kostengünstiger und effektiver Weise ermöglichen.
Diese Aufgabe wird erfindungsgemäß durch eine Photodiodenanordnung mit den Merkmalen des Anspruchs 1 und ein Verfahren mit den Merkmalen des Anspruchs 8 gelöst.
Bevorzugte und vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
Danach zeichnet sich die erfindungsgemäße Lösung in einem ersten Aspekt durch eine Photodiodenanordnung aus, bei der eine Photodiode und ein Submount zur Kontaktierung der Photodiode durch eutektisches Bonden miteinander verbunden sind. Dabei weisen beide Elemente auf der einander zugewandten Seite jeweils eine entsprechende Metallisierung auf. Unter einem Submount wird ein Trägerelement für die Photodiode verstanden. In einem zweiten Aspekt stellt die Erfindung ein Verfahren zur Herstellung einer Verbindung zwischen einem ersten Halbleiterbauelement und einem zweiten Halbleiterbauelement zur Verfügung, die eine unterschiedliche Außenkontur aufweisen. Insbesondere dient das Verfahren der Verbindung einer Photodiode mit einem Submount zur Herstellung einer Photodiodenanordnung gemäß Anspruch 1.
Das Verfahren weist die folgenden Schritte auf: a) Herstellen einer Vielzahl erster Halbleiterbauelemente auf einem ersten Wafer, b) Herstellen einer Vielzahl zweiter Halbleiterbauelemente auf einem' zweiten Wafer, dabei c) Anbringen einer Metallisierung auf den ersten Halbleiterbauelementen des ersten Wafers, d) Anbringen einer Metallisierung auf den zweiten Halbleiterbauelementen des zweiten Wafers, e) Ausbildung von Gräben in den ersten und/oder den zweiten Halbleiterbauelemenen, danach f) Verbinden der beiden Wafer durch eutektisches Bonden der jeweiligen Metallisierungen, wobei der entstandene Waferverbund eine Vorder- und eine Rückseite aufweist, danach g) Vereinzelnen der Vorderseite des Wäferverbunds entsprechend einer ersten Außenkontur der zu vereinzelnden ersten Halbleiterbauelemente, wobei nur der erste Wafer durchtrennt wird, und anschließend h) Vereinzelnen der Rückseite des Wäferverbunds entsprechend einer zweiten Außenkontur der zu vereinzelnden zweiten Halbleiterbauelemente, wobei nur der zweite Wafer durchtrennt wird.
Erfindungsgemäß werden die zu verbindenden Halbleiterbauelemente somit bereits im Waferverbund miteinander verbunden. Dies erfolgt durch eutektisches Bonden der auf den jeweiligen Halbleiterbauelementen ausgebildeten Metallisierungen. Beispielsweise befindet sich auf dem einen Wafer eine Gold-Metallisierung und auf dem anderen Wafer eine Gold-Zinn-Metallisierung. Durch die Gräben, die vor dem Bondvorgang in die jeweilige Oberfläche geätzt werden, wird sichergestellt, dass sich die Photodiode und der Submount nur an definierten Stellen miteinander verbinden. Es wird also durch die Ausbildung von Gräben eine topographische
Bearbeitung der Wafer an den Stellen bereitgestellt, an denen keine Verbindung der Wafer benötigt wird.
Zur Herstellung unterschiedlicher Außenkonturen der zu vereinzelnden Halbleiterbauelemente auf den beiden Seiten des Waferverbundes wird zunächst die Vorderseite und dann - bevorzugt nach einem Wenden den Waferverbundes - die Rückseite vereinzelt. Das Vereinzeln erfolgt bevorzugt durch Sägen der jeweiligen Seite. Es wird also nicht der komplette Waferverbund getrennt, sondern nur die jeweils oben zum
Liegen kommende..Komponente. Es können dadurch Endkomponenten im Waferprozess hergestellt werden, die unterschiedliche Konturen aufweisen, insbesondere winklig zueinander angeordnet sind.
Nach Vereinzelung werden die Endkomponenten aus dem Waferverbund gelöst und zur weiteren Verarbeitung einer automatisierten Vorrichtung zugeführt, bei der sich beispielsweise um ein sogenanntes „Blue-Tapeu, einen Werkstückträger handelt.
Das erfindungsgemäße Verfahren ist äußerst effektiv und zeitsparend, da bis zu mehrere tausend Halbleiterbauelemente gleichzeitig aufeinander montiert werden können. Dabei werden mit Vorteil erprobte Verfahren auf neue Weise miteinander kombiniert und kann auf vorhandene Logistigketten zurückgegriffen werden. Das Verfahren ist auf alle Halbleiterbauelemente anwendbar, die mit Flip-Chip Montage jeweils einzeln miteinander verbunden werden. Dabei muss es lediglich möglich sein, bereits im Waferverband die für ein eutektisches Bonden erforderlichen Metallisierungen auf die jeweiligen Halbleiterbauelemente aufzubringen. Durch Verwendung eutektischer Stoffgemische (z.B. Gold-Zinn mit Gold) wird der Schmelzpunkt für das Bonden der Metallisierungen herabgesetzt, so dass auf den Wafern ausgebildete Strukturen der Halbleiterbauelementen, beispielsweise optisch aktive Bereiche einer Photodiode, beim Bonden der Wafer nicht zerstört bzw. beschädigt werden.
Bevorzugt befinden sich auf den Wafern Justagemarken, die eine genaue Positionierung der jeweiligen Wafer aufeinander sicherstellen.
Bei den jeweiligen Halbleiterbauelementen, d.h. insbesondere jeweils einer Photodiode und einem Submount, handelt sich bevorzugt um Siliziumchips. Es handelt sich bei Silizium um ein relativ kostengünstiges Material und kann auf bereits erprobte Bearbeitungsverfahren zurückgegriffen werden.
Die Erfindung wird nochfolgend unter Bezugnahme auf die Figuren der Zeichnung anhand mehrerer Ausführungsformen näher erläutert. Es zeigen:
Figur 1 eine seitliche Ansicht einer
Photodiodenanordnung mit einer Photodiode und einem Submount zum Tragen und Kontaktieren der
Photodiode;
Figur 2 zwei mittels eutektischen Bondens zu verbindenende Wafer vor dem Verbinden;
Figur 3 die beiden durch eutektisches Bonden verbundenen Wafer;
Figur 4 einen ersten Vereinzelungsprozess an der einen Seite der miteinander verbundenen Wafer; Figur 5 einen zweiten Vereinzelungsprozess an der anderen Seite der miteinander verbundenen Wafer;
Figur 6 in Draufsicht eine aus dem
Vereinzelungsprozess hervorgeganege Photodiodenanordnung und
Figur 7 eine aus dem Stand der Technik bekannte Photodiodenanordnung.
Zur Erläuterung des Hintergrundes des Erfindung war eingangs eine im Stand der Technik bekannte Photodiodenanordnung anhand der Figur 7 beschrieben worden.
Die Figur 1 zeigt eine Photodiodenanordnung, bei der eine Monitordiode 1 auf einem Spacer 2 angeordnet ist. Sowohl der Spacer 2 als auch ein Array 3 vertikal emmittierender Halbleiterlaser (VCSEL) sind derart auf einem gemeinsamen Träger 4 positioniert, dass von einem seitlichen
Halbleiterlaser des Arrays ausgestrahltes Licht von der Monitordiode 1 direkt detektiert wird, die mit ihrer nach unten ausgerichteten optisch aktiven Schicht 14 über den Spacer 2 ragt.
Bei der Monitordiode 1 handelt es sich bevorzugt um eine Silizium-Photodiode. Ebenso ist der Submount 2 bevorzugt ein Silizium-Chip. Die beiden Komponenten 1, 2 weisen jeweils Metallisierungen auf. Die Metallisierungen des Spacers 2 sind dabei jeweils über einen Kontaktpad 21 mit einem Bonddraht verbindbar. Die Verbindung der beiden Komponenten 1, 2 erfolgt über ein eutektisches Bonden noch im Waferverbund, wodurch die Monitordiode 1 und der Submount 2 in einem Bereich 6 elektrisch und auch mechanisch miteinander verbunden werden. Dies wird nachfolgend anhand der Figuren 2 bis 5 näher erläutert. Gemäß Figur 2 werden auf der Vorderseite eines ersten Wafers 7 und der Vorderseite eines zweiten Wafer 8 in an sich bekannter Weise jeweils eine Vielzahl von Halbleiterbauelementen 1', 2' strukturiert. Insbesondere handelt es sich bei den Halbleiterbauelementen 1' des ersten Wafers 7 um Photodioden mit optisch aktiven Flächen und bei den Halbleiterbauelementen 2' des zweiten Wafers 8 um Submounts, wie sie bei der Anordnung der Fig. 1 verwendet werden.
Die beiden Wafer 7, 8 werden mit Ihren Oberflächen aufeinandergelegt und unmittelbar mittels eutektischen Bondens miteinander verbunden. Gemäß Figur 3 wei-sen die beiden Wafer 7, 8 dabei jeweils eine Metallisierung 12', 21' auf. Bei der einen Metallisierung handelt es sich bevorzugt um eine Gold-Metallisierung 12', bei der anderen Metallisierung bevorzugt um eine Gold-Zinn-Metallisierung 21' . Des weiteren sind in der Oberfläche mindestens eines Wafers Gräben bzw. Aussparungen 9 vorgesehen. Die Aussparungen 9 sorgen dafür, das eine Verbindung zwischen den beiden Wafern nur in definierten Bereichen erfolgt. Auch sind auf den Wafern 7, 8 Justagehilfen (sogenannte Fiducials) angebracht (nicht dargestellt) . Das eutektische Bonden der beiden Wafer erfolgt in an sich bekannter Weise.
Nach dem Verbinden der beiden Wafer 7, 8 ist es erforderlich, eine Vereinzelung der gewünschten Komponenten vorzunehmen. Dabei wird gemäß Figur 4 zunächst lediglich der eine Wafer 8 des Wäferverbunds 7, 8 vereinzelt. Dies erfolgt durch Sägen der einen Seite des Waferverbundes 7, 8 entlang den Linien 10-a. Der eine Wafer 8 wird dabei entlang Linien 10-a vereinzelt, die den zu vereinzelnden Halbleiterbauelementen 1' eine erste gewünschte Außenkontur geben. Die im Bereich der Aussparungen 9 befindlichen Restbereiche 81, die nun keine Verbindung mit der Waferverbund 7, 8 mehr haben, werden entfernt, wobei die mit dem anderen Wafer 7 eutektisch gebondeten Bereiche 82 übrig bleiben, die die gewünschten Halbleiterbauelemente 2 darstellen.
Nach Vereinzeln des einen Wafers 8 des Waferverbundes 7, 8 wird die andere Seite bzw. der andere Wafer 7 des
Waferverbundes 7, 9 vereinzelt, wozu dieser bevorzugt, aber nicht notwendigerweise gewendet wird (damit nur an einer Seite ein Sägewerkzeug angeordnet werden muss) . Gemäß Figur 5 wird der Wafer 7 durch Sägen entlang den Linien 10-b vereinzelt. Dabei wird den zu vereinzelnden
Halbleiterbauelementen eine zweite gewünschte Außenkontur geben, die von der Außenkontur der ersten
Halbleiterbauelemente 2 abweicht. Nach Vereinzeln auch des zweiten Wafers 7 verbleiben als Endkomponenten bereits verbundene Einheiten aus den beiden Halbleiterbauelementen 1, 2, bei den es sich beispielsweise um eine Monitordiode 1 und einen Submount 2 entsprechend Fig. 1 handelt.
Statt eines Vereinzeins durch Sägen können die Wafer 7, 8 auch durch andere Trenntechniken vereinzelt werden.
Figur 6 zeigt die Metallisierungen der beiden Halbleiterbauelemente für das Beispiel einer Monitordiode 1 und eines Submounts 2. Die Monitordiode 1 weist einen optisch aktiven Bereich 14 auf, die über Metallisierungen 12, 13 elektrisch Kontaktiert wird. Die Metallisierungen 12, 13 gehen jeweils in flächige Metallisierungsbereiche 12a, 13a über. Der Submount 2 weist zwei Kontaktpads 21 zur Kontaktierung der Monitordiode 1 auf, die jeweils mit Metallisierungen 22, 23 verbunden sind. Die Metallisierungen 22, 23 entsprechen in ihrer Geometrie in einem Überscheidungsbereich, in dem die Monitordiode 1 und der Submount 2 eutektisch miteinander gebondet sind, den Metallisierungen 12, 13 der Monitordiode und bilden flächige Metallisierungsbereiche 22a, 23a aus, so dass die jeweiligen Metallisierungen 22a, 12a; 23a, 13a aufeinanderliegen.

Claims

Patentansprüche
1. Photodiodenanordnung mit einer Photodiode und einem
Submount, über den eine elektrische Kontaktierung der Photodiode erfolgt, wobei die Photodiode (1) auf der dem Submount (2) zugewandten Seite eine Metallisierung (12, 13) aufweist, der Submount (2) auf der der Photodiode (1) zugewandten Seite eine Metallisierung (22, 23) aufweist, die Photodiode (1) und der Submount (2) über eutekti'öches Bonden miteinander verbunden sind.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet , daß sich auf der ..Photodiode '•und/oder dem Submount Justagemarken befinden.
3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Photodiode (1) und/oder der Submount (2) durch einen Siliziumchip gebildet sind.
4. Anordnung nach mindestens einem der Ansprüche 1 bis 3, da d.u rch gekennzeichnet, daß die Photodiode
(1) und der Submount (2) eine unterschiedliche Außenkontur und demgemäß gegeneinander überstehende Bereiche aufweisen.
5. Anordnung nach Anspruch 4, dadurch gekennzeichnet , daß sich auf dem gegenüber der Photodiode (1) überstehenden Bereich des Submounts (2) Kontaktpads (21) befinden, die mit den Metallisierungen (22, 23) des Submounts (2) verbunden sind.
Anordnung nach Anspruch 4 oder 5 , d a d u r c h g e k e n n z e i c h n e t , daß sich auf dem gegenüber dem Submount (2) überstehenden Bereich der Photodiode (2) die optisch aktive Fläche (14) der Photodiode befindet,
Anordnung nach mindestens einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Metallisierung (12, 13) der Photodiode eine Gold- Metallisierung und die Metallisierung (22, 23) des Submounts eine Gold-Zinn-Metallisierung ist oder umgekehrt .
8. Verfahren zur Herstellung einer Verbindung zwischen einem ersten Halbleiterbauelement und einem zweiten Halbleiterbauelement, insbesondere zwischen einer Photodiode und einem Submount für eine Photodiode gemäß der Photodiodenanordnung des Anspruchs 1, wobei die miteinander verbundenen Halbleiterbauelemente eine . 'unterschiedliche Außenkontur aufweisen, gekennzeichnet durch die Schritte a) Herstellen einer Vielzahl erster Halbleiterbauelemente (1') auf einem ersten Wafer (7), i) Herstellen einer Vielzahl zweiter
Halbleiterbauelemente (2') auf einem zweiten Wafer (8), dabei j) Anbringen einer Metallisierung (11') auf den ersten Halbleiterbauelementen des ersten Wafers (7), k) Anbringen einer Metallisierung (21' ) auf den zweiten Halbleiterbauelementen des zweiten Wafers (8), 1) Ausbildung von Gräben (9) in den ersten und/oder den zweiten Halbleiterbauelemenen, danach m) Verbinden der beiden Wafer (7, 8) durch eutektisches Bonden der jeweiligen Metallisierungen (11', 21'), wobei der entstandene Waferverbund eine Vorder- und eine Rückseite aufweist, danach n) Vereinzelnen der Vorderseite des Wäferverbunds entsprechend einer ersten Außenkontur der zu vereinzelnden ersten Halbleiterbauelemente, wobei nur der eine Wafer (8) durchtrennt wird, und anschließend o) Vereinzelnen der Rückseite des Wäferverbunds entsprechend einer zweiten Außenkontur der zu vereinzelnden zweiten Halbleiterbauelemente, wobei nur der andere Wafer (7) durchtrennt wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet , daß der Waferverbund ( 7 , 8 ) zwischen den beiden Vereinzelungsschritten gewendet wird.
10. Verfahren nach Anspruch 8 oder 9, -.dadurch gekennzeichnet , daß auf den Wafern Justagemarken angebracht werden.
11. Verfahren nach mindestens einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß die auf beiden Seiten vereinzelte Endkomponente aus dem Waferverbund gelöst und zur weiteren Verarbeitung einer automatisierten Vorrichtung zugeführt wird.
12. Verfahren nach mindestens einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß beim eutektischen Bonden der beiden Wafer eine Gold- Metallisierung der einen Halbleiterbauelemente mit einer Gold-Zinn-Metallisierung der- anderen Halbleiterbauelemente verbunden wird.
13. Verfahren nach mindestens einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß das Vereinzeln jeweils durch Sägen erfolgt.
PCT/DE2002/000067 2002-01-09 2002-01-09 Photodiodenanordnung und verfahren zur herstellung einer verbindung zwischen einem ersten halbleiterbauelement und einem zweiten halbleiterbauelement Ceased WO2003058720A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/DE2002/000067 WO2003058720A1 (de) 2002-01-09 2002-01-09 Photodiodenanordnung und verfahren zur herstellung einer verbindung zwischen einem ersten halbleiterbauelement und einem zweiten halbleiterbauelement
US10/501,209 US7476906B2 (en) 2002-01-09 2002-01-09 Photodiode array and method for establishing a link between a first semiconductor element and a second semiconductor element
EP02704576A EP1464084A1 (de) 2002-01-09 2002-01-09 Photodiodenanordnung und verfahren zur herstellung einer verbindung zwischen einem ersten halbleiterbauelement und einem zweiten halbleiterbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/DE2002/000067 WO2003058720A1 (de) 2002-01-09 2002-01-09 Photodiodenanordnung und verfahren zur herstellung einer verbindung zwischen einem ersten halbleiterbauelement und einem zweiten halbleiterbauelement

Publications (1)

Publication Number Publication Date
WO2003058720A1 true WO2003058720A1 (de) 2003-07-17

Family

ID=5648339

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2002/000067 Ceased WO2003058720A1 (de) 2002-01-09 2002-01-09 Photodiodenanordnung und verfahren zur herstellung einer verbindung zwischen einem ersten halbleiterbauelement und einem zweiten halbleiterbauelement

Country Status (3)

Country Link
US (1) US7476906B2 (de)
EP (1) EP1464084A1 (de)
WO (1) WO2003058720A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006017293A1 (de) * 2005-12-30 2007-07-05 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer optisch pumpbaren Halbleitervorrichtung
CN103928364A (zh) * 2014-04-14 2014-07-16 江苏艾特曼电子科技有限公司 一种用于检测共晶键合中合金化程度的结构
CN109632791A (zh) * 2018-11-12 2019-04-16 航天科工防御技术研究试验中心 一种半导体器件键合丝的键合质量评定方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011056733A2 (en) 2009-11-03 2011-05-12 Rbd Solutions Llc Fiber optic devices and methods of manufacturing fiber optic devices
DE102012107409B4 (de) * 2012-08-13 2022-06-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiter-Laserelements

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4143385A (en) * 1976-09-30 1979-03-06 Hitachi, Ltd. Photocoupler
EP0660467A1 (de) * 1993-12-22 1995-06-28 Siemens Aktiengesellschaft Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE19619921A1 (de) * 1995-05-18 1996-12-05 Nippon Denso Co Verfahren zum Herstellen einer Halbleitervorrichtung
EP0982818A2 (de) * 1998-08-25 2000-03-01 Robert Bosch Gmbh Laseranordnung
US6271049B1 (en) * 1998-09-14 2001-08-07 Siemens Aktiengesellschaft Method for producing an optoelectronic component

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59220982A (ja) * 1983-05-31 1984-12-12 Sumitomo Electric Ind Ltd 光素子用パッケ−ジ
JPH0746747B2 (ja) * 1986-09-09 1995-05-17 松下電器産業株式会社 半導体レーザのボンディング方法
US5535296A (en) * 1994-09-28 1996-07-09 Optobahn Corporation Integrated optoelectronic coupling and connector
DE19709842C1 (de) 1997-02-28 1998-10-15 Siemens Ag Elektrooptische Koppelbaugruppe
US20020028390A1 (en) * 1997-09-22 2002-03-07 Mohammad A. Mazed Techniques for fabricating and packaging multi-wavelength semiconductor laser array devices (chips) and their applications in system architectures
AU2002334906A1 (en) * 2001-10-09 2003-04-22 Infinera Corporation Transmitter photonic integrated circuits (txpic) and optical transport networks employing txpics

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4143385A (en) * 1976-09-30 1979-03-06 Hitachi, Ltd. Photocoupler
EP0660467A1 (de) * 1993-12-22 1995-06-28 Siemens Aktiengesellschaft Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE19619921A1 (de) * 1995-05-18 1996-12-05 Nippon Denso Co Verfahren zum Herstellen einer Halbleitervorrichtung
EP0982818A2 (de) * 1998-08-25 2000-03-01 Robert Bosch Gmbh Laseranordnung
US6271049B1 (en) * 1998-09-14 2001-08-07 Siemens Aktiengesellschaft Method for producing an optoelectronic component

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006017293A1 (de) * 2005-12-30 2007-07-05 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer optisch pumpbaren Halbleitervorrichtung
US8076166B2 (en) 2005-12-30 2011-12-13 Osram Opto Semiconductors Gmbh Method for fabricating an optically pumped semiconductor apparatus
CN103928364A (zh) * 2014-04-14 2014-07-16 江苏艾特曼电子科技有限公司 一种用于检测共晶键合中合金化程度的结构
CN109632791A (zh) * 2018-11-12 2019-04-16 航天科工防御技术研究试验中心 一种半导体器件键合丝的键合质量评定方法
CN109632791B (zh) * 2018-11-12 2022-03-25 航天科工防御技术研究试验中心 一种半导体器件键合丝的键合质量评定方法

Also Published As

Publication number Publication date
US7476906B2 (en) 2009-01-13
US20050110025A1 (en) 2005-05-26
EP1464084A1 (de) 2004-10-06

Similar Documents

Publication Publication Date Title
DE112018000431B4 (de) Halbleiterlaser und Verfahren zur Herstellung eines solchen Halbleiterlasers
DE69018956T2 (de) Monolitische Laserdiodenvielfachanordnung und Verfahren zu ihrer Herstellung.
DE102013011581B4 (de) Anordnung aus einem Substrat mit mindestens einem optischen Wellenleiter und einer optischen Koppelstelle und aus einem optoelektronischen Bauelement und Verfahren zur Herstellung einer solchen Anordnung
DE112013006065B4 (de) Verfahren zur Herstellung von Halbleiter-Laserelementen und Halbleiter-Laserelement
EP0731509A1 (de) Optoelektronischer Wandler und Herstellverfahren
DE102012213343A1 (de) Optoelektronisches halbleiterbauteil mit saphir-flip-chip
DE112016000806T5 (de) Dicht beabstandete laserdiodenkonfigurationen
DE102015114292A1 (de) Laserbauelement und Verfahren zu seiner Herstellung
DE102014114618A1 (de) Laserbauelement und Verfahren zu seiner Herstellung
DE10356885A1 (de) Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
DE102012215684A1 (de) Laserbauelement und Verfahren zu dessen Herstellung
EP0865081A2 (de) Verfahren zum Herstellen von elektronischen Elementen
EP1464084A1 (de) Photodiodenanordnung und verfahren zur herstellung einer verbindung zwischen einem ersten halbleiterbauelement und einem zweiten halbleiterbauelement
DE112021002106T5 (de) Quantenkaskadenlaserelement und Quantenkaskadenlasergerät
DE3231443A1 (de) Laserdiode
WO2017046000A1 (de) Lichtemittierendes bauelement sowie verfahren zur herstellung eines lichtemittierenden bauelements
EP2091116A2 (de) Verfahren zur Herstellung eines Halbleiterlasers sowie Halbleiterlaser
DE102021127971A1 (de) Methoden zur anwendung von mikrolinsen auf photodetektoren mit kleiner apertur und vcsel für anwendungen mit hoher datenrate
DE102012107409B4 (de) Verfahren zur Herstellung eines Halbleiter-Laserelements
WO2003017372A1 (de) Photodiodenanordnung mit zwei photodioden
DE19955792A1 (de) Array-Laserdiode und Verfahren zu ihrer Herstellung
DE60320513T2 (de) Herstellungsverfahren für einen elektronischen Modul mit einem aktiven Bauteil auf einem Substrat
DE112014003859B4 (de) Laserbauelementeverbund und Verfahren zum Herstellen eines Laserbauelements
DE112019007051B4 (de) Verfahren zum Herstellen einer Halbleiterlaservorrichtung
WO2023016912A1 (de) Verfahren zur herstellung einer vielzahl von halbleiterlaserchips und halbleiterlaserchip

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2002704576

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2002704576

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10501209

Country of ref document: US