WO2001071417A1 - Affichage a cristaux liquides - Google Patents

Description

明 細 書

液晶表示装置 技術分野

本発.明は、 液晶表示装置に係り、 特に透明電極を画素電極及び 又は 共通電極に用いた液晶表示装置の構造に関する。 背景技術

液晶表示装置と して、 画素を構成する表示領域にスィ ツチング素子と して薄膜トランジスタ T F T ( T F T ： Thin Film Transistor) 素子を 設けた構造のアクティブマ トリ ックス方式が多く採用されている。 この 種の液晶表示装置においては、 液晶層を一対の基板間で挟持した構造が 採用されており、 一方の基板 （ T F T基板） に、 T F T素子， 画素電極 走査信号や映像信号の電極や配線、 及び配線と外部駆動回路とを接続す るための端子等が形成され、 他方の基板 （ C F基板） 側にはカラ一フィ ルタと対向電極が形成されており、 一対の基板の画素電極と、 他方の基 板の対向電極に電圧を印加して液晶を駆動し表示を制御するッイス トネ マチック表示方式を採用している。

この方式に対して、 液晶表示装置の課題となっていた視野角とコン ト ラス トを改善できる方式と して、 カラーフィルタ基板側に配置していた 対向電極に替つて、 T F T基板側に共通信号電極を配置し、 櫛歯状の画 素電極と共通信号電極間に電圧を印加して液晶を駆動し、 表示を制御す る液晶表示装置が、 特開平 6— 160878 号に提案されている。 画素電極及 ぴ共通信号電極は、 メタル電極配線材料で構成してもよいし、 透明画素 電極と して用いられている酸化インジウムスズ （ I T O ： Indium Tin Oxide ) で構成してもよい。

I T O電極を用いた例として、 S.H.Lee等は、 SID'98 DIJEST,P371 (1998)、 及び SID' 99 D I JEST, P202 (1999)において、 画寒電極と共通信号 電極とを絶縁膜を挟む上下二層の I T 0電極で構成し、 櫛歯状の画素電 極と共通信号電極の電極幅、 及び電極間距離を微細化する方向で最適化 することで、 上下二層の I T O電極間に電圧を印加して液晶を駆動する 技術がある。 発明の開示

上記従来技術において、 液晶駆動及ぴ製造プロセスについて考察する と、 液晶駆動に関する課題が二点、 断面構造に起因するプロセス課題が 二点あることがわかった。

それぞれの課題について説明する。

( 1 ) 液晶への電圧書き込み時間の増加の課題

従来技術は櫛歯状に形成した上下二層の I T O電極の電極幅、 電極間 隔を微細化することで、 液晶駆動を制御する方式であるため、 上下二層 の I T O電極加工時のホ トリ ソグラフィー工程での合わせずれや、 加工 寸法のずれはそのまま表示特性のむら、 具体的には輝度のばらつきを生 じてしまう。 この問題を回避するため、 下層 I T 0電極を単位画素領域 内のほぼ一面に形成する方式が採用されている。 下層 I T 0電極は単位 画素領域内のほぼ一面に形成されているため、 上層 I T O電極との合わ せずれを考慮する必要がなく なる。 これにより、 表示特性のばらつきを 低減することができる。

従来技術においては、 層間絶縁膜を介して、 画素電極、 及び共通信号 電極となる上下二層の I T O電極が重なつた部分には液晶層に対して並 列に接続される寄生容量が新たに形成されることになリ 、 この寄生容量 は、 液晶の電圧保持特性を改善するための容量と して有効利用すること ができるが、 その一方で、 上下二層の I T 0電極間に電圧を印加した際 に、 液晶層へ所望の電圧を印加するまでに必要とする時間、 つま り液晶 への電圧書き込み時間を増大させ、 液晶へ十分に電圧を印加できないと いう問題が生じる。

上下二層の I T 0電極間に配置された絶縁膜の構成を変える方法も寄 生容量低減の手段の一つであるが、 後述するよう に液晶の駆動電圧を上 昇させるという問題がある。

( 2 ) 液晶駆動電圧の上昇の課題

液晶に電圧を印加する場合には、 上下二層の I T 0電極に印加する電 位差を利用するが、 従来構造においては絶縁膜が存在しない領域、 即ち 下層 I T 0電極上で、 上層 I T 0電極が存在しない領域にも絶縁膜が存 在し、 その絶縁膜が上下二層の I T O電極間で液晶と直列に接続される 容量を形成してしまう。 そのため、 上下二層の I T O電極間に印加され た電位差のうちの一部が、 液晶層と直列に接続される容量によ り吸収さ れる。 その結果、 上下二層の I T 0電極間には電圧降下分を考慮して液 晶に印加したい所望の電圧以上の電位差を加える必要がある。

つま り、 絶縁膜の存在により、 駆動電圧が上昇するという課題がある 駆動電圧が上昇すると、 消費電力の上昇を招き、 特に携帯型の液晶表示 装置と しては不適当となる。 また、 駆動電圧が上昇すると、 安価な低電 圧ドライバを使用できなく なるため、 液晶表示装置を安価に提供できな く なるという課題も生じる。

従来構造において、 液晶層と並列に接続される寄生容量を低減する方 法として、 （ 1 ) 上下二層の I T 0電極間の絶縁膜の膜厚を厚くする、 ( 2 ) 絶縁膜の材料を代え、 誘電率の小さい材料を導入する、 もしく は 新たに一層加える、 等の方法が考えられる。 言い換えれば、 上下二層の I T 0電極が重なり合った部分の、 絶縁膜の層数を n、 第 k層の絶縁膜 の誘電率を s _k 、 膜厚を d _k とした場合の を S _A と した場合

∑―

k ^{= 1 £} k

に、 s _A を小さ くすることが寄生容量の低減につながる。 しかしながら 従来構造では、 寄生容量を低減した場合には、 下層 I T O電極上で上層 I T 0電極の存在しない領域に存在する絶縁膜、 つま リ液晶層と直列に 接続される容量を形成する絶縁膜、 の S _A も小さ く なリ、 液晶層と直列 に接続される容量も小さ く なる。 その結果、 液晶と直列接続される容量 による電圧降下分が増大してしまい、 液晶の駆動電圧の上昇を招く 。 逆に、 液晶の駆動電圧を低減するために、 下層 I T 0電極上で上層 I T 0電極の存在しない領域に配置された絶縁膜、 つま り液晶層と直列 の容量を形成する絶縁膜、 の s _A を大きく した場合には、 層間絶縁膜、 つま り液晶層と並列に接続される寄生容量を形成する絶縁膜、 の s _A も 増加し、 この場合には寄生容量が大きく なつてしまう。 このよう に、 上 記従来構造では、 液晶への書き込み電圧の低減、 および液晶駆動電圧は トレードオフの関係にあり、 液晶に並列に接続される容量を小さ く し、 かつ液晶に直列に接続される容量を大きくすることは不可能であった。 次に断面構造に起因するプロセス課題について説明する。

( 3 ) 上下二層の透明電極の層間短絡の課題

通常、 T F T素子の絶縁膜には、 例えば、 C V D法で形成した窒化シ リ コン膜が用いられる。 反応ガスと しては、 例えばモノシランやアンモ ニァ等が用いられるために、 膜形成雰囲気は活性水素を含む還元プラズ マ雰囲気となる。 従って、 上下二層の透明電極を形成する I T O膜上に 窒化シリコン膜を形成する際には、 酸化物透明導電膜である I T 0膜表 面が還元プラズマ雰囲気にさ らされることになる。 形成条件によっては、

I T O表面が還元されると共に、 I T O上で窒化シリ コン膜が異常成長 を起こすことが知られている （Jpn. J . app l . Phys . , 32 , ?5072 ( 1993) ) 。 得られた積層膜は異常成長によ り表面凹凸が顕著になリ、 窒化シリ コン 膜自身の緻密性、 絶縁性も低下する。 窒化シ リ コ ン膜の異常成長反応は、 活性水素の供給源となる反応ガスの流量が多いほど、 また基板温度が高 いほど加速される方向にある。 しかしながら、 薄膜トランジスタのゲー ト絶縁膜用途等の良質な窒化シリコン膜を得るためには、 基板温度を 3 0 0度程度の高温に保つ必要があり、 異常成長が起こ りやすい条件で 膜が形成されることになる。 従って、 I T 0膜上に窒化シリ コン膜を形 成するプロセスは、 層間絶縁膜となる窒化シリコン膜のクラックゃピン ホ一ル、 付き周り部分の被覆不良等が起こ リやすい状況にある。

これらのクラックやピンホール、 付きまわり部分の被覆不良が上下二 層の I T 0電極の重なリ合った部分に発生すると、 上層 I T 0電極と下 層 I T 0電極間が絶縁不良となリ、 上下二層の I T 0電極が短絡すると いう問題を生じる。

( 4 ) 上層透明電極加工時の下層透明電極， 金属配線， 金属電極の溶解 の課題

上層 I T 0電極膜の加工には、 通常ゥエツ トエッチング法が用いられ る。 エッチング液としては、 臭化水素酸や塩酸， 王水系 （塩酸と硝酸の 水溶液） ， 塩化第二鉄の塩酸水溶液等、 強酸の水溶液が用いられる。 上 層 I T 0電極を加工する際には、 下層 I T 0電極上に形成された絶縁膜 が、 下層透明電極を保護する目的を有するが、 クラックやピンホ一ル、 付き周り部分の被覆不良等の不良部分が存在すると、 その不良部分を介 して I T 0膜のゥエツ トエッチング溶液が絶縁膜内に染み込むことにな る。 染み込んだエッチング液に下層 I T O電極の表面が直接さ らされる と、 下層 I T〇電極の溶解， 断線不良が発生する。 また、 同様の現象に よ り、 上層 I T O電極よ り下層に存在する金属材料からなる電極、 配線 も腐食する可能性がある。

本発明の目的の 1つは、 絶縁膜を挟んで上下に、 二層の透明導電膜か らなる画素電極 P X及ぴ共通信号電極を有する液晶表示装置の、 液晶へ の書き込み時間の低減、 液晶の駆動電圧の低減、 のいずれか一方、 も し く は両方を低減し、 開口率， 透過率特性に優れたパネルを提供すること にある。

また、 本発明の目的の 1つは、 絶縁膜を介してよ り上層に配置される 透明導電膜をエツチングによ り加工する際に、 絶縁膜の不良部分を介し てより下層に配置される透明導電膜からなる電極、 及び金属材料からな る電極、 配線が被る腐食、 断線等の不良を低減、 および上下二層の透明 電極の絶縁不良によるショート不良を低減し、 歩留ま りょく製造するこ とが可能な構造を提供することにある。

本発明の実施形態の 1 の液晶表示装置は、 一対の基板と、 この一対の 基板に挟持された液晶層とを有し、 一対の基板の一方の基板 （第 1 の基 板） には、 複数の走査信号配線と、 複数の信号配線にマトリ クス状に交 差する複数の映像信号配線と、 これらの配線のそれぞれの交点付近に対 応して形成された複数の薄膜トランジスタとを有し、 複数の走査信号配 線および、 映像信号配線で囲まれるそれぞれの領域で少なく とも一つの 画素が構成され、 それぞれの画素には複数の画素にわたって接続された 共通信号電極と、 対応する薄膜トランジスタに接続された画素電極とを 有し、 共通信号電極と、 画素電極とはその一部において層間絶縁膜を介 して重ね合わさ り、 画素電極、 および共通信号電極のそれぞれ少なく と も一部が透明導電膜で構成されておリ、 画素電極と共通信号電極のうち 絶縁膜を介して液晶層側に配置された電極が、 スリ ッ ト状、 もしく は櫛 歯状に加工されて配置し、 さ らに以下の手段を講じた。

( 1 ) 層間絶縁膜に、 薄膜トランジスタのゲート絶縁膜と しての機能を 有する第一の絶縁膜、 および薄膜トランジスタの表面保護膜としての機 能を有する第二の絶縁膜以外の絶緣膜が少なく とも一層以上含まれてお リ、 かつ、 層間絶縁膜に含まれるゲート絶縁膜、 および薄膜トランジス タの表面保護膜以外の絶縁膜のうち、 少なく とも一層以上を画素電極と 共通信号電極のうち絶縁膜を介してより第一の基板に近い側の第一の電 極上で、 第二の電極が存在しない領域に対して、 第二の電極が配置され る領域に、 第二の電極の形状を倣って選択的に形成した構成とする。

( 2 ) 液晶層と して Δ εが負の液晶を用いた構成で、 層間絶縁膜に含ま れる絶縁膜の層数を η、 第 k層の絶縁膜の誘電率を ε _k、 膜厚を d _kと し た場合の—— -—— を S _A とし、 画素電極と共通電極のうち、 絶縁膜を

∑

k ^{= 1 ε} k

介してよ リ第一の基板に近い側の第一の電極上で、 第二の電極が存在し ない領域において、 第一の基板上に配置された第一の配向膜と第一の鼋 極の間に配置された絶縁膜の層数を： II、 第 1層の絶緣膜の誘電率を ε _t、 膜厚を 、 液晶のダイ レクタに対して垂直方向の液晶の誘電率を ε _{L C} と した場合の ， （ただし とする）、

∑ d _k - ∑ _{d l}

™ ^α， 、 k = l i

∑ ——

ι = ι ε L C

を S _B と した場合に、 S _A < S _Bが成立する構成とする。

( 3 ) 液晶層として Δ εが正の液晶を用いた構成で、 層間絶縁膜に含ま れる、 絶縁膜の層数を n、 第 k層の絶縁膜の誘電率を ε _k 、 膜厚を d _k と した場合の —— を S_A と し、 画素電極と共通電極のうち、 絶縁 α ^d k

∑

k =i ε _k

膜を介してよ リ第一の基板に近い側の第一の電極上で、 第二の電極が存 在しない領域において、 第一の基板上に配置された第一の配向膜と前記 第一の電極の間に配置された絶縁膜の層数を π！、 第 1層の絶縁膜の誘電 率を 、 膜厚を 、 液晶のダイレクタに対して平行方向の液晶の誘 電率を s _LCとした場合の ， （ただし m

1 とする） 、 を S _B とした場合に、 S _Aく S_Bが成立する構成とする。

( 4 ) 液晶層と して Δ εが負の液晶を用いた構成で、 画素電極と共通電 極のうち、 絶縁膜を介してよ リ第一の基板に近い側の第一の電極上で第 二の電極が存在しない領域において、 第一の基板上に配置された第一の 配向膜と第一の電極の間には絶縁膜が存在しておらず、 層閬絶縁膜に含 まれる絶縁膜の層数を II、 第 k層の絶縁膜の誘電率を ε _k 、 膜厚を d _k と した場合の =—— を S_A と し、 液晶のダイ レクタに対して垂直方

n d _k

∑ ―

k= 1 ε ,,

向の誘電率を ε _LCと した場合の ^ ^LC を S _B と した場合に、 S_A<

∑ d _k

k= 1

S B が成立する構成とする。

( 5 ) 液晶層と して Δ εが正の液晶を用いた構成で、 画素電極と共通電 極のうち、 絶縁膜を介してよ り第一の基板に近い側の第一の電極上で、 第二の電極が存在しない領域において、 第一の基板上に配置された第一 の配向膜と第一の電極の間には絶縁膜が存在しておらず、 層間絶縁膜に 含まれる絶縁膜の層数を n、 第 k層の絶縁膜の誘電率を ε _¾ 、 膜厚を d _fc とした場合の を S _A と し、 液晶のダイ レクタに対して平

n ^d k

∑ ―

k ^{= 1 ε} k 一

行方向の誘電率を ε _{L C}と した場合の —— を S _B とした場合に、

∑ d _k

k = 1

S A < S _Bが成立する構成とする。 上述した ( 1 ) から （ 5 ) の構成をとることによ り、 従来構造で課題 となっていた、 液晶への電圧書き込み時間と、 液晶の駆動電圧との トレ ードオフの関係を解消することができる。 つま り、 液晶への電圧書き込 み時間、 液晶の駆動電圧のいずれか一方を改善した場合でも、 もう一方 は従来構造と同等の特性を確保できる。 また、 （ 1 ) から （ 5 ) の構成 を組み合わせることによ り 、 液晶への電圧書き込み時間、 液晶の駆動電 圧の両方を改善することも可能となる。

液晶への電圧書き込み時間と駆動電圧の トレードオフの関係を解消す る方法と して、 具体的には、 （ 1 ) に示したよう に、 上層透明電極が存 在する領域に配置される絶縁膜、 つま リ液晶層と並列に接続される寄生 容量を形成した絶縁膜を、 下層透明電極上で上層透明電極が存在しない 領域については形成しない構成、 つま リ絶縁膜を選択的に形成する構成 とすることによ り、 層間絶縁膜の厚膜化、 も しく は層間絶縁膜の構成を 変化させて、 液晶層と並列に接続される寄生容量を低減することができ . かつ、 液晶層と直列に接続される容量は可変とすることができる。 これ によ リ従来構造で問題となっていた、 液晶への電圧書き込み時間と駆動 電圧の トレードオフの関係を解消することができる。

また、 駆動電圧の低減に関しては、 （ 1 ) から （ 5 ) に示したよう に. 上層透明電極が存在する領域の上下二層透明電極間の絶縁膜、 つま リ液 晶層と並列に接続される寄生容量を形成する絶縁膜、 に対して、 下層透 明電極上で上層透明電極が存在しない領域に配置される絶縁膜、 つま り、 液晶層と直列に接続される容量を形成する絶縁膜を選択的に除去する構 成とする。 これによ り、 選択的に除去した領域に、 今度は液晶が存在す ることになる。 こ こで、 駆動電圧の低減効果を得るためには、 選択的に 除去した絶縁膜の、 絶縁膜の層数を j 、 第 i 層の絶縁膜の誘電率を 、 膜厚を d！ と した場合の —— に対し、 液晶の誘電率を ε _{L C}とした j d .

∑

ε ^{i = 1}

場合の . ^{L C} を大きく しなければならない。 こ こで、 ε _{L C}は Δ εが

∑ d j

i = X

正の液晶の場合には液晶のダイ レクタに対して平行方向の誘電率であり、 厶 εが負の液晶の場合には液晶のダイ レクタに対して垂直方向の誘電率 とする。 つま リ液晶層に電圧を印加した際に下側基板から上側基板に向 かって見た場合の誘電率とする。 上式が成立する場合にのみ、 駆動電圧 低減の効果が得られる。 一般的に実現している液晶表示装置の液晶層の ε _{L C}は 7以上であるため、 選択的に形成する絶縁膜が窒化シリ コ ン （ ε ' == 6 〜 7 ) 、 酸化シリ コン （ ε = 3 〜 4 ) 等であることを考えると、 ほ とんどの場合で、 絶縁膜を選択的に除去することによ り駆動電圧が低下 すると考えてよい。 また、 上に示した方式の組み合わせとして、 具体的には層間絶縁膜の 構成を、 例えばゲート絶縁膜と しての機能を有する絶縁膜の一部や薄膜 トランジスタの表面保護膜の機能を有する絶縁膜の一部と、 それ以外の 新規の絶縁膜との積層構造と し、 その新規の絶縁膜を下層透明電極上で、 上層透明電極が存在しない領域に対して、 下層透明電極上で上層透明電 極が存在する領域に、 選択的に形成し、 さ らには従来構造で使用した絶 縁膜を新規絶縁膜と同じ領域に選択的に形成することによ り液晶の駆動 電圧の低減、 および液晶への電圧書き込み時間の低減、 の両方を実現す ることができる。

次に、 上に示した構造を実現するためのよ リ具体的な構成を以下に示 す。

( 6 ) ( 1 ) 〜 （ 5 ) において、 層間絶縁膜と第一の電極上で、 第二の 電極が存在しない領域において第一の基板上に形成された第一の配向膜 と、 第一の電極との間に配置された絶縁膜とで、 層の層数、 層を構成す る材料の膜厚、 も しく は層を構成する材料の誘電率のうち少なく とも一 つ以上が異なる構成とする。

( 7 ) ( 1 ) 〜 （ 6 ) において、 層間絶縁膜が一層で構成されておリ、 かつその一層を第一の電極上で第二の電極が存在しない領域に対して、 第二の電極が配置される領域の一部に第二の電極の形状を倣って選択的 に形成した構成とする。

( 8 ) ( 7 ) において、 層間絶縁膜が薄膜トランジスタのゲート絶縁膜 としての機能を有する第一の絶縁膜の一部、 もしく は薄膜トランジスタ の表面保護膜と しての機能を有する第二の絶縁膜の一部のいずれかであ る構成とする。

( 9 ) ( 7 ) において、 層間絶縁膜が薄膜トランジスタのゲート絶縁膜 としての機能を有する第一の絶縁膜、 もしく は薄膜トランジスタの表面 保護膜としての機能を有する第二の絶縁膜以外の第三の絶縁膜である構 成とする。

( 1 0 ) ( 1 ) 〜 （ 6 ) において、 層間絶縁膜が二層で構成されておリ、 かつ少なく ともそのうちの一層以上を第一の電極上で、 第二の電極が存 在しない領域に対して、 第二の電極が配置される領域の一部に第二の電 極の形状を倣って選択的に形成した構成とする。

( 1 1 ) ( 1 0 ) において、 層間絶縁膜が薄膜トランジスタのゲート絶 縁膜と しての機能を有する第一の絶縁膜の一部、 および薄膜トランジス タの表面保護膜としての機能を有する第二の絶縁膜の一部の二層で構成 する。

( 1 2 ) ( 1 0 ) において、 層間絶縁膜のうち一層が薄膜トランジスタ のゲ一ト絶縁膜と しての機能を有する第一の絶縁膜の一部、 も しく は薄 膜トランジスタの表面保護膜と しての機能を有する第二の絶縁膜の一部 のいずれかであり、 もう一方は第一の絶縁膜、 および前記第二の絶縁膜 以外の絶縁膜で第一の電極上で、 第二の電極が存在しない領域に対して、 第二の電極が配置される領域の一部に、 第二の電極の形状を倣って選択 的に形成した第三の絶縁膜である構成とする。

( 1 3 ) ( 1 0 ) において、 層間絶縁膜のうち、 一層が前記薄膜トラン ジスタのゲ一ト絶縁膜と しての機能を有する第一の絶縁膜の一部、 も し く は前記薄膜トランジスタの表面保護膜と しての機能を有する第二の絶 縁膜の一部のいずれかで、 もう一方は第一の絶縁膜、 および第二の絶縁 膜以外の絶縁膜で第二の電極と他の電極配線とを接続するためのスルー ホールを形成する領域と、 端子の露出領域とを除いた領域の一部に形成 する第四の絶縁膜である構成とする。

( 1 ) ( 1 0 ) において、 層間絶縁膜が、 薄膜トランジスタのゲート 絶縁膜と しての機能を有する第一の絶縁膜、 も しく は薄膜トランジスタ の表面保護膜と しての機能を有する第二の絶縁膜以外の絶緣膜で、 第一 の電極上で、 第二の電極が存在しない領域に対して、 第二の電極が配置 される領域の一部に、 第二の鼋極の形状を倣つて選択的に形成する第 Ξ の絶縁膜、 および第二の電極と他の電極配線とを接続するためのスルー ホールを形成する領域と、 端子露出領域とを除いた領域の一部に形成す る第四の絶縁膜の積層膜で構成する。

( 1 5 ) ( 1 ) ~ ( 6 ) において、 層間絶縁膜が三層以上で構成されて おり、 かつ少なく ともそのうちの一層以上を第一の電極上で、 第二の電 極が存在しない領域に対して第二の電極が配置される領域の一部に、 第 二の電極の形状を倣って選択的に形成した構成とする。

( 1 6 ) ( 1 5 ) において、 層間絶縁膜に、 薄膜トランジスタのゲート 絶縁膜としての機能を有する第一の絶縁膜の一部と、 薄膜トランジスタ の表面保護膜と しての機能を有する第二の絶縁膜の一部、 および第一の 絶縁膜、 第二の絶縁膜以外の絶縁膜で第一の電極上で、 第二の電極が配 置される領域の一部に、 第二の電極の形状を倣って選択的に形成する第 三の絶縁膜の全てが含まれている構成とする。

( 1 7 ) ( 1 5 ) において、 層間絶縁膜に、 薄膜トランジスタのゲート 絶縁膜と しての機能を有する第一の絶縁膜の一部と薄膜トランジスタの 表面保護膜と しての機能を有する第二の絶縁膜の一部、 および第一の絶 縁膜、 第二の絶縁膜以外の絶縁膜で、 第二の電極と他の電極配線とを接 続するためのスルーホールを形成する領域と、 端子露出領域とを除いた 領域の一部に形成する第四の絶縁膜の全てが含まれている構成とする。

( 1 8 ) ( 1 5 ) において、 層間絶縁膜に、 薄膜トランジスタのゲート 絶縁膜としての機能を有する第一の絶縁膜の一部、 および薄膜トランジ スタの表面保護膜と しての機能を有する第二の絶縁膜の一部の少なく と もいずれか一方と、 第一の絶縁膜， 第二の絶縁膜以外の絶緣膜で、 第一 の電極上で第二の電極が配置される領域の一部に、 第二の電極の形状を 倣つて選択的に形成する第三の絶縁膜、 および第二の電極と他の電極配 線とを接続するためのスル一ホールを形成する領域と、 端子露出領域と を除いた領域の一部に形成する第四の絶縁膜が含まれている構成とする。

( 1 9 ) ( 1 ) ~ ( 1 8 ) において、 第一の電極上で、 第二の電極が存 在しない領域に対して、 第二の電極が配置される領域の一部に、 第二の 形状を倣って選択的に形成した絶縁膜のパターン幅を W_IS。 ： 前 記スリ ッ ト状、 も しく は櫛歯状に形成された第二の電極の電極幅を W_EL

： m、 第二の電極の電極間の間隔を W_SP ： ^ mと した場合に、

W_{I S0}- 2 W_E W_{I S}。+ 2

W_{I S}。> 0

が成立する構成とする。

( 2 0 ) ( 7 ) ， （ 9 ) ， （ 1 0 ) ， （ 1 2 ) 〜 （ 1 9 ) において、 第 三の絶縁膜、 および第四の絶縁膜を塗布型絶縁膜で形成する。

( 2 1 ) ( 2 0 ) において、 塗布型絶縁膜が、 印刷， スピンコート等で 形成される材料で、 よ り具体的には、 有機系の樹脂絶縁膜、 も しく は

5 i を含む絶縁膜で形成する。

( 2 2 ) ( 2 0 ) ， （ 2 1 ) において、 第三の絶縁膜と して使用する塗 布型絶縁膜が、 フォ トイメージ形成型である。

( 2 3 ) ( 2 0 ) 〜 （ 2 2 ) において、 第三の絶縁膜を、 第二の電極と 一括で自己整合的に加工することにより第一の領域に対し、 第二の領域 に選択的に形成した構成である。

( 2 4 ) ( 2 0 ) 〜 （ 2 3 )において、 第三の絶縁膜の膜厚が 0. 2 m ~ 4. 0 131である。

( 2 5 ) ( 2 0 ) 〜 （ 2 4)において、 第三の絶縁膜の誘電率が 1. 5 ~

6. 5である。

( 2 6 ) ( 2 0 ) , ( 2 1 ) において、 第四の絶縁膜と して使用する、 塗布型絶縁膜の膜厚が 0 . 1 〜 2 ^ πιである。

( 2 7 ) ( 1 ) 〜 （ 2 6 ) において、 第一の電極上で、 第二の電極が存 在しない第一の領域に誘電率が 7 . 0 以上の第五の絶縁膜を選択的に形 成し、 かつ第五の絶縁膜の膜厚を D _A 、 第一の電極上で、 第二の電極が 存在しない領域において、 第一の基板上に配置された第一の配向膜と第 一の電極の間に配置された絶縁膜の総膜厚を D _B 、 層間絶縁膜の膜厚を D c 、 第二の電極の膜厚を D _D と した場合に、 D _A + D _B^D _c + D _Dが成 立する構成とする。

上述の （ 2 7 ) の構成によリ、 液晶層の誘電率に関わらず、 駆動電圧 の低減が可能となる。 従来例で示したプロセス上の課題についても、 本 構成で同時に解決できる。

本方式においては、 ゲート絶縁膜としての機能を有する絶縁膜、 およ び薄膜トランジスタの表面保護膜以外の絶縁膜を新たに追加し、 その絶 縁膜と して塗布型絶縁膜を適用している。 塗布型絶縁膜は塗布する際に 下地に存在する段差を被覆、 埋め込みながら平坦化する機能を持つてい る。 つま り塗布型絶縁膜には、 窒化シリ コン膜にある、 クラックやピン ホ一ル、 付き周り部分の被覆不良等を被覆する機能がある。 この機能に よ り、 寄生容量低減のために選択的に形成した塗布型絶緣膜によ り、 上 下二層の透明電極間の絶縁膜不良に起因するショ一ト不良を防止するこ とができる。 また、 塗布型絶縁膜を選択的に形成する工程を上層透明電 極形成後にすることによ リ、 上層透明電極加工時には、 下層透明電極上 で上層透明電極が存在しない領域についても、 塗布型絶縁膜で被覆する ことが可能となる。

これによ り下層透明電極上で上層透明電極が存在しない領域にある絶 縁膜のクラックやピンホール、 付き周り部分の被覆不良等についても塗 布型絶縁膜が被覆、 埋め込んで保護するため、 不良部分を介して上層透 明電極のゥエツ トエッチング溶液が下層へ染み込むことを阻止すること ができる。 つま リ ±層透明電極加工時の下層透明電極の溶解， 断線不良 を防止することができる。 また、 同様の効果によ り、 金属材料からなる 電極， 配線の腐食， 断線不良についても防止することができる。

また、 選択的に形成する塗布型絶縁膜の工程を上層透明電極形成前に した場合でも、 上層透明電極の存在しない部分で、 被覆保護を必要とす る領域に塗布型絶縁膜の一部を残す、 も しく は、 選択的に形成する塗布 型絶縁膜とは異なる、 別材料の塗布型絶縁膜を追加し、 上層透明電極と 他の電極配線.とを接続するためのスルーホールを形成する領域、 および 端子露出部を除く 、 被覆保護を必要とする領域に形成することによ リ上 記課題を解決できる。 図面の簡単な説明

第 1 図は、 本発明の第一の実施例を示すアクティ ブマ トリ ックス型液 晶表示装置の断面図で、 後述する第 2図に示した、 A— A ' で示した線 に沿う断面図である。

第 2図は、 本発明の第一の実施例を示すアクティ ブマ トリ ックス型液 晶表示装置の、 単位画素の薄膜トランジスタが配置される側の透明絶縁 基板側の表面図である。

第 3図は、 第 2図に示した、 B— B ' で示した線に沿う薄膜トランジ スタが配置される側の透明絶縁基板側の断面図である。

第 4図は、 本発明の実施例に係る、 アクティブマ トリ ックス型液晶表 示装置の、 電気回路を示す概略図である。

第 5図は、 本発明の実施例に係る、 アクティ ブマ トリ ックス型液晶表 示装置の、 基板端部の断面模式図である。

第 6図は、 本発明の実施例に係る、 アクティブマ トリ ツクス型液晶表 示装置の、 走査信号配線 G L用端子 G TM部分の要部平面図 （ _a ) と、 ( b ) A— A' で示した線に沿う断面図である。

第 7図は、 第一の実施例であるアクティ ブマ トリ ックス型液晶表示装 置の、 映像信号配線 D L用端子 D T M部分の要部平面図 （ a ) と、 （b) A— A' で示しも線に沿う断面図である。

第 8図は、 本発明の第一の実施例の構成を実現するためのプロセスフ 口一を示す図である。

第 9図は、 第 8図のプロセスフローに則って T F T基板を作製した際 の、 第 2図における A— A ' で示した線に沿う断面図である。

第 1 0図は、 第 8図のプロセスフローに則って T F T基板を作製した 際の、 第 2図における B— B ' で示した線に沿う断面図である。

第 1 1 図は、 本発明の 二の実施例を示す断面図で、 後述する第 1 2 図に示した、 A— A' で示した線に沿う、 対向基板を含む断面図である。 第 1 2図は、 本発明の第二の実施例を示すアクティブマ トリ ックス型 液晶表示装置の、 単位画素の T F T基板側の表面図である。

第 1 3図は、 第 1 2図に示した、 B— B' で示した線に沿う T F T基 板側の断面図である。

第 1 ：図は、 本発明の実施例に係る、 アクティブマトリ ックス型液晶 表示装置の、 基板端部の断面模式図である。

第 1 5図は、 第二の実施例であるァクティブマ トリ ックス型液晶表示 装置の、 走査信号配線 G L用端子 G TM部分の要部平面図 （ a ) と、 ( b ) A— A' で示した線に沿う断面図である。

第 1 6図は、 本発明の第一の実施例の構成を実現するためのプロセス を示す図である。

第 1 7図は、 第 1 6図のプロセスフローに則って T F T基板を作製し た際の第 1 2図における A— A' で示した線に沿う断面図である。

第 1 8図は、 第 1 6図のプロセスフローに則つ.て T F T基板を作製し た際の第 1 2図における B— B ' で示した線に沿う断面図である。

第 1 9図は、 本発明の第三の実施例を示す断面図で、 後述する第 2 0 図に示した、 A— A' で示した線に沿う、 対向基板を含む断面図である 第 2 0図は、 本発明の第三の実施例を示すァクティブマ トリ ックス型 液晶表示装置の、 単位画素の T F T基板側の表面図である。

第 2 1 図は、 第 2 0図に示した、 B— B ' で示した線に沿う T F T基 板側の断面図である。

第 2 2図は、 第 2 0図に示した、 C— C' で示した線に沿う T F T基 板側の断面図である。

第 2 3図は、 本発明の実施例に係る、 アクティブマ トリ ックス型液晶 表示装置の、 基板端部の断面模式図である。

第 2 4図は、 第三の実施例であるァクティブマ トリ ックス型液晶表示 装置の、 走査信号配線 G L用端子 G TM部分の要部平面図 （ a ) と、 ( b ) A - A' で示しも線に沿う断面図である。

第 2 5図は、 第三の実施例であるアクティ ブマ トリ ックス型液晶表示 装置の、 映像信号配線 D L用端子 D TM部分の要部平面図 （ a ) と、 · ( b ) A - A' で示した線に沿う断面図である。

第 2 6図は、 本発明の第三の実施例の構成を実現するためのプロセス を示す図である。

第 2 7図は、 第 2 6図のプロセスフローに則って T F T基板を作製し た際の第 2 0図における A— A' で示した線に沿う断面図である。 第 2 8図は、 第 2 6図のプロセスフローに則って T F T基板を作製し た際の第 2 0図における B— B ' で示した線に沿う断面図である。 第 2 9図は、 本発明の第四の実施例を示すァクティブマ トリ ックス型 液晶表示装置の、 単位画素の T F T基板側の表面図である。

第 3 0図は、 本発明の第五の実施例を示すァクティブマ トリ ックス型 液晶表示装置の、 断面構成図である。

第 3 1 図は、 第一の実施例から第五の実施例において、 上下二層の透 明電極間の層間絶縁膜の取り うる構成の組み合わせを示した図である。 第 3 2図は、 第一の実施例から第五の実施例において、 上下二層の透 明電極間の層間絶縁膜の取り うる構成の組み合わせを示した図である。 第 3 3図は、 第一の実施例から第五の実施例において、 上下二層の透 明電極間の層閩絶縁膜の取り うる構成の組み合わせを示した図である。 第 3 4図は、 上下二層の透明電極間に存在する絶縁膜構成に対して、 新たに低容量化絶縁膜を一層追加した際の低容量化の効果を示す図であ る。

第 3 5図は、 下層透明電極上で上層透明電極が存在しない領域に配置 される絶縁膜構成 （膜厚） を変更した際の液晶の駆動電圧低減の効果を 示す図である。

第 3 6図は、 上下透明電極間に塗布型絶縁膜を配置した場合の絶縁膜 の不良部分の被覆埋め込みによるプロセス冗長効果を示す図である。 発明を実施するための最良の形態

具体的な実施形態を説明する前に、 本発明にかかる原理を第 3 4図、 第 3 5図、 および第 3 6図を用いて説明する。

第 3 4図から第 3 6図の説明において、 上記した従来構成の一例を標 準構成と し、 本発明の効果を比較検証した。 具体的には標準構成を、 配 置されるガラス基板に対して上層透明電極がスリ ッ ト、 または櫛歯状に 加工されておリ、 下層透明電極は単位画素領域内のほぼ一面に形成され、 スリ ッ ト、 または櫛歯上にパターン形成されていない構成と した。 また、 上層透明電極の電極幅、 および電極間隔は一定の構成と し、 上下二層の 透明電極間の絶縁膜と して窒化シリ コン膜 （誘電率 ε = 6 . 7 ) 、 膜厚 7 0 0 n mを適用し、 二層の透明電極間に形成した窒化シリ コン膜は下 層透明電極上で上層透明電極が存在しない領域についても、 延在した構 成とする。 この構成は後述する第 3 4図 （ a ) において、 Xが 0の構成、 およぴ第 3 5図 （ a ) において； x = 7 0 0 n mの構成に相当する。

まず、 第 3 4図を用いて、 従来構成である標準構成に対して、 新たに 低容量化させるための絶縁膜 （低容量化絶縁膜） を一層追加した際の低 容量化の効果について説明する。

第 3 4図 （ a ) は低容量化絶縁膜の効果を検討するために使用した構 造を示す図である。 こ こでいう 、 低容量化絶縁膜とは第 3 4図 （ a ) に 示したように、 標準構成の場合に存在する絶縁膜である窒化シリコン膜 7 0 0 n mとは別に、 上下二層の透明電極間に新たに一層追加した絶縁 膜のことをいう。 また、 規格化寄生容量とは標準構成での寄生容量値に 対する各構成の寄生容量値の比、 と して定義する。

第 3 4図 （ b ) は低容量化絶縁膜の腠厚 Xに対する規格化寄生容量の 変化を示す図である。 パラメ一タは低容量化絶縁膜の材料と し、 具体的 には、 低容量化絶縁膜と して （ A ) 窒化シリ コン （ ε = 6 . 7 ) を適用 した場合と、 （ Β ) 有機材料で構成される塗布型絶縁胰 （ ε = 4： . 0 ) を適用した場合を図示している。

第 3 4図 （ b ) から、 各構成で標準構成に対して寄生容量値を半減す る、 つま リ規格化容量値を 0 . 5 とする、 ためには、 低容量化絶縁膜と して適用する （ A ) 窒化シリ コ ン、 （ B ) 塗布型絶縁膜の膜厚は、 それ ぞれ 7 0 0 n m， 4 2 O n m必要であることがわかる。 これは低容量化 絶縁膜の誘電率. εの違いによるもので、 誘電率が小さい塗布型絶縁膜の 方が、 よ り薄膜で寄生容量低減の効果を得ることができる。 また、 （Α ) , ( Β ) の低容量化絶縁膜となり うる絶縁膜を一層加えることによ り、 効 果の差はあるが寄生容量を低減できる、 つま リ液晶への電圧書き込み時 間を低減できる、 ことが分かる。

この寄生容量低減の効果は、 下層透明電極上で上層透明電極が存在し ない領域の絶縁膜、 つま リ液晶表示装置を構成した際に、 液晶層と直列 に接続される容量を形成する領域の絶縁膜、 の構成 （本検証では低容量 化絶緣膜の膜厚） にはほとんど依存せず、 下層透明電極上で、 上層透明 電極が存在する領域に配置された絶縁膜、 つま り液晶表示装置を構成し た際に、 液晶層と並列に接続される寄生容量を形成する領域の絶縁膜、 の構成 （本検証では低容量化絶縁膜の膜厚） に依存している。

一方、 （Α ) の窒化シリ コン膜のよう に堆積膜を低^量化絶縁膜と し て使用した場合、 例えば窒化シリ コン膜の形成にはプラズマ C V D法等 が用いられるため、 膜厚が大きく なるにつれ、 膜形成に時間を要するこ とになり、 スループッ トが低下するという新たな問題が発生する。 これ に対し、 （ Β ) の塗布型絶縁膜を低容量化絶縁膜として使用した場合、 例えば塗布型絶縁膜の形成にはスピンコ一ト法等が用いられる。 スピン コート法では、 材料の粘度を調整して膜厚の制御をするため、 堆積型の C V D法と異なり、 膜厚に対してスル一プッ トがほとんど変化しないと いう利点がある。

これらのことから、 寄生容量を低減する、 つま り液晶への電圧書き込 み時間を低減する方法と しては、 誘電率が小さ く薄膜で寄生容量低減の 効果が得られ、 かつ厚膜化に対してスループッ トが変化しない塗布型絶 縁膜を低容量化絶縁膜と して使用することがよ り望ま しいことが分かる。 次に第 3 5図を用いて、 従来構造である標準構成に対して絶縁膜の構 成を変更した際の、 液晶の駆動電圧低減の効果について説明する。

第 3 5図 （ a ) は駆動電圧低減の効果を検証するために使用した構成 を示す図である。 第 3 5図 （ b ) は第 3 5図 （ a ) で示した構成の上下 二層の透明電極間に印加した電圧に対する透過率の変化の一例を示す図 である。

第 3 5図 （ a ) に示した構成で、 上下二層の透明電極に電圧を印加す ると、 液晶層はその印加電圧に対応して異なった光学特性を示し、 透過 率が変化する。 この際、 上下二層の透明電極間に印加した電圧に対する 透過率の第 3 5図 （ b ) のよう になる。 こ こで、 液晶はノーマリ一ブラ ックとなるものを使用しているため、 印加電圧が 0 Vの際には透過率が ほぼ 0となり、 印加電圧を高くすることによ り 、 透過率は徐々に上昇し、 一定の電圧、 例えば構成 Aの場合には V_A 、 構成 Bの場合には V_B で透 過率のピーク T_MAX を示す。 液晶表示装置では 0 Vから透過率ピークを 与える電圧の間で駆動することから、 上述した透過率ピークを与える電 圧を小さ くすることによ り、 液晶の駆動電圧の低減が可能となる。 ここ で、 構成 Aと構成 Bでは上下二層の透明電極間に配置された窒化シリコ ン膜の膜厚が異なる。 構成 Aについては窒化シリ コン膜の膜厚 Xが 350 n mであり、 構成 Bについては標準構成の 7 0 0 n mである。 2つの構 成の印加電圧—透過率特性を比較すると、 透過率のピークの値は、 ほぼ 同じ値を示すのに対して、 透過率の値がピークとなる電圧値が、 構成 A の印加電圧に対し、 構成 Bは 1. 2 5 倍大きく なることが分かる。 これ は前述したよう に、 下層透明電極上で、 上層透明電極が存在しない領域 に配置される絶縁膜、 つま り、 液晶層と直列に接続される容量を形成す る絶縁膜、 の膜厚の違いに起因する。 窒化シリ コン膜の膜厚が厚い方が 容量が小さ く なるため、 構成 Bの場合は大きな電圧降下を引き起し、 こ の電圧降下分だけ液晶に効率よ く電圧が印加できないためである。 この 透過率の値がピークとなる電圧値は下層透明電極上で上層透明透明電極 が存在する領域の絶縁膜の構成、 つま り液晶層と並列に接続される寄生 容量を形成する領域の絶縁膜の構成、 本検証では絶縁膜の膜厚に相当す る、 にはほとんど依存しない。

第 3 5図 （ c ) は上下二層の透明電極間に配置される絶縁膜と して窒 化シリ コン膜を用いた際の、 膜厚 Xに対する規格化電圧の変化を示す図 である。 こ こでいう 、 規格化電圧とは、 標準構成において透過率がピ一 クとなる電圧値に対する各構成の透過率がピークとなる電圧値の比、 と して定義する。

膜厚が厚く なるにつれ、 液晶層と直列に接続される容量が小さ く なる ため、 電圧降下が大きく なリ、 透過率がピークとなる電圧の値は線形的 に上昇することが分かる。

その一方で、 標準構成から絶縁膜の膜厚を薄く した構成においては、 印加電圧が線形的に減少することが分かる。 絶縁膜を薄く していく と、 透過率ピークを与える電圧値が第 3 5図 （ c ) 中に実線で示したように 減少していき、 第 3 5図 （ a ) の構成では実現不可能であるが、 膜厚が 0となった場合には、 標準構成に対して、 透過率ピークを与える電圧を 約 0 . 6 倍とすることが可能となることがわかる。 つま り、 本検証で用 いた構成について言えば、 透過率がピークとなる電圧に関しては上下二 層の透明電極間に配置される絶縁膜は、 できるだけ薄膜で構成すること が望ま しいことが分かる。

また、 第 3 5図では上下二層の透明導電膜間の絶縁膜と して、 誘電率 が 6 . 7 の窒化シリ コ ンを例に取って説明したが、 例えば誘電率が窒化 シリコン膜よ りも小さい有機材料で構成される塗布型絶縁膜 （ ε = 4. 0) で構成した場合には、 第 3 5図 （ c ) に示した直線の傾きがさらに大き く なリ、 透過率ピークを与える電圧が上昇することは容易に推測される。 本発明者が検証した、 以上二つの知見から、 本発明の構成を採用する ことによ り 、 具体的には上層透明電極が存在する領域の上下二層の透明 電極間にのみ、 低容量化を目的と した絶縁膜を新たに配置し、 下層透明 電極上で上層透明電極が存在しない領域にはできるだけ絶縁膜を配置し ない構成をとることによ り 、 従来構造に対して、 低容量化による液晶へ の電圧書き込み時間の低減と液晶の駆動電圧の低減の両方を実現できる ことがわかる。

次に本発明の塗布型絶縁膜を上下二層の透明電極間に追加した際のプ ロセス上の冗長効果について説明する。

第 3 6図 （ a ) ， ( b ) は塗布型絶縁膜の被覆、 埋め込み効果を検証 するために使用した構成を示す図で、 第 3 6図 （ c ) は上下二層の透明 電極間に塗布型絶縁膜を配置した場合と、 しない場合とで、 上層透明電 極加工時に層間絶縁膜の不良部分を介してエッチング液のしみ込みが起 こ リ、 下層透明電極が溶解して生じたピンホールの発生数を比較した図 である。 第 3 6図 （ c ) において、 横軸は発生したピンホールの直径を とつて縦軸は単位面積当たリのピンホールの発生数を取って整理した。 本検証では下層透明電極上の絶縁膜を、 （ a ) 窒化シリ コン膜のみの 構成、 （ b ) 窒化シリ コ ン膜と塗布型絶縁膜を積層配置した構成、 と し、 その構成で上層透明電極を加工した際の結果について検証した。 結果は —目で分かるとおり、 窒化シリ コン膜と塗布型絶縁膜を積層形成した ( b ) の構成が、 窒化シリ コン膜のみの （ a ) の構成に対して、 ピンホ —ルの発生数を約 1 / 1 0 0 に低減できていることがわかる。 これは、 第 3 6図 （ b ) で示したように窒化シリ コン膜に生じたピンホール、 ク ラック、 下層段差乗越え部の付きまわり不良を塗布型絶縁膜が埋め込ん で被覆する効果によるものである。

このことから、 本発明によれば、 上下二層の透明電極間の層間絶縁膜 に、 塗布型絶縁膜を形成することにより、 窒化シリ コン膜のピンホール、 クラック、 下層段差乗越え部の付きまわり不良部を埋め込み、 被覆効果 によ り補修できるため、 上層透明電極加工時の下層透明電極の溶解， 断 線， 大きく低減でき、 歩留ま り を大幅に向上できることが分かる。 同様 に、 上層透明電極の下に存在する金属材料からなる配線， 電極等の腐食， 溶解についても同様に防止することができる。

また、 上述した窒化シリ コ ンの不良部分を被覆する効果にょリ、 上下 二層の透明電極の絶縁不良による短絡不良も低減することは言うまでも ない。

以上の知見を元に、 本発明の具体的な実施形態を図面を用いて説明す る。

[実施例一]

第 1 図から第 1 0図を用いて本発明の第一の実施例について説明する。 第 1 図から第 1 0図において、 S U B 1 は薄膜トランジスタが配置さ れる側の透明絶縁基板を、 T F Tは画素のスィ ツチング素子である薄膜 トランジスタを、 C Lは共通信号配線を、 C Eは共通信号電極を、 G E は走査信号電極を、 G Lは走査信号配線を、 S I は半導体層を、 S Dは 薄腠トランジスタのソース ドレイン電極となる映像信号電極を、 D Lは 映像信号配線を、 P'Xは画素電極を、 G I は該 T F Tのゲート絶縁膜を、 P A Sは薄膜トランジスタの表面保護膜を、 N S I は薄膜トランジスタ のソース ドレイン鼋極と半導体層のコンタク トを保証するためにリ ン等 の不純物を ドープしたシリ コン膜からなる電極を、 T Hはスル一ホール を、 0 1 L 1 は低容量化を目的と して選択的に形成する塗布型絶縁膜を、 B Mは遮光パターンを、 C Fはカラ一フィルタを、 0 Cはオーバ一コー ト膜を、 S U B 2はカラーフィルタ側の透明絶縁基板を示す。 また、 0 R I 1 , 2は配向膜を、 P 0 L 1 , 2は偏光板を、 G TMは走査信号 配線用端子を、 D TMは映像信号配線用端子を、 C TMは共通信号配線 用端子を、 C Bは共通信号配線のバス配線を、 S Lはシール材を、 TC1 は走査信号配線、 および共通信号配線用端子のパッ ド電極を、 T C 2は 映像信号配線用端子 D TMのパッ ド電極をそれぞれ示す。

第 1 図は、 本発明の第一の実施例を示すァクティ ブマ トリ ックス型液 晶表示装置の断面図で、 後述する第 2図に示した、 A - Α' で示した線 に沿う断面図である。 第 2図は本発明の第一の実施例を示すアクティブ マ トリ ックス型液晶表示装置の、 単位画素の薄膜トランジスタが配置さ れる側の透明絶縁基板 S U B 1 の表面図を、 第 3図は第 2図に示した、 B - B ' で示した線に沿う薄膜トランジスタが配置される側の透明絶縁 基板 S U B 1 の断面図を示す。

薄膜トランジスタ T F Tが配置される側の透明絶縁基板 S UB 1 は T F T基板と称され、 この T F T基板と、 液晶 L Gを介して対向配置さ れる、 対向側の透明絶縁基板 S U B 2は C F基板と称される。 第 1 図に 示すように、 C F基板は、 その液晶層 L C側の面に、 まず、 各画素領域 を画するようにして遮光パターン BMが形成され、 この遮光パターン BMの、 実質的な画素領域を決定する開口部には、 カラ一フィルタ C F が形成されている。 そして、 遮光パターン BM、 及びカラーフィルタ C Fを覆って、 例えば樹脂膜からなるオーバーコート膜 0 Cが形成され、 このオーバ一コート膜 O Cの上面には配向膜 O R I 1が形成されている。 T F T基板， C F基板、 それぞれの外側の面 （液晶層 L C側の面とは反 対の面） には、 偏向板 P O L 1 ， P O L 2が形成されている。

第一の実施例においては、 上下二層の透明導電膜からなる画素電極 P X， 共通信号電極 C E間の層間絶縁膜は、 ゲート絶縁膜 G I ， 薄膜ト ランジスタの表面保護膜 P A S、 および本発明の塗布型絶縁膜 0 I L 1 との積層膜で構成されている。

本実施例によれば、 共通信号電極 C E上で画素電極 P Xが存在してい る領域に画素電極 P Xの形状を倣って、 塗布型絶縁膜 0 I L 1 を選択的 に形成すること によ り 、 液晶の駆動電圧の上昇を招く ことなく、 共通信 号電極 C Eと画素電極 P Xの間に発生する、 液晶層 L Cと並列に接続さ れる寄生容量を低減することが可能となる。 例えば塗布型絶縁膜 0IL1と して、 誘電率 4.0の材料を使用し、 膜厚を 1. 0 μ mと した場合には、 上下二層の透明電極間の寄生容量は塗布型絶縁膜 0 I L 1 を形成しない 場合の約 1 Z 3 に低減される。 その結果、 液晶への電圧書き込み時間に ついてもそれにほぼ比例して、 約 1 3程度に短縮することができる。 これによ り、 液晶への電圧書き込み不足による画質の低下を引き起こす ことなく 、 高画質の液晶パネルを提供することが可能となる。 また、 前 述したように、 共通信号電極 C E上で画素電極 P Xが存在しない領域に 配置される絶縁膜については電圧降下を引き起こす要因となり うるが、 本実施例では塗布型絶縁膜 0 I L 1 を選択的に形成しているため、 共通 信号電極 C E上で画素電極 P Xが存在しない領域においては、 はみ出し た塗布型絶縁膜 0 I L 1 を除いては、 塗布型絶縁膜 0 I L 1 が存在し.な い構成と している。 よって、 電圧降下を引き起こす要因となる絶縁膜を 増やすことがない。 従って、 駆動電圧の上昇を防止することができる。

また本実施例によれば、 塗布型絶縁膜 0 I L 1 の被覆効果によ り、 窒 化シリ コン膜にある、 クラックやピンホール、 付き周り部分の被覆'不良 等を被覆することができ、 上下二層の透明電極の絶縁不良に起因するシ ョート不良を防止することができる。

本実施例では第 2図に示すよう に、 走査信号配線 G L、 および映像信 号配線 D Lによ り分けられた領域に薄膜トランジスタ T F T， 画素電極 P X , 共通信号電極 C Eがそれぞれ 1つずつ形成され、 画素を構成して いる。 画素電極 P Xはスルーホール T Hを介して薄膜トランジスタ TFT のソース ドレイン電極となる映像信号電極 S Dの一方に接続されておリ、' 映像信号電極 S Dの他方は映像信号配線 D L に接続されている。 また、 共通信号電極 C Eは少なく とも画素領域の周辺を除く単位画素領域の全 領域に形成されている。 X方向に併設される共通信号電極 C Eは走査信 号電極 G Eと同一工程， 同一材料で形成された共通信号配線 C Lによ り、 電気的に接続されている。 また、 画素電極 P Xの少なく とも一部が画素 内で櫛歯状に複数に分割、 またはスリ ッ ト状に加工されている。

共通信号電極 C E上で画素電極 P Xが存在しない領域に塗布型絶縁膜 0 I L 1 を形成すると、 駆動電圧の上昇を引き起こすことは説明した。 その一方で、 駆動電圧に依存しない領域、 つま り、 走査信号配線 G L , 映像信号配線 D L、 および薄膜トランジスタ T F Tが存在する領域等、 共通信号電極 C E上で画素電極 P Xが存在しない領域を除いた領域につ いては塗布型絶縁膜 0 I L 1 を形成してもよい。 この場合には、 共通信 号電極 C E， 画素電極 P X間の寄生容量低減の他に、 塗布型絶縁膜 0 I L 1 の被覆効果によ リ、 画素電極 P X加工時に下層に存在する走査信号や映 像信号、 も しく は共通信号電極の配線 G L， D L , C L， 電極 G E， D E， C E、 の溶解を防止する保護膜と しての機能をも有することにな る。 ただし、 走査信号や映像信号の端子露出部分、 および薄膜トランジ スタ T F Tのソース ドレイン電極となる映像信号電極 S Dの一方と画素 電極 P Xとを接続するスルーホール T H部分には塗布型絶縁膜 0 I L 1 を形成してはならない。

薄膜トランジスタ T F Tは第 3図に示すよう に、 逆スタガの薄膜トラ ンジスタを用いている。 ゲート電極 G Eに薄膜トランジスタ T F Tのし きい値以上の電圧が加わると、 半導体層 S I が導通状態となり、 薄膜ト ランジスタ T F Tのソース ドレイン電極となる映像信号電極 S D間が導 通となる。 その際に映像信号配線 D Lに印加されている電圧が、 画素電 極 P Xに伝達される。 またゲート電極 G Eの電圧が、 薄膜トランジスタ のしきい値電圧以下の場合には薄膜トランジスタ T F Tのソース ドレイ ン電極となる映像信号電極 S D間が絶縁となリ、 映像信号配線 D Lに印 加されている電圧は画素電極に伝達されず、 画素電極 P Xはソース ドレ ィン鼋極となる映像信号電極 S Dが導通状態の時に伝達された電圧を保 持する。

スルーホール T Hは薄膜トランジスタの表面保護膜 P A S上に形成さ れている。 スルーホール T Hは薄膜トランジスタのソース ドレイン電極 となる映像信号電極 S Dの一方と画素電極 P Xとを接続するために形成 されており、 画素電極 P Xはスル一ホール T Hの段差を乗り越えて、 薄 膜トランジスタのソース ドレイ ン電極に接蝕し、 電気的に接続されてい る。

本実施例においては、 スリ ッ ト状に加工された画素電極 P Xの電極幅、 及ぴ電極間幅は、 例えばそれぞれ 3 μ m幅と した。 塗布型絶縁膜は共通 信号電極 C E上で画素電極 P Xが存在する領域にのみ、 画素電極 P の 形状を倣って形成しており、 そのパターン幅は 4 mと した。

画素電極 P Xの形状を倣って選択的に形成した塗布型絶縁膜 0 I L 1 のパターン幅 W_{I S}。（ m ) は、 ホ トリ ソグラフィー工程でのパターンの 合わせ精度と加工寸法精度を考慮して、 画素.電極 P Xの電極幅 W_EL

( μ τα ) に対して裕度を持たせることが望ま しい。 具体的には塗布型絶 縁膜 0 I L 1 のパターン幅 W_{I S}。を W_{E L}— 2 W_{I S}。 W_EL + 2 ( μ χα ) 、 ただし W_{I S}。> 0， W_{I S0}<W_EL + W_SP、 こ こで W_SP ( μ m ) は画素電極 の電極間隔とする、 の条件を満もすパターン幅とすることがよ リ望ま し い

本実施例においては、 塗布型絶縁膜 0 I L 1 の画素電極 P Xに対する、 片側の突出幅を O i mよ り大きく 1 m以下となる値、 例えば 0.5μ πι とした。 つま り、 W_{I S 0} = W_{E L}+ l ( At ni ) となるようにした。 これによ リ塗布型絶縁膜 0 I L 1 は共通信号電極 C E上で画素電極 P Xが存在し ない領域についても塗布型絶縁膜 0 I L 1 がはみ出して存在することに なるが、 本構造とすることによ り合わせずれが生じた場合においても、 画素電極 P Xの一部が塗布型絶縁膜 0 I L 1上に配置されないことによ る、 プロセスばらつきによる寄生容量の変動を低減することができる。 また、 本構成では塗布型絶縁膜 0 I L 1 を使用した場合に寄生容量を 最大限低減できる構成と して画素電極 P Xの電極幅に対して塗布型絶縁 膜 0 I L 1 のパターン幅を大きくするような構成をとつたが、 その他に も画素電極 P Xの電極幅 W_ELに対して、 塗布型絶縁膜 0 I L 1 のパター ン幅 W_{I S}。 を小さ く した、 つま り画素電極 P Xが塗布型絶縁膜 0 I L 1 のパターンからはみ出した構造、 と した場合にも同様の効果は得られる。 ただし、 その場合には、 画素電極 P Xの一部が塗布型絶縁膜 0 I L 1か らはみ出した分だけ、 寄生容量低減の効果は実施例一で示した構造よ リ も小さ く なる。

次に、 本実施例における基板端部の形状， 電気回路、 および端子部の 形状について説明する。

第 4図は本発明の実施例に係る、 アクティ ブマ トリ ックス型液晶表示 装置の、 電気回路を示す概略図を示す。 第 5図.は本発明の実施例に係.る、 アクティブマ トリ ックス型液晶表示装置の基板端部の断面模式図で（ a ) は走査信号配線端子 G T Mが配置される側の端部で、 （ b ) は液晶封入 口が配置される側の端部の模式図を示す。

第 4図の電気回路に示すとおり、 X方向に延在され、 y方向に併設さ れる、 前記各走査信号配線 G Lには、 走査信号配線用端子 G T Mを介し て、 垂直走査回路によって順次走査信号 （電圧信号） が供給されるよう になっている。 走査信号配線 G Lに沿って配置される、 各画素領域の薄 膜トランジスタ T F Tは、 該走査信号によって駆動される。 そして、 こ の走査信号のタイ ミ ングに合わせて、 映像信号駆動回路から、 映像信号 配線用端子 D T Mを介して、 y方向に延在され、 X方向に併設される、 各映像信号配線 D L に映像信号が供給される。 この映像信号は、 各画素 領域の該薄膜トランジスタ T F Tを介して、 画素電極 P Xに印加される。 各画素領域において、 画素電極 P Xと共に形成されている、 共通信号電 極 C Eには、 共通信号配線用端子 C T Mを介して、 共通信号配線のバス 配線 C Bから分岐した対向電圧が印加されており、 これら画素電極 P X と共通信号電極 C E間に電界を発生させる。 そして、 この電界のうち、 透明絶縁基板 S U B 1 に対して支配的に平行な成分を有する電界 （横電 界） によって、 液晶の光透過率を制御する構成である。 同図において、 各画素領域に示した R , G， Bの各符号は、 各画素領域にそれぞれ赤色 用フィルタ， 緑色用フィルタ， 青色用フィルタが形成されていることを 示している。

T F T基板の、 C F基板に対する固定は、 第 5図に示すように C F基 板の周辺に形成されたシール材 S Lによってなされ、 このシ一ル材 S L は、 透明絶縁基板 S U B 1 , S U B 2の間に液晶を封入するための封入 材と しての機能をも有している。 このシール材 S Lの外側、 T F T基板 の周辺で、 フィルタ基板によって覆われていない領域には、 それぞれ、 走査信号配線用端子 G TM， 映像信号配線用端子 D TM、 共通信号配線 用端子 C TMが形成されている。

第 5図では、 このうち、 走査信号配線 G L用端子 G TMを例示してあ る。 各端子は、 導電粒子を接着剤中に分散させた異方性導電膜を介して、 T C P ( Tape Carrier Package ) 、 または C O G (Chi On Glass ) 接 続方式により、 第 5図で前述した外部駆動回路と接続される。 なお、 こ のシール材 S Lの一部 （第 5図中下側） には、 図示しない液晶封入口が あり、 こ こから液晶を封入した後は、 液晶封入材によって封止がなされ る。

第 6図は本発明の実施例に係る、 アクティブマ トリ ックス型液晶表示 装置の、 走査信号配線 G L用端子 G T M部分の要部平面図 （ a ) と、 ( b ) A— Α' で示した線に沿う断面図を示す。

第 7図は、 第一の実施例であるァクティブマ トリ ックス型液晶表示装 置の、 映像信号配線用端子 D Τ Μ部分の要部平面図 （ a ) と、 （ b ) A - Α' で示した線に沿う断面図を示す。

走査信号配線用端子 G ΤΜ部分は第 6図に示すように、 まず、 透明絶 縁基板 S U B 1上の走査信号端子部分を形成する領域に、 走査信号配線 G Lの延在部、 接続用のパッ ド電極 T C 1が形成される。 接続用のパッ ド電極 T C 1 は共通信号電極 C Eを形成した際と同一の透明導電膜材料 で、 同一の工程で形成される。 パッ ド電極 T C 1 は、 走査信号配線 G L の端部において、 走査信号配線 G Lを覆う ようにして形成されている。 さ らに、 これらパッ ド電極 T C 1 、 及 走査信号配線 G Lを覆ってゲ一 ト絶縁膜 G I 、 及び薄膜トランジスタ T F Tの表面保護膜 P A Sが順次 積層され、 これらゲート絶縁膜 G I 、 及び表面保護膜 P A Sに設けたス ルーホール T Hによって、 Λ、つ ド電極 T C 1 の一部が露出され、 走査信 号配線用端子' G T Mを形成する。 通常、 液晶表示装置の端子露出部分は、 金属材料ではなく 、 耐湿性， 耐薬品性， 腐食性に優れる透明導電膜材料 で構成されるが、 本実施例においても、 走査信号配線用端子 G T Mは、 耐エッチング性に優れた透明導電膜で構成されるため、 露出端子部分の 信頼性を十分確保できる。 また、 本実施例においては、 走査信号配線 G Lと共通信号配線 C Lとは、 同一材料， 同一工程で形成されるため、 共通信号配線用端子 C T Mについても走査信号配線 G L用端子 G T Mと 同一材料， 同一工程で形成され、 必然的に同一構成となる。 この場合、 第' 4図に示すとおり、 共通信号配線用端子 C T Mは走査信号配線用端子 G T Mとは反対の方向に引き出される。

映像信号配線用端子 D T M部分は第 7図に示すように、 まず、 透明絶 縁基板 S U B 1上にゲード絶縁膜 G I が形成されたのち、 映像信号配線 D L端子が形成される領域に映像信号配線 D Lの延在部が形成される。 その後、 薄膜トランジスタ T F Tの表面保護膜 P A Sが形成され、 映像 信号配線用端子 D T Mが形成される領域のうち、 後の工程で作製する、 パッ ド電極 T C 2が形成される領域の一部にスルーホール T Hが開口さ れる。 さ らに前述した画素電極 P Xを形成する際に使用する透明導電膜 を用いてパッ ド電極 T C 2が形成される。 このパッ ド電極 T C 2はスル —ホール T Hを介して、 映像信号配線 D Lと電気的に接続される。 本構 造を採用することによ り、 映像信号配線用端子 D TMも走査信号配線用 端子 G TMと同様に、 耐湿性， 耐薬品性， 腐食性に優れる透明導電膜材 料で構成されるため、 露出端子部分の信頼性を十分確保できる。

次に第一の実施例において、 T F T基板の各製造工程ごとの要部断面 図を用いて、 形成方法の具体例を第 8図から第 1 0図を用いて説明する。 第 8図は本発明の第一の実施例の構成を実現するためのプロセスフロ —を示す図である。

第 9図は第 8図のプロセスフローに則って T F T基板を作製した際の、 前記第 2図における A— A' で示した線に沿う断面図であり、 第 1 0図 は第 8図のプロセスフローに則って T F T基板を作製した際の、 前記第 2図における B— Β' で示した線に沿う断面図である。

実施例一においては、 具体的には （A ) ~ ( G ) の、 7段階のホ トリ ソグラフィ一工程を経て T F T基板 S U B 1 が完成する。 以下、 工程順 に説明する。

工程 （Α)

透明絶縁基板 S U B 1 を用意し、 その表面全域に、 例えばスパッタ リ ング法によって、 C r膜を 1 0 0〜 5 0 0 n m、 好ま しく は 1 5 0 ~ 3 5 0 n m形成する。 次に、 ホ トリ ソグラフィー技術を用いて、 該 C r 膜を選択エッチングし、 画素領域内には走査信号電極 G E , 配線 G L、 及び共通信号配線 C Lを、 また、 走査信号配線用端子 G T M形成領域に は、 走査信号配線 G Lの延在部を形成する。

工程 （ B )

透明絶縁基板 S U B 1 の表面全域に、 例えばスパッタ リ ング法によつ て、 下層の透明導電膜となる I T Oを 5 0〜 3 0 0 n m、 好ま しく は 7 0〜 2 0 0 n mの膜厚で形成する。 次に、 ホ トリ ソグラフィ一技術を 用いて、 I T O膜をエッチングし、 画素領域内には共通信号電極 C Eを、 また、 走査信号配線用端子 G T M形成領域、 および共通信号配線用端子 •C TM形成領域には、 走査信号配線用端子 G TM用および、 共通信号配 線 C L用端子 C TM用のパッ ド電極 T G 1 をそれぞれ形成する。

工程 （ C )

透明絶縁基板 S U B 1表面全域に、 例えばプラズマ C V D法によって、 ゲート絶縁膜 G I となる窒化シリコン胰を 2 0 0〜 7 0 0 n m程度、 好 ま しく は 3 0 0〜 5 0 0 n mの膜厚で形成する。 さ らに、 このゲート絶 縁膜 G I の表面全域に、 例えばプラズマ C V D法によって、 ァモルファ スシリ コン膜を 5 0〜 3 0 0 n m、 好ま しく は 1 0 0〜 2 0 0 n naの膜 厚で、 及び n型不純物としてリ ンを ドーピングしたアモルファスシリ コ ン膜を 1 0 ~ 1 0 0 η πι、 好ま しく は 2 0〜 6 O n mの膜厚で順次積層 する。 次に、 ホ トリ ソグラフィ一技術を用いて、 該アモルファスシリ コ ン膜をエッチングし、 画素領域内に薄膜トランジスタ T F Tの半導体層 S I を形成する。

工程 （ D )

透明絶縁基板 S U B 1 の表面全域に、 例えばスパッタ リ ング法によつ て、 C r膜を 1 0 0〜 5 0 0 η ηα、 好ま しく は 1 5 0 ~ 3 5 0 n m形成 する。 次に、 ホ トリ ソグラフィ一技術を用いて、 該 C r膜をエッチング し、 画素領域内には、 薄膜トランジスタ T F Tのソース ドレイン電極と なる映像信号電極 S D、 及び該映像信号電極 S Dの延在部である映像信 号配線 D Lを、 また、 映像信号配線 D L用端子 D TM形成領域には、 映 像信号配線 D Lの延在部を形成する。 その後、 C r膜をエッチングした パターンをマスクと して、 n型不純物と してリ ンを ドーピングしたァモ ルファスシリ コン膜をエッチングする。

工程 （ E )

透明絶縁基板 S U B 1 の表面の全域に、 例えばプラズマ C V D法によ つて、 薄膜トランジスタ T F Tの表面保護膜 P A Sとなる窒化シリ コン 膜を 2 0 0 n m〜 9 0 0 n m、 好ま しく は 3 0 0〜 5 0 0 n mの膜厚で 形成する。 次に、 ホ トリ ソグラフィ一技術を用いて、 表面保護膜 P A S をエッチングし、 画素領域内に、 該薄膜トランジスタ T F Tのドレイ ン 電極の一部を露出するためのスル一ホール T Hを形成する。 これととも に、 走査信号配線用端子 G TM形成領域には、 表面保護膜 P A Sの下層 に位置するゲート絶縁膜 G I にまで、 スルーホール T Hを貫通させて、 走査信号配線用端子 G TM用のパッ ド電極 T C 1 の一部を露出させるた めのスルーホール T Hを、 映像信号配線用端子 D TM形成領域には映像. 信号配線 D Lの延在部を露出するためのスルーホール T Hを形成する。 工程 （ F )

透明絶縁基板 S U B 1 の表面の全域に、 例えばスピンコート法によつ て、 ポリイ ミ ド系， アク リル系ポリマー， エポキシ系ポリマ一， ペンジ シクロプテン系ポリマ一等の種々の有機系の樹脂、 もしく は有機溶媒に 可溶な S i を含む無機ポリマ一、 例えば、 S 0 G膜等の絶縁膜からなる 塗布型絶縁膜 0 I L 1 を 2 0 0 η π！〜 4 μ ιη、 好ま しく は 5 0 0 n m ~ 1. 5 mの膜厚で形成する。 次に、 ホ トリ ソグラフィ一技術を用いて、 塗布型絶縁膜を選択的に形成する。 形成する領域は、 共通信号電極 C E が配置される領域で、 工程 （ G ) で形成する透明導電膜からなる画素電 極 P Xが配置される領域の一部とする。 ただし、 共通信号電極 C Eが配 置される領域で、 工程 （ G ) で形成する透明導電膜からなる画素電極 P Xが配置される領域の一部のうち、 画素領域内で、 薄膜トランジスタ T F Tのソ一ス ドレイン電極となる映像信号配線 S Dと画素電極 P Xと を電気的に接続するために形成するスルーホール部は塗布型絶縁膜 0IL1 は配置しない。

工程 （ G )

透明絶縁基板 S U B 1 の表面全域に、 例えばスパッタ リ ング法によつ て、 上層の透明導電膜となる I T O膜を 5 0〜 3 0 0 η πχ、 好ま しく は 7 0〜 2 0 0 n m形成する。 次に、 ホ トリ ソグラフィ一技術を用いて、 I T O膜をエッチングし、 画素領域内には、 スルーホール T Hを介して、 薄膜トランジスタ T F Tのドレイン電極と接続された画素電極 P Xを形 成するとともに、 映像信号配線用端子 D T M形成領域には、 接続用のパ ッ ド電極 T C 2 を形成する。

以上に示した工程によ り、 T F T基板側が完成する。

一方、 C F基板側には染色法によ り作製したカラーフィルタ C F、 及 び C r系、 もしく は有機材料からなる遮光パターン B Mが形成される。 その後、 平坦化層となるオーバーコート膜を形成し、 T F T基板と C F 基板を貼り合せ、 間に液晶層 L Cを封入し、 両基板の外側に偏光板 P0L1, P 0 L 2 を配置することによ り液晶表示装置となる。

本実施例において、 共通信号配線 C Lの配置される位置は共通信号電 極 C Eに対してよ り透明絶縁基板 S U B 1 に近い構成となっているが、 層順序を逆と'して、 共通信号電極 C Eの配置される位置が共通信号配線 C Lに対してよ り透明絶縁基板 S U B 1 に近い構成となつてもよい。 そ の場合は T F T基板形成工程で示した工程 （ a ) と工程 （ b ) の工程が 逆転すると共に、 走査信号電極 G E配線の端子部は後述する実施例二の 形状となる。

本実施例において、 塗布型絶縁膜 0 I L 1 と して、 フ ォ トィメ一ジ形 成型の絶縁膜を使用しているが、 ホ トリ ソダラフィ一工程を用いてェッ チングによ り塗布型絶縁膜 0 I L 1 のパターンを形成しても構わない。 例えば、 塗布型絶縁膜 0 I L 1 と して、 熱硬化型の絶縁膜を用いて、 酸 素を反応ガスに用いた ドライエッチング法によ リパターンを形成しても よい。

この場合、 ホ 卜リ ソグラフィー工程で用いるレジス ト膜の厚みは ドラ ィエッチング法によ リ、 エッチングされる厚みを考慮してレジス ト膜を 厚膜化する必要がある。 また、 エッチング工程によ りパターンを形成す る場合、 塗布型絶縁膜 0 I L 1 の形成工程は画素電極 P X形成後、 画素 電極 P Xを形成した際に使用したレジス トを用いてエッチングすること も可能である。 ただし、 画素電極 P X形成工程の前に映像信号配線 D L の端子部分、 および薄膜トランジスタのソース ドレイン電極となる映像 信号電極 S Dと画素電極 P Xとを接続する部分にはあらかじめスル一ホ ール T Hを開口する必要がある。 上記プロセスを実施することによ リ、 画素電極 P Xと、 塗布型絶縁膜 0 I L 1が自己整合的にパターニングさ れるため、 合わせずれが発生しないという効果が生じる。

[実施例二]

次に本発明の第二の実施例を第 1 1 図から第 1 8図を用いて説明する。 第 1 1図から第 1 8図において、 前述の実施例と同一の構成要素につ いては同一の符号を付して重複する説明を省略する。

第 1 1 図は、 本発明の第一の実施例を示すアクティブマ トリ ックス型 液晶表示装置の断面図で、 後述する第 1 2図に示した、 A— A ' で示し た線に沿う断面図である。 第 1 2図は本発明の第二の実施例を示すァク ティ ブマ トリ ックス型液晶表示装置の、 単位画素の T F T基板側の表面 図を、 第 1 3図は第 1 2図に示した、 B— B ' で示した線に沿う T F T 基板側の断面図を示す。

第二の実施例においては、 画素電極 P Xと共通信号電極 C Eの層閭絶 縁膜は、 ゲート絶縁膜 G I と薄膜トランジスタの表面保護膜 P A Sとの 積層膜とで構成されている。

本実施例によれば、 共通信号電極 C E上で画素電極 P Xが存在しない 領域に対して、 共通信号電極 C E上で画素電極 P Xの存在する領域に絶 縁膜を選択的に形成する、 言い換えれば、 共通信号電極 C E上で画素電 極 P Xの存在しない領域の絶縁膜を選択的に除去する、 こと によ り 、 駆 動電圧の低減が可能となる。 理由を以下に示す。

液晶の駆動電圧の上昇を引き起こす要因となっているのは、 共通信号 電極 C E上で、 画素電極 P Xが存在しない領域に存在する絶縁膜が、 液 晶と直列に接続される容量を形成し、 上下二層の透明電極閬に印加した 電圧の一部を吸収するために駆動電圧の上昇を弓【き起こすことは前述し た通りである。

本実施例によれば、 共通信号電極 C E上で画素電極 P Xの存在しない 領域の'絶縁膜を選択的に除去することによ り 、 選択的に除去した領域に、 絶縁膜の代わり に液晶層 L Cが配置されることになる。 この構成で選択 的に除去しない構成での駆動電圧に対して、 選択的に除去した際の駆動 電圧の大小を決定するのは、 選択的に除去した領域に配置された液晶に 電圧を印加した際の、 T F T基板から C F基板に向かってみた液晶の誘 電率の値である。

選択的に除去した領域に配置された液晶に電圧を印加した際に、 TFT 基板から C F基板に向かってみた誘電率の値が、 除去した絶縁膜の誘電 率に対して高い場合には、 その領域の容量が選択的に除去しない場合の 容量に比べて大きく なり、 その分だけ選択的に除去した領域での電圧降 下を低減できる。 その結果、 よ り効果的に液晶に電圧を印加することが できるようになり、 駆動電圧を低減することができる。 ここでいう、 選 択的に除去した領域に配置された液晶に電圧を印加した際の T F T基板 から C F基板に向かってみた誘電率の値とは、 液晶の Δ εが負の場合に は液晶のダイ レクタに対して垂直方向の誘電率となリ、 液晶の Δ ε が正 の場合には液晶のダイ レクタに対して平行方向の誘電率となる。

こ こで、 液晶の Δ εが負の場合には電圧を印加していない場合でも、 T F T基板から C F基板に向かってみた誘電率の値は、 液晶のダイ レク タに対して垂直方向の誘電率となるが、 液晶の Δ εが正の場合には、 液 晶に電圧が印加されていない場合には、 T F Τ基板から G F基板に向か つてみた誘電率は液晶のダイレクタに対して垂直方向の誘電率となる。 その i ぬ、 選択的に除去した窒化シリコン膜の誘電率の値（ ε = 6 . 7 ) よ りは一般的に低い値を示す。 ただし、 電圧を印加した場合には、 絶縁 膜を選択的に除去した領域の液晶には、 T F T基板に対して垂直方向の 電界が発生する。 この電界によ リ選択的に除去した領域の液晶のほとん どが、 電界に倣って配向状態が変化し、 液晶のダイ レクタは T F Τ基板 に対して、 垂直となる。 このため、 液晶に電圧を印加した場合には、 T F Τ基板から C F基板に向かってみた誘電率の値は、 液晶のダイ レク タに対して平行方向の誘電率となる。

一般的に、 液晶の Δ εが負の場合の液晶のダイ レクタに対して垂直方 向の誘電率、 および液晶の Δ εが正の場合の、 液晶のダイ レクタに対し て平行方向の誘電率は、 窒化シリ コン膜の誘電率の値に対して、 大きい ため、 実際にはほとんどの場合で駆動電圧の低減が可能である。

本実施例においては、 スリ ッ ト状に加工された画素電極 P X'の電極幅、 及び電極間幅は、 例えばそれぞれ 3 m幅とした。 薄膜トランジスタの 表面保護膜 P A S、 およびゲート絶縁膜 G I については、 共通信号電極 C E上で画素電極 P Xの形状を倣って選択的に形成したパターンの幅は 4 mと した。

本実施例ではゲート絶縁膜 G I 、.および薄膜トランジスタの表面保護 膜 P A Sは画素電極 P Xの形状を倣って選択的に形成されている。 この 選択的に形成した絶縁膜のパターン幅 W _{i so}( m ) は、 ホ トリ ソグラフ ィ一工程でのパターンの合わせ精度と加工寸法精度を考慮して画素電極 P Xの電極幅 W_EL ( m ) に対して裕度を持たせることが望ま しい。 具 体的には絶縁膜のパターン幅 W_{I S}。を W_{I S0}^_W_EL + 2 ( ίί m ) ただし W_{I S}。> 0， W_{I S0}<W_EL + W_SP、 こ こで W_SP ( nx)は画素電極の電極間 隔とする、 の条件を満たすパターン幅とすることがよ り望ま しい。 本実 施例においては、 片側の突出幅を O ^i mよ り大きく l i m以下となる値、 例えば 0 . 5 m と した。 つま り、 W ! so - WEL+ l /i in ) となるよう にした。 絶縁膜を選択的に形成する工程は、 画素電極 P Xのパターンを 形成した後の工程となるため、 画素電極 P Xのパターンと絶縁膜のホ ト リ ソグラフィー工程のパターンとに、 合わせずれが生じても、 画素電極 P Xが選択的に形成した絶縁膜パターン上に存在しないという ことは生 じないが、 絶縁膜が画素電極 P Xの片側に片寄って存在する構成となる。 この場合、 画素電極 P Xからはみ出た絶縁膜の形状が画素電極 P Xの左 右で異なるため、 理想的な印加電圧一透過率特性が得られない、 という 問題が生じるが、 絶縁膜のパターン幅 W_{I S0}( m ) を画素電極 P Xよ り の電極幅 W_EL ( μ πι ) よ りも大きな値とすることによ り、 パターンずれ による表示特性のばらつきを低減することができる。

本実施例では、 絶縁膜と して窒化シリ コン膜を適用して説明したが、 本実施例の効果は絶縁膜に窒化シリ コン膜よ りもさ らに誘電率の小さい 酸化シリ コン膜を使用した場合にはその効果が顕著になる。 本実施例において、 液晶表示装置の電気回路、 および映像信号配線 D Lの端子部形状に関しては実施例一と同一であるため、 図面、 および 説明を省略する。

本実施例において、 第 1 2図に示した平面図は、 選択的に形成する絶 縁膜の構成以外は実施例一と同一であるため、 説明を省略する。

本実施例において、 第 1 3図に示した断面図は塗布型絶縁膜 0 I L 1 の有無以外は実施例一と同一であるため、 説明を省略する。

第 1 4図は本発明の実施例に係る、 アクティ ブマ トリ ックス型液晶表 示装置の、 基板端部の断面模式図で （ a ) は走査信号配線端子 G T Mが 配置される側の端部で、 （ b ) は液晶封入口が配置される側の端部の模 式図を示す。 第 1 5図は、 第二の実施例であるアクティブマ トリ ックス 型液晶表示装置の、 走査信号配線用端子 G T M部分の要部平面図 （ a ) と、 （ b ) A— A ' で示した線に沿う断面図を示す。

本実施例において、 基板端部の形状を第 1 4図に示しているが、 走査 信号配線 G L用端子 G T Mの形状以外は実施例一と同一であリ、 走査信 号配線用端子 G T Lに関しては、 第 1 5図で詳細に説明しているため第 1 4図の説明は省略する。

本実施例においては、 走査信号配線用端子 G T Mについては実施例一 の走査信号配線用端子 G T Mに対して、 走査信号配線 G Lの延在部とパ ッ ド電極 T C 1 の層順序が異なる構成について例示している。

走査信号配線用端子 G T M部分は第 1 5図に示すように、 まず、 透明 絶縁基板 S U B 1上の走査信号端子部分を形成する領域に、 接続用のパ ッ ド電極 T C 1 ， 走査信号配線 G Lの延在部、 が形成される。 接続用の パ V ド電極 T C 1 は共通信号電極 C Eを形成した際と同一の透明導電膜 材料で、 同一の工程で形成される。 さ らに、 これらパッ ド電極 T C 1、 及び走査信号配線 G Lを覆ってゲート絶縁膜 G I 、 及び薄膜トランジス タの表面保護膜 P A Sが順次積層され、 これらゲート絶縁膜 G I 、 及び 表面保護膜 P A Sに設けたスルーホール T Hによつて、 パッ ド電極 TC1 の一部が露出され、 走査信号配線 G L用端子 G TMを形成する。 本実施 例においても、 走査信号配線用端子 G T Mは、 耐エッチング性に優れた 透明導電膜で構成されるため、 露出端子部分の信頼性を十分確保できる _c また、 本実施例においても、 走査信号配線 G Lと共通信号配線 C Lとは、 同一材料， 同一工程で形成されるため、 共通信号配線用端子 C T Mにつ いても、 同一材料， 同一工程で形成されるために必然的に走査信号配線 用端子 G TMと同一構成となる。 この場合、 第 4図に示すとおり、 共通 信号配線用端子 C TMは走査信号配線用端子 G TMとは反対の方向に引 き出される。

第二の実施例において、 T F T基板の各製造工程ごとの要部断面図を 用いて、 形成方法の具体例を第 1 6図から第 1 8図を用いて説明する。 第 1 6図は本発明の第一の実施例の構成を実現するためのプロセスを示 す図である。 第 1 7図は第 1 6図のプロセスフローに則って T F T基板 を作製した際の第 1 2図における A— A' で示した線に沿う断面図であ リ、 第 1 8図は第 1 6図のプロセスフローに則って T F T基板を作製し た際の第 1 2図における B— B ' で示した線に沿う断面図である。

実施例二においては、 具体的には （A) ~ ( G ) の、 7段階のホ トリ ソグラフィ一工程を経て T F T基板 S U B 1 が完成する。 以下、 工程順 に説明する。

工程 （A )

透明絶縁基板 S U B 1 を用意し、 その表面全域に、 例えばスパッタ リ ング法によって、 下層の透明導電膜となる I T O膜を 5 0〜 3 0 0 n m、 好ま しく は 7 0〜 2 0 0 n mの膜厚で形成する。

次に、 ホ トリ ソグラフィー技術を用いて、 該多結晶 I T〇膜をエッチ ングし、 画素領域内には共通信号電極 C Eを、 また、 走査信号配線用端 子 G TM形成領域、 および共通信号配線用端子 C TM形成領域には、 走 査信号配線用端子 G T M用、 および共通信号配線用端子 C TM用のパッ ド電極 T C 1 をそれぞれ形成する。

工程 （ B )

透明絶縁基板 S U B 1 の表面全域に、 例えばスパッタ リ ング法によつ て、 C r膜を 1 0 0 ~ 5 0 0 η πι、 好ま しく は 1 5 0〜 3 5 0 n mの膜 厚で形成する。 次に、 ホ トリ ソグラフィ一技術を用いて、 該 C r膜をェ ツチングし、 画素領域内には走査信号電極 G E， 配線、 及び共通信号配 線 C Lを、 また、 走査信号配線用端子 G TM形成領域には、 走査信号配 線 G Lの延在部を形成する。

工程 （ C )

透明絶縁基板 S U B 1 の表面全域に、 例えばプラズマ C VD法によつ て、 ゲート絶縁膜 G I となる窒化シリ コ ン膜を 2 0 0 - 7 0 O n m程度、 好ま しく は 3 0 0 ~ 5 0 0 n mの膜厚で形成する。 さ らに、 このゲート 絶縁膜 G I の表面全域に、 例えばプラズマ C V D法によって、 ァモルフ ァスシリ コン胰を 5 0〜 3 0 0 n m、 好ま しく は 1 0 0〜 2 0 0 n mの 膜厚で、 及ぴ n型不純物と してリ ンを ドーピングしたアモルファスシリ コン膜を 1 0〜 ： L 0 0 n m、 好ま しく は 2 0〜 6 0 n mの膜厚で順次積 層する。 次に、 ホ トリ ソグラフィ一技術を用いて、 該アモルファスシリ コン膜をエッチングし、 画素領域内に薄膜トランジスタ T F Tの半導体 層 S I を形成する。 工程 （ D )

透明絶縁基板 S U B 1 の表面全域に、 例えばスパッタ リ ング法によつ て、 C r膜を 1 0 0〜 5 0 0 n ni、 好ま しく は 1 5 0〜 3 5 0 n m形成 する。 次に、 ホ トリ ソグラフィ一技術を用いて、 該 C r膜をエッチング し、 画素領域内には、 薄膜トランジスタ T F Tのソース ドレイ ン電極と なる映像信号電極 S D、 及び該映像信号電極 S Dの延在部である映像信 号配線 D Lを、 また、 映像信号配線用端子 D T M形成領域には、 該映像 信号配線 D Lの延在部を形成する。 その後、 C r膜をエッチングしたパ ターンをマスクとして、 n型不純物と してリ ンを ドーピングしたァモル ファスシリコン膜をエッチングする。

工程 （ E )

透明絶縁基板 S U B 1 の表面の全域に、 例えばプラズマ C V D法によ つて、 薄膜トランジスタ T F Tの表面保護膜 P A Sとなる窒化シリ コン 膜を 2 0 0 n m~ 7 0 0 n in、 好ま しく は 3 0 0 ~ 5 0 0 n mの膜厚で 形成する。 次に、 ホ トリ ソグラフィ一技術を用いて、 表面保護膜 P A S をエッチングし、 画素領域内に、 薄膜トランジスタ T F Tのソース ドレ ィン電極となる映像信号電極 S Dの一部を露出するためのスルーホール T Hを形成する。 これとともに、 走査信号配線用端子 G TM形成領域に は、 表面保護膜 P A Sの下層に位置する該ゲート絶縁膜 G I にまで、 ス ル一ホール T Hを貫通させて、 走査信号配線用端子 G TM用のパッ ド電 極 T C 1 の一部を露出させるためのスルーホール T Hを、 映像信号配線 用端子 D TM形成領域には映像信号配線 D Lの延在部を露出するための スルーホール T Hを形成する。

工程 （ F )

透明絶縁基板 S U B 1 の表面全域に、 例えばスパッタ リ ング法によつ て、 下層の透明導電膜となる I T O膜を 5 0〜 3 0 0 n in、 好ま しく は 7 0〜 2 0 0 n m形成する。 次に、 ホ トリ ソグラフィー技術を用いて、 I T O膜をエッチングし、 画素領域内には、 スルーホール T Hを介して、 薄膜トラン.ジスタ T F Tのソース ドレイン電極となる映像信号電極 S D と接続された画素電極 P Xを形成するとともに、 映像信号配線用端子 D TM形成領域には、 端子部分のパッ ド電極 T C 2 を形成する。

工程 （ G )

ホトリ ソグラフィー技術を用いて、 ゲート絶縁膜 G'I 、 および薄膜ト ランジスタ T F Tの表面保護膜の一部を選択的にエッチングする。 エツ チングする領域は、 共通信号電極 C Eが配置される領域で、 画素電極 P Xが存在しない領域の一部とする。

以上に示した工程によ り、 T F T基板側が完成する。

本実施例において、 C F基板側の作製方法、 液晶、 および偏光板 P0L1, P 0 L 2の構成に関しては、 実施例一と同一であるため、 説明を省略す る。

なお、 本実施例において、 共通信号配線 C Lの配置される位置は共通 信号電極 C Eに対してよ り液晶層 L Cに近い構成となっているが、 前記 第一の実施例に示したように、 層順序を逆として、 共通信号電極 C Eの 配置される位置が共通信号配線 C Lに対してよ り液晶層 L Cに近い側と なってもよい。 その場合は上記した T F T基板形成工程で示した工程

( a ) と工程 （ b ) の工程が逆転すると共に、 走査信号電極 G E配線の 端子部は前述した実施例一と同一形状となる。

[実施例三]

本発明の第三の実施例について第 1 9図から第 2 8図を用いて説明す る。 第 1 9図から第 2 8図において、 前述の実施例と同一の構成要素につ いては同一の符号を付して重複する説明を省略する。 〇 I L 2はプロセ スの歩留ま り向上を目的と した第二の塗布型絶縁膜である。'

第 1 9図は、 本発明の第一の実施例を示すアクティブマ トリ ックス型 液晶表示装置の断面図で、 後述する第 2 0図に示した、 A— A ' で示し た線に沿う断面図である。 第 2 0図は本発明の第三の実施例を示すァク ティブマ トリ ックス型液晶表示装置の、 単位画素の T F T基板側の表面 図を、 第 2 1 図は第 2 0図に示した、 B— B ' で示した線に沿う T F T 基板側の断面図を示す。 第 2 2図は第 2 0図に示した、 C一 C ' で示し た線に沿う T F T基板側の断面図を示す。

第三の実施例においては、 上下二層の透明導電膜からなる電極の層間 絶縁膜は、 ゲート絶縁膜 G I ， 薄膜トランジスタの表面保護膜 P A S， 第二の塗布型絶縁膜 0 I L 2、 および第一の塗布型絶縁膜 0 I L 1 との 積層膜とで構成されている。

本実施例によれば、 画素電極 P X上で共通信号電極 C Eが存在する領 域に塗布型絶縁膜 0 I L 1 を形成することによ り 、 実施例一で示した効 果が得られ、 駆動電圧の上昇を招く ことなく 、 寄生容量を低減すること ができる。 一方で、 画素電極 P X上で共通信号電極 C Eが存在しない領 域に対して、 画素電極 P X上で共通信号電極 C Eが存在する領域のゲー ト絶縁膜 G I 、 および薄膜トランジスタの表面保護膜 P A Sを選択的に 形成する、 つま り、 画素電極 P X上で共通信号電極 C Eの存在しない領 域のゲート絶縁膜 G I , 薄膜トランジスタの表面保護膜 P A Sを選択的 に除去することによ り 、 実施例二で示した効果が得られ、 駆動電圧の低 減が可能となる。 つま り、 本実施例では寄生容量を低減し、 液晶への電 圧書き込み時間を低減させ、 かつ液晶の駆動電圧を低減することができ る構成である。

また、 本実施例では第二の塗布型絶縁膜 0 I L 2 を新たに追加してい る。 第二の塗布型絶縁膜 O I L 2の膜厚は 1 0 0 ~ 1 0 0 0 n m、 よ り 望ま しく は 1 5 0〜 5 0 0 n mである。 第二の塗布型絶縁膜 0 I L 2は 上層透明電極加工時の下層透明電極の溶解を防止する機能を有する。 本 工程で T F T基板を作製すると、 共通信号電極 C E形成時には画素電極 P Xが存在する領域にゲ一ト絶縁膜 G I ， 薄膜トランジスタの表面保護 膜 P A S， 第二の塗布型絶縁膜 0 I L 2の積層膜が配置されている。 こ こで、 ゲート絶縁膜 G I ， 薄膜トランジスタ T F Tの表面保護膜にピン ホールやクラック、 も しく は段差乗越え部の付きまわり不良等の不良部 分が存在していても、 第二の塗布型絶縁膜 O I L 2の埋め込み、 被覆効 果によ りその部分の絶縁性を確保することができる。 したがって、 共通 信号電極 C E加工時のエッチング液が画素電極 P X表面に到達すること がなく、 画素電極 P Xの溶解を防止することができる。 また、 第二の塗 布型絶縁膜 0 I L 2は後述する第 2 6図工程 （ H ) によ り除去されるた め、 T F T基板完成の際には画素電極 P X上で共通信号電極 C Eが存在 しない領域に第二の塗布型絶縁膜 0 I L 2が残ることがない。 従って第 二の塗布型絶縁膜 0 I L 2は駆動電圧を引き起こす要因にもならない。 薄膜トランジスタ T F Tのソース ドレイン鼋極となる映像信号電極 S Dと、 画素電極 P Xを電気的に接続する方法を第 2 1 図に示す。 図に 示すとおり、 薄膜トランジスタのソース ドレイン電極 S Dと、 画素電極 P Xは直接接続せずに、 共通信号電極 C Eを形成する際に同一材料， 同 —工程で作製されるパッ ド電極 T C 2 を介して接続される。 これは、 薄 膜トランジスタ T F Tのソース ドレイン電極 S Dと画素電極 P Xを直接 接続するためにはゲート絶縁膜 G I のみにスルーホール T H部を開口す る工程が新たに必要となるためである。 そのため、 直接接続する方法は 工程数の増加を招き、 その結果、 スループッ トの低下、 生産コス トの増 大などを引き起こすこと になリ望ま しく ない。 そこで、 本実施例では第 2 6図工程 （ E ) で後述するスルーホール形成工程のみでゲ一ト絶縁膜 G I 、 および薄膜トランジスタ T F Tの表面保護膜のスル一ホール T H を形成できる方式と して、 共通信号電極 C Eを形成する際に同一材料， 同一工程で作製されるパッ ド電極 T C 3 を新たに形成して接続している 本実施例では第一の塗布型絶縁膜 0 I L 1 の配置される領域を画素電 極 P X上で共通信号電極 C Eが存在しない領域、 スルーホール T H、 お ょぴ端子露出部、 を除く領域に形成している。 これは後述するよう にゲ —ト絶縁膜 G I ， 薄膜トランジスタの表面保護膜 P A S、 および第二の 塗布型絶縁膜 0 I L 2 を選択的に形成する際に第一の塗布型絶縁膜をマ スクにしてエッチングするためである。 この構成とすることによ り、 選 択的に形成する際のホ トリ ソグラフィ一工程を省略することができるた め、 スループッ トの低下をできるだけ抑制することができる。

また、 本実施例では第一の塗布型絶縁膜 0 I L 1 のスル一ホール T H の径を薄膜トランジスタの表面保護膜 P A S、 およびゲート絶縁膜 G I のそれよ りも小さ く している。 これは共通信号電極 C Eの段差乗越えに よる断線不良を低減するためである。 第一の塗布型絶縁膜 0 I L 1 のス ル一ホール T H径を薄膜トランジスタの表面保護膜 P A S、 およびゲー ト絶縁膜 G I のそれよ りも小さ くすることによ リ、 スルーホール T H端 部に生じるゲ一ト絶縁膜 G I 、 および薄膜トランジスタ T F T保護膜に よる段差は第一の塗布型絶縁膜 0 I L 1 の平坦化効果によ り、 緩和され なだらかな形状となる。 また、 第一の塗布型絶縁膜 0 I L 1 として本実 施例ではフォ トイメージ型の材料を使用しているため、 第一の塗布型絶 縁膜 0 1 L I の段差形状もなだらかな曲面を持つ。 その結果、 共通信号 電極 C Eの段差乗越えが容易となり、 断線による不良部を低減すること が可能となる。

共通信号配線 C Lと共通信号電極 C Eは第 2 2図に示すようにスルー ホール T Hを介して接続される。 共通信号電極 C E'は、 走査信号電極 G Eと同一材料， 同一工程で作製され、 共通信号電極は第一の塗布型絶 縁膜 O I L 1上に作製される。 こ こで作製する第一の塗布型絶縁膜 0IL1 のスルーホール T H径は第 2 1 図で前述した理由によリ、 ゲ一ト絶縁膜 G I 、 および薄膜トランジスタの表面保護膜 P A Sに形成したスル一ホ —ル T Hよ リも小さ く し、 塗布型絶縁膜 0 I L 1 の平坦化効果によ リ乗 越え部の段差を緩和した。

第 2 3図は本発明の実施例に係る、 アクティ ブマ トリ ックス型液晶表 示装置の、 基板端部の断面模式図で （ a ) は走査信号配線端子 G T Lが 配置される側の端部で、 （ b ) は液晶封入口が配置される側の端部の模 式図を示す。 第 2 4図は、 第三の実施例であるアクティ ブマ トリ ックス 型液晶表示装置の、 走査信号配線用端子 G T M部分の要部平面図 （ a ) と、 （ b ) A— A' で示した線に沿う断面図を示す。 第 2 5図は、 第三 の実施例であるァクティ プマ トリ ックス型液晶表示装置の、 映像信号配 線用端子 D T M部分の要部平面図 （ a ) と、 （ b ) A— A' で示した線 に沿う断面図を示す。 '

本実施例において、 液晶表示装置の電気回路は実施例一と同一である ため、 図面、 および説明を省略する。

本実施例において、 基板端部の形状を第 2 3図に示しているが、 走査 信号配線用端子 G T Mの形状以外は実施例一と同一であるため説明は省 略する。 本実施例において、 走査信号配線用端子 G T M部分を第 2 4図に示し ているが、 薄膜トランジスタ T F Tの表面保護膜 P A S上に第二の塗布 型絶縁膜 0 I L 1が配置されている以外の構成は実施例一と同一構成と なるため説明を省略する。

映像信号配線用端子 D T M部分を第 2 5図に示しているが、 上述した 乗越え段差の緩和のため、 映像信号配線 D L端子部分も同様に第一の塗 布型絶縁膜 0 I L 1 のスルーホール T Hの径を薄膜トランジスタの表面 保護膜 P A S、 およぴゲ一ト絶縁膜 G I のそれよ りも小さ く している。 その他の構成は実施例一と同一であるため説明を省く 。

本実施例においては、 スリ ッ ト状に加工された画素電極 P Xの電極幅. 及ぴ電極間幅は、 例えばそれぞれ 3 m幅とした。 第一の塗布型絶縁膜 0 I L 1 の共通信号電極 C E上で画素電極 P Xが存在する領域に、 画素 電極 P Xの形状を倣って形成したパターン幅は 4 ii inと した。 また、 第 二の塗布型絶縁膜 0 I L 2， 薄膜トランジスタの表面保護膜 P A S、 お ょぴゲート絶縁膜 G I については、 後述するように第一の塗布型絶縁膜 0 I L 1 をマスクにして作製するため、 ノ タ一ン幅は 4 μ ιηとなる。 本実施例においても実施例一， 二と同様に、 選択的に形成した絶縁膜 のパターン幅 W_{I S}。 ( β χα ) は、 ホ トリ ソグラフィー工程でのパターン の合わせ精度と加工寸法精度を考慮して画素電極 Ρ Χの電極幅 w_EL

( ^ m ) に対して裕度を持たせることが望ま しい。 具体的には絶縁膜の パターン幅 W_{I S}。 を W_{I S0} W_EL+ 2 ( m ) ただし W_{I SO}> 0， W_{I S0} <W_EL + WSP 、 こ こで W_{S P} ( m ) は画素電極の電極間隔とする、 の 条件を満たすパターン幅とすることがよ リ望ま しい。 本実施例において は、 片側の突出幅を 0 /i mよ り大きく l ^ m以下となる値、 例えば 0. 5 m と した。 つま り、 W_{I S0} = W_{E L}+ l (ii m ) となるようにした 第三の実施例において、 第 2 6図から第 2 8図に示した T F T基板の 各製造工程ごとの要部断面図を用いて、 形成方法の具体例を説明する。 第 2 6図は本発明の第三の実施例の構成を実現するためのプロセスを示 す図である。 第 2 7図は第 2 6図のプロセスフローに則って T F T基板 を作製した際の第 2 0図における A— A ' で示した線に沿う断面図であ リ、 第 2 8図は第 2 6図のプロセスフローに則って T F T基板を作製し た際の第 2 0図における B— B' で示した線に沿う断面図である。

実施例三においては、 具体的には （A) 〜 （ H ) の、 8段階のホ トリ ソグラフィー工程を経て T F T基板が完成する。 以下、 工程順に説明す る。

工程 （ A)

透明絶縁基板 S U B 1 を用意し、 その表面全域に、 例えばスパッタ リ ング法によって、 C r膜を 1 0 0 ~ 5 0 0 n m、 好ま しく は 1 5 0 ~ 3 5 O n mの膜厚で形成する。 次に、 ホ 卜リ ソグラフィ一技術を用いて、 該 C r膜を選択エッチングし、 画素領域内には走査信号電極 G E， 走査 信号配線 G L、 及び共通信号配線 C Lを、 また、 走査信号配線用端子 G TM形成領域には、 走査信号配線 G Lの延在部を形成する。

工程 （ B )

透明絶縁基板 S U B 1 の表面全域に、 例えばスパッタ リ ング法によつ て、 1 丁 0膜等の透明導電膜を 5 0〜 3 0 0 11 ] 1、 好ま しく は 7 0〜 2 0 0 n mの胰厚で形成する。 次に、 ホ トリ ソグラフィー技術を用いて、 I T O膜をエッチングし、 画素領域内には画素電極 P Xを、 また、 走査 信号配線用端子 G TM形成領域、 および共通信号配線用端子 C TM形成 領域には、 走査信号配線用端子 G TM、 および共通信号配線 C L用端子 C TM用のパッ ド電極 T C 1 をそれぞれ形成する。 工程 （ C )

透明絶縁基板 S U B 1表面全域に、 例えばプラズマ C V D法によって、 ゲート絶縁膜 G I となる窒化シリ コン膜を 2 0 0〜 7 0 0 n m程度、 好 ま しく は 3 0 0 ~ 5 0 0 n mの膜厚で形成する。 さ らに、 このゲー ト絶 縁膜 G I の表面全域に、 例えばプラズマ C VD法によって、 ァモルファ スシリ コン膜を 5 0 ~ 3 0 0 n m、 好ま しく は 1 0 0〜 2 0 0 n mの膜 厚で、 及び II型不純物と してリ ンを ドーピングしたアモルファスシリ コ ン膜を 1 0〜 1 0 0 n m、 好ま しく は 2 0 ~ 6 0 n mの膜厚で順次積層 する。 次に、 ホ トリ ソグラフィー技術を用いて、 該アモルファスシリ コ ン膜をエッチングし、 画素領域内に薄膜トランジスタ T F Tの半導体層 S I を形成する。

工程 （ D ) '

透明絶縁基板 S U B 1 の表面全域に、 例えばスパッタ リ ング法によつ て、 C r膜を 1 0 0〜 5 0 0 n m、 好ま しく は 1 5 0〜 3 5 0 n m形成 する。 次に、 ホ トリ ソグラフィー技術を用いて、 該 C r膜をエッチング し、 画素領域内には、 薄膜トランジスタ T F Tのソース ドレイン電極と なる映像信号電極 S D、 及ぴ映像信号電極 S Dの延在部である映像信号 配線 D Lを、 また、 映像信号配線用端子 D TM形成領域には、 映像信号 配線 D Lの延在部を形成する。 その後、 C r膜をエッチングしたパター ンをマスクとして、 n型不純物としてリ ンを ドーピングしたァモルファ スシリ コン膜をエッチングする。

工程 （ E )

透明絶縁基板 S U B 1の表面の全域に、 例えばプラズマ C VD法によ つて、 薄膜トランジスタ T F Tの表面保護膜 P A Sとなる窒化シリ コン 膜を 2 0 O n n！〜 7 0 O n m、 好ま しく は 3 0 0〜 5 0 O n mの膜厚で 形成する。 さ らに、 この表面保護膜の表面全域に例えばスピンコー ト法 によって、 ポリ イ ミ ド系， アク リル系ポリマ一， エポキシ系ポリマー， ペンジシクロブテン系ポリマ一等の種々の有機系の樹脂、 も しく は有機 溶媒に可溶な S i を含む無機ポリマー、 例えば、 S O G膜等の絶縁膜か らなる第二の塗布型絶縁膜 0 I L 2 を 1 0 0〜 1 0 0 0 n m、 好ま しく は 1 5 0〜 5 0 0 n mの膜厚で順次積層する。 次に、 ホ トリ ソグラフィ —技術を用いて、 表面保護膜 P A Sと第二の塗布型絶縁膜 0 I L 2 とを エッチングし、 画素領域内に、 薄膜トランジスタ T F Tのソース ドレイ ン電極となる映像信号電極 S D、 および画素電極 P Xの一部を露出する ためのスルーホール T Hを形成する。 これとともに、 映像信号配線用端 子 D TM形成領域には、 表面保護膜 P A Sの下層に位置するゲート絶縁 膜 G I にまで、 スルーホール T Hを貫通させて、 走査信号配線用端子 G TM用のパッ ド電極 T C 1 の一部を露出させるためのスルーホール T Hを形成する。 映像信号配線用端子 D T M形成領域には映像信号配線 ひ Lの延在部を露出させるためのスルーホール T Hを、 共通信号配線 C L上に、 共通信号配線 C Lの一部を露出させるためのスルーホール T Hを形成する。

工程 （ F )

透明絶縁基板 S U B 1 の表面の全域に、 例えばスピンコート法によつ て、 ポリ イ ミ ド系， アク リル系ポリマー， エポキシ系ポリマー， ペンジ シクロブテン系ポリマー等の種々の有機系の樹脂、 もしく は有機溶媒に 可溶な S i を含む無機ポリマー、 例えば、 S O G膜等の絶縁膜からなる 第一の塗布型絶縁膜 0 I L 1 を 2 0 0 η π！〜 4 111、 好ま しく は 5 0 0 n m~ 2 inの膜厚で形成する。 次に、 ホ トリ ソグラフィ一技術を用い て、 塗布型絶縁膜を犟択的に形成する。 形成する領域は工程 （ E ) スル 一ホール T Hを形成した領域、 および画素電極 P X上で後の工程で作製 する共通信号電極 C Ξが存在しない領域、 を除く領域の一部とする。 工程 （ G )

透明絶縁基板 S U B 1 の表面全域に、 例えばスパッタ リ ング法によつ て、 I T 0膜等の透明導電膜を 5 0〜3 0 0 n m、 好ま しく は 7 0〜 2 0 0 n m形成する。 次に、 ホ トリ ソグラフィ一技術を用いて、 I T 0 膜をエッチングし、 画素領域内には、 前記スルーホール T Hを介して、 共通信号配線 C Lと接続された共通信号電極 C Eを形成するとともに、 薄膜トランジスタ T F Tの ドレイ ン配線と電気的画素電極 P Xを電気的 に接続するためのパッ ド電極 T C 3 を、 映像信号配線用端子 D TM形成 領域にはパッ ド電極 T C 2を形成する。

工程 （ H )

工程 （ F ) で作製した選択的に形成した第一の塗布型絶縁膜 0 I L 1 をマスクと して、 第二の塗布型絶縁膜 0 1 L 2， 薄膜トランジスタの表 面保護膜 P A S、 およびゲート絶縁膜 G I を選択的に形成する。 このェ 程によ り、 塗布型絶縁膜 0 I L 1 ， 薄膜トランジスタ T F T保護膜、 お よぴゲート絶縁膜 G I が残る部分は工程 （ F ) で作製した塗布型絶縁膜 0 I L 1が存在する領域のみとなる。

以上に示した工程によ り、 T F T基板側が完成する。

本実施例において、 C F基板側の作製方法、 液晶、 および偏光板 P0L1 ， P 0 L 2の構成に関しては、 実施例一と同一であるため、 説明を省略 した。

本実施例では第 2 6図工程 （ H ) で第二の塗布型絶縁膜 0 I L 2、 薄 膜トランジスタ T F Tの表面保護膜、 ゲート絶縁膜 G I の三層の積層絶 縁膜をエッチング工程によ り選択的に除去しているが、 この際、 レジス トを用いた露光， 現像工程は実施せずに工程 （ F ) で作製した第一の塗 布型絶縁膜をマスクと してパターンを自己整合的に一括形成している。 これによ リエ程数の増加をできるだけ抑えて、 本実施例に示した構成が 実現できる。 また、 本方式を実施することにより、 工程を増やさないば かりではなく 、 第二の塗布型絶縁膜 0 I L 1 に対して、 パターンの合わ せずれが起こることなく薄膜トランジスタ T F Tの表面保護膜、 および ゲート絶縁膜 G I を除去できるという利点がある。 この場合、 第二の塗 布型絶縁膜は端子露出部， スルーホール T H部、 および画素電極 P X上 で共通信号電極 G Eの存在しない領域、 以外の領域の一部に形成されて いる。 もちろん、 工程 （ F ) で作製した塗布型絶縁膜 0 I L 1 をマスク として用いずに、 レジス トを用いた露光， 現像工程を新たに追加して、 層間絶縁膜を一括形成してもよいことは言う までもない。

本実施例では共通信号電極 G E加工時の画素電極 P X、 およびメタル 配線、 電極の保護のために新たに第二の塗布型絶縁膜を追加した構成と なっているが、 塗布型絶縁膜を一層のみと し、 0 I L 1 に本実施例で示 した〇 I L 2 の効果を付与しても同様の効果が得られる。 その際には 0 1 L 1 は工程 （ F ) の露光， 現像工程において、 選択的に形成する領 域以外の絶縁膜を全て除去するのではなく、 その領域に薄膜を残すよう な構成となる'。

本実施例において、 第一の塗布型絶縁膜 0 I L 1 として、 フォ トィメ ージ形成型の絶縁膜を使用しているが、 上述の実施例一のように、 ホト リ ソグラフィ一工程を用いてエッチングによ リ第一の塗布型絶縁'膜 0 I L 1 のパターンを形成しても構わない。 また、 第一の塗布型絶縁膜 0 I L 1 と して、 例えば、 熱硬化型の絶縁膜を用いて、 酸素を反応ガスと して用 いた ドライエッチング法、 あるいはイオンミ リ ング法等によ リパターン を形成してもよい。 この場合、 ホ トリ ソグラフィー工程で用いるレジス ト膜の厚みはエッチング法によ リ、 エッチングされる厚みを考慮してレ ジス ト膜を厚膜化する必要がある。 また、 エッチング工程によ りパター ンを形成する場合、 塗布型絶縁膜 0 I L 1 の形成工程は共通信号電極 C E形成後、 共通信号電極 G Eを形成した際に使用したレジス トを用い てエッチングすることも可能である。 ただし、 共通信号電極 G E形成ェ 程を前に映像信号配線 D Lの端子部分にはあらかじめスルーホール T H を開口する必要がある。 ただし、 上記プロセスを実施することによ り、 共通信号電極と、 第一の塗布型絶縁膜 0 I L 1 とが自己整合的にパター ニングされるため、 合わせずれが発生しないという効果が生じることは いう までもない。

[実施例四]

第 2 9図は、 本発明の第四の実施例を示すァクティブマ トリ ックス型 液晶表示装置の、 単位画素の T F T基板側の表面図である。

第 2 9図において、 前述の実施例と同一の構成要素については同一の 符号を付して重複する説明を省略する。

第四の実施例において、 電気回路， アクティブマトリ クス型液晶表示 装置の断面図， 端部形状， 走査信号配線用端子 G T M部分， 映像信号配 線端子部分、 および構成を実現するためのプロセスフローについては実 施例一と同一のため、 説明を省略する。 また、 塗布型絶縁膜 0 I L 1 の 効果についても実施例一と同一のため、 説明を省く 。

本実施例では実施例一の画素電極 P Xに屈曲部を設けた実施例を示す。 本実施例は、 上述した実施例一を、 いわゆるマルチドメイ ン方式の液晶 表示装置に適用したものである。

こ こで、 マルチドメイ ン方式とは、 液晶の広がり方向に発生する電界 (横電界） において、 各画素領域内に横電界の方向が異なる領域を形成 するよう にし、 各領域の液晶分子のねじれ方向を逆にする （第 2 9図中 の L C 1， L C 2 ) ことにより、 例えば、 表示領域を左右からそれぞれ 見た場合に生じる着色差を、 相 させる効果を付与したものである。 具 体的には、 第 2 9図において、 一方向に延在し、 それと交差する方向に 併設させた帯状の各画素電極 P Xを、 前記一方向に対して角度 （ P型液 晶で、 配向膜 O R I 1 のラビング方向を映像信号配線 D Lの方向と一致 づけた場合、 5 ~ 4 0 ° の範囲が適当） に傾けて延在された後に、 角度

(— 2 Θ ) に屈曲させて延在させることを繰り返してジグザグ状に形成 し、 共通信号電極 C Eに、 絶縁膜を介して上層に、 上述した構成の画素 電極 P Xが重畳するように配置させるだけで、 前述したマルチドメイン 方式の効果を奏することができる。 そして、 特に、 画素電極 P Xの屈曲 部の近傍において共通信号電極 C Eとの間に発生する電界は、 画素電極 P Xの他の部分において共通信号電極 C Eとの間に発生する電界と、 ま つたく 同様に発生することが確かめられており、 画素電極 P Xの屈曲部 の近傍において、 光透過率の低下という ような不具合を生じない効果を 奏する。 （従来は、 いわゆるディスク リネーシヨ ン領域と称され、 液晶 分子のねじれの方向がランダムになって不透過部分が発生していた。 ） なお、 本実施例においては、 画素電極 P Xは、 第 2 9図中の y方向に延 在させて形成しているが、 図中の X方向に延在させるようにして、 これ に対して屈曲部を設けて、 マルチドメインの効果を得る様にしてもよい。 本実施例によれば、 実施例一で示した、 寄生容量低減の効果と同時に マルチドメインの効果を得'るのと同時にマルチドメインの効果を得るこ ともできる。

本実施例では寄生容量低減の効果の他にゲ一ト絶縁膜 G I ， 薄膜トラ ンジスタ T F Tの表面保護膜 P A Sを選択的に形成し、 下層透明零極上 で上層透明電極の存在しない領域に絶縁膜を配置しない構成とすること によ リ、 駆動電圧低減の効果についても得ることができる。

[実施例五]

第 3 0図は、 本発明の第五の実施例を示すァクティブマ トリ ックス型 液晶表示装置の、 断面構成図である。

第 3 0図において、 前述の実施例と同一の構成要素については同一の 符号を伏して重複する説明を省略する。

I Lは駆動電圧低減のために新たに揷入された、 絶縁膜である。

第五の実施例において、 アクティ ブマ トリ クス型液晶表示装置の平面 図， 端部形状， 走査信号配線用端子 G T M部分， 映像信号配線端子部分， 構成を実現するためのプロセスフローについては実施例二と同一のため、 説明を省略する。

本実施例では実施例二で示したプロセスフローの後、 共通信号電極 C E上で、 画素電極 P Xの存在しない領域に駆動電圧低減を目的と して、 新たに絶縁膜 I Lを選択的に形成している。 この絶縁膜 I Lはその誘電 率が、 同じ領域で選択的に除去した絶縁膜の誘電率よりも高いことを特 徴とする。 また、 絶縁膜 I Lの膜厚は共通信号電極 C E上で画素電極 P Xが存在しない領域で、 配向膜 0 R I 1 の下に形成されておリ、· 絶縁 膜 I Lの膜厚と、 共通信号電極 C E上で画素電極 P Xが存在する領域の 絶縁膜の総膜厚と画素電極 P Xの膜厚の和にほぼ等しいことをもう一つ の特徴とする。

本実施例によれば絶縁胰を選択的に除去した領域に誘電率の高い絶縁 膜を新しく形成することによ リ 、 液晶の誘電率に左右されずに駆動電圧 を低減することができる。 この場合、 絶縁膜 I Lの誘電率が高いほど、 駆動電圧低減の効果は大きく なる。

また、 本実施例によれば、 ゲート絶縁膜 G I ， 薄膜トランジスタの表 面保護膜 P A Sを選択的に除去した領域に絶縁膜 I Lを配置して、 TFT 基板と C F基板とに挟持された液晶の、 段差によるギヤ ップの差をほぼ 0 にすることができ、 ギヤップばらつきによる表示不良を引き起こすこ となく良好な表示が可能となる。

上に示したすべての実施例の他に、 上下二層透明電極間に形成する絶 縁膜の種類、 および選択的に形成する絶.縁膜の種類にょ リ、 様々な実現 方法がある。 第 3 1 図から第 3 3図に実現可能な絶縁膜の構成例を示す。 具体的には （ 1 ) から （ 3 6 ) の各構成において、 上下二層の透明電極 が形成される間の工程で、 形成される絶縁膜の種類と層間の絶縁膜の形 状について個別に説明する。 こ こで、 これまでに説明したように第一の 塗布型絶緣膜 0 I L 1 は駆動電圧の上昇を招く ことなく寄生容量を低減 するために配置される材料であるため、 上下二層の透明電極の層間で、 下層透明電極上で、 上層透明電極膜が存在する領域に選択的に形成する ことは必然であるとする。 従って、 下記には第一の塗布型絶縁膜 0 I L 1を 選択的に形成することは表記しない。 また、 ゲート絶縁膜 G I ， 薄膜ト ランジスタ T F Tの表面保護膜 P A S、 および第二の塗布型絶縁膜 01 L2 を選択的に除去する場合には、 駆動電圧の低減が目的である。 従って、 下記には選択的にゲート絶縁膜 G I , 薄膜トランジスタの表面保護胰 P A Sが選択的に除去される領域については表記しないが、 その領域は、 下層透明電極上で上層透明電極が存在しない領域である。

( 1 ) 上下二層の透明電極間はゲート絶縁膜 G I単層と し、 駆動電圧低 減のためゲート絶縁膜 G I を選択的に除去した構成である。

( 2 ) 上下二層の透明電極間は薄膜トランジスタで！^ Tの表面保護膜 P A S単層とし、 駆動電圧低減のため薄膜トランジスタ T F T表面保護 膜 P A Sを選択的に除去した構成である。

( 3 ) 上下二層の透明電極間は第一の塗布型絶縁膜単層のみと しも構成 である。

( ) 上下二層の透明電極間はゲ一ト絶縁膜 G I , 薄膜トランジスタ T F Tの表面保護膜 P A Sの二層積層と し、 ゲート絶縁膜 G I ， 薄膜ト ランジスタ T F Tの表面保護膜、 の両方を選択的に除去した構成である , 本構成は前述した実施例二の構成である。

( 5 ) 上下二層の透明電極間はゲート絶縁膜 G I ， 薄膜トランジスタ T F Tの表面保護膜 P A Sの二層積層とし、 薄膜トランジスタ T F Tの 表面保護膜のみを選択的に除去した構成である。

( 6 ) 上下二層の透明電極間はゲ一ト絶縁膜 G I ， 薄膜トランジスタ T F Tの表面保護膜 P A Sの二層積層と し、 ゲート絶縁膜 G I のみを選 択的に除去した構成である。

( 7 ) 上下二層の透明電極間はゲ一ト絶縁膜 G I ， 第一の塗布型絶縁膜 0 1 L 1 の二層積層とし、 ゲート絶縁膜 G I を選択的に除去した構成で ある。

( 8 ) 上下二層の透明電極間はゲ一ト絶縁膜 G I ， 第一の塗布型絶縁膜 0 1 L 1 の二層積層とした; ft成である。

( 9 ) 上下二層の透明電極間はゲ一ト絶縁膜 G I ， 第二の塗布型絶縁膜 0 I L 2の二層積層と し、 ゲート絶縁膜 G I を選択的に除去した構成で ある。

( 1 0 ) 上下二層の透明電極間は薄膜トランジ.スタ T F Tの表面保護膜 P A S , 第一の塗布型絶縁膜 0 1 L 1 の二層積層と し、 薄膜卜ランジス タ T F Tの表面保護膜 P A Sを選択的に除去した構成である。 ( 1 1 ) 上下二層の透明電極間は薄膜トランジスタ T F Tの表面保護膜 P A S， 第一の塗布型絶縁膜 0 I L 1 の二層積層と した構成である。

( 1 2 ) 上下二層の透明電極間は薄膜トランジスタ T F Tの表面保護膜 P A S , 第二の塗布型絶縁膜 0 I L 1 の二層積層とし、 薄膜トランジス タ T F Tの表面保護膜 P A Sを選択的に除去した構成である。

( 1 3 ) 上下二層の透明電極間は第一の塗布型絶縁膜 0 I L 1 ， 第二の 塗布型絶縁膜 0 I L 2の二層積層とした構成である。

( 1 ) 上下二層の透明電極間はゲート絶縁膜 G I ， 薄膜トランジスタ T F Tの表面保護膜 P A S， 第一の塗布型絶縁膜〇 I L 1 の三層積層と し、 ゲート絶縁膜 G I ， 薄膜トランジスタ T F Tの表面保護膜 P A S両 方を選択的に除去した構成である。

( 1 5 ) 上下二層の透明電極間はゲート絶縁膜 G I ， 薄膜トランジスタ T F Tの表面保護膜 P A S， 第一の塗布型絶縁膜 0 I L 1 の三層積層と し、 薄膜トランジスタ T F Tの表面保護膜を選択的に除去した構成であ る。

( 1 6 ) 上下二層の透明電極間はゲート絶縁膜 G I ， 薄膜トランジスタ T F Tの表面保護膜 P A S， 第一の塗布型絶縁膜 0 I L 1 の三層積層と し、 ゲート絶縁膜 G I を選択的に除去した構成である。

( 1 7 ) 上下二層の透明電極閬はゲ一ト絶縁膜 G I ， 薄膜トランジスタ T F Tの表面保護膜 P A S， 第一の塗布型絶縁膜 O I L 1 の三層積層と した構成である。 本構成は前述した実施例一、 および実施例四の構成で ある。

( 1 8 ) 上下二層の透明電極間はゲ一ト絶縁膜 G I ， 第二の塗布型絶縁 膜 0 I L 2， 第一の塗布型絶縁膜 0 I L 1 の三層積層とし、 ゲート絶縁 膜 G I ， 第二の塗布型絶縁膜 0 I L 1 の両方を選択的に除去した構成で ある。

( 1 9 ) 上下二層の透明電極間はゲート絶縁膜 G I ， 第二の塗布型絶縁 膜 0 I L 2 , 第一の塗布型絶縁膜 0 I L 1 の三層積層とし、 第二の塗布 型絶縁.膜 0 I L 1 を選択的に除去した構成である。

( 2 0 ) 上下二層の透明電極間はゲート絶縁膜 G I , 第二の塗布型絶縁 膜 0 I L 2， 第一の塗布型絶縁膜 0 I L 1の三層積層とし、 ゲート絶縁 膜 G I を選択的に除去した構成である。

( 2 1 ) 上下二層の透明電極間はゲート絶縁膜 G I ， 第二の塗布型絶縁 膜 0 I L 2， 第一の塗布型絶縁膜 0 I L 1 の三層積層と した構成である。

( 2 ) 上下二層の透明電極間はゲート絶縁膜 G I ， 薄膜トランジスタ T F Tの表面保護膜 P A S , 第二の塗布型絶縁膜 0 I L 2、 の三層積層 とし、 ゲート絶縁膜 G I ， 薄膜トランジスタ T F Tの表面保護膜 P A S を選択的に除去した構成である。

( 2 3 ) 上下二層の透明電極間はゲート絶縁膜 G I ， 薄膜トランジスタ T F Tの表面保護膜 P A S， 第二の塗布型絶縁膜 0 I L 2、 の三層積層 と し、 ゲート絶縁膜 G I を選択的に除去した構成である。

( 2 ) 上下二層の透明電極間はゲート絶縁膜 G I ， 薄膜トランジスタ T F Tの表面保護膜 P A S , 第二の塗布型絶縁膜 0 I L 2、 の三層積層 とし、 薄膜トランジスタ T F Tの表面保護膜 P A Sを選択的に除去した 構成である。

( 2 5 ) 上下二層の透明電極間は薄膜トランジスタ T F Tの表面保護膜 P A S , 第二の塗布型絶縁膜 O I L 2， 第一の塗布型絶縁膜 0 I L 1 の 三層積層と し、 薄膜トランジスタ T F Tの表面保護膜 P A S， 第二の塗 布型絶縁膜 0 I L 1 を選択的に除去した構成である。

( 2 6 ) 上下二層の透明電極間は薄膜トランジスタ T F Tの表面保護膜 P A S , 第二の塗布型絶縁膜〇 I L 2 , 第一の塗布型絶縁膜 0 I L 1 の 三層積層。 薄膜トランジスタ T F Tの表面保護膜 P A Sを選択的に除去 した構成である。

( 2 7 ) 上下二層の透明電極間は薄膜トランジスタ T F Tの表面保護膜 P A S , 第二の塗布型絶縁膜 0 I L 2 , 第一の塗布型絶縁膜 0 I L 1 の 三層積層と し、 第二の塗布型絶縁膜 0 I L 2 を選択的に除去した構成で ある。

( 2 8 ) 上下二層の透明電極間は薄膜トランジスタ T F Tの表面保護膜 P A S , 第二の塗布型絶縁膜 0 I L 1 ， 第一の塗布型絶縁膜 0 I L 1 の 三層積層と した構成である。

( 2 9 ) 上下二層の透明電極間はゲート絶縁膜 G I ， 薄膜トランジスタ T F Tの表面保護膜 P A S， 第二の塗布型絶縁膜 O I L 2 ， 第一の塗布 型絶縁膜 0 I L 1 の四層積層とし、 ゲート絶縁膜 G I , 薄膜トランジス タ T F Tの表面保護膜 P A S， 第二の塗布型絶縁膜 0 I L 2 を選択的に 除去した構成である。 本構成は前述した実施例三の構成である。

( 3 0 ) 上下二層の透明電極間はゲート絶縁膜 G I ， 薄膜トランジスタ T F Tの表面保護膜 P A S， 第二の塗布型絶縁膜 0 1 L 2， 第一の塗布 型絶縁膜 0 I L 1 の四層積層とし、 薄膜トランジスタ T F Tの表面保護 膜 P A S， 第二の塗布型絶縁膜 0 1 L 2 を選択的に除去した構成である。

( 3 1 ) 上下二層の透明電極間はゲート絶縁膜 G I ， 薄膜トランジスタ T F Tの表面保護膜 P A S， 第二の塗布型絶縁膜 0 I L 1 , 第一の塗布 型絶縁膜 0 I L 1 の四層積層とし、 ゲート絶縁膜 G I ， 第二の塗布型絶 緣膜 0 I L 2を選択的に除去した構成である。

( 3 2 ) 上下二層の透明電極間はゲート絶縁膜 G I ， 薄膜トランジスタ T F Tの表面保護膜 P A S， 第二の塗布型絶縁膜 O I L 2 ， 第一の塗布 型絶縁膜 0 1 L I の四層積層と し、 ゲート絶縁膜 G I ， 薄膜トランジス タ T F Tの表面保護膜 P A S、 を選択的に除去した構成である。

( 3 3 ) 上下二層の透明電極間はゲート絶縁膜 G I ， 薄膜トランジスタ T F Tの表面保護膜 P A S， 第二の塗布型絶縁膜 O I L 2 ， 第一の塗布 型絶縁膜 0 I L 1 の四層積層と し、 第二の塗布型絶縁膜 0 I L 2を選択 的に除去した構成である。

( 3 4 ) 上下二層の透明電極間はゲート絶縁膜 G I ， 薄膜トランジスタ T F Tの表面保護膜 P A S， 第二の塗布型絶縁膜 0 I L 2， 第一の塗布 型絶縁膜 0 I L 1 の四層積層。 薄膜トランジスタ T F Tの表面保護膜 P A Sを選択的に除去した構成である。

( 3 5 ) 上下二層の透明電極間はゲート絶縁膜 G I ， 薄膜トランジスタ T F Tの表面保護膜 P A S， 第二の塗布型絶縁膜 O I L 2， 第一の塗布 型絶縁膜 0 I L 1 の四層積層と し、 ゲ一 ト絶縁膜 G I を選択的に除去し た構成である。

( 3 6 ) 上下二層の透明電極間はゲート絶縁胰 G I ， 薄膜トランジスタ T F Tの表面保護膜 P A S， 第二の塗布型絶縁膜 O I L 2， 第一の塗布 型絶縁膜 0 I L 1 の四層積層と した構成である-。

第 3 1図から第 3 3図において、 上層透明電極、 および下層透明電極 はいずれか一方が画素電極 P Xで、 他方が共通信号電極 C Eとなるが、 上層， 下層の透明電極の役割が入れ替わつたどちらの構成の場合におい ても、 本発明の効果が得られる。 また、 塗布型絶縁胰 0 I L 1 は全て、 上下二層の透明電極間において、 ゲート絶縁膜 G I 、 および薄膜トラン ジスタ T F Tの表面保護膜 P A Sよ りも上層透明電極側に配置されてい るが、 ゲート絶縁膜 G I 、 および薄膜トランジスタ T F Tの表面保護膜 P A Sよ りも下層透明電極側に配置されても同様の効果が得られる。 た だし、 その場合には薄膜トランジスタ T F Tの動作安定， 信頼性確保の ため、 薄膜トランジスタ T F Τの配置される領域には塗布型絶縁膜 0IL1 は存在しない構成とすることがよ リ望ま しい。

また、 第 3 1 図から第 3 3図においては、 ゲー.ト絶縁膜 G I を選択的 に形成し、 薄膜トランジスタ T F Τ保護膜 P A Sを選択的に形成してい ない構成もあるが、 これらについてはゲ一ト絶緣膜 G I のみを半導体層 S I をエッチングした後にエッチングすることによ り実現できる。 ただ し、 この場合はホ トリ ソグラフィー工程が一回増えることとなる。

また、 第 3 1 図から第 3 3図に示した構成において、 実施例五で示し たよう に、 下層透明電極上で上層透明電極が存在しない領域に誘電率の 高い絶縁膜 I Lを新たに加えることによ り、 液晶層 L Cの誘電率に関わ らずに駆動電圧の低減が可能な構成となる。

上記の全ての実施例において、 本発明の透明導電膜構成を、 逆スタガ 型の T F Tをスィ ツチング素子に用いた液晶表示装置に適用した例を説 明したが、 本発明はこれのみに限定されるものではなく 、 例えば正スタ ガ型の T F T、 あるいはコプレナ一型の T F T等、 異なる構造の T F T を用いた場合も適用可能である。

上下二層の透明電極の役割については実施例毎にいずれかの場合しか 示していないが、 一方が、 共通信号電極 C Eで他方が画素電極 P Xであ れば効果は変らないことはいう までもない。

走査信号電極 G E， 配線 G L、 及び映像信号電極 S D， 配線 D L、 及 び共通信号配線 C Lを構成するメタル膜は、 一例と して C r を使用して いるが、 例えば、 スパッタリ ング、 または蒸着法等で形成された C r， M o , T a , T i， N b， W等の高融点金属、 これらの合金または金属 シリサイ ド、 または低抵抗配線材料である A 1， A 1合金、 またはこれ. らの材料からなる積層膜で構成されても構わない。

半導体， 不純物を ドープしたシリ コン膜からなる電極 N S I を構成す るシリ コン膜と してはアモルファスシリ コン膜を使用しているが、 例え ば、 アモルファスシリコン膜を熱処理、 またはレーザーァニール処理し て結晶化した多結晶シリ コン膜を用いてもよい。

ゲート絶縁膜 G I , 保護絶縁膜は、 例えばプラズマ C V D、 またはス パッタ リ ング法等で形成された窒化シリ コン膜を使用しているが、 例え ば、 酸化シリ コ ン膜等の絶縁膜で構成しても構わない。 ゲート絶縁膜 G I については、 走査信号電極 G E、 配線を構成するメタルの一部表面 を酸化して得られた絶縁膜を用いてもよい。

上下二層の透明電極間の絶縁膜はゲート絶縁膜 G I ， 薄膜トランジス タ T F Tの表面保護膜 P A S、 の両方が含まれた積層構造と したが、 ゲ ―ト絶縁膜 G I ， 薄膜トランジスタ T F Tの表面保護膜のいずれかが存 在しない場合、 もしく はいずれも存在しない場合、 でも構わない。

上下層の透明導電膜は全て I T Oを使用しているが、 透明導電膜であ れば、 同様の効果は得られ、 例えば、 酸化インジウム亜鉛 （ I Z〇 ： I nd i um Z i nc Ox i de ) 等の透明導電膜でも構わない。

実施例四に示した上層透明電極に屈曲部を設ける構成は実施例一の構 成を変化させた構成として示しているが、 実施例二， 実施例三、 および 実施例五において、 上層透明電極に屈曲部分を設けることにより、 それ ぞれに示した効果に、 マルチドメインの効果が付与されることは言う ま で ¾ない。

以上の実施例においては、 共通信号配線 C L、 及びについては、 走査 信号電極 G E， 配線 G Lと同層に、 同一材料， 同一工程で形成したメタ ル配線を用いているが、 映像信号電極 S D， 配線 D Lと同層に同一材料， 同一工程で形成してもよいことはもちろん、 共通信号電極 C Eを構成す る透明導電膜をそのまま延在して共通信号配線 C Lとしてもよい。

本発明によれば、 層閭絶縁膜を挟んで上下に、 二層の透明導電膜から なる画素電極、 及び共通信号電極を有する横電界方式の液晶表示装置に おいて、 上下二層の透明電極間の層間絶縁膜を新もに一層追加し、 下層 透明電極上で上層透明電極が存在する領域に選択的に形成する構成とす ることによ り 、 液晶への書き込み時間の低減が可能となる。 また、 従来 構造で配置されている層間絶縁膜を、 下層透明電極上で上層透明電極の 存在しない領域において、 選択的に除去する構成とすることによ り、 液 晶の駆動電圧の低減が可能となる。

さ らに 2つの効果を組み合わせた構成とすることによ リ、 液晶への書 き込み時間の低減、 液晶の駆動電圧低減の両方を実現できる。 また、 本 発明の構成において、 新たに加える絶縁膜を塗布型絶縁膜とすることに よ り、 上層透明電極をエッチングする際、 絶縁膜の不良部分を埋め込み、 被覆でき、 下層透明電極、 及び金属材料からなる電極， 配線が被る腐食， 断線等の不良を低減、 および上下二層の透明電極間の絶縁不良を低減し、 高透過率で高性能な液晶表示装置を、 歩留ま り よく製造することが可能 となる。 産業上の利用可能性

以上のように、 本発明によれば、 歩留ま り よ く製造することが可能な 構造の液晶表示装置を提供するのに有用である。

Claims

請 求 の 範 囲

1 . —対の基板と、 該一対の基板に挟持された液晶層とを有し、 一対の 基板の一方の基板には、 複数の走査信号配線と、 該複数の信号配線にマ トリクス状に交差する複数の映像信号配線と、 これらの配線のそれぞれ の交点付近に対応して形成された複数の薄膜トランジスタとを有し、 前 記複数の走査信号配線および、 前記映像信号配線で囲まれるそれぞれの 領域で少なく とも一つの画素が構成され、 それぞれの画素には複数の画 素にわたって接続された共通信号電極と、 対応する薄膜トランジスタに 接続された画素電極とを有し、 前記共通信号電極と、 前記画素電極とは その一部において層間絶縁膜を介して重ね合わさ り、 前記画素電極、 お よび前記共通信号電極のそれぞれ少なく とも一部が透明導電膜で構成さ れており、 前記画素電極と前記共通信号電極のうち絶縁膜を介して前記 液晶層側に配置された電極が、 スリ ッ ト状、 もしく は櫛歯状に加工され て配置された液晶表示装置であつて、

前記層閭絶縁膜に含まれる絶縁膜のうち少なく とも一層の絶縁膜を、 前記画素電極と前記共通信号電極のうち、 絶縁胰を介してよ リ前記一方 の基板に近い側の画素電極若しく は共通電極上で、 上層に配置された画 素電極若しく は共通電極が存在しない領域に選択的に形成した液晶表示

2 . 前記液晶層は Δ εが負の液晶を用い、 前記層間絶縁膜に含まれる、 絶縁膜の層数を η、 第 k層の絶緣膜の誘電率を ε _k 、 膜厚を c とした 場合の —— -——を S _A と し、 前記画素電極と前記共通電極のうち、 絶 ∑―

k = i ε _k

縁膜を介してよ リ第一の基板に近い側の第一の鼋極上で、 前記第二の電 極が存在しない領域において、 前記第一の基板上に配置された第一の配 向膜と前記第一の電極の間に配置された絶縁膜の層数を m、 第 1層の絶 縁膜の誘電率を S i 、 膜厚を cU 、 液晶のダイ レクタに対して垂直方向 の液晶の誘電率を ε _LCと した場合の ,

(ただし m^l とする） 、 を S _B とした場合に S _A< S _b、 が成立する請 求項 1 の液晶表示装置。

3 . 前記画素電極と前記共通電極のうち、 絶縁膜を介してよ リ第 の基 板に近い側の第一の電極上で、 前記第二の電極が存在しない領域におい て、 前記第一の基板上に配置された第一の配向膜と前記第一の電極の間 には絶縁膜が存在しておらず、 前記層間絶縁膜に含まれる絶縁膜の層数 を n、 第 k層の絶縁膜の誘電率を ε _fc、 膜厚を d _kと した場合の —— d

∑ k ^{= 1 ε} k を S _A とし、 液晶のダイ レクタに対して垂直方向の誘電率を ε _LCとした 場合の を S _B とした場合に、 S _A< S Bが成立する請求項 2の

∑ d_k

k= 1

液晶表示装置。

4. 前記液晶層は Δ εが正の液晶を用い、 前記層閬絶縁膜に含まれる、 絶縁膜の層数を η、 第 k層の絶縁膜の誘電率を ε _k 、 膜厚を d _k と した 場合の —— -—— を S._A と し、 前記画素電極と前記共通電極のうち、 絶

∑―

k^{= 1 ε} k

縁膜を介してよ リ第一の基板に近い側の第一の電極上で、 前記第二の鼋 極が存在しない領域において、 前記第一の基板上に配置された第一の配 向膜と前記第一の電極の間に配置された絶縁膜の層数を πι、 第 1層の絶 縁膜の誘電率を 、 膜厚を 、 液晶のダイレクタに対して平行方向 の液晶の誘電率を s _LCと した場合の

(ただし m^l とする）. 、 を S _B と した場合に、 3 く 3₃が成立する請 求項 1 の液晶表示装置。

5. 前記画素電極と前記共通電極のうち、 絶縁膜を介してよ り第一の基 板に近い側の第一の電極上で、 前記第二の電極が存在しない領域におい て、 前記第一の基板上に配置された第一の配向膜と前記第一の電極の間 には絶縁膜が存在しておらず、 前記層間絶縁膜に含まれる絶縁膜の層数 を n、 第 k層の絶縁膜の誘電率を ε _k、 膜厚を d_kと した場合の—— -——

∑ k ^{= 1 ε} k を S_A とし、 液晶のダイ レクタに対して平行方向の誘電率を ε _LCと した 場合の —— L2__ を S _B とした場合に、 S_A< S_Bが成立する請求項 4の n

∑ d_k

k= 1

液晶表示装置。

6 . 前記層間絶縁膜と、 前記第一の電極上で、 前記第二の電極が存在し ない領域において、 前記第一の基板上に形成された第一の配向膜と、 前 記第一の電極との間に配置された絶縁膜とで、 層の層数、 層を構成する 材料の膜厚、 も しく は層を構成する材料の誘電率のうち少なく とも一つ が異なる請求項 1 〜 5のいずれかに記載の液晶表示装置。

7. 前記層間絶縁膜が、 一層で構成されており、 かつその一層を、 前記 第一の電極上で、 前記第二の電極が存在しない領域に対して、 前記第二 の電極が配置される領域の一部に、 前記第二の電極の形状を倣って、 選 択的に形成した請求項 1 〜 6のいずれかに記載の液晶表示装置。

8 - 前記層間絶縁膜が、 前記薄膜トランジスタのゲート絶縁膜と しての 機能を有する第一の絶縁膜の一部、 もしく は前記薄膜トランジスタの表 面保護膜としての機能を有する第二の絶縁膜の一部のいずれかである請 求項 7 の液晶表示装置。

9 . 前記層間絶縁膜が、 前記薄膜トランジスタのゲート絶縁膜と しての 機能を有する第一の絶縁膜、 も しく は前記薄膜トランジスタの表面保護 膜と しての機能を有する第二の絶縁膜、 以外の第三の絶縁膜、 である請 求項 7 の液晶表示装置。

1 0 . 前記層間絶縁膜が二層で構成されておリ、 かつ少なく ともそのう ちの一層以上を、 前記第一の電極上で、 前記第二の電極が存在しない領 域に対して、 前記第二の電極が配置される領域の一部に、 前記第二の電 極の形状を倣って、 選択的に形成した請求項 1 〜 6 のいずれかに記載の 液晶表示装置。

1 1 . 前記層間絶縁膜が、 前記薄膜トランジスタのゲート絶縁膜として の機能を有する第一の絶縁膜の一部、 および前記薄膜トランジスタの表 面保護膜と.しての機能を有する第二の絶縁膜の一部、 の二層で構成され ている請求項 1 0 の液晶表示装置。

1 2 . 前記層間絶縁膜のうち、 一層が前記薄膜トランジスタのゲート絶 縁膜としての機能を有する第一の絶縁膜の一部、 も しく は前記薄膜トラ ンジスタの表面保護膜としての機能を有する第二の絶縁膜の一部、 のい ずれかであり、 もう一方は前記第一の絶縁膜、 および前記第二の絶縁膜、 以外の絶緣膜で、 前記第一の電極上で、 前記第二の電極が存在しない領 域に対して、 前記第二の電極が配置される領域の一部に、 前記第二の電 極の形状を倣って、 選択的に形成した第三の絶縁膜である請求項 1 0の 液晶表示装置。

1 3 . 前記層間絶縁膜のうち、 一層が前記薄膜トランジスタ のゲート絶 縁膜と しての機能を有する第一の絶縁膜の一部、 も しく は前記薄膜トラ ンジスタの表面保護膜としての機能を有する第二の絶縁膜の一部、 のい ずれかで、 もう一方は前記第一の絶縁膜、 および前記第二の絶縁膜、 以 外の絶縁膜で、 前記第二の電極と他の電極配線とを接続するためのスル 一ホールを形成する領域と、 端子の露出領域と、 を除いた領域の一部に 形成する第四の絶縁膜である請求項 1 0の液晶表示装置。

1 . 前記層間絶縁膜が、 前記薄膜トランジスタのゲート絶縁膜として の機能を有する第一の絶縁膜、 も しく は前記薄膜トランジスタの表面保 護膜と しての機能を有する第二の絶縁膜、 以外の絶縁膜で、 前記第一の 電極上で、 前記第二の電極が存在しない領域に対して、 前記第二の電極 が配置される領域の一部に、 前記第二の電極の形状を倣って、 選択的に 形成する第三の絶縁膜、 および前記第二の電極と他の電極配線とを接続 するためのスルーホールを形成する領域と、 端子露出領域と、 を除いた 領域の一部に形成する第四の絶縁膜、 の積層膜で構成されている請求頊

1 0の液晶表示装置。

1 5 . 前記層間絶縁膜が三層以上で構成されており、 かつ少なく ともそ のうちの一層以上を、 前記第一の鼋極上で、 前記第二の電極が存在しな い領域に対して、 前記第二の電極が配置される領域の一部に、 前記第二 の電極の形状を倣って、 選択的に形成した請求項 1〜6のいずれかに記 載の液晶表示装置。 ..

1 6 . 前記層間絶縁膜に、 前記薄膜トランジスタのゲート絶縁膜として の機能を有する第一の絶縁膜の一部と、 前記薄膜トランジスタの表面保 護膜と しての機能を有する第二の絶縁膜の一部、 および前記第一の絶縁 膜、 前記第二の絶縁膜以外の絶縁膜で、 前記第一の電極上で、 前記第二 の電極が配置される領域の一部に、 前記第二の電極の形状を倣って、 選 択的に形成する第三の絶縁膜、 の全てが含まれている請求項 1 5の液晶 表示装置。

1 7 . 前記層間絶縁膜に、 前記薄膜トランジスタのゲート絶縁膜と して の機能を有する第一の絶縁膜の一部と、 前記薄膜トランジスタの表.面保 護膜と しての機能を有する第二の絶縁膜の一部、 および前記第一の絶縁 膜、 前記第二の絶縁膜以外の絶縁膜で、 前記第二の電極と他の電極配線 とを接続するためのスルーホールを形成する領域と、 端子露出領域と、 を除いた領域の一部に形成する第四の絶縁膜、 の全てが含まれている請 求項 1 5の液晶表示装置。

1 8 . 前記層間絶縁膜に、 前記薄膜トランジスタのゲ一ト絶縁膜と して の機能を有する第一の絶縁膜の一部、 および前記薄膜トランジスタの表 面保護膜と しての機能を有する第二の絶縁膜の一部の少なく ともいずれ か一方と、 前記第一の絶縁膜、 前記第二の絶縁膜以外の絶縁膜で、 前記 第一の電極上で、 前記第二の電極が配置される領域の一部に、 前記第二 の電極の形状を倣って、 選択的に形成する第三の絶縁膜、 および前記第 二の電極と他の電極配線とを接続するためのスルーホールを形成する領 域と、 端子露出領域と、 を除いた領域の一部に形成する第四の絶縁膜、 が含まれている請求項 1 5の液晶表示装置。

1 9 . 前記第一の電極上で、 前記第二の電極が存在しない領域に対して、 前記第二の電極が配置される領域の一部に、 前記第二の形状を倣つて選 択的に形成した絶縁膜のパターン幅を W _{I S}。 ： ^ πι、 前記スリ ッ ト状、 も しく は櫛歯状に形成された前記第二の電極の電極幅を W _{E L} : 前 記第二の電極の電極間の間隔を W _{S P} ： mとした場合に、

W _{I S}。> 0 W_IS。く W_EL + W_SP

が成立することを特徴とする請求項 1 ~ 1 9のいずれかに記載の液晶表 示装置。.

2 0 . 前記第三の絶縁膜、 および前記第四の絶縁膜が塗布型絶縁膜で形 成した絶縁膜である請求項 7， 9， 1 0， 1 2 ~ 1 9のいずれかに記載 の液晶表示装置。

2 1 . 前記 布型絶縁膜が、 印刷， スピンコート等で形成される材料で、 よ り具体的には、 有機系の樹脂絶縁膜、 も しく は S i を含む絶縁膜であ る請求項 2 0の液晶表示装置。

2 2. 前記第三の絶縁膜として使用する前記塗布型絶縁膜が、 フ ォ トィ メ一ジ形成型である請求項 2 0又は 2 1 の液晶表示装置。

2 3 . 前記第三の絶縁膜を、 前記第二の電極と一括で自己整合的に加工 することによ り前記第一の領域に対し、 前記第二の領域に選択的に形成 した請求項 2 0〜2 2のいずれかに記載の液晶表示装置。

2 4. 前記第三の絶縁膜の膜厚が 0. 2 m~ 4. 0 ^ πχである請求項

2 0〜 2 3のいずれかに記載の液晶表示装置。

2 5. 前記第三の絶縁膜の誘電率が 1. 5 ~ 6. 5である請求項 2 0 ~ 2 3のいずれかに記載の液晶表示装置。

2 6 . 前記第四の絶縁膜として使用する、 前記塗布型絶縁膜の膜厚が 0. l ~ 2 ii mである請求項 2 0又は 2 1 の液晶表示装置。

2 7. 前記第一の電極上で、 前記第二の電極が存在しない第一の領域に 誘電率が 7.0 以上の第五の絶縁腠を選択的に形成し、 かつ第五の絶縁 膜の膜厚を D_A 、 前記第一の鼋極上で、 前記第二の電極が存在しない領 域において、 前記第一の基板上に配置された第一の配向膜と前記第一の 電極の間に配置された絶縁膜の総膜厚を D_B 、 前記層間絶縁膜の胰厚を Dc 、 前記第二の電極の膜厚を D_D と した場合に、 D_A+ D_B^D_C+ D_D が成立する請求項 1〜 1 6 のいずれかに記載の液晶表示装置。