JP2013114069A - 液晶表示装置 - Google Patents

Abstract

【課題】 表示品位を改善することが可能な液晶表示装置を提供する。
【解決手段】 各画素に配置されたスイッチング素子と、複数の画素に亘って形成された共通電極と、前記共通電極の上に配置された絶縁膜であって前記共通電極まで貫通した貫通孔が形成された絶縁膜と、前記スイッチング素子と電気的に接続されるとともに前記絶縁膜の上において各画素に形成され前記共通電極と向かい合う画素電極であって前記貫通孔上にスリットが形成された画素電極と、前記画素電極及び前記貫通孔で前記絶縁膜から露出した前記共通電極を覆う第１配向膜と、を備えた第１基板と、前記第１配向膜と対向する第２配向膜を備えた第２基板と、前記第１基板の前記第１配向膜と前記第２基板の前記第２配向膜との間に保持された液晶層と、を備えたことを特徴とする液晶表示装置。
【選択図】 図３

Description

本発明の実施形態は、液晶表示装置に関する。

液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、パーソナルコンピュータなどのＯＡ機器やテレビなどの表示装置として各種分野で利用されている。近年では、液晶表示装置は、携帯電話などの携帯端末機器や、カーナビゲーション装置、ゲーム機などの表示装置としても利用されている。

近年では、Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ（ＦＦＳ）モードやＩｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ（ＩＰＳ）モードの液晶表示パネルが実用化されている。このようなＦＦＳモードやＩＰＳモードの液晶表示パネルは、画素電極及び共通電極を備えたアレイ基板と、対向基板との間に液晶層を保持した構成である。

このようなＦＦＳモードやＩＰＳモードの構成においては、画素電極と共通電極とで電極構造が液晶層に対して非対称である。このため、液晶層に含まれる不純物イオンなどがアレイ基板の表面に吸着したり、画素電極を覆っている（あるいは液晶層に接している）配向膜がチャージアップしたりした場合には、画素電極から配向膜への電荷の注入や、配向膜を介した画素電極への放電が生じやすく、画素電極側では電荷が減少する傾向を呈する。これに対して、共通電極側では、画素電極との間に介在する絶縁膜が電荷を通さないため、アレイ基板表面での不純物イオンの吸着や配向膜のチャージアップに起因して、電荷が蓄積される傾向を呈する。

これにより、画素電極−共通電極間に電位差を形成するような電圧が印加されていない状態であっても、電荷の非対称性によってＤＣが印加された状態となり、いわゆる焼き付きといった表示品位の低下を招くおそれがある。

特開２００８−２１６８５８号公報

本実施形態の目的は、表示品位を改善することが可能な液晶表示装置を提供することにある。

本実施形態によれば、
各画素に配置されたスイッチング素子と、複数の画素に亘って形成された共通電極と、前記共通電極の上に配置された絶縁膜であって前記共通電極まで貫通した貫通孔が形成された絶縁膜と、前記スイッチング素子と電気的に接続されるとともに前記絶縁膜の上において各画素に形成され前記共通電極と向かい合う画素電極であって前記貫通孔上にスリットが形成された画素電極と、前記画素電極及び前記貫通孔で前記絶縁膜から露出した前記共通電極を覆う第１配向膜と、を備えた第１基板と、前記第１配向膜と対向する第２配向膜を備えた第２基板と、前記第１基板の前記第１配向膜と前記第２基板の前記第２配向膜との間に保持された液晶層と、を備えたことを特徴とする液晶表示装置が提供される。

本実施形態によれば、
第１方向に沿って延出したゲート配線と、第１方向に直交する第２方向に沿ってそれぞれ延出した第１ソース配線及び第２ソース配線と、前記ゲート配線及び前記第１ソース配線と電気的に接続されたスイッチング素子と、前記スイッチング素子を覆う第１層間絶縁膜と、前記第１層間絶縁膜上に形成された共通電極と、前記第１層間絶縁膜及び前記共通電極の上に配置され第１ソース配線と前記第２ソース配線との間において前記共通電極まで貫通した貫通孔が形成された第２層間絶縁膜と、前記第１層間絶縁膜及び前記第２層間絶縁膜を貫通するコンタクトホールを介して前記スイッチング素子と電気的に接続されるとともに前記第２層間絶縁膜の上において前記共通電極と向かい合い前記貫通孔上にスリットが形成された画素電極と、前記画素電極及び前記貫通孔で前記第２層間絶縁膜から露出した前記共通電極を覆う第１配向膜と、を備えた第１基板と、前記第１配向膜と対向する第２配向膜を備えた第２基板と、前記第１基板の前記第１配向膜と前記第２基板の前記第２配向膜との間に保持された液晶層と、を備えたことを特徴とする液晶表示装置が提供される。

図１は、本実施形態の液晶表示装置を構成する液晶表示パネルの構成及び等価回路を概略的に示す図である。 図２は、図１に示したアレイ基板における画素の構造を対向基板の側から見た概略平面図である。 図３は、図１に示した液晶表示パネルの断面構造を概略的に示す図である。 図４は、図３において共通電極から画素電極に至るまでの経路を図中のＡ−Ｂ線で展開した断面図である。

以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。

図１は、本実施形態の液晶表示装置を構成する液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。

すなわち、液晶表示装置は、アクティブマトリクスタイプの透過型の液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。

アレイ基板ＡＲは、アクティブエリアＡＣＴにおいて、第１方向Ｘに沿ってそれぞれ延出したｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）及びｎ本の容量線Ｃ（Ｃ１〜Ｃｎ）、第１方向Ｘに直交する第２方向Ｙに沿ってそれぞれ延出したｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）、各画素ＰＸにおいてゲート配線Ｇ及びソース配線Ｓと電気的に接続されたスイッチング素子ＳＷ、各画素ＰＸにおいてスイッチング素子ＳＷに各々電気的に接続された画素電極ＰＥ、画素電極ＰＥと向かい合う共通電極ＣＥなどを備えている。

共通電極ＣＥは、複数の画素ＰＸに亘って共通に形成されている。画素電極ＰＥは、各画素ＰＸにおいて島状に形成されている。

各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。各容量線Ｃは、アクティブエリアＡＣＴの外側に引き出され、補助容量電圧が供給される電圧印加部ＶＣＳと電気的に接続されている。共通電極ＣＥは、コモン電圧が供給される給電部ＶＳと電気的に接続されている。ゲートドライバＧＤ及びソースドライバＳＤは、例えばその少なくとも一部がアレイ基板ＡＲに形成され、駆動ＩＣチップ２と接続されている。図示した例では、液晶表示パネルＬＰＮを駆動するのに必要な信号源としての駆動ＩＣチップ２は、液晶表示パネルＬＰＮのアクティブエリアＡＣＴの外側において、アレイ基板ＡＲに実装されている。

また、図示した例の液晶表示パネルＬＰＮは、ＦＦＳモードあるいはＩＰＳモードに適用可能な構成であり、アレイ基板ＡＲに画素電極ＰＥ及び共通電極ＣＥを備えている。このような構成の液晶表示パネルＬＰＮでは、画素電極ＰＥ及び共通電極ＣＥの間に形成される横電界（例えば、フリンジ電界のうちの基板の主面にほぼ平行な電界）を主に利用して液晶層ＬＱを構成する液晶分子をスイッチングする。

図２は、図１に示したアレイ基板ＡＲにおける画素ＰＸの構造を対向基板ＣＴの側から見た概略平面図である。なお、ここでは、説明に必要な主要部のみを図示している。

ゲート配線Ｇ１及びＧ２は、第１方向Ｘに沿ってそれぞれ延出している。このようなゲート配線Ｇ１及びＧ２は、第２方向Ｙに沿って第１ピッチで配置されている。ソース配線Ｓ１及びＳ２は、第２方向Ｙに沿ってそれぞれ延出している。このようなソース配線Ｓ１及びＳ２は、第１方向Ｘに沿って第１ピッチよりも小さい第２ピッチで配置されている。ゲート配線Ｇ１及びＧ２とソース配線Ｓ１及びＳ２とで規定された画素ＰＸは、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い縦長の長方形状である。つまり、画素ＰＸの第２方向Ｙに沿った長さはゲート配線間の第１ピッチに相当し、画素ＰＸの第１方向Ｘに沿った長さはソース配線間の第２ピッチに相当する。

なお、図中では、スイッチング素子の図示を省略しているが、図中の左側の画素ＰＸにおいては、例えば、スイッチング素子は、ゲート配線Ｇ２とソース配線Ｓ１との交差部付近に配置され、ゲート配線Ｇ２及びソース配線Ｓ１と電気的に接続されている。

共通電極ＣＥは、第１方向Ｘに沿って延在している。すなわち、共通電極ＣＥは、各画素ＰＸに配置されるとともにソース配線Ｓの上方を跨いで、第１方向Ｘに隣接する複数の画素ＰＸに亘って共通に形成されている。

各画素ＰＸの画素電極ＰＥは、共通電極ＣＥの上方に配置されている。各画素電極ＰＥは、各画素ＰＸにおいて長方形状の画素形状に対応した島状に形成されている。図示した例では、画素電極ＰＥは、第１方向Ｘに沿った短辺と、第２方向Ｙに沿った長辺と、を有する概略長方形状に形成されている。このような各画素電極ＰＥには、共通電極ＣＥと向かい合う複数のスリットＰＳＬが形成されている。図示した例では、スリットＰＳＬのそれぞれは、第２方向Ｙに沿って延出しており、第２方向Ｙと平行な長軸を有している。画素電極ＰＥとソース配線Ｓ１及びＳ２との位置関係に着目すると、画素電極ＰＥのスリットＰＳＬは、いずれもソース配線Ｓ１とソース配線Ｓ２との間に位置している。また、いずれのスリットＰＳＬも共通電極ＣＥの上方に位置している。

図３は、図１に示した液晶表示パネルＬＰＮの断面構造を概略的に示す図である。

すなわち、アレイ基板ＡＲは、ガラス基板などの光透過性を有する第１絶縁基板１０を用いて形成されている。このアレイ基板ＡＲは、第１絶縁基板１０の内面（すなわち対向基板ＣＴに対向する側）１０Ａにスイッチング素子ＳＷ、共通電極ＣＥ、画素電極ＰＥなどを備えている。

ここに示したスイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）である。このスイッチング素子ＳＷは、ポリシリコンやアモルファスシリコンによって形成された半導体層を備えている。なお、スイッチング素子ＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良いが、図示した例では、トップゲート型を採用している。

すなわち、スイッチング素子ＳＷは、第１絶縁基板１０の上に配置されたポリシリコンからなる半導体層ＳＣを備えている。なお、第１絶縁基板１０と半導体層ＳＣとの間に絶縁膜からなるアンダーコート層が介在していても良い。この半導体層ＳＣは、第１絶縁膜１１によって覆われている。また、この第１絶縁膜１１は、第１絶縁基板１０の上にも配置されている。

スイッチング素子ＳＷのゲート電極ＷＧは、第１絶縁膜１１の上に形成され、半導体層ＳＣの直上に位置している。このゲート電極ＷＧは、図示しないゲート配線に電気的に接続され、第２絶縁膜１２によって覆われている。また、この第２絶縁膜１２は、第１絶縁膜１１の上にも配置されている。

スイッチング素子ＳＷのソース電極ＷＳ及びドレイン電極ＷＤは、第２絶縁膜１２の上に形成されている。また、ソース配線Ｓ１及びＳ２も同様に第２絶縁膜１２の上に形成されている。ソース電極ＷＳは、ソース配線Ｓ１に電気的に接続されている。これらのソース電極ＷＳ及びドレイン電極ＷＤは、それぞれ第１絶縁膜１１及び第２絶縁膜１２を貫通するコンタクトホールを通して半導体層ＳＣにコンタクトしている。このような構成のスイッチング素子ＳＷは、ソース配線Ｓ１及びＳ２とともに第３絶縁膜１３によって覆われている。この第３絶縁膜１３は、第２絶縁膜１２の上にも配置されている。この第３絶縁膜１３には、ドレイン電極ＷＤまで貫通した第１コンタクトホールＣＨ１が形成されている。このような第３絶縁膜１３は、スイッチング素子ＳＷを覆う第１層間絶縁膜として機能する。なお、第３絶縁膜１３は、例えば、透明な樹脂材料によって形成されている。

共通電極ＣＥは、第３絶縁膜１３の上に形成されている。なお、この共通電極ＣＥは、第３絶縁膜１３に形成された第１コンタクトホールＣＨ１には延出していない。このような共通電極ＣＥは、透明な導電材料、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などによって形成されている。この共通電極ＣＥの上には、第４絶縁膜１４が配置されている。また、この第４絶縁膜１４は、第３絶縁膜１３の上にも配置されている。

このような第４絶縁膜１４には、ソース配線Ｓ１とソース配線Ｓ２との間において、共通電極ＣＥまで貫通した複数の貫通孔ＴＨが形成されている。この貫通孔ＴＨは、後述する画素電極ＰＥのスリットＰＳＬに対応して形成され、第２方向Ｙに沿って直線的に延出している。このような貫通孔ＴＨは、例えば、第４絶縁膜１４の上面１４Ｔから下方つまり共通電極ＣＥに向かうにしたがって径あるいは幅が小さくなっている。換言すると、貫通孔ＴＨの間に位置する第４絶縁膜１４は、共通電極ＣＥに接している面から上面１４Ｔに向かうにしたがって幅が小さくなるテーパー状に形成されている。なお、貫通孔ＴＨの間に位置する第４絶縁膜１４の上面１４Ｔは略平坦である。

また、この第４絶縁膜１４は、第１コンタクトホールＣＨ１の一部を覆っている。この第４絶縁膜１４の第１コンタクトホールＣＨ１を覆っている部分においては、ドレイン電極ＷＤまで貫通した第２コンタクトホールＣＨ２が形成されている。このような第４絶縁膜１４は、第２層間絶縁膜として機能する。なお、第４絶縁膜１４は、例えば、シリコン窒化物（ＳｉＮｘ）によって形成されている。

画素電極ＰＥは、第４絶縁膜１４の上に形成され、共通電極ＣＥと向かい合っている。この画素電極ＰＥは、第３絶縁膜１３を貫通する第１コンタクトホールＣＨ１及び第４絶縁膜１４を貫通する第２コンタクトホールＣＨ２を介してスイッチング素子ＳＷのドレイン電極ＷＤに電気的に接続されている。また、この画素電極ＰＥには、第４絶縁膜１４の貫通孔ＴＨ上にスリットＰＳＬが形成されている。つまり、画素電極ＰＥは、第４絶縁膜１４の上面１４Ｔに位置している一方で、貫通孔ＴＨには延在していない。このため、貫通孔ＴＨにおいては、共通電極ＣＥは、第４絶縁膜１４及び画素電極ＰＥから露出している。この画素電極ＰＥは、透明な導電材料、例えば、ＩＴＯやＩＺＯなどによって形成されている。

なお、第４絶縁膜１４の貫通孔ＴＨ及び画素電極ＰＥのスリットＰＳＬは、エッチングなどの手法により一括して形成することが可能である。

このような画素電極ＰＥは、第１配向膜ＡＬ１によって覆われている。この第１配向膜ＡＬ１は、貫通孔ＴＨにおいて第４絶縁膜１４から露出した共通電極ＣＥも覆っている。このような第１配向膜ＡＬ１は、水平配向性を示す材料によって形成され、アレイ基板ＡＲの液晶層ＬＱに接する面に配置されている。

一方、対向基板ＣＴは、ガラス基板などの光透過性を有する第２絶縁基板３０を用いて形成されている。この対向基板ＣＴは、第２絶縁基板３０の内面（すなわちアレイ基板ＡＲに対向する側）３０Ａに、各画素ＰＸを区画するブラックマトリクス３１、カラーフィルタ３２、オーバーコート層３３などを備えている。

ブラックマトリクス３１は、第２絶縁基板３０の内面３０Ａにおいて、アレイ基板ＡＲに設けられたゲート配線Ｇやソース配線Ｓ、さらにはスイッチング素子ＳＷなどの配線部に対向するように形成されている。

カラーフィルタ３２は、第２絶縁基板３０の内面３０Ａに形成され、ブラックマトリクス３１の上にも延在している。このカラーフィルタ３２は、互いに異なる複数の色、例えば赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。異なる色のカラーフィルタ３２間の境界は、ブラックマトリクス３１上に位置している。

オーバーコート層３３は、カラーフィルタ３２を覆っている。このオーバーコート層３３は、ブラックマトリクス３１やカラーフィルタ３２の表面の凹凸を平坦化する。このようなオーバーコート層３３は、透明な樹脂材料によって形成されている。また、オーバーコート層３３は、第２配向膜ＡＬ２によって覆われている。この第２配向膜ＡＬ２は、水平配向性を示す材料によって形成され、対向基板ＣＴの液晶層ＬＱに接する面に配置されている。

上述したようなアレイ基板ＡＲと対向基板ＣＴとは、第１配向膜ＡＬ１及び第２配向膜ＡＬ２が向かい合うように配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴの間には、一方の基板に形成された柱状スペーサにより、所定のセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、セルギャップが形成された状態でシール材によって貼り合わせられている。液晶層ＬＱは、これらのアレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間に形成されたセルギャップに封入された液晶分子ＬＭを含む液晶組成物によって構成されている。

このような構成の液晶表示パネルＬＰＮに対して、その背面側には、バックライトＢＬが配置されている。バックライトＢＬとしては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。

アレイ基板ＡＲの外面、すなわち第１絶縁基板１０の外面１０Ｂには、第１偏光板ＰＬ１を含む第１光学素子ＯＤ１が配置されている。また、対向基板ＣＴの外面、すなわち第２絶縁基板３０の外面３０Ｂには、第２偏光板ＰＬ２を含む第２光学素子ＯＤ２が配置されている。第１偏光板ＰＬ１の第１偏光軸（あるいは第１吸収軸）と第２偏光板ＰＬ２の第２偏光軸（あるいは第２吸収軸）とは、例えば、クロスニコルの位置関係にある。

第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、図２に示したように、基板主面（あるいは、Ｘ−Ｙ平面）と平行な面内において、互いに平行な方位に配向処理（例えば、光配向処理）されている。第１配向膜ＡＬ１は、スリットＰＳＬの長軸（図２に示した例では第２方向Ｙ）に対して４５°以下の鋭角に交差する方向に沿って配向処理されている。第１配向膜ＡＬ１の配向処理方向Ｒ１は、例えば、スリットＰＳＬが延出した第２方向Ｙに対して５°〜１５°の角度をもって交差する方向である。また、第２配向膜ＡＬ２は、第１配向膜ＡＬ１の配向処理方向Ｒ１と平行な方向に沿って配向処理されている。第１配向膜ＡＬ１の配向処理方向Ｒ１と第２配向膜ＡＬ２の配向処理方向Ｒ２とは互いに逆向きである。

なお、このとき、第１偏光板ＰＬ１の第１偏光軸は、例えば、第１配向膜ＡＬ１の配向処理方向Ｒ１と平行な方位に設定され、第２偏光板ＰＬ２の第２偏光軸は、第１配向膜ＡＬ１の配向処理方向Ｒ１と直交する方位に設定されている。

第２配向膜ＡＬ２は、アクティブエリアＡＣＴの略全域に亘って略平坦であり、ラビング処理により略均一な配向処理が可能である。一方、第１配向膜ＡＬ１については、第４絶縁膜１４の上面１４Ｔに位置する画素電極ＰＥに積層された部分と、第４絶縁膜１４の貫通孔ＴＨで露出した共通電極ＣＥに積層された部分とで段差が生じており、ラビング処理では均一に配向処理できないおそれがあるため、配向処理の手法として光配向処理を適用することが望ましい。

図４は、図３において共通電極ＣＥから画素電極ＰＥに至るまでの経路を図中のＡ−Ｂ線で展開した断面図である。図中の（Ａ）は、本実施形態に相当し、共通電極ＣＥから貫通孔ＴＨ及びスリットＰＳＬを通り画素電極ＰＥに至るまでの経路の断面図に相当し、図中の（Ｂ）は、スリットＰＳＬの直下に位置する第４絶縁膜１４に共通電極ＣＥに至る貫通孔を形成しなかった比較例に相当し、共通電極ＣＥから第４絶縁膜１４及びスリットＰＳＬを通り画素電極ＰＥに至るまでの経路の断面図に相当する。

（Ａ）で示した本実施形態においては、液晶層ＬＱと画素電極ＰＥとの間には第１配向膜ＡＬ１のみが介在し、液晶層ＬＱと共通電極ＣＥとの間にも第１配向膜ＡＬ１のみが介在している。つまり、液晶層ＬＱに対して共通電極ＣＥ及び画素電極ＰＥは、対称の電極構造となる。

このため、液晶層ＬＱに含まれる不純物イオンなどが第１配向膜ＡＬ１の表面に吸着したり、第１配向膜ＡＬ１がチャージアップしたりしたとしても、画素電極側及び共通電極側の双方で同様の電荷の注入あるいは放電を生じることになる。これにより、画素電極−共通電極間に電圧が印加されていない状態では、電荷の非対称性に起因したＤＣの印加を抑制することが可能となる。

一方、（Ｂ）で示した比較例においては、液晶層ＬＱと画素電極ＰＥとの間には第１配向膜ＡＬ１のみが介在するのに対して、液晶層ＬＱと共通電極ＣＥとの間には第４絶縁膜１４及び第１配向膜ＡＬ１が介在している。つまり、液晶層ＬＱに対して共通電極ＣＥ及び画素電極ＰＥは、非対称の電極構造となる。

このため、上記したように、画素電極側では電荷が減少する傾向を呈する一方で、共通電極側では電荷が蓄積される傾向を呈する。これにより、画素電極−共通電極間に電圧が印加されていない状態であっても、電荷の非対称性に起因したＤＣが印加された状態を形成してしまう。

つまり、共通電極ＣＥと画素電極ＰＥとの間に層間絶縁膜として第４絶縁膜が介在し、画素電極ＰＥ及びそのスリットＰＳＬが共通電極ＣＥの直上に位置する構成においては、第４絶縁膜１４に、スリットＰＳＬに対応した貫通孔ＴＨを設けないと、画素電極ＰＥと共通電極ＣＥとが非対称な電極構造となってしまい、この構造固有の課題（ＤＣの印加）が生じてしまう。したがって、第４絶縁膜１４にはスリットＰＳＬに対応した貫通孔ＴＨを形成し、画素電極ＰＥと共通電極とが対称な電極構造となることで、固有の課題を解消することが可能となる。

以下に、上記構成の液晶表示装置における動作について説明する。

画素電極ＰＥと共通電極ＣＥとの間に電位差を形成するような電圧が印加されていないＯＦＦ時においては、液晶層ＬＱに電圧が印加されていない状態であり、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていない。このため、液晶層ＬＱに含まれる液晶分子ＬＭは、図２に実線で示したように、Ｘ−Ｙ平面内において、第１配向膜ＡＬ１及び第２配向膜ＡＬ２の配向処理方向（Ｒ１及びＲ２）に初期配向する（液晶分子ＬＭが初期配向する方向を初期配向方向と称する）。

ＯＦＦ時には、バックライトＢＬからのバックライト光の一部は、第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光は、第１偏光板ＰＬ１の第１偏光軸と直交する直線偏光である。このような直線偏光の偏光状態は、ＯＦＦ時の液晶表示パネルＬＰＮを通過した際にほとんど変化しない。このため、液晶表示パネルＬＰＮを透過した直線偏光は、第１偏光板ＰＬ１に対してクロスニコルの位置関係にある第２偏光板ＰＬ２によって吸収される（黒表示）。

また、このＯＦＦ時には、画素電極−共通電極間において、電荷の非対称性に起因したＤＣの印加が抑制されるため、いわゆる焼き付きといった表示不良の発生を抑制することができ、十分に透過率あるいは輝度が低下した黒表示を実現することが可能となる。また、黒表示の際の輝度を十分に低下することができるため、コントラスト比を向上することが可能となる。

一方、画素電極ＰＥと共通電極ＣＥとの間に電位差を形成するような電圧が印加されたＯＮ時においては、液晶層ＬＱに電圧が印加された状態であり、画素電極ＰＥと共通電極ＣＥとの間にフリンジ電界が形成される。このため、液晶分子ＬＭは、図２に破線で示したように、Ｘ−Ｙ平面内において、初期配向方向とは異なる方位に配向する。ポジ型の液晶材料においては、液晶分子ＬＭは、電界と略平行な方向（つまり、スリットＰＳＬの長軸と略直交する方向）に配向する。

このようなＯＮ時には、第１偏光板ＰＬ１の第１偏光軸と直交する直線偏光は、液晶表示パネルＬＰＮに入射し、その偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態に応じて変化する。このため、ＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。

以上説明したように、本実施形態によれば、表示品位を改善することが可能な液晶表示装置を提供することができる。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

例えば、上記の実施形態においては、画素電極ＰＥのスリットＰＳＬは第２方向Ｙに平行な長軸を有するように形成したが、第１方向Ｘに平行な長軸を有するように形成しても良いし、第１方向Ｘ及び第２方向Ｙに交差する方向に平行な長軸を有するように形成しても良いし、くの字形に屈曲した形状に形成しても良い。

ＬＰＮ…液晶表示パネル ＡＲ…アレイ基板 ＣＴ…対向基板
ＰＥ…画素電極 ＰＳＬ…スリット
ＣＥ…共通電極
ＬＱ…液晶層 ＬＭ…液晶分子
１４…第４絶縁膜 ＴＨ…貫通孔

Claims (5)

1. 各画素に配置されたスイッチング素子と、複数の画素に亘って形成された共通電極と、前記共通電極の上に配置された絶縁膜であって前記共通電極まで貫通した貫通孔が形成された絶縁膜と、前記スイッチング素子と電気的に接続されるとともに前記絶縁膜の上において各画素に形成され前記共通電極と向かい合う画素電極であって前記貫通孔上にスリットが形成された画素電極と、前記画素電極及び前記貫通孔で前記絶縁膜から露出した前記共通電極を覆う第１配向膜と、を備えた第１基板と、
   前記第１配向膜と対向する第２配向膜を備えた第２基板と、
   前記第１基板の前記第１配向膜と前記第２基板の前記第２配向膜との間に保持された液晶層と、
   を備えたことを特徴とする液晶表示装置。
2. 前記第１配向膜は前記スリットの長軸に対して交差する方向に配向処理され、前記第２配向膜は前記第１配向膜の配向処理方向と平行かつ逆向きに配向処理されたことを特徴とする請求項１に記載の液晶表示装置。
3. 第１方向に沿って延出したゲート配線と、第１方向に直交する第２方向に沿ってそれぞれ延出した第１ソース配線及び第２ソース配線と、前記ゲート配線及び前記第１ソース配線と電気的に接続されたスイッチング素子と、前記スイッチング素子を覆う第１層間絶縁膜と、前記第１層間絶縁膜上に形成された共通電極と、前記第１層間絶縁膜及び前記共通電極の上に配置され第１ソース配線と前記第２ソース配線との間において前記共通電極まで貫通した貫通孔が形成された第２層間絶縁膜と、前記第１層間絶縁膜及び前記第２層間絶縁膜を貫通するコンタクトホールを介して前記スイッチング素子と電気的に接続されるとともに前記第２層間絶縁膜の上において前記共通電極と向かい合い前記貫通孔上にスリットが形成された画素電極と、前記画素電極及び前記貫通孔で前記第２層間絶縁膜から露出した前記共通電極を覆う第１配向膜と、を備えた第１基板と、
   前記第１配向膜と対向する第２配向膜を備えた第２基板と、
   前記第１基板の前記第１配向膜と前記第２基板の前記第２配向膜との間に保持された液晶層と、
   を備えたことを特徴とする液晶表示装置。
4. 前記スリットの長軸は、第２方向に平行であり、
   前記第１配向膜は第２方向に対して交差する方向に配向処理され、前記第２配向膜は前記第１配向膜の配向処理方向と平行かつ逆向きに配向処理されたことを特徴とする請求項３に記載の液晶表示装置。
5. 前記第１配向膜は、光配向処理されたことを特徴とする請求項１乃至４のいずれか１項に記載の液晶表示装置。

Images