[go: up one dir, main page]

WO2000022668A1 - Elektronisches modul, insbesondere multichipmodul, mit einer mehrlagenverdrahtung und verfahren zu seiner herstellung - Google Patents

Elektronisches modul, insbesondere multichipmodul, mit einer mehrlagenverdrahtung und verfahren zu seiner herstellung Download PDF

Info

Publication number
WO2000022668A1
WO2000022668A1 PCT/DE1999/003247 DE9903247W WO0022668A1 WO 2000022668 A1 WO2000022668 A1 WO 2000022668A1 DE 9903247 W DE9903247 W DE 9903247W WO 0022668 A1 WO0022668 A1 WO 0022668A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
module
underside
carrier
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/DE1999/003247
Other languages
English (en)
French (fr)
Inventor
Harry Hedler
Gregor Feiertag
Peter Deml
Franz Petter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TE Connectivity Solutions GmbH
Siemens Electromechanical Components GmbH and Co KG
Original Assignee
Tyco Electronics Logistics AG
Siemens Electromechanical Components GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tyco Electronics Logistics AG, Siemens Electromechanical Components GmbH and Co KG filed Critical Tyco Electronics Logistics AG
Priority to JP2000576488A priority Critical patent/JP2002527906A/ja
Publication of WO2000022668A1 publication Critical patent/WO2000022668A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H10W74/019—
    • H10W70/093—
    • H10W74/114—
    • H10W90/701—
    • H10P72/7424—
    • H10W72/075—
    • H10W72/884—
    • H10W72/951—
    • H10W74/00—
    • H10W90/734—
    • H10W90/754—

Definitions

  • Electronic module in particular multichip module, with multi-layer wiring and method for its production
  • the invention relates to an electronic module, in particular a multichip module, with multilayer wiring, on the component side of which at least one IC component is applied, the module being covered on one side on the component side with a hermetic housing, and with contact pads on the underside of the module, with which the contacting and integration of the module into a next higher module level can be established.
  • the invention also relates to a method for producing an electronic module, in particular a multi-chip module, with multi-layer wiring.
  • Multichip modules have been known for some time, by means of which an intermediate carrier substrate with high wiring density, HDI (High Density Interconnect), is introduced as an additional level in the hierarchy of the system structure. Typical of this are the use of several unhoused chips and a high area coverage of the multichip substrate.
  • HDI High Density Interconnect
  • a similar well-known new development relates to the chip size package (CSP), in which a single bare chip is applied to an intermediate carrier substrate that is hardly larger than the chip area, and in which the space-saving contact to the next architecture level directly below the chip area is used becomes.
  • CSP chip size package
  • the technologies of the printed circuit board manufacture enable wiring supports which allow the electrical through-plating from the chip side to the underside by means of through-plating holes which are relatively easy to produce. They are less advantageous with regard to the production of laterally small designs, in particular for multi-chip modules, since the wiring densities are too low.
  • vias in particular cannot be positioned precisely enough between the interconnect levels because of the shrinkage of the laminate materials. Uncertainties of typically up to 200 ⁇ m remain, which is made to fit by coarsening the structure around the Via (Land). Because of the shrinkage, high-density wiring carriers can only be realized if they are not produced on the inexpensive large panels, for example 600 x 600 mm, but on extremely small ones, for example 150 x 150 mm. This makes large-format production in circuit board technology as expensive as thin-film technology.
  • the technologies of thin-film production enable high wiring densities through their structurally fine processes and there are due to the solid carrier materials (the actual carrier for the multi-layer wiring consists of ceramic, silicon, glass or metal) no shrinkage problem.
  • the solid carrier materials the actual carrier for the multi-layer wiring consists of ceramic, silicon, glass or metal
  • other aspects of this technology are problematic, in particular the costly detours to be made when realizing the electrical connection from the carrier top to the carrier bottom, for example drilling or punching holes in the solid core materials, adjustment problems, metallizing the holes, etc.
  • the density the plated-through holes are limited by the substrate thickness and the technology used to produce the hole.
  • there is also a high risk of breakage of the carriers in the thin-film process which, moreover, does not allow a transition to inexpensive large-format production.
  • the present invention has for its object to provide an improved module of the type mentioned, in particular with a reduced overall height, and to provide a method for its production.
  • the object is achieved in a method of the type mentioned at the outset in that multilayer wiring with contact pads on its underside is applied only to the top of a plate-shaped wiring carrier made of solid material, so that IC or other electronic components are electrically and mechanically connected the assembly level of the multi layer wiring are connected, that the component side of the multi-layer wiring is provided with a hermetic housing adhering to its component-free areas, and that the solid carrier material is then removed again and the underside of the multi-layer wiring forming the underside of the module is exposed.
  • the invention achieves the desired improvements by not only the processes of the actual interconnect
  • ultra-thin modules can be produced, although on the one hand the advantages of thin-film technology, in particular the use of solid carrier materials or materials with high temperature stability (up to 400 ° C) remain, while on the other hand a high wiring density can be achieved without restrictions and can be produced with large-format panels, for example 400 x 400 mm.
  • process steps are advantageously saved.
  • a metallic wiring carrier 1 is shown, on the top of which the actual interconnect, i.e.
  • FIG. 1B shows a module in which, compared to FIG.
  • Multi-layer wiring 2 can form.
  • the customary molding compounds can be used, since these are compatible with the insulation materials used as the top layer of the multi-layer wiring 2, such as polyid, PBO, BCB or Ormocere, that is to say they are liable.
  • FIG. IC shows a module in which the next process step, the removal of the carrier material 1, has already been carried out. This can be done, for example, by dissolving the carrier material, in particular by wet chemical etching in one of the commercially available etching systems used, for example, in the highly integrated semiconductor technology.
  • the contact pads 6 are, of course, on the Un ⁇ underside of the multi-layer wiring 2, which are designed to provide 3 of the module with the contacts of the next higher module level via feedthroughs and connections to the conductor rail system the electrical connection of the components exposed.
  • cf. Figure ID for contacting the module solderable material, in particular solder balls 7, applied to the contact pads 6.
  • a passivation layer 15 can be provided for later easier testing of the module, cf. Figure IB.
  • z. B plastic as a carrier material into consideration.
  • FIGS. 2C to 2F show different variants.
  • FIG. 2C shows the result of the etching of pits 8 into the carrier material from the underside, so that the contact points, that is to say the contact pads 6, on the underside of the multilayer wiring 2 are exposed.
  • solderable material 9 eg SnPb
  • solder balls 7 can be electroplated or solder balls 7 using standard methods
  • FIGS. 3A to 3E show a process sequence in which a solder layer 10 is initially applied as an intermediate layer the carrier material is applied, which is then covered with a structured insulation layer 11. According to FIG. 3C, a structured metal level 12 is then produced, which according to FIG. 3D is provided with electronic components and is covered with a hermetic housing 4.
  • a solder layer 10 is initially applied as an intermediate layer the carrier material is applied, which is then covered with a structured insulation layer 11.
  • a structured metal level 12 is then produced, which according to FIG. 3D is provided with electronic components and is covered with a hermetic housing 4.
  • FIG. 3E shows the final result after heating the solder layer 10 and removing the wiring carrier 1, with harmless residues of the solder layer 10 remaining on the solder pads 6 and only there.
  • the metal islands 13 and 14 are connected to one another within the interconnect system of the multilayer wiring 2, which in this special case, which can be produced particularly cost-effectively, consists of only a single metal layer and an insulation layer 12 and 11.
  • a module results in the form of a BGA standard housing, the overall height of which is extremely low, since the remaining multilayer wiring 2, the actual interconnect, has an overall height of less than approximately 100 ⁇ m, usually even less than 60 ⁇ m. Since the chips 3 in the thinned form are typically approximately 300 ⁇ m high and the hermetic housing 4 again has a similar height, minimum housing heights (without
  • Balls of around 600 ⁇ m, while in laminate technology alone the well-known interconnect, i.e. the wiring carrier with multilayer wiring on top, is between 500 ⁇ m and 1000 ⁇ m high.

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Die Bestückungsseite der Mehrlagenverdrahtung (2) haftet mit ihre bauelementefreien Bereichen an der hermetischen Gehäusung (4) und die Unterseite der weniger als etwa 100 mu m hohen Mehrlagenverdrahtung (2) bildet unmittelbar, also ohne zusätzlichen Verdrahtungsträger (1), die Unterseite des Moduls.

Description

Beschreibung
Elektronisches Modul, insbesondere Multichipmodul, mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
Die Erfindung betrifft ein elektronisches Modul, insbesondere Multichipmodul, mit einer Mehrlagenverdrahtung, auf deren Bestückungsseite wenigstens ein IC-Bauelement aufgebracht ist, wobei das Modul einseitig auf der Bestückungsseite mit einer hermetischen Gehäusung abgedeckt ist, und mit Kontaktpads an der Unterseite des Moduls, mit denen die Kontaktierung und Integration des Moduls in eine nächsthöhere Baugruppenebene herstellbar ist.
Die Erfindung betrifft außerdem ein Verfahren zur Herstellung eines elektronischen Moduls, insbesondere Multichipmoduls, mit einer Mehrlagenverdrahtung.
Mit den zunehmend kleiner und schneller werdenden integrier- ten Schaltungen wächst die Herausforderung an ihre Ausbau und Verbindungstechnik. Seit einiger Zeit sind Multichip odule bekannt, durch die ein Zwischenträgersubstrat mit hoher Verdrahtungsdichte, HDI (High Density Interconnect) , als zusätzliche Ebene in die Hierarchie des Systemaufbaus eingeführt wird. Typisch dabei sind die Verwendung mehrerer ungehäuster Chips und eine hohe Flächenbelegung des Multichipsubstrats . Eine ähnliche bekannte Neuentwicklung betrifft das Chip-Size- Package (CSP) , bei dem ein einzelner ungehäuster Chip auf ein Zwischenträgersubstrat aufgebracht wird, das kaum größer als die Chipfläche ist, und bei dem dann die platzsparende Kontaktierung zur nächsten Architekturebene direkt unter der Chipfläche genutzt wird.
Die wesentlichen Leistungsmerkmale der heutigen Packages für Ein-Chip- oder Mehr-Chip-Anwendungen sind die laterale Abmessung, die Bauhöhe, die Wärmeabführung und der Pitch in der nächsten Architekturebene. Die Nutzung der bekannten Quad Fiat Pack (QFP) -Packages birgt neben dem relativ geringen Chipbedeckungsgrad (Chipfläche/Bauelementfläche) und der relativ hohen Bauform als weiteren Nachteil den Übergang zu extrem kleinen Pitches auf dem Motherboard bei hohem Pincount der Chips. Ebenfalls bekannt ist ein anderer Gehäusetyp, die Ball-Grid-Arrays (BGA) . Bei diesen bilden kleine Lötkugeln, die flächig in einem relativ groben Raster auf der Unterseite des Moduls aufgebracht sind, die Anschlüsse. Mit BGA- Bauformen läßt sich durch die flächige Anordnung der Kontakte die Problematik des Pitches entspannen, und die Bauhöhe prinzipiell verringern. Die Herstellung konventioneller Laminat- /Kunststoff-Interconnect führt jedoch insbesondere für hochdichte Verdrahtungen zu technischen Umwegen und unvorteilhaften Produkteigenschaften. Insgesamt stellt sich die derzeiti- ge Situation wie folgt dar:
Die Technologien der Leiterplattenherstellung ermöglichen Verdrahtungsträger, welche die elektrische Durchkontaktierung von der Chipseite zur Unterseite mittels relativ einfach her- stellbarer Durchkontaktierungslöcher erlauben. Weniger vorteilhaft sind sie hinsichtlich der Herstellung lateral kleiner Bauformen, insbesondere für Mehrchipmodule, da die Verdrahtungsdichten zu gering sind. Außerdem können insbesondere Vias zwischen den Leiterbahnebenen wegen der Schrumpfung der Laminatmaterialien nicht exakt genug positioniert werden. Es verbleiben Unsicherheiten von typischerweise bis 200 μm, was durch Strukturvergröberung rund um die Via (Land) zur Passfähigkeit gebracht wird. Wegen der Schrumpfung sind hochdichte Verdrahtungsträger nur realisierbar, wenn nicht auf den ko- stengünstigen großen Panels, beispielsweise 600 x 600 mm, sondern auf extrem kleinen, beispielsweise 150 x 150 mm gefertigt wird. Damit ist die Großformatfertigung in Leiterplattentechnik vergleichbar kostenaufwendig wie die Dünnfilmtechnik.
Die Technologien der Dünnfilmfertigung ermöglichen durch ihre strukturfeinen Verfahren hohe Verdrahtungsdichten und es gibt aufgrund der festen Trägermaterialien (der eigentliche Träger für die Mehrlagenverdrahtung besteht aus Keramik, Silizium, Glas oder Metall) kein Schrumpfungsproblem. Problematisch sind jedoch andere Aspekte dieser Technologie, insbesondere die bei der Realisierung der elektrischen Verbindung von der Trägeroberseite auf die Trägerunterseite zu gehenden kostenaufwendigen Umwege, beispielsweise Bohren oder Stanzen von Löchern in die festen Kernmaterialien, Justageprobleme, Metallisieren der Löcher, usw. Außerdem ist die Dichte der Durchkontaktierungen durch die Subtratdicke und die jeweilige Technologie zur Herstellung des Loches begrenzt. Generell besteht eine schlechte Kompatibilität der Technologie von Substratträgern mit Löchern einerseits und Prozessen der Dünnfilmtechnik, beispielsweise Spin Coating, andererseits. Schließlich besteht auch eine hohe Bruchgefahr der Träger im Dünnfilmprozeß, der im übrigen auch nicht ohne weiteres einen Übergang auf die kostengünstige Großformatfertigung erlaubt.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein verbessertes Modul der eingangs genannten Art, insbesondere mit verringerter Bauhöhe, zu schaffen und ein Verfahren zu seiner Herstellung anzugeben.
Diese Aufgabe wird bei einem Modul der eingangs genannten Art dadurch gelöst, daß die Bestückungsseite der Mehrlagenverdrahtung mit ihren bauelementefreien Bereichen an der hermetischen Gehäusung haftet, und daß die Unterseite der weniger als etwa 100 μm hohen Mehrlagenverdrahtung unmittelbar, also ohne zusätzlichen Verdrahtungsträger, die Unterseite des Mo- duls bildet.
Die Aufgabe wird bei einem Verfahren der eingangs genannten Art dadurch gelöst, daß nur auf der Oberseite eines platten- förmigen Verdrahtungsträgers aus festem Material eine Mehrla- genverdrahtung mit Kontaktpads an ihrer Unterseite aufgebracht wird, daß IC- bzw. weitere elektronische Bauelemente elektrisch und mechanisch mit der Bestückungsebene der Mehr- lagenverdrahtung verbunden werden, daß die Bestückungsseite der Mehrlagenverdrahtung mit einer hermetischen, an ihren bauelementefreien Bereichen haftenden Gehäusung versehen wird, und daß anschließend das feste Trägermaterial wieder entfernt und die die Unterseite des Moduls bildende Unterseite der Mehrlagenverdrahtung freigelegt wird.
Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen im Zusammenhang mit den Figuren der Zeichnung näher erläutert. Es zeigen:
Figur 1A bis ID in geschnittener Seitenansicht aufeinanderfolgende Stadien des erfindungsgemäßen Herstellungsprozesses in einer ersten Variante,
Figur 2A bis 2F in gleicher Darstellung eine andere Variante,
Figur 3A bis 3E in gleicher Darstellung eine weitere Variante.
Die Erfindung erreicht die angestrebten Verbesserungen, indem nicht nur die Prozesse der eigentlichen Interconnect-
Herstellung betrachtet werden, sondern der Gesamtprozeß zur Herstellung eines BGA-Standard-Gehäuses in die erfindungsgemäße Rationalisierung und Umstrukturierung der Prozeßfolgen und damit des Moduls selbst einbezogen werden. Erfindungsge- maß können ultradünne Module hergestellt werden, obwohl es einerseits bei der Nutzung der Vorteile der Dünnfilmtechnik, also insbesondere der Nutzung fester Trägermaterialien bzw. von Materialien mit hoher Temperaturstabilität (bis 400°C) bleibt, während andererseits eine hohe Verdrahtungsdichte un- eingeschränkt erreichbar ist und mit großformatigen Panels, beispielsweise 400 x 400 mm produziert werden kann. Außerdem kommt es vorteilhaft zur Einsparung von Prozeßschritten. In Figur 1A ist ein metallischer Verdrahtungsträger 1 dargestellt, auf dessen Oberseite der eigentliche Interconnect, also die Mehrlagenverdrahtung 2, die durch eine Sequenz von strukturierten Metallebenen gebildet ist, die durch Isolationsschichten elektrisch voneinander getrennt und zwischen denen über Durchleitungen gezielte elektrische Verbindungen hergestellt sind, bereits aufgebracht ist. Als Trägermaterial bieten sich beispielsweise Kupfer bzw. Aluminium an. Ent- scheidend ist, daß die Mehrlagenverdrahtung 2 tatsächlich nur auf der Trägeroberseite aufgebracht ist und daß keine Durchkontaktierungen von der Ober- auf die Unterseite des Verdrahtungsträgers 1 vorgenommen werden. Figur 1B zeigt ein Modul, bei dem gegenüber Figur 1A bereits zwei weitere Fertigungs- schritte vollzogen sind, nämlich das mechanische und elektrische Verbinden von einem oder mehreren Chips 3 und gegebenenfalls von weiteren elektronischen Bauelementen mit der Be- stückungsseite der Mehrlagenverdrahtung 2, beispielsweise durch Chip-and-Wire-Bond oder in Flip-Chip-Technik, und bei dem das bestückte System anschließend durch einseitiges Kunststoffumspritzen in die Form eines Standardpackage (Overmold) gebracht wurde, vgl. Gehäusung 4. Der größte Teil der Bestückungsfläche, also der Oberseite der Mehrlagenverdrahtung 2, ist bauelementefrei, so daß die aufgebrachte Ver- guß- bzw. Klebermasse 4 ausreichende Haftungsflachen 5 zur
Mehrlagenverdrahtung 2 hin bilden kann. Es können insbesondere die üblichen Moldrαassen eingesetzt werden, da diese sowieso mit den als oberste Schicht der Mehrlagenverdrahtung 2 eingesetzten Isolationmaterialien wie Polyi id, PBO, BCB oder Ormocere, kompatibel, das heißt haftungsfähig sind.
Figur IC zeigt ein Modul bei dem der nächste Prozeßschritt, das Entfernen des Trägermaterials 1, bereits vollzogen ist. Dies kann beispielsweise durch Auflösen des Trägermaterials, insbesondere durch naßchemisches Ätzen in einer der handelsüblichen, beispielsweise in der hochintegrierten Halbleitertechnologie eingesetzten Ätzanlagen vollzogen werden. Danach und dadurch sind natürlich auch die Kontaktpads 6 an der Un¬ terseite der Mehrlagenverdrahtung 2, die über Durchführungen und Verbindungen mit dem Leiterbahnsystem den elektrischen Anschluß der Bauelemente 3 des Moduls mit den Kontakten der nächsthöheren Baugruppenebene gewährleisten sollen, freigelegt. Üblicherweise wird anschließend, vgl. Figur ID, zur Kontaktierung des Moduls lötfähiges Material, insbesondere Lötkugeln 7, auf die Kontaktpads 6 aufgebracht. Eine Passi- vierungsschicht 15 kann zum späteren leichteren Testen des Moduls vorgesehen sein, vgl. Figur IB. Prinzipiell kommt auch z. B. Kunststoff als Trägermaterial in Betracht.
Während Figur 2A und 2B mit den Herstellungsschritten gemäß Figur 1A und 1B übereinstimmen, zeigen Figuren 2C bis 2F ab- weichende Varianten. In Figur 2C ist das Ergebnis des Ätzens von Gruben 8 in das Trägermaterial von der Unterseite her dargestellt, so daß die Kontaktstellen, also die Kontaktpads 6 an der Unterseite der Mehrlagenverdrahtung 2 freigelegt werden. Anschließend kann mittels Galvanik lötfähiges Materi- al 9 (z. B. SnPb) oder mit Standardverfahren Lötkugeln 7
(Balls) in die Gruben 8 eingebracht werden, vgl. Figur ID. Erst danach erfolgt das Entfernen des Verdrahtungsträgers 1, wobei dann je nach Wahl des Lötmaterials 8, 9 als Endergebnis Module gemäß Figur 2E oder 2F resultieren.
Als Alternative zum zuvor beschriebenen Entfernen des Trägermaterials durch Auflösen ist auch ein Ablösen des Verdrahtungsträgers 1 von der Mehrlagenverdrahtung 2 eine geeignete Möglichkeit der Separierung. Diese kann insbesondere durch das Auftragen einer Zwischenschicht zwischen Mehrlagenverdrahtung 2 und Verdrahtungsträger 1 realisiert werden. Gut geeignet ist beispielsweise ein niedrigschmelzendes Material, beispielsweise Lot, oder ein Kleber, welcher am Ende des Moldprozesses, beispielsweise durch einen zusätzlichen Wärme- schritt, die Trennung des Moduls vom Verdrahtungsträger 1 erlaubt. In Figur 3A bis 3E ist eine Prozeßfolge dargestellt, bei der zunächst als Zwischenschicht eine Lotschicht 10 auf das Trägermaterial aufgebracht wird, die dann mit einer strukturierten Isolationsschicht 11 abgedeckt wird. Gemäß Figur 3C wird anschließend eine strukturierte Metallebene 12 hergestellt, die gemäß Figur 3D mit elektronischen Bauelemen- ten versehen und mit einer hermetischen Gehäusung 4 abgedeckt wird. Figur 3E zeigt das Endergebnis nach Erwärmen der Lotschicht 10 und Entfernen des Verdrahtungsträgers 1, wobei an den Lotpads 6, und nur dort, noch unschädliche Reste der Lotschicht 10 zurückgeblieben sind. Innerhalb des Leiterbahnsy- stems der Mehrlagenverdrahtung 2, die in diesem besonders kostengünstig herstellbaren Sonderfall nur aus einer einzigen Metall- und einer Isolationsschicht 12 und 11 besteht, sind die Metallinseln 13 und 14 miteinander verbunden. Bei Einsatz eines Klebers als Zwischenschicht sollte darauf geachtet wer- den, daß dieser möglichst rückstandslos ist bzw. es sollte eine Nachreinigung vorgesehen werden.
Erfindungsgemäß resultiert ein Modul in Form eines BGA- Standard-Gehäuses, dessen Aufbauhöhe extrem niedrig ist, da die allein verbleibende Mehrlagenverdrahtung 2, der eigentliche Interconnect, eine Aufbauhöhe von weniger als etwa 100 μm, meist sogar von weniger als 60 μm, hat. Da die Chips 3 in abgedünnter Form typischerweise ca. 300 μm hoch sind und die hermetische Gehäusung 4 noch mal eine ähnliche Höhe aus- macht, sind erfindungsgemäß minimale Gehäusehöhen (ohne
Balls) von etwa 600 μm erreichbar, während beispielsweise in Laminattechnologie allein der bekannte Interconnect, das heißt der Verdrahtungsträger mit darauf liegender Mehrlagenverdrahtung, zwischen 500 μm und 1000 μm hoch ist.

Claims

Patentansprüche
1. Elektronisches Modul, insbesondere Multichipmodul, mit einer Mehrlagenverdrahtung, auf deren Bestückungsseite wenig- stens ein IC-Bauelement aufgebracht ist, wobei das Modul einseitig auf der Bestückungsseite mit einer hermetischen Gehäusung abgedeckt ist, und mit Kontaktpads an der Unterseite des Moduls, mit denen die Kontaktierung und Integration des Moduls in eine nächsthöhere Baugruppenebene herstellbar ist, dadurch gekennzeichnet, daß die Bestückungsseite der Mehrlagenverdrahtung (2) mit ihrem bauelementefreien Bereichen an der hermetischen Gehäusung (4) haftet, und daß die Unterseite der weniger als etwa 100 μm hohen Mehrlagenverdrahtung (2) unmittelbar, also ohne zusätzlichen Verdrahtungsträger (1), die Unterseite des Moduls bildet.
2. Modul nach Anspruch 1, dadurch gekennzeichnet, daß die Mehrlagenverdrahtung (2) durch eine Sequenz von strukturierten Metallebenen (12) gebildet ist, die durch Isolationsschichten (11) elektrisch voneinander getrennt und zwischen denen über Durchleitungen gezielt elektrische Ver- bindungen hergestellt sind.
3 . Modul nach Anspruch 1 oder 2 , d a d u r c h g e k e n n z e i c h n e t , daß für die Kontaktierung auf die nächste Baugruppenebene lötfähiges Material (7, 9), insbesondere Lötkugeln (7), auf die Kontaktpads (6) auf der Unterseite der Mehrlagenverdrahtung (2) aufgebracht sind, die über Durchleitungen mit der Bestückungsebene elektrisch verbunden sind.
4. Verfahren zur Herstellung eines elektronischen Moduls nach Anspruch 1, dadurch gekennzeichnet, - daß nur auf der Oberseite eines plattenförmigen Verdrahtungsträgers (1) aus festem Material eine Mehrlagenverdrahtung (2) mit Kontaktpads (6) an ihrer Unterseite aufgebracht wird, - daß IC- bzw. weitere elektronische Bauelemente (3) elektrisch und mechanisch mit der Bestückungsebene der Mehrlagenverdrahtung (2) verbunden werden,
- daß die Bestückungsseite der Mehrlagenverdrahtung (2) mit einer hermetischen, an ihren bauelementefreien Bereichen haftenden Gehäusung (4) versehen wird,
- und daß anschließend das feste Trägermaterial wieder entfernt und die die Unterseite des Moduls bildende Unterseite der Mehrlagenverdrahtung (2) freigelegt wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß vor Entfernen des insbesondere metallischen Trägermaterials in unterhalb der Kontaktpads (6) liegenden Bereichen, von der Unterseite her Gruben (8) in den Verdrahtungsträger (1) geätzt werden, in die anschließend lötfähiges Material (7, 9) eingebracht wird.
6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß das Entfernen des insbesondere metallischen Trägermaterials durch Auflösen desselben erfolgt.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das Auflösen durch naßchemisches Ätzen erfolgt.
8. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß das Entfernen des Trägermaterials durch Ablösen des Ver- drahtungsträgers (1) von der Mehrlagenverdrahtung (2) erfolgt.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß bei der Herstellung des Moduls auf dem Verdrahtungsträger (1) zunächst eine die spätere Ablösung erleichternde Zwi- schenschicht (10) und erst anschließend, darauf, die Mehrlagenverdrahtung (2) aufgebracht wird.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß als Zwischenschicht (10) ein niedrigschmelzendes Material, insbesondere Lot, aufgebracht wird.
11. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß als Zwischenschicht ein Kleber aufgebracht wird, der später durch einen zusätzlichen Wärmeschritt die Trennung der Mehrlagenverdrahtung (2) vom Verdrahtungsträger (1) erlaubt.
12. Verfahren nach einem der Ansprüche 4 bis 11, dadurch gekennzeichnet, daß die Herstellung der hermetischen Gehäusung (4) durch Kunststoffumspritzen oder durch Bedecken mit Klebemasse erfolgt.
PCT/DE1999/003247 1998-10-09 1999-10-08 Elektronisches modul, insbesondere multichipmodul, mit einer mehrlagenverdrahtung und verfahren zu seiner herstellung Ceased WO2000022668A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000576488A JP2002527906A (ja) 1998-10-09 1999-10-08 電子モジュール、特に多層金属配線層を有するマルチチップ・モジュールおよびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19846662.5 1998-10-09
DE19846662A DE19846662A1 (de) 1998-10-09 1998-10-09 Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung

Publications (1)

Publication Number Publication Date
WO2000022668A1 true WO2000022668A1 (de) 2000-04-20

Family

ID=7883996

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1999/003247 Ceased WO2000022668A1 (de) 1998-10-09 1999-10-08 Elektronisches modul, insbesondere multichipmodul, mit einer mehrlagenverdrahtung und verfahren zu seiner herstellung

Country Status (3)

Country Link
JP (1) JP2002527906A (de)
DE (1) DE19846662A1 (de)
WO (1) WO2000022668A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1180792A1 (de) * 2000-08-09 2002-02-20 Kostat Semiconductor Co., Ltd. Halbleitergehäuse

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10201782A1 (de) * 2002-01-17 2003-03-27 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zu seiner Herstellung
US6794273B2 (en) * 2002-05-24 2004-09-21 Fujitsu Limited Semiconductor device and manufacturing method thereof
DE102006001429A1 (de) * 2006-01-10 2007-03-22 Infineon Technologies Ag Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung desselben
JP5218606B2 (ja) * 2011-06-13 2013-06-26 大日本印刷株式会社 半導体装置用回路部材の製造方法とそれを用いた樹脂封止型半導体装置の製造方法
JP5807815B2 (ja) * 2013-11-01 2015-11-10 大日本印刷株式会社 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法
DE102015122282A1 (de) * 2015-12-18 2017-06-22 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu dessen Herstellung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0091072A1 (de) * 1982-04-01 1983-10-12 Alcatel Verfahren zur Einkapselung von Halbleiterbauelementen sowie derartig eingekapselte Bauelemente
US5218759A (en) * 1991-03-18 1993-06-15 Motorola, Inc. Method of making a transfer molded semiconductor device
US5492266A (en) * 1994-08-31 1996-02-20 International Business Machines Corporation Fine pitch solder deposits on printed circuit board process and product
EP0751556A1 (de) * 1995-06-30 1997-01-02 Commissariat A L'energie Atomique Herstellungsverfahren eines Verdrahtungssubstrates zur Verbindung eines Chips zu einem Träger

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2666173A1 (fr) * 1990-08-21 1992-02-28 Thomson Csf Structure hybride d'interconnexion de circuits integres et procede de fabrication.
US5796164A (en) * 1993-05-11 1998-08-18 Micromodule Systems, Inc. Packaging and interconnect system for integrated circuits
DE19702014A1 (de) * 1996-10-14 1998-04-16 Fraunhofer Ges Forschung Chipmodul sowie Verfahren zur Herstellung eines Chipmoduls
JPH10163368A (ja) * 1996-12-02 1998-06-19 Fujitsu Ltd 半導体装置の製造方法及び半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0091072A1 (de) * 1982-04-01 1983-10-12 Alcatel Verfahren zur Einkapselung von Halbleiterbauelementen sowie derartig eingekapselte Bauelemente
US5218759A (en) * 1991-03-18 1993-06-15 Motorola, Inc. Method of making a transfer molded semiconductor device
US5492266A (en) * 1994-08-31 1996-02-20 International Business Machines Corporation Fine pitch solder deposits on printed circuit board process and product
EP0751556A1 (de) * 1995-06-30 1997-01-02 Commissariat A L'energie Atomique Herstellungsverfahren eines Verdrahtungssubstrates zur Verbindung eines Chips zu einem Träger

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1180792A1 (de) * 2000-08-09 2002-02-20 Kostat Semiconductor Co., Ltd. Halbleitergehäuse
US6507096B2 (en) 2000-08-09 2003-01-14 Kostat Semiconductor Co., Ltd. Tape having implantable conductive lands for semiconductor packaging process and method for manufacturing the same
US6534849B1 (en) 2000-08-09 2003-03-18 Kostat Semiconductor Co., Ltd. Tape having implantable conductive lands for semiconductor packaging process and method for manufacturing the same

Also Published As

Publication number Publication date
DE19846662A1 (de) 2000-04-20
JP2002527906A (ja) 2002-08-27

Similar Documents

Publication Publication Date Title
DE19930308B4 (de) Multichipmodul mit Silicium-Trägersubstrat
DE10137184B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
DE102005047856B4 (de) Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Systemträger zur Aufnahme der Halbleiterbauteilkomponenten und Verfahren zur Herstellung des Systemträgers und von Halbleiterbauteilen
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
EP1481423A2 (de) Elektronisches modul, nutzen mit zu vereinzelnden elektronischen modulen und verfahren zu deren herstellung
DE10110203B4 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
EP1518267A2 (de) Elektronisches bauteil mit einer gehäusepackung
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
WO2004100261A2 (de) Halbleiterwafer, nutzen und elektronisches bauteil mit gestapelten halbleiterchips, sowie verfahren zur herstellung derselben
EP1106040B1 (de) Verfahren zur herstellung von verdrahtungen mit elektrisch leitenden querverbindungen zwischen ober- und unterseite eines substrats sowie verdrahtung mit derartigen querverbindungen
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE10345391B3 (de) Verfahren zur Herstellung eines Multi-Chip-Moduls und Multi-Chip-Modul
DE10004647C1 (de) Verfahren zum Herstellen eines Halbleiterbauelementes mit einem Multichipmodul und einem Silizium-Trägersubstrat
DE19816794A1 (de) Leiterplattenverbund
WO2000022668A1 (de) Elektronisches modul, insbesondere multichipmodul, mit einer mehrlagenverdrahtung und verfahren zu seiner herstellung
DE19830158C2 (de) Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
DE102005046737A1 (de) Bauteil mit Chip-Durchkontakten
DE102008022733B4 (de) Funktionseinheit und Verfahren zu deren Herstellung
EP1636854B1 (de) Sensorbauteil und nutzen zu seiner herstellung
DE19743289C2 (de) Mehrebenen-Zwischenträgersubstrat mit hoher Verdrahtungsdichte, insbesondere für Multichipmodule, und Verfahren zu seiner Herstellung
DE10153609C2 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE10048489C1 (de) Polymer Stud Grid Array und Verfahren zur Herstellung eines derartigen Polymer Stud Grid Arrays
DE10238582B4 (de) Verfahren zur Herstellung eines Verbundes aus einer getesteten integrierten Schaltung und einer elektrischen Einrichtung
EP1005703A1 (de) Verfahren zur herstellung von elektrisch leitenden querverbindungen zwischen zwei verdrahtungslagen auf einem substrat
WO1999017361A2 (de) Zwischenträgersubstrat mit hoher verdrahtungsdichte für elektronische bauelemente

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
ENP Entry into the national phase

Ref country code: JP

Ref document number: 2000 576488

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 09806401

Country of ref document: US

122 Ep: pct application non-entry in european phase