[go: up one dir, main page]

WO2000008686A2 - Substrat für hochspannungsmodule - Google Patents

Substrat für hochspannungsmodule Download PDF

Info

Publication number
WO2000008686A2
WO2000008686A2 PCT/DE1999/002384 DE9902384W WO0008686A2 WO 2000008686 A2 WO2000008686 A2 WO 2000008686A2 DE 9902384 W DE9902384 W DE 9902384W WO 0008686 A2 WO0008686 A2 WO 0008686A2
Authority
WO
WIPO (PCT)
Prior art keywords
layer
main side
metal layer
dielectric
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/DE1999/002384
Other languages
English (en)
French (fr)
Other versions
WO2000008686A3 (de
Inventor
Guy Lefranc
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Siemens AG
Siemens Corp
Original Assignee
Infineon Technologies AG
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, Siemens AG, Siemens Corp filed Critical Infineon Technologies AG
Priority to EP99952251A priority Critical patent/EP1101248A2/de
Priority to JP2000564234A priority patent/JP2002522904A/ja
Publication of WO2000008686A2 publication Critical patent/WO2000008686A2/de
Publication of WO2000008686A3 publication Critical patent/WO2000008686A3/de
Priority to US09/776,948 priority patent/US6440574B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H10W40/255—
    • H10W70/692—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H10W72/5524—
    • H10W74/00—
    • H10W90/753—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31—Surface property or characteristic of web, sheet or block

Definitions

  • the invention relates to a substrate for high-voltage modules with a reduced electrical field strength.
  • the circuits are often built up on plates or double-sided metallized insulating material.
  • So z. B. used in power electronics on both sides Cu-coated ceramic plates, wherein the ceramic plate is an insulator with a given dielectric constant.
  • the components are mounted on the structured metal layer.
  • Very high electric field strengths occur in particular at the lateral edges of the upper metal layer due to the high electrical voltage present between the contact surfaces.
  • the field strength is up to 50 kV / mm at a voltage of 5000 V.
  • the insulation requirements placed on power modules can no longer be met due to the breakdown voltage at the transition to the ceramic, that is to say the insulator, being exceeded at least can no longer be reliably observed.
  • the solution is based on reducing the field strength at the edges of the metallization.
  • a dielectric layer is provided on the ceramic layer with a second dielectric constant, which is connected to the upper metal lization bordered.
  • the advantage of the invention lies in the fact that no essential change has to be made to the basic structure of components used today, but simple protection against peak discharges which would destroy the electronic circuit can be achieved with the invention.
  • the upper metal layer is at least partially embedded in the ceramic layer. It is also advantageous to connect the upper metal layer to the lower metal layer via the dielectric layer. As a result, the surface discharge at the edge of the metallizations can be suppressed, which, if the operating voltages are too high, can lead to destruction in the soft casting.
  • the second dielectric constant is advantageously at a value greater than or equal to 10. Since the breakdown of the field peak is dependent on the thickness of the dielectric layer, it is advantageous to increase the thickness of the dielectric layer approximately to the thickness of the upper or lower metal layer to let. A high dielectric constant also leads to the degradation of the field tip.
  • FIGS. 1 a and 1b each show the field profile in a structure according to the present invention
  • 2 shows a typical structure of a potted switching element according to the prior art
  • Fig. 3 shows the field course in a structure according to the prior art
  • FIG. 4 shows a detail of a preferred arrangement of the substrate according to the invention.
  • FIG. 2 A typical structure of a potted switching element according to the prior art is shown in cross section in FIG. 2.
  • the AIN-DCB substrate on which the circuit is built is designated by 1.
  • the insulator 1 is attached to a Cu base plate 2, which serves both for mechanical stabilization of the circuit and for the thermal connection of the circuit to the outside.
  • the Cu base plate 2 holds the components of the circuit and ensures that heat is dissipated from the components to a heat sink (not shown).
  • the A1N substrate is connected to the Cu base plate 2 via solder connections 3.
  • the electronic circuit in the form shown comprises an IGBT 4 and a diode 5, the z. B. are designed for voltages of 1600 V. These components 4 and 5 are connected to one another, for example, with Al thick wire bonding wires 6 and / or via metallizations 12 on the insulator 1.
  • the AI wires 6 preferably have a thickness of approximately 200-500 ⁇ m in the thick wire bonding.
  • the entire circuit structure is in a soft potting 8 z.
  • B poured from silicone gel and then installed in a housing made of plastic 9, which is preferably attached directly to the Cu base plate 2 and with a hard potting compound 7th is replenished. Only the feed lines with load current contacts 10 are led out of the plastic housing 9. The load current contacts 10 are also connected to the circuit in the housing 9 via solder connections 3.
  • FIG. 3 The field course in such a construction according to the prior art is shown in FIG. 3 in an enlarged detail from the illustration in FIG. 2.
  • the lower metal layer 16 of the structure shown in FIG. 3 can be in thermal contact via a soldered connection with the copper base plate 2 and thus with a heat sink. From the density of the aquipotential lines 13 in FIG. 3 it can be seen that there is a high field strength at the edges 14 in this prior art structure, so that uncontrolled discharges occur when a material-dependent breakdown field strength is exceeded comes, through which sensitive components of the circuit can be destroyed.
  • the field course of the electric field strength is influenced by the dielectric layer 11 adjoining the upper metal layer 15 on the upper surface 20 of the ceramic plate 1 such that the field does not emerge abruptly from the metallic elements of the structure, but rather only the field lines relatively experience a small deflection. This keeps the density of the field lines below a given level and makes a rollover less likely.
  • FIG. 1 a shows the course of the equipotential lines 13 at the edges 14 in a representation similar to FIG. 3.
  • the edges 14 are embedded in the electrical layer 11 as shown in FIG. 3.
  • the equipotential lines are quasi pulled apart from the illustration in FIG. 3. This reduces the field strength at the edges 14 and other structures, which reduces the risk of breakdown or rollover. It is only important that the edges 14 themselves from the insulating compound 11, i.e. the dielectric are covered.
  • FIG. 1b the situation is shown in which the structure from FIG. 1 or FIG. 2 is only partially connected to the dielectric layer 11. It can be seen that the equipotential lines 13 are closer together compared to the situation in FIG. However, the partial coverage of the edges and structures of the assembly with a small radius of curvature can be sufficient, even if the stresses in the assembly remain limited.
  • FIG. 2 shows a preferred embodiment of the invention.
  • the ceramic layer 1 is connected to the base plate 2 via the lower metal layer 16 and the solder connection 3.
  • the edge of the upper metal layer 15 is further from the edge than the edge of the lower metal layer 16 the ceramic layer 1 spaced. This is a measure known from the prior art for reducing field peaks.
  • the upper metal layer 15 is connected to the lower metal layer 16 via the dielectric layer 11.
  • the dielectric layer 11 runs along the surface of the ceramic layer 1. This has approximately the thickness of the metal layers 15, 16.
  • the substrate according to the invention is surrounded by a soft potting 8.
  • the substrate according to the invention for high-voltage modules can assume the following characteristic values:
  • the ceramic layer 1 typically consists of A1N.
  • the thickness d is, for example, 0.63 mm.
  • the thickness of the upper and lower metal layers 15, 16 is chosen to be 300 ⁇ .
  • the layer thickness of the dielectric layer 11 is chosen to be 200 ⁇ m.
  • the electricity constant ⁇ of the dielectric layer is advantageously at a value> 100.

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Insulating Bodies (AREA)

Abstract

Die Erfindung schlägt ein Substrat für Hochpannungsmodule mit einer Keramikschicht mit einer ersten Hauptseite und einer der ersten Hauptseite gegenüberliegenden zweiten Hauptseite vor, die eine erste Dielektrizitätskonstante aufweist. Auf der ersten Hauptseite ist eine obere Metallschicht angeordnet, während auf der zweiten Hauptseite eine untere Metallschicht angeordnet ist. Zur Verringerung von Feldspitzen wird vorgeschlagen, eine an die obere Metallschicht angrenzende und auf der ersten Hauptseite der Keramikschicht angeordnete dielektrische Schicht mit einer zweiten Dielektrizitätskonstante vorzusehen. Die Dichte der Felslinien an Kanten von spannungsführenden Elementen werden dadurch abgemildert, daß die Dielektrizitätskonstanten der Keramikschicht und der dielektrischen Schicht aufeinander abgestimmt werden.

Description

Beschreibung
Substrat für Hochspannungsmodule
Die Erfindung betrifft ein Substrat für Hochspannungsmodule mit reduzierter elektrischer Feldstärke.
In der Elektronik und Elektrotechnik werden häufig die Schaltungen auf Platten oder zweiseitig metallisiertem Isolierma- terial aufgebaut. So werden z. B. in der Leistungselektronik beidseitig Cu-beschichtete Keramikplatten verwendet, wobei die Keramikplatte einen Isolator mit einer gegebenen Dielektrizitätskonstante darstellt. Auf der strukturierten Metallschicht werden die Bauelemente montiert. Dabei treten insbe- sondere an den seitlichen Rändern der oberen Metallschicht auf Grund der zwischen den Kontaktflächen anliegenden hohen elektrischen Spannung sehr hohe elektrische Feldstärken auf. Beispielsweise beträgt die Feldstärke bis zu 50 kV/mm bei einer Spannung von 5000 V. Bei dieser Feldstärke können wegen der Überschreitung der Durchbruchspannung an dem Übergang zu der Keramik, also dem Isolator die Isolationsanforderungen, die an Leistungsmodule gestellt werden, nicht mehr erfüllt werden oder zumindest nicht mehr zuverlässig eingehalten werden.
Es ist daher Aufgabe der vorliegenden Erfindung, ein Substrat für ein Hochspannungsmodul anzugeben, bei der bei gleicher Geometrie von Isolator und Metallisierung die Durchbruchspannung zu höheren Werten verschoben wird.
Die Aufgabe wird erfindungsgemäß gelöst durch ein Substrat mit den Merkmalen nach Anspruch 1.
Die Lösung beruht darauf, die Feldstärke an den Kanten der Metallisierung zu senken. Dazu ist eine auf der Keramikschicht angeordnete dielektrische Schicht mit einer zweiten Dielektrizitätskonstante vorgesehen, die an die obere Metal- lisierung angrenzt. Dadurch kann die maximale Feldstärke an dem Übergang vom Substrat (Keramik und Metallisierung) zu seiner Umgebung wesentlich gesenkt werden.
Der Vorteil der Erfindung liegt darin, daß an dem Grundaufbau heute verwendeter Bauelemente keine wesentliche Änderung vorgenommen werden muß, aber mit der Erfindung ein einfacher Schutz gegen Spitzenentladungen erzielt werden kann, die die elektronische Schaltung zerstören würden.
Vorteilhafte Ausgestaltungen ergeben sich aus den Unteransprüchen.
In einer weiteren vorteilhaften Ausgestaltung ist die obere Metallschicht wenigstens teilweise in die Keramikschicht eingebettet. Weiterhin ist es vorteilhaft, die obere Metallschicht mit der unteren Metallschicht über die dielektrische Schicht zu verbinden. Hierdurch kann die Oberflächenentladung am Rand der Metallisierungen unterdrückt werden, die bei zu hohen Betriebsspannungen zu Zerstörungen im Weichverguß führen können.
Vorteilhafterweise liegt die zweite Dielektrizitätskonstante bei einem Wert größer oder gleich 10. Da der Abbau der Feld- spitze abhängig von der Dicke der dielektrischen Schicht ist, ist es vorteilhaft, die Dicke der dielektrischen Schicht in etwa die Dicke der oberen oder der unteren Metallschicht annehmen zu lassen. Eine hohe Dielektizitätskonstante führt auch zum Abbau der Feldspitze.
Weitere Vorteile und Merkmale der Erfindung ergeben sich aus der folgenden Beschreibung von Ausführungsformen, wobei auf die beigefügten Zeichnungen bezug genommen wird.
Fig. la und Fig. lb zeigen jeweils den Feldverlauf bei einem Aufbau gemäß der vorliegenden Erfindung, Fig. 2 zeigt einen typischen Aufbau eines vergossenen Schaltelements nach dem Stand der Technik,
Fig. 3 zeigt den Feldverlauf bei einem Aufbau nach dem Stand der Technik, und
Fig. 4 einen Ausschnitt einer bevorzugten Anordnung des erfindungsgemäßen Substrats.
Ein typischer Aufbau eines vergossenen Schaltelements nach dem Stand der Technik ist im Querschnitt in Fig. 2 gezeigt.
Das AIN-DCB-Substrat, auf dem die Schaltung aufgebaut ist, ist mit 1 bezeichnet. Das Substrat 1 ist ein Isolator hoher Güte, i.a. eine Keramikplatte, die eine Dielektrizitätskonstante von ca. εr = 10 hat. Der Isolator 1 ist auf einer Cu- Bodenplatte 2 befestigt, die sowohl zur mechanischen Stabilisierung der Schaltung als auch zur thermischen Verbindung der Schaltung nach außen dient. Mit anderen Worten, die Cu- Bodenplatte 2 haltert die Bauelemente der Schaltung und sorgt dafür, daß Wärme von den Bauelementen zu einem (nicht dargestellten) Kühlkörper abgeleitet wird. Dabei ist das A1N- Substrat über Lötverbindungen 3 mit der Cu-Bodenplatte 2 verbunden.
Die elektronische Schaltung umfaßt in der dargestellten Form einen IGBT 4 und eine Diode 5, die z. B. für Spannungen von 1600 V ausgelegt sind. Diese Bauelemente 4 und 5 sind beispielsweise mit Al-Dickdrahtbonding-Drähten 6 und/oder über Metallisierungen 12 auf dem Isolator 1 miteinander verbunden. Die AI-Drähte 6 haben bei dem Dickdrahtbondung vorzugsweise eine Dicke von ca. 200 - 500 um.
Der gesamte Schaltungsaufbau wird in einen Weichverguß 8 z. B. aus Silikon Gel eingegossen und dann in ein Gehäuse aus Kunststoff 9 eingebaut, das vorzugsweise direkt auf der Cu- Bodenplatte 2 befestigt ist und mit einer Hartvergußmasse 7 aufgefüllt wird. Aus dem Kunststoffgehäuse 9 sind lediglich die Zufuhrleitungen mit Laststromkontakten 10 herausgeführt. Auch die Laststromkontakte 10 sind über Lötverbindungen 3 mit der Schaltung in dem Gehäuse 9 verbunden.
Bei diesem Gehäuse nach dem Stand der Technik kommt es zu hohen Feldstärken an den Kanten, Spitzen und Strukturen von spannungsführenden Elementen, die einen kleinen Krümmungsradius haben. Insbesondere am Substratrand d. h. an der Metal- lisierungskante, aber auch bedingt einerseits durch die geometrische Anordnung und andererseits durch die Materialeigenschaften treten Feldstärken auf, die die lokale Spannungsfestigkeit überschreitet. Daraus folgen elektrische Überschläge, die einen lokalen Schaden und somit einen Isolationsver- lust des Moduls verursachen. Die Erfindung schlägt vor
„scharfe" Übergänge zwischen den Medien, an denen es zu einer höheren Dichte der Feldlinien kommt durch eine Abstimmung der Dielektrizitätskonstante abzumildern. Erfindungsgemäß wird daher, wie in Fig. 1 gezeigt, der Bereich zwischen oberer Me- tallisierung, die eine hohe Spannung führt, und Keramikkante in ein Dielektrikum eingebettet, so daß die Metallisierungsschicht wenigstens teilweise in die Isoliermasse eintaucht.
Der Feldverlauf bei einem solchen Aufbau nach dem Stand der Technik ist in Fig. 3 in einem vergrößerten Ausschnitt aus der Darstellung in Fig. 2 gezeigt. Auf der oberen und der unteren Oberfläche 20, 21 der A1N Keramikschicht 1 befindet sich eine obere und untere Metallschicht 15, 16, so daß sich eine "Sandwich-" Struktur ergibt. Die untere Metallschicht 16 des in Fig. 3 gezeigten Aufbaus kann über eine Lötverbindung mit der Cu- Bodenplatte 2 und damit mit einem Kühlkörper in thermischem Kontakt stehen. Aus der Dichte der Aquipotential- linien 13 in Fig. 3 ist ersichtlich, daß an den Kanten 14 bei diesem Aufbau nach dem Stand der Technik eine hohe Feldstärke herrscht, so daß es bei Überschreiten einer materialabhängigen Durchbruchfeldstärken zu unkontrollierten Entladungen kommt, durch die empfindliche Bauelemente der Schaltung zerstört werden können.
Erfindungsgemäß wird durch die an die obere Metallschicht 15 angrenzende dielektrische Schicht 11 auf der oberen Oberfläche 20 der Keramikplatte 1 der Feldverlauf der elektrischen Feldstärke so beeinflußt, daß der Austritt des Feldes aus den metallischen Elementen des Aufbaus nicht abrupt erfolgt, sondern die Feldlinien nur eine relativ kleine Ablenkung erfah- ren. Dadurch wird die Dichte der Feldlinien unter einem gegebenen Maß gehalten und ein Überschlag weniger wahrscheinlich.
Fig. la zeigt in ähnlicher Darstellung wie Fig. 3 den Verlauf der Äquipotentiallinien 13 bei den Kanten 14. Die Kanten 14 sind erfindungsgemäß wie in Fig. 3 dargestellt in die elektrische Schicht 11 eingebettet. Wie ersichtlich werden die Äquipotentiallinien gegenüber der Darstellung in Fig. 3 damit quasi auseinander gezogen. Dadurch wird die Feldstärke an den Kanten 14 und anderen Strukturen herabgesetzt, was die Gefahr eines Durchbruchs oder Überschlags vermindert. Dabei ist es lediglich wichtig, daß die Kanten 14 selbst von der Isoliermasse 11, d.h. dem Dielektrikum bedeckt sind.
Zum Vergleich ist in Fig. lb die Situation dargestellt, in der der Aufbau aus Fig. 1 oder Fig. 2 nur zu einem Teil mit der dielektrischen Schicht 11 in Verbindung stehen. Es ist ersichtlich, daß die Äquipotentiallinien 13 gegenüber der Situation in Fig. la enger beieinander liegen. Jedoch kann die teilweise Bedeckung der Kanten und Strukturen der Baugruppe mit kleinem Krümmungsradius ausreichen, wenn auch die Spannungen in der Baugruppe begrenzt bleiben.
In Figur 2 ist eine bevorzugte Ausgestaltungsform der Erfindung dargestellt. Die Keramikschicht 1 ist über die untere Metallschicht 16 und die Lötverbindung 3 mit der Bodenplatte 2 verbunden. Der Rand der oberen Metallschicht 15 ist gegenüber dem Rand der unteren Metallschicht 16 weiter vom Rand der Keramikschicht 1 beabstandet. Dies ist eine aus dem Stand der Technik bekannte Maßnahme zur Verringerung von Feldspitzen. Die obere Metallschicht 15 ist über die dielektrische Schicht 11 mit der unteren Metallschicht 16 verbunden. Die dielektrische Schicht 11 verläuft entlang der Oberfläche der Keramikschicht 1. Diese weist in etwa die Dicke der Metallschichten 15, 16 auf. Wie aus dem Stand der Technik bekannt, ist das erfindungsgemäße Substrat von einem Weichverguß 8 um- gebeten.
Der Abbau der Feldspitze an den Kanten der Metallschichten ist abhängig von der Dicke und der Dielektrizitätskonstante der dielektrischen Schicht. Es hat sich bei Versuchen herausgestellt, daß bei einer Schichtdicke von ca. 200 um der die- lektrischen Schicht eine Dielektrizitätskonstante von ε > 10 erforderlich ist, um die Feldspitze abzubauen. Bei einer Die- lektrizitätskonstanze von ε = 100 ergibt sich dann eine Reduktion der Feldspitze um den Faktor 2. Der Abbau der Feldspitze erfolgt vorteilhafterweise sowohl im stationären als auch im transienten Betrieb.
In der Praxis kann das erfindungsgemäße Substrat für Hochspannungsmodule folgende Kennwerte annehmen: Die Keramikschicht 1 besteht typischerweise aus A1N. Die Dicke d beträgt beispielsweise 0.63 mm. Die Dielektrizitätskonstante der Keramikschicht 1 beträgt bespielsweise ε = 8.9. Die Dicke der oberen und der unteren Metallschicht 15, 16 wird zu 300 μ gewählt. Die Dielektrizitätskonstante des Weichvergusses beträgt dann beispielsweise ε = 2.95. Um die Feldspitze ausrei- chend abbauen zu können wird die Schichtdicke der dielektrischen Schicht 11 zu 200 um gewählt. Vorteilhafterweise beträgt die Elektrizitätskonstante ε der dielektrischen Schicht bei einem Wert > 100.

Claims

Patentansprüche
1. Substrat für Hochspannungsmodule mit einer Keramikschicht (1) mit einer ersten Hauptseite (20) und einer der ersten Hauptseite gegenüberliegenden zweiten Hauptseite (21), die eine erste Dielektrizitätskonstante εi aufweist einer oberen Metallschicht (15) auf der ersten Hauptseite (20) und einer unteren Metallschicht (16) auf der zweiten Hauptseite (21) d a d u r c h g e k e n n z e i c h n e t , d a ß eine an die obere Metallschicht (15) angrenzende und auf der ersten Hauptseite (20) der Keramikschicht (1) angeordnete dielektrische Schicht (11) mit einer zweiten Dielektrizitäts- konstante ε2 vorgesehen ist.
2. Substrate für Hochspannungsmodule nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , d a ß die obere Metallschicht (15) wenigstens teilweise in der Ke- ramikschicht (1) eingebettet ist.
3. Substrate für Hochspannungsmodule nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , d a ß die obere Metallschicht (15) mit der unteren Metallschicht (3) über die dielektrische Schicht verbunden ist.
4. Substrate für Hochspannungsmodule nach Anspruch 3, d a d u r c h g e k e n n z e i c h n e t , d a ß die zweite Dielektrizitätskonstante ε2 ≥ 10.
5. Substrate für Hochspannungsmodule nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , d a ß die Dicke der dielektrischen Schicht (11) in etwa die Dicke der oberen oder der unteren Metallschicht (15, 16) annimmt.
PCT/DE1999/002384 1998-08-05 1999-08-03 Substrat für hochspannungsmodule Ceased WO2000008686A2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP99952251A EP1101248A2 (de) 1998-08-05 1999-08-03 Substrat für hochspannungsmodule
JP2000564234A JP2002522904A (ja) 1998-08-05 1999-08-03 高電圧モジュール用の基板
US09/776,948 US6440574B2 (en) 1998-08-05 2001-02-05 Substrate for high-voltage modules

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19835396 1998-08-05
DE19835396.0 1998-08-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US09/776,948 Continuation US6440574B2 (en) 1998-08-05 2001-02-05 Substrate for high-voltage modules

Publications (2)

Publication Number Publication Date
WO2000008686A2 true WO2000008686A2 (de) 2000-02-17
WO2000008686A3 WO2000008686A3 (de) 2000-05-11

Family

ID=7876568

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1999/002384 Ceased WO2000008686A2 (de) 1998-08-05 1999-08-03 Substrat für hochspannungsmodule

Country Status (4)

Country Link
US (1) US6440574B2 (de)
EP (1) EP1101248A2 (de)
JP (1) JP2002522904A (de)
WO (1) WO2000008686A2 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002025736A1 (en) * 2000-09-21 2002-03-28 Abb Ab A high voltage semiconductor
DE10130517A1 (de) * 2001-06-25 2003-01-09 Eupec Gmbh & Co Kg Hochspannungsmodul und Verfahren zu dessen Herstellung
EP1217659A3 (de) * 2000-12-20 2005-03-23 Semikron Elektronik GmbH Leistungshalbleitermodul mit hoher Spannungsfestigkeit
FR2992468A1 (fr) * 2012-06-25 2013-12-27 Alstom Transport Sa Circuit electrique susceptible d'etre connecte directement a de la haute tension

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5477681B2 (ja) * 2008-07-29 2014-04-23 三菱電機株式会社 半導体装置
EP2337070A1 (de) 2009-12-17 2011-06-22 ABB Technology AG Elektronische Vorrichtung mit nichtlinearer resistiver Feldabstufung und Verfahren zu ihrer Herstellung
WO2013140663A1 (ja) * 2012-03-19 2013-09-26 三菱電機株式会社 半導体モジュール及びその製造方法
JP6540324B2 (ja) * 2015-07-23 2019-07-10 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
FR3052295B1 (fr) * 2016-06-06 2018-11-09 Universite Toulouse Iii - Paul Sabatier Procede de traitement d'un materiau electriquement isolant lui conferant des proprietes de gradation de champ electrique auto-adaptatives pour composants electriques
EP3279935B1 (de) 2016-08-02 2019-01-02 ABB Schweiz AG Leistungshalbleitermodul
EP4614560A1 (de) * 2022-10-31 2025-09-10 NHK Spring Co., Ltd. Komponentenmontageplatte, verfahren zur herstellung einer komponentenmontageplatte, elektronisches modul und verfahren zur herstellung eines elektronischen moduls

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3039440C2 (de) 1980-10-18 1984-02-16 ANT Nachrichtentechnik GmbH, 7150 Backnang Anordnung zur Aufnahme von elektrischen und/oder elektronischen Bauelementen
JPH03283586A (ja) * 1990-03-30 1991-12-13 Toshiba Lighting & Technol Corp 樹脂基板
EP0714127B1 (de) * 1991-11-28 2003-01-29 Kabushiki Kaisha Toshiba Halbleitergehäuse
JPH06152146A (ja) 1992-10-30 1994-05-31 Toshiba Corp 電源装置の配線基板
JP2510473B2 (ja) * 1993-12-01 1996-06-26 株式会社三ツ葉電機製作所 基板の形成パタ―ン保護構造
EP0717586A1 (de) * 1994-12-12 1996-06-19 ALCATEL BELL Naamloze Vennootschap Von einer Hochspannungsleiterbahn auf einer Leiterplatte erzeugtes verfahren zur Verminderung der Stärke des elektrischen Feldes
JPH08172248A (ja) * 1994-12-20 1996-07-02 Nikon Corp プリント基板
JPH09129989A (ja) * 1995-10-30 1997-05-16 Sanyo Electric Works Ltd プリント配線板
JP3491414B2 (ja) * 1995-11-08 2004-01-26 三菱電機株式会社 回路基板

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002025736A1 (en) * 2000-09-21 2002-03-28 Abb Ab A high voltage semiconductor
EP1217659A3 (de) * 2000-12-20 2005-03-23 Semikron Elektronik GmbH Leistungshalbleitermodul mit hoher Spannungsfestigkeit
DE10130517A1 (de) * 2001-06-25 2003-01-09 Eupec Gmbh & Co Kg Hochspannungsmodul und Verfahren zu dessen Herstellung
DE10130517C2 (de) * 2001-06-25 2003-07-24 Eupec Gmbh & Co Kg Hochspannungsmodul und Verfahren zu dessen Herstellung
WO2003001594A3 (de) * 2001-06-25 2003-11-06 Eupec Gmbh & Co Kg Hochspannungsmodul und verfahren zu dessen herstellung
US7078795B2 (en) 2001-06-25 2006-07-18 Eupec Europaische Gesellschaft Fur Leistungshalbleiter Gmbh & Co. Kg High voltage module and method for producing same
US7407836B2 (en) 2001-06-25 2008-08-05 Infineon Technologies Ag High-voltage module and method for producing same
FR2992468A1 (fr) * 2012-06-25 2013-12-27 Alstom Transport Sa Circuit electrique susceptible d'etre connecte directement a de la haute tension
EP2680303A1 (de) * 2012-06-25 2014-01-01 ALSTOM Transport SA Schaltkeis zum direkten Anschluss an Hochspannung

Also Published As

Publication number Publication date
WO2000008686A3 (de) 2000-05-11
EP1101248A2 (de) 2001-05-23
JP2002522904A (ja) 2002-07-23
US6440574B2 (en) 2002-08-27
US20010014413A1 (en) 2001-08-16

Similar Documents

Publication Publication Date Title
DE102019112935B4 (de) Halbleitermodul
DE10130517C2 (de) Hochspannungsmodul und Verfahren zu dessen Herstellung
CH663491A5 (en) Electronic circuit module
WO2000008686A2 (de) Substrat für hochspannungsmodule
EP1063700B1 (de) Substrat für Hochspannungsmodule
DE102019112936A1 (de) Halbleitermodul
DE102004046806B4 (de) Leistungshalbleitermodul
DE102019112934A1 (de) Halbleitermodul
DE19529785A1 (de) Leistungshalbleitermodul
DE112014006796T5 (de) Halbleiteranordnung
EP1775769B1 (de) Leistungshalbleitermodul
DE10303103B4 (de) Halbleiterbauteil, insbesondere Leistungshalbleiterbauteil
DE112016007133B4 (de) Halbleitervorrichtung
DE102014104013A1 (de) Leistungshalbleiterbauteil
WO2018001883A1 (de) Leistungsmodul
EP2964004A2 (de) Elektronische bauteilanordnung
EP0665560B1 (de) Hybridschaltungsanordnung
EP1768182B1 (de) Leistungshalbleitermodul mit Überstromschutzeinrichtung
WO2023001637A1 (de) Anordnung zur kühlung eines hochvoltbauteils
DE102020216506A1 (de) Halbbrücke mit einer U- oder V-förmigen Anordnung von Halbleiterschaltelementen für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Leistungsmodul für einen Inverter und Inverter
DE102016224631B4 (de) Elektrisch leitende Verbindung zwischen mindestens zwei elektrischen Komponenten an einem mit elektronischen und/oder elektrischen Bauelementen bestücktem Träger, die mit einem Bonddraht ausgebildet ist
DE102014203310A1 (de) Elektronikmodul
EP2534685A1 (de) Skalierbarer aufbau für laterale halbleiterbauelemente mit hoher stromtragfähigkeit
DE112018003636T5 (de) Leistungshalbleitermodul
EP4576211A1 (de) Halbleitermodul mit einer halbleiterschaltung und einem gehäuse

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
AK Designated states

Kind code of ref document: A3

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A3

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 1999952251

Country of ref document: EP

ENP Entry into the national phase

Ref country code: JP

Ref document number: 2000 564234

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 09776948

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1999952251

Country of ref document: EP

WWR Wipo information: refused in national office

Ref document number: 1999952251

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1999952251

Country of ref document: EP