TWI910591B - 半導體裝置及其形成方法 - Google Patents

Abstract

本揭露提供一種半導體裝置及其形成方法。根據本揭露實施例的半導體裝置的形成方法包括：形成第一鰭片於第一導電類型的第一元件區中、以及第二鰭片於第二導電類型的第二元件區中；形成第一磊晶部件於第一鰭片上、以及第二磊晶部件於第二鰭片上；沉積蝕刻停止層（etch stop layer, ESL）覆蓋第一磊晶部件和第二磊晶部件；沉積第一金屬層於第二元件區中的蝕刻停止層上和第一磊晶部件上；由第一金屬層和第一磊晶部件形成第一矽化物層；沉積第二金屬層於第一元件區中的第一矽化物層上和第二磊晶部件上；由第二金屬層和第二磊晶部件形成第二矽化物層。

Description

半導體裝置及其形成方法

本發明是關於半導體裝置及其形成方法，特別是關於雙矽化物結構。

半導體積體電路（integrated circuit, IC）業界歷經了快速地成長。在積體電路材料和設計中的技術演進產生各種世代的積體電路，其中每個世代具有比前一個世代更小且更複雜的電路。在積體電路演進的過程中，功能密度（例如每個晶片面積中互連元件的數量）大致增加，而幾何尺寸（例如可使用製程創建出的最小的組件（或走線））縮小。這樣的縮小尺寸製程總體而言藉由增加生產效率和降低相關成本以提供利益。這樣的尺寸縮小也增加了製作積體電路的複雜性。

要實現這些演進，在積體電路製作過程中的類似發展是需要的。舉例來說，使用矽化物結構來降低半導體裝置中的源極∕汲極磊晶部件與源極∕汲極接觸件之間的接觸電阻。一般來說，在N型電晶體和P型電晶體兩者中使用相同的矽化物結構。然而，這樣的方式對於在現代技術節點中提高裝置性能是存在挑戰的。N型電晶體與P型電晶體之間的差異需要個別的優化。因此，雖然現有矽化物結構通常對於它們的預期目的而言是充足的，但是它們並非在每個方面皆令人滿足。

一種半導體裝置的形成方法，包括：形成第一鰭片於第一導電類型的第一元件區中、以及第二鰭片於第二導電類型的第二元件區中，其中第一導電類型不同於第二導電類型；形成第一磊晶部件於第一鰭片上、以及第二磊晶部件於第二鰭片上；沉積蝕刻停止層（etch stop layer, ESL）覆蓋第一磊晶部件和第二磊晶部件；由第一元件區移除蝕刻停止層；沉積第一金屬層於第二元件區中的蝕刻停止層上和第一磊晶部件上，且與第一磊晶部件直接接觸；由第一金屬層和第一磊晶部件形成第一矽化物層；選擇性地移除第一金屬層；由第二元件區移除蝕刻停止層；沉積第二金屬層於第一元件區中的第一矽化物層上和第二磊晶部件上，且與第二磊晶部件直接接觸；由第二金屬層和第二磊晶部件形成第二矽化物層；選擇性地移除第二金屬層；以及形成第一接觸部件於第一矽化物層上且與第一矽化物層直接接觸、以及第二接觸部件於第二矽化物層上且與第二矽化物層直接接觸。

一種半導體裝置的形成方法，包括：形成隔離結構於基底上；形成第一磊晶部件於第一元件區中、以及第二磊晶部件於第二元件區中，其中第一磊晶部件和第二磊晶部件在隔離結構之上；沉積蝕刻停止層於隔離結構、第一磊晶部件、以及第二磊晶部件上，且與隔離結構、第一磊晶部件、以及第二磊晶部件直接接觸；沉積介電層於蝕刻停止層上；蝕刻介電層以形成溝槽；沉積隔離部件於溝槽中，其中隔離部件位於第一磊晶部件與第二磊晶部件之間；移除介電層；由第一元件區移除蝕刻停止層以露出第一磊晶部件；沉積第一金屬層於第二元件區中的蝕刻停止層上和第一磊晶部件上，且與第一磊晶部件直接接觸，其中第一金屬層包括第一類型功函數金屬；由第一金屬層和第一磊晶部件形成第一矽化物層；由第二元件區移除蝕刻停止層以露出第二磊晶部件；沉積第二金屬層於第一元件區中的第一矽化物層上和第二磊晶部件上，且與第二磊晶部件直接接觸，其中第二金屬層包括第二類型功函數金屬，第二類型功函數金屬與第一類型功函數金屬不同；由第二金屬層和第二磊晶部件形成第二矽化物層；以及形成第一接觸部件於第一矽化物層上且與第一矽化物層直接接觸、以及第二接觸部件於第二矽化物層上且與第二矽化物層直接接觸。

一種半導體裝置，包括：第一鰭片，由基底凸出，第一鰭片在第一方向上長度延伸；第二鰭片，由基底凸出，第二鰭片在第一方向上長度延伸；第一閘極堆疊，於第一鰭片和第二鰭片上，第一閘極堆疊在第二方向上長度延伸，第二方向垂直於第一方向；第二閘極堆疊，於第一鰭片和第二鰭片上，第二閘極堆疊在第二方向上長度延伸；第一閘極間隔物層，設置於第一閘極堆疊的側壁上；第二閘極間隔物層，設置於第二閘極堆疊的側壁上；第一磊晶部件，於第一鰭片上，且包夾於第一閘極堆疊與第二閘極堆疊之間；第一矽化物層，於第一磊晶部件上，第一矽化物層包括第一類型功函數金屬；第一接觸部件，於第一矽化物層上；第二磊晶部件，於第二鰭片上，且包夾於第一閘極堆疊與第二閘極堆疊之間；第二矽化物層，於第二磊晶部件上，第二矽化物層包括第二類型功函數金屬，第二類型功函數金屬不同於第一類型功函數金屬；第二接觸部件，於第二矽化物層上；以及隔離部件，設置於第一鰭片與第二鰭片之間。在半導體裝置的上視圖中，隔離部件沿著第一方向由第一閘極間隔物層連續性地延伸至第二閘極間隔物層。在與第一方向垂直的半導體裝置的剖面示意圖中，隔離部件將第一接觸部件與第二接觸部件隔開。

以下揭露提供了許多不同的實施例或範例，用於實施所提供事務的不同部件。組件和配置的具體範例描述如下，以簡化本揭露實施例。當然，這些僅僅是範例，並非企圖限定本揭露實施例。舉例來說，敘述中提及第一部件形成於第二部件之上，可包括形成第一和第二部件直接接觸的實施例，也可包括額外的部件形成於第一和第二部件之間，使得第一和第二部件不直接接觸的實施例。此外，本揭露可在各種範例中重複參考符號及∕或字母。這樣的重複是為了簡化和清楚的目的，其本身並非主導所討論各種實施例及∕或配置之間的關係。

此處可使用空間上相關的用語，例如「在…下方」、「下方的」、「低於」、「高於」、「上方的」、和類似用語，以便描述一元件或部件和其他元件或部件之間的關係，如在圖式中所示。空間上相關的用語企圖涵蓋這些元件在使用或操作中除了在圖式中描繪的方位以外的不同方位。當裝置被轉至其他方位（旋轉90°或其他方位），則在此所使用的空間相對描述可同樣依旋轉後的方位來解讀。

此外，當使用「大約」、「近似」等描述一個數字或數字範圍時，此用語意圖涵蓋合理範圍內的數字，此範圍是根據本領域具有通常知識者所理解的製造過程中固有出現的變異而加以考量。舉例來說，基於製造具有該數字相關特徵的部件的已知製造公差，數字的數量或範圍涵蓋了包括所述數字在內的合理範圍，例如所述數字的±10%以內。舉例來說，本領域具有通常知識者已知與沈積材料層相關的製造公差為±15%，具有「約5奈米」厚度的材料層可涵蓋4.25奈米至5.75奈米的尺寸範圍。

本揭露一般是關於積體電路和半導體裝置及其形成方法。更具體而言，本揭露是關於具有雙矽化物結構（dual silicide structure）的積體電路和半導體裝置。在積體電路和半導體裝置中使用矽化物結構來降低在源極∕汲極區中（也被稱為源極∕汲極磊晶部件或源極∕汲極部件）所發展的接觸部件與磊晶部件之間的接觸電阻。源極∕汲極區可單獨地或集體地表示源極或汲極，取決於內文。

在一般製造流程中，可在N型電晶體和P型電晶體兩者中使用相同的矽化物結構。然而，由於以不同導電類型的摻質佈植N型電晶體和P型電晶體中的源極∕汲極部件，這樣的差異保證發展N型電晶體的一種矽化物結構、以及P型電晶體的另一種不同的矽化物結構，其被稱為雙矽化物結構。雙矽化物結構使得N型電晶體的矽化物結構和P型電晶體的矽化物結構被單獨地優化，以進一步提升電晶體性能。舉例來說，可針對P型電晶體和N型電晶體分別使用不同的功函數金屬（如P型功函數金屬和N型功函數金屬）。這些功函數金屬與源極∕汲極部件的個別材料互動，以針對不同類型的電晶體形成具有不同成分的矽化物部件。如此一來，降低蕭特基能障高度（Schottky barrier height），而相應地降低接觸電阻。

根據一些實施例，本揭露的結構和製造方法的細節結合所附圖式描述於下，其繪示製作多重閘極裝置。隨著積體電路技術演化至更小的技術節點，導入多重閘極金屬氧化物半導體場效電晶體（metal-oxide semiconductor field effect transistor, MOSFET）（或多重閘極裝置），以藉由增加閘極通道耦合、減少關閉狀態電流、以及減少短通道效應（short-channel effect, SCE）來改善閘極控制。多重閘極裝置一般代表具有設置於通道區不只一側上的閘極結構或其部分的裝置。鰭式場效電晶體（fin field effect transistor, finFET）和多重橋接通道（multi-bridge channel, MBC）電晶體為多重閘極裝置的範例，其成為受歡迎且有保障的選擇，以供高性能和低漏電流的應用。鰭式場效電晶體具有往上升的通道，其於不只一側上被閘極包繞（例如閘極包繞由基底延伸的半導體材料的「鰭片」的頂部和側壁）。多重橋接通道電晶體具有可部分地或完整地延伸圍繞通道區的閘極結構，以於二或更多側上提供至通道區的連接。由於閘極結構圍繞通道區，多重橋接通道電晶體也可被稱為圍繞閘極電晶體（surrounding gate transistor, SGT）或全繞式閘極（gate all around, GAA）電晶體。應理解的是，儘管本揭露的一些實施例繪示形成鰭式場效電晶體作為多重閘極電晶體的範例，提供這些範例僅為例示性目的，而本領域具有通常知識者會發現本揭露也思及形成多重橋接通道電晶體（例如圍繞閘極電晶體或全繞式閘極電晶體）。

本揭露的各種面向將參考圖式詳述。第1圖是根據本揭露的實施例，繪示由工作件形成半導體裝置的方法100的流程圖。方法100僅為一範例，而並非企圖限定本揭露實施例於方法100所明確繪示的內容。可在方法100之前、之中、或之後提供額外步驟，而針對方法100的額外實施例，可替代、消除、或移動所描述的一些步驟。為了清楚討論，並非在此詳述所有的步驟。方法100將結合第2～27圖於下詳述，第2～27圖是根據第1圖的方法100的實施例，工作件200在不同製造階段的透視圖或剖面示意圖。由於工作件200將被製造成半導體裝置，基於內文所需，工作件200可被稱為半導體裝置。圖式中的X方向、Y方向、以及Z方向彼此垂直。在本揭露全文中，相同的部件可以相同的符號標示，除非有例外。

參照第1和2～4圖，方法100包括方框102，其中接收（或提供）工作件200。第2圖為工作件200的一實施例的透視圖，第3圖為沿著第2圖的線段B-B的剖面示意圖，而第4圖為沿著第2圖的線段A-A的剖面示意圖。特別是，線段A-A切入工作件200的電晶體的源極∕汲極區，而線段B-B沿著工作件200的電晶體的通道區的長度方向切入。

工作件200包括基底202。基底202可包括元素（單一元素）半導體，如矽（silicon, Si）、鍺（germanium, Ge）、及∕或其他合適材料；化合物半導體，如碳化矽（silicon carbide, SiC）、砷化鎵（gallium arsenide, GaAs）、磷化鎵（gallium phosphide, GaP）、磷化銦（indium phosphide, InP）、砷化銦（indium arsenide, InAs）、銻化銦（indium antimonide, InSb）、及∕或其他合適材料；合金半導體，如矽鍺（silicon germanium, SiGe）、砷磷化鎵（gallium arsenide phosphide, GaAsP）、砷化鋁銦（aluminum indium arsenide, AlInAs）、砷化鋁鎵（aluminum gallium arsenide, AlGaAs）、砷化鎵銦（gallium indium arsenide, GaInAs）、磷化鎵銦（gallium indium phosphide, GaInP）、砷磷化鎵銦（gallium indium arsenic phosphide, GaInAsP）、及∕或其他合適材料。基底202可為具有均勻成分的單層材料。替代地，基底202可包括具有適用於積體電路裝置製造的相似或不同成分的多層材料。在一範例中，基底202可為絕緣層上矽（silicon-on-insulator, SOI）基底，具有在氧化矽層上形成半導體矽層。在另一範例中，基底202可包括導電層、半導體層、介電層、其他膜層、或其組合。在一範例中，基底202為矽基底，如矽晶圓。

基底202可包括各種摻雜配置，取決於習知的設計需求。在半導體裝置為P型的實施例中，可在基底202上形成N型摻雜輪廓（例如N型井）。在一些實施例中，形成N型井的N型摻質可包括磷（phosphor, P）或砷（arsenic, As）。在半導體裝置為N型的實施例中，可在基底202上形成P型摻雜輪廓（例如P型井）。在一些實施例中，形成P型井的P型摻質可包括硼（boron, B）或鎵（gallium, Ga）。合適的摻雜可包括摻質的離子佈植（ion implantation）及∕或擴散製程（diffusion process）。在所示的實施例中，基底202包括P型元件區202P（其中形成P型元件，如P型電晶體）和N型元件區202N（其中形成N型元件，如N型電晶體）。虛線204代表在基底202中介於P型元件區202P與N型元件區202N之間的邊界（例如在基底202中介於N型井與P型井之間的邊界）。

P型元件區202P和N型元件區202N各包括在基底202上的立體主動區206。主動區206為延長的鰭狀結構，其往上（例如沿著Z方向）凸出於基底202之外。如此，主動區206此後可互換地被稱為鰭片主動區、鰭片、或鰭狀結構。在一些實施例中，由圖案化基底202形成鰭片。可使用微影製程和蝕刻製程由基底202圖案化鰭片。微影製程可包括光阻塗佈（例如旋轉塗佈（spin-on coating））、軟烤、遮罩對準、曝光、曝光後烘烤、光阻顯影、沖洗、烘乾（例如旋乾及∕或硬烤）、其他合適的微影技術、及∕或其組合。在一些實施例中，蝕刻製程可包括乾蝕刻（例如反應式離子蝕刻（reactive ion etch, RIE））、濕蝕刻、及∕或其他蝕刻方法。蝕刻製程形成定義鰭片的溝槽。在一些實施例中，可使用雙重圖案化或多重圖案化製程來定義鰭狀結構，其具有例如，比使用單一、直接微影製程所得的節距更小的圖案。舉例來說，在一實施例中，在基底上方形成材料層，並使用微影製程對其進行圖案化。使用自對準製程在圖案化的材料層旁邊形成間隔物。之後去除材料層，然後可以使用剩餘的間隔物或心軸作為遮罩，並藉由蝕刻基底202的頂部來圖案化鰭片。

工作件200進一步包括基底202上的隔離結構208。隔離結構208電性隔開工作件200的各種組件（例如鰭片）。隔離結構208可包括氧化矽（silicon oxide, SiO）、氮化矽（silicon nitride , SiN）、氧氮化矽（silicon oxynitride, SiON）、其他合適的隔離材料（例如包括矽、氧（oxygen, O）、氮（nitrogen, N）、碳（carbon, C）、或其他合適的隔離組成）、或其組合。隔離結構208可包括不同的部件，如淺溝槽隔離（shallow trench isolation, STI）部件及∕或深溝槽隔離（deep trench isolation, DTI）部件。在一實施例中，可藉由以絕緣材料（例如透過使用化學氣相沉積（chemical vapor deposition, CVD）製程或旋轉塗佈玻璃製程）填入鰭片之間的溝槽、進行化學機械拋光（chemical mechanical polish, CMP）製程以移除多餘的絕緣材料及∕或平坦化絕緣材料層的頂面、以及回蝕絕緣材料層以形成隔離結構208。在一些實施例中，隔離結構208可包括多個介電膜層，如設置於熱氧化物襯層上的氮化矽層。

工作件200也包括在鰭片的通道區上形成虛置閘極堆疊210。在一些實施例中，採用閘極替換製程（或閘極後製製程），其中虛置閘極堆疊210作為佔位（placeholder）以經歷各種製程，且將被移除並被功能金屬閘極結構替換。其他製程和配置是可能的。在一些實施例中，在鰭片上形成虛置閘極堆疊210，而鰭片可被分成位於虛置閘極堆疊210下方的通道區、以及不位於虛置閘極堆疊210下方的源極∕汲極區。通道區鄰近源極∕汲極區。在所示實施例中，鰭片為沿著X方向的長度導向，虛置閘極堆疊210沿著Y方向的長度導向，而每個通道區沿著X方向設置於兩個源極∕汲極區之間。

虛置閘極堆疊210可包括虛置介電層216和虛置電極層218。在一些實施例中，可使用化學氣相沉積製程、原子層沉積（atomic layer deposition, ALD）製程、氧電漿氧化製程、或其他合適的製程在鰭片上形成虛置介電層216。在一些情況下，虛置介電層216可包括氧化矽。之後，可以使用化學氣相沉積製程、原子層沉積製程、或其他合適的製程在虛置介電層216上沉積虛置電極層218。在一些情況下，虛置電極層218可包括多晶矽。然後，可圖案化虛置電極層218和虛置介電層216以形成虛置閘極堆疊210。舉例來說，圖案化製程可包括微影製程（例如光微影或電子束微影），其可進一步包括光阻塗佈（例如旋轉塗佈）、軟烤、遮罩對準、曝光、曝光後烘烤、光阻顯影、沖洗、烘乾（例如旋乾及∕或硬烤）、其他合適的微影技術、及∕或其組合。在一些實施例中，蝕刻製程可包括乾蝕刻（例如反應式離子蝕刻）、濕蝕刻、及∕或其他蝕刻方法。

工作件200也包括在虛置閘極堆疊210上沉積閘極間隔物層220。在一些實施例中，在工作件200上順應性地沉積閘極間隔物層220，包括在虛置閘極堆疊210的頂面和側壁上。「順應性地」用語可用於此，以便於描述在各種區域上具有實質上均勻厚度的膜層。閘極間隔物層220可為單層或多層。閘極間隔物層220中的至少一層可包括碳氮化矽（silicon carbonitride, SiCN）、氧碳化矽（silicon oxycarbide, SiOC）、氧碳氮化矽（silicon oxycarbonitride, SiOCN）、或氮化矽。可使用如化學氣相沉積製程、次大氣壓化學氣相沉積（sub-atmospheric chemical vapor deposition, SACVD）製程、原子層沉積製程、或其他合適製程的製程在虛置閘極堆疊210上沉積閘極間隔物層220。在一實施例中，閘極間隔物層220包括第一層和設置在第一層上的第二層。第一層可包括氧氮化矽，而第二層可包括氮化矽。

P型元件區202P和N型元件區202N也各包括在鰭片上形成源極∕汲極部件230。舉例來說，P型元件區202P包括在虛置閘極堆疊210兩側上（如在源極∕汲極凹槽之中或之上）的P型源極∕汲極部件230P，N型元件區202N包括位於虛置閘極堆疊210兩側上（如在源極∕汲極凹槽之中或之上）的N型源極∕汲極部件230N。可藉由凹蝕鰭片的源極∕汲極區來形成源極∕汲極凹槽。在一些實施例中，藉由乾蝕刻或合適的蝕刻製程來蝕刻未被虛置閘極堆疊210和閘極間隔物層220覆蓋的源極∕汲極區，以形成源極∕汲極凹槽。在所示的實施例中，在源極∕汲極區中將鰭片凹蝕至隔離結構208的頂面之下。在一些實施例中，源極∕汲極部件230可包括在鰭片上磊晶成長的磊晶層。在一些實施例中，源極∕汲極部件230各包括半導體材料。舉例來說，P型源極∕汲極部件230P可包括矽鍺，而N型源極∕汲極部件230N可包括矽及∕或碳化矽。在一些實施例中，P型源極∕汲極部件230P可包括在原子百分比等於或小於50%濃度的鍺。在一些實施例中，P型源極∕汲極部件230P可包括在原子百分比等於或小於40%濃度的鍺。

參照第1、5、和6圖，方法100包括方框104，其中在工作件200上形成接觸蝕刻停止層（contact etch stop layer, CESL）232和層間介電（interlayer dielectric, ILD）層234。在形成層間介電層234之前形成接觸蝕刻停止層232。接觸蝕刻停止層232插入於隔離結構208與層間介電層234之間。接觸蝕刻停止層232包括與層間介電層234不同的材料，且在後續蝕刻操作中保護接觸蝕刻停止層232下方的部件。在一些範例中，接觸蝕刻停止層232包括氮化矽、氧氮化矽、碳氮化矽、氧碳氮化矽、及∕或習知的其他材料。可藉由原子層沉積、電漿輔助化學氣相沉積（plasma enhanced chemical vapor deposition, PECVD）製程、及∕或其他合適的沉積製程順應性地沉積接觸蝕刻停止層232。然後，在接觸蝕刻停止層232上沉積層間介電層234。在一些實施例中，層間介電層234包括四乙氧基矽烷（tetra ethyl ortho silicate, TEOS）氧化物、未摻雜矽酸玻璃（undoped silicate glass, USG）、或摻雜氧化矽（如硼摻雜磷矽酸玻璃（borophosphosilicate glass, BPSG）、熔矽石玻璃（fused silica glass, FSG）、磷矽酸玻璃（phosphosilicate glass, PSG）、硼摻雜矽酸玻璃（boron-doped silicate glass, BSG）、及∕或其他合適的介電材料）。可藉由電漿輔助化學氣相沉積製程或其他合適的沉積技術沉積層間介電層234。在一些實施例中，在形成層間介電層234之後，可退火工作件200以改善層間介電層234的完整性。如第6圖所示，在N型源極∕汲極部件230N和P型源極∕汲極部件230P的頂面和側壁表面上直接順應性地設置接觸蝕刻停止層232。

在沉積接觸蝕刻停止層232和層間介電層234之後，可藉由平坦化製程平坦化工作件200以露出虛置閘極堆疊210，如第5圖所示。舉例來說，平坦化製程可包括化學機械拋光製程。露出虛置閘極堆疊210允許虛置閘極堆疊210的移除、以及功能金屬閘極堆疊的沉積。

參照第1和7圖，方法100包括方框106，其中移除虛置閘極堆疊210且藉由金屬閘極堆疊240替換。在一些實施例中，移除虛置閘極堆疊210得到在通道區上的閘極溝槽。移除虛置閘極堆疊210可包括對虛置閘極堆疊210的材料有選擇性的一或多道蝕刻製程。舉例來說，可使用選擇性濕蝕刻、選擇性乾蝕刻、或其組合（其對虛置閘極堆疊210具有選擇性）進行虛置閘極堆疊210的移除。方法100可包括在閘極溝槽內形成金屬閘極堆疊240的進一步操作。

金屬閘極堆疊240包括閘極介電層242、以及在閘極介電層242上的閘極電極層246。在一些實施例中，儘管圖式中未明確繪示，閘極介電層242包括界面層和高介電常數（high-k）閘極介電層。如於此所使用和描述的高介電常數介電材料包括具有高介電常數的介電材料，例如大於熱氧化矽的介電常數（～3.9）。界面層可包括介電材料，如氧化矽、鉿矽酸鹽（hafnium silicate, HfSiO）、或氧氮化矽。可藉由化學氧化、熱氧化、原子層沉積、化學氣相沉積、及∕或其他合適的方法形成界面層。高介電常數閘極介電層可包括氧化鉿。替代地，高介電常數閘極介電層可包括其他高介電常數介電材料，如二氧化鈦（titanium oxide, TiO₂）、氧化鉿鋯（hafnium zirconium oxide, HfZrO_x）、氧化鉭（tantalum oxide, Ta₂O₅）、矽氧化鉿（hafnium silicon oxide, HfSiO₄）、氧化鋯（zirconium oxide, ZrO₂）、矽氧化鋯（zirconium silicon oxide, ZrSiO₂）、氧化鑭（lanthanum oxide, La₂O₃）、氧化鋁（aluminum oxide, Al₂O₃）、氧化鋯、氧化釔（yttrium oxide, Y₂O₃）、鈦酸鍶（strontium titanate (STO), SrTiO₃）、鈦酸鋇（barium titanate (BTO), BaTiO₃）、鋯酸鋇（barium zirconate (BZO), BaZrO）、氧化鉿鑭（hafnium lanthanum oxide, HfLaO）、矽氧化鑭（lanthanum silicon oxide, LaSiO）、矽氧化鋁（aluminum silicon oxide, AlSiO）、氧化鉿鉭（hafnium tantalum oxide, HfTaO）、氧化鉿鈦（hafnium titanium oxide, HfTiO）、鈦酸鍶鋇（barium strontium titanate (BST), (Ba,Sr)TiO₃）、氮化矽、氧氮化矽、其組合、或其他合適的材料。可藉由原子層沉積、物理氣相沉積（physical vapor deposition, PVD）、化學氣相沉積、氧化、及∕或其他合適的方法形成高介電常數閘極介電層。

金屬閘極堆疊240的閘極電極層246可包括單層或替代地多層結構，如具有選定功函數的金屬層的各種組合以提升元件性能（功函數金屬層）、襯層、濕潤層、黏著層、金屬合金、或金屬矽化物。舉例來說，閘極電極層246可包括氮化鈦（titanium nitride, TiN）、鈦鋁（titanium aluminum, TiAl）、氮化鈦鋁（titanium aluminum nitride, TiAlN）、氮化鉭（tantalum nitride, TaN）、鉭鋁（tantalum aluminum, TaAl）、氮化鉭鋁（tantalum aluminum nitride, TaAlN）、碳化鉭鋁（tantalum aluminum carbide, TaAlC）、碳氮化鉭（tantalum carbonitride, TaCN）、鋁（aluminum, Al）、鎢（tungsten, W）、鎳（nickel, Ni）、鈦（titanium, Ti）、釕（ruthenium, Ru）、鈷（cobalt, Co）、鉑（platinum, Pt）、碳化鉭（tantalum carbide, TaC）、矽氮化鉭（tantalum silicon nitride, TaSiN）、銅（copper, Cu）、其他耐火金屬、其他合適的金屬材料、或其組合。在各種實施例中，可藉由原子層沉積、物理氣相沉積、化學氣相沉積、電子束蒸鍍、或其他合適的製程形成閘極電極層246。在各種實施例中，可進行化學機械平坦化製程以移除多餘的金屬，從而提供金屬閘極堆疊240實質上平坦的頂面。在結束方框106的操作時，實質上形成P型元件區202P中的P型電晶體、以及N型元件區202N中的N型電晶體。

在一些實施例中，如第8圖所示，工作件200包括全繞式閘極電晶體。第7和8圖中的大部分特徵相同或類似，在圖式中以相同的參考符號標示相同的部件。參照第8圖，在此實施例中，工作件200進一步包括半導體材料（如矽）的多重奈米片（nanosheet）248（或奈米線（nanowire）狀、柱狀、條狀、或其他合適的形狀），其在基底202上（沿著Z方向）垂直地堆疊且水平地連接源極∕汲極部件230。奈米片248為電晶體的通道層，且可以被視為鰭片的一部分。部分金屬閘極堆疊240環繞每個通道層。工作件200進一步包括水平地位於源極∕汲極部件230與金屬閘極堆疊240的部分之間、以及垂直地位於通道層之間的內間隔物250。內間隔物250可包括金屬氧化物、氧化矽、氧碳氮化矽、氮化矽、氧氮化矽、富碳碳氮化矽、或低介電常數（low-k）介電材料。金屬氧化物可包括氧化鋁、氧化鋯、氧化鉭、氧化釔、氧化鈦、氧化鑭、或其他合適的金屬氧化物。雖然未明確繪示，但內間隔物250可為單層或多層。

參照第1、9、和10圖，方法100包括方框108，其中在層間介電層234上形成圖案化遮罩252，且後續透過圖案化遮罩252中定義的開口254蝕刻層間介電層234。圖案化遮罩252可為藉由微影所形成的圖案化硬遮罩。舉例來說，圖案化製程可包括微影製程（例如光微影或電子束微影），其可進一步包括光阻塗佈（例如旋轉塗佈）、軟烤、遮罩對準、曝光、曝光後烘烤、光阻顯影、沖洗、烘乾（例如旋乾及∕或硬烤）、其他合適的微影技術、及∕或其組合。在一些實施例中，蝕刻製程可包括乾蝕刻（例如反應式離子蝕刻）、濕蝕刻、及∕或其他蝕刻方法。在一些實施例中，圖案化遮罩252包括氧化矽或氮化矽。在一些其他實施例中，圖案化遮罩252為圖案化光阻層。圖案化遮罩252包括開口254。開口254可位於P型元件區202P與N型元件區202N之間。在所示實施例中，虛線204位於開口254正下方。後續，以圖案化遮罩252作為蝕刻遮罩進行蝕刻製程。蝕刻製程透過圖案化遮罩252中定義的開口254蝕刻層間介電層234。接觸蝕刻停止層232作為蝕刻停止層。蝕刻製程將開口254向下延伸以形成溝槽，直到露出接觸蝕刻停止層232。溝槽也被編號為254。為了確保層間介電層234被分成兩半，蝕刻製程可過度蝕刻接觸蝕刻停止層232，使得接觸蝕刻停止層232的頂面被凹蝕且溝槽部分地延伸進入接觸蝕刻停止層232。溝槽在開口具有較大的寬度，且在底部具有較小的寬度，因而具有傾斜側壁。

參照第1和11圖，方法100包括方框110，其中在開口254中形成隔離部件256。隔離部件256可包括矽、氮化矽、氧碳化矽、氧碳氮化矽、或其他合適的材料。在一實施例中，可藉由以絕緣材料（例如使用化學氣相沉積製程或旋轉塗佈玻璃製程）填入層間介電層234之間的開口254來形成隔離部件256。在沉積絕緣材料之後，進行平坦化製程（如化學機械拋光製程）以移除多餘的絕緣材料。也可藉由平坦化製程移除圖案化遮罩252。隔離部件256乘載開口254的形狀，其具有較大寬度的頂面和具有較小寬度的底面。隔離部件256的底部可部分地埋入於接觸蝕刻停止層232中。在所示實施例中，隔離部件256位於虛線204正上方。

參照第1和12圖，方法100包括方框112，其中在蝕刻製程中移除層間介電層234。層間介電層234的移除創造被隔離部件256隔開的兩個溝槽257。在一些實施例中，進行等向性（isotropic）蝕刻以移除層間介電層234。等向性蝕刻對於移除層間介電層234在隔離部件256的傾斜側壁之下的部分、以及在源極∕汲極部件230的刻面（facet）側壁表面之下的部分更有效。等向性蝕刻可為乾蝕刻，其中蝕刻氣體可選自四氟化碳（carbon tetrafluoride, CF₄）、氯氣（chlorine, Cl₂）、三氟化氮（nitrogen trifluoride, NF₃）、六氟化硫（sulfur hexafluoride, SF₆）、及其組合。然後，在替代實施例中，進行濕蝕刻以移除層間介電層234。舉例來說，可使用四甲基氫氧化銨（tetramethylammonium hydroxide, TMAH）、氫氧化鉀（potassium hydroxide, KOH）溶液、或其他類似化學品進行濕蝕刻。在一些示例性實施例中，四甲基氫氧化銨溶液的濃度介於約1%和約30%之間的範圍。在等向性蝕刻之後，露出接觸蝕刻停止層232。

參照第1和13圖，方法100包括方框114，其中形成圖案化光阻層258以覆蓋並保護N型元件區202N，且由P型元件區202P移除接觸蝕刻停止層232。在圖案化光阻層258的開口中露出P型元件區202P。可藉由光微影製程形成圖案化光阻層258。示例性光微影製程可包括光阻塗佈、軟烤、遮罩對準、曝光、曝光後烘烤、光阻顯影、以及硬烤的製程步驟。也可以藉由其他適當的技術來實施或替換光微影曝光製程，如無遮罩光微影、電子束寫入、離子束寫入、或分子壓印。在一些實施例中，圖案化光阻層258為底部抗反射塗（bottom antireflective coating, BARC）層。後續，進行蝕刻製程以由P型元件區202P移除接觸蝕刻停止層232。在一些實施例中，蝕刻製程可包括乾蝕刻（例如反應式離子蝕刻）、濕蝕刻、及∕或其他蝕刻方法。蝕刻製程對於接觸蝕刻停止層232的介電材料具有選擇性，而隔離部件256、隔離結構208、以及P型源極∕汲極部件230P實質上維持完整。由P型元件區202P移除接觸蝕刻停止層232露出P型源極∕汲極部件230P。

參照第1和14圖，方法100包括方框116，其中在佈植製程300中將P型摻質佈植進入P型源極∕汲極部件230P中。圖案化光阻層258充當佈植遮罩以實質上避免P型摻質被佈植進入N型元件區202N中。P型摻質可為硼、氟化硼（boron fluoride, BF₂）、銦（indium, In）、鍺、或其組合。在一些實施例中，P型源極∕汲極部件230P可在磊晶製程期間以P型摻質原位（in situ）摻雜，然後可略過佈植製程300。若P型源極∕汲極部件230P未被原位摻雜，進行佈植製程300（例如離子佈植製程）以合適的P型摻質來摻雜P型源極∕汲極部件230P。在一些實施例中，P型源極∕汲極部件230P可具有約10¹⁹ cm^-3和約10²¹ cm^-3之間的摻雜濃度。在示例性實施例中，在P型摻質佈植之後的P型源極∕汲極部件230P包括矽鍺硼（silicon germanium boron, SiGeB）。在佈植製程300之後，可在合適的蝕刻製程中移除圖案化光阻層258，包括濕蝕刻、乾蝕刻、反應式離子蝕刻、灰化、及∕或其他合適的技術。

參照第1和15圖，方法100包括方框118，其中進行清潔製程310。清潔製程310可包括乾清潔、濕清潔、或其組合。在一些範例中，濕清潔可包括使用標準清潔1（RCA SC-1，去離子（deionized, DI）水、氫氧化銨（ammonium hydroxide, NH₄OH）、以及雙氧水（hydrogen peroxide, H₂O₂）的混合物）、標準清潔2（RCA SC-2，去離子水、鹽酸（hydrochloric acid, HCl）、以及雙氧水的混合物）、硫酸-雙氧水混合物（sulfuric acid – hydrogen peroxide mixture, SPM）、及∕或氫氟酸（hydrofluoric acid, HF），用於移除氧化物。乾清潔製程可包括在約250°C和約550°C之間的溫度下、以及約75mTorr和約155mTorr之間的壓力下的氦氣（helium, He）和氫氣處理。氫氣處理可將表面上的矽轉換成矽烷（silane, SiH₄），其可被泵出以便移除。清潔製程310可移除表面氧化物和碎片，以確保清潔的半導體表面，這有利於後續製程中矽化物結構的成長。

參照第1和16圖，方法100包括方框120，其中在P型元件區202P上和N型元件區202N上形成金屬層260P。金屬層260P直接接觸P型源極∕汲極部件230P，且直接接觸N型源極∕汲極部件230N上的接觸蝕刻停止層232。換言之，金屬層260P並未直接接觸N型源極∕汲極部件230N（或與N型源極∕汲極部件230N交界）。在一些實施例中，金屬層260P包括P型功函數金屬。金屬層260P也可被稱為P型功函數金屬層。P型功函數金屬為具有功函數值（例如由金屬移除電子的能量）大於（或較正向）半導體費米能階的金屬。在一些實施例中，金屬層260P包括鎳、鉑、鈀（palladium, Pd）、釩（vanadium, V）、釕、鉭（tantalum, Ta）、氮化鈦、矽氮化鈦（titanium silicon nitride, TiSiN）、氮化鉭、碳氮化鎢（tungsten carbonitride, WCN）、氮化鎢（tungsten nitride, WN）、鉬（molybdenum, Mo）、其他合適的金屬、或其組合。在一示例性實施例中，金屬層260P包括鎳鉑（nickel platinum, NiPt）。金屬層260P可包括複數個膜層，且可藉由原子層沉積、化學氣相沉積、物理氣相沉積、及∕或其他合適的製程沉積金屬層260P。在一些實施例中，金屬層260P為在工作件200上的順應性膜層。也就是，雖然未繪示於第16圖，也可在隔離部件256的頂面和側壁表面上沉積金屬層260P。在一些實施例中，金屬層260P具有約5nm至約10nm的厚度。若厚度太小（如小於5nm），熱團聚及∕或非連續性的島化可造成後續形成的矽化物層不均勻，從而降低關於減少接觸電阻的功效。若厚度太大（如大於10nm），可能不必要地佔用寶貴的空間，其可被電晶體的其他重要部件所使用。

參照第1和17圖，方法100包括方框122，其中對工作件200進行熱處理，如退火處理。在一些實施例中，熱處理包括在約300°C至約600°C的溫度下退火工作件200。在一些實施例中，環境氣體的成分、驅淨氣體的成分、環境氣體的流速、驅淨氣體的流速、腔體中的氣壓、溫度上升速率、溫度保持時間、以及溫度範圍皆可被調整，以便促進在P型源極∕汲極部件230P上形成矽化物層的化學反應。因此，熱處理引發P型源極∕汲極部件230P與金屬層260P之間的化學反應。舉例來說，金屬層260P的P型功函數金屬與P型源極∕汲極部件230P中的半導體原子反應以形成矽化物層270P。在示例性實施例中，金屬層260P包括鎳鉑，而鎳鉑擴散進入P型源極∕汲極部件230P的外層中以與P型源極∕汲極部件230P中的矽反應。鎳鉑與矽之間的反應創造矽化鎳鉑（nickel platinum silicide, NiPtSi）的膜層作為矽化物層270P。結果是，相較於熱處理前，P型源極∕汲極部件230P（如沿著Z方向）的厚度減少。虛線262代表P型源極∕汲極部件230P在熱處理之前的輪廓，繪示了P型源極∕汲極部件230P的外層被轉換成矽化物層270P的一部分。在一些實施例中，在熱處理之前，P型源極∕汲極部件230P的頂面與N型源極∕汲極部件230N的頂面為齊平的，而在熱處理之後，P型源極∕汲極部件230P的頂面低於的N型源極∕汲極部件230N的頂面。

在一些實施例中，矽化物層270P包括矽化鎳（nickel silicide, NiSi）、矽化鎳鉑、其他矽化物材料、或其組合。在一些實施例中，矽化物層270P具有約5nm至約10nm的厚度。若矽化物層厚度太小（例如小於5nm），矽化物層對於降低接觸電阻的功效可能有限。此外，在發生熱團聚和非連續性的島化時，矽化物可能變得不均勻。若矽化物層厚度太大（例如大於10nm），很大部分的源極∕汲極材料被消耗，且可造成如速度降低和漏電流的問題。在熱處理之後，金屬層260P與P型源極∕汲極部件230P直接接觸的部分被消耗且被轉換為矽化物層270P，而金屬層260P與隔離結構208和接觸蝕刻停止層232的介電表面直接接觸的其他部分並未參與化學反應。因此，矽化物層270P與金屬層260P的剩餘部分之間的材料成分差異允許金屬層260P的剩餘部分在後續製程中被移除。

參照第1和18圖，方法100包括方框124，其中實施蝕刻製程以由P型元件區202P和N型元件區202N兩者移除金屬層260P的剩餘部分。配置蝕刻製程以移除金屬層260P，而實質上不蝕刻矽化物層270P。換言之，此蝕刻製程為選擇性蝕刻製程。如上述，達到這樣的結果，因為矽化物層270P與金屬層260P之間不同的材料成分。可實施任何合適的蝕刻方法，如濕蝕刻方法。而且，可使用任何合適的蝕刻化學品。在一些實施例中，金屬層260P在蝕刻化學品中的蝕刻率大於矽化物層270P在相同蝕刻化學品中的蝕刻率至少10倍。因此，矽化物層270P僅受到蝕刻製程微量的影響。蝕刻製程的結果是，在N型元件區202N中露出接觸蝕刻停止層232，而P型源極∕汲極部件230P的頂面維持被覆蓋於矽化物層270P之下。再者，在P型元件區202P中露出矽化物層270P。

參照第1和19圖，方法100包括方框126，其中形成圖案化光阻層264以覆蓋並保護P型元件區202P，且由N型元件區202N移除接觸蝕刻停止層232。在圖案化光阻層264的開口中露出N型元件區202N。可藉由光微影製程形成圖案化光阻層264。示例性光微影製程可包括光阻塗佈、軟烤、遮罩對準、曝光、曝光後烘烤、光阻顯影、以及硬烤的製程步驟。也可藉由其他適當的技術來實施或替換光微影曝光製程，如無遮罩光微影、電子束寫入、離子束寫入、或分子壓印。在一些實施例中，圖案化光阻層264為底部抗反射塗層。後續，進行蝕刻製程以由N型元件區202N移除接觸蝕刻停止層232。在一些實施例中，蝕刻製程可包括乾蝕刻（例如反應式離子蝕刻）、濕蝕刻、及∕或其他蝕刻方法。蝕刻製程對於接觸蝕刻停止層232的介電材料具有選擇性，而隔離部件256、隔離結構208、以及N型源極∕汲極部件230N實質上維持完整。由N型元件區202N移除接觸蝕刻停止層232露出N型源極∕汲極部件230N。再者，隔離部件256可保護接觸蝕刻停止層232位於其正下方的一小部分不被移除。

參照第1和20圖，方法100包括方框128，其中在佈植製程320中將N型摻質佈植進入N型源極∕汲極部件230N中。圖案化光阻層264充當佈植遮罩以實質上避免N型摻質被佈植進入P型元件區202P中。N型摻質可為磷、砷、銻（antimony, Sb）、或其組合。在一些實施例中，N型源極∕汲極部件230N可在磊晶製程期間以N型摻質原位摻雜，然後可略過佈植製程320。若N型源極∕汲極部件230N未被原位摻雜，進行佈植製程320（例如離子佈植製程）以合適的N型摻質來摻雜N型源極∕汲極部件230N。在一些實施例中，N型源極∕汲極部件230N可具有約10¹⁹ cm^-3和約10²¹ cm^-3之間的摻雜濃度。在示例性實施例中，在N型摻質佈植之後的N型源極∕汲極部件230N包括磷化矽（silicon phosphide, SiP）。在佈植製程320之後，可在合適的蝕刻製程中移除圖案化光阻層264，包括濕蝕刻、乾蝕刻、反應式離子蝕刻、灰化、及∕或其他合適的技術。

參照第1和21圖，方法100包括方框130，其中進行清潔製程330。清潔製程330可包括乾清潔、濕清潔、或其組合。在一些範例中，濕清潔可包括使用標準清潔1（RCA SC-1，去離子水、氫氧化銨、以及雙氧水的混合物）、標準清潔2（RCA SC-2，去離子水、鹽酸、以及雙氧水的混合物）、硫酸-雙氧水混合物、及∕或氫氟酸，用於移除氧化物。乾清潔製程可包括在約250°C和約550°C之間的溫度下、以及約75mTorr和約155mTorr之間的壓力下的氦氣和氫氣處理。氫氣處理可將表面上的矽轉換成矽烷，其可被泵出以便移除。清潔製程330可移除表面氧化物和碎片，以確保清潔的半導體表面，這有利於後續製程中矽化物結構的成長。

參照第1和22圖，方法100包括方框132，其中在N型元件區202N上和P型元件區202P上形成金屬層260N。金屬層260N直接接觸N型源極∕汲極部件230N，且直接接觸P型源極∕汲極部件230P上的矽化物層270P。換言之，金屬層260N並未直接接觸P型源極∕汲極部件230P（或與P型源極∕汲極部件230P交界）。在一些實施例中，金屬層260N包括N型功函數金屬。金屬層260N也可被稱為N型功函數金屬層。N型功函數金屬為具有功函數值小於（或低於）半導體費米能階的金屬。在一些實施例中，金屬層260N包括鈦、鋁、鐿（ytterbium, Yb）、銀（silver, Ag）、鉭鋁、碳化鉭鋁、氮化鈦鋁、碳化鉭、碳氮化鉭、矽氮化鉭、錳（manganese, Mn）、鋯（zirconium, Zr）、其他合適的金屬、或其組合。在一示例性實施例中，金屬層260N包括鈦。金屬層260N可包括複數個膜層，且可藉由原子層沉積、化學氣相沉積、物理氣相沉積、及∕或其他合適的製程沉積金屬層260N。在一些實施例中，金屬層260N為在工作件200上的順應性膜層。也就是，雖然未繪示於第22圖，也可在隔離部件256的頂面和側壁表面上沉積金屬層260N。在一些實施例中，金屬層260N具有約5nm至約10nm的厚度。若厚度太小（如小於5nm），熱團聚及∕或非連續性的島化可造成後續形成的矽化物層不均勻，從而降低關於減少接觸電阻的功效。若厚度太大（如大於10nm），可能不必要地佔用寶貴的空間，其可被電晶體的其他重要部件所使用。

參照第1和23圖，方法100包括方框134，其中對工作件200進行熱處理，如退火處理。在一些實施例中，熱處理包括在約300°C至約600°C的溫度下退火工作件200。在一些實施例中，環境氣體的成分、驅淨氣體的成分、環境氣體的流速、驅淨氣體的流速、腔體中的氣壓、溫度上升速率、溫度保持時間、以及溫度範圍皆可被調整，以便促進在N型源極∕汲極部件230N上形成矽化物層的化學反應。因此，熱處理引發N型源極∕汲極部件230N與金屬層260N之間的化學反應。舉例來說，金屬層260N的N型功函數金屬與N型源極∕汲極部件230N中的半導體原子反應以形成矽化物層270N。在示例性實施例中，金屬層260N包括鈦，而矽原子由N型源極∕汲極部件230N擴散進入金屬層260N中以與金屬層260N的鈦反應。鈦與矽之間的反應創造矽化鈦（titanium silicide, TiSi）的膜層作為矽化物層270N。由於矽原子向上擴散進入金屬層260N中，相較於熱處理前，N型源極∕汲極部件230N（如沿著Z方向）的厚度可實質上維持住。也就是，在熱處理之後，P型源極∕汲極部件230P的頂面可低於N型源極∕汲極部件230N的頂面，而矽化物層270P的頂面可低於矽化物層270N的頂面。

在一些實施例中，矽化物層270N包括矽化鈦、矽化鈦鋁（titanium aluminum silicide, TiAlSi）、其他矽化物材料、或其組合。在一些實施例中，矽化物層270N具有約5nm至約10nm的厚度。若矽化物層厚度太小（例如小於5nm），矽化物層對於降低接觸電阻的功效可能有限。此外，在發生熱團聚和非連續性的島化時，矽化物可能變得不均勻。若矽化物層厚度太大（例如大於10nm），很大部分的源極∕汲極材料被消耗，且可造成如速度降低和漏電流的問題。在熱處理之後，金屬層260N與N型源極∕汲極部件230N直接接觸的部分被消耗且被轉換為矽化物層270N，而金屬層260N與隔離結構208的介電表面和矽化物層270P的矽化物表面直接接觸的其他部分並未參與化學反應。因此，矽化物層270N與金屬層260N的剩餘部分之間的材料成分差異允許金屬層260N的剩餘部分在後續製程中被移除。

參照第1和24圖，方法100包括方框136，其中採用蝕刻製程從N型元件區202N和P型元件區202P兩者移除金屬層260N的剩餘部分。配置蝕刻製程以移除金屬層260N，而實質上不蝕刻矽化物層270N和矽化物層270P。換言之，此蝕刻製程為選擇性蝕刻製程。如上述，達到這樣的結果，因為矽化物層270N和矽化物層270P與金屬層260N之間不同的材料成分。可實施任何合適的蝕刻方法，如濕蝕刻方法。而且，可使用任何合適的蝕刻化學品。在一些實施例中，金屬層260N在蝕刻化學品中的蝕刻率大於矽化物層270N和矽化物層270P在相同蝕刻化學品中的蝕刻率至少10倍。因此，矽化物層270N和矽化物層270P僅受到蝕刻製程微量的影響。蝕刻製程的結果是，在N型元件區202N和P型元件區202P中分別露出矽化物層270N和矽化物層270P。此外，金屬層260N的一些殘留物可保留在矽化物層270P的頂面和側壁表面上。舉例來說，在一些實施例中，金屬層260N包括鈦，而含鈦殘餘物可作為零星島物266保留在矽化物層270P的頂面和側壁表面上。

參照第1和25～27圖，方法100包括方框138，其中在矽化物層270N和矽化物層270P上形成源極∕汲極接觸件278。第26圖為沿著第25圖的線段B-B的剖面示意圖，而第27圖為沿著第25圖的線段C-C的剖面示意圖。具體來說，線段B-B為沿著N型元件區202N中的鰭片的長度方向切入，而線段C-C為沿著P型元件區202P中的鰭片的長度方向切入。在溝槽257的剩餘空間中形成源極∕汲極接觸件278，使得溝槽257被完全地填入。因此，源極∕汲極接觸件的形成是使用較少光微影步驟及∕或較少硬遮罩層的自對準方法。源極∕汲極接觸件278可包括導電阻障層、以及導電阻障層上的金屬填充層。導電阻障層可包括鈦、鉭、鎢、鈷、釕、或導電氮化物（如氮化鈦、氮化鈦鋁、氮化鎢、氮化鉭、或其組合），且可藉由化學氣相沉積、物理氣相沉積、原子層沉積、電鍍、或其他合適的製程形成導電阻障層。金屬填充層可以包括鎢、鈷、鉬、釕、鎳、銅、或其他金屬，且可藉由化學氣相沉積、物理氣相沉積、原子層沉積、電鍍、或其他合適的製程形成金屬填充層。在一些實施例中，在源極∕汲極接觸件278中省略導電阻障層。在一些實施例中，進行平坦化製程（如化學機械拋光製程）來平坦化工作件200的頂面並露出金屬閘極堆疊240。在所示實施例中，可由溝槽257移除接觸蝕刻停止層232（除了被隔離部件256覆蓋的部分之外），而源極∕汲極接觸件278與閘極間隔物層220直接接觸。此外，如上所述，矽化物層270N的頂面可位於矽化物層270P的頂面之上，而N型源極∕汲極部件230N的頂面可位於P型源極∕汲極部件230P的頂面之上。再者，在工作件200的上視圖中，隔離部件256沿著X方向由第一個金屬閘極堆疊240的閘極間隔物層220連續性地延伸至第二個金屬閘極堆疊240的閘極間隔物層220。隔離部件256將N型元件區202N中的源極∕汲極接觸件278與P型元件區202P中的源極∕汲極接觸件278隔開。

現在參照第28圖，其為根據本揭露的一些替代實施例，繪示的由工作件形成半導體裝置的方法100’的流程圖。方法100’僅為一範例，而並非企圖限定本揭露實施例於方法100’所明確繪示的內容。可在方法100’之前、之中、或之後提供額外步驟，而針對方法100’的額外實施例，可替代、消除、或移動所描述的一些步驟。方法100’的一些面向與方法100的一些面向相同，且為了簡單起見將於下簡要討論。方法100’的其他面向與方法100不同，且將於下詳述。方法100’將結合第29～46圖於下詳述，第29～46圖是根據第28圖的方法100’的實施例，工作件200在不同製造階段的剖面示意圖。

方法100’的方框102、104、以及106的操作的各面向與上述參照第2～8圖的方法100的方框102、104、以及106的操作的面向實質上相同。

參照第28、29、和30圖，方法100’包括方框107，其中在層間介電層234上形成圖案化遮罩252，且後續透過圖案化遮罩252中所定義的開口254蝕刻層間介電層234。圖案化遮罩252可為藉由微影所形成的圖案化硬遮罩。舉例來說，圖案化製程可包括微影製程（例如光微影或電子束微影），其可進一步包括光阻塗佈（例如旋轉塗佈）、軟烤、遮罩對準、曝光、曝光後烘烤、光阻顯影、沖洗、烘乾（例如旋乾及∕或硬烤）、其他合適的微影技術、及∕或其組合。在一些實施例中，蝕刻製程可包括乾蝕刻（例如反應式離子蝕刻）、濕蝕刻、及∕或其他蝕刻方法。在一些實施例中，圖案化遮罩252包括氧化矽或氮化矽。在一些其他實施例中，圖案化遮罩252為圖案化光阻層。圖案化遮罩252定義一開口254於N型源極∕汲極部件230N正上方、以及一開口254於P型源極∕汲極部件230P正上方。後續，以圖案化遮罩252作為蝕刻遮罩進行蝕刻製程。蝕刻製程透過圖案化遮罩252中所定義的開口254蝕刻層間介電層234。蝕刻製程將開口254向下延伸以形成溝槽穿過接觸蝕刻停止層232，使得在溝槽中露出源極∕汲極部件230。溝槽也被編號為254。蝕刻製程可過度蝕刻源極∕汲極部件230，使得每個源極∕汲極部件230的頂面被些微凹蝕且溝槽部分地延伸進入源極∕汲極部件230。溝槽在開口具有較大的寬度，且在底部具有較小的寬度，因而具有傾斜側壁。後續，可在合適的蝕刻製程中移除圖案化遮罩252，包括濕蝕刻、乾蝕刻、反應式離子蝕刻、灰化、及∕或其他合適的技術。

參照第28和31圖，方法100’包括方框109，其中在工作件200上沉積介電襯層255。介電襯層255包括與層間介電層234不同的材料，且保護層間介電層234不受到後續蝕刻操作的影響。因此，介電襯層255作為蝕刻停止層。在一些範例中，介電襯層255包括氮化矽、氧氮化矽、碳氮化矽、氧碳氮化矽、及∕或其他習知的材料。可藉由原子層沉積、電漿輔助化學氣相沉積製程、及∕或其他合適的沉積製程來順應性沉積介電襯層255。在所示實施例中，介電襯層255覆蓋層間介電層234的頂面並覆蓋溝槽的側壁表面和底面。在一些實施例中，介電襯層255具有約4nm至約8nm的厚度。若厚度太小（如小於4nm），後續的蝕刻製程可蝕刻穿過介電襯層255且對層間介電層234造成蝕刻損失。若厚度太大（如大於8nm），可能不必要地佔用寶貴的空間，其可被電晶體的其他重要部件所使用。

參照第28和32圖，方法100’包括方框113，其中形成圖案化光阻層258覆蓋並保護N型元件區202N，且由P型元件區202P移除介電襯層255的水平部分。在圖案化光阻層258的開口中露出P型元件區202P。可藉由光微影製程形成圖案化光阻層258。示例性光微影製程可包括光阻塗佈、軟烤、遮罩對準、曝光、曝光後烘烤、光阻顯影、以及硬烤的製程步驟。也可藉由其他適當的技術來實施或替換光微影曝光製程，如無遮罩光微影、電子束寫入、離子束寫入、或分子壓印。在一些實施例中，圖案化光阻層258為底部抗反射塗層。後續，進行蝕刻製程以鑿穿（break through, BT）並移除介電襯層255的大部分的水平部分。蝕刻製程也被稱為鑿穿蝕刻製程。在一些實施例中，鑿穿蝕刻製程可包括非等向性（anisotropic）乾蝕刻製程或其他類似方法。在以氧化物化合物形成介電襯層255的一些實施例中，鑿穿蝕刻製程為反應式離子蝕刻製程，其蝕刻製程氣體包括三氟甲烷（trifluoromethane, CHF₃）、氬氣（argon, Ar）、四氟化碳（carbon tetrafluoride, CF₄）、氮氣（nitrogen, N₂）、氧氣（oxygen, O₂）、二氟甲烷（difluoromethane, CH₂F₂）、三氟化硫（sulfur trifluoride, SF₃）、其他類似氣體，或其組合。在所示實施例中，鑿穿蝕刻製程的結果是，部分介電襯層255保留在P型元件區202P中的溝槽的側壁上。再者，在溝槽中露出P型源極∕汲極部件230P的凹蝕頂面。

參照第28和33圖，方法100’包括方框116，其中在佈植製程300中將P型摻質佈植進入P型源極∕汲極部件230P中。圖案化光阻層258充當佈植遮罩以實質上避免P型摻質被佈植進入N型元件區202N中。P型摻質可為硼、氟化硼、銦、鍺、或其組合。在一些實施例中，P型源極∕汲極部件230P可在磊晶製程期間以P型摻質原位摻雜，然後可略過佈植製程300。若P型源極∕汲極部件230P未被原位摻雜，進行佈植製程300（例如離子佈植製程）以合適的P型摻質來摻雜P型源極∕汲極部件230P。在一些實施例中，P型源極∕汲極部件230P可具有約10¹⁹ cm^-3和約10²¹ cm^-3之間的摻雜濃度。在示例性實施例中，在P型摻質佈植之後的P型源極∕汲極部件230P包括矽鍺硼。在佈植製程300之後，可在合適的蝕刻製程中移除圖案化光阻層258，包括濕蝕刻、乾蝕刻、反應式離子蝕刻、灰化、及∕或其他合適的技術。

參照第28和34圖，方法100’包括方框118，其中進行清潔製程310。清潔製程310可包括乾清潔、濕清潔、或其組合。在一些範例中，濕清潔可包括使用標準清潔1（RCA SC-1，去離子水、氫氧化銨、以及雙氧水的混合物）、標準清潔2（RCA SC-2，去離子水、鹽酸、以及雙氧水的混合物）、硫酸-雙氧水混合物、及∕或氫氟酸，用於移除氧化物。乾清潔製程可包括在約250°C和約550°C之間的溫度下、以及約75mTorr和約155mTorr之間的壓力下的氦氣和氫氣處理。氫氣處理可將表面上的矽轉換成矽烷，其可被泵出以便移除。清潔製程310可移除表面氧化物和碎片，以確保清潔的半導體表面，這有利於後續製程中矽化物結構的成長。

參照第28和35圖，方法100’包括方框120，其中在P型元件區202P上和N型元件區202N上形成金屬層260P。金屬層260P直接接觸P型源極∕汲極部件230P，且直接接觸N型源極∕汲極部件230N上的介電襯層255。換言之，金屬層260P並未直接接觸N型源極∕汲極部件230N（或與N型源極∕汲極部件230N交界）。在一些實施例中，金屬層260P包括P型功函數金屬。金屬層260P也可被稱為P型功函數金屬層。P型功函數金屬為具有功函數值（例如由金屬移除電子的能量）大於（或較正向）半導體費米能階的金屬。在一些實施例中，金屬層260P包括鎳、鉑、鈀、釩、釕、鉭、氮化鈦、矽氮化鈦、氮化鉭、碳氮化鎢、氮化鎢、鉬、其他合適的金屬、或其組合。在一示例性實施例中，金屬層260P包括鎳鉑。金屬層260P可包括複數個膜層，且可藉由原子層沉積、化學氣相沉積、物理氣相沉積、及∕或其他合適的製程沉積金屬層260P。在一些實施例中，金屬層260P為在工作件200上的順應性膜層。在一些實施例中，金屬層260P具有約5nm至約10nm的厚度。若厚度太小（如小於5nm），熱團聚及∕或非連續性的島化可造成後續形成的矽化物層不均勻，從而降低關於減少接觸電阻的功效。若厚度太大（如大於10nm），可能不必要地佔用寶貴的空間，其可被電晶體的其他重要部件所使用。

參照第28和36圖，方法100’包括方框122，其中對工作件200進行熱處理，如退火處理。在一些實施例中，熱處理包括在約300°C至約600°C的溫度下退火工作件200。在一些實施例中，環境氣體的成分、驅淨氣體的成分、環境氣體的流速、驅淨氣體的流速、腔體中的氣壓、溫度上升速率、溫度保持時間、以及溫度範圍皆可被調整，以便促進在P型源極∕汲極部件230P上形成矽化物層的化學反應。因此，熱處理引發P型源極∕汲極部件230P與金屬層260P之間的化學反應。舉例來說，金屬層260P的P型功函數金屬與P型源極∕汲極部件230P中的半導體原子反應以形成矽化物層270P。在示例性實施例中，金屬層260P包括鎳鉑，而鎳鉑擴散進入P型源極∕汲極部件230P的外層中以與P型源極∕汲極部件230P中的矽反應。鎳鉑與矽之間的反應創造矽化鎳鉑的膜層作為矽化物層270P。結果是，相較於熱處理前，P型源極∕汲極部件230P（如沿著Z方向）的厚度減少。虛線262代表P型源極∕汲極部件230P在熱處理之前的輪廓，繪示了P型源極∕汲極部件230P的外層被轉換成矽化物層270P的一部分。在一些實施例中，在熱處理之前，P型源極∕汲極部件230P的頂面與N型源極∕汲極部件230N的頂面為齊平的，而在熱處理之後，P型源極∕汲極部件230P的頂面低於的N型源極∕汲極部件230N的頂面。

在一些實施例中，矽化物層270P包括矽化鎳、矽化鎳鉑、其他矽化物材料、或其組合。在一些實施例中，矽化物層270P具有約5nm至約10nm的厚度。若矽化物層厚度太小（例如小於5nm），矽化物層對於降低接觸電阻的功效可能有限。此外，在發生熱團聚和非連續性的島化時，矽化物可能變得不均勻。若矽化物層厚度太大（例如大於10nm），很大部分的源極∕汲極材料被消耗，且可造成如速度降低和漏電流的問題。在熱處理之後，金屬層260P與P型源極∕汲極部件230P直接接觸的部分被消耗且被轉換為矽化物層270P，而金屬層260P與隔離結構208和接觸蝕刻停止層232的介電表面直接接觸的其他部分並未參與化學反應。因此，矽化物層270P與金屬層260P的剩餘部分之間的材料成分差異允許金屬層260P的剩餘部分在後續製程中被移除。

參照第28和37圖，方法100’包括方框124，其中實施蝕刻製程以由P型元件區202P和N型元件區202N兩者移除金屬層260P的剩餘部分。配置蝕刻製程以移除金屬層260P，而實質上不蝕刻矽化物層270P。換言之，此蝕刻製程為選擇性蝕刻製程。如上述，達到這樣的結果，因為矽化物層270P與金屬層260P之間不同的材料成分。可實施任何合適的蝕刻方法，如濕蝕刻方法。而且，可使用任何合適的蝕刻化學品。在一些實施例中，金屬層260P在蝕刻化學品中的蝕刻率大於矽化物層270P在相同蝕刻化學品中的蝕刻率至少10倍。因此，矽化物層270P僅受到蝕刻製程微量的影響。蝕刻製程的結果是，在N型元件區202N中露出介電襯層255，而P型源極∕汲極部件230P的頂面維持被覆蓋於矽化物層270P之下。再者，在P型元件區202P中露出矽化物層270P。

參照第28和38圖，方法100’包括方框125，其中形成圖案化光阻層264以覆蓋並保護P型元件區202P，且由N型元件區202N移除介電襯層255的水平部分。在圖案化光阻層264的開口中露出N型元件區202N。可藉由光微影製程形成圖案化光阻層264。示例性光微影製程可包括光阻塗佈、軟烤、遮罩對準、曝光、曝光後烘烤、光阻顯影、以及硬烤的製程步驟。也可藉由其他適當的技術來實施或替換光微影曝光製程，如無遮罩光微影、電子束寫入、離子束寫入、或分子壓印。在一些實施例中，圖案化光阻層264為底部抗反射塗層。後續，進行蝕刻製程以鑿穿並移除介電襯層255的大部分的水平部分。蝕刻製程也被稱為鑿穿蝕刻製程。在一些實施例中，鑿穿蝕刻製程可包括非等向性乾蝕刻製程或其他類似方法。在以氧化物化合物形成介電襯層255的一些實施例中，鑿穿蝕刻製程為反應式離子蝕刻製程，其蝕刻製程氣體包括三氟甲烷、氬氣、四氟化碳、氮氣、氧氣、二氟甲烷、三氟化硫、其他類似氣體，或其組合。在所示實施例中，鑿穿蝕刻製程的結果是，部分介電襯層255保留在N型元件區202N中的溝槽的側壁上。再者，在溝槽中露出N型源極∕汲極部件230N的凹蝕頂面。

參照第28和39圖，方法100’包括方框128，其中在佈植製程320中將N型摻質佈植進入N型源極∕汲極部件230N中。圖案化光阻層264充當佈植遮罩以實質上避免N型摻質被佈植進入P型元件區202P中。N型摻質可為磷、砷、銻、或其組合。在一些實施例中，N型源極∕汲極部件230N可在磊晶製程期間以N型摻質原位摻雜，然後可略過佈植製程320。若N型源極∕汲極部件230N未被原位摻雜，進行佈植製程320（例如離子佈植製程）以合適的N型摻質來摻雜N型源極∕汲極部件230N。在一些實施例中，N型源極∕汲極部件230N可具有約10¹⁹ cm^-3和約10²¹ cm^-3之間的摻雜濃度。在示例性實施例中，在N型摻質佈植之後的N型源極∕汲極部件230N包括磷化矽。在佈植製程320之後，可在合適的蝕刻製程中移除圖案化光阻層264，包括濕蝕刻、乾蝕刻、反應式離子蝕刻、灰化、及∕或其他合適的技術。

參照第28和40圖，方法100’包括方框130，其中進行清潔製程330。清潔製程330可包括乾清潔、濕清潔、或其組合。在一些範例中，濕清潔可包括使用標準清潔1（RCA SC-1，去離子水、氫氧化銨、以及雙氧水的混合物）、標準清潔2（RCA SC-2，去離子水、鹽酸、以及雙氧水的混合物）、硫酸-雙氧水混合物、及∕或氫氟酸，用於移除氧化物。乾清潔製程可包括在約250°C和約550°C之間的溫度下、以及約75mTorr和約155mTorr之間的壓力下的氦氣和氫氣處理。氫氣處理可將表面上的矽轉換成矽烷，其可被泵出以便移除。清潔製程330可移除表面氧化物和碎片，以確保清潔的半導體表面，這有利於後續製程中矽化物結構的成長。

參照第28和41圖，方法100’包括方框132，其中在N型元件區202N上和P型元件區202P上形成金屬層260N。金屬層260N直接接觸N型源極∕汲極部件230N，且直接接觸P型源極∕汲極部件230P上的矽化物層270P。換言之，金屬層260N並未直接接觸P型源極∕汲極部件230P（或與P型源極∕汲極部件230P交界）。在一些實施例中，金屬層260N包括N型功函數金屬。金屬層260N也可被稱為N型功函數金屬層。N型功函數金屬為具有功函數值小於（或低於）半導體費米能階的金屬。在一些實施例中，金屬層260N包括鈦、鋁、鐿、銀、鉭鋁、碳化鉭鋁、氮化鈦鋁、碳化鉭、碳氮化鉭、矽氮化鉭、錳、鋯、其他合適的金屬、或其組合。在一示例性實施例中，金屬層260N包括鈦。金屬層260N可包括複數個膜層，且可藉由原子層沉積、化學氣相沉積、物理氣相沉積、及∕或其他合適的製程沉積金屬層260N。在一些實施例中，金屬層260N為在工作件200上的順應性膜層。在一些實施例中，金屬層260N具有約5nm至約10nm的厚度。若厚度太小（如小於5nm），熱團聚及∕或非連續性的島化可造成後續形成的矽化物層不均勻，從而降低關於減少接觸電阻的功效。若厚度太大（如大於10nm），可能不必要地佔用寶貴的空間，其可被電晶體的其他重要部件所使用。

參照第28和42圖，方法100’包括方框134，其中對工作件200進行熱處理，如退火處理。在一些實施例中，熱處理包括在約300°C至約600°C的溫度下退火工作件200。在一些實施例中，環境氣體的成分、驅淨氣體的成分、環境氣體的流速、驅淨氣體的流速、腔體中的氣壓、溫度上升速率、溫度保持時間、以及溫度範圍皆可被調整，以便促進在N型源極∕汲極部件230N上形成矽化物層的化學反應。因此，熱處理引發N型源極∕汲極部件230N與金屬層260N之間的化學反應。舉例來說，金屬層260N的N型功函數金屬與N型源極∕汲極部件230N中的半導體原子反應以形成矽化物層270N。在示例性實施例中，金屬層260N包括鈦，而矽原子由N型源極∕汲極部件230N擴散進入金屬層260N中以與金屬層260N的鈦反應。鈦與矽之間的反應創造矽化鈦的膜層作為矽化物層270N。由於矽原子向上擴散進入金屬層260N中，相較於熱處理前，N型源極∕汲極部件230N（如沿著Z方向）的厚度可實質上維持住。也就是，在熱處理之後，P型源極∕汲極部件230P的頂面可低於N型源極∕汲極部件230N的頂面，而矽化物層270P的頂面可低於矽化物層270N的頂面。

在一些實施例中，矽化物層270N包括矽化鈦、矽化鈦鋁、其他矽化物材料、或其組合。在一些實施例中，矽化物層270N具有約5nm至約10nm的厚度。若矽化物層厚度太小（例如小於5nm），矽化物層對於降低接觸電阻的功效可能有限。此外，在發生熱團聚和非連續性的島化時，矽化物可能變得不均勻。若矽化物層厚度太大（例如大於10nm），很大部分的源極∕汲極材料被消耗，且可造成如速度降低和漏電流的問題。在熱處理之後，金屬層260N與N型源極∕汲極部件230N直接接觸的部分被消耗且被轉換為矽化物層270N，而金屬層260N與隔離結構208的介電表面和矽化物層270P的矽化物表面直接接觸的其他部分並未參與化學反應。因此，矽化物層270N與金屬層260N的剩餘部分之間的材料成分差異允許金屬層260N的剩餘部分在後續製程中被移除。

參照第28和43圖，方法100’包括方框136，其中採用蝕刻製程從N型元件區202N和P型元件區202P兩者移除金屬層260N的剩餘部分。配置蝕刻製程以移除金屬層260N，而實質上不蝕刻矽化物層270N和矽化物層270P。換言之，此蝕刻製程為選擇性蝕刻製程。如上述，達到這樣的結果，因為矽化物層270N和矽化物層270P與金屬層260N之間不同的材料成分。可實施任何合適的蝕刻方法，如濕蝕刻方法。而且，可使用任何合適的蝕刻化學品。在一些實施例中，金屬層260N在蝕刻化學品中的蝕刻率大於矽化物層270N和矽化物層270P在相同蝕刻化學品中的蝕刻率至少10倍。因此，矽化物層270N和矽化物層270P僅受到蝕刻製程微量的影響。蝕刻製程的結果是，在N型元件區202N和P型元件區202P中分別露出矽化物層270N和矽化物層270P。此外，金屬層260N的一些殘留物可保留在矽化物層270P的頂面和側壁表面上。舉例來說，在一些實施例中，金屬層260N包括鈦，而含鈦殘餘物可作為零星島物266保留在矽化物層270P的頂面上。

參照第28和44～46圖，方法100’包括方框138，其中在矽化物層270N和矽化物層270P上形成源極∕汲極接觸件278。第45圖為沿著第44圖的線段B-B的剖面示意圖，而第46圖為沿著第44圖的線段C-C的剖面示意圖。具體來說，線段B-B為沿著N型元件區202N中的鰭片的長度方向切入，而線段C-C為沿著P型元件區202P中的鰭片的長度方向切入。在溝槽257的剩餘空間中形成源極∕汲極接觸件278，使得溝槽257被完全地填入。源極∕汲極接觸件278可包括導電阻障層、以及導電阻障層上的金屬填充層。導電阻障層可包括鈦、鉭、鎢、鈷、釕、或導電氮化物（如氮化鈦、氮化鈦鋁、氮化鎢、氮化鉭、或其組合），且可藉由化學氣相沉積、物理氣相沉積、原子層沉積、及∕或其他合適的製程形成導電阻障層。金屬填充層可以包括鎢、鈷、鉬、釕、鎳、銅、或其他金屬，且可藉由化學氣相沉積、物理氣相沉積、原子層沉積、電鍍、或其他合適的製程形成金屬填充層。在一些實施例中，在源極∕汲極接觸件278中省略導電阻障層。在一些實施例中，進行平坦化製程（如化學機械拋光製程）來平坦化工作件200的頂面並露出金屬閘極堆疊240。在所示實施例中，介電襯層255將源極∕汲極接觸件278與層間介電層234隔開，使兩者不直接接觸。此外，如上所述，矽化物層270N的頂面可位於矽化物層270P的頂面之上，而N型源極∕汲極部件230N的頂面可位於P型源極∕汲極部件230P的頂面之上。

基於上述討論，可看出，本揭露實施例提供了比用於製作雙矽化物結構的傳統技術更具優勢。然而，應理解的是，不需要特定優勢，其他實施例可提供不同的優勢，且並非所有優勢皆必要地於此揭露。一優勢為雙矽化物結構允許N型元件區和P型元件區中各自的源極∕汲極接觸電阻被個別優化。此外，本揭露的製程與現有的製造流程相容，且能很容易又成本很低的實施。

在一例示性面向，本揭露導向一種半導體裝置的形成方法。半導體裝置的形成方法包括：形成第一鰭片於第一導電類型的第一元件區中、以及第二鰭片於第二導電類型的第二元件區中，其中第一導電類型不同於第二導電類型；形成第一磊晶部件於第一鰭片上、以及第二磊晶部件於第二鰭片上；沉積蝕刻停止層覆蓋第一磊晶部件和第二磊晶部件；由第一元件區移除蝕刻停止層；沉積第一金屬層於第二元件區中的蝕刻停止層上和第一磊晶部件上，且與第一磊晶部件直接接觸；由第一金屬層和第一磊晶部件形成第一矽化物層；選擇性地移除第一金屬層；由第二元件區移除蝕刻停止層；沉積第二金屬層於第一元件區中的第一矽化物層上和第二磊晶部件上，且與第二磊晶部件直接接觸；由第二金屬層和第二磊晶部件形成第二矽化物層；選擇性地移除第二金屬層；以及形成第一接觸部件於第一矽化物層上且與第一矽化物層直接接觸、以及第二接觸部件於第二矽化物層上且與第二矽化物層直接接觸。

在一些實施例中，半導體裝置的形成方法更包括形成隔離部件於第一磊晶部件與第二磊晶部件之間，其中隔離部件具有第一側壁面向第一磊晶部件、以及第二側壁面向第二磊晶部件，第一接觸部件與隔離部件的第一側壁直接接觸，且第二接觸部件與隔離部件的第二側壁直接接觸。在一些實施例中，半導體裝置的形成方法更包括在由第一元件區移除蝕刻停止層之前，形成第一遮罩部件於第二元件區上，其中第一遮罩部件與隔離部件的第二側壁直接接觸，而露出隔離部件的第一側壁。在一些實施例中，半導體裝置的形成方法更包括在由第二元件區移除蝕刻停止層之前，形成第二遮罩部件於第一元件區上，其中第二遮罩部件與隔離部件的第一側壁直接接觸，而露出隔離部件的第二側壁。在一些實施例中，半導體裝置的形成方法更包括：在由第一元件區移除蝕刻停止層之後，佈植第一類型摻質於第一磊晶部件中；以及在由第二元件區移除蝕刻停止層之後，佈植第二類型摻質於第二磊晶部件中，其中第一類型摻質不同於第二類型摻質。在一些實施例中，第一金屬層包括P型功函數金屬，而第二金屬層包括N型功函數金屬。在一些實施例中，半導體裝置的形成方法更包括：在沉積蝕刻停止層之前，沉積層間介電層於第一磊晶部件和第二磊晶部件上；蝕刻層間介電層以形成第一溝槽露出第一磊晶部件的頂面；以及蝕刻層間介電層以形成第二溝槽露出第二磊晶部件的頂面，其中蝕刻停止層被沉積於第一溝槽中且與第一磊晶部件的頂面直接接觸、以及被沉積於第二溝槽中且與第二磊晶部件的頂面直接接觸。在一些實施例中，半導體裝置的形成方法更包括：由第一元件區移除蝕刻停止層的水平部分，其中蝕刻停止層的垂直部分保留在第一溝槽的側壁上；以及由第二元件區移除蝕刻停止層的水平部分，其中蝕刻停止層的垂直部分保留在第二溝槽的側壁上。在一些實施例中，蝕刻停止層將第一接觸部件和第二接觸部件與層間介電層隔開，不與層間介電層直接接觸。在一些實施例中，第二金屬層的殘留物插入於第一矽化物層與第一接觸部件之間。

在另一例示性面向，本揭露導向一種半導體裝置的形成方法。半導體裝置的形成方法包括：形成隔離結構於基底上；形成第一磊晶部件於第一元件區中、以及第二磊晶部件於第二元件區中，其中第一磊晶部件和第二磊晶部件在隔離結構之上；沉積蝕刻停止層於隔離結構、第一磊晶部件、以及第二磊晶部件上，且與隔離結構、第一磊晶部件、以及第二磊晶部件直接接觸；沉積介電層於蝕刻停止層上；蝕刻介電層以形成溝槽；沉積隔離部件於溝槽中，其中隔離部件位於第一磊晶部件與第二磊晶部件之間；移除介電層；由第一元件區移除蝕刻停止層以露出第一磊晶部件；沉積第一金屬層於第二元件區中的蝕刻停止層上和第一磊晶部件上，且與第一磊晶部件直接接觸，其中第一金屬層包括第一類型功函數金屬；由第一金屬層和第一磊晶部件形成第一矽化物層；由第二元件區移除蝕刻停止層以露出第二磊晶部件；沉積第二金屬層於第一元件區中的第一矽化物層上和第二磊晶部件上，且與第二磊晶部件直接接觸，其中第二金屬層包括第二類型功函數金屬，第二類型功函數金屬與第一類型功函數金屬不同；由第二金屬層和第二磊晶部件形成第二矽化物層；以及形成第一接觸部件於第一矽化物層上且與第一矽化物層直接接觸、以及第二接觸部件於第二矽化物層上且與第二矽化物層直接接觸。

在一些實施例中，半導體裝置的形成方法更包括：在形成第一矽化物層之後，選擇性地移除第一金屬層；以及在形成第二矽化物層之後，選擇性地移除第二金屬層。在一些實施例中，第一金屬層和第二金屬層與隔離結構直接接觸。在一些實施例中，第一接觸部件和第二接觸部件與隔離部件直接接觸。在一些實施例中，半導體裝置的形成方法更包括：在由第一元件區移除蝕刻停止層之後，佈植第一類型摻質於第一磊晶部件中；以及在由第二元件區移除蝕刻停止層之後，佈植第二類型摻質於第二磊晶部件中，其中第一類型摻質不同於第二類型摻質。在一些實施例中，第一矽化物層包括矽化鎳鉑，而第二矽化物層包括矽化鈦。

在又一例示性面向，本揭露導向一種半導體裝置。半導體裝置包括：由基底凸出的第一鰭片，第一鰭片在第一方向上長度延伸；由基底凸出的第二鰭片，第二鰭片在第一方向上長度延伸；於第一鰭片和第二鰭片上的第一閘極堆疊，第一閘極堆疊在第二方向上長度延伸，第二方向垂直於第一方向；於第一鰭片和第二鰭片上的第二閘極堆疊，第二閘極堆疊在第二方向上長度延伸；設置於第一閘極堆疊的側壁上的第一閘極間隔物層；設置於第二閘極堆疊的側壁上的第二閘極間隔物層；於第一鰭片上的第一磊晶部件，其包夾於第一閘極堆疊與第二閘極堆疊之間；於第一磊晶部件上的第一矽化物層，第一矽化物層包括第一類型功函數金屬；於第一矽化物層上的第一接觸部件；於第二鰭片上的第二磊晶部件，其包夾於第一閘極堆疊與第二閘極堆疊之間；於第二磊晶部件上的第二矽化物層，第二矽化物層包括第二類型功函數金屬，第二類型功函數金屬不同於第一類型功函數金屬；於第二矽化物層上的第二接觸部件；以及設置於第一鰭片與第二鰭片之間的隔離部件。在半導體裝置的上視圖中，隔離部件沿著第一方向由第一閘極間隔物層連續性地延伸至第二閘極間隔物層。在與第一方向垂直的半導體裝置的剖面示意圖中，隔離部件將第一接觸部件與第二接觸部件隔開。

在一些實施例中，第一矽化物層的頂面在第二矽化物層的頂面之下。在一些實施例中，第一接觸部件與第一閘極間隔物層直接接觸，而第二接觸部件與第二閘極間隔物層直接接觸。在一些實施例中，半導體裝置更包括設置於第一鰭片和第二鰭片的側壁上的隔離結構，其中第一接觸部件和第二接觸部件與隔離結構直接接觸。

以上概述數個實施例之特徵，以使所屬技術領域中具有通常知識者可更加理解本揭露實施例的觀點。所屬技術領域中具有通常知識者應理解，可輕易地以本揭露實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及∕或優勢。所屬技術領域中具有通常知識者也應理解，此類、或其他類似效的結構並無悖離本揭露的精神與範圍，且可在不違背本揭露之精神和範圍下，做各式各樣的改變、取代和替換。

100:方法 100’:方法 102:方框 104:方框 106:方框 107:方框 108:方框 109:方框 110:方框 112:方框 113:方框 114:方框 116:方框 118:方框 120:方框 122:方框 124:方框 125:方框 126:方框 128:方框 130:方框 132:方框 134:方框 136:方框 138:方框 200:工作件 202:基底 202N:N型元件區 202P:P型元件區 204:虛線 206:主動區 208:隔離結構 210:虛置閘極堆疊 216:虛置介電層 218:虛置電極層 220:閘極間隔物層 230:源極∕汲極部件 230N:N型源極∕汲極部件 230P:P型源極∕汲極部件 232:接觸蝕刻停止層 234:層間介電層 240:金屬閘極堆疊 242:閘極介電層 246:閘極電極層 248:奈米片 250:內間隔物 252:圖案化遮罩 254:開口 255:介電襯層 256:隔離部件 257:溝槽 258:圖案化光阻層 260N:金屬層 260P:金屬層 262:虛線 264:圖案化光阻層 266:島物 270N:矽化物層 270P:矽化物層 278:源極∕汲極接觸件 300:佈植製程 310:清潔製程 320:佈植製程 330:清潔製程 A-A:線段 B-B:線段 C-C:線段

以下將配合所附圖式詳述本揭露實施例的面向。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製，而僅用於例示性目的。事實上，可任意地放大或縮小各種部件的尺寸，以清楚地表現出本揭露實施例的特徵。 第1圖是根據本揭露的一或多個面向，繪示半導體裝置的形成方法的流程圖。 第2圖是根據本揭露的一或多個面向，繪示工作件在第1圖方法的製作過程期間的透視圖。 第3～27圖是根據本揭露的一或多個面向，繪示工作件在第1圖方法的製作過程期間的剖面示意圖。 第28圖是根據本揭露的一或多個面向，繪示半導體裝置的另一形成方法的流程圖。 第29～46圖是根據本揭露的一或多個面向，繪示工作件在第28圖另一方法的製作過程期間的剖面示意圖。

100:方法

102:方框

104:方框

106:方框

108:方框

110:方框

112:方框

114:方框

116:方框

118:方框

120:方框

122:方框

124:方框

126:方框

128:方框

130:方框

132:方框

134:方框

136:方框

138:方框

Claims (9)

1. 一種半導體裝置的形成方法，包括： 形成一第一鰭片於一第一導電類型的一第一元件區中、以及一第二鰭片於一第二導電類型的一第二元件區中，其中該第一導電類型不同於該第二導電類型； 形成一第一磊晶部件於該第一鰭片上、以及一第二磊晶部件於該第二鰭片上； 沉積一蝕刻停止層（etch stop layer, ESL）覆蓋該第一磊晶部件和該第二磊晶部件； 沉積一隔離部件於該第一磊晶部件與該第二磊晶部件之間； 由該第一元件區移除該蝕刻停止層； 沉積一第一金屬層於該第二元件區中的該蝕刻停止層上和該第一磊晶部件上，且與該第一磊晶部件直接接觸； 由該第一金屬層和該第一磊晶部件形成一第一矽化物層； 選擇性地移除該第一金屬層； 由該第二元件區移除該蝕刻停止層； 沉積一第二金屬層於該第一元件區中的該第一矽化物層上和該第二磊晶部件上，且與該第二磊晶部件直接接觸； 由該第二金屬層和該第二磊晶部件形成一第二矽化物層； 選擇性地移除該第二金屬層；以及 形成一第一接觸部件於該第一矽化物層上且與該第一矽化物層直接接觸、以及一第二接觸部件於該第二矽化物層上且與該第二矽化物層直接接觸，其中該隔離部件具有一第一側壁面向該第一磊晶部件、以及一第二側壁面向該第二磊晶部件，該第一接觸部件與該隔離部件的該第一側壁直接接觸，且該第二接觸部件與該隔離部件的該第二側壁直接接觸。
2. 如請求項1之半導體裝置的形成方法，更包括： 在由該第一元件區移除該蝕刻停止層之前，形成一第一遮罩部件於該第二元件區上， 其中該第一遮罩部件與該隔離部件的該第二側壁直接接觸，而露出該隔離部件的該第一側壁；以及 在由該第二元件區移除該蝕刻停止層之前，形成一第二遮罩部件於該第一元件區上， 其中該第二遮罩部件與該隔離部件的該第一側壁直接接觸，而露出該隔離部件的該第二側壁。
3. 如請求項1和2中任一項之半導體裝置的形成方法，更包括： 在由該第一元件區移除該蝕刻停止層之後，佈植一第一類型摻質於該第一磊晶部件中；以及 在由該第二元件區移除該蝕刻停止層之後，佈植一第二類型摻質於該第二磊晶部件中，其中該第一類型摻質不同於該第二類型摻質。
4. 如請求項1之半導體裝置的形成方法，更包括： 在沉積該蝕刻停止層之前，沉積一層間介電（interlayer dielectric, ILD）層於該第一磊晶部件和該第二磊晶部件上； 蝕刻該層間介電層以形成一第一溝槽露出該第一磊晶部件的頂面；以及 蝕刻該層間介電層以形成一第二溝槽露出該第二磊晶部件的頂面， 其中該蝕刻停止層被沉積於該第一溝槽中且與該第一磊晶部件的頂面直接接觸、以及被沉積於該第二溝槽中且與該第二磊晶部件的頂面直接接觸。
5. 如請求項1之半導體裝置的形成方法，其中該第二金屬層的殘留物插入於該第一矽化物層與該第一接觸部件之間。
6. 一種半導體裝置的形成方法，包括： 形成一隔離結構於一基底上； 形成一第一磊晶部件於一第一元件區中、以及一第二磊晶部件於一第二元件區中，其中該第一磊晶部件和該第二磊晶部件在該隔離結構之上； 沉積一蝕刻停止層於該隔離結構、該第一磊晶部件、以及該第二磊晶部件上，且與該隔離結構、該第一磊晶部件、以及該第二磊晶部件直接接觸； 沉積一介電層於該蝕刻停止層上； 蝕刻該介電層以形成一溝槽； 沉積一隔離部件於該溝槽中，其中該隔離部件位於該第一磊晶部件與該第二磊晶部件之間； 移除該介電層； 由該第一元件區移除該蝕刻停止層以露出該第一磊晶部件； 沉積一第一金屬層於該第二元件區中的該蝕刻停止層上和該第一磊晶部件上，且與該第一磊晶部件直接接觸，其中該第一金屬層包括一第一類型功函數金屬； 由該第一金屬層和該第一磊晶部件形成一第一矽化物層； 由該第二元件區移除該蝕刻停止層以露出該第二磊晶部件； 沉積一第二金屬層於該第一元件區中的該第一矽化物層上和該第二磊晶部件上，且與該第二磊晶部件直接接觸，其中該第二金屬層包括一第二類型功函數金屬，該第二類型功函數金屬與該第一類型功函數金屬不同； 由該第二金屬層和該第二磊晶部件形成一第二矽化物層；以及 形成一第一接觸部件於該第一矽化物層上且與該第一矽化物層直接接觸、以及一第二接觸部件於該第二矽化物層上且與該第二矽化物層直接接觸，其中該隔離部件具有一第一側壁面向該第一磊晶部件、以及一第二側壁面向該第二磊晶部件，該第一接觸部件與該隔離部件的該第一側壁直接接觸，且該第二接觸部件與該隔離部件的該第二側壁直接接觸。
7. 如請求項6之半導體裝置的形成方法，更包括： 在形成該第一矽化物層之後，選擇性地移除該第一金屬層；以及 在形成該第二矽化物層之後，選擇性地移除該第二金屬層。
8. 一種半導體裝置，包括： 一第一鰭片，由一基底凸出，該第一鰭片在一第一方向上長度延伸； 一第二鰭片，由該基底凸出，該第二鰭片在該第一方向上長度延伸； 一第一閘極堆疊，於該第一鰭片和該第二鰭片上，該第一閘極堆疊在一第二方向上長度延伸，該第二方向垂直於該第一方向； 一第二閘極堆疊，於該第一鰭片和該第二鰭片上，該第二閘極堆疊在該第二方向上長度延伸； 一第一閘極間隔物層，設置於該第一閘極堆疊的側壁上； 一第二閘極間隔物層，設置於該第二閘極堆疊的側壁上； 一第一磊晶部件，於該第一鰭片上，且包夾於該第一閘極堆疊與該第二閘極堆疊之間； 一第一矽化物層，於該第一磊晶部件上，該第一矽化物層包括一第一類型功函數金屬； 一第一接觸部件，於該第一矽化物層上； 一第二磊晶部件，於該第二鰭片上，且包夾於該第一閘極堆疊與該第二閘極堆疊之間； 一第二矽化物層，於該第二磊晶部件上，該第二矽化物層包括一第二類型功函數金屬，該第二類型功函數金屬不同於該第一類型功函數金屬； 一第二接觸部件，於該第二矽化物層上；以及 一隔離部件，設置於該第一鰭片與該第二鰭片之間， 其中在該半導體裝置的上視圖中，該隔離部件沿著該第一方向由該第一閘極間隔物層連續性地延伸至該第二閘極間隔物層，以及 其中在與該第一方向垂直的該半導體裝置的剖面示意圖中，該隔離部件將該第一接觸部件與該第二接觸部件隔開，其中該隔離部件具有一第一側壁面向該第一磊晶部件、以及一第二側壁面向該第二磊晶部件，該第一接觸部件與該隔離部件的該第一側壁直接接觸，且該第二接觸部件與該隔離部件的該第二側壁直接接觸。
9. 如請求項8之半導體裝置，其中該第一矽化物層的頂面在該第二矽化物層的頂面之下。