TWI910561B - 堆疊晶片結構、積體電路封裝及製造堆疊晶片結構的方法 - Google Patents

Abstract

本文公開了用於正面對正面堆疊的晶片/晶粒的互連結構及其製造方法。示例性系統整合積體電路（SoIC）包括與第二晶粒正面對正面接合的第一晶粒，例如透過將第一晶粒的第一最頂部金屬化層或第一前側多層互連構件接合至第二晶片的第二前側多層互連構件或第二最頂部金屬化層。穿孔部分地延伸穿過第一晶粒的第一前側多層互連構件、穿過第一晶粒的裝置層、穿過第一晶粒的背側電源軌、且穿過載體基底。背側電源軌位於承載基底和裝置層之間，且背側電源軌可以是第一晶粒的背側多層互連構件的一部分。穿孔可以連接到重佈線路層(RDL)結構。

Description

堆疊晶片結構、積體電路封裝及製造堆疊晶片結構的方法

本發明是有關於一種用於正面對正面堆疊的晶片的互連結構。

先進的IC(積體電路)封裝技術已被開發出來，以進一步降低積體電路(IC)的密度和/或提高其性能，這些積體電路已整合到許多電子設備中。例如，IC封裝已經發展，使得多個IC可以垂直堆疊成三維（「3D」）封裝或2.5D封裝（例如，實施中介層的封裝）。儘管現有的IC封裝及其互連結構通常足以滿足其預期目的，但由於IC特徵尺寸隨著IC技術節點的縮放而減小，因此它們在所有方面都不能完全令人滿意。

本文公開了用於從前到前堆疊的晶片/晶粒的互連結構及其製造方法。本公開提供了許多不同的實施例。示例性堆疊晶片結構包括具有第一裝置基底、第一前側互連結構和背側互連結構的第一晶片。第一裝置基底設定在第一前側互連結構和背側互連結構之間。堆疊晶片結構還包括配置在第二裝置基板之上的具有第二裝置基底和第二前側互連結構的第二晶片。第二前側互連結構連接到第一前側互連結構。堆疊晶片結構還包括附接到背側互連結構的承載基底。堆疊晶片結構還包括配置在第一前側互連結構中的穿孔。穿孔從第一前側互連結構延伸穿過第一裝置基底、背側互連結構和載體基底。在一些實施例中，穿孔連接至第一前側互連結構和第二前側互連結構。示例性積體電路(IC)封裝包括具有與第二晶粒面對面接合的第一晶粒的積體電路系統(SoIC)。第一晶粒的第一前側多層互連構件的第一最頂部金屬化層與第二晶片的第二前側多層互連構件的第二最頂部金屬化層接合。IC封裝還包括穿孔，其部分地延伸穿過第一前側多層互連構件、穿過第一晶粒的裝置層、穿過第一晶粒的背側電源軌、以及穿過承載基底到達重佈線路層(RDL)結構。背側電源軌位於承載基底和裝置層之間。示例性方法包括將第一晶片的第一前側多層互連構件的第一最頂部金屬化層直接接合至第二晶片的第二前側多層互連構件的第二最頂部金屬化層。方法還包括將承載基底接合至第一晶片的背側多層互連構件。第一晶片的裝置層位於第一晶片的背側多層互連構件和第一晶片的第一前側多層互連構件之間。方法還包括形成部分地延伸穿過第一前側多層互連構件、穿過裝置層、穿過背側多層互連構件以及穿過載體基底的穿孔。

本揭露總體上涉及積體電路（IC）封裝，並且更具體地，涉及用於正面對正面堆疊晶片的改進的互連結構。

以下揭露提供了用於實現本揭露的不同特徵的許多不同的實施例或範例。以下描述組件和佈置的具體範例以簡化本揭露。當然，這些僅僅是示例並且不旨在進行限制。例如，在下面的描述中在第二特徵之上或上方形成第一特徵可以包括其中第一特徵和第二特徵形成為直接接觸的實施例，並且還可以包括其中附加特徵可以形成在第一特徵和第二特徵之間，使得第一特徵和第二特徵可以不直接接觸的實施例。此外，空間相關術語，例如「下」、「上」、「水平」、「垂直」、「之上」、「上方」、「之下」、「下方」、「上」、「下」、「頂部」、「底部」等及其衍生詞（例如，「水平」、「向下」、「向上」等）用於便於本公開來描述一個特徵與另一個特徵的關係。空間相關術語旨在涵蓋包括特徵的裝置的不同方向。

此外，當以「大約」、「大約」、「基本上」等描述數字或數字範圍時，該術語旨在涵蓋考慮到本領域普通技術人員可以理解的製造期間固有地出現的變化而在合理範圍內的數字。例如，基於與製造具有與該數字相關的特性的特徵相關聯的已知製造公差，該數字或數字範圍涵蓋包括所描述的數字的合理範圍，例如在所描述的數字的±10%內。例如，具有「約5nm」厚度的材料層可以涵蓋從4.5nm到5.5nm的尺寸範圍，其中本領域普通技術人員已知與沉積材料層相關的製造公差為±10%。在另一個例子中，被描述為具有「基本上相同」尺寸和/或「基本上」定向在特定方向和/或構造上（例如，「基本上平行」或「基本上垂直」）的兩個特徵涵蓋兩個特徵之間的尺寸差異和/或兩個特徵與精確指定取向的輕微取向差異，其可能固有地但非故意地由與製造這兩個特徵相關的製造公差產生。更進一步，本揭露可以在各個範例中重複附圖標記和/或字母。這種重複是為了簡單和清楚的目的，並且本身並不規定本文所描述的各種實施例和/或配置之間的關係。

整合到許多電子設備中的積體電路(IC)通常以堆疊方式建構。例如，IC可以具有電晶體和/或其他在裝置基底的前側處的前段製程(FEOL)裝置，並且形成IC的最低底層。IC還可以具有在裝置基板的電晶體和前側之上和上方的佈線結構(例如，包括中段製程(MOL)互連結構和後段製造(BEOL)結構)。佈線（配線）結構可以連接到諸如電晶體之類的裝置，並且促進裝置的操作和/或電氣通信和/或與裝置的電氣通信。例如，佈線結構可以將訊號(例如，時脈訊號、電壓訊號、接地訊號、其他訊號或其組合)佈線或分佈到裝置、裝置組件、佈線結構內的裝置(例如，儲存裝置）、佈線結構組件、外部設備和/或組件或其組合，和/或從裝置、裝置組件、佈線結構內的裝置(例如，儲存裝置）、佈線結構組件、外部設備和/或組件或其組合佈線或分佈訊號。佈線結構可以包括金屬化層/層次，每層可以包括設置在介電結構中的導電線和/或導電通孔。導電通孔可以連接佈線結構的不同金屬化層中的導電線。

電源軌（例如，向裝置和/或IC供應電力（例如，電壓）的佈線）和接地平面（例如，將裝置和/或IC連接至地的佈線），其可以形成佈線結構的一部分，也常常形成在裝置基板的電晶體和前側之上。IC尺寸（包括其元件間距）隨著IC技術節點的縮小而縮小，電源軌及其尺寸也隨之縮小。這可能會導致電源軌上的壓降增加，並增加IC的功耗。隨著IC產業發展到亞10奈米(sub-10 nm)技術製程節點以追求更高的元件密度、更高的性能和更低的成本，可以在裝置基底的背側上形成佈線結構和/或電源軌，這可以使IC具有減小的電阻和/或減小的耦合電容，從而提高IC的性能和/或降低IC的功耗。背側佈線結構和/或背側電源軌可增加IC中可用於連接到裝置（例如，連接到其源極/汲極）的佈線/金屬軌道的數量，並有助於增加裝置密度（例如，電晶體可以緊密安裝）以實現更大的性能。裝置整合度高於沒有背側互連構件的IC。背側電源軌也可以具有比前側佈線結構的下部金屬化層更大的尺寸，這有利地減小電源軌電阻。

先進的IC封裝技術也得到了探索，以進一步降低IC的密度和/或提高IC的性能。例如，IC封裝已經發展，使得多個IC可以垂直堆疊在三維（「3D」）封裝或2.5D封裝（例如，實施中介層的封裝）。隨著背側電源軌的推出，IC封裝可能包括背面對正面堆疊的晶片。例如，IC封裝可以包括系統整合積體電路(SoIC)，其包括第一晶片和第二晶片、第一晶片的前側上方的第一重佈線路層(RDL)結構、以及第二晶片的背側上方的第二重佈線路層結構。第一重佈線路層結構可以接合/附接至第二重佈線路層結構。第一重佈線路層結構和第二重佈線路層結構可以各自包括多個金屬化層（例如，銅基金屬化層），其有利於電氣佈線（和/或散熱）並因此有利於第一晶片和第二晶片之間的電氣連通。在此類實施例中，IC封裝通過第一重佈線路層結構和第二重佈線路層結構間接接合/附接第一晶片和第二晶片。穿孔可以實現SoIC中的另外的電和/或實體連接，例如到外部電路的電連接和/或與外部電路的通訊。例如，可以形成垂直延伸穿過第二晶片至IC封裝的第三重佈線路層結構的貫穿基底通孔(TSV)。TSV可以電連接和/或實體連接到第一晶片和/或第二晶片。

隨著IC技術節點的擴展，重佈線路層結構之間的間距鍵結（例如第一重佈線路層結構和第二重佈線路層結構）太大並且限制了進一步的擴展。本公開提出了用於IC封裝的互連結構，其有利於晶片的正面對正面堆疊並且減少接合/附接晶片之間的接合結構/接合層的接合間距。例如，將第一晶片和第二晶片的前側佈線結構直接接合/附接，以提供正面對正面（面對面）的晶片堆疊，該堆疊可以是SoIC，並且IC封裝包括部分地延伸通過第一晶片的前側佈線結構、通過第一晶片的裝置層、通過第二晶片的背側佈線結構（其可以包括背側電源軌和/或背側電力傳輸網路）並且通過載體基底的TSV。TSV可以電連接和實體連接到形成在載體基底之上的重佈線路層結構。第一晶片和第二晶片中的前側佈線結構設置有比重佈線路層結構更小的接合間距，從而實現IC封裝尺寸縮小。此外，更小的接合間距使得晶片（例如第一晶片和第二晶片）之間的電訊號傳輸更快，進而提高晶片和/或IC封裝性能。不同的實施例可以具有不同的優點，且任何實施例都不需要特定的優點。

圖1是根據本揭露的各個面向的具有改進的互連結構的堆疊晶片結構100A的部分或整體的剖面圖。圖2是根據本揭露的各個面向的具有另一改進的互連結構的堆疊晶片結構100B的部分或整體的剖面圖。堆疊晶片結構100B在許多方面與堆疊晶片結構100A相似。因此，為了清楚和簡單起見，圖2和圖1中的相似特徵由相同的附圖標記來標示。圖3A、圖3B、圖3C、圖3D和圖3E是根據本揭露的各個面向的堆疊晶片結構100A和/或堆疊晶片結構100B的部分的放大剖面圖。圖4A、圖4B和圖4C是根據本揭露的各個方面的可以部分或全部圍繞穿孔形成並且可以在堆疊晶片結構100A和/或堆疊晶片結構100B中實現的保護環的頂視圖。為了便於描述和理解，圖1、圖2、圖3A-3E和圖4A-4C在本文中同時討論。為了清楚起見，圖1、圖2、圖3A-3E和圖4A-4C已經被簡化以更好地理解本揭露的創造性構思。可以在堆疊晶片結構100A和/或堆疊晶片結構100B中添加附加特徵，並且可以在堆疊晶片結構100和/或堆疊晶片結構100B的其他實施例中替換、修改或消除下面描述的一些特徵。

參考圖1，堆疊晶片結構100A包括附接(接合)到晶片104的晶片102以形成IC(和/或半導體)封裝或其部分。晶片102和晶片104的每個包括至少一個功能IC，例如被配置為執行邏輯功能、記憶體功能、數位功能、類比功能、混合訊號功能、射頻(RF)功能、輸入/輸出功能、通訊功能、電源管理功能、其他功能或其組合的IC。在一些實施例中，晶片102和晶片104提供相同的功能（例如，兩者都可以是中央處理單元（CPU））。在一些實施例中，晶片102和晶片104提供不同的功能(例如，一個可以是CPU，而另一個可以是圖形處理單元(GPU)或靜態隨機存取記憶體(SRAM))。在一些實施例中，晶片102和/或晶片104是晶片上系統(SoC)，其通常指具有多種功能的單一晶片和/或單片晶粒。在一些實施例中，SoC是其上製造有諸如電腦系統之類的整個系統的單一晶片。在所描繪的實施例中，IC封裝是系統整合晶片(SoIC)封裝。SoIC可以具有多晶片、混合節點設計，並且晶片102和晶片104可以具有不同的功能（例如，CPU、GPU、RF、SRAM等）並且根據不同的製程節點（例如，3nm（N3）、N5、N65、0.13微米(μm)(C013)等）來製造，其中可以根據設計規格（例如功耗、效能、面積和成本(PPAC)規格）來選擇功能和製程節點。

晶片102和晶片104可各包括裝置層，例如裝置層DL1和裝置層DL2。裝置層DL1包括基底106，基底106具有透過前段製程(FEOL)處理在其前側上和/或上方製造的電路，並且裝置層DL2包括基底108，基底108具有透過FEOL處理在其前側上和/或上方製造的電路。例如，裝置層DL1和/或裝置層DL2包括各種裝置組件/特徵，例如半導體基底、摻雜阱（例如，n阱和/或p阱）、隔離特徵（例如，淺溝槽隔離（STI）結構和/或其他適當的隔離結構)、閘極(例如，具有閘極電極和閘極介電質的閘極堆疊)、沿著閘極的側壁的閘極間隔物、源極/汲極(例如，磊晶源極/汲極)、其他適當的裝置組件和/或裝置特徵，或其組合。在一些實施例中，裝置層DL1和/或裝置層DL2包括平面電晶體，其中平面電晶體的通道形成在半導體基底(例如，基底106和/或基底108)中，位在個別源極/汲極之間，並且相應的閘極設置在通道上(例如，通道形成在半導體基底的形成有溝道的部分)。在一些實施例中，裝置層DL1和/或裝置層DL2包括非平面電晶體，該非平面電晶體具有通道，通道形成在從半導體基底延伸的相應半導體鰭片中，該通道位在半導體鰭片中或半導體鰭片之上的源極/汲極之間，其中相應閘極配置在相應半導體鰭片的通道上並包覆相應半導體鰭片的溝道(即，非平面電晶體是鰭狀場效應電晶體(FinFET))。在一些實施例中，裝置層DL1和/或裝置層DL2包括非平面電晶體，其具有在半導體層中形成的通道，該通道懸浮在半導體基底上方並在源極/汲極之間延伸，其中相應的閘極配置在相應的通道上並且至少部分地圍繞相應的通道（即，非平面電晶體是環閘(GAA)電晶體和/或叉片電晶體)。裝置層DL1和/或裝置層DL2中的電晶體可以根據設計要求配置為平面電晶體和/或非平面電晶體。在一些實施例中，裝置層DL1和/或裝置層DL2包括堆疊的電晶體，例如互補場效應電晶體(CFET)和/或其他堆疊的電晶體。

圖裝置層DL1和/或裝置層DL2可以包括各種被動微電子元件和/或主動微電子元件，例如電阻器、電容器、電感器、二極體、p型FET(PFET)、n型FET(NFET)、金屬氧化物半導體(MOS))FET(MOSFET)、互補MOS(CMOS)電晶體、雙極接面電晶體(BJT)、橫向擴散MOS(LDMOS)電晶體、高壓電晶體、高頻電晶體、其他適當的元件和/或組件或其組合。各種微電子裝置可以被配置為提供功能不同的IC區，例如邏輯區（即，核心區）、記憶體區、類比區、週邊設備區（例如，I/O區）、虛設區、其他合適的區或其組合。邏輯區可以配置有標準單元，每個標準單元可以提供邏輯裝置和/或邏輯功能，例如反相器、與閘、與非閘、或閘、或非閘、非閘、XOR閘、XNOR閘、其他合適的邏輯裝置或其組合。記憶體區可以配置有儲存單元，每個儲存單元可以提供儲存裝置和/或儲存功能，例如快閃記憶體、非揮發性隨機存取記憶體(NVRAM)、SRAM、動態隨機存取記憶體(DRAM)、其他易失性記憶體、其他非揮發性記憶體、其他適當的記憶體或其組合。在一些實施例中，記憶體單元和/或邏輯單元包括組合起來分別提供儲存裝置/功能和邏輯裝置/功能的電晶體和互連結構。

參考圖3A，提供了圖1的區I或堆疊晶片結構100A和/或圖2的堆疊晶片結構100B的放大圖，其描繪了裝置層或晶片（諸如裝置層DL1或晶片102）的裝置特徵和/或裝置組件的一部分。在圖3A中，裝置層DL1包括形成在基底106之上/上方的各種電晶體，例如電晶體T1和電晶體T2。電晶體T1和電晶體T2各自包括設置在源極/汲極112(例如，外延源極/汲極)之間的閘極結構110，源極/汲極112設置在基底106中，並且電晶體T1和電晶體T2各自具有在基底106和源極/汲極112之間延伸的個別通道。閘極結構110可以包括閘極疊層(例如，配置在閘極介電質上方的閘極電極)和沿著閘極疊層的側壁而設置的閘極間隔物，並且基底106可以是半導體基底(例如，矽基底)。裝置層DL1還可以包括隔離結構114，例如STI結構，其將電晶體T1和/或電晶體T2與裝置層DL1的其他電晶體或裝置分開和/或電氣隔離。裝置層DL1還可以包括配置在基底106上方的絕緣體層，例如介電層118，並且電晶體T1和電晶體T2的閘極結構110可以配置在介電層118中。在一些實施例中，介電層118具有多層結構並且可以包括例如層間介電質(ILD)層和/或接觸蝕刻停止層(CESL)。裝置層DL2可以被配置為類似於裝置層DL1（例如，具有電晶體）。

返回參考圖1，晶片102和晶片104可以各自包括前側多層互連構件(FMLI)結構，例如分別在基底106的前側上的前側多層互連構件結構FMLI-1和在基底108上的前側多層互連構件結構FMLI-2。晶片102和/或晶片104可各自進一步包括背側多層互連構件(BMLI)結構，例如基底106的背側上的背側多層互連構件BMLI-1。前側多層互連構件結構FMLI-1、前側多層互連構件結構FMLI-2和背側多層互連構件結構BMLI-1中的每一個均包括介電層（分別描繪為絕緣層120-1、絕緣層120-2和絕緣層120-1’）和導電層（例如，圖案化金屬層，其每個可以是一組金屬線、金屬通孔、金屬接點或其以所需圖案排列而成的組合），它們組合起來形成互連（佈線）結構.互連結構可以包括垂直定向的導電特徵，例如金屬接觸件和/或金屬通孔，其連接相應MLI結構的不同層/層次(或不同平面)中的水平定向的導電特徵，例如金屬線。在一些實施例中，互連結構在裝置層DL1、裝置層DL2、前側多層互連構件結構FMLI-1、前側多層互連構件結構FMLI-2、背側多層互連構件結構BMLI-1、外部裝置和/或組件或其組合的裝置和/或組件之間分佈電訊號。在一些實施例中，互連結構將電訊號(例如，時脈訊號、電壓訊號、接地訊號等)分配給裝置層DL1、裝置層DL2、前側多層互連構件結構FMLI-1、前側多層互連構件結構FMLI-2、背側多層互連構件結構BMLI-1的裝置及/或裝置組件、外部設備和/或組件或其組合。

前側多層互連構件結構FMLI-1包括裝置級接觸層及/或通孔層（統稱為通孔零層（V0級））、金屬零層（M0級）、通孔一層（V1級）、金屬一層（M1級）、通孔二層（V2級）、金屬二層（M2級），依此類推至通孔（X-1）層（V（X-1）級），金屬(X-1)層(M(X-1) 級)、通孔X層(VX級)和金屬X層(MX級)，其中X是整數(例如2至10)。前側多層互連構件結構FMLI-1的每一層可以包括設置在絕緣層120-1的一部分中的導電特徵，例如金屬線122或金屬通孔124。金屬線122的M0級、M1級、M2級…M(X-1)級和MX級可以分別稱為M0線、M1線、M2線…M(X-1)線和MX線。金屬通孔124的V0級、V1級、V2級…V(X-1)級和VX級可以分別稱為V0通孔、V1通孔、V2通孔…V(X-1)通孔和VX通孔。每個金屬通孔124可以實體連接和/或電連接下面的金屬線122（例如，相應的M1線）和上覆的金屬線122（例如，相應的M2線）、下面的裝置級接觸件（例如，源極/汲極接觸件）和上覆的金屬線122（例如，相應的M0線)，或下面的裝置特徵(例如，閘極和/或源極/汲極)和上面的金屬線122(例如，相應的M0線)。

前側多層互連構件結構FMLI-2可能類似前側多層互連構件結構FMLI-1。例如，前側多層互連構件結構FMLI-2包括相應V0級、相應M0級、相應V1級、相應M1級、相應V2級、相應M2級等等到通孔(Y-1)層的(V(Y-1)級)、金屬(Y-1)層(M(Y-1)級)、通孔Y層(VY級)和金屬Y層(MY級)，其中Y是整數（例如，從2到10）。在所描繪的實施例中，Y小於X。在一些實施例中，Y與X相同。在一些實施例中，Y大於X。前側多層互連構件結構FMLI-2的每一層可以包括設置在絕緣層120-2的一部分的導電特徵，例如金屬線126或金屬通孔128。金屬線126的M0級、M1級、M2級…M(Y-1)級和MY級可以分別稱為M0線、M1線、M2線…M(Y-1)線和MY線。金屬通孔128的V0級、V1級、V2級…V(Y-1)級和VY級可以分別被稱為V0通孔、V1通孔、V2通孔…V(Y-1)通孔和VY通孔。每個金屬通孔128可以實體連接和/或電連接下面的金屬線126（例如，相應的M1線）和上覆的金屬線126（例如，相應的M2線）、下面的裝置級接觸件（例如，源極/汲極接觸件）和上覆的金屬線126(例如，對應的M0線)，或下面的裝置特徵(例如，閘極和/或源極/汲極)和上覆的金屬線126(例如，對應的M0線)。

背側多層互連構件結構BMLI-1可能類似前側多層互連構件結構FMLI-1。例如，背側多層互連構件結構BMLI-1包括裝置級接觸層和/或裝置級通孔層(統稱為通孔零層(BV0級))、金屬零層(BM0級)、通孔一層（BV1級）、金屬一層（BM1級）、通孔二層（BV2級）及金屬二層（BM2級）。背側多層互連構件結構BMLI-1的每一層包括設置在絕緣層120-1’的一部分和/或基底106的一部分中的導電特徵，例如金屬線122’或金屬通孔124’。BM0級、BM1級和BM2級的金屬線122’可以分別稱為BM0線、BM1線和BM2線。BV0級、BV1級和BV2級的金屬通孔124’可以稱為BV0通孔、BV1通孔和BV2通孔。每個金屬通孔124’可以實體連接和/或電連接下面的金屬線122’（例如，相應的BM1線）和上覆的金屬線122’（例如，相應的BM2線）、下面的裝置級接觸（例如，源極/汲極接觸件）和上覆的金屬線122’（(例如，相應的BM0線)，或下面的裝置特徵(例如，閘極和/或源極/汲極)和上覆的金屬線122(例如，相應的BM0線)。在一些實施例中，BM0級的金屬線122’中的一個或多個為電源軌，電源軌通過BV0級的金屬通孔124’電連接至裝置層DL1的電晶體。例如，BM0級的右金屬線122’可以透過BV0級的相應金屬通孔124’(其可以是背側源極/汲極接觸件，例如背面源極/汲極接觸件144)電連接到電晶體T2的源極/汲極，例如源極/汲極112。因此，BM0級可以稱為功率傳輸層/級和/或晶片102的背側超電源軌SPR。背側多層互連構件結構BMLI-1可以具有更多或更少的層/級，例如，高達BMZ級，其中Z是整數（例如，2至10）。

前側多層互連構件結構FMLI-1（例如V0級）、前側多層互連構件結構FMLI-2（例如V0級）和背側多層互連構件結構BMLI-1（例如BV0級）的裝置級（例如最底層級）可以透過中段製程（MOL）處理來製造，且前側多層互連構件結構FMLI-1（例如M0級及以上）、前側多層互連構件結構FMLI-2（例如M0級及以上）和背側多層互連構件結構BMLI-1（例如BM0級及以上）的另外的層級可以是透過後段製程(BEOL)處理來製造。因此，晶片102和晶片104的V0級可以分別稱為中段製程結構130-1和中段製程結構130-2，並且晶片102和晶片104的M0級和以上可以分別稱為後段製程結構132-1和後段製程結構132-2。再次參考圖3A，區I也描繪了晶片102的V0級、M0級、BV0級和BM0級的一部分。例如，在裝置層DL1的前側上，V0級包括介電層118、介電層118上的介電層134、介電層118中的源極/汲極接觸件(MD)（例如源極/汲極接觸件136）、介電層134中的源極/汲極通孔(VD)（例如源極/汲極通孔138）、閘極接觸件(VG)（例如，介電層134中的閘極接觸件140)，且M0級包括其中配置有金屬線122的介電層142。在一些實施例中，V0級可以包括由源極/汲極接觸件形成的MD級以及由源極/汲極通孔和閘極接觸件形成的VD/VG級。源極/汲極接觸件136將源極/汲極112的前側電氣和/或實體連接到源極/汲極通孔138，源極/汲極通孔138將源極/汲極接觸件136電氣和/或實體連接到前側多層互連構件結構FMLI-1的M0級的相應金屬線122，且閘極接觸件140電氣和/或實體連接閘極結構110（例如，其閘極）到前側多層互連構件結構FMLI-1的M0級的相應金屬線122。此外，在裝置層DL1的背側上，BV0級包括基底106中的背側源極/汲極接觸件，例如背側源極/汲極接觸件144，且BM0級包括其中配置有金屬線122’的介電層146。背側源極/汲極接觸件可以配置在基底106的電絕緣部分中，例如配置在其一個或多個背側介電層和/或隔離結構。背側源極/汲極接觸件144將源極/汲極112的背側電氣和/或實體連接至背側多層互連構件結構BMLI-1的BM0級的相應金屬線122’。在所描繪的實施例中，源極/汲極112之一配置在相應的前側源極/汲極接觸件136和背面源極/汲極接觸件144之間並且連接到相應的前側源極/汲極接觸件136和背面源極/汲極接觸件144。在一些實施例中，前側矽化物層148可以在源極/汲極112和前側源極/汲極接觸件136之間，並且背側矽化物層149可以在源極/汲極112和背側源極/汲極接觸件144之間。前側矽化物層148和/或背側矽化物層149可以降低源極/汲極接觸電阻。介電層118、介電層134和介電層142可以形成前側多層互連構件結構FMLI-1的絕緣層120-1的一部分，並且介電層146可以形成背側多層互連構件結構BMLI-1的絕緣層120-1’的一部分。

返回參考圖1，晶片102和晶片104被堆疊並正面對正面和/或面對面地附接（接合）。例如，晶片102具有由前側多層互連構件結構FMLI-1形成的前側FS1和由背側多層互連構件結構BMLI-1形成的背側BS1，晶片104具有由前側多層互連構件結構FMLI-2形成的前側FS2和由裝置層DL2形成的背側BS2（例如，由基底108的背側），且前側多層互連構件結構FMLI-1附接（接合）到前側多層互連構件結構FMLI-2上。在所描繪的實施例中，前側多層互連構件結構FMLI-1的MX級(例如，其最頂部的金屬線層)直接接合到並且實體接觸前側多層互連構件結構FMLI-2的MY級(例如，其最頂部的金屬線層)。例如，MX級的金屬線122直接接合且實體接觸MY級的金屬線126，使得前側多層互連構件結構FMLI-1可以電連接到前側多層互連構件結構FMLI-2。MX級的金屬線122和/或MY級的金屬線126因此可以分別稱為晶片102和晶片104的接合焊盤和/或接合層。此外，前側多層互連構件結構FMLI-1的絕緣層120-1直接接合併實體接觸前側多層互連構件結構FMLI-2的絕緣層120-2。晶片102和晶片104的面對面接合可以透過介電質到介電質接合(例如，氧化物到氧化物接合)、金屬到金屬接合(例如，銅到銅接合)、金屬到介電質接合（例如，銅到氧化物接合）、其他類型的接合或其組合來實現。

為了實現晶片102和晶片104面對面的金屬間接合（即前側MLI之間的接合），MX級的間距與MY級的間距相同。圖案化金屬層的間距通常是指圖案化金屬層的寬度金屬線(例如，金屬線122或金屬線126)與圖案化金屬層的直接相鄰的金屬線之間的間隔(即，圖案化金屬層的直接鄰近的金屬線122或金屬線126邊緣之間的橫向距離)之和。在一些實施例中，圖案化金屬層的間距是圖案化金屬層的直接相鄰的金屬線122或金屬線126的中心之間的橫向距離。在所描繪的實施例中，MX級和MY級具有間距P，其稱為接合間距，因為對於晶片102和晶片104的面對面金屬間接合（即，對於前側多層互連構件FMLI直接接合），MX級和MY級是接合層。間距P小於前側重佈線路層結構的接合層的接合間距，前側重佈線路層結構通常用於間接、面對面接合晶片102和晶片104（例如，在晶片102的前側多層互連構件結構FMLI-1上形成第一重佈線路層結構，在晶片104的前側多層互連構件結構FMLI-2上形成第二重佈線路層結構，第一重佈線路層結構接合（附接）到第二重佈線路層結構，並且第一重佈線路層結構和第二重佈線路層結構的接合層具有比間距P大得多的接合間距）。較小的金屬間化合物接合間距P提高了晶片至晶片速度（例如，透過增加其間的訊號傳輸）和/或晶片性能。在一些實施例中，間距P小於約0.5埃，以促進晶片102和晶片104之間的訊號傳輸比當晶片102和晶片104透過具有大於間距P的接合間距的相應前側重佈線路層結構而間接面對面接合時實現的訊號傳輸速度更快。在一些實施例中，間距P為約0.5埃至0.1埃。在一些實施例中，間距P為約0.09至0.05。在一些實施例中，間距P為約0.05埃至0.01埃。當通過前側重佈線路層結構面對面接合晶片時，與重佈線路層接合間距相比，大於0.5埃(Å)的間距P可能無法實現有意義的晶片到晶片速度改進和/或晶片性能。

在一些實施例中，前側多層互連構件結構FMLI-1、前側多層互連構件結構FMLI-2、背側多層互連構件結構BMLI-1或其組合的金屬層可以有不同的間距。具有相同間距的金屬層可以分組在一起。例如，金屬層的間距可以隨著距離裝置層的距離的增加而增加。在一些實施例中，前側多層互連構件結構FMLI-1和/或前側多層互連構件結構FMLI-2可以具有第一組金屬層（例如，靠近它們各自的裝置層的底部金屬層），其具有間距P1、第二組金屬層（例如，中間金屬層）)具有間距P2和第三組金屬層(例如，頂部金屬層，諸如MX級、M(X-1)級、MY級和M(Y-1)級))，具有間距P。間距P1、間距P2和間距P是不同的，並且在一些實施例中，間距P1小於間距P2，且間距P2小於間距P。在此類實施例中，前側多層互連構件結構FMLI-1和/或前側多層互連構件結構FMLI-2的金屬的間距隨著裝置基板的FMLI結構與前側之間的距離增加而增加。本公開設想了其他間距變體。例如，FMLI結構和BMLI結構可以包括任意數量的具有不同間距的金屬層組（組），這取決於IC技術節點和/或IC代（例如，20nm、5nm等）。

承載基底（晶圓）150可以透過接合層152附接（接合）到晶片102的背側BS1。在所描述的實施方案中，背側多層互連構件結構BMLI-1透過接合層152接合至承載基底150。在一些實施例中，承載基底150包括體矽(例如，承載基底150可以是矽基底)。在一些實施例中，承載基底150包括為晶片102提供足夠的剛性和/或機械支撐的另一種合適的材料。在一些實施例中，接合層152是氧化物層。在一些實施例中，接合層152是促進承載基底150與絕緣層120-1’和/或金屬線122’接合的另一種合適的材料。

晶片102也包括貫穿基板通孔(TSV)160(又稱穿孔、貫穿矽通孔或貫穿半導體通孔)和保護環170。保護環170與貫穿基底通孔160間隔開並圍繞貫穿基底通孔160，並且絕緣層120-1、絕緣層120-1’和基底106(例如，其絕緣部分)可以填充保護環170和貫穿基底通孔160之間的間隔。參見圖4A-4C，從俯視圖來看，保護環170可以是圓環(圖4A)、方環(圖4B)、八角環(圖4C)、六角環或貫穿基底通孔160周圍的其他合適形狀的環。在所描繪的實施例中，保護環170圍繞著貫穿基底通孔160連續延伸。在一些實施例中，保護環170在貫穿基底通孔160周圍是不連續的。例如，保護環170可以由離散的片段形成，這些片段結合而形成圍繞貫穿基底通孔160的環。在一些實施例中，保護環170電連接至電壓。在一些實施例中，保護環170電連接至電接地。在一些實施例中，保護環170被配置為使貫穿基底通孔160與晶片102的裝置區電絕緣。例如，在圖1中，貫穿基底通孔160可以設置在晶片102的裝置區之間，晶片102的裝置區包括裝置層DL1的電晶體、其上並連接到其的前側多層互連構件結構FMLI-1的部分、以及其上並連接到其的背側多層互連構件結構BMLI-1的部分之間，保護環170可配置在貫穿基底通孔160與這些裝置區之間，且保護環170可以使貫穿基底通孔160與這些裝置區電絕緣。在一些實施例中，保護環170吸收和/或減少來自貫穿基底通孔160、貫穿基底通孔160內和/或周圍的熱應力和/或機械應力。在一些實施例中，保護環170為貫穿基底通孔160提供結構支撐、完整性、增強或其組合。

保護環170可以由前側多層互連構件結構FMLI-1的一部分、背側多層互連構件結構BMLI-1的一部分和裝置層DL1的一部分形成。在所描繪的實施例中，保護環170具有設置在絕緣層120-1中並且延伸穿過絕緣層120-1的前側互連結構堆疊、設置在絕緣層120-1’中並且延伸穿過絕緣層120-1’的背側互連結構堆疊、以及設置在裝置層DL1中並且延伸穿過裝置層DL1的裝置級互連結構。前側互連結構堆疊包括保護環零層（g0級）、保護環一層（g1級），依此類推到保護環g(B-1)層（g(B-1)級）和保護環B層（gB級），其中B是整數（例如，從2到10）。背側互連結構堆疊包括背側保護環零層（bg0級）、背側保護環一層（bg1級）和背側保護環兩層（bg2級）。前側互連結構堆疊的每個互連結構可以包括相應的金屬線122和相應的金屬通孔124，並且背側互連結構堆疊的每個互連結構可以包括相應的金屬線122’和相應的金屬通孔124’。在一些實施例中，例如所描繪的，金屬通孔124的g0級配置在基底106之上，而金屬通孔124’的bg0級配置在基底106中。前側互連結構堆疊和/或背側互連結構堆疊可以具有更多或更少的互連結構，並且前側互連結構堆疊和/或背側互連結構堆疊可以具有多於、少於或等於前側多層互連構件結構FMLI-1和背側多層互連構件結構BMLI-1的個別級數。

參考圖3B，提供圖1的區II或堆疊晶片結構100A和/或圖2的堆疊晶片結構100B的放大圖，其描繪保護環的裝置級部分，例如可形成保護環170的裝置層DL1的部分。在圖3B中，裝置層DL1的部分包括基底106的前側上的介電層118、介電層134和介電層142，以及基底106的背側上的介電層146。保護環170的裝置級部分可以包括基底106中的相應源極/汲極112、g0級處的前側裝置級互連結構（在所描繪的實施例中，其包括介電層118中的相應源極/汲極接觸件136、介電層134中的源極/汲極通孔138以及介電層142中的相應金屬線），以及bg0級的背側裝置級互連結構（在所描繪的實施例中，其包括基底106中的背面源極/汲極接觸件144和介電層146中的相應金屬線122’）。相應背面源極/汲極接觸件144可以設置在基底106的絕緣部分（例如其中的介電層和/或隔離結構）中，使得背側源極/汲極接觸件144與基底106中的其他導電部件電隔離。因此，保護環170可以具有相應的源極/汲極112，源極/汲極112在前側源極/汲極接觸件136和背面源極/汲極接觸件144之間並連接到前側源極/汲極接觸件136和背面源極/汲極接觸件144，並且前側互連結構堆疊（例如，g0級到gB級）可以透過源極/汲極112電連接到背側互連結構堆疊（例如，bg0級到bg2級）。在這樣的實施例中，保護環170的裝置級部分可以視為前側源極/汲極通孔到前側源極/汲極接觸件到源極/汲極到背側源極/汲極接觸件的結構（例如，VD/MD/SD/VB結構）。此外，在這樣的實施例中，保護環170的裝置級部分形成在主動區中。

參考圖3C，提供圖1的堆疊晶片結構100A和/或圖2的堆疊晶片結構100B的區II的放大圖，其描繪保護環的裝置級部分的另一個配置，例如可形成保護環170的裝置層DL1的部分。在圖3C中，裝置層DL1的部分包括基底106的前側上的介電層118、介電層134和介電層142，以及基底106的背側上的介電層146。取代圖3B中配置的具有源極/汲極的保護環的裝置級部分，在圖3C中，保護環170的裝置級部分可以包括基底106中的通孔172、g0級處的前側裝置級互連結構（其在所在描繪的實施例中，包括介電層118中的源極/汲極源極/汲極接觸件136、介電層134中的源極/汲極源極/汲極通孔138以及介電層142中的相應金屬線)，以及bg0級處的背側裝置級互連結構(在所描繪的實施例中，其包括基底106中的通孔172的一部分和介電層146中的相應金屬線122’)。通孔172可以設置在基底106的絕緣部分（例如基底106中的介電層和/或隔離結構）中，使得通孔172與基底106中的其他導電部件電隔離。在一些實施例中，通孔172可以延伸穿過半導體基底和隔離結構，例如STI。因此，保護環170可以具有在相應的前側源極/汲極接觸件136和相應的背側金屬線122’之間並且連接到相應的前側源極/汲極接觸件136和相應的背側金屬線122’的通孔172，並且前側互連結構堆疊（例如，g0級到gB級）可以通過通孔172電連接到背側互連結構堆疊（例如，bg0級到bg2級）。在這樣的實施例中，保護環170的裝置級部分可以稱為前側源極/汲極通孔到前側源極/汲極接觸件到電力通孔的結構（例如，VD/MD/PV結構）。此外，在這樣的實施例中，保護環170的裝置級部分形成在隔離區（諸如STI區）中。

返回參考圖1，貫穿基底通孔160實體連接和電氣連接到前側多層互連構件結構FMLI-1的M(X-1)級的相應金屬線122，其實體連接和電氣連接到前側多層互連構件結構FMLI-1的MX級的相應金屬線122，其實體（例如，黏合/附接）和電氣連接至前側多層互連構件結構FMLI-2的MY層的相應金屬線126。貫穿基底通孔160因此電連接到晶片104的前側多層互連構件結構FMLI-2，且貫穿基底通孔160可以促進晶片104與外部電路的電連接和/或電氣通訊。貫穿基底通孔160從M(X-1)級的相應金屬線122垂直延伸，部分地穿過前側多層互連構件結構FMLI-1的絕緣層120-1、穿過裝置層DL1(例如，其基底206)、穿過背側多層互連構件結構BMLI-1的絕緣層120-1’、穿過接合層152以及穿過承載基底150。貫穿基底通孔160可以垂直延伸超過保護環170的頂部。在所描述的實施例中，M(X-1)級的相應金屬線122在保護環170的頂部橫向延伸，保護環170不包括V(X-1)級中的金屬通孔124，且保護環170(例如，其最頂部的金屬線122)不電連接和/或實體連接到M(X-1)級的相應金屬線122。因此，保護環170不電連接至貫穿基底通孔160（例如，透過M(X-1)級的相應金屬線122）。在一些實施例中，保護環170可以包括V(X-1)級中的金屬通孔124，並且保護環170(例如，其最頂部的金屬線122)可以電連接和/或實體連接到M(X-1)級的相應金屬線122，使得保護環170可以電連接到貫穿基底通孔160。

參考圖3D，根據一些實施例，提供了圖1的堆疊晶片結構100A的區III-1的放大圖，其描繪了貫穿基底通孔160的一部分。在圖1和圖3D中，貫穿基底通孔160是延伸穿過絕緣層120-1、基底206、絕緣層120-1’、接合層152和承載基底150的單一連續結構。在這樣的實施例中，貫穿基底通孔160可以透過單一的貫穿基底通孔製造製程來形成。此單一連續的結構可以包括導電芯174（例如，金屬芯）、阻障層176和介電襯178。導電芯174被阻障層176包裹，使得阻障層176沿著導電芯174的底部和側壁配置。阻障層176在介電襯178和導電芯174之間，介電襯178在阻障層176和絕緣層120-1、基底106、絕緣層120-1’、接合層152和承載基底150之間。因此，貫穿基底通孔160的頂部/前側由導電芯174和阻障層176形成，貫穿基底通孔160的底部/背側由阻障層174和介電襯178形成，並且貫穿基底通孔160的側壁由介電襯178形成。

導電芯174(也可稱為柱、金屬柱、體金屬層、金屬填充層、導電插塞、金屬插塞等)包括導電材料，例如鋁、銅、鈦、鉭、鎢、釕、鈷、銥、鈀、鉑、鎳、錫、金、銀、其他適當的金屬、其合金、其矽化物、或其組合。例如，導電芯174可以包括銅(即，貫穿基底通孔160包括銅插塞)、鎢(即，貫穿基底通孔160包括鎢插塞)或多晶矽(即，貫穿基底通孔160包括多晶矽插塞)。阻障層176可以包括鈦、鈦合金(例如，TiN和/或TiC)、鉭、鉭合金(例如，TaN和/或TaC)、鋁、鋁合金(例如，AlON和/或Al₂O₃)、其他合適的屏障材料(例如，可以防止金屬成分從導電芯174擴散到絕緣層120-1、基底106、絕緣層120-1’、接合層152、承載基底150或其組合)、或其組合的材料。介電襯178包括介電材料，例如氧化矽、氮化矽、其他適當的介電材料或其組合。例如，介電襯178可以是氧化物層、氮化矽層或碳氮化矽層。導電芯174、阻障層176、介電襯178或其組合可以具有多層結構。例如，導電芯174可以包括種子層和金屬插塞，其中種子層位於金屬插塞和阻障層176之間。晶種層可以包括銅鎢、其他適當的金屬、其合金、或其組合。

在圖1和圖3D中，貫穿基底通孔160的單一連續的結構具有基本上垂直的側壁輪廓，並且貫穿基底通孔160具有直徑D1（和/或寬度）（例如，沿著x方向和/或y方向），直徑D1沿著其厚度（和/或其長度）（例如，沿著z方向）基本上相同。在一些實施例中，貫穿基底通孔160在俯視圖中具有圓形形狀(圖4A-4C)，且貫穿基底通孔160可以是圓柱形結構。貫穿基底通孔160在俯視圖中可以有不同的形狀，例如正方形、菱形、梯形、六邊形、八邊形或其他適當的形狀。在一些實施例中，貫穿基底通孔160的直徑D1(和/或寬度)沿著貫穿基底通孔160的厚度(和/或長度)變化。例如，貫穿基底通孔160的單一、連續結構可以具有錐形側壁輪廓(即，錐形側壁)，並且貫穿基底通孔160的直徑D1(和/或寬度)沿著貫穿基底通孔160的厚度(和/或長度)減小或增大。本揭露設想了貫穿基底通孔160的單一、連續的結構具有各種側壁輪廓構造，使得貫穿基底通孔160可以沿著其厚度具有直徑D1的各種變化。

貫穿基底通孔160(例如，其底部)實體且電氣連接到重佈線路層結構180，其被設置為將堆疊晶片結構100A和/或堆疊晶片結構100B(即，SoIC)電連接到外部電路和/或外部裝置。重佈線路層結構180可以包括其中設置有重佈線路層線路184、重佈線路層通孔(多個)186和接觸墊(多個)188的絕緣層182以及保護層190。在所描繪的實施例中，貫穿基底通孔160實體且電連接到重佈線路層結構180的頂部的重佈線路層線路184，並且貫穿基底通孔160透過重佈線路層線路184和重佈線路層通孔186的組合電連接到接觸墊188，使得貫穿基底通孔160可以電連接到外部電路。在堆疊晶片結構100A中，貫穿基底通孔160的阻障層176配置在貫穿基底通孔160的導電芯174和頂部的重佈線路層線路184之間，並且導電芯174不實體接觸頂部的重佈線路層線路184。在堆疊晶片結構100B中，貫穿基底通孔160的阻障層176B和導電芯174B實體接觸頂部的重佈線路層線路184。在一些實施例中，重佈線路層結構180將晶片102和/或晶片104(例如，其組件和/或裝置，諸如電晶體)電連接至外部電路。在一些實施例中，重佈線路層結構180重新分佈晶片102和/或晶片104的裝置和/或組件之間的連接佈局，以促進訊號傳輸和/或電力傳輸。在一些實施例中，重佈線路層結構180將接合焊盤重新分佈到不同位置，例如從外圍位置重新均勻的分佈到堆疊晶片結構100A(和/或其晶片102)和/或堆疊晶片結構100B(和/或其晶片102)的表面上。在一些實施例中，重佈線路層結構180將貫穿基底通孔160電耦合至一個或多個接合焊盤，其可用於外部連接。

絕緣層182包含電絕緣材料。在一些實施例中，絕緣層182是和/或包括鈍化層，其可以包括與絕緣層120-1’和/或絕緣層120-1的ILD層不同的材料。在一些實施例中，鈍化層包括聚醯亞胺、未摻雜矽酸鹽玻璃(USG)、氧化矽、氮化矽、其他適當的鈍化材料或其組合。在一些實施例中，鈍化層的介電常數大於絕緣層120-1’和/或絕緣層120-1的ILD層的介電常數。在一些實施例中，鈍化層具有多層結構，多層結構具有多種介電材料。例如，鈍化層可以包括氮化矽層和USG層。在一些實施例中，接觸墊188是凸塊下冶金/金屬化(UBM)結構。重佈線路層線路184、重佈線路層通孔186和接觸墊188包括導電材料，導電材料可包括鋁、銅、鈦、鉭、鎢、釕、鈷、銥、鈀、鉑、鎳、錫、金、銀、其他合適的金屬、其合金，它們的矽化物或其組合。在一些實施例中，重佈線路層線路184、重佈線路層通孔186、接觸墊或其組合包括相同的導電材料。在一些實施例中，重佈線路層線路184、重佈線路層通孔186、接觸墊或其組合包括不同的導電材料。

在一些實施例中，貫穿基底通孔160被配置為多件式結構。例如，參考圖2，堆疊晶片結構100B的貫穿基底通孔160是具有貫穿基底通孔部160A和貫穿基底通孔部160B的兩件式貫穿基底通孔。在這樣的實施例中，貫穿基底通孔160可以透過多於一種的貫穿基底通孔製造製程來形成。參考圖3E，根據一些實施例，提供了圖2的堆疊晶片結構100B的區III-2的放大圖，其描繪了貫穿基底通孔160的一部分。在圖2和圖3E中，貫穿基底通孔部160A延伸穿過絕緣層120-1、基底206、絕緣層120-1’和接合層152，並且貫穿基底通孔部160B延伸穿過承載基底150。貫穿基底通孔部160A具有導電芯174A、阻障層176A和介電襯178A，貫穿基底通孔部160B具有導電芯174B、阻障層176B和介電襯178B。導電芯174A被阻障層176A包裹，使得阻障層176A沿著導電芯174A的頂部和側壁配置。導電芯174B被阻障層176B包裹，使得阻障層176B沿著導電芯174B的頂部和側壁配置。阻障層176A在介電襯178A和導電芯174A之間，阻障層176A在導電芯174A和M(X-1)級的金屬線122之間，介電襯178A在阻障層176A和絕緣層120-1、基底106、絕緣層120-1’和接合層152之間。阻障層176B在介電襯178B和導電芯174B之間，阻障層176B在貫穿基底通孔部160A和導電芯174B之間，且介電襯178B在阻障層176B和承載基底150之間。因此，貫穿基底通孔160的頂部/前側由阻障層176A形成，貫穿基底通孔160的底部/背側由導電芯174B、阻障層176B和介電襯178B形成，並且貫穿基底通孔160的側壁由介電襯178A和介電襯178B形成。此外，阻障層176B在導電芯174A和導電芯174B之間以及在阻障層176A和導電芯174B之間。

在圖2和圖3E中，貫穿基底通孔部160A和、貫穿基底通孔部160B的每一個都具有基本上垂直的側壁輪廓，貫穿基底通孔部160A具有直徑D1(和/或寬度)(例如，沿著x方向和/或y方向)，沿著其厚度（和/或其長度）（例如，沿著z方向）基本上相同。貫穿基底通孔部160B具有直徑D2（和/或寬度）（例如，沿著x方向和/或y方向），沿著其厚度（和/或其長度）（例如，沿z方向）基本上相同，且直徑D2大於直徑D1。在一些實施例中，直徑D2等於或小於直徑D1。在一些實施例中，貫穿基底通孔部160A和/或貫穿基底通孔部160B在俯視圖中具有圓形形狀，且貫穿基底通孔部160A和/或貫穿基底通孔部160B可以是圓柱形結構。在一些實施例中，貫穿基底通孔部160A和/或貫穿基底通孔部160B在俯視圖中可以具有不同的形狀，例如正方形、菱形、梯形、六邊形、八邊形或其他適當的形狀。在一些實施例中，貫穿基底通孔部160A和貫穿基底通孔部160B可以有不同的俯視圖。例如，貫穿基底通孔部160A在俯視圖中可以具有圓形形狀，而貫穿基底通孔部160B在俯視圖中可以具有正方形形狀或八邊形形狀，或反之亦然。在一些實施例中，貫穿基底通孔部160A的直徑D1(和/或寬度)沿著貫穿基底通孔部160A的厚度(和/或長度)變化。例如，貫穿基底通孔部160A可以具有錐形側壁輪廓(即，錐形側壁)，並且貫穿基底通孔部160A的直徑D1(和/或寬度)沿著貫穿基底通孔部160A的厚度(和/或長度)減小或增大。在一些實施例中，貫穿基底通孔部160B的直徑D2(和/或寬度)沿著貫穿基底通孔部160B的厚度(和/或長度)變化。例如，貫穿基底通孔部160B可以具有錐形側壁輪廓(即，錐形側壁)，並且貫穿基底通孔部160B的直徑D2(和/或寬度)沿著貫穿基底通孔部160B的厚度(和/或長度)減小或增大。本揭露設想貫穿基底通孔部160A和/或貫穿基底通孔部160B具有各種側壁輪廓構造，使得貫穿基底通孔部160A可以沿著其厚度具有直徑D1的各種變化和/或貫穿基底通孔部160B可以沿著其厚度具有直徑D2的各種變化。

在堆疊晶片結構100A（圖1）和堆疊晶片結構100B（圖2）中，絕緣層120-1、絕緣層120-1’和絕緣層120-2均包含介電材料，如氧化矽、原矽酸四乙酯（TEOS）氧化物、磷矽酸鹽玻璃（PSG）、摻硼矽酸鹽玻璃（BSG）、硼摻雜PSG(BPSG)、低k介電材料(具有例如小於氧化矽的介電常數(例如，k＜3.9))、其他合適的介電材料、或其組合。例示性低k介電材料包括氟矽酸鹽玻璃(FSG)、碳摻雜氧化物、乾凝膠、氣凝膠、無定形氟化碳、聚對二甲苯、苯並環丁烯(BCB)、聚醯亞胺、其他低k介電材料或其組合。在一些實施例中，絕緣層120-1、絕緣層120-1’、絕緣層120-2或其組合包括低k介電材料，例如碳摻雜氧化物，或極低k介電材料(例如，k≤2.5)，例如多孔碳摻雜氧化物。可以形成絕緣層120-1的一部分的介電層118、介電層134、介電層142和可以形成絕緣層120-1’的一部分的介電層146可以包括任何合適的介電質材料和/或具有多層結構(例如，ILD和CESL)，諸如本文中所描述的。

在一些實施例中，絕緣層120-1、絕緣層120-1’、絕緣層120-2或其組合具有多層結構。例如，絕緣層120-1、絕緣層120-1’和絕緣層120-2可各自包括至少一個ILD層、設置在相應ILD層之間的至少一個CESL、以及設置在相應ILD層和裝置基底(例如，基底106和/或基底108)之間的至少一個CESL。在這樣的實施例中，CESL的材料不同於ILD層的材料。例如，在ILD層包括包含矽和氧的低k介電質材料的情況下，CESL可以包括矽和氮（例如，氮化矽、氧氮化矽、碳氮化矽、或其組合）或其他合適的介電質材料（例如，金屬氮化物）。ILD層可以具有多種介電材料的多層結構。CESL可以具有多種介電材料的多層結構。

在一些實施例中，前側多層互連構件結構FMLI-1的每個層級（例如，包括M2級和V2級的第二層級）包括相應的ILD層和/或絕緣層120-1的相應CESL，並且相應的金屬線122和金屬通孔124在相應的ILD層和/或相應的CESL中。在一些實施例中，背側多層互連構件結構BMLI-1的每個層級(例如，包括BM1級和BV1級的第一層級)包括ILD層和/或絕緣層120-2的相應CESL，並且相金屬線122’和金屬通孔124’在相應的ILD層和/或相應的CESL中。在一些實施例中，前側多層互連構件結構FMLI-2的每個層級(例如，包括MY級和VY級的第Y層級)包括ILD層和/或絕緣層120-2的相應CESL，並且金屬線126和金屬通孔128在相應的ILD層和/或相應的CESL中。

在一些實施例中，前側多層互連構件結構FMLI-1的M0級至MX級可各自包括相應的ILD層和/或相應的CESL，其中相應的金屬線122位於相應的ILD層和/或相應的CESL中。在一些實施例中，被側多層互連構件結構BMLI-1的BM0級至BMZ級可各自包括相應的ILD層和/或相應的CESL，其中相應的金屬線122’位於相應的ILD層和/或相應的CESL中。在一些實施例中，前側多層互連構件結構FMLI-2的M0級至MY級均可包括相應的ILD層和/或相應的CESL，其中相應的金屬線126位於相應的ILD層和/或相應的CESL中。在一些實施例中，前側多層互連構件結構FMLI-1的V0級至VX層可以各自包括相應的ILD層和/或相應的CESL，其中相應的金屬通孔124位於相應的ILD層和/或相應的CESL中。在一些實施例中，背側多層互連構件結構BMLI-1的BV0級至BVZ級均可包括相應的ILD層和/或相應的CESL，其中相應的金屬通孔124’位於相應的ILD層和/或相應的CESL中。在一些實施例中，前側多層互連構件結構FMLI-2的V0級至VY級均可包括相應的ILD層和/或相應的CESL，其中相應的金屬通孔128位於相應的ILD層和/或相應的CESL中。

此外，在堆疊晶片結構100A(圖1)和堆疊晶片結構100B(圖2)、金屬線122、金屬通孔124、金屬線122’、金屬通孔124’、金屬線126、金屬通孔128、源極/汲極接觸件(例如前側源極/汲極接觸件136和背側源極/汲極接觸件144)、源極/汲極通孔(例如源極/汲極通孔138)、閘極接觸件(例如閘極接觸件140)以及電力通孔(例如，電力通孔172)包括導電材料，導電材料包括例如鋁、銅、鈦、鉭、鎢、釕、鈷、銥、鈀、鉑、鎳、錫、金、銀、其他合適的金屬、其合金、其矽化物、或其組合。在一些實施例中，金屬線122、金屬通孔124、金屬線122’、金屬通孔124’、金屬線126、金屬通孔128、源極/汲極接觸件、源極/汲極通孔、閘極接觸件、電力通孔或其組合包括體金屬層(也稱為金屬填充層、導電插塞、金屬插塞等)。在一些實施例中，金屬線122、金屬通孔124、金屬線122’、金屬通孔124’、金屬線126、金屬通孔128、源極/汲極接觸件、源極/汲極通孔、閘極接觸件、電力通孔或其組合包括設置在體金屬層和相應絕緣層的相應部分之間的阻障層、黏合層、其他適當的層或其組合。阻障層可以包括鈦、鈦合金(例如，TiN)、鉭、鉭合金(例如，TaN)、其他合適的屏障材料(例如，可以防止金屬成分從體金屬層擴散到周圍介電質中的材料)，或其組合。在一些實施例中，金屬線122、金屬通孔124、金屬線122’、金屬通孔124’、金屬線126、金屬通孔128、源極/汲極接觸件、源極/汲極通孔、閘極接觸件、電力通孔或其組合包括不同的金屬材料。例如，更接近裝置層DL1的較低金屬線122和/或金屬通孔124（以及較低金屬線122’和/或金屬通孔124’）可以包括鎢、釕、鈷或其組合，而更遠離裝置層DL1的較高金屬線122和/或金屬通孔124（以及如較高的金屬線122’和/或金屬通孔124’)可包括銅。在另一個實例中，更接近裝置層DL2的較低金屬線126和/或金屬通孔128可包括鎢、釕、鈷或其組合，而更遠離裝置層DL2的較高金屬線126和/或金屬通孔128可包含銅。在一些實施例中，金屬線122、金屬通孔124、金屬線122’、金屬通孔124’、金屬線126、金屬通孔128、源極/汲極接觸件、源極/汲極通孔、閘極接觸件、電力通孔或其組合包括相同的金屬材料。

參考圖5-圖14，圖5-圖14是本所揭露的各個面向中在形成堆疊晶片結構的互連結構（例如圖1的堆疊晶片結構100A的互連結構）的各個製造階段的工件200的部分或整體的剖面圖。為了清楚起見，圖5-圖14已被簡化，以便更好地理解本揭露的創造性構思。可以在工件200中添加附加特徵，並且可以在工件200的其他實施例中替換、修改或消除下面描述的一些特徵。

參見圖5，工件200經過FEOL處理，工件200經過MEOL處理和BEOL處理後，形成前側多層互連構件結構FMLI-1的一部分，例如裝置層DL1上方的M0級到M(X-2)級，V0級到V(X-2)）級。前側多層互連構件結構FMLI-1可以實體連接和/或電連接至裝置，例如裝置層DL1的電晶體(例如，電晶體T1和/或電晶體T2)。當形成前側多層互連構件結構FMLI-1時，可以在裝置層DL1上方形成保護環170的前側互連結構堆疊（例如，g0級到gB級）。保護環170的前側互連結構堆疊可以實體連接和/或電連接到裝置層DL1，例如連接到其有源區中的源極/漏極(圖3B)和/或連接到其隔離區中的電力通孔(例如，STI區)(圖3C)。保護環170是具有限定絕緣層120-1的介電區210的內部尺寸的導電環（例如，金屬環）（圖4A-圖4C）。如下文進一步描述的，貫穿基底通孔160形成在介電區210中並延伸穿過介電區210。

在一些實施例中，形成前側多層互連構件結構FMLI-1的給定層級(例如，V1級的金屬通孔124和M1級的金屬線122)和給定層級處的保護環170的互連結構(例如，g1級的金屬通孔124和金屬線122)的方式包括在基底106的前側沉積絕緣層120-1的ILD層。在一些實施例中，沉積絕緣層120-1的部分包括在沉積ILD層之前沉積CESL，使得ILD層沉積在CESL上方。絕緣層120-1的部分(例如，ILD層和/或CESL)透過化學氣相沉積(CVD)、等離子體增強CVD(PECVD)、高密度等離子體CVD(HDPCVD)、可流動CVD(FCVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、金屬有機化學氣相沉積(MOCVD)、遠程等離子體CVD(RPCVD)、低壓CVD(LPCVD)、原子層CVD(ALCVD)、常壓CVD(APCVD)、其他適當的沉積方法或其組合來形成。在沉積絕緣層120-1的部分之後可以執行平坦化製程。

在一些實施例中，形成前側多層互連構件結構FMLI-1的給定層級的金屬線122和金屬通孔124(例如，V1級的金屬通孔124和M1級的金屬線122)以及給定層級處的保護環170的互連結構(例如，g1級的金屬通孔124和金屬線122)透過雙鑲嵌工藝(dual damascene process)來形成，可能涉及同時沉積用於通孔/金屬線對的導電材料。在這樣的實施例中，金屬通孔124和金屬線122可以共享阻障層和導電插塞，而不是各自具有相應且不同的阻障層和導電插塞（例如，相應金屬線122的阻障層將相應金屬線122的導電插塞與相應的金屬通孔124的導電插塞分開）。在一些實施例中，雙鑲嵌製程包括執行圖案化製程以形成延伸穿過絕緣層120-1的一部分以暴露下方的導電部件的互連開口。圖案化製程可以包括第一光刻步驟和第一蝕刻步驟以在絕緣層120-1中形成互連開口（其對應於並限定金屬線122）的溝槽開口；以及第二光刻步驟和第二蝕刻步驟以在絕緣層120-1中形成互連開口的通孔開口（對應並定義金屬通孔124）。第一光刻/第一蝕刻步驟和第二光刻/第二蝕刻步驟可以以任何順序執行(例如，第一通孔最後開槽或第一溝槽最後開孔)。第一蝕刻步驟和第二蝕刻步驟均被設置為相對於圖案化掩模層選擇性地去除絕緣層120-1。第一蝕刻步驟和第二蝕刻步驟可以是乾蝕刻、濕式蝕刻、其他合適的蝕刻製程或其組合。

在執行圖案化製程後，雙鑲嵌製程可以包括執行第一沉積製程以在絕緣層120-1上形成部分填充互連開口的屏障材料，以及執行第二沉積製程以在屏障材料上方形成體導電材料，其中體導電材料填充互連開口的剩餘部分。在此類實施例中，屏障材料和體導電材料配置在互連開口中以及在絕緣層120-1的頂部表面上方。第一沉積製程及第二沉積製程可包括CVD、PVD、ALD、HDPCVD、MOCVD、RPCVD、PECVD、LPCVD、ALCVD、APCVD、PEALD、電鍍、化學鍍、其他適當的沉積方法或其組合。然後執行CMP製程和/或其他平坦化製程以從絕緣層120-1的部分的頂表面上方去除多餘的體導電材料和屏障材料，從而產生前側多層互連構件結構FMLI-1的給定層級的圖案化的通孔層（例如，金屬通孔124）和圖案化的金屬層（例如，金屬線122）以及保護環170的相應的互連結構。CMP製程使絕緣層120-1和金屬線122的頂表面平坦化。屏障材料和體導電材料可以不間斷地填充溝槽開口和互連開口的通孔開口，使得金屬線122的導阻障層及電插塞和金屬通孔124均可以不間斷地從金屬線122連續延伸到相應的金屬通孔124。

在一些實施例中，對於前側多層互連構件結構FLMI-1的給定層級，給定層級處的保護環170的互連結構的金屬線122和金屬通孔124分別與前側多層互連構件結構FLMI-1的給定層級的金屬線122和金屬通孔124同時形成。在一些實施例中，對於前側多層互連構件結構FLMI-1的給定層級，給定層級處的保護環170的互連結構的金屬線122和金屬通孔124分別與前側多層互連構件結構FLMI-1的給定層級的金屬線122和金屬通孔124至少部分地同時形成。在一些實施例中，對於前側多層互連構件結構FLMI-1的給定層級，給定層級處的保護環170的互連結構的金屬線122和金屬通孔124分別透過與前側多層互連構件結構FLMI-1的給定層級的金屬線122和金屬通孔124不同的製程形成。在一些實施例中，對於給定層級的前側多層互連構件結構FLMI-1，給定層級的保護環170的互連結構的金屬線122和金屬通孔124以及給定層的前側多層互連構件結構FMLI-1的金屬線122和/或金屬通孔124分別由相同的單鑲嵌工藝來形成。在一些實施例中，對於給定層級的前側多層互連構件結構FLMI-1，給定層級的保護環170的互連結構的金屬線122和金屬通孔124以及給定層的前側多層互連構件結構FMLI-1的金屬線122和/或金屬通孔124分別由不同的單鑲嵌工藝來形成。在一些實施例中，對於給定層級的前側多層互連構件結構FLMI-1，給定層級的保護環170的互連結構的金屬線122和金屬通孔124以及給定層的前側多層互連構件結構FMLI-1的金屬線122和/或金屬通孔124分別由相同的雙鑲嵌工藝來形成在一些實施例中，對於給定層級的前側多層互連構件結構FLMI-1，給定層級的保護環170的互連結構的金屬線122和金屬通孔124以及給定層的前側多層互連構件結構FMLI-1的金屬線122和/或金屬通孔124分別由不同的雙鑲嵌工藝來形成

參考圖6，承載基底(晶圓)215附接至工件200的前側，這允許翻轉工件200，使得可以從其背側處理工件200以進行進一步處理。承載基底215可以透過任何適當的附接製程附接至工件200，例如直接接合、混合接合、使用黏合劑、其他接合和/或附接製程或其組合。在所描繪的實施例中，承載基底215透過接合層220附著在前側多層互連構件結構FMLI-1的頂部表面。接合製程可以包括對準、退火、其他處理或其組合。在一些實施例中，承載基底215是矽基底。

參見圖7，將工件200翻轉，並對裝置層DL1的基底106的背側進行減薄製程。減薄製程減少基底106的厚度（例如，沿著z方向），並且在一些實施例中，移除裝置層DL1的大部分基底106（例如，半導體基底）。減薄製程是研磨製程、平坦化製程（例如，CMP）、蝕刻製程、其他適當的製程或其組合。在一些實施例中，減薄製程是多步驟製程，例如去除大量基底106的機械研磨製程，然後是化學減薄製程（例如，使用蝕刻化學品）以進一步減薄基底106。

參考圖8，背側多層互連構件結構BMLI-1，例如BM0級到BM2級以及BV0級到BV2級，形成在裝置層DL1的背側之上。背側多層互連構件結構BMLI-1可以實體連接和/或電連接至裝置，例如裝置層DL1的電晶體(例如，電晶體T1和/或電晶體T2)。保護環170的背側互連結構堆疊(例如，bg0級到bg2級)可以在裝置層DL1上方形成，同時形成背側多層互連構件結構BMLI-1。保護環170的背側互連結構堆疊可以實體連接和/或電連接到裝置層DL1，例如連接到其有源區中的源極/漏極(圖3B)和/或連接到其隔離區中的電力通孔(例如，STI區)(圖3C)。背側互連結構堆疊的內部尺寸限定絕緣層120-1’的介電區210’，並且如下文進一步描述的，貫穿基底通孔160形成在介電區210’中並延伸穿過介電區210’。背側多層互連構件結構BMLI-1的絕緣層120-1’、金屬線122’和金屬通孔124’和/或保護環170的背側互連結構堆疊的形成類似於上面結合圖5所描述的保護環170的絕緣層120-1、金屬線122、金屬通孔124和前側互連結構堆疊的形成。值得注意的是，在圖8中，背側多層互連構件結構BMLI-1的底部通孔層級(例如，背側源極/汲極接觸件、背側源極/汲極通孔、其最頂部通孔、電力通孔等)可以形成在基底106中(例如，在其絕緣部分中)，且絕緣層120-1’的裝置級ILD層(即，在基底106的背側上)包括對應於背側金屬層(例如，BM0級)的金屬線122’。因此，背側多層互連構件結構BMLI-1的BM0級直接形成在基底106的背側上，而前側多層互連構件結構FMLI-1的M0級通過相應的ILD層和/或相應的CESL中所配置的V0級(例如，具有源極/汲極通孔、閘極接觸件、源極/汲極接觸件或其組合)與基底106的前側隔開。

參考圖9，承載基底150附接至工件200的背側，例如其背側多層互連構件結構BMLI-1，並且工件200被翻轉回來，使得可以從其前側處理工件200以進行進一步處理。承載基底150可以透過任何適當的附接製程附接至背側多層互連構件結構BMLI-1，例如直接接合、混合接合、使用黏合劑、其他接合和/或附接製程或其組合。在所描繪的實施例中，承載基底150透過接合層152(例如，氧化物層)附接到背側多層互連構件結構BMLI-1的底部、背側表面，並且背側多層互連構件結構BMLI-1的頂部、前側表面附接到基底106的底部、背側表面。接合製程可以包括對準、退火、其他製程或其組合。

參考圖10，透過適當的製程(例如研磨製程)從工件200的前側去除承載基底215和接合層220以暴露前側多層互連構件結構FMLI-1。參考圖11，製造方法繼續透過合適的製程形成貫穿基底通孔160。形成貫穿基底通孔160的方法可以包括在M(X-2)級上方形成一個或多個介電層或絕緣層120-1(例如，CESL和/或ILD層)並且形成延伸穿過絕緣層120-1、裝置層DL1(例如，其基底106)、絕緣層120-1’、接合層152且部分地延伸到承載基底150中的貫穿基底通孔溝槽(即，貫穿基底通孔溝槽延伸到承載基底150中的深度小於承載基底150的厚度)。貫穿基底通孔溝槽形成在絕緣層120-1的介電區210和絕緣層120-1’的介電區210’中，使得保護環170圍繞著貫穿基底通孔溝槽。

在一些實施例中，形成貫穿基底通孔溝槽的方法包括形成其中具有暴露絕緣層120-1的介電區210’的開口的圖案化掩模層，並使用圖案化掩模層作為蝕刻掩模來蝕刻絕緣層120-1、裝置層DL1(例如，其基底106)、絕緣層120-1’、接合層152和承載基底150的暴露部分。可以使用光刻製程來形成圖案化掩模層，該光刻製程可以包括抗蝕劑塗覆(例如，旋塗)、軟烘烤、掩模對準、曝光、曝光後烘烤、顯影抗蝕劑、沖洗、乾燥(例如，硬烘烤)。烘烤）、其他合適的製程或其組合。在一些實施例中，圖案化掩模層是圖案化硬掩模層(例如，圖案化氮化矽層)。在一些實施例中，圖案化掩模層是圖案化抗蝕劑層。蝕刻可以是乾蝕刻製程、濕蝕刻製程、其他蝕刻製程或其組合。在一些實施例中，蝕刻製程是各向同性乾式蝕刻。在一些實施例中，實施博世製程(Bosch process)以將貫穿基底通孔溝槽延伸穿過絕緣層120-1、裝置層DL1(例如，其基底106)、絕緣層120-1’、接合層152，並且部分地延伸到承載基底150中。博世製程通常指的是高深寬比等離子體蝕刻製程，其涉及交替的蝕刻階段和沈積階段，其中循環包括蝕刻階段和沈積階段，並且重複該循環直到貫穿基底通孔溝槽具有期望的深度。

形成貫穿基底通孔160還可以包括用導電材料填充貫穿基底通孔溝槽。在一些實施例中，填充貫穿基底通孔溝槽的方法包括在工件200的前側上方沉積介電質材料（例如，SiN、SiCN和/或氧化物）以部分填充貫穿基底通孔溝槽、在部分填充貫穿基底通孔溝槽的介電質材料上方沉積屏障材料（例如，Ti、TiN和/或氧化物）、在填充貫穿基底通孔溝槽的剩餘部分的屏障材料上方沉積體導電材料（例如，Cu），並且執行平坦化製程（例如，CMP）去除由絕緣層120-1頂表面上超出的多餘的介電材料、屏障材料和體導電材料。絕緣層120-1（例如，其ILD層）可以充當平坦化停止層，並且可以執行平坦化製程直至達到並暴露絕緣層120-1。介電質材料的剩餘部分形成介電襯178，屏障材料的剩餘部分形成阻障層176，塊體導電材料的剩餘部分形成導電芯/柱174。介電材料透過CVD（例如，PECVD和/或LPCVD）、熱氧化、化學氧化、其他適當的沉積製程或其組合來形成。屏障材料透過PVD、CVD、ALD、其他適當的沉積製程或其組合來形成。導電塊體材料透過電化學鍍(ECP)、電鍍、化學鍍、PVD、CVD、其他適當的沉積製程或其組合來形成。在一些實施例中，介電材料和屏障材料共形地沉積在工件200上方，使得介電材料和屏障材料具有基本上均勻的厚度。在一些實施例中，導電塊體材料覆蓋沉積在工件200上。

參考圖12，製程包括形成前側多層互連構件結構FMLI-1的剩餘部分，例如M(X-1)級至MX級和V(X-1)級至VX級。例如，在M(X-2)級和貫穿基底通孔160上方形成絕緣層120-1的另外的介電層，V(X-1)級的金屬通孔124、M(X-1)級的金屬線122、VX級的金屬通孔124和MX級的金屬線122上形成在另外的介電層中。MX級是以接合間距（例如間距P）製造的，比重佈線路層接合間距小。在裝置區中，V(X-1)級的金屬通孔124將M(X-2)級的金屬線122實體連接和電連接至M(X-1)級。相反，貫穿基底通孔區不含V(X-1)級中的金屬通孔124。否則，保護環170可能會通過M(X-1)級的金屬線122與貫穿基底通孔160短路，M(X-1)級與貫穿基底通孔160實體連接和電連接。本公開設想貫穿基底通孔160與前側多層互連構件結構FMLI-1的其他級中的金屬線122實體接觸。

參考圖13，晶片104與晶片102面對面接合(附接)以形成堆疊晶片結構100A，例如SoIC，其可以是IC封裝或其一部份。例如，晶片104的前側多層互連構件結構FMLI-2的MY級接合到晶片102的前側多層互連構件結構FMLI-1的MX級。MY級是用接合間距製造的，例如間距P，它與MX級的接合間距相同，但比重佈線路層接合間距小。因此，堆疊晶片結構100A具有比重佈線路層接合間距更小的接合間距，如此在堆疊晶片結構中實現了透過具有重佈線路層接合間距的前側重佈線路層結構間接面對面地接合晶片102和晶片104。

參考圖14，對承載基底150的背側施用減薄製程以暴露貫穿基底通孔160，然後製程可以繼續在承載基底150的背側上方形成重佈線路層結構180，使得裝置層DL2(例如，其基底108)形成堆疊晶片結構100A的頂部前側，且重佈線路層結構180形成堆疊晶片結構100A的底部、背側。因此，貫穿基底通孔160可以促進晶片102和/或晶片104透過重佈線路層結構180與外部電路的電連接和/或電氣連接。減薄製程減少承載基底150的厚度（例如，沿著z方向），使得貫穿基底通孔160延伸穿過承載基底150。減薄製程是研磨製程、平坦化製程（例如，CMP）、蝕刻製程、其他適當的製程或其組合。在一些實施例中，減薄製程是平坦化製程，其可以在達到貫穿基底通孔160(例如，其阻障層176)時停止。

參考圖15-圖25，圖15-圖25是根據本所揭露的各個面向在形成堆疊晶片結構的互連結構（例如圖2的堆疊晶片結構100B的互連結構）的各個製造階段的工件300的部分或整體的剖面圖。為了清楚起見，圖15-圖25已被簡化以更好地理解本揭露的發明構思。可以在工件300中添加附加特徵，並且可以在工件300的其他實施例中替換、修改或消除下面描述的一些特徵。

堆疊晶片結構100B的製作與堆疊晶片結構100A的製作類似。因此，為了簡單和簡潔起見，不再重複其之間的相似面向。參考圖15-圖18，工件300分別經歷與上面參考圖5-圖8所描述的製程類似的製程。例如，前側多層互連構件結構FMLI-1的一部分（包括保護環170的前側互連結構堆疊）形成於裝置層DL1的前側之上（圖15），對裝置層DL1的背側施加減薄製程以減少基底106的厚度（圖16和圖17）），並且將背側多層互連構件結構BMLI-1（包括保護環170的背側互連結構堆疊）形成於裝置層DL1的背側之上（圖18）。

參考圖19，製造方法繼續透過適當的製程形成貫穿基底通孔部160A，其可稱為背側貫穿基底通孔製程。形成、貫穿基底通孔部160A可以包括在背側多層互連構件結構BMLI-1的BM2級之上形成一個或多個介電層或絕緣層120-1’(例如，CESL和/或ILD層)，並形成延伸穿過絕緣層120-1’、裝置層DL1(例如，其基底106)、絕緣層120-1和接合層220的第一貫穿基底通孔溝槽。因此，第一貫穿基底通孔溝槽延伸至承載基底215並停止在承載基底215。第一貫穿基底通孔溝槽形成在絕緣層120-1的介電區210和絕緣層120-1’的介電區210’中，使得保護環170圍繞著第一貫穿基底通孔溝槽。在一些實施例中，形成第一貫穿基底通孔溝槽的方法包括形成其中具有暴露絕緣層120-1’的介電區210’的開口的圖案化掩模層，並使用圖案化掩模層作為蝕刻掩膜蝕刻絕緣層120-1’、裝置層DL1(例如，其基底106)、絕緣層120-1和接合層220的暴露部分。形成貫穿基底通孔160A還可以包括用導電材料填充第一貫穿基底通孔溝槽。在一些實施例中，填充第一貫穿基底通孔溝槽的方法包括在工件300的背側上方沉積介電質材料（例如，SiN、SiCN和/或氧化物）以部分填充第一貫穿基底通孔溝槽、在部分填充第一貫穿基底通孔溝槽的介電質材料上方沉積屏障材料（例如，Ti、TiN和/或氧化物）、在填充第一貫穿基底通孔溝槽剩餘部分的屏障材料上方沉積塊狀導電材料（例如，Cu），並且執行平坦化製程（例如，CMP）去除自絕緣層120-1’的底表面上的多餘的介電材料、屏障材料和塊狀導電材料。絕緣層120-1’（例如，其ILD層）可以充當平坦化停止層，並且可以執行平坦化製程直至達到並暴露絕緣層120-1’。介電質材料的剩餘部分形成介電襯178A，屏障材料的剩餘部分形成阻障層176A，塊狀導電材料的剩餘部分形成導電芯/柱174A。

參考圖20，承載基底150附加到工件300的背側，例如背側多層互連構件結構BMLI-1及其貫穿基底通孔部160A，並且工件300翻轉回來，使得可以從其前側處理工件300以進行進一步處理。承載基底150可以附接至背側多層互連構件結構BMLI-1，例如上面參考圖9所描述的。此後，參考圖21，透過適當的製程去除承載基底215和接合層220，例如上面參考圖10所述的製程。

參考圖22，製造方法繼續形成前側多層互連構件結構FMLI-1的剩餘部分，例如M(X-1)級至MX級和V(X-1)級至VX級。例如，在M(X-2)級和貫穿基底通孔部160A上形成絕緣層120-1的額外的介電層，諸如上面參考圖12所描述的。MX級是用接合間距（例如間距P）製造的，比重佈線路層接合間距小。

參考圖23，晶片104與晶片102面對面接合以形成堆疊晶片結構100B，例如SoIC，例如上面參考圖13所描述的。例如，晶片104的前側多層互連構件結構FMLI-2的MY級接合到晶片102的前側多層互連構件結構FMLI-1的MX級。MY級是用接合間距製造的，例如間距P，它與MX級的接合間距相同，但比重佈線路層接合間距小。因此，堆疊晶片結構100B具有比重佈線路層接合間距更小的接合間距，例如在堆疊晶片結構中實現透過具有重佈線路層接合間距的前側重佈線路層結構間接面對面地接合晶片102和晶片104。

參考圖24，製程方法還包括透過適當的製程（可以稱為背側貫穿基底通孔製程）減薄承載基底150並在承載基底150（和接合層152）中形成貫穿基底通孔部160B。形成貫穿基底通孔部160B的方法可以包括形成延伸穿過承載基底150和接合層152並暴露貫穿基底通孔部160A的第二貫穿基底通孔溝槽。第二貫穿基底通孔溝槽因此延伸至背側多層互連構件結構BMLI-1和/或貫穿基底通孔部160A並停止於背側多層互連構件結構BMLI-1和/或貫穿基底通孔部160A處。由於第二貫穿基底通孔溝槽形成在承載基底150和接合層152中，保護環170不在第二貫穿基底通孔溝槽周圍，因此保護環170不在貫穿基底通孔部160B周圍。在一些實施例中，形成第二貫穿基底通孔溝槽的方法包括形成其中具有開口的圖案化掩模層，其中承載基底150的一部分與溝槽部分160A重疊，並且使用圖案化掩模層作為蝕刻掩模來蝕刻承載基底150和接合層152的暴露部分。形成貫穿基底通孔160B的方法還可以包括用導電材料填充第二貫穿基底通孔溝槽。在一些實施例中，填充第二貫穿基底通孔溝槽的方法包括在工件300的背側上方沉積介電質材料（例如，SiN、SiCN和/或氧化物）以部分填充第二貫穿基底通孔溝槽，從第二貫穿基底通孔溝槽的底部蝕刻介電質材料（例如，乾蝕刻以暴露貫穿基底通孔部160A，使得介電質材料不在貫穿基底通孔部160A和貫穿基底通孔部160B的導電部分之間)，在部分填充第二貫穿基底通孔溝槽的介電質材料上方沉積屏障材料（例如，Ti、TiN和/或TaN），在填充第二貫穿基底通孔溝槽的剩餘部分的屏障材料上沉積體導電材料（例如，Cu），並且執行平坦化製程（例如，CMP）材料以去除超過背側的承載基底150表面的多餘介電質材料、屏障材料和體導電材料的。承載基底150可以充當平坦化停止層，並且可以執行平坦化製程直至達到並暴露承載基底150。介電質材料的剩餘部分形成介電襯178B，屏障材料的剩餘部分形成阻障層176B，塊體導電材料的剩餘部分形成導電芯/柱174B。

參考圖25，製程可以包括在承載基底150的背側上方形成重佈線路層結構180，諸如本文中所描述的，並且貫穿基底通孔部160B可以實體連接到重佈線路層結構180的導電部分。

本文公開了用於從前到前堆疊的晶片/晶粒的互連結構及其製造方法。本公開提供了許多不同的實施例。示例性堆疊晶片結構包括具有第一裝置基底、第一前側互連結構和背側互連結構的第一晶片。第一裝置基底設定在第一前側互連結構和背側互連結構之間。堆疊晶片結構還包括配置在第二裝置基板之上的具有第二裝置基底和第二前側互連結構的第二晶片。第二前側互連結構連接到第一前側互連結構。堆疊晶片結構還包括附接到背側互連結構的承載基底。堆疊晶片結構還包括配置在第一前側互連結構中的穿孔。穿孔從第一前側互連結構延伸穿過第一裝置基底、背側互連結構和載體基底。在一些實施例中，穿孔連接至第一前側互連結構和第二前側互連結構。

在一些實施例中，堆疊晶片結構還包括附接到承載基底的重佈線路層(RDL)結構，並且穿孔連接到重佈線路層結構的導電部分。在一些實施例中，背側互連結構是電力傳輸網路(PDN)。在一些實施例中，第一晶片和第二晶片是系統整合積體電路(SoIC)的一部分。

在一些實施例中，堆疊晶片結構進一步包括穿孔周圍的保護環。保護環延伸穿過第一裝置基底和背側互連結構。在一些實施例中，保護環不設置在承載基底中，且保護環不圍繞載體基底中的穿孔的一部分。在一些實施例中，穿孔包括從第一前側互連結構不間斷地延伸通過第一裝置基底、背側互連結構和承載基底的導電芯。在這樣的實施例中，穿孔可以包括包裹導電芯的屏障。在一些實施例中，穿孔包括具有第一部分和第二部分的導電芯。第一部分從第一前側互連結構延伸穿過第一裝置基底和背側互連結構，並且第二部分延伸穿過載體基底。在這樣的實施例中，穿孔可以包括包裹第一部分的第一屏障和包裹第二部分的第二屏障。

示例性積體電路(IC)封裝包括具有與第二晶粒面對面接合的第一晶粒的積體電路系統(SoIC)。第一晶粒的第一前側多層互連構件的第一最頂部金屬化層與第二晶片的第二前側多層互連構件的第二最頂部金屬化層接合。IC封裝還包括穿孔，其部分地延伸穿過第一前側多層互連構件、穿過第一晶粒的裝置層、穿過第一晶粒的背側電源軌、以及穿過承載基底到達重佈線路層(RDL)結構。背側電源軌位於承載基底和裝置層之間。

在一些實施例中，第一最頂部金屬化層和第二最頂部金屬化層各自具有小於約0.5埃的接合間距。在一些實施例中，第一晶粒的第一前側多層互連構件的級的第一數量大於第二晶粒的第二前側多層互連構件的級的第二數量。在一些實施例中，背側電源軌直接形成在裝置層的半導體基底的背側上。

在一些實施例中，穿孔包括被阻障層包裹的導電芯，且阻障層位於導電芯和重佈線路層結構之間。在一些實施例中，穿孔包括具有被第一阻障層包裹的第一導電芯的第一穿孔部分和具有被第二阻障層包裹的第二導電芯的第二穿孔部分。第一阻障層位於第一導電芯和第一前側多層互連構件的金屬線之間，第二阻障層位於第一導電芯和第二導電芯之間。在一些實施例中，第二導電芯和第二阻障層實體接觸重佈線路層結構。

示例性方法包括將第一晶片的第一前側多層互連構件的第一最頂部金屬化層直接接合至第二晶片的第二前側多層互連構件的第二最頂部金屬化層。方法還包括將承載基底接合至第一晶片的背側多層互連構件。第一晶片的裝置層位於第一晶片的背側多層互連構件和第一晶片的第一前側多層互連構件之間。方法還包括形成部分地延伸穿過第一前側多層互連構件、穿過裝置層、穿過背側多層互連構件以及穿過載體基底的穿孔。

在一些實施例中，穿孔通過前側穿孔製程形成，前側穿孔製程包括在將承載基底接合到第一晶片的背側多層互連構件之後形成穿孔。在一些實施例中，穿孔透過背側穿孔製程形成，背側穿孔製程包括在將承載基底接合到第一晶片的背側多層互連構件之前形成穿孔的第一部分以及在將承載基底接合到第一晶片的背側多層互連構件之後形成穿孔的第二部分。在一些實施例中，方法還包括在承載基底上方形成重佈線路層結構，並且穿孔連接到重佈線路層結構的導電部分。

前述概述了幾個實施例的特徵，使得本領域技術人員可以更好地理解本揭露的各方面。本領域技術人員應理解，他們可以輕鬆地使用本公開作為設計或修改其他製程和結構的基礎，以實現與這裡介紹的實施例相同的目的和/或實現相同的優點。本領域技術人員也應當認識到，這樣的等同構造並不脫離本揭露的精神和範圍，並且他們可以在不脫離本揭露的精神和範圍的情況下進行各種改變、替換和變更。

100A、100B:堆疊晶片結構102、104:晶片106、108、206:基底110:閘極結構112:源極/汲極114:隔離結構118、134、142、146:介電層120-1、120-1’、120-2、182:絕緣層122、122’、126:金屬線124、124’、128:金屬通孔130-1、130-2:中段製程結構132-1、132-2:後段製程結構136:源極汲極接觸件138:源極汲極通孔140:閘極接觸件144:背面源極汲極接觸件148:前側矽化物層149:背側矽化物層150、215:承載基底152、220:接合層160:貫穿基底通孔160A、160B:貫穿基底通孔部170:保護環172:通孔174、174A、174B:導電芯176、176A、176B:阻障層178、178A、178B:介電襯180:重佈線路層結構184:重佈線路層線路184B:導電插塞186:重佈線路層通孔188:接觸墊190:保護層200、300:工件210、210’:介電區BS1、BS2:背側DL1、DL2:裝置層D1、D2:直徑FS1、FS2:前側FMLI-1、FMLI-2:前側多層互連構件結構BMLI-1:背側多層互連構件結構I、II、III-1、III-2:區P、P1、P2:間距T1、T2:電晶體bg0、bg1、bg2、BM0、BM1、BM2、BV0、BV1、BV2、g0、g1、g2、g(B-1)、gB、MD、M0、M1、M2、M(X-1)、M(Y-1)、MX、MY、VD、VG、V0、V1、V2、V(X-1)、VX、V(Y-1)、VY:級SPR:背側超電源軌

當結合附圖閱讀時，可以從以下詳細描述中最好地理解本公開。需要強調的是，根據行業標準慣例，各種特徵並未按比例繪製並且僅用於說明目的。為了討論的清楚起見，各種特徵的尺寸可以任意增加或減少。

圖1是根據本揭露的各個面向的具有互連結構的堆疊晶片結構的部分或整體的剖面圖。

圖2是根據本揭露的各個面向的具有另一互連結構的堆疊晶片結構的部分或整體的剖面圖。

圖3A、圖3B、圖3C、圖3D和圖3E是根據本揭露的各個面向的圖1的堆疊晶片結構和/或圖2的堆疊晶片結構的相應部分的放大剖面圖。

圖4A、圖4B和圖4C是根據本揭露的各個面向的可以部分或全部圍繞穿孔形成並且可以在圖1的堆疊晶片結構和/或圖2的堆疊晶片結構中實現的保護環的不同配置的頂視圖。

圖5-14是根據本揭露的各個面向的在形成和互連圖1的堆疊晶片結構的各個製造階段的工件的部分或整體的剖面圖。

圖15-25是根據本揭露的各個面向的在形成和互連圖2的堆疊晶片結構的各個製造階段的工件的部分或整體的剖面圖。

100A:堆疊晶片結構102、104:晶片106、108:基底120-1、120-1’、120-2、182:絕緣層122、122’、126:金屬線124、124’、128:金屬通孔130-1、130-2:中段製程結構132-1、132-2:後段製程結構150:承載基底152:接合層160:貫穿基底通孔170:保護環180:重佈線路層結構184:重佈線路層線路186:重佈線路層通孔188:接觸墊190:保護層BS1、BS2:背側DL1、DL2:裝置層FS1、FS2:前側FMLI-1、FMLI-2:前側多層互連構件結構BMLI-1:背側多層互連構件結構I、II、III-1:區P:間距bg0、bg1、bg2、BM0、BM1、BM2、BV0、BV1、BV2、g0、g1、g2、g(B-1)、gB、M0、M1、M2、M(X-1)、M(Y-1)、MX、MY、V0、V1、V2、V(X-1)、VX、V(Y-1)、VY:級SPR:背側超電源軌

Claims (9)

1. 一種堆疊晶片結構包括：第一晶片，具有第一裝置基底、第一前側互連結構和背側互連結構，其中所述第一裝置基底設置在所述第一前側互連結構和所述背側互連結構之間；第二晶片，具有第二裝置基底和設置在所述第二裝置基底上方的第二前側互連結構，其中所述第二前側互連結構附接至所述第一前側互連結構；承載基底，連接到所述背側互連結構；穿孔，設置在所述第一前側互連結構中，其中所述穿孔從所述第一前側互連結構延伸穿過所述第一裝置基底、所述背側互連結構和所述載體基底；以及保護環，圍繞所述穿孔，其中所述保護環延伸穿過所述第一裝置基底和所述背側互連結構。
2. 如請求項1所述的堆疊晶片結構，其中：所述保護環不配置在所述承載基底中；且所述保護環在所述載體基底中不圍繞所述穿孔的一部分。
3. 如請求項1所述的堆疊晶片結構，其中：所述穿孔包括從所述第一前側互連結構不間斷地延伸到所述第一裝置基底、所述背側互連結構和所述承載基底的導電芯；且所述穿孔包括包裹所述導電芯的屏障。
4. 如請求項1所述的堆疊晶片結構，其中：所述穿孔包括具有第一部分和第二部分的導電芯，其中所述第一部分從所述第一前側互連結構延伸穿過所述第一裝置基底和所述背側互連結構，並且所述第二部分延伸穿過所述承載基底；且所述穿孔包括包裹所述第一部分的第一屏障和包裹所述第二部分的第二屏障。
5. 一種積體電路封裝，包括：系統整合積體電路，具有與第二晶粒面對面接合的第一晶粒，其中所述第一晶粒的第一前側多層互連構件的第一最頂部金屬化層接合到所述第二晶粒的第二前側多層互連構件的第二最頂部金屬化層；以及穿孔，部分地穿過所述第一前側多層互連構件、穿過所述第一晶粒的裝置層、穿過所述第一晶粒的背側電源軌、以及穿過承載基底而延伸至重佈線路層結構，其中所述背側電源軌位於所述承載基底與所述裝置層之間，所述穿孔包括由阻障層包裹的導電芯，且所述阻障層在所述導電芯和所述重佈線路層結構之間。
6. 如請求項5所述的積體電路封裝，其中所述第一最頂部金屬化層和所述第二最頂部金屬化層中的每一個具有小於約0.5埃的接合間距。
7. 一種製造堆疊晶片結構的方法，包括：將第一晶片的第一前側多層互連構件的第一最頂部金屬化層直接接合到第二晶片的第二前側多層互連構件的第二最頂部金屬化層；將承載基底與所述第一晶片的背側多層互連構件接合，其中所述第一晶片的裝置層在所述第一晶片的所述背側多層互連構件與所述第一晶片的所述第一前側多層互連構件之間；以及形成部分延伸穿過所述第一前側多層互連構件、穿過所述裝置層、穿過所述背側多層互連構件和穿過所述載體基底的穿孔。
8. 如請求項7所述的製造堆疊晶片結構的方法，其中所述穿孔透過前側穿孔製程形成，所述前側穿孔製程包括在將所述承載基底接合到所述第一晶片的所述背側多層互連構件之後形成所述穿孔。
9. 如請求項7所述的製造堆疊晶片結構的方法，其中所述穿孔透過背側穿孔製程形成，所述背側穿孔製程包括：在將所述承載基底接合到所述第一晶片的所述背側多層互連構件之前形成所述穿孔的第一部分；以及將所述承載基底與所述第一晶片的所述背側多層互連構件接合後形成所述穿孔的第二部分。