TWI910191B - 記憶體水平邊界單元、記憶體垂直邊界單元及積體電路（ｉｃ） - Google Patents

Abstract

一種IC，包括第一記憶體區塊、第二記憶體區塊和在第一記憶體區塊與第二記憶體區塊之間的第一記憶體邊界單元。第一記憶體邊界單元包括在單元的第一側上的、到第一記憶體區塊的第一記憶體核心端蓋。第一記憶體邊界單元還包括在單元的第二側上的、到第二記憶體區塊的第二記憶體核心端蓋。第二側與第一側相對。第一記憶體邊界單元還包括在第一記憶體核心端蓋與第二記憶體核心端蓋之間的記憶體間隙部分。記憶體間隙部分提供在第一記憶體核心端蓋與第二記憶體核心端蓋之間的間隙。

Description

記憶體水平邊界單元、記憶體垂直邊界單元及積體電路 (IC)

本申請要求於2020年8月27日提交的題為“MEMORY”的美國專利申請第17/004,457號的權益，該申請通過整體引用明確併入本文。

本公開總體上涉及標準/邏輯單元架構，並且更具體地涉及硬巨集架構。

標準單元器件是一種實現數位邏輯的積體電路 (IC)。這種標準單元器件可以在專用積體電路(ASIC)內重複使用多次。諸如單晶片系統(SoC)器件等的ASIC，可以包含數千到數百萬個標準單元器件。典型的IC包括一系列順序形成的層。每層可以堆疊或覆蓋在前一層上並且被圖案化以形成限定電晶體(例如，場效應電晶體(FET)和/或鰭式FET(FinFET))的形狀並且將電晶體連接成電路。

SoC器件中的靜態隨機存取記憶體(SRAM)佔用面積可以是晶片面積的大約60%。需要一種可以節省SRAM面積以便減少SoC器件中的SRAM佔用面積的SRAM架構。

在本公開的一方面中，一種IC上的記憶體水平邊界單元包括在單元的第一側上、沿第一方向水平延伸的第一記憶體核心端蓋。記憶體水平邊界單元還包括在單元的第二側上、沿第一方向水平延伸的第二記憶體核心端蓋。第二側沿第二方向與第一側相對。第二方向與第一方向正交。記憶體水平邊界單元還包括在第一記憶體核心端蓋與第二記憶體核心端蓋之間、沿第一方向水平延伸的記憶體間隙部分。記憶體間隙部分提供沿第二方向的、在第一記憶體核心端蓋與第二記憶體核心端蓋之間的間隙。

在本公開的一方面中，一種IC上的記憶體垂直邊界單元包括在單元的第一側上、沿第二方向垂直延伸的第一記憶體核心端蓋。記憶體垂直邊界單元還包括在單元的第二側上、沿第二方向垂直延伸的第二記憶體核心端蓋。第二側沿第一方向與第一側相對。第一方向與第二方向正交。記憶體垂直邊界單元還包括記憶體間隙部分，記憶體間隙部分在第一記憶體核心端蓋與第二記憶體核心端蓋之間沿第二方向垂直延伸。記憶體間隙部分提供沿第一方向的、在第一記憶體核心端蓋與第二記憶體核心端蓋之間的間隙。

在本公開的一方面中，一種IC包括第一記憶體區塊、第二記憶體區塊，以及在第一記憶體區塊與第二記憶體區塊之間的第一記憶體邊界單元。第一記憶體邊界單元包括在單元的第一側上的、到第一記憶體區塊的第一記憶體核心端蓋。第一記憶體邊界單元還包括在單元的第二側上的、到第二記憶體區塊的第二記憶體核心端蓋。第二側與第一側相對。第一記憶體邊界單元還包括在第一記憶體核心端蓋與第二記憶體核心端蓋之間的記憶體間隙部分。記憶體間隙部分提供在第一記憶體核心端蓋與第二記憶體核心端蓋之間的間隙。

下面結合附圖闡述的詳細描述旨在作為對各種配置的描述並且不旨在表示可以在其中實踐本文中描述的概念的唯一配置。詳細描述包括用於提供對各種概念的透徹理解的特定細節。然而，對於本領域技術人員很清楚的是，可以在沒有這些具體細節的情況下實踐這些概念。在某些情況下，眾所周知的結構和元件以方塊圖形式示出以避免混淆這些概念。裝置和方法將在以下詳細描述中進行描述，並且可以在附圖中通過各種區塊、模組、組元件、電路、步驟、過程、演算法、元件等來說明。

圖1是示出標準單元和IC內的各個層的側視圖的第一圖100。各個層在y方向上變化。如圖1所示，電晶體具有閘極102（其可以稱為POLY，即使閘極可以由金屬、多晶矽、或多晶矽和金屬的組合形成）、源極104和汲極106。源極104和汲極106可以由鰭部形成。閘極102可以沿第二方向（例如，沿z軸離開頁面的垂直方向）延伸，並且鰭部可以在與第二方向正交的第一方向上（例如，沿x軸的水平方向）延伸。接觸B（CB）層互連108（也稱為金屬POLY（MP）層互連）可以接觸閘極102。接觸A（CA）層互連110（也稱為金屬擴散（MD）層互連）可以接觸源極104和/或汲極106。通孔112（可以稱為通孔A（VA））可以接觸CA層互連110。金屬1（M1）層互連114可以接觸通孔VA 112。M1層互連114可以僅沿第一方向延伸（即，沿第一方向單向）。通孔V1 116可以接觸M1層互連114。金屬2（M2）層互連118可以接觸通孔V1 116。M2層互連118可以僅沿第二方向延伸（即，沿第二方向單向）。M2層是最低垂直層。具體地，M2層在垂直方向上可以是單向的，並且是離矽基板最近的垂直單向層。較高層包括包含通孔V2的通孔層和包含M3層互連的金屬3（M3）層。M3層互連可以沿第一方向延伸。

圖2是示出標準單元和IC內的各個層的側視圖的第二圖200。各個層在y方向上發生變化。如圖2所示，電晶體具有閘極202、源極204和汲極206。源極204和汲極206可以由鰭部形成。閘極202可以沿第二方向（例如，沿z軸離開頁面的垂直方向）延伸，並且鰭部可以在與第二方向正交的第一方向上（例如，沿x軸的水平方向）延伸。CB層互連208可以接觸閘極202。CA層互連210可以接觸源極204和/或汲極206。通孔212（可以稱為通孔B（VB））可以接觸CB層互連208。M1層互連214可以接觸通孔VB 212。M1層互連214可以僅沿第一方向延伸（即，沿第一方向單向）。通孔V1 216可以接觸M1層互連214。M2層互連218可以接觸通孔V1 216。M2層互連218可以僅沿第二方向延伸（即，沿第二方向單向）。M2層是最低垂直層。具體地，M2層在垂直方向上可以是單向的，並且是離矽基板最近的垂直單向層。較高層包括包含通孔V2的通孔層和包含M3層互連的M3層。M3層互連可以沿第一方向延伸。

如上文所討論的，SoC器件中的SRAM佔用面積可以是晶片面積的大約60%。在SoC器件中，SRAM區塊可以以陣列重複地放置，以實現快取記憶體的更大記憶體容量。由於核心邊緣的必要支撐結構和記憶體內和頂層介面處的邊界鄰接要求，SRAM區塊的較大陣列可能導致大面積開銷。下文提供了SRAM架構，其中SRAM區塊（可以稱為“基本”SRAM區塊）排除記憶體核心端蓋和邊界部分的全部或子集。在所提供的SRAM架構中，提供了分離的記憶體水平邊界單元和分離的記憶體垂直邊界單元。在IC上，記憶體水平邊界單元可以沿著並且鄰接基本SRAM區塊的水平邊緣定位，從而提供到基本SRAM區塊的水平邊緣的記憶體核心端蓋和邊界部分。此外，在IC上，記憶體垂直邊界單元可以沿著並且鄰接基本SRAM區塊的垂直邊緣定位，從而提供到基本SRAM區塊的垂直邊緣的記憶體核心端蓋和邊界部分。與記憶體水平邊界單元和記憶體垂直邊界單元鄰接的、分離的基本SRAM區塊可以提供約2%的面積節省，甚至更多，並且因此可以減少SoC器件中的SRAM佔用面積。

圖3是概念性地示出SRAM架構的第一圖300。SRAM區塊320包括核心水平邊緣部分322和核心垂直邊緣部分324、以及邊界部分326，邊界部分326圍繞核心邊緣部分322、324並且滿足代工廠（半導體製造廠）邊界條件。核心邊緣部分322、324包括井分接頭以防止閂鎖和任何製程不確定性。代工廠邊界條件是用於避免違反DRC的記憶體到記憶體鄰接間距設計規則檢查（DRC）規則。基本SRAM區塊340不包括核心邊緣部分322、324（也稱為核心邊緣帶區）和邊界部分326。核心邊緣部分322、324包括核心水平邊緣部分322和核心垂直邊緣部分324，這兩者都從基本SRAM區塊340中被排除。在所提供的SRAM架構中，基本SRAM區塊340可以位於IC上，並且分離的記憶體水平邊界單元和分離的記憶體垂直邊界單元，可以鄰近並且鄰接SRAM區塊340。分離的記憶體水平邊界單元和分離的記憶體垂直邊界單元的至少子集被配置為：終止不是一個而是至少兩個相鄰的基本SRAM區塊340，以滿足記憶體到記憶體間距規則。被配置為終止SRAM陣列390（面積=w2*h2）中的至少兩個相鄰的基本SRAM區塊340的分離的記憶體水平邊界單元和分離的記憶體垂直邊界單元，可以比SRAM陣列380中的相鄰SRAM區塊320的分離的核心邊緣部分322、324和邊界部分326更緊湊（面積=w₁*h₁）。因此，通過使用SRAM陣列390中的基本SRAM區塊340與所提供的（參見圖6-圖8）分離的兩個/雙終止記憶體水平邊界單元和記憶體垂直邊界單元，可以獲取面積節省(w₁*h₁-w₂*h₂)/w₁*h₁。

圖4是概念性地示出附加SRAM架構的圖400、410、420、430、440、450、460、470。圖5是概念性地示出SRAM陣列的圖500。如圖3所示，SRAM區塊340並非包括所有核心水平邊緣部分322、核心垂直邊緣部分324和邊界部分326。備選地，SRAM區塊可以包括在SRAM區塊的一個或兩個邊緣上的核心水平邊緣部分322和/或核心垂直邊緣部分324，以及對應邊界部分326。例如，SRAM區塊400在左側邊緣上具有核心垂直邊緣部分324和對應邊界部分326，SRAM區塊410在頂部邊緣上具有核心水平邊緣部分322和對應邊界部分326， SRAM區塊420在右側邊緣上具有核心垂直邊緣部分324和對應邊界部分326，並且SRAM區塊430在底部邊緣上具有核心水平邊緣部分322和對應邊界部分326。當位於SRAM陣列內時，SRAM區塊400、410、420、430可以位於SRAM陣列的中央邊緣部分502處。又例如，SRAM區塊440在頂部和左側邊緣上具有核心水平邊緣部分322、核心垂直邊緣部分324和對應邊界部分326；SRAM區塊450在頂部和右側邊緣上具有核心水平邊緣部分322、核心垂直邊緣部分324和對應邊界部分326；SRAM區塊460在底部和右側邊緣上具有核心水平邊緣部分322、核心垂直邊緣部分324和對應邊界部分326；SRAM區塊470在底部和左側邊緣上具有核心水平邊緣部分322、核心垂直邊緣部分324和對應邊界部分326。當在SRAM陣列內時，SRAM區塊440、450、460、470可以位於SRAM陣列的拐角部分504處。

圖6是概念性地示出包括記憶體水平邊界單元610、612和記憶體垂直邊界單元620、622的SRAM架構的圖600。如圖6所示，SRAM區塊340a、340b、340c、340d位於2×2陣列中。SRAM區塊340a、340b、340c、340d不包括核心邊緣和邊界部分。在SRAM區塊340a和340c之間，可以定位有記憶體水平邊界單元610。記憶體水平邊界單元610包括兩側（雙）記憶體核心端蓋，來為SRAM區塊340a、340c兩者提供記憶體核心端蓋。在SRAM區塊340b和340d之間，可以定位有記憶體水平邊界單元610。記憶體水平邊界單元610包括兩側記憶體核心端蓋，來為SRAM區塊340b、340d提供記憶體核心端蓋。在SRAM區塊集合340a、340c和340b、340d之間，可以定位有記憶體垂直邊界單元620。記憶體垂直邊界單元620包括兩側（雙）記憶體核心端蓋，來為SRAM區塊集合340a、340c和340b、340d提供記憶體核心端蓋。在SRAM區塊340a、340b的頂部邊緣以及SRAM區塊340c、340d的底部邊緣上，可以定位有記憶體水平邊界單元612。記憶體水平邊界單元612各自可以包括單記憶體核心端蓋，來為SRAM區塊340a、340b、340c、340d提供記憶體核心端蓋。在SRAM區塊集合340a、340c的左側邊緣以及SRAM區塊340b、340d的右側邊緣上，可以定位有記憶體垂直邊界單元622。記憶體垂直邊界單元622各自包括單記憶體核心端蓋，來為各集合SRAM區塊340a、340c提供記憶體核心端蓋並且為各集合SRAM區塊340b、340d提供記憶體核心端蓋。

記憶體水平邊界單元610可以在記憶體核心端蓋內包含斷開的/不連續的字線（WL）。記憶體水平邊界單元610還可以包括電源/接地（PG）軌道和井分接頭。WL和PG軌道具有適當分離，以提供必要的WL和PG軌道隔離以滿足DRC規則。此外，記憶體垂直邊界單元620可以在記憶體核心端蓋內包含斷開的/不連續的位線（BL）。記憶體垂直邊界單元620還可以包括PG軌道和井分接頭。BL和PG軌道具有適當分離，以提供必要的BL和PG軌道隔離以滿足DRC規則。記憶體核心端蓋可以被定義為在為記憶體提供終端的記憶體水平邊界/垂直邊界單元610、620內的記憶體佈局結構。

記憶體邊界單元610、612、620、622中的每個包括具有邊界部分的一個或兩個記憶體核心端蓋。邊界部分可以被稱為記憶體間隙部分。具體地，記憶體水平邊界單元610包括兩側（雙）記憶體核心端蓋，在兩個記憶體核心端蓋之間具有記憶體間隙部分。類似地，記憶體垂直邊界單元620包括兩側（雙）記憶體核心端蓋，在兩個記憶體核心端蓋之間具有記憶體間隙部分。記憶體水平邊界單元612和記憶體垂直邊界單元622包括具有記憶體間隙（邊界）部分的單記憶體核心端蓋。記憶體邊界單元610、612、620、622中的記憶體間隙部分滿足前述DRC規則。示例記憶體邊界單元在下文中關於圖7-圖10提供。

圖7是概念性地示出具有兩側記憶體核心端蓋702、704的記憶體水平邊界單元610的圖700。記憶體水平邊界單元610包括在單元的第一側上、沿第一方向水平延伸的第一記憶體核心端蓋702（其一部分未示出），並且包括在單元的第二側上的、沿第一方向水平延伸的第二記憶體核心端蓋704（其一部分未示出）。第二側沿第二方向與第一側相對，其中第二方向與第一方向正交。記憶體核心端蓋702、704中的每個包括井分接頭並且包括終止於記憶體核心端蓋702、704內的WL。在第一記憶體核心端蓋702與第二記憶體核心端蓋704之間，記憶體間隙部分706沿第一方向水平延伸。記憶體間隙部分706提供沿第二方向的、在第一記憶體核心端蓋與第二記憶體核心端蓋之間的間隙。該間隙足夠大以滿足與以下項相關聯的DRC規則：記憶體核心端蓋702、704中不同WL和PG線的集合之間的WL間距和PG間距。記憶體間隙部分706包括從第一記憶體核心端蓋702沿第二方向延伸的第一集合的閘極互連710（僅參考閘極互連的子集）。記憶體間隙部分706還包括從第二記憶體核心端蓋704沿第二方向延伸的第二集合的閘極互連712（僅參考閘極互連的子集）。第一集合的閘極互連710和第二集合的閘極互連712由一個集合的閘極互連形成，該集合的閘極互連被閘極互連切口714（其可以稱為POLY切口）切割。因此，第一集合的閘極互連710和第二集合的閘極互連712中的相應閘極互連，在記憶體間隙部分706的中央部分（對應于閘極互連切口714）中共線並且分離。記憶體間隙部分706還包括在記憶體間隙部分706的中央部分中沿第一方向延伸的鰭部716。鰭部716可以是未摻雜的。第一記憶體核心端蓋702包括第一擴散區718，其中第一擴散區718由多個摻雜（n型或p型）鰭部720形成（附加鰭部720位於未示出部分722中）。第二記憶體核心端蓋704包括第二擴散區724，其中第二擴散區724由多個摻雜（n型或p型）鰭部726形成（附加鰭部726位於未示出部分728中）。因此，記憶體間隙部分706的鰭部716、第一擴散區718和第二擴散區724彼此不連續（即，不是由一個連續的擴散區形成）。

與SRAM區塊320的兩個相鄰的核心水平邊緣部分322和邊界部分326相比，具有雙記憶體核心端蓋702、704和記憶體間隙部分706的記憶體水平邊界單元610可以提供多達64%的面積節省。

圖8是概念性地示出具有兩側記憶體核心端蓋的記憶體垂直邊界單元620的第一圖800。記憶體垂直邊界單元620包括在單元620的第一側上的、沿第二方向垂直延伸的第一記憶體核心端蓋802（其一部分未示出），以及在單元620的第二側上的、沿第二方向垂直延伸的第二記憶體核心端蓋804（其一部分未示出）。第二側沿第一方向與第一側相對，其中第一方向與第二方向正交。記憶體核心端蓋802、804中的每個包括井分接頭並且包括終止於記憶體核心端蓋802、804內的BL。在第一記憶體核心端蓋802與第二記憶體核心端蓋804之間，記憶體間隙部分806沿第二方向垂直延伸。記憶體間隙部分806提供沿第一方向的、在第一記憶體核心端蓋802與第二記憶體核心端蓋804之間的間隙。該間隙足夠大以滿足與以下項相關聯的DRC規則：記憶體核心端蓋802、804中的不同BL和PG線的集合之間的BL間距和PG間距。記憶體間隙部分806包括沿第二方向延伸的閘極互連810。記憶體間隙部分806包括沿第一方向延伸的擴散區820。擴散區820在記憶體間隙部分的中央部分中。擴散區820包括沿第一方向延伸的鰭部（僅標記鰭部的子集）。第一記憶體核心端蓋802包括沿第二方向延伸的閘極互連812和第一擴散區824（附加閘極互連812位於未示出部分842中）。第二記憶體核心端蓋804包括沿第二方向延伸的閘極互連814和第二擴散區826（附加閘極互連814位於未示出部分844中）。擴散區820、824、826彼此不連續，因為多個鰭部切口830切割鰭部822。

與SRAM區塊320的兩個相鄰的核心垂直邊緣部分324和邊界部分326相比，具有雙記憶體核心端蓋802、804和記憶體間隙部分806的記憶體垂直邊界單元620可以提供多達49%的面積節省。

圖9是示出具有單記憶體核心端蓋902的記憶體水平邊界單元612的圖900。圖10是概念性地示出具有單記憶體核心端蓋1002的記憶體垂直邊界單元622的圖1000。記憶體水平邊界單元612包括一個記憶體核心端蓋902，以及鄰近記憶體核心端蓋902的記憶體間隙（邊界）部分904。記憶體垂直邊界單元622包括一個記憶體核心端蓋1002，以及鄰近記憶體核心端蓋1002的記憶體間隙（邊界）部分1004。記憶體邊界單元612、622可以被用於終止僅一個SRAM區塊340。

再次參考圖3-圖9，在本公開的第一方面，一種IC上的記憶體水平邊界單元610包括在單元的第一側上、沿第一方向水平延伸的第一記憶體核心端蓋702，以及在單元的第二側上的、沿第一方向水平延伸的第二記憶體核心端蓋704。第二側沿第二方向與第一側相對。第二方向與第一方向正交。記憶體水平邊界單元610還包括在第一記憶體核心端蓋702與第二記憶體核心端蓋704之間沿第一方向水平延伸的記憶體間隙部分706。記憶體間隙部分706提供沿第二方向的、在第一記憶體核心端蓋702與第二記憶體核心端蓋704之間的間隙。

在一種配置中，記憶體間隙部分706包括從第一記憶體核心端蓋702沿第二方向延伸的第一多個閘極互連710，以及從第二記憶體核心端蓋704沿第二方向延伸的第二多個閘極互連712。第一多個閘極互連710和第二多個閘極互連712中的相應閘極互連，在記憶體間隙部分706的中央部分中共線並且分離。在一種配置中，記憶體間隙部分706包括沿第一方向延伸的多個鰭部716。多個鰭部716在記憶體間隙部分706的中央部分中。在一種配置中，第一記憶體核心端蓋702包括第一擴散區718，而第二記憶體核心端蓋包括第二擴散區724。記憶體間隙部分706的多個鰭部716、第一擴散區718和第二擴散區724彼此不連續。

在本公開的第二方面，一種IC上的記憶體垂直邊界單元620包括在單元的第一側上、沿第二方向垂直延伸的第一記憶體核心端蓋802，以及在單元的第二側上、沿第二方向垂直延伸的第二記憶體核心端蓋804。第二側沿第一方向與第一側相對。第一方向與第二方向正交。記憶體垂直邊界單元620還包括記憶體間隙部分806，記憶體間隙部分806在第一記憶體核心端蓋802與第二記憶體核心端蓋804之間沿第二方向垂直延伸。記憶體間隙部分806提供沿第一方向的、在記憶體核心端蓋802與第二記憶體核心端蓋804之間的間隙。

在一種配置中，記憶體間隙部分806包括沿第二方向延伸的多個閘極互連810。在一種配置中，記憶體間隙部分806包括沿第一方向延伸的至少一個擴散區820。（多個）擴散區820在記憶體間隙部分806的中央部分中。在一種配置中，（多個）擴散區820包括沿第一方向延伸的多個鰭部822。在一種配置中，第一記憶體核心端蓋802包括第一擴散區824，並且第二記憶體核心端蓋804包括第二擴散區826。由於在第一記憶體核心端蓋802和記憶體間隙部分806的介面處、以及在第二記憶體核心端蓋804和記憶體間隙部分806的介面處的鰭部切口830，記憶體間隙部分806的（多個）擴散區820、第一擴散區824和第二擴散區826彼此不連續。在記憶體間隙部分806的中央可以有附加鰭部切口830。

在本公開的第三方面，一種IC包括第一記憶體區塊340（或記憶體區塊400、410、420、430、440、450、460、470）、第二記憶體區塊340（或記憶體區塊400、410、420、430、440、450、460、470）、以及在第一記憶體區塊340與第二記憶體區塊340之間的第一記憶體邊界單元610、620。第一記憶體邊界單元610、620包括在單元的第一側上的、到第一記憶體區塊340的第一記憶體將核心端蓋702、802，以及在單元的第二側上的、到第二記憶體區塊340的第二記憶體核心端蓋704、804。第二側與第一側相對。第一記憶體邊界單元610、620還包括在第一記憶體核心端蓋702、802與第二記憶體核心端蓋704、804之間的記憶體間隙部分706、806。記憶體間隙部分706、806提供在第一記憶體核心端蓋702、802與第二存儲核心端蓋704、804之間的間隙。在一種配置中，第一記憶體區塊和第二記憶體區塊各自可以是SRAM。

在一種配置中，第一記憶體邊界單元是水平邊界單元610，第一記憶體核心端蓋702在單元的第一側上沿第一方向水平延伸，並且第二記憶體核心端蓋704在單元的第二側上沿第一方向水平延伸。第二側沿第二方向與第一側相對。第二方向與第一方向正交。記憶體間隙部分706在第一記憶體核心端蓋702與第二記憶體核心端蓋704之間沿第一方向水平延伸。在一種配置中，記憶體間隙部分706包括從第一記憶體核心端蓋702沿第二方向延伸的第一多個閘極互連710，以及從第二記憶體核心端蓋704沿第二方向延伸的第二多個閘極互連712。第一多個閘極互連710和第二多個閘極互連712中的相應閘極互連，在記憶體間隙部分706的中央部分中共線並且分離。在一種配置中，記憶體間隙部分706包括沿第一方向延伸的多個鰭部716。多個鰭部716在記憶體間隙部分706的中央部分中。在一種配置中，第一記憶體核心端蓋702包括第一擴散區718，並且第二記憶體核心端蓋704包括第二擴散區724。擴散區718、724由不同擴散區形成，這兩個區域都與包括鰭部716的區域分離，鰭部716可以是未摻雜的。因此，記憶體間隙部分706的多個鰭部716、第一擴散區718和第二擴散區724彼此不連續。

在一種配置中，第一記憶體邊界單元是垂直邊界單元620，第一記憶體核心端蓋802在單元的第一側上沿第二方向垂直延伸，並且第二記憶體核心端蓋804在單元的第二側上沿第二方向垂直延伸。第二側沿第一方向與第一側相對。第一側與第二方向正交。記憶體間隙部分806在第一記憶體核心端蓋802與第二記憶體核心端蓋804之間沿第二方向垂直延伸。在一種配置中，記憶體間隙部分806包括沿第二方向延伸的多個閘極互連810。在一種配置中，記憶體間隙部分806包括沿第一方向延伸的至少一個擴散區820。（多個）擴散區820在記憶體間隙部分806的中央部分中。在一種配置中，（多個）擴散區820包括沿第一方向延伸的多個鰭部822。在一種配置中，第一記憶體核心端蓋802包括第一擴散區824，並且第二記憶體核心端蓋804包括第二擴散區826。由於在第一記憶體核心端蓋802和記憶體間隙部分806的介面處、以及在第二記憶體核心端蓋804和記憶體間隙部分806的介面處的鰭部切口830，記憶體間隙部分806的（多個）擴散區820、第一擴散區824和第二擴散區826彼此不連續。在記憶體間隙部分806的中央可以有附加鰭部切口830。

在一種配置中，第一記憶體區塊340具有第一側和與第一側相對的第二側。第一記憶體邊界單元610、620鄰近第一記憶體區塊340的第二側。IC還包括在第一記憶體區塊340的第一側鄰近第一記憶體區塊340的第二記憶體邊界單元612、622。第二記憶體邊界單元612、622包括在單元的第一側上的、到第一記憶體區塊340的一個記憶體核心端蓋902、1002，以及在單元的第二側上的記憶體間隙部分904、1004，所述單元的第一側鄰近第一記憶體區塊340的第一側。

在一種配置中，第一記憶體區塊400、410、420、430、440、450、460、470具有第一側和與第一側相對的第二側。第一記憶體邊界單元610、620鄰近第一記憶體區塊的第二側。第一記憶體區塊400、410、420、430、440、450、460、470包括一個記憶體核心端蓋322、324，以及在第一記憶體區塊400、410、420、430、440、450、460、470的第一側上的記憶體間隙部分（邊界部分）326。這樣的記憶體區塊400、410、420、430、440、450、460、470可以被用在圖5所示的SRAM陣列的外周502、504處。

再次參考圖6-圖8，記憶體水平邊界單元610和記憶體垂直邊界單元620配置有雙記憶體核心端蓋。單元610、620可以在SRAM陣列中鄰近基本SRAM區塊340，其中SRAM區塊340不包括記憶體核心端蓋和邊界部分。與SRAM區塊320的兩個相鄰的核心水平邊緣部分322和邊界部分326相比，具有雙記憶體核心端蓋702、704和記憶體間隙部分706的記憶體水平邊界單元610可以提供多達64%的面積節省。此外，與SRAM區塊320的兩個相鄰的核心垂直邊緣部分324和邊界部分326相比，具有雙記憶體核心端蓋802、804和記憶體間隙部分806的記憶體垂直邊界單元620可以提供多達49％的面積節省。鄰接記憶體水平邊界單元610和記憶體垂直邊界單元620的分離的基本SRAM區塊一起可以提供大約2％的面積節省，甚至更多，並且因此可以減少SoC器件中的SRAM佔用面積。

上文概述的概念通常可以被應用於硬巨集區塊，因為通常以陣列放置的硬巨集區塊可以被重新設計，使得它們可以放置為與水平邊界單元和垂直邊界單元鄰接並且對接，這導致硬巨集區塊陣列中的佔用面積節省。因此，新穎的放置和介面技術通常可以被應用於硬巨集區塊。在一種配置中，新穎的放置和介面技術可以被應用於記憶體，並且在特定配置中，可以被應用於SRAM。

應當理解，所公開的過程中步驟的具體順序或層次是示例性方法的說明。根據設計偏好，可以理解，過程中步驟的特定順序或層次可以重新佈置。此外，一些步驟可以組合或省略。隨附的方法申請專利範圍以示例順序呈現各個步驟的元素，並不表示限於所呈現的特定順序或層次結構。

提供先前的描述以使得本領域技術人員能夠實踐本文中描述的各個方面。對這些方面的各種修改對於本領域技術人員來說將是很清楚的，並且本文中定義的一般原理可以應用於其他方面。因此，申請專利範圍不旨在限於本文所示的方面，而是符合與語言申請專利範圍一致的全部範圍，其中對單數形式的元素的引用並不旨在表示“一個且僅一個”，除非具體如此陳述，否則旨在表示“一個或多個”。“示例性”一詞在本文中用於表示“用作示例、實例或說明”。此處描述為“示例性”的任何方面不一定被解釋為比其他方面優選或有利。除非另有特別說明，否則術語“一些”是指一個或多個。諸如“A、B或C中的至少一個”、“A、B和C中的至少一個”和“A、B、C或其任何組合”等組合包括A、B、和/或C的任何組合，並且可以包括多個A、多個B或多個C。具體地，諸如“A、B或C中的至少一個”、“A、B和C中的至少一個”和“A、B、C或其任何組合”等組合可以是僅A、僅B、僅C、A和B、A和C、B和C、或A和B和C，其中任何這樣的組合可以包含A、B或C的一個或多個成員。如果兩個互連在同一條直線上，則可以說它們是“共線的”。本領域普通技術人員已知的或後來變得已知的本公開中描述的各個方面的元素的所有結構和功能等效物通過引用明確地併入本文並且旨在被申請專利範圍所涵蓋。此外，無論申請專利範圍中是否明確引用了這樣的公開，本文中公開的任何內容均不旨在專供公眾使用。除非使用短語“用於……的手段”明確敘述該要素，否則任何申請專利範圍要素均不得解釋為手段加功能。

以下示例僅是說明性的並且可以與本文中描述的其他實施例或教導的方面相結合，而不是限制。

示例1是一種IC上的記憶體水平邊界單元，所述記憶體水平邊界單元包括在所述單元的第一側上、沿第一方向水平延伸的第一記憶體核心端蓋、以及在所述單元的第二側上、沿所述第一方向水平延伸的第二記憶體核心端蓋。所述第二側沿第二方向與所述第一側相對。所述第二方向與所述第一方向正交。所述記憶體水平邊界單元還包括在所述第一記憶體核心端蓋與所述第二記憶體核心端蓋之間、沿所述第一方向水平延伸的記憶體間隙部分。所述記憶體間隙部分提供沿所述第二方向的在所述第一記憶體核心端蓋與所述第二記憶體核心端蓋之間的間隙。

示例2是根據示例1所述的記憶體水平邊界單元，其中所述記憶體間隙部分包括從所述第一記憶體核心端蓋、沿所述第二方向延伸的第一多個閘極互連、以及從所述第二記憶體核心端蓋、沿所述第二方向延伸的第二多個閘極互連。所述第一多個閘極互連和所述第二多個閘極互連中的相應閘極互連，在所述記憶體間隙部分的中央部分中共線並且分離。

示例3是根據示例1和2中任一項所述的記憶體水平邊界單元，其中所述記憶體間隙部分包括沿所述第一方向延伸的多個鰭部。所述多個鰭部在所述記憶體間隙部分的中央部分中。

示例4是根據示例3所述的記憶體水平邊界單元，其中所述第一記憶體核心端蓋包括第一擴散區、並且所述第二記憶體核心端蓋包括第二擴散區。所述記憶體間隙部分的所述多個鰭部、所述第一擴散區和所述第二擴散區彼此不連續。

示例5是一種IC上的記憶體垂直邊界單元，所述記憶體垂直邊界單元包括在所述單元的第一側上沿第二方向垂直延伸的第一記憶體核心端蓋、以及在所述單元的第二側上沿所述第二方向垂直延伸的第二記憶體核心端蓋。所述第二側沿第一方向與所述第一側相對。所述第一方向與所述第二方向正交。所述記憶體垂直邊界單元還包括在所述第一記憶體核心端蓋與所述第二記憶體核心端蓋之間沿所述第二方向垂直延伸的記憶體間隙部分。所述記憶體間隙部分提供沿所述第一方向的、在所述第一記憶體核心端蓋與所述第二記憶體核心端蓋之間的間隙。

示例6是根據示例5所述的記憶體垂直邊界單元，其中所述記憶體間隙部分包括沿所述第二方向延伸的多個閘極互連。

示例7是根據示例5和6中任一項所述的記憶體垂直邊界單元，其中所述記憶體間隙部分包括沿所述第一方向延伸的擴散區。所述擴散區在所述記憶體間隙部分的中央部分中。

示例8是根據示例7所述的記憶體垂直邊界單元，其中所述擴散區包括沿所述第一方向延伸的多個鰭部。

示例9是根據示例7和8中任一項所述的記憶體垂直邊界單元，其中所述第一記憶體核心端蓋包括第一擴散區，並且所述第二記憶體核心端蓋包括第二擴散區。所述記憶體間隙部分的所述擴散區、所述第一擴散區和所述第二擴散區彼此不連續。

示例10是一種IC，所述IC包括第一記憶體區塊、第二記憶體區塊，以及在所述第一記憶體區塊與所述第二記憶體區塊之間的第一記憶體邊界單元。所述第一記憶體邊界單元包括在所述單元的第一側上的、到所述第一記憶體區塊的第一記憶體核心端蓋，以及在所述單元的第二側上的、到所述第二記憶體區塊的第二記憶體核心端蓋。所述第二側與所述第一側相對。所述第一記憶體邊界單元還包括在所述第一記憶體核心端蓋與所述第二記憶體核心端蓋之間的記憶體間隙部分。所述記憶體間隙部分提供在所述第一記憶體核心端蓋與所述第二記憶體核心端蓋之間的間隙。

示例11是根據示例10所述的IC，其中所述第一記憶體邊界單元是水平邊界單元，所述第一記憶體核心端蓋在所述單元的所述第一側上沿第一方向水平延伸，所述第二記憶體核心端蓋在所述單元的所述第二側上沿所述第一方向水平延伸，所述第二側沿第二方向與所述第一側相對，所述第二方向與所述第一方向正交，並且所述記憶體間隙部分在所述第一記憶體核心端蓋與所述第二記憶體核心端蓋之間沿所述第一方向水平延伸。

示例12是根據示例11所述的IC，其中所述記憶體間隙部分包括從所述第一記憶體核心端蓋沿所述第二方向延伸的第一多個閘極互連，以及從所述第二記憶體核心端蓋沿所述第二方向延伸的第二多個閘極互連。所述第一多個閘極互連和所述第二多個閘極互連中的相應閘極互連，在所述記憶體間隙部分的中央部分中共線並且分離。

示例13是根據示例11和12中任一項所述的IC，其中所述記憶體間隙部分包括沿所述第一方向延伸的多個鰭部。所述多個鰭部在所述記憶體間隙部分的中央部分中。

示例14是根據示例13所述的IC，其中所述第一記憶體核心端蓋包括第一擴散區，並且所述第二記憶體核心端蓋包括第二擴散區。所述記憶體間隙部分的所述多個鰭部、所述第一擴散區和所述第二擴散區彼此不連續。

示例15是根據示例10至14中任一項所述的IC，其中所述第一記憶體邊界單元是垂直邊界單元，所述第一記憶體核心端蓋在所述單元的所述第一側上沿第二方向垂直延伸，所述第二記憶體核心端蓋在所述單元的所述第二側上沿所述第二方向垂直延伸，所述第二側沿第一方向與所述第一側相對，所述第一側與所述第二方向正交，並且所述記憶體間隙部分在所述第一記憶體核心端蓋與所述第二記憶體核心端蓋之間沿所述第二方向垂直延伸。

示例16是根據示例15所述的IC，其中所述記憶體間隙部分包括沿所述第二方向延伸的多個閘極互連。

示例17是根據示例15和16中任一項所述的IC，其中所述記憶體間隙部分包括沿所述第一方向延伸的擴散區。所述擴散區在所述記憶體間隙部分的中央部分中。

示例18是根據示例17所述的IC，其中所述擴散區包括沿所述第一方向延伸的多個鰭部。

示例19是根據示例17和18中任一項所述的IC，其中所述第一記憶體核心端蓋包括第一擴散區，並且所述第二記憶體核心端蓋包括第二擴散區。所述記憶體間隙部分的所述擴散區、所述第一擴散區和所述第二擴散區彼此不連續。

示例20是根據示例10至19中任一項所述的IC，其中所述第一記憶體區塊具有第一側和與所述第一側相對的第二側，所述第一記憶體邊界單元鄰近所述第一記憶體區塊的所述第二側，並且所述IC還包括在所述第一記憶體區塊的所述第一側鄰近所述第一記憶體區塊的第二記憶體邊界單元。所述第二記憶體邊界單元包括在所述單元的第一側上的、到所述第一記憶體區塊的一個記憶體核心端蓋，以及在所述單元的第二側上的記憶體間隙部分，所述單元的第一側鄰近所述第一記憶體區塊的所述第一側。

示例21是根據示例10至19中任一項所述的IC，其中所述第一記憶體區塊具有第一側和與所述第一側相對的第二側，所述第一記憶體邊界單元鄰近所述第一記憶體區塊的所述第二側，並且所述第一記憶體區塊包括一個記憶體核心端蓋、和在所述第一記憶體區塊的所述第一側上的記憶體間隙部分。

示例22是根據示例10至21中任一項所述的IC，其中所述第一記憶體區塊和所述第二記憶體區塊各自是SRAM。

100:圖 102:閘極 104:源極 106:汲極 108:CB層互連 110:CA層互連 112:通孔 114:M1層互連 116:通孔 118:M2層互連 200:圖 202:閘極 204:源極 206:汲極 208:CB層互連 210:CA層互連 212:通孔 214:M1層互連 216:通孔V1 218:M2層互連 300:圖 320:SRAM區塊 322:核心水準邊緣部分 324:核心垂直邊緣部分 326:邊界部分 340:基本SRAM區塊 380、390:SRAM陣列 400、410、420、430、440、450、460、470:SRAM區塊 500:SRAM陣列的圖 502:中央邊緣部分 504:SRAM陣列的拐角部分 600:SRAM架構的圖 610、612:記憶體水準邊界單元 620、622:記憶體垂直邊界單元 340a、340b、340c、340d:SRAM區塊 700:圖 702:記憶體核心端蓋 704:記憶體核心端蓋 706:記憶體間隙部分 710:集合的閘極互連 712:集合的閘極互連 714:閘極互連切口 716、720、726:鰭部 718:擴散區 722、728:未示出部分 724:擴散區 800:圖 802:記憶體核心端蓋 804:記憶體核心端蓋 806:記憶體間隙部分 810、812 閘極互連 820:擴散區 822:鰭部 824:擴散區 826:擴散區 830:鰭部切口 842、844:未示出部分 900:圖 902、1002:單記憶體核心端蓋 904:記憶體間隙(邊界)部分 1000:圖 1004:記憶體間隙(邊界)部分

圖1是示出標準單元和IC內的各個層的側視圖的第一圖。

圖2是示出標準單元和IC內的各個層的側視圖的第二圖。

圖3是概念性地示出SRAM架構的第一圖。

圖4是概念性地示出附加SRAM架構的圖。

圖5是概念性地示出SRAM陣列的圖。

圖6是概念性地示出包括記憶體水平邊界單元和記憶體垂直邊界單元的SRAM架構的圖。

圖7是概念性地示出具有雙記憶體核心端蓋的記憶體水平邊界單元的圖。

圖8是概念性地示出具有雙記憶體核心端蓋的記憶體垂直邊界單元的第一圖。

圖9是概念性地示出具有單記憶體核心端蓋的記憶體水平邊界單元的圖。

圖10是概念性地示出具有單記憶體核心端蓋的記憶體垂直邊界單元的圖。

300:圖

320:SRAM區塊

322:核心水準邊緣部分

324:核心垂直邊緣部分

326:邊界部分

340:基本SRAM區塊

380、390:SRAM陣列

Claims (21)

1. 一種積體電路IC上的記憶體水平邊界單元，包括： 第一記憶體核心端蓋，在所述單元的第一側上沿第一方向水平延伸； 第二記憶體核心端蓋，在所述單元的第二側上沿所述第一方向水平延伸，所述第二側沿第二方向與所述第一側相對，所述第二方向與所述第一方向正交；以及 記憶體間隙部分，在所述第一記憶體核心端蓋與所述第二記憶體核心端蓋之間沿所述第一方向水平延伸，所述記憶體間隙部分提供沿所述第二方向的、在所述第一記憶體核心端蓋與所述第二記憶體核心端蓋之間的間隙，其中所述記憶體間隙部分包括： 第一多個閘極互連，從所述第一記憶體核心端蓋沿所述第二方向延伸；以及 第二多個閘極互連，從所述第二記憶體核心端蓋沿所述第二方向延伸。
2. 根據請求項1所述的記憶體水平邊界單元，其中 所述第一多個閘極互連和所述第二多個閘極互連中的相應閘極互連在所述記憶體間隙部分的中央部分中共線並且分離。
3. 一種積體電路IC上的記憶體水平邊界單元，包括： 第一記憶體核心端蓋，在所述單元的第一側上沿第一方向水平延伸； 第二記憶體核心端蓋，在所述單元的第二側上沿所述第一方向水平延伸，所述第二側沿第二方向與所述第一側相對，所述第二方向與所述第一方向正交；以及 記憶體間隙部分，在所述第一記憶體核心端蓋與所述第二記憶體核心端蓋之間沿所述第一方向水平延伸，所述記憶體間隙部分提供沿所述第二方向的、在所述第一記憶體核心端蓋與所述第二記憶體核心端蓋之間的間隙，其中所述記憶體間隙部分包括沿所述第一方向延伸的多個鰭部，所述多個鰭部在所述記憶體間隙部分的中央部分中。
4. 根據請求項3所述的記憶體水平邊界單元，其中： 所述第一記憶體核心端蓋包括第一擴散區； 所述第二記憶體核心端蓋包括第二擴散區；以及 所述記憶體間隙部分的所述多個鰭部、所述第一擴散區和所述第二擴散區彼此不連續。
5. 一種積體電路IC上的記憶體垂直邊界單元，包括： 第一記憶體核心端蓋，在所述單元的第一側上沿第二方向垂直延伸； 第二記憶體核心端蓋，在所述單元的第二側上沿所述第二方向垂直延伸，所述第二側沿第一方向與所述第一側相對，所述第一方向與所述第二方向正交；以及 記憶體間隙部分，在所述第一記憶體核心端蓋與所述第二記憶體核心端蓋之間沿所述第二方向垂直延伸，所述記憶體間隙部分提供沿所述第一方向的、在所述第一記憶體核心端蓋與所述第二記憶體核心端蓋之間的間隙，其中所述記憶體間隙部分包括沿所述第二方向延伸的多個閘極互連。
6. 一種積體電路IC上的記憶體垂直邊界單元，包括： 第一記憶體核心端蓋，在所述單元的第一側上沿第二方向垂直延伸； 第二記憶體核心端蓋，在所述單元的第二側上沿所述第二方向垂直延伸，所述第二側沿第一方向與所述第一側相對，所述第一方向與所述第二方向正交；以及 記憶體間隙部分，在所述第一記憶體核心端蓋與所述第二記憶體核心端蓋之間沿所述第二方向垂直延伸，所述記憶體間隙部分提供沿所述第一方向的、在所述第一記憶體核心端蓋與所述第二記憶體核心端蓋之間的間隙，其中所述記憶體間隙部分包括沿所述第一方向延伸的擴散區，所述擴散區在所述記憶體間隙部分的中央部分中。
7. 根據請求項6所述的記憶體垂直邊界單元，其中所述擴散區包括沿所述第一方向延伸的多個鰭部。
8. 根據請求項6所述的記憶體垂直邊界單元，其中 所述第一記憶體核心端蓋包括第一擴散區； 所述第二記憶體核心端蓋包括第二擴散區；以及 所述記憶體間隙部分的所述擴散區、所述第一擴散區和所述第二擴散區彼此不連續。
9. 一種積體電路IC，包括： 第一記憶體區塊； 第二記憶體區塊；以及 第一記憶體邊界單元，在所述第一記憶體區塊和所述第二記憶體區塊之間，所述第一記憶體邊界單元包括； 在所述單元的第一側上的、到所述第一記憶體區塊的第一記憶體核心端蓋； 在所述單元的第二側上的、到所述第二記憶體區塊的第二記憶體核心端蓋，所述第二側與所述第一側相對；以及 記憶體間隙部分，在所述第一記憶體核心端蓋與所述第二記憶體核心端蓋之間，所述記憶體間隙部分提供在所述第一記憶體核心端蓋與所述第二記憶體核心端蓋之間的間隙，其中所述記憶體間隙部分包括下列至少一者： (1)從所述第一記憶體核心端蓋延伸的第一多個閘極互連以及從所述第二記憶體核心端蓋延伸的第二多個閘極互連； (2)在所述記憶體間隙部分的中央部分中的多個鰭片； (3)沿所述記憶體間隙部分延伸的多個閘極互連；或 (4)在所述記憶體間隙部分的所述中心部分中的擴散區域。
10. 根據請求項9所述的IC，其中所述第一記憶體邊界單元是水平邊界單元，所述第一記憶體核心端蓋在所述單元的所述第一側上沿第一方向水平延伸，所述第二記憶體核心端蓋在所述單元的所述第二側上沿所述第一方向水平延伸，所述第二側沿第二方向與所述第一側相對，所述第二方向與所述第一方向正交，並且所述記憶體間隙部分在所述第一記憶體核心端蓋與所述第二記憶體核心端蓋之間沿所述第一方向水平延伸。
11. 根據請求項10所述的IC，其中所述記憶體間隙部分包括： 所述第一多個閘極互連，從所述第一記憶體核心端蓋沿所述第二方向延伸；以及 所述第二多個閘極互連，從所述第二記憶體核心端蓋沿所述第二方向延伸，所述第一多個閘極互連和所述第二多個閘極互連中的相應閘極互連在所述記憶體間隙部分的中央部分中共線並且分離。
12. 根據請求項-10所述的IC，其中所述記憶體間隙部分包括在所述記憶體間隙部分的所述中央部分中沿所述第一方向延伸的所述多個鰭部。
13. 根據請求項12所述的IC，其中： 所述第一記憶體核心端蓋包括第一擴散區； 所述第二記憶體核心端蓋包括第二擴散區；以及 所述記憶體間隙部分的所述多個鰭部、所述第一擴散區和所述第二擴散區彼此不連續。
14. 根據請求項9所述的IC，其中所述第一記憶體邊界單元是垂直邊界單元，所述第一記憶體核心端蓋在所述單元的所述第一側上沿第二方向垂直延伸，所述第二記憶體核心端蓋在所述單元的所述第二側上沿所述第二方向垂直延伸，所述第二側沿第一方向與所述第一側相對，所述第一側與所述第二方向正交，並且所述記憶體間隙部分在所述第一記憶體核心端蓋與所述第二記憶體核心端蓋之間沿所述第二方向垂直延伸。
15. 根據請求項14所述的IC，其中所述記憶體間隙部分包括沿所述第二方向延伸的所述多個閘極互連。
16. 根據請求項14所述的IC，其中所述記憶體間隙部分包括在所述記憶體間隙部分的所述中央部分中沿所述第一方向延伸的所述擴散區。
17. 根據請求項16所述的IC，其中所述擴散區包括沿所述第一方向延伸的所述多個鰭部。
18. 根據請求項16所述的IC，其中： 所述第一記憶體核心端蓋包括第一擴散區； 所述第二記憶體核心端蓋包括第二擴散區；以及 所述記憶體間隙部分的所述擴散區、所述第一擴散區和所述第二擴散區彼此不連續。
19. 根據請求項9所述的IC，其中所述第一記憶體區塊具有第一側和與所述第一側相對的第二側，所述第一記憶體邊界單元鄰近所述第一記憶體區塊的所述第二側，並且所述IC還包括： 第二記憶體邊界單元，在所述第一記憶體區塊的所述第一側鄰近所述第一記憶體區塊，所述第二記憶體邊界單元包括在所述單元的第一側上的、到所述第一記憶體區塊的一個記憶體核心端蓋，並且包括在所述單元的第二側上的記憶體間隙部分，所述單元的所述第一側鄰近所述第一記憶體區塊的所述第一側。
20. 根據請求項9所述的IC，其中所述第一記憶體區塊具有第一側和與所述第一側相對的第二側，所述第一記憶體邊界單元鄰近所述第一記憶體區塊的所述第二側，並且所述第一記憶體區塊包括一個記憶體核心端蓋、以及在所述第一記憶體區塊的所述第一側上的記憶體間隙部分。
21. 根據請求項9所述的IC，其中所述第一記憶體區塊和所述第二記憶體區塊各自是靜態隨機存取記憶體SRAM。