[go: up one dir, main page]

TW202238924A - 具有附加氧化物擴散區的單元架構 - Google Patents

具有附加氧化物擴散區的單元架構 Download PDF

Info

Publication number
TW202238924A
TW202238924A TW110142808A TW110142808A TW202238924A TW 202238924 A TW202238924 A TW 202238924A TW 110142808 A TW110142808 A TW 110142808A TW 110142808 A TW110142808 A TW 110142808A TW 202238924 A TW202238924 A TW 202238924A
Authority
TW
Taiwan
Prior art keywords
transistors
gate
interconnects
mos device
group
Prior art date
Application number
TW110142808A
Other languages
English (en)
Inventor
瑞迪 哈利克里席娜 琴塔拉帕利
普拉迪波 庫馬 薩納
澈圭 李
傑佛瑞 查爾斯 李
薩因 摩哈德
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202238924A publication Critical patent/TW202238924A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/857—Complementary IGFETs, e.g. CMOS comprising an N-type well but not a P-type well
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0186—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0188—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/851—Complementary IGFETs, e.g. CMOS comprising IGFETs having stacked nanowire, nanosheet or nanoribbon channels

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)

Abstract

一種MOS器件包括在IC的第一側上的一組pMOS電晶體。該組pMOS電晶體在第二方向上彼此相鄰。MOS器件還包括在IC的第二側上的一組nMOS電晶體。該組nMOS電晶體在第二方向上彼此相鄰。第二側在第一方向上與第一側相對，第一方向與第二方向正交。該MOS器件還包括在該組pMOS電晶體與該組nMOS電晶體之間的OD區。第一組閘極互連可以在OD區之上在第一方向上延伸。一組接觸可以接觸OD區。OD區、第一組閘極互連和該組接觸可以形成被配置為虛設電晶體或去耦電容器的一組電晶體。

Description

具有附加氧化物擴散區的單元架構
本申請要求於2020年12月3日提交的題為“CELL ARCHITECTURE WITH AN ADDITIONAL OXIDE DIFFUSION REGION”的美國專利申請第17/110,802號的權益，該申請的全部內容通過引用明確併入本文。
本公開總體上涉及單元架構，並且更具體地，涉及具有附加氧化物擴散（OD）區的單元架構。
單元器件是一種實現數位邏輯的積體電路（IC）。這種單元器件可以在專用IC（ASIC）內被重複使用多次。諸如系統單晶片（SoC）器件等ASIC可以包含數千到數百萬個單元器件。典型的IC包括順序形成的層的堆疊。每層可以堆疊或覆蓋在前一層上並且被圖案化以形成限定電晶體（例如，場效應電晶體（FET）、鰭式FET（FinFET）、全環繞閘極（GAA）FET（GAAFET）和/或其他多閘極FET）並且將電晶體連接到電路中的形狀。需要改進的單元器件。
在本公開的一方面中，一種IC上的金屬氧化物半導體（MOS）器件包括在IC的第一側上的一組p型MOS（pMOS）電晶體。該組pMOS電晶體在第二方向上彼此相鄰。MOS器件還包括在IC的第二側上的一組n型MOS（nMOS）電晶體。該組nMOS電晶體在第二方向上彼此相鄰。第二側在第一方向上與第一側相對。第一方向與第二方向正交。MOS器件還包括在該組pMOS電晶體與該組nMOS電晶體之間的氧化物擴散（OD）區。OD區可以部分地形成被配置為虛設電晶體或去耦電容器的第一組電晶體。
下面結合附圖闡述的詳細描述旨在作為對各種配置的描述，並且不旨在表示可以在其中實踐本文中描述的概念的唯一配置。詳細描述包括特定細節，目的是提供對各種概念的透徹理解。然而，對於本領域技術人員清楚的是，可以在沒有這些特定細節的情況下實踐這些概念。在某些情況下，眾所周知的結構和元件以方塊圖形式示出以避免混淆這些概念。將在以下詳細描述中描述裝置和方法，並且可以在附圖中通過各種方塊、模組、元件、電路、步驟、過程、演算法、元件等來說明。
圖1是示出IC的單元內的各個層的側視圖的第一圖100。各個層在y方向上發生變化。如圖1所示，電晶體具有閘極102（其可以稱為POLY，即使閘極102可以由金屬、多晶矽、或多晶矽和金屬的組合形成）、源極104和汲極106。源極104和汲極106可以被設置在矽基板132上。奈米片/奈米線130在源極104與汲極106之間延伸以形成在所有四個側面上都被閘極102包圍的溝道。假定堆疊的奈米片130形成溝道，則如俯視圖150所示，每個奈米片130可以具有寬度W NS。閘極102可以在第一方向（例如，沿z軸離開頁面的垂直方向）上延伸，並且奈米片/奈米線130可以在與第一方向正交的第二方向（例如，沿x軸的水平方向）上延伸。接觸層互連108（也稱為金屬POLY（MP）層互連）可以接觸閘極102。接觸層互連110（也稱為金屬擴散（MD）層互連）可以接觸源極104和/或汲極106。通孔112可以接觸接觸層互連110。金屬1（M1）層互連114可以接觸通孔112。M1層互連114可以僅在一個方向上單向延伸，例如，在第一方向或第二方向上。M1層互連114被示出為在第一方向上是單向的，但是替代地，可以在第二方向上是單向的。通孔V1 116可以接觸M1層互連114。金屬2（M2）層互連118可以接觸通孔V1 116。M2層互連118可以僅在第一方向上延伸（即，在第一方向上是單向的）。更高層包括通孔層和金屬3（M3）層，通孔層包括通孔V2，並且，金屬3（M3）層包括M3層互連。M3層互連可以在第二方向上延伸。
圖2是示出IC的單元內的各個層的側視圖的第二圖200。各個層在y方向上發生變化。如圖2所示，電晶體具有閘極202、源極204和汲極206。可以將源極204和汲極206設置在矽基板232上。奈米片/奈米線230在源極204與汲極206之間延伸以形成在所有四個側面上都被閘極202包圍的溝道。閘極202可以在第一方向（例如，沿z軸離開頁面的垂直方向）上延伸，並且奈米片/奈米線230可以在與第一方向正交的第二方向（例如，沿x軸的水平方向）上延伸。接觸層互連208可以接觸閘極202。接觸層互連210可以接觸源極204和/或汲極206。通孔212可以接觸接觸層互連208。M1層互連214可以僅在一個方向上單向延伸，例如，在第一方向或第二方向上。M1層互連214被示出為在第一方向上是單向的，但是替代地，可以在第二方向上是單向的。通孔V1 216可以接觸M1層互連214。M2層互連218可以接觸通孔V1 216。M2層互連218可以僅在第一方向上延伸（即，在第一方向上是單向的）。更高層包括通孔層以及M3層，通孔層包括通孔V2，並且，M3層包括M3層互連。M3層互連可以在第二方向上延伸。
雖然在圖1、2中用GAAFET說明了IC，但是IC可以包括其他多閘極FET，諸如FinFET、雙閘極FET或三閘極FET。雖然圖1、2中的GAAFET被示出為是堆疊平面GAAFET（在x方向上具有源極/汲極和奈米片/奈米線取向），但是GAAFET可以替代地是垂直GAAFET（在y方向上具有源極/汲極和奈米片/奈米線取向）。雖然圖1、2中的GAAFET被示出為具有奈米片/奈米線，但其他類型的結構也可以用於形成溝道。
圖3是概念性地示出單元390的俯視圖的第一圖300，其中在單元390中的pMOS電晶體302與nMOS電晶體312之間具有附加的OD區324。圖4是概念性地示出圖3的單元390的俯視圖的第二圖400。單元390包括IC的MOS器件。MOS器件可以用於高速IC（例如，大於15GHz），包括串化器/解串器（SerDes）和/或類比混合信號（AMS）IC。MOS器件包括在IC的第一側上的一組pMOS電晶體302。該組pMOS電晶體302在第二方向上彼此相鄰。該組pMOS電晶體302可以包括一行或多行pMOS電晶體。例如，pMOS電晶體302可以是n×m，具有n行pMOS電晶體，並且每行m個pMOS電晶體。在一個示例中，如圖所示，pMOS電晶體302可以是2×4，具有兩行pMOS電晶體，並且每行四個pMOS電晶體。該組pMOS電晶體302在n型井（n井）380上。該MOS器件還包括在IC的第二側上的一組nMOS電晶體312。該組nMOS電晶體312在第二方向上彼此相鄰。該組nMOS電晶體312可以包括一行或多行nMOS電晶體。例如，nMOS電晶體312可以是n×m，具有n行nMOS電晶體，並且每行m個nMOS電晶體。例如，如圖所示，nMOS電晶體312可以是2×4，具有兩行nMOS電晶體，並且每行四個nMOS電晶體。第二側在第一方向上與第一側相對，其中第一方向與第二方向正交。MOS器件還包括在該組pMOS電晶體302與該組nMOS電晶體312之間的OD區324。
MOS器件還可以包括在OD區324之上在第一方向上延伸的第一組閘極互連326。閘極互連326通過閘極互連切口（cut）330（有時稱為POLY切口）與pMOS閘極互連306和nMOS閘極互連316分離。閘極互連326可以在OD區324上形成電晶體閘極（參見圖1、2中的102、202）。此外，MOS器件還可以包括一組接觸328（參見圖1、2的110、210），該組接觸328接觸OD區324與第一組閘極互連326中的每個閘極互連相鄰，並且在第一方向上延伸。OD區324、第一組閘極互連326和該組接觸328可以在該組pMOS電晶體302與該組nMOS電晶體312之間形成第一組電晶體322。第一組電晶體322被示出為具有四個電晶體322a、322b、322c、322d。第一組電晶體322中的電晶體322a、322b、322c、322d在第二方向上彼此相鄰。第一組電晶體322中的電晶體322a、322b、322c、322d中的每個電晶體包括由一組接觸328中的一個接觸接觸並且與其相對應的源極、由一組接觸328中的一個接觸接觸並且與其相對應的汲極、以及與第一組閘極互連326中的一個閘極互連相對應的閘極。OD區324在單元390上可以是連續的，並且因此在左/右單元邊緣處可以沒有擴散中斷。在其他配置中，OD區324可以在單元邊緣處不連續，並且在左/右單元邊緣處可以形成有單擴散中斷或雙擴散中斷。由於OD區324是連續的，所以在電晶體322a、322d的單元邊緣處在接觸328處接觸的源極/汲極可以與左相鄰單元和右相鄰單元共用。第一組電晶體322可以形成為pMOS電晶體或nMOS電晶體。如果第一組電晶體322形成為pMOS電晶體，則n井380可以在第一方向上延伸使得第一組電晶體322在n井380上，或者第一組電晶體322可以具有它自己的n井。
在第一配置中，第一組電晶體322被配置為虛設電晶體。在這樣的配置中，虛設電晶體322a、322b、322c、322d中的每個虛設電晶體的源極、汲極和閘極被配置為浮置的並且與電壓源隔離。在第二配置中，第一組電晶體322被配置為去耦電容器。在這樣的配置中，耦合到第一組電晶體322的源極和汲極的該組接觸328可以被配置為耦合到電源電壓（例如，V cc），並且第一組電晶體322的閘極326可以被配置為耦合接地電壓（例如，V ss）。替代地，耦合到第一組電晶體322的源極和汲極的該組接觸328可以被配置為耦合到接地電壓，並且第一組電晶體322的閘極326可以被配置為耦合到電源電壓。
MOS器件還可以包括在第一方向上延伸的第二組閘極互連306，其中第二組閘極互連306的至少子集形成pMOS電晶體302的閘極306。例如，該組pMOS電晶體302可以包括八個（例如，2行×4列）pMOS電晶體，並且閘極互連306中的每個閘極互連可以形成pMOS電晶體302中的一個pMOS電晶體的對應閘極306。閘極接觸360（參見圖1、2的108、208）可以提供到閘極306的連接。閘極接觸360可以比該組pMOS電晶體302更靠近第一組電晶體322，以便不影響pMOS電晶體302的性能。如果pMOS電晶體302具有與右/左相鄰單元連續的連續OD，則對於作為pMOS電晶體汲極的單元邊緣OD，對應的單元邊緣pMOS電晶體可以將其閘極綁定（tie）到電源電壓以截止pMOS電晶體並且實際上為相鄰單元的pMOS電晶體提供屏障（例如，防止相鄰pMOS電晶體汲極之間的洩漏和/或短路）。
MOS器件還可以包括在第一方向上延伸的第三組閘極互連316，其中第三組閘極互連316的至少子集形成nMOS電晶體312的閘極316。例如，該組nMOS電晶體312可以包括八個（例如，2行×4列）nMOS電晶體，並且閘極互連316中的每個閘極互連可以形成nMOS電晶體312中的一個nMOS電晶體的對應閘極316。閘極接觸362（參見圖1、2的108、208）可以提供到閘極316的連接。閘極接觸362可以比該組nMOS電晶體312更靠近第一組電晶體322，以便不影響nMOS電晶體312的性能。如果nMOS電晶體312具有與右/左相鄰單元連續的連續OD，則對於作為nMOS電晶體汲極的單元邊緣OD，對應的單元邊緣nMOS電晶體可以將其閘極綁定到接地電壓以截止nMOS電晶體並且實際上為相鄰單元的nMOS電晶體提供屏障（例如，防止相鄰nMOS電晶體汲極之間的洩漏和/或短路）。
附加的閘極互連切口332朝向單元390的頂部和底部定位，使得閘極互連306、316與相鄰於單元390的頂部和底部的相鄰單元的閘極互連分開。閘極互連切口330、332可以減少在pMOS閘極/nMOS閘極的閘極互連靠得太近的情況下可能發生的金屬邊界效應（MBE）。
如圖3所示，第一組閘極互連326、第二組閘極互連306和第三組閘極互連316彼此隔離並且共線。如果兩個互連都沿同一直線延伸，則可以說它們彼此共線。第二組閘極互連306和第一組閘極互連326在與第一組電晶體322相鄰的閘極互連切口330處彼此斷開連接。第二組閘極互連306和第一組閘極互連326中的對應閘極互連彼此共線。第三組閘極互連316和第一組閘極互連326在與第一組電晶體322相鄰的閘極互連切口330處彼此斷開連接。第三組閘極互連316和第一組閘極互連326中的對應閘極互連彼此共線。
MOS器件還可以包括一組M1層互連340（用一個M1層互連示出），該組M1層互連340將pMOS電晶體302中的至少一個pMOS電晶體耦合到nMOS電晶體312中的至少一個nMOS電晶體。如上所述，該組M1層互連340可以是單向的，並且具體地，在第一方向上可以是單向的。MOS器件還可以包括一組M2層互連342（用一個M2層互連示出），該組M2層互連342耦合到該組M1層互連340中的至少一個M1層互連340。如上所述，該組M2層互連342也可以在第一方向上是單向的。圖3示出了僅具有一個M1層互連340和一個M2層互連342，但是根據單元390中的MOS器件的功能，單元390可以包括多個M1/M2層互連。
MOS器件還可以包括與IC的第一側的邊緣相鄰、在第二方向上跨IC延伸的一組電源互連350。該組電源互連350可以被配置為向該組pMOS電晶體302提供電源電壓（例如，V cc）。在該組電源互連350處，可以定位n抽頭（即，p側抽頭）以將n井380接到電源電壓。MOS器件還可以包括與IC的第二側的邊緣相鄰、在第二方向上跨IC延伸的一組接地互連352。該組接地互連352可以被配置為向該組nMOS電晶體312提供接地電壓（例如，V ss）。在該組接地互連352處，可以定位p抽頭（即，n側抽頭）以將p型基板132、232（參見圖1、2）接到接地電壓。第一組電晶體322可以在該組電源互連350與該組接地互連352之間的中央區域中。
如以下關於圖4所討論的，添加OD區324允許pMOS電晶體302和nMOS電晶體312間隔更遠，並且進一步提高（即，降低）pMOS電晶體302和nMOS電晶體312的閾值電壓V th。
現在參考圖4，該組pMOS電晶體302與nMOS電晶體312之間的距離等於D。具體地，pMOS電晶體302的奈米片的邊緣與nMOS電晶體312的奈米片的邊緣之間在第一方向上的距離等於D。距離D可以被稱為多橋溝道（MBC）到MBC間隔。一些半導體製造廠（有時稱為代工廠或晶圓廠）可能會對MBC到MBC間隔進行設計規則檢查（DRC）。DRC可以基於奈米片的寬度W NS。例如，DRC可以指定：對於W NS=25nm，MBC到MBC間隔應當小於或等於閾值MBC到MBC間隔T MBCtoMBC。當D＞T MBCtoMBC時，在MOS器件中添加OD區324使得MOS器件能夠通過DRC，假定Dp（這是pMOS電晶體302與OD區324（例如，虛設電晶體或去耦電容器）之間的MBC到MBC間隔）和Dn（這是nMOS電晶體312與OD區324（例如，虛設電晶體或去耦電容器）之間的MBC到MBC間隔）也遵守相同的DRC。為了讓Dp通過DRC，pMOS電晶體302與OD區324（例如，虛設電晶體或去耦電容器）之間的MBC到MBC間隔應當小於或等於T MBCtoMBC。類似地，為了讓Dn通過DRC，nMOS電晶體312與OD區324（例如，虛設電晶體或去耦電容器）之間的MBC到MBC間隔應當小於或等於T MBCtoMBC。因此，如果Dp≤T MBCtoMBC且Dn≤T MBCtoMBC，則等於Dp+Dn+W NS的D可以與2*T MBCtoMBC+W NS一樣大。通常，T MBCtoMBC＜D≤2*T MBCtoMBC+W NS，其中D≤2*T MBCtoMBC+W NS是DRC的約束並且T MBCtoMBC＜D是為了將pMOS電晶體302與nMOS電晶體312隔開使得它們的性能在這種高速IC中不會受到影響的設計選擇。因此，OD區324（例如，虛設電晶體或去耦電容器）的添加允許單元390的設計具有大於T MBCtoMBC的D，只要D保持小於或等於D≤2*T MBCtoMBC+W NS。
帶有數量的示例可以使討論更清楚。假定單元390被設計成具有等於393nm的D和25nm的奈米片寬度W NS。當奈米片寬度W NS等於25nm時，這種設計將使具有189nm的MBC到MBC間隔限制（即，T MBCtoMBC=189nm）的DRC失敗。通過添加OD區324（例如，虛設電晶體或去耦電容器），只要Dp和Dn滿足DRC，設計就會通過DRC。如果OD區324位於pMOS電晶體302與nMOS電晶體312之間的中心，則只要(D-W NS)/2=Dn=Dp≤T MBCtoMBC，設計就會通過DRC。在這種情況下，Dn和Dp將等於184nm（即，（393nm–25nm）/2），僅小於189nm的T MBCtoMBC，並且因此該設計將通過DRC。
在單元390中，為了通過DRC，該組pMOS電晶體302與第一組電晶體322（例如，虛設電晶體或去耦電容器）之間的距離Dp被設計和製造為小於閾值距離T MBCtoMBC，並且該組nMOS電晶體312與第一組電晶體322之間的距離Dn被設計和製造為小於閾值距離T MBCtoMBC。為了優化pMOS/nMOS電晶體302、312的性能，pMOS/nMOS電晶體302、312被設計和製造為具有大於閾值距離T MBCtoMBC的距離D。即，該組pMOS電晶體302與該組nMOS電晶體312之間的距離D被設計和製造為大於閾值距離T MBCtoMBC。因此，沒有附加的OD區324（例如，虛設電晶體或去耦電容器），單元390將無法通過DRC。附加的OD區324（例如，虛設電晶體或去耦電容器）允許距離D大於閾值距離T MBCtoMBC。在一個示例中，pMOS/nMOS電晶體302、312被設計和製造為具有大於閾值距離T MBCtoMBC的兩倍的距離D。在這樣的示例中，該組pMOS電晶體302與該組nMOS電晶體312之間的距離D大於閾值距離T MBCtoMBC的兩倍（2*T MBCtoMBC）並且小於閾值距離T MBCtoMBC的兩倍加上與第一組電晶體322中的電晶體相關聯的奈米片寬度W NS（2*T MBCtoMBC+W NS）。約束D≤2*T MBCtoMBC+W NS是DRC的約束，並且約束2*T MBCtoMBC＜D是為了將pMOS電晶體302與nMOS電晶體312進一步間隔開使得它們的性能在這種高速IC中不會受到影響的設計選擇。因此，在一個示例中，假設T MBCtoMBC=189nm，W NS=25nm並且D=393nm，則距離D將大於378nm（2*T MBCtoMBC）且小於403nm（2*T MBCtoMBC+W NS），這表示仍然滿足DRC的可能的最大距離D。
在關於圖4提供的示例中，DRC是奈米片寬度W NS的函數。對於其中溝道通過奈米線或通過其他結構來形成的GAAFET，DRC可以基於與奈米線/其他結構相關聯的其他參數β（作為這樣的參數的函數）。在這樣的配置中，DRC會提供約束D≤2*T MBCtoMBC+β。
圖5是概念性地示出包括圖3的單元390的IC的俯視圖的第三圖500。如圖5所示，單元390可以是更大的IC的一部分，該更大的IC包括與單元390的左側和右側對準的端蓋（endcap）單元502、504。如圖5所示，OD區324在單元390內在第二方向上是連續的，但是在端蓋單元502、504內、在單元390的左側/右側閘極在第二方向上是不連續的。在一個示例中，單元390可以被設計為更寬並且包括來自端蓋單元502、504的部分，因此OD區324可以在單元390內在第二方向上是不連續的。
再次參考圖3-5，基於單元390的DRC限制，單元390中的OD區324（例如，虛設電晶體或去耦電容器）允許pMOS/nMOS電晶體302、312相距足夠遠以優化單元390內的pMOS/nMOS電晶體302、312的性能。此外，OD區324（例如，虛設電晶體或去耦電容器）的添加改善（即，降低）了pMOS電晶體302 和nMOS電晶體312的閾值電壓V th。因此，OD區324的添加通過允許pMOS/nMOS電晶體302、312之間的更大距離以及通過降低pMOS/nMOS電晶體302、312的閾值電壓V th，來改進單元390中的MOS器件的性能。
應當理解，所公開的過程中的步驟的特定順序或層次是對示例性方法的說明。可以理解，根據設計偏好，可以重新佈置過程中步驟的特定順序或層次。此外，一些步驟可以組合或省略。隨附的方法申請專利範圍以示例順序呈現各個步驟的元素，並不表示限於所呈現的特定順序或層次。
提供先前的描述以使得本領域技術人員能夠實踐本文中描述的各個方面。對這些方面的各種修改對於本領域技術人員來說將是清楚的，並且本文中定義的一般原理可以應用於其他方面。因此，申請專利範圍不旨在限於本文所示的方面，而是符合與語言申請專利範圍一致的全部範圍，其中除非具體這樣陳述，否則對單數形式的元素的引用並不旨在表示“一個且僅一個”，而是表示“一個或多個”。“示例性”一詞在本文中用於表示“用作示例、實例或說明”。本文中描述為“示例性”的任何方面不一定被解釋為優選於或優於其他方面。除非另有特別說明，否則術語“一些”是指一個或多個。諸如“A、B或C中的至少一個”、“A、B和C中的至少一個”和“A、B、C或其任何組合”等組合包括A、B、和/或C的任何組合，並且可以包括多個A、多個B或多個C。具體地，諸如“A、B或C中的至少一個”、“A、B和C中的至少一個”和“A、B、C或其任何組合”等組合可以是僅A、僅B、僅C、A和B、A和C、B和C、或A和B和C，其中任何這樣的組合可以包含A、B或C的一個或多個成員。本領域普通技術人員已知的或以後將知道的本公開中描述的各個方面的元素的所有結構和功能等效物以引用方式併入本文並且旨在被申請專利範圍涵蓋。此外，無論申請專利範圍中是否明確引用了這樣的公開，本文中公開的任何內容均不旨在專供公眾使用。任何申請專利範圍要素均不應當被解釋為構件加功能，除非使用短語“用於……的構件”明確敘述該要素。
以下示例僅是說明性的並且可以與本文中描述的其他實施例或教導的方面相結合，而沒有限制。
方面1是一種IC上的MOS器件，包括：一組pMOS電晶體，在該IC的第一側上，該一組pMOS電晶體在第二方向上彼此相鄰；一組nMOS電晶體，在該IC的第二側上，該一組nMOS電晶體在該第二方向上彼此相鄰，該第二側在第一方向上與該第一側相對，該第一方向與該第二方向正交；以及OD區，在該組pMOS電晶體與該組nMOS電晶體之間。
方面2是根據方面1所述的MOS器件，還包括第一組閘極互連，該第一組閘極互連在該該第一方向上在OD區之上延伸。
方面3是根據方面2所述的MOS器件，還包括一組接觸，該一組接觸接觸該OD區、與該第一組閘極互連中的每個閘極互連相鄰，並且在該第一方向上延伸。
方面4是根據方面3所述的MOS器件，其中該OD區、該第一組閘極互連以及該一組接觸在該一組pMOS電晶體與該一組nMOS電晶體之間形成第一組電晶體，該第一組電晶體在該第二方向上彼此相鄰，該第一組電晶體中的每個電晶體包括源極、汲極和閘極，該源極與該一組接觸中的一個接觸相對應，該汲極與該一組接觸中的一個接觸相對應，並且該閘極與該第一組閘極互連中的一個閘極互連相對應。
方面5是根據方面4所述的MOS器件，其中該第一組電晶體被配置為虛設電晶體。
方面6是根據方面5所述的MOS器件，其中該虛設晶體中的每個虛設電晶體的源極、汲極和閘極被配置為浮置的並且與電壓源隔離。
方面7是根據方面4所述的MOS器件，其中該第一組電晶體被配置為去耦電容器。
方面8是根據方面7所述的MOS器件，其中耦合到該第一組電晶體的該源極和該汲極的該一組接觸被配置為耦合到電源電壓，並且該第一組電晶體的該閘極被配置為耦合到接地電壓。
方面9是根據方面7所述的MOS器件，其中耦合到該第一組電晶體的該源極和該汲極的該一組接觸被配置為耦合到接地電壓，並且該第一組電晶體的該閘極被配置為耦合到電源電壓。
方面10是根據方面4至9中任一項所述的MOS器件，還包括：第二組閘極互連，在該第一方向上延伸，該第二組閘極互連的至少子集形成該pMOS電晶體的閘極；以及第三組閘極互連，在該第一方向上延伸，該第三組閘極互連的至少子集形成該nMOS電晶體的閘極；其中該第一組閘極互連、該第二組閘極互連和該第三組閘極互連彼此隔離並且共線。
方面11是根據方面10所述的MOS器件，其中：該第二組閘極互連和該第一組閘極互連在與該第一組電晶體相鄰的第一區域中彼此斷開連接，該第二組閘極互連和該第一組閘極互連中的對應閘極互連彼此共線；以及該第三組閘極互連和該第一組閘極互連在與該第一組電晶體相鄰的第二區域中彼此斷開連接，該第三組閘極互連和該第一組閘極互連中的對應閘極互連彼此共線。
方面12是根據方面4至11中任一項所述的MOS器件，還包括：一組M1層互連，該組M1層互連將該pMOS電晶體中的至少一個pMOS電晶體耦合到該nMOS電晶體中的至少一個nMOS電晶體，該一組M1層互連是單向的。
方面13是根據方面12所述的MOS器件，其中該一組M1層互連在該第一方向上是單向的。
方面14是根據方面13所述的MOS器件，還包括一組M2層互連，該一組M2層互連耦合到該一組M1層互連中的至少一個M1層互連，該一組M2層互連在該第一方向上是單向的。
方面15是根據方面4至14中任一項所述的MOS器件，還包括：一組電源互連，該一組電源互連與該IC的該第一側處的邊緣相鄰、在該第二方向上跨該IC延伸，該一組電源互連被配置為向該一組pMOS電晶體提供電源電壓；以及一組接地互連，該一組接地互連與該IC的該第二側處的邊緣相鄰、在該第二方向上跨該IC延伸，該一組接地互連被配置為向該一組nMOS電晶體提供接地電壓，其中該第一組電晶體位於該一組電源互連與該一組接地互連之間的中央區域中。
方面16是根據方面4至15中任一項所述的MOS器件，其中該一組pMOS電晶體與該第一組電晶體之間的距離小於閾值距離，並且該一組nMOS電晶體與該第一組電晶體之間的距離小於該閾值距離。
方面17是根據方面16所述的MOS器件，其中該一組pMOS電晶體與該一組nMOS電晶體之間的距離大於該閾值距離。
方面18是根據方面17所述的MOS器件，其中該一組pMOS電晶體與該一組nMOS電晶體之間的距離大於該閾值距離的兩倍，並且小於該閾值距離的兩倍加上與該第一組電晶體中的電晶體相關聯的奈米片寬度W NS。
方面19是根據方面1至18中任一項所述的MOS器件，其中該MOS器件是該IC上的單元。
方面20是根據方面1至19中任一項所述的MOS器件，其中該一組pMOS電晶體與該一組nMOS電晶體之間的該OD區跨所述IC上在該第二方向上是連續的。
方面21是根據方面1至19中任一項所述的MOS器件，其中該一組pMOS電晶體與該一組nMOS電晶體之間的該OD區在該第二方向上跨該IC是不連續的。
100:IC的單元內的各個層的側視圖的第一圖 102:閘極 104:源極 106:汲極 108:接觸層互連 110:接觸層互連 112:通孔 114:M1層互連 116:通孔V1 118:M2層互連118 130:奈米片/奈米線 132:矽基板 150:俯視圖 200:IC的單元內的各個層的側視圖的第二圖 202:閘極 204:源極 206:汲極 208:接觸層互連 210:接觸層互連 212:通孔 214:M1層互連 216:通孔V1 218:M2層互連218 230:奈米片/奈米線 232:矽基板 300:概念性地示出單元390的俯視圖的第一圖 302:pMOS電晶體 306:第二組閘極互連 330:閘極互連切口 332:閘極互連切口 350:電源互連 380:n井 322:第一組電晶體 322a、322b、322c、322d:電晶體 324:OD區 326:第一組閘極互連 328:接觸 340:M1層互連 342:M2層互連 360:閘極接觸 362:閘極接觸 390:單元 312:nMOS電晶體 316:第三組閘極互連 352:接地互連 400:概念性地示出圖3的單元390的俯視圖的第二圖 500:概念性地示出包括圖3的單元390的IC的俯視圖的第三圖 502:端蓋（endcap）單元 504:端蓋（endcap）單元
圖1是示出IC的單元內的各個層的側視圖的第一圖。
圖2是示出IC的單元內的各個層的側視圖的第二圖。
圖3是概念性地示出在單元中的pMOS電晶體與nMOS電晶體之間具有附加OD區的單元的俯視圖的第一圖。
圖4是概念性地示出圖3的單元的俯視圖的第二圖。
圖5是概念性地示出包括圖3的單元的IC的俯視圖的第三圖。
300:概念性地示出單元390的俯視圖的第一圖
302:pMOS電晶體
306:第二組閘極互連
330:閘極互連切口
332:閘極互連切口
350:電源互連
380:n井
322:第一組電晶體
322a、322b、322c、322d:電晶體
324:OD區
326:第一組閘極互連
328:接觸
340:M1層互連
342:M2層互連
360:閘極接觸
362:閘極接觸
390:單元
312:nMOS電晶體
316:第三組閘極互連
352:接地互連

Claims (21)

  1. 一種積體電路（IC）上的金屬氧化物半導體（MOS）器件，包括： 一組p型MOS（pMOS）電晶體，在所述IC的第一側上，所述一組pMOS電晶體在第二方向上彼此相鄰； 一組n型MOS（nMOS）電晶體，在所述IC的第二側上，所述一組nMOS電晶體在所述第二方向上彼此相鄰，所述第二側在第一方向上與所述第一側相對，所述第一方向與所述第二方向正交；以及 氧化物擴散（OD）區，在所述一組pMOS電晶體與所述一組nMOS電晶體之間。
  2. 根據請求項1所述的MOS器件，還包括第一組閘極互連，所述第一組閘極互連在所述第一方向上在所述氧化物擴散（OD）區之上延伸。
  3. 根據請求項2所述的MOS器件，還包括一組接觸，所述一組接觸接觸所述OD區、與所述第一組閘極互連中的每個閘極互連相鄰，並且在所述第一方向上延伸。
  4. 根據請求項3所述的MOS器件，其中所述OD區、所述第一組閘極互連和所述一組接觸在所述一組pMOS電晶體與所述一組nMOS電晶體之間形成第一組電晶體，所述第一組電晶體在所述第二方向上彼此相鄰，所述第一組電晶體中的每個電晶體包括源極、汲極和閘極，所述源極與所述一組接觸中的一個接觸相對應，所述汲極與所述一組接觸中的一個接觸相對應，並且所述閘極與所述第一組閘極互連中的一個閘極互連相對應。
  5. 根據請求項4所述的MOS器件，其中所述第一組電晶體被配置為虛設電晶體。
  6. 根據請求項5所述的MOS器件，其中所述虛設晶體中的每個虛設電晶體的源極、汲極和閘極被配置為浮置的並且與電壓源隔離。
  7. 根據請求項4所述的MOS器件，其中所述第一組電晶體被配置為去耦電容器。
  8. 根據請求項7所述的MOS器件，其中耦合到所述第一組電晶體的所述源極和所述汲極的所述一組接觸被配置為耦合到電源電壓，並且所述第一組電晶體的所述閘極被配置為耦合到接地電壓。
  9. 根據請求項7所述的MOS器件，其中耦合到所述第一組電晶體的所述源極和所述汲極的所述一組接觸被配置為耦合到接地電壓，並且所述第一組電晶體的所述閘極被配置為耦合到電源電壓。
  10. 根據請求項4所述的MOS器件，還包括： 第二組閘極互連，在所述第一方向上延伸，所述第二組閘極互連的至少子集形成所述pMOS電晶體的閘極；以及 第三組閘極互連，在所述第一方向上延伸，所述第三組閘極互連的至少子集形成所述nMOS電晶體的閘極； 其中所述第一組閘極互連、所述第二組閘極互連和所述第三組閘極互連彼此隔離並且共線。
  11. 根據請求項10所述的MOS器件，其中： 所述第二組閘極互連和所述第一組閘極互連在與所述第一組電晶體相鄰的第一區域中彼此斷開連接，所述第二組閘極互連和所述第一組閘極互連中的對應閘極互連彼此共線；以及 所述第三組閘極互連和所述第一組閘極互連在與所述第一組電晶體相鄰的第二區域中彼此斷開連接，所述第三組閘極互連和所述第一組閘極互連中的對應閘極互連彼此共線。
  12. 根據請求項4所述的MOS器件，還包括一組金屬1（M1）層互連，所述一組金屬1（M1）層互連將所述pMOS電晶體中的至少一個pMOS電晶體耦合到所述nMOS電晶體中的至少一個nMOS電晶體，所述一組M1層互連是單向的。
  13. 根據請求項12所述的MOS器件，其中所述一組M1層互連在所述第一方向上是單向的。
  14. 根據請求項13所述的MOS器件，還包括一組金屬2（M2）層互連，所述一組金屬2（M2）層互連耦合到所述一組M1層互連中的至少一個M1層互連，所述一組M2層互連在所述第一方向上是單向的。
  15. 根據請求項4所述的MOS器件，還包括： 一組電源互連，所述一組電源互連與所述IC的所述第一側處的邊緣相鄰、在所述第二方向上跨所述IC延伸，所述一組電源互連被配置為向所述一組pMOS電晶體提供電源電壓；以及 一組接地互連，所述一組接地互連與所述IC的所述第二側處的邊緣相鄰、在所述第二方向上跨所述IC延伸，所述一組接地互連被配置為向所述一組nMOS電晶體提供接地電壓， 其中所述第一組電晶體位於所述一組電源互連與所述一組接地互連之間的中央區域中。
  16. 根據請求項4所述的MOS器件，其中所述一組pMOS電晶體與所述第一組電晶體之間的距離小於閾值距離，並且所述一組nMOS電晶體與所述第一組電晶體之間的距離小於所述閾值距離。
  17. 根據請求項14所述的MOS器件，其中所述一組pMOS電晶體與所述一組nMOS電晶體之間的距離大於所述閾值距離。
  18. 根據請求項17所述的MOS器件，其中所述一組pMOS電晶體與所述一組nMOS電晶體之間的距離大於所述閾值距離的兩倍，並且小於所述閾值距離的兩倍加上與所述第一組電晶體中的電晶體相關聯的奈米片寬度W NS。
  19. 根據請求項1所述的MOS器件，其中所述MOS器件是所述IC上的單元。
  20. 根據請求項1所述的MOS器件，其中所述一組pMOS電晶體與所述一組nMOS電晶體之間的所述OD區跨所述IC在所述第二方向上是連續的。
  21. 根據請求項1所述的MOS器件，其中所述一組pMOS電晶體與所述一組nMOS電晶體之間的所述OD區跨所述IC在所述第二方向上是不連續的。
TW110142808A 2020-12-03 2021-11-17 具有附加氧化物擴散區的單元架構 TW202238924A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/110,802 US20220181325A1 (en) 2020-12-03 2020-12-03 Cell architecture with an additional oxide diffusion region
US17/110,802 2020-12-03

Publications (1)

Publication Number Publication Date
TW202238924A true TW202238924A (zh) 2022-10-01

Family

ID=78820080

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110142808A TW202238924A (zh) 2020-12-03 2021-11-17 具有附加氧化物擴散區的單元架構

Country Status (7)

Country Link
US (1) US20220181325A1 (zh)
EP (1) EP4256607A1 (zh)
JP (1) JP2023552060A (zh)
KR (1) KR20230115986A (zh)
CN (1) CN116508156A (zh)
TW (1) TW202238924A (zh)
WO (1) WO2022119714A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12009295B2 (en) * 2021-11-09 2024-06-11 Qualcomm Incorporated Comb / fishbone metal stack

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4161892B2 (ja) * 2003-12-04 2008-10-08 ソニー株式会社 半導体装置
US9306570B1 (en) * 2015-01-22 2016-04-05 Qualcomm Incorporated Continuous diffusion configurable standard cell architecture
KR20170029073A (ko) * 2015-09-04 2017-03-15 삼성전자주식회사 상위 메탈 레이어에서의 eco를 위한 집적회로의 스페어 셀 구조 및 그에 따른 스페어 셀 구조 형성 방법
US9634026B1 (en) * 2016-07-13 2017-04-25 Qualcomm Incorporated Standard cell architecture for reduced leakage current and improved decoupling capacitance
US11031397B2 (en) * 2018-09-27 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-gate device integration with separated Fin-like field effect transistor cells and gate-all-around transistor cells

Also Published As

Publication number Publication date
WO2022119714A1 (en) 2022-06-09
EP4256607A1 (en) 2023-10-11
JP2023552060A (ja) 2023-12-14
KR20230115986A (ko) 2023-08-03
CN116508156A (zh) 2023-07-28
US20220181325A1 (en) 2022-06-09

Similar Documents

Publication Publication Date Title
US8169030B2 (en) Semiconductor memory device and production method thereof
US9496269B1 (en) Static random access memory
US20220115405A1 (en) Heterogeneous height logic cell architecture
US11133803B2 (en) Multiple via structure for high performance standard cells
JP6352561B1 (ja) 高密度アンテナ保護ダイオードのための回路およびレイアウト
CN110945655B (zh) 具有内在去耦电容器的单元架构
KR102825641B1 (ko) 더미 셀 및 탭 셀 레이아웃 구조
US9634026B1 (en) Standard cell architecture for reduced leakage current and improved decoupling capacitance
TW202238924A (zh) 具有附加氧化物擴散區的單元架構
US7868359B2 (en) Semiconductor device
US11424250B2 (en) Memory
TWI910191B (zh) 記憶體水平邊界單元、記憶體垂直邊界單元及積體電路（ｉｃ）
KR102531038B1 (ko) 소스 분리 셀
US20250150080A1 (en) Integrated power management cells for gate all around technologies
TW202549131A (zh) 半導體裝置
TW202538860A (zh) 半導體裝置、及半導體裝置的製造方法