TWI906341B - 半導體裝置 - Google Patents

Abstract

本發明提供一種半導體裝置，包含：基底，包含沿著第一方向配置的第一區及第二區，以及第一區與第二區之間的第三區；主動圖案，在基底上在第一方向上延伸；以及第一閘電極至第三閘電極，在主動圖案上彼此間隔開且在第二方向上延伸，第一區的主動圖案包含彼此間隔開且穿透第一閘電極的第一半導體圖案，第二區的主動圖案包含彼此間隔開且穿透第二閘電極的第二半導體圖案，第三區的主動圖案包含自基底突出且與第三閘電極相交的過渡圖案，且過渡圖案包含交替堆疊於第三區上且包含彼此不同的材料的犧牲圖案及第三半導體圖案。

Description

半導體裝置

本發明概念是關於半導體裝置及其製造方法。更具體而言，本發明概念是關於包含線圖案的半導體裝置及其製造方法。

所提出的用於增大積體電路裝置的密度的縮放技術包含多閘極電晶體，其中鰭型或奈米線型矽主體形成於基底上且閘極形成於矽主體的表面上。

由於此多閘極電晶體利用三維通道，故其可易於縮放。另外，即使多閘極電晶體的閘極長度未增大，仍可改良電流控制能力。此外，有可能有效地抑制其中通道區的電位受汲極電壓影響的短通道效應（short channel effect；SCE）。

本發明概念的態樣提供一種半導體裝置及其製造方法，所述半導體裝置藉由防止源極及汲極區的缺陷而具有改良的效能、可靠性以及良率。

本發明概念的態樣亦提供一種半導體裝置及其製造方法，所述半導體裝置包含其中線圖案及鰭型圖案混合於狹窄區中的主動圖案且具有改良的設計多樣性。

然而，本發明概念的態樣不限於本文中所闡述的態樣。藉由參考下文給出的本發明概念的詳細解釋，本發明概念的以上及其他態樣對於本發明概念涉及的技術領域中具有通常知識者將變得更顯而易見。

根據本揭露內容的一態樣，提供一種半導體裝置，包括：基底，包含沿著第一方向配置的第一區及第二區，以及所述第一區與所述第二區之間的第三區；主動圖案，在所述基底上在所述第一方向上延伸；以及第一閘電極至第三閘電極，在所述主動圖案上彼此間隔開且各自在與所述第一方向相交的第二方向上延伸，其中所述第一區的所述主動圖案包含彼此間隔開且穿透所述第一閘電極的多個第一半導體圖案，所述第二區的所述主動圖案包含彼此間隔開且穿透所述第二閘電極的多個第二半導體圖案，所述第三區的所述主動圖案包含自所述基底突出且與所述第三閘電極相交的過渡圖案，且所述過渡圖案包含交替堆疊於所述第三區上且包含彼此不同的材料的犧牲圖案及第三半導體圖案。

根據本揭露內容的另一態樣，提供一種半導體裝置，包括：基底，包含沿著第一方向配置的第一區及第二區，以及所述第一區與所述第二區之間的第三區；主動圖案，在所述基底上在所述第一方向上延伸；以及第一閘極結構至第三閘極結構，在所述主動圖案上彼此間隔開且在與所述第一方向相交的第二方向上延伸，其中所述第一區的所述主動圖案包含與所述基底間隔開且穿透所述第一閘極結構的第一線圖案，所述第二區的所述主動圖案包含與所述基底間隔開且穿透所述第二閘極結構的第二線圖案，所述第三區的所述主動圖案包含過渡圖案，所述過渡圖案包含與所述第三閘極結構的側表面形成銳角且自所述基底突出的傾斜表面，且所述第三閘極結構包圍所述過渡圖案的側表面及上部表面。

根據本揭露內容的另一態樣，提供一種半導體裝置，包括：基底，包含沿著第一方向配置的第一區及第二區，以及所述第一區與所述第二區之間的第三區；場絕緣膜，在所述基底上覆蓋所述第一主動圖案的側表面的一部分；以及第一閘電極至第三閘電極，在所述第一主動圖案及所述場絕緣膜上彼此間隔開且在與所述第一方向相交的第二方向上延伸，其中所述第一區的所述第一主動圖案包含與所述基底間隔開、穿透所述第一閘電極且在所述第二方向上具有第一寬度的第一線圖案，所述第二區的所述第一主動圖案包含與所述基底間隔開、穿透所述第二閘電極且在所述第二方向上具有小於所述第一寬度的第二寬度的第二線圖案，所述第三區的所述第一主動圖案包含自所述基底突出、與所述第三閘電極相交且在所述第二方向上具有小於所述第一寬度且大於所述第二寬度的第三寬度的過渡圖案，所述過渡圖案包含依序堆疊於所述第三區上且包含彼此不同的材料的犧牲圖案及第三線圖案，且所述第三區的所述場絕緣膜的上部表面的高度大於所述第一區及所述第二區的所述場絕緣膜的上部表面的高度。

根據本揭露內容的另一態樣，提供一種半導體裝置，包括：基底，包含沿著第一方向配置的第一區及第二區，以及所述第一區與所述第二區之間的第三區；第一線圖案，在所述第一區上與所述基底間隔開且在所述第一方向上延伸；第二線圖案，在所述第二區上與所述基底間隔開且在所述第一方向上延伸；過渡圖案，在所述第三區上自所述基底突出且在所述第一方向上延伸；第一磊晶圖案，在所述第一線圖案與所述過渡圖案之間連接所述第一線圖案的側表面及所述過渡圖案的側表面；以及第二磊晶圖案，在所述第二線圖案與所述過渡圖案之間連接所述第二線圖案的側表面及所述過渡圖案的所述側表面。

在下文中，將參考圖1至圖23解釋根據一些實例實施例的半導體裝置。

儘管諸如第一及第二的術語在本文中用以描述各種元件或組件，但不言而喻的是此等元件或組件不受此等術語限制。此等術語僅用以將單一元件或組件與其他元件或組件區分開來。因此，不言而喻的是，下文解釋的第一元件或組件可為本發明概念的技術想法內的第二元件或組件。

圖1為根據一些實例實施例的用於解釋半導體裝置的佈局圖。圖2為沿著圖1的線A1-A1、B1-B1以及C1-C1截取的橫截面視圖。圖3A及圖3B為沿著圖1的線D1-D1截取的各種橫截面視圖。

參考圖1至圖3A，根據一些實例實施例的半導體裝置包含基底100、場絕緣膜105、第一主動圖案AP1、第一閘極結構G1、第二閘極結構G2以及第三閘極結構G3、第一磊晶圖案140以及層間絕緣膜180。

基底100可為塊體矽或絕緣層上矽（silicon-on-insulator；SOI）。在一些實例實施例中，基底100可為矽基底或可包含其他材料，例如矽鍺、絕緣層上矽鍺（silicon germanium on insulator；SGOI）、銻化銦、鉛碲化合物、砷化銦、磷化銦、砷化鎵及/或銻化鎵。在一些實例實施例中，基底100可具有形成於基礎基底上的磊晶層。出於方便解釋起見，基底100將在下文解釋為矽基底。

基底100可包含第一區I、第二區II以及第三區III。第一區I及第二區II可沿著平行於基底100的上部表面的第一方向X1配置。第三區III可插入於第一區I與第二區II之間。在一些實例實施例中，第一區I、第二區II以及第三區III可為彼此相鄰的區。

第一主動圖案AP1可形成於基底100上。第一主動圖案AP1可在第一區I、第二區II以及第三區III之上在第一方向X1上延伸。第一主動圖案AP1可與待在下文解釋的第一閘極結構G1、第二閘極結構G2以及第三閘極結構G3相交。在一些實例實施例中，第三區III的第一主動圖案AP1可連接第一區I的第一主動圖案AP1及第二區II的第一主動圖案AP1。舉例而言，第三區III的鰭型突出部FP可連接第一區I的鰭型突出部FP及第二區II的鰭型突出部FP。

第一主動圖案AP1可包含矽（Si）及/或鍺（Ge），其為元素半導體材料。在一些實例實施例中，第一主動圖案AP1亦可包含化合物半導體，例如IV-IV族化合物半導體及/或III-V族化合物半導體。

IV-IV族化合物半導體可為例如二元化合物或三元化合物，包含碳（C）、矽（Si）、鍺（Ge）以及錫（Sn）中的至少兩者或大於兩者；及/或藉由將此等元素與IV族元素摻雜獲得的化合物。

III-V族化合物半導體可為例如二元化合物、三元化合物及/或四元化合物中的一者，所述二元化合物、三元化合物及/或四元化合物藉由以下操作形成：將作為III族元素的鋁（Al）、鎵（Ga）以及銦（In）中的至少一者與作為V族元素的磷（P）、砷（As）以及銻（Sb）中的至少一者組合。

在一些實例實施例中，第一主動圖案AP1可包含鰭型突出部FP。鰭型突出部FP可自基底100的上部表面突出且在第一方向X1上延伸。鰭型突出部FP可藉由蝕刻基底100的一部分而形成，或可為自基底100生長的磊晶層。

場絕緣膜105可形成於基底100上。場絕緣膜105可覆蓋第一主動圖案AP1的側表面的一部分。舉例而言，場絕緣膜105可覆蓋鰭型突出部FP的側表面的至少一部分。亦即，鰭型突出部FP可由場絕緣膜105限定。另外，鰭型突出部FP可具有與場絕緣膜105的各別頂部或底部表面共面的頂部及/或底部表面。

場絕緣膜105可包含但不限於例如氧化物膜、氮化物膜、氮氧化物膜以及其組合中的至少一者。

第一閘極結構G1、第二閘極結構G2以及第三閘極結構G3可形成於第一主動圖案AP1及場絕緣膜105上。第一閘極結構G1、第二閘極結構G2以及第三閘極結構G3可彼此間隔開且與第一主動圖案AP1相交。舉例而言，第一閘極結構G1、第二閘極結構G2以及第三閘極結構G3中的每一者可在平行於基底100的上部表面且與第一方向X1相交的第二方向Y1上延伸。在一些實例實施例中，第一閘極結構G1可置放於第一區I上，第二閘極結構G2可置放於第二區II上，且第三閘極結構G3可置放於第三區III上。

在一些實例實施例中，第一閘極結構G1及第二閘極結構G2可為主動閘極結構，且第三閘極結構G3可為虛擬閘極結構。然而，本發明概念不限於此，且所有第一閘極結構G1、第二閘極結構G2以及第三閘極結構G3均可為主動閘極結構。

第一閘極結構G1、第二閘極結構G2以及第三閘極結構G3可分別包含第一閘電極150、第二閘電極250以及第三閘電極350、第一閘極介電膜160、第二閘極介電膜260以及第三閘極介電膜360，以及第一閘極間隔件130、第二閘極間隔件230以及第三閘極間隔件330。

第一閘電極150、第二閘電極250以及第三閘電極350可在第一主動圖案AP1上彼此間隔開且與第一主動圖案AP1相交。舉例而言，第一閘電極150、第二閘電極250以及第三閘電極350可各自在第二方向Y1上延伸。

第一閘電極150、第二閘電極250以及第三閘電極350可包含例如但不限於TiN、WN、TaN、Ru、TiC、TaC、Ti、Ag、Al、TiAl、TiAlN、TiAlC、TaCN、TaSiN、Mn、Zr、W、Al以及其組合中的至少一者。第一閘電極150、第二閘電極250以及第三閘電極350可例如經由但不限於替換製程形成。

儘管第一閘電極150、第二閘電極250以及第三閘電極350中的每一者僅繪示為單一膜，但此僅為實例，且第一閘電極150、第二閘電極250以及第三閘電極350中的每一者當然可藉由堆疊多種導電材料而形成。舉例而言，第一閘電極150、第二閘電極250以及第三閘電極350中的每一者可包含調節功函數的功函數調整膜，以及填充由功函數調整膜形成的空間的填充導電膜。功函數調整膜可包含例如TiN、TaN、TiC、TaC、TiAlC以及其組合中的至少一者。填充導電膜可包含例如W或Al。

第一閘極介電膜160、第二閘極介電膜260以及第三閘極介電膜360可分別插入於第一主動圖案AP1與第一閘電極150、第二閘電極250以及第三閘電極350之間。舉例而言，第一閘極介電膜160可插入於第一主動圖案AP1與第一閘電極150之間，第二閘極介電膜260可插入於第一主動圖案AP1與第二閘電極250之間，且第三閘極介電膜360可插入於第一主動圖案AP1與第三閘電極350之間。第一閘極介電膜160、第二閘極介電膜260以及第三閘極介電膜360可沿著場絕緣膜105的上部表面及鰭型突出部FP的上部表面延伸。

第一閘極介電膜160、第二閘極介電膜260以及第三閘極介電膜360可包含例如氧化矽、氮氧化矽、氮化矽及/或具有比氧化矽高的介電常數的高介電常數材料中的至少一者。高介電常數材料可包含例如但不限於氧化鉿、氧化鉿矽、氧化鉿鋁、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭、鈮酸鉛鋅以及其組合中的至少一者。

儘管未繪示，但界面膜亦可形成於第一主動圖案AP1與第一閘極介電膜160、第二閘極介電膜260以及第三閘極介電膜360之間。界面膜可包含例如但不限於氧化物。

第一閘極間隔件130、第二閘極間隔件230以及第三閘極間隔件330可形成於基底100及場絕緣膜105上。第一閘極間隔件130、第二閘極間隔件230以及第三閘極間隔件330可分別沿著第一閘電極150、第二閘電極250以及第三閘電極350的側表面延伸。舉例而言，第一閘極間隔件130可沿著第一閘電極150的側表面延伸，第二閘極間隔件230可沿著第二閘電極250的側表面延伸，且第三閘極間隔件330可沿著第一閘電極150的側表面延伸。

在一些實例實施例中，第一閘極介電膜160、第二閘極介電膜260以及第三閘極介電膜360可沿著第一閘極間隔件130、第二閘極間隔件230以及第三閘極間隔件330的內表面延伸。舉例而言，第一閘極介電膜160可插入於第一閘電極150與第一閘極間隔件130之間，第二閘極介電膜260可插入於第二閘電極250與第二閘極間隔件230之間，且第三閘極介電膜360可插入於第三閘電極350與第三閘極間隔件330之間。

第一閘極間隔件130、第二閘極間隔件230以及第三閘極間隔件330可包含例如但不限於氮化矽、氮氧化矽、碳氧化矽、硼氮化矽、碳氮化矽硼、碳氮氧化矽或其組合中的至少一者。

第一磊晶圖案140可形成於第一主動圖案AP1中。另外，第一磊晶圖案140可形成於第一閘極結構G1、第二閘極結構G2以及第三閘極結構G3中的每一者的側表面上。在一些實例實施例中，第一磊晶圖案140可插入於第一閘極結構G1、第二閘極結構G2以及第三閘極結構G3之間。第一磊晶圖案140可藉由第一閘極間隔件130、第二閘極間隔件230以及第三閘極間隔件330與第一閘電極150、第二閘電極250以及第三閘電極350電隔開。第一磊晶圖案140可用作包含第一閘極結構G1、第二閘極結構G2以及第三閘極結構G3的電晶體的源極/汲極區。

在一些實例實施例中，第一源極/汲極溝槽140t可在第一閘極結構G1、第二閘極結構G2以及第三閘極結構G3中的每一者的側表面上形成於第一主動圖案AP1中。第一磊晶圖案140可形成於第一源極/汲極溝槽140t中。

第一磊晶圖案140可包含形成於基底100上的磊晶層。舉例而言，第一磊晶圖案140可藉由磊晶生長方法形成。儘管未繪示，但第一磊晶圖案140與第一方向X1相交的橫截面可具有菱形形狀（或五邊形或六邊形形狀）。然而，本發明概念不限於此，且第一磊晶圖案140的橫截面當然可具有各種其他形狀。

在一些實例實施例中，第一磊晶圖案140可為升高的源極/汲極區。舉例而言，如圖3A中所繪示，第一磊晶圖案140的最上部部分可自第一主動圖案AP1的最上部面向上突出。

在一些實例實施例中，第一磊晶圖案140可包含依序堆疊於基底100上的第一磊晶層142及第二磊晶層144。第一磊晶層142可例如沿著第一源極/汲極溝槽140t的剖面延伸。可形成第二磊晶層144以填充第一源極/汲極溝槽140t。第一磊晶層142可充當用於生長第二磊晶層144的晶種層。另外，第一磊晶層142可防止第二磊晶層144在稍後待解釋的形成第一半導體圖案112、第一半導體圖案114以及第一半導體圖案116以及第二半導體圖案212、第二半導體圖案214以及第二半導體圖案216的製程中受損。此將在圖24至圖38的解釋中更具體地解釋。

當形成於第一區I、第二區II以及第三區III上的半導體裝置為PMOS電晶體時，第一磊晶圖案140可包含p型雜質或用於防止p型雜質擴散的雜質。舉例而言，第一磊晶圖案140可包含B、C、In、Ga、Al以及其組合中的至少一者。

另外，當根據一些實例實施例的半導體裝置為PMOS電晶體時，第一磊晶圖案140可包含壓縮應力材料。舉例而言，當第一主動圖案AP1為矽（Si）時，第一磊晶圖案140可包含具有大於矽（Si）的晶格常數的材料。舉例而言，第一磊晶圖案140可包含矽鍺（silicon germanium；SiGe）。壓縮應力材料可向第一主動圖案AP1施加壓縮應力以改良通道區的載子的遷移率。

相比之下，當形成於第一區I、第二區II以及第三區III上的半導體裝置為NMOS電晶體時，第一磊晶圖案140可包含n型雜質或用於防止n型雜質擴散的雜質。舉例而言，第一磊晶圖案140可包含P、Sb、As以及其組合中的至少一者。

另外，當根據一些實例實施例的半導體裝置為NMOS電晶體時，第一磊晶圖案140可包含張應力材料。舉例而言，當第一主動圖案AP1為矽（Si）時，第一磊晶圖案140可包含具有小於矽（Si）的晶格常數的材料，例如SiC。張應力材料可向第一主動圖案AP1施加張應力以改良通道區的載子的遷移率。

在一些實例實施例中，第一區I、第二區II以及第三區III可為PMOS區。舉例而言，第一磊晶圖案140可包含p型雜質。

在一些實例實施例中，第一磊晶層142及第二磊晶層144可包含不同濃度的半導體材料。舉例而言，當根據一些實例實施例的半導體裝置為PMOS電晶體時，第二磊晶層144可包含矽鍺（SiGe）。此時，第一磊晶層142的鍺（Ge）的濃度可低於第二磊晶層144的鍺（Ge）的濃度。

層間絕緣膜180可形成於基底100及場絕緣膜105上。可形成層間絕緣膜180以填充第一閘極結構G1、第二閘極結構G2以及第三閘極結構G3以及第一磊晶圖案140上的空間。

層間絕緣膜180可包含例如氧化矽、氮化矽、氮氧化矽及/或低介電常數材料中的至少一者。低介電常數材料可包含例如但不限於以下中的至少一者：可流動氧化物（Flowable Oxide；FOX）、東燃矽氮烷（Torene SilaZene；TOSZ）、未摻雜矽石玻璃（Undoped Silica Glass；USG）、硼矽玻璃（Borosilica Glass；BSG）、磷矽玻璃（PhosphoSilica Glass；PSG）、硼磷矽玻璃（BoroPhosphoSilica Glass；BPSG）、電漿增強正矽酸四乙酯（Plasma Enhanced Tetra Ethyl Ortho Silicate；PETEOS）、氟化物矽酸鹽玻璃（Fluoride Silicate Glass；FSG）、摻碳氧化矽（Carbon Doped silicon Oxide；CDO）、乾凝膠、氣凝膠、氟化非晶碳、有機矽酸鹽玻璃（Organo Silicate Glass；OSG）、聚對二甲苯、雙苯環丁烯（bis-benzocyclobutenes；BCB）、SiLK、聚醯亞胺、多孔聚合材料以及其組合。

第一主動圖案AP1可包含置於第一區I中的第一線圖案WP1、置於第二區II中的第二線圖案WP2以及置於第三區III中的過渡圖案TP1。

第一線圖案WP1可包含多個第一半導體圖案112、第一半導體圖案114以及第一半導體圖案116。第一半導體圖案112、第一半導體圖案114以及第一半導體圖案116可依序置放於第一區I的基底100上。舉例而言，第一半導體圖案112、第一半導體圖案114以及第一半導體圖案116可沿著與第一區I中的基底100的上部表面相交的第三方向Z1依序配置。第一半導體圖案112、第一半導體圖案114以及第一半導體圖案116可與基底100或鰭型突出部FP間隔開。另外，第一半導體圖案112、第一半導體圖案114以及第一半導體圖案116可彼此間隔開且分別在第一方向X1上延伸。

第一半導體圖案112、第一半導體圖案114以及第一半導體圖案116中的每一者可穿透第一閘極結構G1。因此，如圖2中所繪示，可形成第一閘極結構G1以包圍第一半導體圖案112、第一半導體圖案114以及第一半導體圖案116的周邊。第一半導體圖案112、第一半導體圖案114以及第一半導體圖案116可用作包含第一閘極結構G1的電晶體的通道區。

在一些實例實施例中，第一閘極介電膜160的一部分可插入於第一半導體圖案112、第一半導體圖案114以及第一半導體圖案116與第一閘極間隔件130之間。

第二線圖案WP2可包含多個第二半導體圖案212、第二半導體圖案214以及第二半導體圖案216。第二半導體圖案212、第二半導體圖案214以及第二半導體圖案216可依序置放於第二區II的基底100上。舉例而言，第二半導體圖案212、第二半導體圖案214以及半導體圖案216可沿著第三方向Z1依序配置於第二區II中。第二半導體圖案212、第二半導體圖案214以及第二半導體圖案216可與基底100或鰭型突出部FP間隔開。此外，第二半導體圖案212、第二半導體圖案214以及第二半導體圖案216可彼此間隔開且分別在第一方向X1上延伸。

第二半導體圖案212、第二半導體圖案214以及第二半導體圖案216可各自穿透第二閘極結構G2。因此，如圖2中所繪示，可形成第二閘極結構G2以包圍第二半導體圖案212、第二半導體圖案214以及第二半導體圖案216的周邊。第二半導體圖案212、第二半導體圖案214以及第二半導體圖案216可用作包含第二閘極結構G2的電晶體的通道區。

在一些實例實施例中，第一線圖案WP1及第二線圖案WP2可置放於相同水平高度處。如本文中所使用，表述「置放於相同水平高度處」意謂線圖案置放於距基底100的上部表面的相同高度處。舉例而言，第一半導體圖案112、第一半導體圖案114以及第一半導體圖案116與第二半導體圖案212、第二半導體圖案214以及第二半導體圖案216可在第一方向X1上彼此重疊。

在一些實例實施例中，第一線圖案WP1的第一寬度W11可大於第二線圖案WP2的第二寬度W12。此處，半導體圖案的寬度意謂在第二方向Y1上的寬度。作為實例，第一寬度W11可為約25奈米至約45奈米，例如約25奈米或45奈米，且第二寬度W12可為約10奈米至約25奈米，例如約10奈米或25奈米。

在一些實例實施例中，第二閘極介電膜260的一部分可插入於第二半導體圖案212、第二半導體圖案214以及第二半導體圖案216與第二閘極間隔件230之間。

在圖2及圖3A中，儘管第一線圖案WP1及第二線圖案WP2中的每一者繪示為僅包含三個半導體圖案，但此僅為實例，且半導體圖案的數目當然可為各種。

過渡圖案TP1可置放於第三區III的基底100上。過渡圖案TP1可插入於第一線圖案WP1與第二線圖案WP2之間。過渡圖案TP1可自基底100的上部表面突出且在第一方向X1上延伸。

過渡圖案TP1可與第三閘極結構G3相交。過渡圖案TP1整體上可具有鰭型圖案形狀。在一些實例實施例中，第三閘極結構G3可包圍過渡圖案TP1的三個面。舉例而言，如圖2中所繪示，第三閘極結構G3可覆蓋過渡圖案TP1的兩個側表面及上部表面。

過渡圖案TP1的上部表面的高度可等於或高於第一半導體圖案112、第一半導體圖案114以及第一半導體圖案116的上部表面的高度以及第二半導體圖案212、第二半導體圖案214以及第二半導體圖案216的上部表面的高度。在一些實例實施例中，過渡圖案TP1的上部表面可置放於與第一線圖案WP1的最上部部分的第一線圖案116的上部表面及第二線圖案WP2的最上部部分的第二線圖案216的上部表面相同的平面上。如本文中所使用，術語「相同」的含義不僅包含準確相同的事物，且亦包含可歸因於製程裕度以及類似者而出現的微小差異。

在一些實例實施例中，過渡圖案TP1及第一線圖案WP1可共用第一磊晶圖案140。舉例而言，如圖3A中所繪示，第一閘極結構G1與第三閘極結構G3之間的第一磊晶圖案140可連接過渡圖案TP1與第一半導體圖案112、第一半導體圖案114以及第一半導體圖案116。

在一些實例實施例中，過渡圖案TP1及第二線圖案WP2可共用第一磊晶圖案140。舉例而言，如圖3A中所繪示，第二閘極結構G2與第三閘極結構G3之間的第一磊晶圖案140可連接過渡圖案TP1與第二半導體圖案212、第二半導體圖案214以及第二半導體圖案216。

在一些實例實施例中，自平面視角，過渡圖案TP1可包含與第三閘極結構G3的側表面具有傾斜的第一傾斜表面ST1。舉例而言，如圖1中所繪示，第一傾斜表面ST1可在不同於第一方向X1及第二方向Y1的方向上延伸。作為實例，過渡圖案TP1的第一傾斜表面ST1可形成第一角度θ11，所述第一角度θ11與第三閘極結構G3的一個側面成銳角。此外，過渡圖案TP1的第一傾斜表面ST1可形成第二角度θ12，所述第二角度θ12與第三閘極結構G3的另一側面成鈍角。

儘管第一角度θ11與第二角度θ12中的每一者的總和可為180°或約180°，但此僅為實例。舉例而言，取決於置放第三閘極結構G3的位置，歸因於未對準或類似者，第一角度θ11與第二角度θ12的總和當然可大於或小於180°。

在一些實例實施例中，過渡圖案TP1的第三寬度W13可小於第一線圖案WP1的第一寬度W11，且可大於第二線圖案WP2的第二寬度W12。此處，過渡圖案TP1的寬度意謂在第二方向Y1上的寬度。在一些實例實施例中，過渡圖案TP1的第三寬度W13可自第一線圖案WP1逐漸減小至第二線圖案WP2。

在一些實例實施例中，過渡圖案TP1可包含交替堆疊於第三區III上的犧牲圖案500以及第三半導體圖案312、第三半導體圖案314以及第三半導體圖案316。

第三半導體圖案312、第三半導體圖案314以及第三半導體圖案316可依序置放於第三區III的基底100上。舉例而言，第三半導體圖案312、第三半導體圖案314以及第三半導體圖案316可在第三區III中沿著第三方向Z1配置。第三半導體圖案312、第三半導體圖案314以及第三半導體圖案316可與基底100或鰭型突出部FP間隔開。另外，第三半導體圖案312、第三半導體圖案314以及第三半導體圖案316可彼此間隔開且分別在第一方向X1上延伸。

在一些實例實施例中，第三半導體圖案312、第三半導體圖案314以及第三半導體圖案316可置放於與第一半導體圖案112、第一半導體圖案114以及第一半導體圖案116以及第二半導體圖案212、第二半導體圖案214以及第二半導體圖案216相同的水平高度處。舉例而言，第三半導體圖案312、第三半導體圖案314以及第三半導體圖案316可在第一方向X1上與第一半導體圖案112、第一半導體圖案114以及第一半導體圖案116以及第二半導體圖案212、第二半導體圖案214以及第二半導體圖案216重疊。

犧牲圖案500可插入於第三半導體圖案312、第三半導體圖案314以及第三半導體圖案316之間。舉例而言，犧牲圖案500可分別插入於兩個第三半導體圖案（例如，312與314，或314與316）之間。在一些實例實施例中，亦可將犧牲圖案500中的一些插入於鰭型突出部FP與第三半導體圖案312、第三半導體圖案314以及第三半導體圖案316之間。

在一些實例實施例中，犧牲圖案500以及第三半導體圖案312、第三半導體圖案314以及第三半導體圖案316可在第二方向Y1上具有彼此相同的寬度。舉例而言，犧牲圖案500以及第三半導體圖案312、第三半導體圖案314以及第三半導體圖案316可各自具有第三寬度W13。

犧牲圖案500以及第三半導體圖案312、第三半導體圖案314以及第三半導體圖案316可包含彼此不同的材料。舉例而言，第三半導體圖案312、第三半導體圖案314以及第三半導體圖案316可包含第一半導體材料，且犧牲圖案500可包含不同於第一半導體材料的第二半導體材料。在一些實例實施例中，第一半導體材料可包含矽（Si），且第二半導體材料可包含矽鍺（SiGe）。因此，犧牲圖案500可具有針對第三半導體圖案312、第三半導體圖案314以及第三半導體圖案316的蝕刻選擇性。

在一些實例實施例中，第一半導體圖案112、第一半導體圖案114以及第一半導體圖案116、第二半導體圖案212、第二半導體圖案214以及第二半導體圖案216以及第三半導體圖案312、第三半導體圖案314以及第三半導體圖案316可形成於相同水平高度處。如本文中所使用，表述「形成於相同水平高度處」意謂半導體圖案藉由相同製造製程形成。舉例而言，第一半導體圖案112、第一半導體圖案114以及第一半導體圖案116、第二半導體圖案212、第二半導體圖案214以及第二半導體圖案216以及第三半導體圖案312、第三半導體圖案314以及第三半導體圖案316可均包含第一半導體材料。

在一些實例實施例中，第三閘極介電膜360的一部分可插入於過渡圖案TP1與第三閘極間隔件330之間。

在一些實例實施例中，第一保護膜120可形成於第三區III上。第一保護膜120可插入於過渡圖案TP1與第三閘極結構G3之間。第一保護膜120可以保形方式沿著過渡圖案TP1的兩個側表面及上部表面延伸。舉例而言，第一保護膜120可以保形方式沿著場絕緣膜105的上部表面、犧牲圖案500的側表面以及第三半導體圖案312、第三半導體圖案314以及第三半導體圖案316的側表面及上部表面延伸。

第一保護膜120可能不形成於第一區I及第二區II上。舉例而言，第一保護膜120可能不插入於第一線圖案WP1與第一閘極結構G1之間，且可能不插入於第二線圖案WP2與第二閘極結構G2之間。

第一保護膜120可包含例如但不限於氧化矽、氮氧化矽、氮化矽或具有比氧化矽高的介電常數的高介電常數材料中的至少一者。

在一些實例實施例中，第三閘極介電膜360的一部分可插入於第一保護膜120與第三閘極間隔件330之間。

在一些實例實施例中，場絕緣膜105的高度在第三區III中可比在第一區I及第二區II中更高。舉例而言，基於基底100的上部表面，第三區III的場絕緣膜105的上部表面的高度H13可高於第一區I的場絕緣膜105的上部表面的高度H11及第二區II的場絕緣膜105的上部表面的高度H12。儘管未繪示，但場絕緣膜105可具有在第一閘極結構G1與第三閘極結構G3之間且在第二閘極結構G2與第三閘極結構G3之間的台階。

儘管第一區I的場絕緣膜105的上部表面的高度H11繪示為僅與第二區II的場絕緣膜105的上部表面的高度H12相同，但此僅為實例。第一區I的場絕緣膜105的上部表面的高度H11當然可不同於第二區II的場絕緣膜105的上部表面的高度H12。

參考圖1、圖2以及圖3B，在根據一些實例實施例的半導體裝置中，第一閘極結構G1、第二閘極結構G2以及第三閘極結構G3中的每一者更包含第一內部間隔件132、第二內部間隔件232以及第三內部間隔件332。

第一內部間隔件132可形成於第一閘電極150的側表面上。第一內部間隔件132可插入於第一閘電極150與第一磊晶圖案140之間。另外，第一內部間隔件132可插入於穿透第一閘電極150的第一半導體圖案112、第一半導體圖案114以及第一半導體圖案116之間。

第二內部間隔件232可形成於第二閘電極250的側表面上。第二內部間隔件232可插入於第二閘電極250與第一磊晶圖案140之間。另外，第二內部間隔件232可插入於穿透第二閘電極250的第二半導體圖案212、第二半導體圖案214以及第二半導體圖案216之間。

第三內部間隔件332可形成於犧牲圖案500的側表面上。第三內部間隔件332可插入於犧牲圖案500與第一磊晶圖案140之間。此外，第三內部間隔件332可插入於第三半導體圖案312、第三半導體圖案314以及第三半導體圖案316之間。

儘管第一內部間隔件132、第二內部間隔件232以及第三內部間隔件332的厚度繪示為僅與第一閘極間隔件130、第二閘極間隔件230以及第三閘極間隔件330的厚度相同，但此僅為實例。舉例而言，第一內部間隔件132、第二內部間隔件232以及第三內部間隔件332的厚度當然可分別大於或小於第一閘極間隔件130、第二閘極間隔件230以及第三閘極間隔件330的厚度。

第一內部間隔件132、第二內部間隔件232以及第三內部間隔件332可包含例如但不限於氮化矽、氮氧化矽、碳氧化矽、硼氮化矽、碳氮化矽硼、碳氮氧化矽以及其組合中的至少一者。第一內部間隔件132、第二內部間隔件232以及第三內部間隔件332可包含與第一閘極間隔件130、第二閘極間隔件230以及第三閘極間隔件330相同的材料或不同的材料。

在一些實例實施例中，第一區I、第二區II以及第三區III可為NMOS區。舉例而言，第一磊晶圖案140可包含n型雜質。圖4及圖5為根據一些實例實施例的用於解釋半導體裝置的各種橫截面視圖。出於方便解釋起見，將簡要解釋或省略上文使用圖1至圖3B解釋的內容的重複部分。用於參考，圖4為沿著圖1的線A1-A1、B1-B1以及C1-C1截取的另一橫截面視圖，且圖5為沿著圖1的線D1-D1截取的另一橫截面視圖。

參考圖1及圖4，根據一些實例實施例的半導體裝置未包含第一保護膜120。

舉例而言，第一保護膜120可能不插入於過渡圖案TP1與第三閘極結構G3之間。

參考圖1及圖5，根據一些實例實施例的半導體裝置更包含源極/汲極接點190。

可形成源極/汲極接點190以電連接至第一磊晶圖案140。舉例而言，源極/汲極接點190可穿透層間絕緣膜180，且連接至第一磊晶圖案140。源極/汲極接點190可包含但不限於例如鎢（W）、鋁（Al）、銅（Cu）及/或類似者。

儘管源極/汲極接點190僅繪示為單一膜，但此僅為實例，且源極/汲極接點190當然可由多種導電材料的堆疊形成。舉例而言，源極/汲極接點190可包含與第一磊晶圖案140接觸的矽化物膜，以及形成於矽化物膜上且穿透層間絕緣膜180的穿透導電膜。矽化物膜可包含例如鉑（Pt）、鎳（Ni）、鈷（Co）及/或類似者。穿透導電膜可包含例如鈦（Ti）、氮化鈦（TiN）、鎢（W）、鋁（Al）、銅（Cu）及/或類似者。

在一些實例實施例中，可進一步形成沿著第一閘極間隔件130、第二閘極間隔件230以及第三閘極間隔件330的側表面及第一磊晶圖案140的外周邊面（例如，上部表面）延伸的蝕刻阻擋膜185。源極/汲極接點190可穿透層間絕緣膜180及蝕刻阻擋膜185，且連接至第一磊晶圖案140。蝕刻阻擋膜185可包含例如但不限於氮化矽。

圖6及圖7為根據一些實例實施例的用於解釋半導體裝置的各種佈局圖。出於方便解釋起見，將簡要解釋或省略上文使用圖1至圖3B解釋的內容的重複部分。

參考圖6，在根據一些實例實施例的半導體裝置中，過渡圖案TP1更包含第二傾斜表面ST2。

第二傾斜表面ST2可為過渡圖案TP1的與第一傾斜表面ST1相對的側面。自平面視角，第二傾斜表面ST2可與第三閘極結構G3的側面具有傾斜。舉例而言，第二傾斜表面ST2可在不同於第一方向X1及第二方向Y1的方向上延伸。作為實例，過渡圖案TP1的第二傾斜表面ST2可與第三閘極結構G3的一側形成第三角度θ21，所述第三角度θ21為銳角。此外，過渡圖案TP1的第二傾斜表面ST2可與第三閘極結構G3的另一側面形成第四角度θ22，所述第四角度θ22為鈍角。

儘管第三角度θ21中的每一者與第四角度θ22中的每一者的總和可為180°或約180°，但此僅為實例。舉例而言，取決於置放第三閘極結構G3的位置，歸因於未對準或類似者，第三角度θ21中的每一者與第四角度θ22的總和當然可大於或小於180°。

在一些實例實施例中，過渡圖案TP1的第三寬度W13可自第一線圖案WP1逐漸減小至第二線圖案WP2。

參考圖7，在根據一些實例實施例的半導體裝置中，第二傾斜表面ST2與第三閘極結構G3的一個側面形成鈍角，且與第三閘極結構G3的另一側面形成銳角。

舉例而言，第三角度θ21可為鈍角且第四角度θ22可為銳角。在一些實例實施例中，第一傾斜表面ST1及第二傾斜表面ST2可彼此平行。

在一些實例實施例中，第一線圖案WP1的第一寬度W11可與第二線圖案WP2的第二寬度W12相同。

在一些實例實施例中，過渡圖案TP1的第三寬度W13可與第一線圖案WP1的第一寬度W11及第二線圖案WP2的第二寬度W12相同。在一些實例實施例中，過渡圖案TP1的第三寬度W13可自第一線圖案WP1至第二線圖案WP2為恆定的。

圖8為根據一些實例實施例的用於解釋半導體裝置的佈局圖。圖9為沿著圖8的線A1-A1、B1-B1、C1-C1以及E1-E1截取的橫截面視圖。圖10為沿著圖8的線D1-D1及F1-F1截取的橫截面視圖。出於方便解釋起見，將簡要解釋或省略上文使用圖1至圖7解釋的內容的重複部分。

參考圖8至圖10，在根據一些實例實施例的半導體裝置中，基底100更包含第四區IV。

第四區IV可為與第一區I、第二區II以及第三區III間隔開的區。第一區I、第二區II以及第三區III以及第四區IV中的每一者可為例如邏輯區、SRAM區以及輸入/輸出（input/output；I/O）區中的一者。第一區I、第二區II以及第三區III以及第四區IV可為彼此具有相同功能的區，或可為彼此具有不同功能的區。作為實例，儘管第一區I、第二區II以及第三區III可為SRAM區且第四區IV可為輸入/輸出區，但實例實施例不限於此。

第二主動圖案AP2可形成於基底100的第四區IV上。第二主動圖案AP2可在平行於基底100的上部表面的第四方向X2上延伸。儘管第四方向X2繪示為僅與第一方向X1相同，但此僅為實例且第四方向X2當然可不同於第一方向X1。第二主動圖案AP2可自基底100的上部表面突出且在第四方向X2上延伸。第二主動圖案AP2可藉由蝕刻基底100的一部分而形成，或可為自基底100生長的磊晶層。第二主動圖案AP2可與下文待解釋的第四閘極結構G4相交。第二主動圖案AP2可用作包含第四閘極結構G4的電晶體的通道區。

第二主動圖案AP2可藉由蝕刻基底100的一部分而形成，或可為自基底100生長的磊晶層。

儘管第二主動圖案AP2的第四寬度W14繪示為僅小於第一線圖案WP1的第一寬度W11且大於第二線圖案WP2的第二寬度W12，但此僅為實例。此處，第二主動圖案AP2的寬度意謂在第五方向Y2上的寬度。

第四閘極結構G4可形成於第二主動圖案AP2及場絕緣膜105上。第四閘極結構G4可與第二主動圖案AP2相交。舉例而言，第四閘極結構G4可在平行於基底100的上部表面且與第四方向X2相交的第五方向Y2上延伸。

第四閘極結構G4可包含第四閘電極450、第四閘極介電膜460以及第四閘極間隔件430。由於第四閘電極450、第四閘極介電膜460以及第四閘極間隔件430中的每一者可類似於第一閘電極150、第二閘電極250以及第三閘電極350、第一閘極介電膜160、第二閘極介電膜260以及第三閘極介電膜360以及第一閘極間隔件130、第二閘極間隔件230以及第三閘極間隔件330，下文將不提供其詳細解釋。

在一些實例實施例中，第四閘極介電膜460可形成於與第一保護膜120相同的水平高度處。舉例而言，第四閘極介電膜460可具有與第一保護膜120相同的材料組成物。

在一些實例實施例中，第四閘極介電膜460可能不沿著第四閘極間隔件430的內表面延伸。

在一些實例實施例中，第四閘電極450的一部分可插入於第四閘極介電膜460與第四閘極間隔件430之間。

第二磊晶圖案440可形成於基底100的第四區IV上。第二磊晶圖案440可形成於第二主動圖案AP2中。此外，第二磊晶圖案440可形成於第四閘極結構G4的側面上。第二磊晶圖案440可藉由第四閘極間隔件430與第四閘電極450電性間隔開。第二磊晶圖案440可用作包含第四閘極結構G4的電晶體的源極/汲極區。

在一些實例實施例中，第二源極/汲極溝槽240t可形成於第四閘極結構G4的側面上的第二主動圖案AP2中。第二磊晶圖案440可形成於第二源極/汲極溝槽240t中。

在一些實例實施例中，第二磊晶圖案440可包含依序堆疊於基底100上的第三磊晶層442及第四磊晶層444。第三磊晶層442可例如沿著第二源極/汲極溝槽240t的剖面延伸。可形成第四磊晶層444以填充第二源極/汲極溝槽240t。第三磊晶層442可充當用於生長第四磊晶層444的晶種層。

當形成於第四區IV上的半導體裝置為PMOS電晶體時，第二磊晶圖案240可包含p型雜質或用於防止p型雜質擴散的雜質。當形成於第四區IV上的半導體裝置為NMOS電晶體時，第二磊晶圖案240可包含n型雜質或用於防止n型雜質擴散的雜質。

在一些實例實施例中，場絕緣膜105的高度在第四區IV中可比在第一區I及第二區II中更高。舉例而言，基於基底100的上部表面，第四區IV的場絕緣膜105的上部表面的高度H14可高於第一區I的場絕緣膜105的上部表面的高度H11及第二區II的場絕緣膜105的上部表面的高度H12。在一些實例實施例中，基於基底100的上部表面，第四區IV的場絕緣膜105的上部表面的高度H14可與第三區III的場絕緣膜105的上部表面的高度H13相同。

在一些實例實施例中，第二主動圖案AP2可具有總體鰭型圖案形狀。在一些實例實施例中，第四閘極結構G4可包圍第二主動圖案AP2的三個面。舉例而言，如圖9中所繪示，第四閘極結構G4可覆蓋第二主動圖案AP2的兩個側表面及上部表面。

儘管第二主動圖案AP2的上部表面的高度繪示為僅與過渡圖案TP1的上部表面的高度相同，但此僅為實例。舉例而言，第二主動圖案AP2的上部表面可能不置放於與過渡圖案TP1的上部表面相同的平面上。

圖11為根據一些實例實施例的用於解釋半導體裝置的佈局圖。圖12為沿著圖11的線A2-A2、B2-B2以及C2-C2截取的橫截面視圖。圖13為沿著圖11的線D2-D2截取的橫截面視圖。出於方便解釋起見，將簡要解釋或省略上文使用圖1至圖10解釋的內容的重複部分。

參考圖11至圖13，在根據一些實例實施例的半導體裝置中，過渡圖案TP1為單一材料層。

舉例而言，過渡圖案TP1可為自基底100的上部表面突出且在第一方向X1上延伸的單一材料層。過渡圖案TP1可為具有總體鰭型圖案形狀的單一材料層。在一些實例實施例中，第三閘極結構G3可包圍過渡圖案TP1的三個側，所述過渡圖案TP1為單一材料層。

過渡圖案TP1可包含不同於犧牲圖案（例如，圖1至圖3A的500）的材料。舉例而言，過渡圖案TP1可包含第三半導體材料，且犧牲圖案500可包含不同於第三半導體材料的第二半導體材料。在一些實例實施例中，第三半導體材料可包含矽（Si），且第二半導體材料可包含矽鍺（SiGe）。因此，犧牲圖案500可具有針對過渡圖案TP1的蝕刻選擇性。

在一些實例實施例中，過渡圖案TP1可包含第一基礎及第一鰭片。過渡圖案TP1的第一基礎可內埋於基底100中。舉例而言，過渡溝槽100H可形成於基底100中。過渡圖案TP1的第一基礎可填充過渡溝槽100H。因此，過渡圖案TP1的下部表面可形成為低於基底100的上部表面。舉例而言，過渡圖案TP1的下部表面可形成於自基底100的上部表面向下的第一深度D11處。過渡圖案TP1的第一鰭片可自第一基礎的上部表面突出且在第一方向X1上延伸。

在一些實例實施例中，過渡圖案TP1的寬度可大於第三閘極結構G3的寬度。此處，過渡圖案TP1的寬度意謂在第一方向X1上的寬度。舉例而言，如圖11及圖13中所繪示，在第一方向X1上內埋於基底100中的過渡圖案TP1的寬度可大於第三閘極結構G3在第一方向X1上的寬度。

在一些實例實施例中，過渡溝槽100H在第二方向Y1上的寬度可大於過渡圖案TP1的第三寬度W13。此處，過渡溝槽100H的寬度意謂在第二方向Y1上的寬度。舉例而言，如圖12中所繪示，在第二方向Y1上內埋於基底100中的過渡圖案TP1的寬度可大於過渡圖案TP1的在第二方向Y1上自場絕緣膜105突出的寬度（例如，第三寬度W13）。

圖14至圖17為根據一些實例實施例的用於解釋半導體裝置的各種橫截面視圖。出於方便解釋起見，將簡要解釋或省略上文使用圖1至圖13解釋的內容的重複部分。用於參考，圖14及圖16為沿著圖11的線A2-A2、B2-B2以及C2-C2截取的其他橫截面視圖，且圖15及圖17為沿著圖11的線D2-D2截取的其他橫截面視圖。

參考圖11及圖14，在根據一些實例實施例的半導體裝置中，過渡圖案TP1的下部表面形成為高於基底100的上部表面。

舉例而言，過渡圖案TP1的下部表面可形成於自基底100的上部表面向上的第二深度D12處。儘管過渡圖案TP1的下部表面繪示為僅形成為低於場絕緣膜105的上部表面，但此僅為實例。舉例而言，過渡圖案TP1的下部表面當然可置放於與場絕緣膜105的上部表面相同的平面上或置放為高於場絕緣膜105的上部表面。

參考圖11及圖15，根據一些實例實施例的半導體裝置更包含源極/汲極接點190。由於源極/汲極接點190類似於上文使用圖5解釋的源極/汲極接點190，故下文將不提供詳細解釋。

在一些實例實施例中，可進一步形成蝕刻阻擋膜185。由於蝕刻阻擋膜185類似於上文使用圖5解釋的蝕刻阻擋膜185，故下文將不提供其詳細解釋。

參考圖11、圖16以及圖17，根據一些實例實施例的半導體裝置更包含第一保護膜120。由於第一保護膜120類似於上文使用圖1至圖3B解釋的第一保護膜120，故下文將不提供其詳細解釋。

在一些實例實施例中，場絕緣膜105的高度在第三區III中可比在第一區I及第二區II中更高。舉例而言，基於基底100的上部表面，第三區III的場絕緣膜105的上部表面的高度H13可高於第一區I的場絕緣膜105的上部表面的高度H11及第二區II的場絕緣膜105的上部表面的高度H12。儘管未繪示，但場絕緣膜105可具有在第一閘極結構G1與第三閘極結構G3之間且在第二閘極結構G2與第三閘極結構G3之間的台階。

圖18及圖19為根據一些實例實施例的用於解釋半導體裝置的各種佈局圖。出於方便解釋起見，將簡要解釋或省略上文使用圖11至圖13解釋的內容的重複部分。

參考圖18，在根據一些實例實施例的半導體裝置中，過渡圖案TP1更包含第二傾斜表面ST2。由於第二傾斜表面ST2類似於上文使用圖6解釋的第二傾斜表面ST2，故下文將不提供其詳細解釋。

參考圖19，第二傾斜表面ST2與第三閘極結構G3的一個側面形成鈍角且與第三閘極結構G3的另一側面形成銳角。由於第二傾斜表面ST2類似於上文使用圖7解釋的第二傾斜表面ST2，故下文將不提供其詳細解釋。

圖20為根據一些實例實施例的用於解釋半導體裝置的佈局圖。圖21為沿著圖20的線A2-A2、B2-B2、C2-C2以及E2-E2截取的橫截面視圖。圖22為沿著圖20的線D2-D2及F2-F2截取的橫截面視圖。出於方便解釋起見，將簡要解釋或省略上文使用圖1至圖19解釋的內容的重複部分。

參考圖20至圖22，在根據一些實例實施例的半導體裝置中，基底100更包含第四區IV。由於第四區IV類似於上文使用圖8至圖10解釋的第四區IV，故下文將不提供其詳細解釋。

第二主動圖案AP2、第四閘極結構G4以及第二磊晶圖案440可形成於基底100的第四區IV上。由於第二主動圖案AP2、第四閘極結構G4以及第二磊晶圖案440類似於上文使用圖8至圖10解釋的第二主動圖案AP2、第四閘極結構G4以及第二磊晶圖案440，故下文將不提供其詳細解釋。

在一些實例實施例中，第二主動圖案AP2可為自基底100的上部表面突出且在第四方向X2上延伸的單一材料層。第二主動圖案AP2可為具有總體鰭型圖案形狀的單一材料層。在一些實例實施例中，第四閘極結構G4可包圍第二主動圖案AP2的三個側，所述第二主動圖案AP2為單一材料層。

在一些實例實施例中，第二主動圖案AP2可形成於與過渡圖案TP1相同的水平高度處。舉例而言，過渡圖案TP1及第二主動圖案AP2可均包含第三半導體材料。

在一些實例實施例中，第二主動圖案AP2可包含第二基礎及第二鰭片。第二主動圖案AP2的第二基礎可覆蓋基底100的上部表面。舉例而言，第二主動圖案AP2的第二基礎可插入於基底100與場絕緣膜105之間。第二主動圖案AP2的第二鰭片可自第二基礎的上部表面突出且在第四方向X2上延伸。

在一些實例實施例中，第二主動圖案AP2的下部表面可形成於自第一區I、第二區II以及第三區III的上部表面向下的第三深度D21處。在一些實例實施例中，過渡圖案TP1的第一深度D11可與第二主動圖案AP2的第三深度D21相同。

為了製造包含線圖案的半導體裝置，可使用主動膜（例如，稍後待解釋的圖25的512、514以及516）及具有針對主動膜的蝕刻選擇性的犧牲膜（例如，稍後待解釋的圖25的502）。舉例而言，可使用具有針對包含矽（Si）的主動膜的蝕刻選擇性的包含矽鍺（SiGe）的犧牲膜。然而，當待製造的半導體裝置為PMOS電晶體時，磊晶圖案（例如，第一磊晶圖案140）亦可包含矽鍺（SiGe）。因此，磊晶圖案可能在移除犧牲膜的製程中受損，此導致半導體裝置的效能、可靠性以及良率降低。

為防止或減少此問題，第一磊晶圖案140可包含保護性磊晶層（例如，第一磊晶層142）。然而，即使在此類情況下，在一些區（例如，其中主動膜與閘極結構（例如，第三區III）的側面具有傾斜的區）中，亦存在保護性磊晶層的厚度變得薄或保護性磊晶層未形成的問題。

然而，根據一些實例實施例的半導體裝置可包含過渡圖案TP1以防止或減少對第一磊晶圖案140的損壞。作為實例，由於插入於第三半導體圖案312、第三半導體圖案314以及第三半導體圖案316之間的犧牲圖案500保持在過渡圖案TP1中，故有可能即使在移除第一區I及第二區II的犧牲圖案500的製程中亦防止對與過渡圖案TP1相鄰的第一磊晶圖案140的損壞。作為另一實例，由於過渡圖案TP1包含具有不同於犧牲圖案500的蝕刻選擇性的單一材料層，故有可能即使在移除第一區I及第二區II的犧牲圖案500的製程中亦防止對與過渡圖案TP1相鄰的第一磊晶圖案140的損壞。

因此，儘管過渡圖案TP1具有與第三閘極結構G3的側面具有傾斜的第一傾斜表面ST1，但由於防止對與過渡圖案TP1相鄰的第一磊晶圖案140的損壞，故亦可提供具有改良的效能、可靠性以及良率的半導體裝置。

圖23為根據一些實例實施例的用於解釋半導體裝置的佈局圖。出於方便解釋起見，將簡要解釋或省略上文使用圖1至圖22解釋的內容的重複部分。

參考圖23，在根據一些實例實施例的半導體裝置中，自平面視角，過渡圖案TP1的兩個側表面與第三閘極結構G3正交。

舉例而言，過渡圖案TP1的兩個側表面可在第一方向X1上延伸。

在一些實例實施例中，第一線圖案WP1的第一寬度W11、第二線圖案WP2的第二寬度W12以及過渡圖案TP1的第三寬度W13可彼此相同。

根據一些實例實施例的半導體裝置可包含第一主動圖案AP1，其中線圖案（例如，第一線圖案WP1及第二線圖案WP2）及鰭型圖案（例如，過渡圖案TP1）在狹窄區（例如，第二閘極間距2接觸多間距（2 contacted poly pitch；2CPP））中混合。此使得有可能提供具有改良的設計多樣性的半導體裝置。

在下文中，將參考圖8至圖10以及圖24至圖38解釋根據一些實例實施例的用於製造半導體裝置的方法。

圖24至圖38為根據一些實例實施例的用於解釋用於製造半導體裝置的方法的中間步驟圖。出於方便解釋起見，將簡要解釋或省略上文使用圖1至圖23解釋的內容的重複部分。

參考圖24至圖26，第一主動圖案AP1及第二主動圖案AP2形成於基底100上。

第一主動圖案AP1可形成於第一區I、第二區II以及第三區III的基底100上。第一主動圖案AP1可自基底100的上部表面突出且在第一方向X1上延伸。

第一主動圖案AP1可包含依序交替堆疊於基底100上的犧牲膜502及主動膜512、主動膜514以及主動膜516。犧牲膜502可具有針對主動膜512、主動膜514以及主動膜516的蝕刻選擇性。舉例而言，主動膜512、主動膜514以及主動膜516可包含第一半導體材料，且犧牲膜502可包含不同於第一半導體材料的第二半導體材料。在一些實例實施例中，第一半導體材料可包含矽（Si），且第二半導體材料可包含矽鍺（SiGe）。

第二主動圖案AP2可形成於第四區IV的基底100上。第二主動圖案AP2可自基底100的上部表面突出且在第四方向X2上延伸。第二主動圖案AP2可藉由蝕刻基底100的一部分而形成，或可為自基底100生長的磊晶層。

隨後，場絕緣膜105形成於基底100上。可形成場絕緣膜105以覆蓋第一主動圖案AP1的側表面的一部分及第二主動圖案AP2的側表面的一部分。

隨後，第一保護膜120及第二保護膜122依序形成於第一主動圖案AP1、第二主動圖案AP2以及場絕緣膜105上。第一保護膜120及第二保護膜122可以保形方式沿著場絕緣膜105的上部表面、第一主動圖案AP1的側表面及上部表面以及第二主動圖案AP2的側表面及上部表面形成。

第一保護膜120可包含例如但不限於氧化矽、氮氧化矽、氮化矽或具有比氧化矽高的介電常數的高介電常數材料中的至少一者。

第二保護膜122可在後續製程步驟中保護第一保護膜120。第二保護膜122可包含例如但不限於氧化矽。

參考圖27至圖29，形成第一虛擬閘極結構DG1、第二虛擬閘極結構DG2以及第三虛擬閘極結構DG3、第四虛擬閘極結構DG4、第一磊晶圖案140、第二磊晶圖案DG1 440以及層間絕緣膜180。

第一虛擬閘極結構DG1、第二虛擬閘極結構DG2以及第三虛擬閘極結構DG3可形成於第一區I、第二區II以及第三區III的基底100及場絕緣膜105上。第一虛擬閘極結構DG1、第二虛擬閘極結構DG2以及第三虛擬閘極結構DG3彼此間隔開且可與第一主動圖案AP1相交。在一些實例實施例中，第一虛擬閘極結構DG1可置放於第一區I上，第二虛擬閘極結構DG2可置放於第二區II上，且第三虛擬閘極結構DG3可置放於第三區III上。

第四虛擬閘極結構DG4可形成於第二區II的基底100上。第四虛擬閘極結構DG4可與第二主動圖案AP2相交。

隨後，使用第一虛擬閘極結構DG1、第二虛擬閘極結構DG2以及第三虛擬閘極結構DG3以及第四虛擬閘極結構DG4來圖案化第一主動圖案AP1及第二主動圖案AP2。

因此，可形成包含第一線圖案WP1、第二線圖案WP2以及過渡圖案TP1的第一主動圖案AP1。第一線圖案WP1可包含交替堆疊的犧牲圖案500以及第一半導體圖案112、第一半導體圖案114以及第一半導體圖案116。第二線圖案WP2可包含交替堆疊的犧牲圖案500以及第二半導體圖案212、第二半導體圖案214以及第二半導體圖案216。過渡圖案TP1可包含交替堆疊的犧牲圖案500以及第三半導體圖案312、第三半導體圖案314以及第三半導體圖案316。

隨後，第一磊晶圖案140形成於圖案化的第一主動圖案AP1中。因此，第一磊晶圖案140可形成於第一閘極結構G1、第二閘極結構G2以及第三閘極結構G3中的每一者的側表面上。此外，第二磊晶圖案440形成於圖案化的第二主動圖案AP2中。因此，第二磊晶圖案440可形成於第四閘極結構G4的側表面上。

隨後，層間絕緣膜180形成於基底100及場絕緣膜105上。可形成層間絕緣膜180以填充第一虛擬閘極結構DG1、第二虛擬閘極結構DG2以及第三虛擬閘極結構DG3以及第四虛擬閘極結構DG4、第一磊晶圖案140以及第二磊晶圖案440上的空間。

參考圖30及圖31，移除第一虛擬閘極結構DG1、第二虛擬閘極結構DG2以及第三虛擬閘極結構DG3以及第四虛擬閘極結構DG4。

因此，第二保護膜122可自由第一閘極間隔件130、第二閘極間隔件230以及第三閘極間隔件330限定的溝槽暴露。

參考圖32，暴露第二區II的第二線圖案WP2。

舉例而言，可形成覆蓋第一區I、第三區III以及第四區IV且暴露第二區II的第一遮罩圖案600。第一遮罩圖案600可包含但不限於例如光阻。隨後，可藉由利用第一遮罩圖案600移除第二區II的第一保護膜120及第二保護膜122。因此，可暴露第二區II的犧牲圖案500以及第二半導體圖案212、第二半導體圖案214以及第二半導體圖案216。

參考圖33，選擇性地移除第二區II的犧牲圖案500。

如上文所解釋，由於犧牲圖案500可具有針對第二半導體圖案212、第二半導體圖案214以及第二半導體圖案216的蝕刻選擇性，故可選擇性地移除犧牲圖案500。因此，可形成在第二區II中彼此分離且在第一方向X1上延伸的第二半導體圖案212、第二半導體圖案214以及第二半導體圖案216。在移除第二區II的犧牲圖案500之後，可移除第一遮罩圖案600。

在根據一些實例實施例的用於製造半導體裝置的方法中，可在移除第二區II的犧牲圖案500時保護過渡圖案TP1的犧牲圖案500。因此，即使過渡圖案TP1包含第一傾斜表面ST1，但由於防止對與過渡圖案TP1相鄰的第一磊晶圖案140的損壞，故亦可提供具有改良的效能、可靠性以及良率的半導體裝置。

參考圖34，第三保護膜124形成於第二區II上。

第三保護膜124可以保形方式沿著場絕緣膜105的上部表面及第二半導體圖案212、第二半導體圖案214以及第二半導體圖案216的周邊形成。

第三保護膜124可在後續製程中保護第二半導體圖案212、第二半導體圖案214以及第二半導體圖案216。第三保護膜124可包含例如但不限於氧化矽。

在一些實例實施例中，第三保護膜124可形成於第一區I、第二區II、第二區III以及第四區IV上。舉例而言，第三保護膜124可形成於第二保護膜122上。

參考圖35，暴露第一區I的第一線圖案WP1。

舉例而言，可形成覆蓋第二區II、第三區III以及第四區IV且暴露第一區I的第二遮罩圖案610。第二遮罩圖案610可包含但不限於例如光阻。隨後，可使用第二遮罩圖案610移除第一區I的第一保護膜120、第二保護膜122以及第三保護膜124。因此，可暴露第一區I的犧牲圖案500以及第一半導體圖案112、第一半導體圖案114以及第一半導體圖案116。

參考圖36，選擇性地移除第一區I的犧牲圖案500。

如上文所解釋，由於犧牲圖案500可具有針對第一半導體圖案112、第一半導體圖案114以及第一半導體圖案116的蝕刻選擇性，故可選擇性地移除犧牲圖案500。因此，可形成在第一區I中彼此分離且在第一方向X1上延伸的第一半導體圖案112、第一半導體圖案114以及第一半導體圖案116。在移除第一區I的犧牲圖案500之後，可移除第二遮罩圖案610。

在根據一些實例實施例的用於製造半導體裝置的方法中，可在移除第一區I的犧牲圖案500時保護過渡圖案TP1的犧牲圖案500。因此，即使過渡圖案TP1具有第一傾斜表面ST1，但由於防止對與過渡圖案TP1相鄰的第一磊晶圖案140的損壞，故亦可提供具有改良的效能、可靠性以及良率的半導體裝置。

參考圖37及圖38，移除第二保護膜122及第三保護膜124。

因此，可暴露第一線圖案WP1及第二線圖案WP2。

在一些實例實施例中，可能不移除第一保護膜120。舉例而言，第一保護膜120可以保形方式沿著過渡圖案TP1的兩側及上部表面以及第二主動圖案AP2的兩個側表面及上部表面延伸。然而，本發明概念不限於此，且可將第一保護膜120連同第二保護膜122及第三保護膜124一起移除。

在一些實例實施例中，第二主動圖案AP2上的第一保護膜120可形成第四閘極介電膜460。

隨後，參考圖8至圖10，形成第一閘極結構G1、第二閘極結構G2以及第三閘極結構G3以及第四閘極結構G4。

第一閘極結構G1、第二閘極結構G2以及第三閘極結構G3可形成於第一區I、第二區II以及第三區III的基底100上，且第四閘極結構G4可形成於第四區IV的基底100上。舉例而言，第一閘極結構G1、第二閘極結構G2以及第三閘極結構G3可替換第一虛擬閘極結構DG1、第二虛擬閘極結構DG2以及第三虛擬閘極結構DG3，且第四閘極結構G4可替換第四虛擬閘極結構DG4。

在下文中，將參考圖20至圖22以及圖39至圖46解釋根據一些實例實施例的用於製造半導體裝置的方法。

圖39至圖46為根據一些實例實施例的用於解釋用於製造半導體裝置的方法的中間步驟圖。出於方便解釋起見，將簡要解釋或省略上文使用圖1至圖38解釋的內容的重複部分。

參考圖39及圖40，交替堆疊的犧牲膜502以及主動膜512、主動膜514以及主動膜516形成於基底100上。

犧牲膜502以及主動膜512、主動膜514以及主動膜516可形成於第一區I、第二區II、第三區III以及第四區IV之上。犧牲膜502可具有針對主動膜512、主動膜514以及主動膜516的蝕刻選擇性。舉例而言，主動膜512、主動膜514以及主動膜516可包含第一半導體材料，且犧牲膜502可包含不同於第一半導體材料的第二半導體材料。在一些實例實施例中，第一半導體材料可包含矽（Si），且第二半導體材料可包含矽鍺（SiGe）。

參考圖41及圖42，過渡溝槽100H形成於第三區III中。

過渡溝槽100H可形成於第三區III的犧牲膜502以及主動膜512、主動膜514以及主動膜516中。在一些實例實施例中，過渡溝槽100H在第一方向X1上的寬度可形成為大於在後續製程步驟中形成的第三閘極結構G3的寬度。在一些實例實施例中，過渡溝槽100H在第二方向Y1上的寬度可形成為大於在後續製程步驟中形成的過渡圖案TP1的寬度（例如，第三寬度W13）。在一些實例實施例中，過渡溝槽100H的下部表面可形成為低於基底100的上部表面。

在一些實例實施例中，過渡溝槽100H可連同第四區IV的凹陷製程一起進行。可藉由凹陷製程移除第四區IV的犧牲膜502以及主動膜512、主動膜514以及主動膜516。

在一些實例實施例中，基底100的上部表面可藉由凹陷製程降低。舉例而言，第四區IV的基底100的上部表面可置放於與過渡溝槽100H的下部表面相同的平面上。

參考圖43及圖44，第一半導體膜101形成於過渡溝槽100H中。

第一半導體膜101可為單一材料層。舉例而言，第一半導體膜101可為填充過渡溝槽100H的單一材料層。在一些實例實施例中，第一半導體膜101可藉由磊晶生長方法自第三區III的基底100、犧牲膜502以及主動膜512、主動膜514以及主動膜516形成。

第一半導體膜101可包含不同於犧牲膜502的材料。舉例而言，第一半導體膜101可包含第三半導體材料，且犧牲膜502可包含不同於第三半導體材料的第二半導體材料。在一些實例實施例中，第三半導體材料可包含矽（Si），且第二半導體材料可包含矽鍺（SiGe）。因此，犧牲圖案500可具有針對過渡圖案TP1的蝕刻選擇性。

在一些實例實施例中，第一半導體膜101可與第二半導體膜102一起形成。第二半導體膜102可為單一材料層。舉例而言，第二半導體膜102可為形成於第四區IV的基底100上的單一材料層。在一些實例實施例中，第二半導體膜102可藉由磊晶生長方法由第四區IV的基底100形成。第二半導體膜102可包含例如第三半導體材料。

隨後，參考圖20至圖22，使犧牲膜502、主動膜512、主動膜514以及主動膜516、第一半導體膜101以及第二半導體膜102圖案化。

因此，包含第一線圖案WP1、第二線圖案WP2以及過渡圖案TP1的第一主動圖案AP1可形成於第一區I、第二區II以及第三區III上。此外，過渡圖案TP1可為單一材料層。舉例而言，過渡圖案TP1可包含第三半導體材料。

此外，第二主動圖案AP2可形成於第四區IV上。第二主動圖案AP2可為單一材料層。舉例而言，第二主動圖案AP2可包含第三半導體材料。

隨後，形成第一閘極結構G1、第二閘極結構G2以及第三閘極結構G3、第四閘極結構G4、第一磊晶圖案140、第二磊晶圖案440以及層間絕緣膜180。由於第一閘極結構G1、第二閘極結構G2以及第三閘極結構G3、第四閘極結構G4、第一磊晶圖案140、第二磊晶圖案440以及層間絕緣膜180的形成類似於上文使用圖8至圖10以及圖24至圖38解釋的形成，故下文將不提供其詳細解釋。

在根據一些實例實施例的用於製造半導體裝置的方法中，由於過渡圖案TP1包含具有不同於犧牲圖案500的蝕刻選擇性的單一材料層，故可保護過渡圖案TP1，同時移除第一區I及第二區II的犧牲圖案500。因此，即使過渡圖案TP1具有第一傾斜表面ST1，但由於防止對與過渡圖案TP1相鄰的第一磊晶圖案140的損壞，故亦可提供具有改良的效能、可靠性以及良率的半導體裝置。

當術語「約」或「實質上」在本說明書中結合數值使用時，相關聯數值意欲包含所陳述數值周圍的製造或操作容限（例如，±10%）。此外，當字語「總體上」及「實質上」與幾何形狀結合使用時，意欲不要求幾何形狀的精確度，但形狀的寬容度在本揭露內容的範圍內。另外，無論數值或形狀是否修飾為「約」或「實質上」，應理解，此等值及形狀均應解釋為包含所陳述數值或形狀周圍的製造或操作容限（例如，±10%）。

綜上所述，所屬技術領域中具有通常知識者應瞭解，在不實質上脫離本揭露內容的原理的情況下，可對較佳實施例進行許多變化及修改。因此，本揭露內容的所揭露較佳實施例僅在一般及描述性意義上使用，而非出於限制目的。

100:基底 100H:過渡溝槽 101:第一半導體膜 102:第二半導體膜 105:場絕緣膜 112、114、116:第一半導體圖案 116、WP1:第一線圖案 120:第一保護膜 122:第二保護膜 124:第三保護膜 130:第一閘極間隔件 132:第一內部間隔件 140:第一磊晶圖案 140t:第一源極/汲極溝槽 142:第一磊晶層 144:第二磊晶層 150:第一閘電極 160:第一閘極介電膜 180:層間絕緣膜 185:蝕刻阻擋膜 190:源極/汲極接點 212、214、216:第二半導體圖案 216、WP2:第二線圖案 230:第二閘極間隔件 232:第二內部間隔件 240t:第二源極/汲極溝槽 250:第二閘電極 260:第二閘極介電膜 330:第三閘極間隔件 332:第三內部間隔件 350:第三閘電極 360:第三閘極介電膜 430:第四閘極間隔件 440、DG1:第二磊晶圖案 442:第三磊晶層 444:第四磊晶層 450:第四閘電極 460:第四閘極介電膜 500:犧牲圖案 502:犧牲膜 512、514、516:主動膜 600:第一遮罩圖案 610:第二遮罩圖案 A1-A1、A2-A2、B1-B1、B2-B2、C1-C1、C2-C2、D1-D1、D2-D2、E1-E1、E2-E2、F1-F1、F2-F2:線 AP1:第一主動圖案 AP2:第二主動圖案 D11:第一深度 D12:第二深度 D21:第三深度 DG1:第一虛擬閘極結構 DG2:第二虛擬閘極結構 DG3:第三虛擬閘極結構 DG4:第四虛擬閘極結構 FP:鰭型突出部 G1:第一閘極結構 G2:第二閘極結構 G3:第三閘極結構 G4:第四閘極結構 H11、H12、H13、H14:高度 I:第一區 II:第二區 III:第三區 IV:第四區 ST1:第一傾斜表面 ST2:第二傾斜表面 TP、TP1:過渡圖案 W11:第一寬度 W12:第二寬度 W13:第三寬度 W14:第四寬度 X1:第一方向 X2:第四方向 Y1:第二方向 Y2:第五方向 Z1:第三方向 θ11:第一角度 θ12:第二角度 θ21:第三角度 θ22:第四角度

本揭露內容的以上及其他實施例及特徵將藉由參考隨附圖式詳細描述其實施例而變得更顯而易見，在隨附圖式中： 圖1為根據一些實例實施例的用於解釋半導體裝置的佈局圖。 圖2為沿著圖1的線A1-A1、B1-B1以及C1-C1截取的橫截面視圖。 圖3A及圖3B為沿著圖1的線D1-D1截取的各種橫截面視圖。 圖4及圖5為根據一些實例實施例的用於解釋半導體裝置的各種橫截面視圖。 圖6及圖7為根據一些實例實施例的用於解釋半導體裝置的各種佈局圖。 圖8為根據一些實例實施例的用於解釋半導體裝置的佈局圖。 圖9為沿著圖8的線A1-A1、B1-B1、C1-C1以及E1-E1截取的橫截面視圖。 圖10為沿著圖8的線D1-D1及F1-F1截取的橫截面視圖。 圖11為根據一些實例實施例的用於解釋半導體裝置的佈局圖。 圖12為沿著圖11的線A2-A2、B2-B2以及C2-C2截取的橫截面視圖。 圖13為沿著圖11的線D2-D2截取的橫截面視圖。 圖14至圖17為根據一些實例實施例的用於解釋半導體裝置的各種橫截面視圖。 圖18及圖19為根據一些實例實施例的用於解釋半導體裝置的各種佈局圖。 圖20為根據一些實例實施例的用於解釋半導體裝置的佈局圖。 圖21為沿著圖20的線A2-A2、B2-B2、C2-C2以及E2-E2截取的橫截面視圖。 圖22為沿著圖20的線D2-D2及F2-F2截取的橫截面視圖。 圖23為根據一些實例實施例的用於解釋半導體裝置的佈局圖。 圖24至圖38為根據一些實例實施例的用於解釋用於製造半導體裝置的方法的中間步驟圖。 圖39至圖46為根據一些實例實施例的用於解釋用於製造半導體裝置的方法的中間步驟圖。

A1-A1、B1-B1、C1-C1、D1-D1:線

AP1:第一主動圖案

G1:第一閘極結構

G2:第二閘極結構

G3:第三閘極結構

I:第一區

II:第二區

III:第三區

ST1:第一傾斜表面

TP1:過渡圖案

W11:第一寬度

W12:第二寬度

W13:第三寬度

WP1:第一線圖案

WP2:第二線圖案

X1:第一方向

Y1:第二方向

Z1:第三方向

θ11:第一角度

θ12:第二角度

Claims (18)

1. 一種半導體裝置，包括：基底，包含沿著第一方向配置的第一區及第二區，以及所述第一區與所述第二區之間的第三區；主動圖案，在所述基底上在所述第一方向上延伸；第一閘電極至第三閘電極，在所述主動圖案上彼此間隔開且各自在與所述第一方向相交的第二方向上延伸；以及磊晶圖案，設置在所述第一閘電極與所述第三閘電極之間以及所述第二閘電極與所述第三閘電極之間，其中所述第一區的所述主動圖案包含彼此間隔開且穿透所述第一閘電極的多個第一半導體圖案，所述第二區的所述主動圖案包含彼此間隔開且穿透所述第二閘電極的多個第二半導體圖案，所述第三區的所述主動圖案包含自所述基底突出且與所述第三閘電極相交的過渡圖案，所述過渡圖案包含在與所述第一方向及所述第二方向垂直的方向上交替堆疊於所述第三區上且包含彼此不同的半導體材料的犧牲圖案及第三半導體圖案，且所述磊晶圖案與所述犧牲圖案和所述第三半導體圖案直接接觸。
2. 如請求項1所述的半導體裝置，其中所述第一半導體圖案、所述第二半導體圖案以及所述第三半導體圖案包含第一半導體材料，且所述犧牲圖案包含不同於所述第一半導體材料的第二半導體 材料。
3. 如請求項2所述的半導體裝置，其中所述第一半導體材料包含矽(Si)，且所述第二半導體材料包含矽鍺(SiGe)。
4. 如請求項1所述的半導體裝置，其中所述第一半導體圖案、所述第二半導體圖案以及所述第三半導體圖案在所述第一方向上彼此重疊。
5. 如請求項1所述的半導體裝置，其中所述第一半導體圖案中的每一者在所述第二方向上具有第一寬度，且所述第二半導體圖案中的每一者在所述第二方向上具有小於所述第一寬度的第二寬度。
6. 如請求項5所述的半導體裝置，其中所述第三半導體圖案在所述第二方向上具有第三寬度，且所述第三寬度自所述第一半導體圖案至所述第二半導體圖案逐漸減小。
7. 如請求項1所述的半導體裝置，更包括：場絕緣膜，在所述基底上覆蓋所述主動圖案的側表面的一部分，所述第三區的所述場絕緣膜的上部表面的高度大於所述第一區及所述第二區的所述場絕緣膜的所述上部表面的高度。
8. 如請求項1所述的半導體裝置，更包括：保護膜，插入於所述過渡圖案與所述第三閘電極之間，且未插入於所述第一半導體圖案與所述第一閘電極之間以及所述第二半導體圖案與所述第二閘電極之間。
9. 如請求項8所述的半導體裝置，其中所述保護膜以保形方式沿著所述過渡圖案的側表面及上部表面延伸。
10. 一種半導體裝置，包括：基底，包含沿著第一方向配置的第一區及第二區，以及所述第一區與所述第二區之間的第三區；主動圖案，在所述基底上在所述第一方向上延伸；第一閘極結構至第三閘極結構，在所述主動圖案上彼此間隔開且在與所述第一方向相交的第二方向上延伸；以及磊晶圖案，設置在所述第一閘極結構與所述第三閘極結構之間以及所述第二閘極結構與所述第三閘極結構之間，其中所述第一區的所述主動圖案包含與所述基底間隔開且穿透所述第一閘極結構的第一線圖案，所述第二區的所述主動圖案包含與所述基底間隔開且穿透所述第二閘極結構的第二線圖案，所述第三區的所述主動圖案包含過渡圖案，所述過渡圖案包含與所述第三閘極結構的側表面形成銳角且自所述基底突出的傾斜表面，所述過渡圖案包含在與所述第一方向及所述第二方向垂直的方向上交替堆疊於所述第三區上且包含彼此不同的半導體材料的犧牲圖案及第三線圖案，所述磊晶圖案與所述過渡圖案的面向所述第一方向的表面直接接觸，且所述第三閘極結構包圍所述過渡圖案的側表面及上部表面。
11. 如請求項10所述的半導體裝置，其中所述第一線圖 案、所述第二線圖案以及所述第三線圖案包含第一半導體材料，且所述犧牲圖案包含不同於所述第一半導體材料的第二半導體材料。
12. 如請求項11所述的半導體裝置，其中所述第一線圖案及所述第二線圖案包含矽(Si)。
13. 如請求項10所述的半導體裝置，其中所述第一線圖案在所述第二方向上具有第一寬度，且所述第二線圖案在所述第二方向上具有小於所述第一寬度的第二寬度。
14. 一種半導體裝置，包括：基底，包含沿著第一方向配置的第一區及第二區，以及所述第一區與所述第二區之間的第三區；第一主動圖案，在所述基底上在所述第一方向上延伸；場絕緣膜，在所述基底上覆蓋所述第一主動圖案的側表面的一部分；第一閘電極至第三閘電極，在所述第一主動圖案及所述場絕緣膜上彼此間隔開且在與所述第一方向相交的第二方向上延伸；以及磊晶圖案，設置在所述第一閘電極與所述第三閘電極之間以及所述第二閘電極與所述第三閘電極之間，其中所述第一區的所述第一主動圖案包含與所述基底間隔開、穿透所述第一閘電極且在所述第二方向上具有第一寬度的第一線圖案，所述第二區的所述第一主動圖案包含與所述基底間隔開、穿 透所述第二閘電極且在所述第二方向上具有小於所述第一寬度的第二寬度的第二線圖案，所述第三區的所述第一主動圖案包含自所述基底突出、與所述第三閘電極相交且在所述第二方向上具有小於所述第一寬度且大於所述第二寬度的第三寬度的過渡圖案，所述過渡圖案包含在與所述第一方向及所述第二方向垂直的方向上依序堆疊於所述第三區上且包含彼此不同的半導體材料的犧牲圖案及第三線圖案，所述磊晶圖案與所述犧牲圖案和所述第三線圖案直接接觸，且所述第三區的所述場絕緣膜的上部表面的高度大於所述第一區及所述第二區的所述場絕緣膜的上部表面的高度。
15. 如請求項14所述的半導體裝置，其中所述第一線圖案、所述第二線圖案以及所述第三線圖案配置於相同水平高度處。
16. 如請求項14所述的半導體裝置，其中所述基底更包括與所述第一區至所述第三區間隔開的第四區，且所述半導體裝置更包括：第二主動圖案，在所述第四區上自所述基底突出且在第三方向上延伸；以及第四閘電極，在所述第二主動圖案上在與所述第三方向相交的第四方向上延伸。
17. 如請求項16所述的半導體裝置，更包括：保護膜，插入於所述過渡圖案與所述第三閘電極之間；以及閘極介電膜，插入於所述第二主動圖案與所述第四閘電極之 間，所述保護膜及所述閘極介電膜形成於相同水平高度處。
18. 如請求項17所述的半導體裝置，其中所述保護膜以保形方式沿著所述過渡圖案的側表面及上部表面延伸，且所述閘極介電膜以保形方式沿著所述第二主動圖案的側表面及上部表面延伸。