[go: up one dir, main page]

TWI869655B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI869655B
TWI869655B TW111104750A TW111104750A TWI869655B TW I869655 B TWI869655 B TW I869655B TW 111104750 A TW111104750 A TW 111104750A TW 111104750 A TW111104750 A TW 111104750A TW I869655 B TWI869655 B TW I869655B
Authority
TW
Taiwan
Prior art keywords
source
region
active
power supply
drain contact
Prior art date
Application number
TW111104750A
Other languages
English (en)
Other versions
TW202247397A (zh
Inventor
裵德漢
朴柱勳
嚴命允
李叡智
鄭潤永
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202247397A publication Critical patent/TW202247397A/zh
Application granted granted Critical
Publication of TWI869655B publication Critical patent/TWI869655B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H10W20/427—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H10W20/089—
    • H10W20/20—
    • H10W20/40—
    • H10W20/42—
    • H10W20/43—
    • H10W20/435—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H10W20/056—
    • H10W20/432—

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明提供一種半導體裝置，包含其中具有第一電源供應區、第二電源供應區以及單元區的基底。單元區在第一電源供應區與第二電源供應區之間延伸。提供位於單元區內並排延伸的第一主動區及第二主動區。提供位於第一電源供應區內在第一方向上延伸的第一電源供應佈線。提供連接第一主動區及第二主動區的第一源極/汲極接觸件。提供連接第一主動區及第一電源供應佈線的第二源極/汲極接觸件。第一源極/汲極接觸件包含安置於第一主動區與第二主動區之間的中間區內部的第一凹槽部分。

Description

半導體裝置
本揭露是關於半導體裝置及其製造方法，且更特定言之，是關於具有源極/汲極接觸件的半導體裝置及其製造方法。
半導體裝置由於其典型特性（諸如，小型化、多功能性及/或低製造成本）而通常被視為電子工業中的重要因素。半導體裝置可分為儲存邏輯資料的半導體儲存裝置、執行邏輯資料的計算過程的半導體邏輯裝置、包含儲存元件及邏輯元件的混合半導體裝置以及類似者。
隨著電子工業高度發展，對半導體裝置的特性的需求逐漸增加。舉例而言，對於半導體裝置的高可靠性、高速度及/或多功能性的需求日益增加。為了滿足此等所需特性，半導體裝置內部的結構的複雜性增加且更高度整合。
本揭露的態樣提供一種寄生電容減小以改良裝置效能的半導體裝置。
本揭露的態樣亦提供一種用於製造寄生電容減小以改良裝置效能的半導體裝置的方法。
根據本發明概念的一些態樣，提供一種半導體裝置，其包含在第一方向上且並排延伸的第一電源供應區及第二電源供應區。亦在第一電源供應區與第二電源供應區之間提供單元區。半導體裝置亦包含其中具有第一主動區及第二主動區的基底，所述主動區在第一方向上並排延伸且在單元區內。提供位於第一電源供應區內部在第一方向上延伸的第一電源供應佈線。提供連接第一主動區及第二主動區的第一源極/汲極接觸件。提供連接第一主動區及第一電源供應佈線的第二源極/汲極接觸件。第一源極/汲極接觸件可包含置放於第一主動區與第二主動區之間的中間區內部的第一凹槽部分。第二源極/汲極接觸件可包含置放於第一電源供應區內部的第二凹槽部分。且相對於基底的上部表面，第一凹槽部分的最下部表面可定位於高於第二凹槽部分的最下部表面。
根據本發明概念的一些態樣，提供一種半導體裝置，其包含在第一方向並排延伸的第一單元區及第二單元區以及第一單元區與第二單元區之間的電源供應區。半導體裝置包含其中具有第一主動區及第二主動區的基底，所述主動區在第一方向上且並排延伸且在第一單元區內。提供位於基底上在與第一方向相交的第二方向上延伸的閘極電極。提供位於電源供應區內部在第一方向上延伸的電源供應佈線。提供位於閘極電極的一側上連接至第一主動區的第一源極/汲極接觸件。提供位於閘極電極的另一側上連接第一主動區及電源供應佈線的第二源極/汲極接觸件。第一源極/汲極接觸件可包含在第一主動區與第二主動區之間的中間區內的第一凹槽部分，且第二源極/汲極接觸件可包含在電源供應區內的第二凹槽部分。相對於基底的上部表面，第一凹槽部分的最下部表面可高於第二凹槽部分的最下部表面。
根據本發明概念的額外態樣，提供一種半導體裝置，其包含在第一方向上並排延伸的第一電源供應區及第二電源供應區。在第一電源供應區與第二電源供應區之間提供單元區。半導體裝置包含其中具有第一主動區及第二主動區的基底，所述主動區在單元區內部在第一方向上並排延伸。提供位於第一主動區上在第一方向上延伸的第一主動圖案。提供位於第二主動區上在第一方向上延伸的第二主動圖案。提供在與第一方向相交的第二方向上延伸且位於第一主動圖案及第二主動圖案上的閘極電極。提供覆蓋第一主動圖案、第二主動圖案以及閘極電極的絕緣膜。提供在第一方向上延伸且在第一電源供應區內部提供第一電源電壓的第一電源供應佈線。提供在第一方向上延伸且在第二電源供應區內部提供第二電源電壓（與第一電源電壓不同）的第二電源供應佈線。提供位於絕緣膜內部連接第一主動圖案的源極/汲極區及第二主動圖案的源極/汲極區的第一源極/汲極接觸件。提供位於絕緣膜內部連接第一主動圖案的源極/汲極區及第一電源供應佈線的第二源極/汲極接觸件。另外，絕緣膜可包含在第一主動區與第二主動區之間延伸且具有第一深度的第一凹槽。可提供置放於第一電源供應區中且具有比第一深度更深的第二深度的第二凹槽。第一源極/汲極接觸件亦可包含填充第一凹槽的第一凹槽部分。第二源極/汲極接觸件亦可包含填充第二凹槽的第二凹槽部分。
根據本發明概念的一些態樣，提供一種用於製造半導體裝置的方法，所述半導體裝置包含在第一方向上並排延伸的第一電源供應區及第二電源供應區以及第一電源供應區與第二電源供應區之間延伸的單元區。方法包含提供其中具有第一主動區及第二主動區的基底，所述主動區在第一方向上並排延伸且在單元區內部。方法亦包含在基底上形成在與第一方向相交的第二方向上延伸的閘極電極，及在基底上形成覆蓋閘極電極的絕緣膜。形成包含與第一主動區及第二主動區重疊的第一源極/汲極接觸開口，以及與第一主動區及第一電源供應區重疊的第二源極/汲極接觸開口的罩幕圖案。形成與在第一主動區與第二主動區之間的中間區重疊，且不與第一電源供應區重疊的保護圖案。亦使用罩幕圖案及保護圖案作為蝕刻罩幕來蝕刻絕緣膜。
然而，本揭露的態樣不受本文所闡述的態樣限制。本揭露的上述及其他態樣對於藉由參考下文給出的本揭露的詳細描述的本揭露涉及的所屬領域中具有通常知識者將變得更顯而易見。
在下文中，將參考圖1至圖14描述根據例示性實施例的半導體裝置。
圖1為用於解釋根據一些實施例的半導體裝置的示意性佈局圖。圖2為沿著圖1的線A-A截取的橫截面圖。圖3為沿著圖1的線B-B截取的橫截面圖。圖4為沿著圖1的線C-C截取的橫截面圖。圖5A及圖5B為突出顯示圖4中的區S1的放大圖。圖6為沿著圖1的線D-D截取的橫截面圖。圖7為突出顯示圖6的區S2的放大圖。
參考圖1至圖7，根據一些實施例的半導體裝置包含第一電源供應區PW1、第二電源供應區PW2、第一單元區CR1以及第二單元區CR2。第一電源供應區PW1與第二電源供應區PW2可彼此間隔開且並排延伸。舉例而言，第一電源供應區PW1及第二電源供應區PW2中的每一者可在第一方向X上延伸。此外，第一電源供應區PW1與第二電源供應區PW2可在與第一方向X相交的第二方向Y上（例如，在直角處）彼此間隔開。
第一單元區CR1可插入於第一電源供應區PW1與第二電源供應區PW2之間。第二單元區CR2可與第一單元區CR1間隔開，其中第一電源供應區PW1插入於其間。亦即，第一電源供應區PW1可插入於第一單元區CR1與第二單元區CR2之間，如圖1所繪示。
在一些實施例中，第一單元區CR1及第二單元區CR2可界定於沿著第一方向X彼此間隔開的第一單元分離圖案IB1與第二單元分離圖案IB2之間。舉例而言，第一單元分離圖案IB1及第二單元分離圖案IB2可在第二方向Y上並排且縱向地延伸。第一單元區CR1及第二單元區CR2可界定於第一單元分離圖案IB1與第二單元分離圖案IB2之間。
第一電源供應區PW1可將第一電源電壓提供至第一單元區CR1及第二單元區CR2，且第二電源供應區PW2可將與第一電源電壓不同的第二電源電壓提供至第一單元區CR1。舉例而言，在第一方向X上延伸的第一電源供應佈線V DD可置放於第一電源供應區PW1內部，且在第一方向X上延伸的第二電源供應佈線V SS可置放於第二電源供應區PW2內部。第一電源供應佈線V DD可提供汲極電壓，且第二電源供應佈線V SS可提供源極電壓。作為實例，第一供電電壓可為正（+）電壓，且第二供電電壓可為接地GND電壓或負（-）電壓。
半導體元件（例如，電晶體）可提供於第一單元區CR1及第二單元區CR2中的每一者內部。提供於第一單元區CR1及第二單元區CR2內部的半導體元件可為不同的，例如NAND單元、NOR單元以及XOR單元，但不限於此。
根據一些實施例的半導體裝置可包含基底100、主動圖案/鰭F1至主動圖案/鰭F5、閘極電極G1至閘極電極G3、源極/汲極接觸件CA11至源極/汲極接觸件CA22、閘極接觸件CB、路由通孔VA以及路由佈線RW1及路由佈線RW2。主動圖案F1至主動圖案F5、閘極電極G1至閘極電極G3、源極/汲極接觸件CA11至源極/汲極接觸件CA22、閘極接觸件CB、路由通孔VA以及路由佈線RW1及路由佈線RW2的數目、置放以及類似者僅為實例，且不限於所繪示的彼等實例。
基底100可為塊狀矽或絕緣層上矽（silicon-on-insulator；SOI）。相比之下，基底100可為矽基底或可包含其他半導體材料，例如但不限於矽鍺、絕緣層上矽鍺（silicon germanium on insulator；SGOI）、銻化銦、鉛碲化合物、砷化銦、磷化銦、砷化鎵或銻化鎵。
基底100可包含第一主動區AR1、第二主動區AR2以及第三主動區AR3。第一主動區AR1及第二主動區AR2可置放於第一單元區CR1內部，且第三主動區AR3可置放於第二單元區CR2內部。第一主動區AR1、第二主動區AR2以及第三主動區AR3可彼此間隔開且在第一方向X上並排延伸。中間區MR可界定於第一主動區AR1與第二主動區AR2之間。
在一些實施例中，彼此不同導電類型的半導體元件（例如，電晶體）可形成於第一主動區AR1及第二主動區AR2上。此外，在一些實施例中，彼此不同導電類型的半導體元件（例如，電晶體）可形成於第一主動區AR1及第三主動區AR3上。在下文中，第一主動區AR1將描述為PFET區，且第二主動區AR2及第三主動區AR3將描述為NFET區。然而，此僅為實例，當然，第一主動區AR1可為NFET區，且第二主動區AR2及第三主動區AR3可為PFET區。
在一些實施例中，第一主動區AR1、第二主動區AR2以及第三主動區AR3可藉由基底溝渠DT界定。基底溝渠DT可為形成於基底100內部的深溝渠。基底溝渠DT在第二方向Y上延伸，且可將第一主動區AR1、第二主動區AR2以及第三主動區AR3彼此分離。
主動圖案F1至主動圖案F5可形成於基底100上。舉例而言，第一主動圖案F1及第二主動圖案F2可形成於第一主動區AR1上，第三主動圖案F3及第四主動圖案F4可形成於第二主動區AR2上，且第五主動圖案F5可形成於第三主動區AR3上。主動圖案F1至主動圖案F5可彼此間隔開且在第一方向X上並排延伸。在一些實施例中，主動圖案F1至主動圖案F5中的每一者可包含自基底100的上部表面突出的鰭型圖案。
在一些實施例中，場絕緣膜105可形成於基底100上。場絕緣膜105可包圍主動圖案F1至主動圖案F5的側表面的至少一部分。舉例而言，如圖3中所繪示，主動圖案F1至主動圖案F5的一部分可自場絕緣膜105向上突出。
在一些實施例中，場絕緣膜105可填充基底溝渠DT。亦即，第一主動區AR1、第二主動區AR2以及第三主動區AR3可藉由場絕緣膜105彼此間隔開。
場絕緣膜105可包含但不限於氧化矽（SiO 2）、氮氧化矽（SiON）、碳氮氧化矽（SiOCN）或其組合中的至少一者。
閘極電極G1至閘極電極G3可形成於主動圖案F1至主動圖案F5上。閘極電極G1至閘極電極G3可分別與主動圖案F1至主動圖案F5相交。舉例而言，彼此間隔開且在第二方向Y上並排延伸的第一閘極電極G1、第二閘極電極G2以及第三閘極電極G3可形成於第一單元分離圖案IB1與第二單元分離圖案IB2之間。
在一些實施例中，可形成切割閘極電極G1至閘極電極G3的第一閘極切割圖案CT1及第二閘極切割圖案CT2。第一閘極切割圖案CT1可在第一電源供應區PW1內部在第一方向X上延伸以切割閘極電極G1至閘極電極G3。第二閘極切割圖案CT2可在第二電源供應區PW2內部在第一方向X上延伸以切割閘極電極G1至閘極電極G3。第一閘極切割圖案CT1及第二閘極切割圖案CT2中的每一者可包含但不限於氮化矽（SiN）、氮氧化矽（SiON）、碳氮氧化矽（SiOCN）或其組合中的至少一者。
閘極電極G1至閘極電極G3中的每一者可包含閘極導電膜130。閘極導電膜130可包含但不限於Ti、Ta、W、Al、Co及其組合中的至少一者。閘極導電膜130亦可包含例如半導體，諸如矽或矽鍺而非金屬。
儘管閘極導電膜130繪示為單一膜，但本揭露的技術想法不限於此。不同於所繪示的情況，閘極導電膜130亦可藉由將多個導電材料堆疊成閘極堆疊而形成。舉例而言，閘極導電膜130可包含調整功函數的功函數調整膜，及填充由功函數調整膜形成的空間的填充導電膜。功函數調整膜可包含例如TiN、TaN、TiC、TaC、TiAlC及其組合中的至少一者。填充導電膜可包含例如W或Al。閘極導電膜130可使用替代製程形成，但不限於此。
閘極介電膜120可插入於主動圖案F1至主動圖案F5與閘極導電膜130之間。舉例而言，閘極介電膜120可沿著閘極導電膜130的側表面及下部表面延伸。然而，本揭露的技術想法不限於此，且閘極介電膜120可僅沿著閘極導電膜130的下部表面延伸。
在一些實施例中，閘極介電膜120的一部分可插入於場絕緣膜105與閘極導電膜130之間。舉例而言，如圖3中所繪示，閘極介電膜120可沿著場絕緣膜105的上部表面進一步延伸。在其他實施例中，閘極介電膜120的一部分可插入於閘極導電膜130與第一閘極切割圖案CT1之間，及閘極導電膜130與第二閘極切割圖案CT2之間。舉例而言，如圖3中所繪示，閘極介電膜120可沿著第一閘極切割圖案CT1的側表面及第二閘極切割圖案CT2的側表面進一步延伸。
閘極介電膜120可包含例如氧化矽、氮氧化矽、氮化矽以及具有比氧化矽更高的介電常數的高介電常數（高k）材料中的至少一者。高介電常數材料可包含但不限於氧化鉿。
閘極間隔件140可形成於基底100及場絕緣膜105上。閘極間隔件140可沿著閘極導電膜130的兩個側表面延伸。舉例而言，閘極間隔件140可在第二方向Y上延伸以與主動圖案F1至主動圖案F5相交。
閘極間隔件140可包含但不限於氧化矽、氮化矽、氮氧化矽以及其組合中的至少一者。閘極封蓋圖案150可沿著閘極導電膜130的上部表面延伸。舉例而言，閘極封蓋圖案150可在第二方向Y上延伸以覆蓋閘極導電膜130的上部表面。此閘極封蓋圖案150可包含但不限於氧化矽、氮化矽、氮氧化矽以及其組合中的至少一者。
在一些實施例中，第一虛設閘極電極DG1可形成於第一單元分離圖案IB1上，且第二虛設閘極電極DG2可形成於第二單元分離圖案IB2上。第一虛設閘極電極DG1及第二虛設閘極電極DG2可為不充當閘極電極的虛設電極。第一虛設閘極電極DG1及第二虛設閘極電極DG2可形成於與閘極電極G1至閘極電極G3相同的層級處。如本文中所使用，表述「形成於相同層級處」」意謂其可藉由同一製造製程形成。舉例而言，第一虛設閘極電極DG1及第二虛設閘極電極DG2中的每一者可包含閘極導電膜130、閘極介電膜120、閘極間隔件140以及閘極封蓋圖案150。
第一源極/汲極區160可形成於第一主動區AR1上。舉例而言，第一源極/汲極區160可形成於閘極導電膜130的兩側上的第一主動圖案F1及第二主動圖案F2內部。第一源極/汲極區域160可藉由閘極間隔件140與閘極導電膜130間隔開。
在一些實施例中，第一源極/汲極區160可包含形成於第一主動圖案F1及第二主動圖案F2內部的磊晶層。在一些實施例中，第一主動圖案F1及第二主動圖案F2可共用第一源極/汲極區160。舉例而言，第一源極/汲極區160可為合併磊晶層。
當形成於第一主動區AR1中的半導體裝置為PFET時，第一源極/汲極區160可包含p型雜質或用於防止p型雜質擴散的雜質。舉例而言，第一源極/汲極區160可包含B、C、In、Ga以及Al或其組合中的至少一者。
第二源極/汲極區260可形成於第二主動區AR2上。舉例而言，第二源極/汲極區260可形成於閘極導電膜130兩側上的第三主動圖案F3及第四主動圖案F4內部。第二源極/汲極區260可藉由閘極間隔件140與閘極導電膜130間隔開。
在一些實施例中，第二源極/汲極區260可包含形成於第三主動圖案F3及第四主動圖案F4內部的磊晶層。在一些實施例中，第三主動圖案F3及第四主動圖案F4可共用第二源極/汲極區260。舉例而言，第二源極/汲極區260可為合併磊晶層。
當形成於第二主動區AR2內部的半導體裝置為NFET時，第二源極/汲極區260可包含n型雜質或用於防止n型雜質擴散的雜質。舉例而言，第二源極/汲極區260可包含P、Sb、As或其組合中的至少一者。
第三源極/汲極區360可形成於第三主動區AR3上。舉例而言，第三源極/汲極區360可形成於閘極導電膜130兩側上的第五主動圖案F5內部。第三源極/汲極區360可藉由閘極間隔件140與閘極導電膜130間隔開。
在一些實施例中，第三源極/汲極區360可包含形成於第五主動圖案F5內部的磊晶層。在一些實施例中，第三源極/汲極區360可為合併磊晶層。
當形成於第三主動區AR3內部的半導體裝置為NFET時，第三源極/汲極區360可包含n型雜質或用於防止n型雜質擴散的雜質。舉例而言，第三源極/汲極區360可包含P、Sb、As或其組合中的至少一者。
儘管第一源極/汲極區160、第二源極/汲極區260以及第三源極/汲極區360中的每一者繪示為單一膜，但本揭露的技術想法不限於此。舉例而言，第一源極/汲極區160、第二源極/汲極區260以及第三源極/汲極區360可由多膜形成，每一多膜含有濃度彼此不同的雜質。
多個層間絕緣膜110、層間絕緣膜210、層間絕緣膜220以及層間絕緣膜230可形成於基底100上。層間絕緣膜110、層間絕緣膜210、層間絕緣膜220以及層間絕緣膜230可由例如氧化矽、氮氧化矽以及具有比氧化矽的介電常數更低的介電常數的低介電常數（低k）材料中的至少一者形成。
第一層間絕緣膜110及第二層間絕緣膜210可經形成以覆蓋場絕緣膜105、第一源極/汲極區160、第二源極/汲極區260、第三源極汲極區360、閘極間隔件140以及閘極封蓋圖案150。舉例而言，第一層間絕緣膜110可形成於場絕緣膜105上以覆蓋閘極間隔件140的側表面。第二層間絕緣膜210可形成於第一層間絕緣膜110上以覆蓋閘極封蓋圖案150的上部表面。
源極/汲極接觸件CA11至源極/汲極接觸件CA22可置放於閘極電極G1至閘極電極G3的兩側上。此外，源極/汲極接觸件CA11至源極/汲極接觸件CA22可連接至第一主動區AR1、第二主動區AR2或第三主動區AR3。舉例而言，可形成第一源極/汲極接觸件CA11、第二源極/汲極接觸件CA12、第三源極/汲極接觸件CA13、第四源極/汲極接觸件CA21以及第五源極/汲極接觸件CA22，所述源極/汲極接觸件穿透第一層間絕緣膜110及第二層間絕緣膜210且連接至第一源極/汲極區160、第二源極/汲極區260或第三源極/汲極區360。
第一源極/汲極接觸件CA11可置放於閘極電極G1至閘極電極G3的至少一側上。舉例而言，第一源極/汲極接觸件CA11可形成於第一單元分離圖案IB1與第一閘極電極G1之間的第一主動區AR1及/或第二主動區AR2上。第一源極/汲極接觸件CA11可形成於覆蓋第一主動區AR1及/或第二主動區AR2的絕緣膜（例如，場絕緣膜105及第一層間絕緣膜110）內部，且可連接至第一主動區AR1及/或第二主動區AR2。
在一些實施例中，第一源極/汲極接觸件CA11可連接第一主動區AR1及第二主動區AR2。舉例而言，第一源極/汲極接觸件CA11在第一主動區AR1、中間區MR以及第二主動區AR2上方在第二方向Y上延伸，且可連接第一源極/汲極區160及第二源極/汲極區260。
第一源極/汲極接觸件CA11可具有自第一源極/汲極區160及/或第二源極/汲極區260朝向基底100的上部表面向下凹入的形式。舉例而言，第一源極/汲極接觸件CA11可包含在第二方向Y上延伸且連接第一源極/汲極區160及第二源極/汲極區260的第一延伸部分EP1。此時，如圖4、圖5A以及圖5B中所繪示，第一延伸部分EP1的下部表面可比第一源極/汲極區160的最上部部分160T更接近基底100的上部表面。
第一源極/汲極接觸件CA11可包含自中間區MR內部的第一延伸部分EP1進一步凹入的第一凹槽部分RP1。舉例而言，置放於中間區MR內部的絕緣膜（例如，第一層間絕緣膜110）可包含比第一延伸部分EP1的下部表面更接近基底100的上部表面的第一凹槽110r1。第一凹槽部分RP1可填充第一凹槽110r1。亦即，第一凹槽部分RP1可呈自置放於中間區MR中的第一延伸部分EP1的下部表面突出的形式。
在一些實施例中，第一凹槽部分RP1的側表面可與第一源極/汲極區160的側表面及第二源極/汲極區260的側表面接觸。舉例而言，第一凹槽110r1可暴露第一源極/汲極區160的側表面及第二源極/汲極區260的側表面。在此情況下，第一源極/汲極接觸件CA11、第一源極/汲極區160以及第二源極/汲極區260之間的接觸面積增大，且可改良電阻。
在一些實施例中，如圖5A中所繪示，基於基底100的上部表面，第一凹槽部分RP1的最下部表面可形成為高於場絕緣膜105的上部表面。在一些實施例中，如圖5B中所繪示，基於基底100的上部表面，第一凹槽部分RP1的最下部表面可形成為低於場絕緣膜105的上部表面。
在一些實施例中，第一源極/汲極接觸件CA11可更包含第一接觸部分CP1。第一接觸部分CP1可呈自第一延伸部分EP1的上部表面突出的形式。第一源極/汲極接觸件CA11可經由第一接觸部分CP1與待在下文描述的路由佈線RW1及路由佈線RW2的至少一部分接觸。
第二源極/汲極接觸件CA12可置放於閘極電極G1至閘極電極G3的至少一側上。舉例而言，第二源極/汲極接觸件CA12可形成於第一閘極電極G1與第二閘極電極G2之間的第一主動區AR1上。第二源極/汲極接觸件CA12形成於覆蓋第一主動區AR1的絕緣膜（例如，場絕緣膜105及第一層間絕緣膜110）中，且可連接至第一主動區AR1。
在一些實施例中，第二源極/汲極接觸件CA12可連接第一主動區AR1及第一電源供應佈線V DD。舉例而言，連接第二源極/汲極接觸件CA12及第一電源供應佈線V DD的路由通孔VA可形成於第三層間絕緣膜220內部。第二源極/汲極接觸件CA12在第一電源供應區PW1及第一主動區AR1上方在第二方向Y上延伸，且可連接第一源極/汲極區160及路由通孔VA。
第二源極/汲極接觸件CA12可具有自第一源極/汲極區160朝向基底100的上部表面向下凹入的形式。舉例而言，第二源極/汲極接觸件CA12可包含在第二方向Y上延伸的第二延伸部分EP2且連接至第一源極/汲極區160。此時，如圖6及圖7中所繪示，第二延伸部分EP2的下部表面可比第一源極/汲極區160的最上部部分160T更接近基底100的上部表面。
第二源極/汲極接觸件CA12可包含自第一電源供應區PW1內部的第二延伸部分EP2進一步凹入的第二凹槽部分RP2。舉例而言，置放於第一電源供應區PW1中的絕緣膜（例如，場絕緣膜105及第一層間絕緣膜110）可包含比第二延伸部分EP2的下部表面更接近基底100的上部表面的第二凹槽110r2。第二凹槽部分RP2可填充第二凹槽110r2。亦即，第二凹槽部分RP2可呈自置放於第一電源供應區PW1內部的第二延伸部分EP2的下部表面突出的形式。在一些實施例中，且如圖7中所繪示，基於基底100的上部表面，第二凹槽部分RP2的最下部表面形成為低於場絕緣膜105的上部表面。
第一源極/汲極接觸件CA11的第一凹槽部分RP1可形成為比第二源極/汲極接觸件CA12的第二凹槽部分RP2更淺。舉例而言，如圖5A、圖5B以及圖7中所繪示，基於第一源極/汲極區160的最上部部分160T，形成第一凹槽110r1的第一深度D1可比形成第二凹槽110r2的第二深度D2更淺。因此，如圖4至圖7中所繪示，基於基底100的上部表面，第一凹槽部分RP1的最下部表面的第一高度H1可高於第二凹槽部分RP2的最下部表面的第二高度H2。
舉例而言，第一深度D1可為約10奈米至約50奈米，且第二深度D2可為約40奈米至約80奈米。較佳地，第一深度D1可為約20奈米至約40奈米，且第二深度D2可為約50奈米至約70奈米。
在一些實施例中，第二凹槽部分RP2的側表面可與第一源極/汲極區160的側表面接觸。舉例而言，第二凹槽110r2可曝露第一源極/汲極區160的側表面。在此情況下，可增加第二源極/汲極接觸件CA12與第一源極/汲極區160之間的接觸面積以改良電阻。在其他實施例中，第二源極/汲極接觸件CA12與第一源極/汲極區160之間的接觸面積可大於第一源極/汲極接觸件CA11與第一源極/汲極區160之間的接觸面積。如上文所描述，此可能因為第二源極/汲極接觸件CA12的第二凹槽部分RP2形成為比第一源極/汲極接觸件CA11的第一凹槽部分RP1更深。
在另外其他實施例中，第二源極/汲極接觸件CA12可更包含第二接觸部分CP2。第二接觸部分CP2可呈自第二延伸部分EP2的上部表面突出的形式。第二源極/汲極接觸件CA12可經由第二接觸部分CP2與第一電源供應佈線V DD接觸。
第三源極/汲極接觸件CA13可置放於閘極電極G1至閘極電極G3的至少一側上。舉例而言，第三源極/汲極接觸件CA13可形成於第一閘極電極G1與第二閘極電極G2之間的第二主動區AR2上。第三源極/汲極接觸件CA13形成於覆蓋第二主動區AR2的絕緣膜（例如，場絕緣膜105及第一層間絕緣膜110）內部，且可連接至第二主動區AR2。
在其他實施例中，第三源極/汲極接觸件CA13可將第二主動區AR2連接至第二電源供應佈線V SS。舉例而言，連接第三源極/汲極接觸件CA13及第二電源供應佈線V SS的路由通孔VA可形成於第三層間絕緣膜220內部。第三源極/汲極接觸件CA13在第二電源供應區PW2及第二主動區AR2上方在第二方向Y上延伸，且可連接第二源極/汲極區260及路由通孔VA。
第三源極/汲極接觸件CA13可具有自第二源極/汲極區260且朝向基底100的上部表面向下凹入的形式。由於第三源極/汲極接觸件CA13的形狀可類似於第二源極/汲極接觸件CA12的形狀，因此下文將不提供其詳細描述。
第四源極/汲極接觸件CA21可置放於閘極電極G1至閘極電極G3的至少一側上。舉例而言，第四源極/汲極接觸件CA21可形成於第一單元分離圖案IB1與第一閘極電極G1之間的第三主動區AR3上。第四源極/汲極接觸件CA21形成於覆蓋第三主動區AR3的絕緣膜（例如，場絕緣膜105及第一層間絕緣膜110）內部，且可連接至第三主動區AR3。
第五源極/汲極接觸件CA22可置放於閘極電極G1至閘極電極G3的至少一側上。舉例而言，第五源極/汲極接觸件CA22可形成於第一閘極電極G1與第二閘極電極G2之間的第三主動區AR3上。第五源極/汲極接觸件CA22形成於覆蓋第三主動區AR3的絕緣膜（例如，場絕緣膜105及第一層間絕緣膜110）內部，且可連接至第三主動區AR3。
閘極接觸件CB可經置放以對應於各別閘極電極G1至閘極電極G3。此外，閘極接觸件CB可連接至閘極電極G1至閘極電極G3中的每一者。舉例而言，如圖3中所繪示，每一閘極接觸件CB依序穿透第二層間絕緣膜210、第一層間絕緣膜110以及閘極封蓋圖案150，且可連接至閘極導電膜130。
路由佈線RW1及路由佈線RW2可置放於第一單元區CR1內部。路由佈線RW1及路由佈線RW2可彼此間隔開且在第一方向X上並排延伸。在一些實施例中，路由佈線RW1及路由佈線RW2可置放於與第一電源供應佈線V DD及第二電源供應佈線V SS相同的層級處。舉例而言，第一電源供應佈線V DD、第二電源供應佈線V SS以及路由佈線RW1及路由佈線RW2可置放於第四層間絕緣膜230內部。
閘極接觸件CB可將各別閘極電極G1至閘極電極G3中的至少一些連接至路由佈線RW1及路由佈線RW2。舉例而言，如圖3中所繪示，閘極接觸件CB穿透第二層間絕緣膜210、第一層間絕緣膜110以及閘極封蓋圖案150，且可連接閘極導電膜130及第一路由佈線RW1。
第一源極/汲極接觸件CA11可連接第一主動區AR1及/或第二主動區AR2以及路由佈線RW1及路由佈線RW2的至少一部分。舉例而言，如圖4中所繪示，連接第一源極/汲極接觸件CA11及第二路由佈線RW2的路由通孔VA可形成於第三層間絕緣膜220內部。第一源極/汲極接觸件CA11可經由路由通孔VA連接第一源極/汲極區160及/或第二源極/汲極區260以及第二路由佈線RW2。在一些實施例中，路由通孔VA可與第一源極/汲極接觸件CA11的第一接觸部分CP1接觸。
在一些實施例中，源極/汲極接觸件CA11至源極/汲極接觸件CA22、閘極接觸件CB、路由通孔VA、路由佈線RW1及路由佈線RW2、第一電源供應佈線V DD以及第二電源供應佈線V SS中的每一者可包含障壁膜212、障壁膜216以及障壁膜222以及填充膜214、填充膜218以及填充膜224。如所繪示，此等障壁膜212、障壁膜216以及障壁膜222插入於層間絕緣膜110、層間絕緣膜210、層間絕緣膜220以及層間絕緣膜230與填充膜214、填充膜218以及填充膜224之間。障壁膜212、障壁膜216以及障壁膜222可包含用於防止填充膜214、填充膜218以及填充膜224的擴散的金屬或金屬氮化物。舉例而言，障壁膜212、障壁膜216、障壁膜222可包含但不限於鈦（Ti）、鉭（Ta）、鎢（W）、鎳（Ni）、鈷（Co）、鉑（Pt）、其合金及氮化物中的至少一者。
填充膜214、填充膜218以及填充膜224可填充層間絕緣膜110、層間絕緣膜210、層間絕緣膜220以及層間絕緣膜230內部的空間，所述空間在形成障壁膜212、障壁膜216以及障壁膜222之後保留。填充膜214、填充膜218以及填充膜224可包含但不限於鋁（Al）、銅（Cu）、鎢（W）、鉬（Mo）、鈷（Co）及其合金中的至少一者。
儘管僅繪示路由通孔VA、路由佈線RW1及路由佈線RW2、第一電源供應佈線V DD及第二電源供應佈線V SS藉由雙金屬鑲嵌製程形成的情況，但此僅為實例，且當然其可藉由單金屬鑲嵌製程或其他佈線製程形成。
隨著半導體裝置變得逐漸高度整合，歸因於寄生電容的效能降低變得逐漸嚴重。舉例而言，源極/汲極接觸件與閘極電極之間的寄生電容成為使半導體裝置的交流電（alternating current；AC）效能降低的原因。特定言之，由於源極/汲極接觸件可在其中未形成源極/汲極區（或磊晶層）的區（例如，中間區MR）中進一步凹入，故存在源極/汲極接觸件與閘極電極之間的寄生電容變得更加嚴重的問題。
然而，根據一些實施例的半導體裝置可包含形成為相對較淺的第一源極/汲極接觸件CA11，即使其部分置放於中間區MR中。具體言之，如上文所描述，第一源極/汲極接觸件CA11可包含形成為比第二源極/汲極接觸件CA12的第二凹槽部分RP2相對更淺的第一凹槽部分RP1。因此，由於在第一源極/汲極接觸件CA11與相鄰閘極電極（例如，第一閘極電極G1）之間產生的寄生電容減小，因此可提供具有改良效能的半導體裝置。
此外，根據一些實施例的半導體裝置可包含在第一電源供應區PW1（或第二電源供應區PW2）中形成為相對更深的第二源極/汲極接觸件CA12（或第三源極/汲極接觸件CA13）。具體言之，如上文所描述，第二源極/汲極接觸件CA12可包含形成為比第一源極/汲極接觸件CA11的第一凹槽部分RP1相對更深的第二凹槽部分RP2。因此，改良具備電源電壓的第二源極/汲極接觸件CA12（或第三源極/汲極接觸件CA13）與第一源極/汲極區160（或第二源極/汲極區260）之間的電阻，且可提供具有改良效能的半導體裝置。
圖8及圖9為用於解釋根據一些實施例的半導體裝置的橫截面圖。出於參考目的，圖8為沿著圖1的線A-A截取的另一橫截面圖，且圖9為沿著圖1的線B-B截取的另一橫截面圖。為了方便解釋起見，將簡要描述或省略上文使用圖1至圖7解釋的內容的重複部分。
參考圖8及圖9，在根據一些實施例的半導體裝置中，主動圖案F1至主動圖案F5中的每一者包含多個線圖案114、線圖案116以及線圖案118。舉例而言，主動圖案F1至主動圖案F5中的每一者可包含依序堆疊於基底100的上部表面上且彼此間隔開的第一線圖案114、第二線圖案116以及第三線圖案118。作為實例，第一線圖案114可在第三方向Z上與基底100間隔開，第二線圖案116可在第三方向Z上與第一線圖案114間隔開，且第三線圖案118可在第三方向Z上與第二線圖案116間隔開。
第一線圖案114、第二線圖案116以及第三線圖案118中的每一者可在第一方向X上延伸。此外，第一線圖案114、第二線圖案116以及第三線圖案118中的每一者可穿透閘極電極G1至閘極電極G3。因此，如圖9中所繪示，閘極電極G1至閘極電極G3可具有包圍第一線圖案114、第二線圖案116以及第三線圖案118的外部周邊表面的形狀。儘管第一線圖案114、第二線圖案116以及第三線圖案118的橫截面中的每一者在圖9中繪示為矩形形狀，但此僅為實例。舉例而言，第一線圖案114、第二線圖案116以及第三線圖案118的橫截面可經組態為例如其他形狀的多邊形或圓形。在一些實施例中，不同於所繪示的情況，第一線圖案114、第二線圖案116以及第三線圖案118的寬度亦可隨著其遠離基底100的上部表面而減小
在一些實施例中，主動圖案F1至主動圖案F5中的每一者可更包含自基底100的上部表面突出且在第一方向X上延伸的鰭型圖案112。第一線圖案114可在第三方向Z上與例如鰭型圖案112間隔開。儘管僅包含鰭型圖案的通道區的鰭型電晶體（fin-type transistor；FinFET）及包含線圖案（奈米線或奈米薄片）的通道區的電晶體已描述為根據一些實施例的半導體裝置，但此等僅為實例。作為另一實例，根據一些實施例的半導體裝置當然可包含穿隧電晶體（tunneling FET）、豎直FET（Vertical FET；VFET）、互補FET（Complementary FET；CFET）或三維（three-dimensional；3D）電晶體。替代地，根據一些實施例的半導體裝置亦可包含雙極接面電晶體、側向擴散的金屬氧化物半導體（laterally-diffused metal-oxide semiconductor；LDMOS）及類似者。
圖10為用於解釋根據一些實施例的半導體裝置的示意性佈局圖。圖11為沿著圖10的線E-E截取的橫截面圖。為了方便解釋起見，將簡要描述或省略上文使用圖1至圖9解釋的內容的重複部分。
參考圖10及圖11，在根據一些實施例的半導體裝置中，第二源極/汲極接觸件CA12連接第一主動區AR1及第三主動區AR3。舉例而言，第二源極/汲極接觸件CA12在第一主動區AR1、第一電源供應區PW1以及第三主動區AR3上方在第二方向Y上延伸，且可連接第一源極/汲極區160及第三源極/汲極區360。
在一些實施例中，第二凹槽部分RP2的側表面可與第三源極/汲極區360的側表面接觸。在此情況下，第二源極/汲極接觸件CA12與第三源極/汲極區360之間的接觸面積可增加以改良電阻。
在一些實施例中，第二源極/汲極接觸件CA12與第三源極/汲極區360之間的接觸面積可大於第一源極/汲極接觸件（圖4的CA11）與第一源極汲極區160之間的接觸面積。如上文所描述，此是因為第二源極/汲極接觸件CA12的第二凹槽部分RP2形成為比第一源極/汲極接觸件CA11的第一凹槽部分RP1更深。
圖12為用於解釋根據一些實施例的半導體裝置的示意性佈局圖。圖13為沿著圖12的線F-F截取的橫截面圖。為了方便解釋起見，將簡要描述或省略上文使用圖1至圖9解釋的內容的重複部分。
參考圖12及圖13，在根據一些實施例的半導體裝置中，第二源極/汲極接觸件CA12的一部分置放於中間區MR中。舉例而言，第二源極/汲極接觸件CA12可在第一電源供應區PW1、第一主動區AR1以及中間區MR上方在第二方向Y上延伸。第二源極/汲極接觸件CA12可包含自中間區MR中的第二延伸部分EP2進一步凹入的第三凹槽部分RP3。舉例而言，第三凹槽部分RP3可呈自置放於中間區MR中的第二延伸部分EP2的下部表面突出的形式。
在一些實施例中，第三凹槽部分RP3的側表面可與第一源極/汲極區160的側表面接觸。在此情況下，第二源極/汲極接觸件CA12與第一源極/汲極區160之間的接觸面積可增加以改良電阻。
第二源極/汲極接觸件CA12的第三凹槽部分RP3可形成為比第二源極/汲極接觸件CA12的第二凹槽部分RP2更淺。舉例而言，基於基底100的上部表面，第三凹槽部分RP3的最下部表面的第三高度H3可高於第二凹槽部分RP2的最下部表面的第二高度H2。在一些實施例中，基於基底100的上部表面，第三凹槽部分RP3的最下部表面的第三高度H3可與第一凹槽部分RP1的最下部表面的第一高度（圖4的H1）相同。如本文所使用，術語「相同」不僅意謂完全相同的事物，而且包含可由於製程裕度及類似者而出現的微小差異。
圖14為用於解釋根據一些實施例的半導體裝置的示意性佈局圖。為了方便解釋起見，將簡要描述或省略上文使用圖1至圖13解釋的內容的重複部分。參考圖14，在根據一些實施例的半導體裝置中，第一單元區CR1包含第一主動圖案組F11至F13及第二主動圖案組F14至F16，且第二單元區CR2包含第三主動圖案組F21及F22。第一主動圖案組F11至F13、第二主動圖案組F14至F16以及第三主動圖案組F21及F22彼此間隔開，且可在第一方向X上並排延伸。
第一源極/汲極接觸件CA11可連接第一主動圖案組F11至F13及第二主動圖案組F14至F16。第二源極/汲極接觸件CA12可連接第一主動圖案組F11至F13及第一電源供應佈線V DD。第三源極/汲極接觸件CA13可連接第二主動圖案組F14至F16及第二電源供應佈線V SS。
在一些實施例中，第二源極/汲極接觸件CA12的至少一部分可連接第一主動圖案組F11至F13以及第三主動圖案組F21及F22。在一些實施例中，第三源極/汲極接觸件CA13的至少一部分可連接第二主動圖案組F14至F16以及第三主動圖案組F21及F22。
在一些實施例中，彼此不同的導電類型的半導體元件（例如，電晶體）亦可形成於第一主動圖案組F11至F13及第二主動圖案組F14至F16上。此外，在一些實施例中，彼此不同的導電類型的半導體元件（例如，電晶體）可形成於第一主動圖案組F11至F13以及第三主動圖案組F21及F22上。在一些實施例中，沿著第一方向X配置的第一區I至第四區IV可界定於第一單元區CR1內部。在第一區I至第四區IV中，第一單元區CR1可具有彼此不同數目的主動圖案。
作為實例，如所繪示，第一主動圖案組F11至F13可包含在第一區I至第四區IV上方延伸的第六主動圖案F11、在第一區I至第三區III上方延伸的第七主動圖案F12以及在第一區I內部延伸的第八主動圖案F13。此外，作為實例，如所繪示，第二主動圖案組F14至F16可包含在第一區I及第二區II上方延伸的第九主動圖案F14、在第一區I至第三區III上方延伸的第十主動圖案F15以及在第一區I至第四區IV上方延伸的第十一主動圖案F16。
在下文中，將參考圖1至圖35描述根據例示性實施例的用於製造半導體裝置的方法。圖15至圖34為用於解釋根據一些實施例的製造半導體裝置的方法的中間階段圖。為了方便解釋起見，將簡要描述或省略上文使用圖1至圖7解釋的內容的重複部分。
參考圖15至圖19，主動圖案F1至主動圖案F5及閘極電極G1至閘極電極G3形成於基底100上。舉例而言，可提供包含第一電源供應區PW1、第二電源供應區PW2、第一單元區CR1以及第二單元區CR2的基底100。主動圖案F1至主動圖案F5可形成於基底100上。在一些實施例中，界定第一主動區AR1、第二主動區AR2以及第三主動區AR3的基底溝渠DT可形成於基底100內部。
隨後，場絕緣膜105可形成於基底100上。場絕緣膜105可形成為包圍主動圖案F1至主動圖案F5的側表面的至少一部分。其後，閘極電極G1至閘極電極G3可形成於主動圖案F1至主動圖案F5及場絕緣膜105上。閘極電極G1至閘極電極G3可分別包含閘極導電膜130、閘極介電膜120、閘極間隔件140以及閘極封蓋圖案150。閘極導電膜130可使用替代製程形成，但不限於此。
隨後，第一源極/汲極區160、第二源極/汲極區260以及第三源極/汲極區360可形成於主動圖案F1至主動圖案F5上。第一源極/汲極區160、第二源極/汲極區260以及第三源極/汲極區360可形成於閘極電極G1至閘極電極G3的任一側上的主動圖案F1至主動圖案F5內部。接著，可形成覆蓋場絕緣膜105、第一源極/汲極區160、第二源極/汲極區260及第三源極/汲極區360以及閘極電極G1至閘極電極G3的第一層間絕緣膜110及第二層間絕緣膜210。
在一些實施例中，可形成切割閘極電極G1至閘極電極G3的第一閘極切割圖案CT1及第二閘極切割圖案CT2。儘管可例如在執行替代製程之前形成第一閘極切割圖案CT1及第二閘極切割圖案CT2，但實施例不限於此。
參考圖20至圖22，第一罩幕圖案510及第二罩幕圖案520形成於第二層間絕緣膜210上。第二罩幕圖案520可包含源極/汲極接觸開口OA11至源極/汲極接觸開口OA22。源極/汲極接觸開口OA11至源極/汲極接觸開口OA22中的每一者可對應於圖1至圖7的源極/汲極接觸件CA11至源極/汲極接觸件CA22。舉例而言，可形成與第一源極/汲極區160、第二源極/汲極區260或第三源極/汲極區360重疊的第一源極/汲極接觸開口OA11、第二源極/汲極接觸開口OA12、第三源極/汲極接觸開口OA13、第四源極/汲極接觸開口OA21以及第五源極/汲極接觸開口OA22。第二罩幕圖案520可包含但不限於光阻。
第一罩幕圖案510可由第二罩幕圖案520圖案化。第一罩幕圖案510可對覆蓋第一源極/汲極區160、第二源極/汲極區260以及第三源極/汲極區360的第一層間絕緣膜110及第二層間絕緣膜210具有蝕刻選擇性。因此，第一罩幕圖案510可在蝕刻第一層間絕緣膜110及第二層間絕緣膜210以暴露第一源極/汲極區160、第二源極/汲極區260以及第三源極/汲極區360的製程中充當蝕刻罩幕。第一罩幕圖案510可包含但不限於硬罩幕。
參考圖23至圖25，保護圖案530形成於第二層間絕緣膜210上。保護圖案530的至少一部分可置放於中間區MR內部。舉例而言，保護圖案530可在中間區MR內部在第一方向X上延伸。保護圖案530的至少一部分可相應地與置放於中間區MR內部的源極/汲極接觸開口OA11至源極/汲極接觸開口OA22重疊。舉例而言，保護圖案530可與置放於中間區MR內部的第一源極/汲極接觸開口OA11的一部分重疊。
保護圖案530可不置放於第一電源供應區PW1及第二電源供應區PW2內部。因此，保護圖案530可不與置放於第一電源供應區PW1及第二電源供應區PW2內部的源極/汲極接觸開口OA11至源極/汲極接觸開口OA22重疊。舉例而言，保護圖案530可不與置放於第一電源供應區PW1內部的第二源極/汲極接觸開口OA12的一部分重疊。保護圖案530可包含但不限於旋塗硬遮罩（Spin on Hardmask；SOH）。
現參考圖23、圖26以及圖27，執行使用第一罩幕圖案510、第二罩幕圖案520以及保護圖案530的第一蝕刻製程。第一蝕刻製程可蝕刻第二層間絕緣膜210的與源極/汲極接觸開口OA11至源極/汲極接觸開口OA22重疊的一部分。舉例而言，第三凹槽210r可形成於與源極/汲極接觸開口OA11至源極/汲極接觸開口OA22重疊的第二層間絕緣膜210中。
保護圖案530可在第一蝕刻製程中保護第二層間絕緣膜210。舉例而言，如圖26中所繪示，第二層間絕緣膜210的與保護圖案530重疊的區可與第二層間絕緣膜210的與源極/汲極接觸開口OA11至源極/汲極接觸開口OA22重疊但不與保護圖案530重疊的區具有階梯H11。在執行第一蝕刻製程時，可移除第二罩幕圖案520及保護圖案530。
參考圖23、圖28以及圖29，執行用於暴露第一源極/汲極區160、第二源極/汲極區260以及第三源極/汲極區360的第二蝕刻製程。第二蝕刻製程可蝕刻與源極/汲極接觸開口OA11至源極/汲極接觸開口OA22重疊的第一層間絕緣膜110及第二層間絕緣膜210。源極/汲極接觸開口OA11至源極/汲極接觸開口OA22可相應地暴露第一源極/汲極區160、第二源極/汲極區260以及第三源極/汲極區360。在一些實施例中，第二蝕刻製程可蝕刻第一源極/汲極區160、第二源極/汲極區260以及第三源極/汲極區360的一部分。
藉由第二蝕刻製程，源極/汲極接觸開口OA11至源極/汲極接觸開口OA22的不與第一源極/汲極區160、第二源極/汲極區260以及第三源極/汲極區360重疊的區可具有自第一源極/汲極區160、第二源極/汲極區260以及第三源極/汲極區360且朝向基底100的上部表面向下凹入的形式。舉例而言，第一源極/汲極接觸開口OA11可包含置放於中間區MR內部的第一凹槽110r1，且第二源極/汲極接觸開口OA12可包含置放於第一電源供應區PW1內部的第二凹槽110r2。
在執行第二蝕刻製程之前，因為第二層間絕緣膜210的與保護圖案530重疊的區可具有階梯H11，故第一凹槽110r1可形成為比第二凹槽110r2更淺。舉例而言，基於基底100的上部表面，第一凹槽110r1的最下部表面的第一高度H1可高於第二凹槽110r2的最下部表面的第二高度H2。第二蝕刻製程可在執行第一蝕刻製程之後執行，或可與第一蝕刻製程原位執行。
參考圖30至圖32，源極/汲極接觸件CA11至源極/汲極接觸件CA22形成於第一層間絕緣膜110及第二層間絕緣膜210中。可形成源極/汲極接觸件CA11至源極/汲極接觸件CA22以填充源極/汲極接觸開口（圖23的OA11至OA22）。因此，可形成連接至第一主動區AR1、第二主動區AR2或第三主動區AR3的源極/汲極接觸件CA11至源極/汲極接觸件CA22。
此外，可形成源極/汲極接觸件CA11至源極/汲極接觸件CA22以填充第一凹槽（圖28的110r1）及第二凹槽（圖29的110r2）。因此，可形成包含第一凹槽部分RP1的第一源極/汲極接觸件CA11，且可形成包含第二凹槽部分RP2的第二源極/汲極接觸件CA12。
參考圖30、圖33以及圖34，使源極/汲極接觸件CA11至源極/汲極接觸件CA22的一部分凹入。可不使與路由通孔（圖1的VA）重疊的源極/汲極接觸件CA11至源極/汲極接觸件CA22的區凹入。亦即，可使源極/汲極接觸件CA11至源極/汲極接觸件CA22的不與路由通孔（圖1的VA）重疊的至少部分區凹入。因此，可形成包含第一接觸部分CP1的第一源極/汲極接觸件CA11，且可形成包含第二接觸部分CP2的第二源極/汲極接觸件CA12。
接著，參考圖1至圖7，形成閘極接觸件CB、路由通孔VA、路由佈線RW1及路由佈線RW2、第一電源供應佈線V DD以及第二電源供應佈線V SS。因此，有可能提供一種用於製造寄生電容減小且改良效能的半導體裝置的方法。
圖35為用於解釋根據一些實施例的製造半導體裝置的方法的中間階段圖。為了方便解釋起見，將簡要解釋或省略上文使用圖14至圖34解釋的內容的重複部分。參考圖35，在根據一些實施例的用於製造半導體裝置的方法中，保護圖案530插入於第一主動圖案組F11至F13與第二主動圖案組F14至F16之間。
保護圖案530可不置放於第一電源供應區PW1及第二電源供應區PW2內部。因此，可形成即使其部分置放於中間區MR內部仍形成為相對較淺的第一源極/汲極接觸件CA11。此外，形成為相對較深的第二源極/汲極接觸件CA12（或第三源極/汲極接觸件CA13）可形成於第一電源供應區PW1（或第二電源供應區PW2）中。
在一些實施例中，保護圖案530可在第一區I至第四區IV中具有彼此不同的寬度。此處，保護圖案530的寬度意謂在第二方向Y上的寬度。作為實例，如所繪示，保護圖案530的寬度可自第一區I朝向第四區IV增加。
綜上所述，所屬領域中具通常知識者將瞭解，在實質上不背離本發明的原理的情況下，可對較佳實施例進行許多變化及修改。因此，本發明的所揭露的較佳實施例僅用於通用及描述性意義，而非出於限制目的。
100:基底 105:場絕緣膜 110:第一層間絕緣膜 110r1:第一凹槽 110r2:第二凹槽 112:鰭型圖案 114:第一線圖案 116:第二線圖案 118:第三線圖案 120:閘極介電膜 130:閘極導電膜 140:閘極間隔件 150:閘極封蓋圖案 160:第一源極/汲極區 160T:最上部部分 210:第二層間絕緣膜 210r:第三凹槽 212、216、222:障壁膜 214、218、224:填充膜 220:第三層間絕緣膜 230:第四層間絕緣膜 260:第二源極/汲極區 360:第三源極/汲極區 510:第一罩幕圖案 520:第二罩幕圖案 530:保護圖案 A-A、B-B、C-C、D-D、E-E、F-F:線 AR1:第一主動區 AR2:第二主動區 AR3:第三主動區 CA11:第一源極/汲極接觸件 CA12:第二源極/汲極接觸件 CA13:第三源極/汲極接觸件 CA21:第四源極/汲極接觸件 CA22:第五源極/汲極接觸件 CB:閘極接觸件 CP1:第一接觸部分 CP2:第二接觸部分 CR1:第一單元區 CR2:第二單元區 CT1:第一閘極切割圖案 CT2:第二閘極切割圖案 D1:第一深度 D2:第二深度 DG1:第一虛設閘極電極 DG2:第二虛設閘極電極 DT:基底溝渠 EP1:第一延伸部分 EP2:第二延伸部分 F1:第一主動圖案 F2:第二主動圖案 F3:第三主動圖案 F4:第四主動圖案 F5:第五主動圖案 F11:第六主動圖案 F12:第七主動圖案 F13:第八主動圖案 F14:第九主動圖案 F15:第十主動圖案 F16:第十一主動圖案 F21及F22:第三主動圖案組 G1:第一閘極電極 G2:第二閘極電極 G3:第三閘極電極 H1:第一高度 H2:第二高度 H3:第三高度 H11:階梯 I:第一區 IB1:第一單元分離圖案 IB2:第二單元分離圖案 IV:第四區 MR:中間區 OA11:第一源極/汲極接觸開口 OA12:第二源極/汲極接觸開口 OA13:第三源極/汲極接觸開口 OA21:第四源極/汲極接觸開口 OA22:第五源極/汲極接觸開口 PW1:第一電源供應區 PW2:第二電源供應區 RP1:第一凹槽部分 RP2:第二凹槽部分 RP3:第三凹槽部分 RW1、RW2:路由佈線 S1、S2:區 VA:路由通孔 V DD:第一電源供應佈線 V SS:第二電源供應佈線 X:第一方向 Y:第二方向 Z:第三方向
本揭露的上述及其他態樣及特徵藉由參考隨附圖式而詳細描述其例示性實施例將變得更加顯而易見，其中： 圖1為用於解釋根據一些實施例的半導體裝置的示意性佈局圖。 圖2為沿著圖1的線A-A截取的橫截面圖。 圖3為沿著圖1的線B-B截取的橫截面圖。 圖4為沿著圖1的線C-C截取的橫截面圖。 圖5A及圖5B為用於解釋圖4的中間突出顯示區S1的放大圖。 圖6為沿著圖1的線D-D截取的橫截面圖。 圖7為用於解釋圖6的突出顯示區S2的放大圖。 圖8及圖9為用於解釋根據一些實施例的半導體裝置的橫截面圖。 圖10為用於解釋根據一些實施例的半導體裝置的示意性佈局圖。 圖11為沿著圖10的線E-E截取的橫截面圖。 圖12為用於解釋根據一些實施例的半導體裝置的示意性佈局圖。 圖13為沿著圖12的線F-F截取的橫截面圖。 圖14為用於解釋根據一些實施例的半導體裝置的示意性佈局圖。 圖15至圖34為示出根據一些實施例的用於製造半導體裝置的方法的中間結構的橫截面圖。 圖35為示出根據一些實施例的製造半導體裝置的方法的結構的平面圖。
A-A、B-B、C-C、D-D:線
AR1:第一主動區
AR2:第二主動區
AR3:第三主動區
CA11:第一源極/汲極接觸件
CA12:第二源極/汲極接觸件
CA13:第三源極/汲極接觸件
CA21:第四源極/汲極接觸件
CA22:第五源極/汲極接觸件
CB:閘極接觸件
CR1:第一單元區
CR2:第二單元區
CT1:第一閘極切割圖案
CT2:第二閘極切割圖案
F1:第一主動圖案
F2:第二主動圖案
F3:第三主動圖案
F4:第四主動圖案
F5:第五主動圖案
G1:第一閘極電極
G2:第二閘極電極
G3:第三閘極電極
IB1:第一單元分離圖案
IB2:第二單元分離圖案
MR:中間區
PW1:第一電源供應區
PW2:第二電源供應區
VA:路由通孔
VDD:第一電源供應佈線
VSS:第二電源供應佈線
X:第一方向
Y:第二方向
Z:第三方向

Claims (20)

  1. 一種半導體裝置，包括： 基底，包含第一電源供應區及第二電源供應區以及在所述第一電源供應區與所述第二電源供應區之間延伸的單元區； 第一主動區及第二主動區，位於所述單元區內，在第一方向上並排延伸； 第一電源供應佈線，位於所述第一電源供應區內，在所述第一方向上延伸； 第一源極/汲極接觸件，連接所述第一主動區及所述第二主動區；以及 第二源極/汲極接觸件，連接所述第一主動區及所述第一電源供應佈線； 其中所述第一源極/汲極接觸件包含第一凹槽部分，所述第一凹槽部分安置於所述第一主動區與所述第二主動區之間的中間區內部； 其中所述第二源極/汲極接觸件包含第二凹槽部分，所述第二凹槽部分安置於所述第一電源供應區內部；且 其中相對於所述基底的上部表面，所述第一凹槽部分的最下部表面高於所述第二凹槽部分的最下部表面。
  2. 如請求項1所述的半導體裝置，其中所述第一源極/汲極接觸件更包含在所述第一主動區、所述中間區以及所述第二主動區上方延伸的第一延伸部分；其中所述第一凹槽部分自所述第一延伸部分的下部表面突出；其中所述第二源極/汲極接觸件更包含在所述第一電源供應區及所述第一主動區上方延伸的第二延伸部分；且其中所述第二凹槽部分自所述第二延伸部分的下部表面突出。
  3. 如請求項2所述的半導體裝置，更包括： 路由佈線，在所述第一方向上延伸且位於所述單元區內； 其中所述第一源極/汲極接觸件更包含第一接觸部分，所述第一接觸部分自所述第一延伸部分的上部表面突出且連接至所述路由佈線；且 其中所述第二源極/汲極接觸件更包含第二接觸部分，所述第二接觸部分自所述第二延伸部分的上部表面突出且連接至所述第一電源供應佈線。
  4. 如請求項1所述的半導體裝置，更包括： 閘極電極，位於所述基底上，在與所述第一方向相交的第二方向上延伸；且 其中所述第一源極/汲極接觸件置放於所述閘極電極的一側上，且所述第二源極/汲極接觸件置放於所述閘極電極的另一側上。
  5. 如請求項1所述的半導體裝置，更包括： 第一主動圖案，位於所述第一主動區上，在所述第一方向上延伸； 第二主動圖案，位於所述第二主動區上，在所述第一方向上延伸；以及 場絕緣膜，位於所述基底上，包圍所述第一主動圖案的側表面及所述第二主動圖案的側表面。
  6. 如請求項5所述的半導體裝置，其中相對於所述基底的所述上部表面，所述第一凹槽部分的所述最下部表面高於所述場絕緣膜的上部表面。
  7. 如請求項5所述的半導體裝置，其中相對於所述基底的所述上部表面，所述第二凹槽部分的所述最下部表面低於所述場絕緣膜的上部表面。
  8. 如請求項5所述的半導體裝置，其中所述基底更包含在所述第一方向上延伸的基底溝渠，所述基底溝渠使所述第一主動區與所述第二主動區分離；且其中所述場絕緣膜至少部分地填充所述基底溝渠。
  9. 如請求項1所述的半導體裝置，更包括： 第二電源供應佈線，位於所述第二電源供應區內部，在所述第一方向上延伸；以及 第三源極/汲極接觸件，連接所述第二主動區及所述第二電源供應佈線； 其中所述第三源極/汲極接觸件包含安置於所述第二電源供應區內部的第三凹槽部分；且 其中相對於所述基底的所述上部表面，所述第一凹槽部分的所述最下部表面高於所述第三凹槽部分的最下部表面。
  10. 一種半導體裝置，包括： 基底，包含在第一方向上並排延伸的第一單元區及第二單元區以及在所述第一單元區與所述第二單元區之間延伸的電源供應區； 第一主動區及第二主動區，位於所述第一單元區內，在所述第一方向上並排延伸； 閘極電極，位於所述基底上，在與所述第一方向相交的第二方向上延伸； 電源供應佈線，位於所述電源供應區內部，在所述第一方向上延伸； 第一源極/汲極接觸件，位於所述閘極電極的一側上，連接至所述第一主動區；以及 第二源極/汲極接觸件，位於所述閘極電極的另一側上，連接所述第一主動區及所述電源供應佈線； 其中所述第一源極/汲極接觸件包含第一凹槽部分，所述第一凹槽部分置放於所述第一主動區與所述第二主動區之間的中間區內部； 其中所述第二源極/汲極接觸件包含在所述電源供應區內部延伸的第二凹槽部分；且 其中相對於所述基底的上部表面，所述第一凹槽部分的最下部表面高於所述第二凹槽部分的最下部表面。
  11. 如請求項10所述的半導體裝置，其中所述第一源極/汲極接觸件更包含在所述第一主動區、所述中間區以及所述第二主動區上方延伸的第一延伸部分；其中所述第一凹槽部分自所述第一延伸部分的下部表面突出；其中所述第二源極/汲極接觸件更包含在所述第一電源供應區及所述第一主動區上方在所述第二方向上延伸的第二延伸部分；且其中所述第二凹槽部分自所述第二延伸部分的下部表面突出。
  12. 如請求項10所述的半導體裝置，其中所述第一源極/汲極接觸件將所述第一主動區連接至所述第二主動區。
  13. 如請求項10所述的半導體裝置，更包括在所述第一方向上延伸、位於所述第一單元區內部的路由佈線；且其中所述第一源極/汲極接觸件將所述第一主動區連接至所述路由佈線。
  14. 如請求項10所述的半導體裝置，其中所述基底更包含在所述第一方向上延伸、位於所述第二單元區內部的第三主動區；且其中所述第二源極/汲極接觸件將所述第一主動區連接至所述第三主動區。
  15. 如請求項10所述的半導體裝置，更包括閘極切割圖案，所述閘極切割圖案在所述第一方向上延伸且切割所述閘極電極，並且所述閘極切割圖案在所述電源供應區內部延伸。
  16. 一種半導體裝置，包括： 基底，其中具有單元區，所述單元區於在第一方向上並排延伸的第一電源供應區與第二電源供應區之間延伸，且所述單元區包含其中位於並排位置處的第一主動區及第二主動區； 第一主動圖案，位於所述第一主動區上，在所述第一方向上延伸； 第二主動圖案，位於所述第二主動區上，在所述第一方向上延伸； 閘極電極，位於所述第一主動圖案及所述第二主動圖案上，在與所述第一方向相交的第二方向上延伸； 絕緣膜，位於所述基底上，覆蓋所述第一主動圖案、所述第二主動圖案以及所述閘極電極； 第一電源供應佈線，位於所述第一電源供應區內，在所述第一方向上延伸且提供第一電源電壓； 第二電源供應佈線，位於所述第二電源供應區內部，在所述第一方向上延伸且提供與所述第一電源電壓不同的第二電源電壓； 第一源極/汲極接觸件，位於所述絕緣膜內部，連接所述第一主動圖案的源極/汲極區及所述第二主動圖案的源極/汲極區；以及 第二源極/汲極接觸件，位於所述絕緣膜內部，連接所述第一主動圖案的所述源極/汲極區及所述第一電源供應佈線； 其中所述絕緣膜包含第一凹槽及第二凹槽，所述第一凹槽置放於所述第一主動區與所述第二主動區之間且具有第一深度，所述第二凹槽置放於所述第一電源供應區內且具有比所述第一深度更深的第二深度； 其中所述第一源極/汲極接觸件包含填充所述第一凹槽的第一凹槽部分，且 其中所述第二源極/汲極接觸件包含填充所述第二凹槽的第二凹槽部分。
  17. 如請求項16所述的半導體裝置，更包括： 場絕緣膜，位於所述基底上，包圍所述第一主動圖案的側表面及所述第二主動圖案的側表面，以及 層間絕緣薄膜，位於所述場絕緣薄膜上，覆蓋所述閘極電極、所述第一主動圖案的所述源極/汲極區以及所述第二主動圖案的所述源極/汲極區。
  18. 如請求項16所述的半導體裝置，更包括： 路由佈線，位於所述單元區內部，在所述第一方向上延伸； 其中所述第一源極/汲極接觸件連接所述第一主動圖案的所述源極/汲極區及所述路由佈線。
  19. 如請求項16所述的半導體裝置，其中相對於所述第一主動圖案的所述源極/汲極區的最上部部分，所述第一深度為20奈米至40奈米，且所述第二深度為50奈米至70奈米。
  20. 如請求項16所述的半導體裝置，其中所述第一主動區及所述第二主動區具有不同導電類型。
TW111104750A 2021-02-18 2022-02-09 半導體裝置 TWI869655B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210021795A KR102777095B1 (ko) 2021-02-18 2021-02-18 반도체 장치 및 그 제조 방법
KR10-2021-0021795 2021-02-18

Publications (2)

Publication Number Publication Date
TW202247397A TW202247397A (zh) 2022-12-01
TWI869655B true TWI869655B (zh) 2025-01-11

Family

ID=82800541

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111104750A TWI869655B (zh) 2021-02-18 2022-02-09 半導體裝置

Country Status (4)

Country Link
US (2) US12068323B2 (zh)
KR (1) KR102777095B1 (zh)
CN (1) CN114975350A (zh)
TW (1) TWI869655B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220037011A (ko) 2020-09-16 2022-03-24 삼성전자주식회사 반도체 장치
KR102866471B1 (ko) * 2021-06-24 2025-09-29 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
KR102594142B1 (ko) 2022-05-27 2023-10-25 레디로버스트머신 주식회사 에너지 회수 장치
KR20240119612A (ko) * 2023-01-30 2024-08-06 삼성전자주식회사 집적회로 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070300202A1 (en) * 2006-06-23 2007-12-27 Oki Electric Industry Co., Ltd. Compact standard cell
US20190393205A1 (en) * 2018-06-25 2019-12-26 Samsung Electronics Co., Ltd. Integrated circuit including multi-height standard cell and method of designing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102253496B1 (ko) * 2014-07-23 2021-05-20 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102340329B1 (ko) * 2015-03-25 2021-12-21 삼성전자주식회사 반도체 소자
KR102318410B1 (ko) * 2015-04-01 2021-10-28 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US10366989B2 (en) 2016-02-10 2019-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a contact bar over an S/D structure
KR102517568B1 (ko) * 2016-09-28 2023-04-03 삼성전자주식회사 반도체 장치
US10312332B2 (en) 2017-04-18 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming the same
US20190058044A1 (en) 2017-08-21 2019-02-21 International Business Machines Corporation Fin-type fet with low source or drain contact resistance
US11094594B2 (en) 2017-09-12 2021-08-17 Mediatek Inc. Semiconductor structure with buried power rail, integrated circuit and method for manufacturing the semiconductor structure
KR20190081071A (ko) 2017-12-29 2019-07-09 삼성전자주식회사 반도체 소자
US10840342B2 (en) 2018-08-14 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming source/drain contacts in field-effect transistors
US10930564B2 (en) 2018-08-31 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gate structure cutting process
KR102784789B1 (ko) * 2019-08-01 2025-03-24 삼성전자주식회사 반도체 소자
KR102820642B1 (ko) 2020-06-04 2025-06-16 삼성전자주식회사 반도체 소자 및 그의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070300202A1 (en) * 2006-06-23 2007-12-27 Oki Electric Industry Co., Ltd. Compact standard cell
US20190393205A1 (en) * 2018-06-25 2019-12-26 Samsung Electronics Co., Ltd. Integrated circuit including multi-height standard cell and method of designing the same

Also Published As

Publication number Publication date
US20220262797A1 (en) 2022-08-18
KR20220118094A (ko) 2022-08-25
TW202247397A (zh) 2022-12-01
CN114975350A (zh) 2022-08-30
US12068323B2 (en) 2024-08-20
US20240371876A1 (en) 2024-11-07
KR102777095B1 (ko) 2025-03-05

Similar Documents

Publication Publication Date Title
US11695002B2 (en) Integrated circuit including integrated standard cell structure
US10546850B2 (en) FinFET-based ESD devices and methods for forming the same
TWI869655B (zh) 半導體裝置
KR102307127B1 (ko) 반도체 소자
KR102902644B1 (ko) 반도체 소자
TW202345342A (zh) 半導體裝置
JP2024073358A (ja) 半導体素子及びその製造方法
US20240312914A1 (en) Semiconductor device with lower contact and lower power structure and method of manufacturing the same
CN117936504A (zh) 半导体装置
TWI857560B (zh) 積體電路及其製造方法
KR20220022576A (ko) 반도체 장치 및 그 제조 방법
US20260026092A1 (en) Semiconductor device
CN221008951U (zh) 集成电路
TWI906341B (zh) 半導體裝置
US20260006852A1 (en) Semiconductor device including backside contact plug
KR20250174267A (ko) 반도체 장치 및 그의 제조 방법
KR20250175155A (ko) 반도체 장치 및 상기 반도체 장치를 제조하는 방법
TW202527710A (zh) 含場效電晶體之半導體裝置
KR20250149428A (ko) 반도체 장치
KR20250143035A (ko) 반도체 소자
KR20260012934A (ko) 반도체 장치
KR20250118491A (ko) 반도체 소자
KR20260017670A (ko) 반도체 장치 및 그의 제조 방법
KR20250086262A (ko) 반도체 장치 및 그의 제조 방법