TWI905065B - 半導體封裝及其製造方法 - Google Patents

Abstract

本申請提供了一種半導體封裝和一種用於製造所述半導體封裝的方法。所述半導體封裝可包括：基底，其具有第一表面和與所述第一表面相對的第二表面；第一絕緣層，其設置於所述基底的所述第一表面上且具有第一凹槽部分；第一半導體中介層，其設置於所述第一絕緣層的所述第一凹槽部分中，所述第一半導體中介層包括第一半導體層和形成於所述第一半導體層上的多個第一佈線圖案；第一電子元件，其與所述第一半導體中介層的第一部分重疊且與所述第一半導體中介層的所述第一佈線圖案電連接；以及第二電子元件，其與所述第一半導體中介層的第二部分重疊且與所述第一半導體中介層的所述第一佈線圖案電連接。

Description

半導體封裝及其製造方法

本申請大體上涉及半導體技術，且更具體地，涉及半導體封裝及其製作方法。

由於消費者想要其電子設備體積更小、速度更快、性能更高，並將越來越多的功能封裝到單個裝置中，半導體行業一直面臨著複雜集成的挑戰。為了解決此問題，引入了基於小晶片(chiplet-based)的封裝以形成晶片上系統(system-on-chip，SoC)。在基於小晶片的封裝中，多個小晶片經連接以產生單個複雜積體電路。基於小晶片的封裝提供優於傳統的單片式SoC的若干益處，包括性能改進、功耗降低且設計靈活性提高。然而，基於小晶片的封裝中的小晶片透過封裝技術互連，導致集成密度低且性能低。

因此，需要具有更高集成密度和改進性能的基於小晶片的封裝。

本申請的目標為提供一種具有更高集成密度和/或改進性能的半導體封裝。

根據本申請的實施例的一方面，提供一種半導體封裝。所述半導體封裝可包括：基底，其具有第一表面和與所述第一表面相對的第二表面；第一絕緣層，其設置於所述基底的所述第一表面上且具有第一凹槽部分；第一半導體中介層，其設置於所述第一絕緣層的所述第一凹槽部分中，所述第一半導體中介層包括第一半導體層和形成於所述第一半導體層上的多個第一佈線圖案；第一電子元件，其與所述第一半導體中介層的第一部分重疊且與所述第一半導體中介層的所述第一佈線圖案電連接；以及第二電子元件，其與所述第一半導體中介層的第二部分重疊且與所述第一半導體中介層的所述第一佈線圖案電連接。

根據本申請的實施例的另一方面，提供一種用於製造半導體封裝的方法。所述方法可包括：提供基底，所述基底具有第一表面和與所述第一表面相對的第二表面；在所述基底的所述第一表面上形成第一絕緣層，所述第一絕緣層具有形成於其中的第一凹槽部分；將第一半導體中介層嵌入到所述第一絕緣層的所述第一凹槽部分中，所述第一半導體中介層包括第一半導體層和形成於所述第一半導體層上的多個第一佈線圖案；將第一電子元件安裝於所述第一半導體中介層上，所述第一電子元件與所述第一半導體中介層的第一部分重疊且與所述第一半導體中介層的所述第一佈線圖案電連接；以及將第二電子元件安裝於所述第一半導體中介層上，所述第二電子元件與所述第一半導體中介層的第二部分重疊且與所述第一半導體中介層的所述第一佈線圖案電連接。

應理解，以上一般描述和以下詳細描述兩者僅是示例性和解釋性的並且並不限制本發明。此外，併入在本說明書中且構成本說明書的一部分的圖式說明了本發明的實施例，並且與描述一起用以解釋本發明的原理。

100:半導體封裝

102:半導體封裝的一部分

110:基底

110a:第一表面

110b:第二表面

113:接觸焊盤

115:接觸焊盤

117:導電通孔

120:第一絕緣層

122:第一絕緣子層

123:第一導電層

124:第二絕緣子層

125:第二導電層

130:第二絕緣層

132:第三絕緣子層

133:第三導電層

134:第四絕緣子層

135:第四導電層

140:第一半導體中介層

141:第一半導體層

142:第一佈線圖案

143:接觸焊盤

145:第一黏合劑

150:第二半導體中介層

151:第二半導體層

152:第二佈線圖案

153:接觸焊盤

155:第二黏合劑

160:第一密封劑

161:第一電子元件

162:第二電子元件

163:分立器件

170:第二密封劑

171:第三電子元件

172:第四電子元件

175:空腔

180:導電凸塊

190:EMI屏蔽件

200:半導體封裝

230:第二絕緣層

270:第二密封劑

280:導電凸塊

282:第一焊料凸塊

284:第二焊料凸塊

300:半導體封裝

330:第二絕緣層

370:第二密封劑

380:導電凸塊

382:導電柱

384:焊料凸塊

400:半導體封裝

430:第二絕緣層

470:密封劑

470:第二密封劑

480:導電凸塊

482:電功能柱導電結構

484:焊料凸塊

510:基底

510a:第一表面

510b:第二表面

513:接觸焊盤

515:接觸焊盤

517:導電通孔

520:第一絕緣層

522:第一絕緣子層

523:第一導電層

524:第二絕緣子層

525:第二導電層

527:第一犧牲圖案

528:第一視窗

530:第二絕緣層

532:第三絕緣子層

533:第三導電層

534:第四絕緣子層

535:第四導電層

537:第二犧牲圖案

538:第二視窗

540:第一半導體中介層

541:第一半導體層

542:第一佈線圖案

543:接觸焊盤

545:第一黏合劑

550:第二半導體中介層

551:第二半導體層

552:第二佈線圖案

553:接觸焊盤

555:第二黏合劑

560:第一密封劑

561:第一電子元件

562:第二電子元件

563:分立器件

570:第二密封劑

571:第三電子元件

572:第四電子元件

575:空腔

580:導電凸塊

590:屏蔽件

本文中所引用的圖式形成本說明書的一部分。圖式中展示的特徵僅說明本申請的一些實施例，而不是本申請的所有實施例，除非詳細描述明確地指示其它情況，並且本說明書的讀者不應相反地作出暗示。

圖1A與圖1B示意說明根據本申請的一實施例的半導體封裝，其中圖1A為半導體封裝的橫截面圖，圖1B為圖1A中所示的半導體封裝的一部分的放大視圖。

圖2為根據本申請的另一實施例示出的半導體封裝的橫截面圖。

圖3為根據本申請的另一實施例示出的半導體封裝的橫截面圖。

圖4為根據本申請的另一實施例示出的半導體封裝的橫截面圖。

圖5A到5J為根據本申請的一實施例示出的用於製造半導體封裝的方法的各個步驟的橫截面圖。

貫穿圖式，將使用相同的圖式標記來指代相同或相似的部分。

本申請的示例性實施例的以下詳細描述涉及形成本說明書的一部分的圖式。圖式示出了可在其中實踐本申請的特定示例性實施例。包含圖式的詳細描述足夠詳細地描述這些實施例以使得所屬領域的技術人員能夠實踐本申請。所屬領域的技術人員可進一步利用本申請的其它實施例，且在不脫離本申請的精神或範圍的情況下進行邏輯、機械和其它改變。因此，以下詳細描述的讀者不應以限制的意義來解釋本說明書，並且僅所附請求項界定本申請的實施例的範圍。

在本申請中，除非另外明確陳述，否則單數的使用包括複數。在本申請中，除非另外陳述，否則使用「或」意味著「和/或」。此外，術語「包 括」以及諸如「包含」和「含有」的其它形式的使用不具限制性。另外，除非另外明確陳述，否則例如「元件」或「組件」的術語涵蓋包括一個單元的元件和組件和包括多於一個子單元的元件和組件。另外，本文所使用的章節標題僅出於組織目的並且不應理解為限制所描述的主題。

如本文中所使用，為了便於描述，可以在本文中使用空間相對術語，例如「在…之下」、「下方」、「以上」、「上方」、「上」、「上部」、「下部」、「左」、「右」、「豎直」、「水平」、「側」等來描述如圖式所示的一個元件或特徵與另一元件(多個元件)或特徵(多個特徵)的關係。除各圖中所描繪的定向之外，空間相對術語意圖涵蓋裝置在使用或操作中的不同定向。裝置可以其它方式定向(旋轉90度或處於其它定向)，且本文中所使用的空間相對描述詞同樣地可相應地進行解釋。應理解，當將元件稱為「連接到」或「耦接到」另一元件時，其可直接連接到或耦接到所述另一元件，或可存在中介元件。

參考圖1A，其示出根據本申請的一實施例的半導體封裝100的橫截面圖。

如圖1A所示，半導體封裝100可包括基底110、設置於基底110的第一表面110a上的第一絕緣層120、設置於第一絕緣層120的第一凹槽部分中的第一半導體中介層(interposer)140、安裝在第一半導體中介層140上的第一電子元件161和第二電子元件162。第一電子元件161可與第一半導體中介層140的第一部分重疊，且第二電子元件162可與第一半導體中介層140的第二部分重疊，使得第一電子元件161和第二電子元件162可透過形成於第一半導體中介層140中的佈線圖案彼此電連接。在一實例中，半導體封裝100為基於小晶片的封裝，且第一電子元件161和第二電子元件162為具有不同功能性的小晶片。第一半導體中介層140可使用積體電路(integrated circuit，IC)製造技術形成且可為用於訊號和功率分佈的佈線圖案提供精細間距(fine pitch)。因此，第一半導體中介層 140可提供第一電子元件161與第二電子元件162之間的高連線性，且可改進半導體封裝100的集成密度和性能。

具體地說，基底110可為電子元件和裝置提供支撐和連線性。舉例來說，基底110可包括印刷電路板(printed circuit board，PCB)、載體基底、具有電氣互連件的半導體基底，或陶瓷基底。然而，基底110不限於這些實例。在其它實例中，基底110可包括層壓中介層、條帶中介層、引線框架，或其它合適的基底。

在一些實施例中，基底110可包括多個互連結構。互連結構可為安裝在基底110上的電子元件提供連線性。互連結構可界定焊盤、跡線和插塞，電訊號或電壓可透過這些焊盤、跡線和插塞跨越基底110水平且豎直地分佈。舉例來說，如圖1A中所示，互連結構可沿著基底110的第一表面110a和第二表面110b分別提供接觸焊盤113和接觸焊盤115。互連結構可進一步包括與接觸焊盤113和接觸焊盤115電連接的一個或多個導電通孔(via)117，使得安裝在接觸焊盤113上的電子部件和安裝在接觸焊盤115上的電子部件可以經由導電通孔117彼此電連接。

參考圖1A，第一絕緣層120形成於基底110的第一表面110a上。第一絕緣層120可包括一個或多個絕緣子層。絕緣層可包括絕緣材料，例如苯酚或環氧玻璃樹脂、預浸料、或聚醯亞胺。在一些實施例中，一個或多個導電圖案可形成於第一絕緣層120中。導電圖案可包括Cu、Al、Sn、Ni、Au、Ag、或任何其它合適的導電材料中的一者或多者。

在圖1A中所示的實例中，第一絕緣層120包括第一絕緣子層122和形成於第一絕緣子層122上的第二絕緣子層124。多個通孔形成於第一絕緣子層122中以暴露基底110的第一表面110a上的接觸焊盤113，且將導電材料填充到通孔中以形成第一導電層123，例如再分佈層(redistribution layer，RDL)。第一導 電層123可具有填充第一絕緣子層122中的通孔的豎直部分和設置於第一絕緣子層122的上表面上的橫向部分。第一導電層123的豎直部分可與基底110的第一表面110a上的接觸焊盤113電連接，且第一導電層123的橫向部分可界定第一絕緣子層122的上表面上的接觸焊盤或跡線。類似地，第二導電層125形成於第二絕緣子層124中。第二導電層125可具有與第一導電層123電連接的豎直部分，和界定第二絕緣子層124的上表面上的接觸焊盤或跡線的橫向部分。第一導電層123和第二導電層125共同為安裝在第二絕緣子層124的上表面上的電子元件提供連線性，且可將基底110上的接觸焊盤113重路由到第二絕緣子層124的上表面上的所需位置。

儘管如圖1A中所示，第一絕緣層120可包括兩個絕緣子層122和124，但本申請不限於此。舉例來說，第一絕緣層120可為單層，或包括三個或更多個絕緣子層。

根據本申請的一實施例，圖1B示出了圖1A中所示的半導體封裝100的一部分102的放大視圖。參考圖1A和圖1B兩者，第一絕緣層120具有第一凹槽部分，且第一半導體中介層140設置於第一凹槽部分中。

具體地說，在圖1B中所示的實例中，第一絕緣層120包括兩個絕緣子層122和124，且第一凹槽部分為形成於第二絕緣子層124中的視窗。第一黏合劑145附著到第一絕緣子層122的上表面，且接著第一半導體中介層140透過第一黏合劑145附著到第一絕緣子層122。第一黏合劑145可包括非導電膜、各向異性導電膜、紫外線(ultraviolet，UV)膜、即時黏合劑、熱固性黏合劑、或任何其它合適的黏合材料。第一半導體中介層140可為基於矽的中介層、或包括其它基於半導體的材料。第一半導體中介層140可使用任何合適的IC製造技術製造且可提供各種優點。舉例來說，第一半導體中介層140可支援用於訊號和功率分佈 的矽穿孔(through-silicon via，TSV)和跡線的精細間距，且可具有與和第一半導體中介層接觸的半導體裸片或小晶片的熱膨脹係數相匹配的熱膨脹係數。

在圖1B中所示的實例中，第一半導體中介層140可包括第一半導體層141、形成於第一半導體層141上的多個第一佈線圖案142、和與第一佈線圖案142連接的多個接觸焊盤143。第一佈線圖案142可包括具有精細間距的TSV和跡線，且電連接到接觸焊盤143。第一佈線圖案142可形成於鈍化層(例如氧化物層或氮化物層)中。鈍化層可保護第一佈線圖案142免於外部物理損壞和化學損壞。接觸焊盤143可形成於鈍化層上，且為安裝在其上的電子元件提供連線性。

在一些實施例中，第一半導體中介層140可為有源中介層，也就是說，可存在形成於第一半導體層141中的有源裝置或元件，例如積體電路或半導體裝置。在一些實施例中，第一半導體中介層140可為非有源或無源中介層，也就是說，不存在形成於第一半導體中介層140中的有源裝置或元件。

繼續參考圖1A，第一電子元件161和第二電子元件162安裝在第一絕緣層120上方。第一電子元件161和第二電子元件162可包括多種類型的半導體裸片、半導體封裝或分立器件中的任一者。舉例來說，第一電子元件161和第二電子元件162可包括數位訊號處理器(digital signal processor，DSP)、微控制器、微處理器、網路處理器、功率管理處理器、音訊處理器、視頻處理器、RF電路、無線基帶晶片上系統(SoC)處理器、感測器、記憶體控制器、記憶體裝置、專用積體電路(application specific integrated circuit，ASIC)等。在一些實施例中，第一電子元件161和/或第二電子元件162可為不同的含有明確定義的功能性子集的小IC晶片，其允許將來自不同代工廠的多種不同架構、不同技術節點和甚至專用矽塊或智慧財產權(intellectual property，IP)塊集成到單個封裝中。

第一電子元件161和第二電子元件162可透過倒裝晶片結合或任何其它合適的表面安裝技術安裝在第一半導體中介層140上。在圖1A和圖1B中所 示的實例中，第一電子元件161和第二電子元件162使用相應的焊料凸塊安裝在第一半導體中介層140上。具體地說，第一電子元件161可與第一半導體中介層140的第一部分(即，圖1A中所示的左側部分)重疊，且與第一半導體中介層140的一些接觸焊盤143電連接。第二電子元件162可與第一半導體中介層140的第二部分(即，圖1A中所示的右側部分)重疊，且與第一半導體中介層140的一些其它接觸焊盤143電連接。因此，第一電子元件161和第二電子元件162可經由第一半導體中介層140的接觸焊盤143和第一佈線圖案142彼此電連接。此外，第一電子元件161和/或第二電子元件162的一些焊料凸塊可與形成於第一絕緣層120上的第二導電層125的橫向部分電連接。

在圖1A中所示的實例中，還存在與第二導電層125的橫向部分電連接的兩個分立器件163。然而，本申請不限於以上實例。在一些其它實施例中，可存在安裝在第一半導體中介層140和/或第一絕緣層120上的更多或更少電子元件(例如半導體裸片、半導體封裝或分立器件)。

參考圖1A，第一密封劑160形成於第一絕緣層120和第一半導體中介層140上以覆蓋第一電子元件161、第二電子元件162和分立器件163。第一密封劑160可由例如環氧模塑膠(epoxy molding compound，EMC)或聚醯胺化合物製成，且可提供對半導體封裝100中的電子元件和結構的機械保護、環境保護和氣密密封。

圖1A中所示的半導體封裝100為雙側模制封裝，並且進一步包括設置於基底110的第二表面110b上的第二絕緣層130、設置於第二絕緣層130的第二凹槽部分中的第二半導體中介層150、安裝在第二半導體中介層150上的第三電子元件171和第四電子元件172。

第二絕緣層130可包括第三絕緣子層132和形成於第三絕緣子層132上的第四絕緣子層134。多個通孔形成於第三絕緣子層132中以暴露基底110 的第二表面110b上的接觸焊盤115，且將導電材料填充到該通孔中以形成第三導電層133。類似地，第四導電層135形成於第四絕緣子層134中。第三導電層133和第四導電層135共同為安裝在第四絕緣子層134的表面上的電子元件提供連線性，且可將基底110的第二表面110b上的接觸焊盤115重路由到第四絕緣子層134的表面上的所要位置。

參考圖1A和圖1B兩者，第二絕緣層130具有第二凹槽部分，且第二半導體中介層150設置於第二凹槽部分中。具體地說，第二凹槽部分可為形成於第四絕緣子層134中的視窗。第二黏合劑155附著到第三絕緣子層132的表面，且第二半導體中介層150透過第二黏合劑155附著到第三絕緣子層132。

如圖1B所示，第二半導體中介層150可包括第二半導體層151、形成於第二半導體層151上的多個第二佈線圖案152、和與第二佈線圖案152連接的多個接觸焊盤153。第三電子元件171和第四電子元件172可透過倒裝晶片結合或任何其它合適的表面安裝技術安裝在第二半導體中介層150上。參考圖1A和圖1B，第三電子元件171可與第二半導體中介層150的第一部分重疊，且與第二半導體中介層150的一些接觸焊盤153電連接。第四電子元件172可與第二半導體中介層150的第二部分重疊，且與第二半導體中介層150的一些其它接觸焊盤153電連接。因此，第三電子元件171和第四電子元件172可經由第二半導體中介層150的接觸焊盤153和第二佈線圖案152彼此電連接。此外，第三電子元件171和/或第四電子元件172的一些焊料凸塊可與形成於第二絕緣層130上的第四導電層135的橫向部分電連接。

參考圖1A，第二密封劑170形成於第二絕緣層130和第二半導體中介層150上以覆蓋第三電子元件171和第四電子元件172。第二密封劑170可具有多個空腔175，其暴露形成於第二絕緣層130上的多個接觸焊盤。舉例來說，暴露的接觸焊盤可為形成於第二絕緣層130中的第四導電層135的橫向部分。

多個導電凸塊180可分別形成於多個空腔175中。在圖1A中所示的實例中，導電凸塊180說明為焊料凸塊，但本申請不限於此。在一些其它實施例中，導電凸塊180可包括導電柱或銅球。在半導體封裝100安裝在外部裝置或基底(例如印刷電路板(PCB))上的情況下，導電凸塊180可用於將半導體封裝100電連接到該外部裝置或基底。

此外，如圖1A中所示，形成電磁干擾(electromagnetic interference，EMI)屏蔽件190以遮罩誘導到半導體封裝100或由半導體封裝100產生的EMI。在一些實施例中，EMI屏蔽件190可由例如銅、鋁、鐵或用於電磁干擾遮罩的任何其它合適的材料等導電材料製成。EMI屏蔽件190可遵循第一密封劑160、第一絕緣層120、基底110、第二絕緣層130和第二密封劑170的形狀和/或輪廓。也就是說，EMI屏蔽件190可覆蓋第一密封劑160的上表面和側表面，以及第一絕緣層120、基底110、第二絕緣層130和第二密封劑170的側表面。

現參考圖2，其示出根據本申請的另一實施例的半導體封裝200。半導體封裝200可為雙側模制封裝且具有與圖1A中所示的半導體封裝100類似的結構和配置。此處將不再重複半導體封裝200與半導體封裝100之間的類似或相同部分。

圖2的半導體封裝200與圖1A的半導體封裝100的不同之處在於圖2的半導體封裝200包括堆疊的導電焊料凸塊。

具體地說，如圖2中所示，多個導電凸塊280可形成於形成在第二密封劑270中的多個空腔中。空腔可暴露形成於第二絕緣層230的下表面上的接觸焊盤。每個導電凸塊280可包括與形成於第二絕緣層230的下表面上的接觸焊盤接觸的第一焊料凸塊282，和形成於第一焊料凸塊282上的第二焊料凸塊284。第二焊料凸塊284可突出超出第二密封劑270的下表面，以便促進半導體封裝200與外部裝置或基底的結合技術。在一些實施例中，第二焊料凸塊284可至少部分 地經回焊，使得第一焊料凸塊282和第二焊料凸塊284可熔融在一起以形成集成導電凸塊280。

儘管每個導電凸塊280在圖2中所示的實例中被示出為導電焊料凸塊的堆疊，但可存在一個或多個導電凸塊280可包括兩個或更多個堆疊的焊料密封銅球、兩個或更多個金屬核心球等的其它實例。

現參考圖3，其示出根據本申請的另一實施例的半導體封裝300。半導體封裝300可為雙側模制封裝且具有與圖1A中所示的半導體封裝100類似的結構和配置。此處將不再重複半導體封裝300與半導體封裝100之間的類似或相同部分。

圖3的半導體封裝300與圖1A的半導體封裝100的不同之處在於圖3的半導體封裝300包括多個導電柱。

具體地說，如圖3中所示，多個導電凸塊380可形成於形成在第二密封劑370中的多個空腔中。空腔可暴露形成於第二絕緣層330的下表面上的接觸焊盤。每個導電凸塊380可包括與形成於第二絕緣層330的下表面上的接觸焊盤接觸的導電柱382，和形成於導電柱382上的焊料凸塊384。導電柱382的下表面基本上與第二密封劑370的下表面齊平或共面。導電柱382可包括Cu、Al、Sn、Ni、Au、Ag或其它合適的導電材料中的一者或多者。在一實例中，導電柱382可為銅柱，但本申請的各方面不限於此。

現參考圖4，其示出根據本申請的另一實施例的半導體封裝400。半導體封裝400可為雙側模制封裝且具有與圖1A中所示的半導體封裝100類似的結構和配置。此處將不再重複半導體封裝400與半導體封裝100之間的類似或相同部分。

圖4的半導體封裝400與圖1A的半導體封裝100的不同之處在於圖4的半導體封裝400包括多個電功能柱(e-bar)導電結構。

具體地說，如圖4中所示，多個導電凸塊480可形成於形成在第二密封劑470中的多個空腔中。空腔可暴露形成於第二絕緣層430的下表面上的接觸焊盤。每個導電凸塊480可包括與形成於第二絕緣層430的下表面上的接觸焊盤接觸的電功能柱導電結構482，和形成於電功能柱導電結構482上的焊料凸塊484。電功能柱導電結構482的下表面基本上與第二密封劑470的下表面齊平或共面。在一些實施例中，電功能柱導電結構482可包括絕緣基底、和穿過絕緣基底形成的導電通孔。在一些實施例中，接觸焊盤形成於電功能柱導電結構482的上表面和下表面上，且焊料材料可應用於接觸焊盤以將電功能柱導電結構482機械連接且電連接到形成於第二絕緣層430的下表面上的接觸焊盤。

根據本申請的另一方面，提供一種用於製造半導體封裝的方法。所述方法可用於製造例如圖1A、圖1B和圖2到4中所示的半導體封裝中的任一者。

參考圖5A到5J，其示出根據本申請的一實施例的用於製造半導體封裝的方法的橫截面圖。舉例來說，所述方法可用於製造圖1A中所示的半導體封裝100。

如圖5A所示，提供基底510。基底510具有第一表面510a和與第一表面510a相對的第二表面510b。接著，第一絕緣子層522形成於基底510的第一表面510a上，且第三絕緣子層532形成於基底510的第二表面510b上。

具體地說，基底510可為電子元件和裝置提供支撐和連線性。在一些實施例中，基底510可包括多個互連結構。互連結構可為安裝在基底510上的電子元件提供連線性。互連結構可界定焊盤、跡線和插塞，電訊號或電壓可透過所述焊盤、跡線和插塞跨越基底510水平且豎直地分佈。舉例來說，如圖5A中所示，互連結構可分別沿著基底510的第一表面510a和第二表面510b提供接觸焊盤513和接觸焊盤515。互連結構可以進一步包括與接觸焊盤513和接觸焊盤515電連接的一個或多個導電通孔517。

在第一絕緣子層522形成於基底510的第一表面510a上之後，可執行鐳射燒蝕技術或蝕刻技術以在第一絕緣子層522中形成多個通孔以暴露基底510的第一表面510a上的接觸焊盤513。接著，將導電材料填充到通孔中以形成第一導電層523，例如再分佈層(RDL)。第一導電層523可具有填充第一絕緣子層522中的通孔的豎直部分和設置於第一絕緣子層522的上表面上的橫向部分。在一實例中，第一導電層523的橫向部分透過將導電材料沉積到遮罩層的開口中而形成。第一導電層523的橫向部分可界定第一絕緣子層522的上表面上的接觸焊盤或跡線。可對第三絕緣子層532執行類似技術以在第三絕緣子層532中形成第三導電層533。

參考圖5B，將第一犧牲圖案527形成於第一絕緣子層522上，且將第二犧牲圖案537形成於第三絕緣子層532上。

在一些實例中，第一犧牲圖案527和第三絕緣子層532可包括乾膜。所述乾膜可包括聚合物並且可黏附到第一絕緣子層522或第三絕緣子層532。然而，本申請不限於以上實例，第一犧牲圖案527和第三絕緣子層532也可由可黏附到第一絕緣子層522和第三絕緣子層532並且可易於從其移除的其它材料製成。舉例來說，犧牲圖案可由隨後可使用光刻技術圖案化的光致抗蝕劑層形成。

參考圖5C，將第二絕緣子層524形成於第一絕緣子層522上且圍繞第一犧牲圖案527，且將第四絕緣子層534形成於第三絕緣子層532上且圍繞第二犧牲圖案537。

第二絕緣子層524和第四絕緣子層534可由類似於用於形成第一絕緣子層522和第三絕緣子層532的那些技術的技術形成。第二導電層525形成於第二絕緣子層524中，且第四導電層535形成於第四絕緣子層534中。第一導電層523和第二導電層525共同為安裝在第二絕緣子層524的上表面上的電子元件提 供連線性，且第三導電層533和第四導電層535共同為安裝在第四絕緣子層534的下表面上的電子元件提供連線性。

參考圖5C和圖5D兩者，移除第一犧牲圖案527以在第二絕緣子層524中形成第一視窗528，且移除第二犧牲圖案537以在第四絕緣子層534中形成第二視窗538。在一些實施例中，第一犧牲圖案527和第二犧牲圖案537可從第一絕緣子層522和第三絕緣子層532剝離。在一些實施例中，鐳射燒蝕技術或蝕刻技術可用於移除第一犧牲圖案527和第二犧牲圖案537。第一視窗528可在由第一絕緣子層522和第二絕緣子層524組成的第一絕緣層520中形成第一凹槽部分，且第二視窗538可在由第三絕緣子層532和第四絕緣子層534組成的第二絕緣層530中形成第二凹槽部分。

參考圖5D和圖5E，將第一半導體中介層540嵌入到第一絕緣層520的第一凹槽部分(即，第一視窗528)中，且將第二半導體中介層550嵌入到第二絕緣層530的第二凹槽部分(即，第二視窗538)中。

在一些實施例中，將第一黏合劑545形成於第一絕緣層520的第一凹槽部分中，且接著將第一半導體中介層540附著於第一黏合劑545上以將第一半導體中介層540嵌入於第一絕緣層520的第一凹槽部分中。類似地，將第二黏合劑555形成於第二絕緣層530的第二凹槽部分中，且接著將第二半導體中介層550附著於第二黏合劑555上以將第二半導體中介層550嵌入於第二絕緣層530的第二凹槽部分中。

在一些實施例中，第一半導體中介層540可包括第一半導體層541、形成於第一半導體層541上的多個第一佈線圖案542、和與第一佈線圖案542連接的多個接觸焊盤543。第一佈線圖案542可包括具有精細間距的TSV和跡線，且電連接到接觸焊盤543。第一佈線圖案542可形成於鈍化層(例如氧化物層或氮化物層)中。接觸焊盤543可形成於鈍化層上，且為安裝在其上的電子元件提供 連線性。類似地，第二半導體中介層550可包括第二半導體層551、形成於第二半導體層551上的多個第二佈線圖案552、和與第二佈線圖案552連接的多個接觸焊盤553。

參考圖5F，第一電子元件561和第二電子元件562安裝在第一絕緣層520上方。

第一電子元件561和第二電子元件562可透過倒裝晶片結合或其它合適的表面安裝技術安裝在第一半導體中介層540上。舉例來說，可將焊膏沉積或印刷到接觸焊盤上的第一電子元件561和第二電子元件562將要表面安裝的位置。接著，將第一電子元件561和第二電子元件562可安置在第一絕緣層520的上表面上，其中第一電子元件561和第二電子元件562的端子與焊膏接觸且在焊膏上方。焊膏可經回焊以將第一電子元件561和第二電子元件562機械耦接且電耦接到第一絕緣層520的上表面上的接觸焊盤。第一電子元件561和第二電子元件562可包括多種類型的半導體裸片、半導體封裝或分立器件中的任一者。除了第一電子元件561和第二電子元件562之外，還可存在安裝在第一半導體中介層540和/或第一絕緣層520上的其它電子元件(例如，圖5F中所示的兩個分立器件563)。

參考圖5E和5F兩者，第一電子元件561可與第一半導體中介層540的第一部分(即，圖5F中所示的左側部分)重疊，且與第一半導體中介層540的一些接觸焊盤543電連接。第二電子元件562可與第一半導體中介層540的第二部分(即，圖5F中所示的右側部分)重疊，且與第一半導體中介層540的一些其它接觸焊盤543電連接。因此，第一電子元件561和第二電子元件562可經由第一半導體中介層540的接觸焊盤543和第一佈線圖案542彼此電連接(還參考圖5E)。此外，第一電子元件561和/或第二電子元件562的一些焊料凸塊可與形成於第一絕緣層520上的第二導電層525的橫向部分電連接。

隨後，參考圖5G，將第一密封劑560形成於第一絕緣層520上以密封第一電子元件561和第二電子元件562。

第一密封劑560可使用壓縮模制技術或注入模制技術形成於第一絕緣層520上。在一些其它實施例中，可以使用膏印刷、轉移模制、液體密封劑模制、真空層壓、旋塗或其它合適的技術形成第一密封劑560。第一密封劑560可由聚合物複合材料製成，例如具有填充物的環氧樹脂、具有填充物的環氧丙烯酸酯或具有適當填充物的聚合物，但本申請的範圍不限於此。在一些實例中，如果需要，第一密封劑560可經平坦化。

隨後，參考圖5H，將圖5G中所示的封裝翻轉，且將第三電子元件571和第四電子元件572安裝在第二半導體中介層550上。

第三電子元件571和第四電子元件572可透過倒裝晶片結合或其它合適的表面安裝技術安裝在第二半導體中介層550上。參考圖5E和5H兩者，第三電子元件571可與第二半導體中介層550的第一部分重疊，且與第二半導體中介層550的一些接觸焊盤553電連接。第四電子元件572可與第二半導體中介層550的第二部分重疊，且與第二半導體中介層550的一些其它接觸焊盤553電連接。因此，第三電子元件571和第四電子元件572可經由第二半導體中介層550的接觸焊盤553和第二佈線圖案552彼此電連接。

在圖5H中所示的實例中，多個導電凸塊580也形成於接觸焊盤上，所述接觸焊盤形成於第二絕緣層530的上表面上，且導電凸塊580可為焊料凸塊。然而，本申請不限於此。在一些其它實施例中，導電凸塊580可包括導電柱或銅球，並且可在後續步驟中形成。

隨後，參考圖5I，第二密封劑570形成於第二絕緣層530上以密封第三電子元件571和第四電子元件572。

第二密封劑570可使用壓縮模制技術或注入模制技術形成於第二絕緣層530上。在一些其它實施例中，可以使用膏印刷、轉移模制、液體密封劑模制、真空層壓、旋塗或其它合適的技術形成第二密封劑570。此外，可對第二密封劑570執行鐳射燒蝕技術或蝕刻技術以形成分別暴露接觸導電凸塊580的多個空腔575，因此導電凸塊580可用於將該半導體封裝電連接到外部裝置。

最後，參考圖5J，將圖5I中所示的封裝翻轉，且形成EMI屏蔽件590。EMI屏蔽件590可由銅、鋁、鐵或用於EMI遮罩的任何其它合適的材料形成。在一些實施例中，EMI屏蔽件590可透過噴塗、電鍍、濺鍍或任何其它合適的金屬沉積技術形成。EMI屏蔽件590可遵循第一密封劑560、第一絕緣層520、基底510、第二絕緣層530和第二密封劑570的形狀和/或輪廓。

雖然結合對應圖式5A到5J描述了用於製造本申請的半導體封裝的方法，但所屬領域的技術人員應理解，可在不脫離本發明的範圍的情況下對所述方法進行修改和調適。舉例來說，在額外焊料凸塊形成於圖5J中所示的導電凸塊580上的情況下，上文所描述的方法可用於製造圖2中所示的半導體封裝200。在多個導電柱(例如銅柱)而非圖5H中所示的導電凸塊580形成於第二絕緣層530上的另一情況下，上文所描述的方法可用於製造圖3中所示的半導體封裝300。在多個電功能柱導電結構而非圖5H中所示的導電凸塊580形成於第二絕緣層530上的又一情況下，上文所描述的方法可用於製造圖4中所示的半導體封裝400。另外，儘管在圖5A到5J的步驟中僅說明半導體封裝的單個單元，但可使用圖5A到5J中所示的技術來製造條帶類型的半導體封裝，即以基底條帶形成的多個半導體封裝。舉例來說，可在用於形成如圖5J中所示的EMI屏蔽件的步驟之前對條帶執行單體化步驟。

本文中的論述包括展示半導體封裝的各個部分和其製造方法的眾多說明性圖式。為了清楚地說明，此類圖式並未展示每個實例裝置的所有方 面。本文中提供的任何實例裝置和/或方法可以與本文中提供的任何或全部其它裝置和/或方法共用任何或全部特性。

本文已參考圖式來描述各種實施例。然而，將顯而易見的是，在不脫離所附請求項中所闡述的本發明的更廣範圍的情況下，可對其進行各種修改和改變，且可實施另外的實施例。此外，透過考慮本文所公開的本發明的一個或多個實施例的說明書和實踐，所屬領域的技術人員將清楚其它實施例。因此，希望僅將本申請和本文中的實例視為示例性的，其中本發明的真實範圍和精神由所附的示例性請求項的列表指示。

100:半導體封裝102: 半導體封裝的一部分110:基底110a:第一表面110b:第二表面113:接觸焊盤115:接觸焊盤117:導電通孔120:第一絕緣層122:第一絕緣子層123:第一導電層124:第二絕緣子層125:第二導電層130:第二絕緣層132:第三絕緣子層133:第三導電層134:第四絕緣子層135:第四導電層140:第一半導體中介層150:第二半導體中介層160:第一密封劑161:第一電子元件162:第二電子元件163:分立器件170:第二密封劑171:第三電子元件172:第四電子元件175:空腔180:導電凸塊190:EMI屏蔽件

Claims (20)

1. 一種半導體封裝，所述半導體封裝包括：一基底，所述基底具有一第一表面和與所述第一表面相對的一第二表面；一第一絕緣層，所述第一絕緣層設置於所述基底的所述第一表面上且具有一第一凹槽部分；一第一半導體中介層，所述第一半導體中介層設置於所述第一絕緣層的所述第一凹槽部分中，所述第一半導體中介層包括一第一半導體層和形成於所述第一半導體層上的多個第一佈線圖案；以及至少一個電子元件，所述至少一個電子元件與所述第一半導體中介層的至少一部分重疊且與所述第一半導體中介層的所述第一佈線圖案電連接。
2. 根據請求項1所述的半導體封裝，其中，所述第一絕緣層包括一第一絕緣子層和形成於所述第一絕緣子層上的一第二絕緣子層，且所述第一絕緣層的所述第一凹槽部分包括形成於所述第二絕緣子層中的一第一視窗。
3. 根據請求項1所述的半導體封裝，其中，所述半導體封裝進一步包括：一第一黏合劑，所述第一黏合劑設置於所述第一半導體中介層與所述第一絕緣層之間。
4. 根據請求項1所述的半導體封裝，其中，所述至少一個電子元件包括一第一電子元件和一第二電子元件，所述第一電子元件和所述第二電子元件經由所述第一佈線圖案彼此電連接。
5. 根據請求項4所述的半導體封裝，其中，所述半導體封裝進一步包括：一第一密封劑，所述第一密封劑設置於所述第一絕緣層上且密封所述第一電子元件和所述第二電子元件。
6. 根據請求項1所述的半導體封裝，其中，所述半導體封裝進一步包括：一第二絕緣層，所述第二絕緣層設置於所述基底的所述第二表面上且具有一第二凹槽部分；一第二半導體中介層，所述第二半導體中介層設置於所述第二絕緣層的所述第二凹槽部分中，所述第二半導體中介層包括一第二半導體層和形成於所述第二半導體層上的多個第二佈線圖案；一第三電子元件，所述第三電子元件與所述第二半導體中介層的第一部分重疊且與所述第二半導體中介層的所述第二佈線圖案電連接；以及一第四電子元件，所述第四電子元件與所述第二半導體中介層的第二部分重疊且與所述第二半導體中介層的所述第二佈線圖案電連接。
7. 根據請求項6所述的半導體封裝，其中，所述第二絕緣層包括一第三絕緣子層和形成於所述第三絕緣子層上的一第四絕緣子層，且所述第二絕緣層的所述第二凹槽部分包括形成於所述第四絕緣子層中的一第二視窗。
8. 根據請求項6所述的半導體封裝，其中，所述半導體封裝進一步包括：一第二黏合劑，所述第二黏合劑設置於所述第二半導體中介層與所述第二絕緣層之間。
9. 根據請求項6所述的半導體封裝，其中，所述半導體封裝進一步包括：一第二密封劑，所述第二密封劑設置於所述第二絕緣層上且密封所述第三電子元件和所述第四電子元件，其中所述第二密封劑具有分別暴露形成於所述第二絕緣層上的多個接觸焊盤的多個空腔；以及多個導電凸塊，所述多個導電凸塊分別設置於所述多個空腔中。
10. 根據請求項9所述的半導體封裝，其中，所述導電凸塊包括焊料凸塊、銅柱，或電功能柱導電結構。
11. 一種用於製造半導體封裝的方法，所述方法包括：提供一基底，所述基底具有一第一表面和與所述第一表面相對的一第二表面；在所述基底的所述第一表面上形成一第一絕緣層，所述第一絕緣層具有形成於其中的一第一凹槽部分；將一第一半導體中介層嵌入到所述第一絕緣層的所述第一凹槽部分中，所述第一半導體中介層包括一第一半導體層和形成於所述第一半導體層上的多個第一佈線圖案；以及將至少一個電子元件安裝在所述第一半導體中介層上，所述至少一個電子元件與所述第一半導體中介層的至少一部分重疊且與所述第一半導體中介層的所述第一佈線圖案電連接。
12. 根據請求項11所述的方法，其中，在所述基底的所述第一表面上形成所述第一絕緣層包括：在所述基底的所述第一表面上形成一第一絕緣子層；在所述第一絕緣子層上形成一第一犧牲圖案；在所述第一絕緣子層上形成圍繞所述第一犧牲圖案的一第二絕緣子層；以及移除所述第一犧牲圖案以在所述第二絕緣子層中形成一第一視窗。
13. 根據請求項11所述的方法，其中，將所述第一半導體中介層嵌入到所述第一絕緣層的所述第一凹槽部分中包括：在所述第一絕緣層的所述第一凹槽部分的下表面上形成一第一黏合劑；以及將所述第一半導體中介層附著在所述第一黏合劑上以將所述第一半導體中介層嵌入到所述第一絕緣層的所述第一凹槽部分中。
14. 根據請求項11所述的方法，其中，所述至少一個電子元件包括一第一電子元件和一第二電子元件，所述第一電子元件和所述第二電子元件經由所述第一佈線圖案彼此電連接。
15. 根據請求項14所述的方法，其中，所述方法進一步包括：在所述第一絕緣層上形成一第一密封劑以密封所述第一電子元件和所述第二電子元件。
16. 根據請求項11所述的方法，其中，所述方法進一步包括：在所述基底的所述第二表面上形成一第二絕緣層，所述第二絕緣層具有形成於其中的一第二凹槽部分；將一第二半導體中介層嵌入到所述第二絕緣層的所述第二凹槽部分中，所述第二半導體中介層包括一第二半導體層和形成於所述第二半導體層上的多個第二佈線圖案；將一第三電子元件安裝在所述第二半導體中介層上，所述第三電子元件與所述第二半導體中介層的第一部分重疊且與所述第二半導體中介層的所述第二佈線圖案電連接；以及將一第四電子元件安裝在所述第二半導體中介層上，所述第四電子元件與所述第二半導體中介層的第二部分重疊且與所述第二半導體中介層的所述第二佈線圖案電連接。
17. 根據請求項16所述的方法，其中，在所述基底的所述第二表面上形成所述第二絕緣層包括：在所述基底的所述第二表面上形成一第三絕緣子層；在所述第三絕緣子層上形成一第二犧牲圖案；在所述第三絕緣子層上形成圍繞所述第二犧牲圖案的一第四絕緣子層；以及移除所述第二犧牲圖案以在所述第四絕緣子層中形成一第二視窗。
18. 根據請求項16所述的方法，其中，將所述第二半導體中介層嵌入到所述第二絕緣層的所述第二凹槽部分中包括：在所述第二絕緣層的所述第二凹槽部分的下表面上形成一第二黏合劑；以及將所述第二半導體中介層附著在所述第二黏合劑上以將所述第二半導體中介層嵌入到所述第二絕緣層的所述第二凹槽部分中。
19. 根據請求項16所述的方法，其中，所述方法進一步包括：在所述第二絕緣層上形成一第二密封劑以密封所述第三電子元件和所述第四電子元件，所述第二密封劑具有分別暴露形成於所述第二絕緣層上的多個接觸焊盤的多個空腔；以及分別在所述多個空腔中形成多個導電凸塊。
20. 根據請求項19所述的方法，其中，所述導電凸塊包括焊料凸塊、銅柱，或電功能柱導電結構。