TWI471991B - 半導體封裝 - Google Patents

Description

半導體封裝

本揭示內容係關於半導體組件(舉例來說，半導體晶粒)的封裝。

電子裝置經常會運用多個半導體組件，例如半導體晶粒或封裝組件。特定的封裝組件會在該封裝過程期間使用一用於支撐的引線框架。於特定的封裝過程中，該引線框架會在形成該封裝的其它部件之後被移除。此封裝的一範例係凸塊晶片載體(BCC)封裝。不幸的係，使用引線框架卻可能會提高封裝尺寸與厚度。

縮減晶片封裝尺寸的其中一種方法便係以垂直方式堆疊組件，以便提高有效的電路密度。不過，以垂直方式堆疊組件卻可能只有在該等被堆疊組件中至少一部分可彼此電耦合時才會發揮作用。倘若此耦合做不到或受到限制的話，垂直堆疊所提供的尺寸優點則可能無法達成。基於前述與其它理由，需要改良的半導體封裝與封裝方法來達成具有高電路密度的緊密電路封裝。

一半導體封裝包括一半導體組件(舉例來說，一晶粒)以及一通孔(via)，該通孔會被一囊封體至少部分覆蓋並且會被耦合至個別的導體觸墊。該囊封體會形成實質平行的頂表面與底表面，而該通孔的至少一部分會裸露在該頂表面上。至少一導體觸墊會裸露在該底表面上，而且該通孔可電耦合該等頂表面與底表面，並且會耦合該組件以及該等頂表面與底表面。舉例來說，一額外的半導體組件可經由一形成在該頂表面之上且被耦合至該通孔的電路圖案而被耦合至該頂表面。此封裝(其具有或不具有一通孔)可被埋置在一基板之中。

於一範例中，一電路裝配件包括：一囊封層，其界定一第一主表面及一第二主表面，其中，該第一主表面實質上會平行該第二主表面；一第一半導體組件(一晶粒或是一封裝裝置)，其包含實質上位於該第一主表面處的至少一終端，其中，該第一半導體組件會經由被定位在該第一主表面及該第二主表面之間的一或多個導體凸塊而被耦合至一或多個觸墊；以及一通孔，其實質上係位於該囊封層之中。該通孔會被配置成用以在該第一主表面及該第二主表面之間提供一電耦合。於特定範例中，該通孔實質上會在該第一主表面處穿越該囊封層並且會形成一導體球體或是一釘頭凸塊。於其它範例中，該通孔會被界定為一引線框架的一部分。於額外的範例中，一導體線路會被耦合至該通孔並且實質上會在該第二主表面處被耦合至該第一半導體組件。於一範例中，該導體線路及該通孔係一體成形的單件式構造。於額外的代表性範例中，複數個通孔會被配置成用以在該第一主表面及該第二主表面之間提供電耦合。於進一步範例中，一電路圖案會被界定在該第一主表面上並且會被電耦合至該第一半導體裝置。於其它額外的範例中，一第二半導體組件包含實質上位於該第一主表面處的至少一終端，並且會被耦合至該電路圖案。於特定範例中，電路裝配件會使用一或多條接合線而在第二主表面處提供連接至結合觸墊或導體線路的電連接。於進一步範例中，該第一主表面及該第二主表面之間的分離距離介於約0.1mm及約1.0mm之間。於額外的範例中，該分離距離介於約0.45mm及約0.90mm之間。於特定實施例中，該電路裝配件可至少部分會被埋置在一基板之中。除此之外，該半導體組件可以覆晶配置而被耦合至一或多個觸墊。

製造一電路裝配件的方法包括囊封一第一電路組件的至少一部分以及被固定至一引線框架的至少一通孔的一部分，從而形成一囊封層。該引線框架的至少一部分會藉由蝕刻、研磨、或是其它製程而被移除，用以露出連接至該電路組件的至少一電連接。於特定範例中，該囊封層會完全覆蓋該通孔，且該囊封層的一部份會被移除，用以露出該通孔的一部分，俾使該通孔會提供貫穿該囊封層的電耦合。於額外的代表性範例中，該電路組件會被電耦合至該引線框架上的一第一導體觸墊，而該通孔會被電耦合至引線框架上的一第二導體觸墊。於進一步範例中，該囊封層會界定一第一主表面及一第二主表面，其中，該第一主表面實質上會平行該第二主表面，且該方法還進一步包括經由被定位在該第一主表面及該第二主表面之間的一或多個導體凸塊而將該第一電路組件耦合至一或多個導體觸墊。於其它代表性範例中，該囊封層係由該引線框架處的一第一層表面以及一實質平行於該第一表面的第二層表面來界定，而至少一結合觸墊會設置在該第二層表面上。於額外的代表性範例中，一第二電路組件會被固定至該第二層表面並且會被電耦合至一通孔或是會被電耦合至該結合觸墊。除此之外，該半導體組件可係一半導體晶粒，並且可以覆晶配置而被耦合至一或多個觸墊。

封裝的半導體裝置可包括：至少一半導體晶粒，其會經由一或多個導體凸塊被耦合至一或多個觸墊；以及一囊封層，該半導體晶粒會至少部分被埋置在該囊封層之中，該囊封層會界定實質平行的第一主表面與第二主表面，於該等第一主表面與第二主表面之間則定位著該等一或多個導體凸塊。一通孔實質上會被埋置在該囊封層之中並且會被配置成用以提供貫穿該囊封層的電耦合。於特定範例中，該囊封層包括一底部填充層，其位置實質上會填充該等導體凸塊之間的空隙。

從下面的詳細說明，參考隨附圖式，便會更明白本文所揭示之技術的前面及其它特點與優點。

除非內文清楚提及，否則本申請案及申請專利範圍之中所使用的單數形式「一」以及「該」亦包含複數形式。除此之外，「包含」一詞所指的係「包括」。進一步言之，「被耦合」一詞所指的係以電性、電磁、或機械方式被耦合或被連結，而且並不排除在該等被耦合項目之間會有中間元件存在。

雖然本文所揭示之方法的範例實施例的操作係以一特殊、連續的順序來作說明，以達方便表現的目的；不過，應該瞭解的係，本文所揭示之實施例亦可能涵蓋本文所揭示之特殊、連續順序以外的操作順序。舉例來說，於特定的情況中，本文依序所述之操作可以重新排列或是同時實施。再者，為簡化起見，附圖可能並不會顯示本文所揭示之系統、方法、以及設備可配合其它系統、方法、以及設備來使用的各種方式(熟習本技術的人士依據本揭示內容便可輕易地瞭解)。除此之外，本說明有時候會使用「產生」及「提供」之類的詞語來說明本文所揭示之方法。該些詞語係可被實施的實際操作的上位概念。舉例來說，「提供」一組件可能所指的係讓該組件可配合額外組件來使用或配置而成可得狀態。對應於該些詞語的實際操作可能會相依於特殊施行方式而改變，並且熟習本技術的人士依據本揭示內容便可輕易地瞭解。

本文中所使用的「水平」一詞係界定在合宜組件的兩個主要平坦相對表面的平面之中，而不必理會該組件的配向為何。「垂直」一詞則係表示大體上垂直於剛才所界定之水平的方向。「之上」、「上方」、「下方」、「底部」、「頂部」、「側邊」、「高於」、「低於」、以及「下面」等詞語則係依照該水平平面來界定。「層」一詞所指的係完全或部分覆蓋一表面的層，並且包含一具有可於其中埋置組件之空隙或部分的層。「終端」通常係用來表示電連接，例如結合觸墊、焊球、或是其它電接點。「電路裝配件」所指的係電路組件(例如半導體晶粒、電阻器、電容器、電感器、二極體、以及支撐結構(例如引線框架及電路基板))之各種組合。電路裝配件通常還可能包含接合線、囊封體、以及其它結構性元件、熱元件、或是電性元件。

圖1至4中所示的係一代表性半導體封裝100。圖1與4為相反側的平面圖(圖4僅顯示封裝100的一部分)，而圖2至3則係斷面圖。半導體封裝100包括一囊封層110以及半導體組件112、114，該等半導體組件112、114至少部分被包圍在該囊封層110之中。於圖中所示的實施例中，該等組件112、114為半導體晶粒；不過，於其它實施例中，該等組件112、114可係離散組件，例如電阻器、電容器、封裝組件、或是它們的組合。舉例來說，囊封層110可藉由在該等組件112、114的周圍鑄造一囊封材料、藉由轉移鑄模網版印刷法、藉由液體囊封法、或是藉由其它製程而形成。該等組件112、114通常會被電耦合至一或多個觸墊116，該等一或多個觸墊116會被排列成覆晶配置或是會被配置成用於電耦合至其它封裝或離散裝置。於特定實施例中，該等組件112、114可被耦合至一電路基板，例如一電路板或是一混合基板。囊封層110具有一第一主表面140及一第二主表面142，而該等組件112、114則係至少部分位於該第一主表面140及該第二主表面142之間。該等觸墊116通常係位於和第二主表面142實質共面的平面之中。

圖中可提供一或多個通孔，例如通孔120、126、150、152。如圖1至4中所示，該等通孔120、126、150、152包括導體球體，舉例來說，焊球、金屬或金屬合金球、塗佈著焊劑的金屬球、或是金屬(或導體)核焊球。於其它範例中，可如下面所述般地使用不同類型的通孔。該等通孔120、126、150、152的位置通常係用以在囊封層110的該等第一主表面140及第二主表面142之間提供電耦合，以允許電連接至該等組件112、114或是電連接至位於該等第一主表面140及第二主表面142中其中一者或兩者處的導體線路。如圖1中所示，通孔120會接觸一觸墊121，該觸墊接著會被耦合至一導體線路124，該導體線路會延伸至一觸墊118，用以和組件112進行通訊。於另一範例中，通孔126會藉由一觸墊127及一導體線路128被耦合至一觸墊133。如圖1中所示，觸墊133並不會直接被耦合至該等組件112、114中任一者。觸墊及導體線路通常係由導體材料所構成，舉例來說，金或銅。

舉例來說，該等組件112、114會使用回焊法或熱壓焊接法，藉由焊接凸塊及/或金質釘頭凸塊(例如凸塊131)被附接至該等觸墊116。於特定實施例中，封裝100還進一步包括一樹脂132，其係位於該等組件112、114的下方並且會填充或部分填充觸墊(例如該等觸墊116)之間的任何空隙。樹脂132可係環氧樹脂模塑化合物或其它樹脂，並且舉例來說，可係藉由印刷囊封法、轉移鑄模法、無流動底部填充點膠法、或是其它鑄模法、底部填充法、或是囊封法而形成。於此範例中，該等通孔120、126、150、152中至少某些通孔的一部分會裸露在該第一主表面140處。舉例來說，如圖3中所示，通孔152的表面158會裸露在該第一主表面140處。參考圖4，通孔120、126、150、152的通孔表面154、134、156、158分別會露出。

於特定實施例中，通孔表面(如圖3與4中所示者)可作為第一主表面140處的額外電連接。舉例來說，圖5所示的係和上面所述之封裝100雷同的一半導體封裝200的另一實施例的平面圖。封裝200包括一囊封層220，其具有一主表面210，於該主表面處會露出通孔表面230、232、234、236。該封裝在該主表面210上還進一步包括一電路圖案240。於特定範例中，該電路圖案240可以利用各種方法來製作，舉例來說，濺鍍法、氣相沉積法、無電鍍法、或是電解電鍍法。該等通孔表面230、232、234、236可利用一或多條導體線路(例如導體線路242、244、246、248)被耦合至該電路圖案240。於特定實施例中，可提供觸墊，用以連接通孔表面與電路線路。可提供一觸墊(例如觸墊249)陣列，用以連接額外電路或半導體裝置或晶粒。

如圖6中所示，圖5的半導體封裝200會利用電路圖案240被耦合至一額外的半導體組件610。額外的主動式或被動式電路組件可被連接至電路圖案240的一或多個觸墊或導體線路。在圖6的範例中，組件610係一被配置成用於覆晶安置的晶粒。於其它範例中，額外的組件可以使用接合線而被電連接。於特定實施例中，和封裝200雷同的數個封裝可以被堆疊，並且使用形成在一囊封層的一主表面上的電路圖案而被電連接。於特定範例中，該額外組件610也可被一囊封體部分或完全覆蓋。如圖6中所示，焊球620係位於囊封層220的第二主表面250，用於以球柵陣列(BGA)配置來進行耦合。於另一實施例中，可以在主表面250處製作平台格柵陣列(LGA)。封裝200可以使用BGA、LGA、或其它配置而被耦合至一電路板或是被耦合至額外晶粒、封裝、或離散組件。

圖22所示的係用以製造一半導體封裝之方法2200的代表性範例的方塊圖。在步驟2210中，一半導體組件會被附接至(舉例來說，會被耦合至)一引線框架。於特定實施例中，該引線框架包括一或多個導體觸墊及/或導體線路。於進一步實施例中，該等導體觸墊及/或導體線路中至少一部分會被配置成用以接收該半導體組件。於額外的實施例中，該引線框架可具有帶狀及/或矩陣形式。在步驟2220中，該組件的至少一部分會被囊封。在步驟2230中，該引線框架的至少一部分會被移除，下文將作更詳細解釋。於特定實施例中，如步驟2240，可以藉由單體化作業(singulation)來分離二或多個組件。

圖7所示的係用以製造一封裝(例如半導體封裝100)的方法700的代表性範例的方塊圖。在步驟710中，會提供一引線框架，其包括一或多個導體觸墊並且會有一或多個半導體晶粒固定於該處。該引線框架通常係藉由壓印或蝕刻銅合金或其它金屬薄片所構成，並且接著會利用電鍍、捲帶(taping)、深度設定(downsetting)來完成。於典型的範例中，該引線框架包含一晶粒安置座以及複數個引線指狀部。該晶粒安置座會被配置成用以支撐該晶粒，而該等引線指狀部則會被配置成用以在該晶粒與外部電路組件之間達成電連接。於特定範例中，一被固定至該引線框架座的晶粒會利用一或多條接合線或自動捲帶接合而被耦合至該等引線指狀部。晶粒以外的電路組件亦可被固定至一引線框架。舉例來說，電路基板(例如電路板)、混合基板、或是包含額外電路組件(例如半導體晶粒)的其它基板亦可被固定至該引線框架。端視引線的較佳數量與排列而定，可以選擇單面、雙面、或四面引線框架。此外，還可以提供一和單一成品電路裝配件或電路封裝相關聯的引線框架；或者亦可以提供一帶狀或其它複數個附接引線框架，並且藉由單體化作業來取得個別完成或部分完成的封裝。

在步驟720中，一或多個通孔會被耦合至該引線框架上的一或多個導體觸墊或導體線路。舉例來說，該等通孔可被設置為導體球體。在步驟730中，該等電路組件中被耦合至該引線框架的至少特定部分(舉例來說，半導體晶粒)及該等通孔中特定部分會被囊封。於特定實施例中，該等通孔與電路組件的所有裸露表面均會被囊封。在步驟740中，舉例來說，會藉由蝕刻、研磨、或是其它化學或機械製程從該封裝中移除該引線框架。為方便接取該等通孔，該囊封體中覆蓋該等通孔的部分可在步驟750中被移除，用以完成該半導體封裝。若有需要，額外的組件可在步驟760中被固定至該囊封層。於至少特定實施例中，可以使用方法700，利用晶圓級的再分配層製程來製造封裝。

圖8至11中進一步顯示圖7的方法。參考圖8，一引線框架裝配件800包括一引線框架810，其包含複數個導體觸墊，例如觸墊812、814、816。部分觸墊會藉由導體線路(例如導體線路818)被耦合至一或多個其它觸墊。於圖8的範例中，該引線框架裝配件800包含兩個半導體晶粒820、822，它們會以所謂的「覆晶」配置而被耦合至複數個觸墊(例如觸墊814)。如圖9中所示，舉例來說，通孔可被設置為耦合至該引線框架裝配件800上之觸墊的導體球體830、832、834、836。

該等組件中的至少特定部分(舉例來說，晶粒820、822)及該等通孔830、832、834、836中的一部分會利用一囊封層850來囊封，如圖10中所示。在圖10的範例中，該等通孔及半導體組件的所有裸露表面均會被囊封；不過在其它範例中，該等通孔及半導體組件中僅有選定的部分會被囊封。

圖11所示的係一電路裝配件862的側視圖，其中引線框架810已經被移除。於特定實施例中，會移除整個引線框架；而於其它實施例中，則僅移除一部分。移除該引線框架可能會露出一或多個觸墊及/或一或多條線路(例如圖8中所示的觸墊812、814、816以及線路818)的一部分。因此，在可以產生的電路裝配件中，該囊封層會具有一能夠完全覆蓋該等導體球體830、832、834、836的第一主表面870，以及一實質上與一或多個觸墊及電路線路共面及/或能夠支撐至少一觸墊或導體線路的第二主表面860。於其它範例中，裸露的觸墊及/或導體線路可能會從該第二主表面860處略微突出，不過本文中仍將其稱為實質上與該第二主表面860共面。於特定範例中，囊封層850會藉由蝕刻或其它製程在第一主表面870處被薄化，以便露出該等導體球體830、832、834、836中一或多者的一部分及/或大體上縮減該封裝800的高度。於特定實施例中，舉例來說，該封裝的高度A的範圍可能從約0.1mm至約1.0mm。於進一步實施例中，舉例來說，高度A的範圍可能從約0.45mm至約0.90mm。

前面實施例的說明係使用一通孔，其包括一導體球體。一導體球體通孔通常可藉由一單次回焊製程而被附接至一導體觸墊。其它實施例則可使用其它類型的通孔。舉例來說，圖12所示的係一短柱通孔1200的一實施例的側視圖，舉例來說，其係使用一半蝕刻製程而構成一引線框架1210的一部分。除了短柱通孔之外，圖中還提供觸墊1202、1204、1206。於該引線框架1210上還可提供一或多條導體線路。該通孔1200可由一或多種材料所製成，例如以銅為主的合金或是以鐵為主的合金。於特定實施例中，可以使用一導體組件(例如一通孔捕捉觸墊1208)將該通孔1200耦合至一或多個組件。於進一步實施例中，該捕捉觸墊1208可完全或部分包圍該通孔1200。圖12的短柱通孔1200係配合該引線框架1210而成一體成形、單件式構造。

圖13所示的係一釘頭通孔1300的一實施例的側視圖。此類型的通孔可使用一或多個釘頭凸塊1310所構成。於特定範例中，該釘頭通孔1300會形成在一引線框架1330上的一導體觸墊1320之上。於特定實施例中，侅釘頭通孔1300可以在一引線框架上定位該通孔中提供非常高的可撓性，並且還可用來形成一細微間距、非常高深寬比的通孔結構。

雖然導體球體、短柱通孔、以及釘頭通孔可能相當方便；不過，亦可以使用其它類型的通孔。一般來說，會提供足夠的電耦合貫穿一囊封層(例如圖10的層850)的任何配置均可以使用。於特定範例中，會在單一封裝中使用一或多種通孔類型。

圖14所示的係一半導體封裝代表性方法1400的方塊圖。雖然下面所提出的特定範例並不包含通孔；不過，方法1400仍可配合含有通孔的電路裝配件來使用。如圖14中所示，在步驟1410中，封裝電路(如圖1至4中所示的鑄模模組)會被放置在一基板之上或固定至一基板，以便露出該等封裝電路中包含結合觸墊或其它電連接的表面。在步驟1420中，會在該等裸露表面上提供一層疊層，其較佳的係一樹脂薄板；而在步驟1430中，該層疊層會經過雷射鑽鑿，用以提供孔隙，其延伸至該封裝電路的至少部分電連接(例如結合觸墊)。接著便會在步驟1440中對該層疊層及經由該等孔隙露出的表面進行無電鍍銅並且提供一電鍍層。在步驟1450中，會塗敷一圖案化的焊接遮罩，並且會在步驟1460中附接焊球。在步驟1470中，可藉由單體化作業形成分離的封裝。於特定範例中，會在步驟1480中移除該基板，並且在步驟1490中會有額外的組件被耦合至該電路裝配件。

圖15至21中所示的係圖14的方法。如圖15中所示，可以利用被放置在一基板1520之上的一或多個半導體封裝1510、1512(舉例來說，無引線封裝、無引線框架封裝、無基板封裝、無晶片載體封裝)來產生一埋置封裝1500。舉例來說，於特定實施例中，該等封裝1510、1512可包括：一或多個半導體組件1530、1532；導體觸墊1540、1542；一基板1522；以及一囊封體1550。於進一步實施例中，該等封裝1510、1512包括一或多個通孔(例如通孔1534)，其雷同於上面所述的半導體封裝。一層疊材料1560會被塗敷至該等封裝1510、1512的至少一部分及該基板1520的至少一部分，如圖16中所示。於特定實施例中，該層疊物會被塗敷成一樹脂薄板。如圖17中所示，層疊材料1560中的一或多個部分會被移除，用以在該層疊材料1560中產生複數個孔隙，例如孔隙1570、1572。於特定實施例中，該層疊材料1560中至少一部分可以使用雷射鑽鑿而被移除；不過，亦可以使用其它方法來形成孔隙或移除該層疊材料1560。如圖18中所示，舉例來說，接著可藉由無電鍍形成一銅層1580，用以覆蓋該層疊材料1560的一部分以及覆蓋經由該層疊材料1560中的孔隙而露出及裸露在該層疊材料1560中的孔隙之中的表面的至少一部分。提供一電鍍層1582，用以覆蓋該銅層1580的至少一部分。於特定範例中，層1580、1582會被電耦合至與組件1530、1532相關聯的觸墊(例如觸墊1540、1542)。

圖19所示的係圖18的裝配件在移除部分電鍍層1580、1582而露出部分封裝1510、1512之後的圖式。舉例來說，一孔隙1584會露出晶粒1510之上的觸墊1586。如圖20中所示，一焊料遮罩層1590會被塗敷並且會經由例如光圖案化處理而被圖案化，而焊球1592會以BGA配置的方式被耦合，用以形成一可被耦合至額外組件的電路裝配件1594。於其它實施例中，可使用LGA配置來提供電連接。於特定範例中，該電路裝配件會被單體化成一第一封裝及一第二封裝，它們分別包含封裝1510、1512。

圖21所示的係包括半導體封裝2110、2112的封裝2100，並且雷同於已移除基板1520、1522(或是其一部分)的封裝1594。通孔2134會裸露在封裝2100的表面2136上。除此之外，該封裝2100可進一步包括一或多個額外的半導體組件，例如一額外組件2140，其可經由通孔2134及一或多個其它通孔而被耦合至封裝2110。於進一步實施例中，封裝2100可被單體化成複數個子封裝。於額外的實施例中，該額外組件2140的至少一部分還會被一囊封體覆蓋。

依照可套用本文所揭技術之原理的眾多可能實施例，應該瞭解的係，本文所解釋的實施例僅係代表性範例而不應該視為具有限制意義。所以，我們主張本發明涵蓋隨附申請專利範圍的範疇與精神。

100．．．半導體封裝

110．．．囊封層

112．．．半導體組件

114．．．半導體組件

116．．．觸墊

118．．．觸墊

120．．．通孔

121．．．觸墊

124．．．線路

126．．．通孔

127．．．觸墊

128．．．線路

129．．．線路

130．．．觸墊

131．．．凸塊

132．．．樹脂

133．．．觸墊

134．．．通孔表面

140．．．第一主表面

142．．．第二主表面

150．．．通孔

151．．．觸墊

152．．．通孔

153．．．觸墊

154．．．通孔表面

156．．．通孔表面

158．．．通孔表面

200．．．半導體封裝

210．．．主表面

220．．．囊封層

230．．．通孔表面

232．．．通孔表面

234．．．通孔表面

236．．．通孔表面

240．．．電路圖案

242．．．線路

244．．．線路

246．．．線路

248．．．線路

249．．．觸墊

250．．．主表面

610．．．半導體組件

620．．．焊球

800．．．引線框架裝配件

810．．．引線框架

812．．．觸墊

814．．．觸墊

816．．．觸墊

818．．．線路

820．．．半導體晶粒

822．．．半導體晶粒

830．．．導體球體

832．．．導體球體

834．．．導體球體

836．．．導體球體

850．．．囊封層

860．．．第二主表面

862．．．電路裝配件

870．．．第一主表面

1200．．．短柱通孔

1202．．．觸墊

1204．．．觸墊

1206．．．觸墊

1208．．．觸墊

1210．．．引線框架

1300．．．釘頭通孔

1310．．．釘頭凸塊

1320．．．導體觸墊

1330．．．引線框架

1500．．．半導體埋置封裝

1510．．．半導體封裝

1512．．．半導體封裝

1520．．．基板

1522．．．基板

1530．．．半導體組件

1532．．．半導體組件

1534．．．通孔

1540．．．觸墊

1542．．．觸墊

1550．．．囊封體

1560．．．層疊材料

1570．．．孔隙

1572．．．孔隙

1580．．．銅層

1582．．．電鍍層

1584．．．孔隙

1586．．．觸墊

1590．．．焊料遮罩層

1592．．．焊球

1594．．．電路裝配件

2100．．．封裝

2110．．．半導體封裝

2112．．．半導體封裝

2134．．．通孔

2136．．．封裝表面

2140．．．半導體組件

圖1所示的係一半導體封裝的一實施例的平面圖。

圖2至3所示的係圖1之半導體封裝的剖面圖。

圖4所示的係圖1之半導體封裝的一額外平面圖。

圖5所示的係一半導體封裝的另一實施例的平面圖。

圖6所示的係圖5之半導體封裝的一斷面圖，用以圖解一半導體組件之附接。

圖7所示的係半導體封裝製造的一代表性方法的方塊圖。

圖8所示的係一引線框架裝配件的一實施例的平面圖。

圖9所示的係在附接通孔之後的圖8裝配件的一實施例的側視圖。

圖10所示的係一半導體封裝的一實施例的側視圖。

圖11所示的係一半導體封裝的一實施例的側視圖。

圖12所示的係一通孔的一實施例的側視圖。

圖13所示的係一通孔的另一實施例的側視圖。

圖14所示的係一半導體封裝代表性方法的方塊圖。

圖15至21所示的係用以圖解圖14之方法的電路裝配件的側視圖。

圖22所示的係一半導體封裝製造代表性方法的方塊圖。

100．．．半導體封裝

110．．．囊封層

112．．．半導體組件

114．．．半導體組件

116．．．觸墊

118．．．觸墊

120．．．通孔

121．．．觸墊

124．．．線路

126．．．通孔

127．．．觸墊

128．．．線路

129．．．線路

130．．．觸墊

131．．．凸塊

132．．．樹脂

133．．．觸墊

134．．．通孔表面

140．．．主表面

142．．．主表面

150．．．通孔

151．．．觸墊

152．．．通孔

153．．．(觸墊

154．．．通孔表面

156．．．通孔表面

Claims (28)

1. 一種電路裝配件，其包括：一囊封層，其界定一第一主表面及一第二主表面，其中，該第一主表面實質上平行該第二主表面；一第一半導體組件，其包含實質上位於該第二主表面處的至少一終端，其中，該第一半導體組件經由被定位在該第一主表面及該第二主表面之間的一或多個導體凸塊而被耦合至一或多個觸墊；一導體線路及該觸墊之一者與該第二主表面共面，該導體線路連接該觸墊之一者與該觸墊之另一者；以及一通孔，其實質上係位於該囊封層之中，其中，該通孔會被配置成用以在該第一主表面及該第二主表面之間提供一電耦合。
2. 如申請專利範圍第1項之電路裝配件，其中，該通孔實質上會在該第一主表面處穿越該囊封層。
3. 如申請專利範圍第2項之電路裝配件，其中，該通孔包括一導體球體。
4. 如申請專利範圍第2項之電路裝配件，其中，該通孔包括一釘頭凸塊。
5. 如申請專利範圍第2項之電路裝配件，其中，該通孔被界定為一引線框架的一部分。
6. 如申請專利範圍第5項之電路裝配件，其中該導體線路被耦合至該通孔，並且實質上在該第二主表面處被耦合至該第一半導體組件。
7. 如申請專利範圍第6項之電路裝配件，其中，該導體線路及該通孔係一體成形的單件式構造。
8. 如申請專利範圍第1項之電路裝配件，其進一步包括複數個通孔，它們被配置成用以在該第一主表面及該第二主表面之間提供電耦合。
9. 如申請專利範圍第1項之電路裝配件，其進一步包括一電路圖案，其被界定在該第一主表面上並且被電耦合至該第一半導體裝置。
10. 如申請專利範圍第1項之電路裝配件，其中，該第一主表面及該第二主表面之間的分離距離介於約0.1mm及約1.0mm之間。
11. 如申請專利範圍第10項之電路裝配件，其進一步包括一第二半導體組件，其包含實質上位於該第二主表面處的至少一終端。
12. 如申請專利範圍第10項之電路裝配件，其中，該第一主表面及該第二主表面之間的分離距離介於約0.45mm及約0.90mm之間。
13. 如申請專利範圍第1項之電路裝配件，其中，該電路裝配件至少部分被埋置在一基板之中。
14. 如申請專利範圍第1項之電路裝配件，其進一步包括至少一接合線，其位置係用於將該第一半導體組件電連接至該第二主表面。
15. 如申請專利範圍第14項之電路裝配件，其進一步包括一結合觸墊，該至少一接合線會被附接至該處。
16. 如申請專利範圍第14項之電路裝配件，其中該導體線路為該至少一接合線被附接之處。
17. 如申請專利範圍第1項之電路裝配件，其中，該第一半導體組件係一半導體晶粒。
18. 如申請專利範圍第17項之電路裝配件，其中，該半導體晶粒以覆晶配置的方式被耦合至該等一或多個觸墊。
19. 如申請專利範圍第1項之電路裝配件，其中，該第一半導體組件係一經封裝的半導體裝置。
20. 一種製造電路裝配件的方法，其包括：囊封至少一部分的第一半導體組件，導體凸塊附接至該半導體組件，及利用一囊封層囊封被固定至一引線框架的至少一通孔的一部分，其中該囊封層具有第一主表面及第二主表面，導體線路與該第二主表面及觸墊共面，且該導體線路以該導體凸塊耦接至該第一半導體組件；以及移除該引線框架的至少一部分，用以露出該第二主表面及該至少一通孔，配置以提供該第一主表面與該第二主表面之間的電性耦接。
21. 如申請專利範圍第20項之方法，其中，該囊封層會被配置成用以完全覆蓋該至少一通孔，並且還包括移除該囊封層的一部份，用以露出該至少一通孔的一部分，俾使該至少一通孔會提供貫穿該囊封層的電耦合。
22. 如申請專利範圍第20項之方法，其中，該囊封層界定一第一主表面及一第二主表面，其中，該第一主表面實質上平行該第二主表面，該方法進一步包括經由被定位在 該第一主表面及該第二主表面之間的一或多個導體凸塊而將該第一電路組件耦合至一或多個導體觸墊。
23. 如申請專利範圍第20項之方法，其進一步包括：將該第一電路組件電耦合至該引線框架上的一第一導體觸墊；以及將該至少一通孔電耦合至該引線框架上的一第二導體觸墊。
24. 如申請專利範圍第20項之方法，其中，該囊封層係由位於該引線框架旁邊的一第一表面以及一實質平行於該第一表面的第二表面來界定，並且該方法進一步包括將至少一結合觸墊設置在該第二表面上。
25. 如申請專利範圍第24項之方法，其進一步包括將一第二電路組件固定至該第二表面。
26. 如申請專利範圍第25項之方法，其進一步包括將該第二電路組件電耦合至該通孔。
27. 一種經封裝的半導體裝置，其包括：至少一半導體晶粒，其經由一或多個導體凸塊被耦合至一或多個觸墊；一囊封層，該半導體晶粒至少部分被埋置在該囊封層之中，該囊封層界定實質平行的第一主表面與第二主表面，於該等第一主表面與第二主表面之間則定位著該等一或多個導體凸塊；一導體線路及該觸墊之一者與該第二主表面共面，該導體線路連接該觸墊之一者與該觸墊之另一者；以及 一通孔，其實質上被埋置在該囊封層之中，並且被配置成用以提供貫穿該囊封層的電耦合。
28. 如申請專利範圍第27項之經封裝的半導體裝置，其中，該囊封層包括一底部填充層，其位置實質上會填充該等導體凸塊之間的空隙。