[go: up one dir, main page]

TWI902229B - 半導體裝置 - Google Patents

半導體裝置

Info

Publication number
TWI902229B
TWI902229B TW113114860A TW113114860A TWI902229B TW I902229 B TWI902229 B TW I902229B TW 113114860 A TW113114860 A TW 113114860A TW 113114860 A TW113114860 A TW 113114860A TW I902229 B TWI902229 B TW I902229B
Authority
TW
Taiwan
Prior art keywords
layer
gate
semiconductor device
electrode
oxide semiconductor
Prior art date
Application number
TW113114860A
Other languages
English (en)
Other versions
TW202445691A (zh
Inventor
渡壁創
津吹将志
佐佐木俊成
田丸尊也
望月真里奈
小野寺涼
渡部将弘
Original Assignee
日商日本顯示器股份有限公司
日商出光興產股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日本顯示器股份有限公司, 日商出光興產股份有限公司 filed Critical 日商日本顯示器股份有限公司
Publication of TW202445691A publication Critical patent/TW202445691A/zh
Application granted granted Critical
Publication of TWI902229B publication Critical patent/TWI902229B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本發明之課題在於實現一種具有較高之遷移率之半導體裝置。 本發明之半導體裝置包含：閘極電極，前述閘極電極之上之閘極絕緣層，前述閘極絕緣層之上之以鋁為主成分之金屬氧化物層，前述金屬氧化物層之上之具有多晶構造之氧化物半導體層，自前述氧化物半導體層之上與前述氧化物半導體層接觸之源極電極及汲極電極，以及前述源極電極及前述汲極電極之上之絕緣層。在將供給至前述閘極電極之電壓設為Vg，將前述半導體裝置之臨限值電壓設為Vth，將由前述閘極電極與前述氧化物半導體層夾著之前述閘極絕緣層之靜電電容設為Cox時，前述半導體裝置之線形遷移率在(Vg-Vth)×Cox=5×10 -7C/cm 2時大於20 cm 2/Vs。

Description

半導體裝置
本發明之一實施形態係關於一種半導體裝置。特別是，本發明之一實施形態係關於一種使用氧化物半導體作為通道之半導體裝置。
近年來，推進取代非晶矽、低溫多晶矽、及單晶矽而將氧化物半導體使用於通道之半導體裝置之開發(例如，專利文獻1~6)。將氧化物半導體使用於通道之半導體裝置，與將非晶矽使用於通道之半導體裝置同樣地，可以簡單之構造且在低溫製程下形成。已知將氧化物半導體使用於通道之半導體裝置，具有較將非晶矽使用於通道之半導體裝置高之遷移率。
將氧化物半導體使用於通道之半導體裝置為了進行穩定之動作，在半導體裝置之製造工序中，重要的是藉由對氧化物半導體層供給氧而降低形成於氧化物半導體層之氧缺陷。作為對氧化物半導體層供給氧之方法之一，例如，揭示一種將覆蓋氧化物半導體層之絕緣層以該絕緣層含有更多氧之條件來形成之技術。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2021-141338號公報
[專利文獻2]日本特開2014-099601號公報
[專利文獻3]日本特開2021-153196號公報
[專利文獻4]日本特開2018-006730號公報
[專利文獻5]日本特開2016-184771號公報
[專利文獻6]日本特開2021-108405號公報
然而，以含有更多氧之條件形成之絕緣層含有較多缺陷。在其影響下，發生被認為電子被該缺陷捕獲而成為原因之半導體裝置之特性異常或可靠性試驗之特性變動。另一方面，若使用缺陷少之絕緣層，則無法增多絕緣層所含之氧。因此，無法自絕緣層對氧化物半導體層充分地供給氧。如此般，要求實現一種可降低成為半導體裝置之特性變動之原因的絕緣層中之缺陷，且可修復形成於氧化物半導體層之氧缺陷之構造。
本發明之一實施形態之目的之一在於實現一種具有較高之遷移率之半導體裝置。
本發明之一實施形態之半導體裝置包含：閘極電極，前述閘極電極之上之閘極絕緣層，前述閘極絕緣層之上之以鋁為主成分之金屬氧化物層，前述金屬氧化物層之上之具有多晶構造之氧化物半導體層，自前述氧 化物半導體層之上與前述氧化物半導體層接觸之源極電極及汲極電極，以及前述源極電極及前述汲極電極之上之絕緣層。在將供給至前述閘極電極之電壓設為Vg，將前述半導體裝置之臨限值電壓設為Vth，將由前述閘極電極與前述氧化物半導體層夾著之前述閘極絕緣層之靜電電容設為Cox時，線形遷移率在(Vg-Vth)×Cox=5×10-7C/cm2時大於20cm2/Vs。
本發明之一實施形態之半導體裝置包含：閘極電極，前述閘極電極之上之閘極絕緣層，前述閘極絕緣層之上之以鋁為主成分之金屬氧化物層，前述金屬氧化物層之上之具有多晶構造之氧化物半導體層，自前述氧化物半導體層之上與前述氧化物半導體層接觸之源極電極及汲極電極，以及前述源極電極及前述汲極電極之上之絕緣層。在將供給至前述閘極電極之電壓設為Vg，將前述半導體裝置之臨限值電壓設為Vth，將由前述閘極電極與前述氧化物半導體層夾著之前述閘極絕緣層之靜電電容設為Cox時，前述半導體裝置之線形遷移率在(Vg-Vth)×Cox=1×10-6C/cm2時大於30cm2/Vs。
本發明之一實施形態之半導體裝置包含：閘極電極，前述閘極電極之上之閘極絕緣層，前述閘極絕緣層之上之以鋁為主成分之金屬氧化物層，前述金屬氧化物層之上之具有多晶構造之氧化物半導體層，自前述氧化物半導體層之上與前述氧化物半導體層接觸之源極電極及汲極電極，以及前述源極電極及前述汲極電極之上之絕緣層。在將供給至前述閘極電極之電壓設為Vg，將前述半導體裝置之臨限值電壓設為Vth，將由前述閘極電極與前述氧化物半導體層夾著之前述閘極絕緣層之靜電電容設為Cox 時，藉由Vg=Vth下之前述半導體裝置之線形遷移率歸一化後之歸一化線形遷移率在(Vg-Vth)×Cox=5×10-7C/cm2時大於3.0。
本發明之一實施形態之半導體裝置包含：閘極電極，前述閘極電極之上之閘極絕緣層，前述閘極絕緣層之上之金屬氧化物層，前述金屬氧化物層之上之具有多晶構造之氧化物半導體層，自前述氧化物半導體層之上與前述氧化物半導體層接觸之源極電極及汲極電極，以及前述源極電極及前述汲極電極之上之絕緣層。在將供給至前述閘極電極之電壓設為Vg，將前述半導體裝置之臨限值電壓設為Vth，將由前述閘極電極與前述氧化物半導體層夾著之前述閘極絕緣層之靜電電容設為Cox時，藉由Vg=Vth下之前述半導體裝置之線形遷移率歸一化後之歸一化線形遷移率在(Vg-Vth)×Cox=1×10-6C/cm2時大於4.0。
10:半導體裝置
11:驅動電晶體
12:選擇電晶體
20:顯示裝置
22:液晶區域
24:密封區域
26:端子區域
100:基板
105:閘極電極
109:配線
110,120:閘極絕緣層
111:接觸孔
130:金屬氧化物層
140:氧化物半導體層
150,160:絕緣層
190:金屬氧化物層
200:源極-汲極電極
201:源極電極
203:汲極電極
209:配線
210:保持電容元件
211:信號線
212:閘極線
213:陽極電源線
214:陰極電源線
300:陣列基板
301:像素電路
302:源極驅動電路
303:閘極驅動電路
304:源極配線
305:閘極配線
306:端子部
307:連接配線
310:密封部
311:液晶元件
320:對向基板
330:撓性印刷電路基板(FPC)
340:IC晶片
350:保持電容元件
360:絕緣層
362:絕緣層
363:開口
370:共通電極
380:絕緣層
381:開口
382:開口
390:像素電極
392:發光層
394:共通電極
395:電極
A1-A2:線
D1,D2,D3,D4:方向
DO:發光元件
L:通道長
S1001~S1014:步驟
W:通道寬度
圖1係顯示本發明之一實施形態之半導體裝置之概要之剖視圖。
圖2係顯示本發明之一實施形態之半導體裝置之概要之平面圖。
圖3係顯示本發明之一實施形態之半導體裝置之製造方法之流程圖。
圖4係顯示本發明之一實施形態之半導體裝置之製造方法之剖視圖。
圖5係顯示本發明之一實施形態之半導體裝置之製造方法之剖視圖。
圖6係顯示本發明之一實施形態之半導體裝置之製造方法之剖視圖。
圖7係顯示本發明之一實施形態之半導體裝置之製造方法之剖視圖。
圖8係顯示本發明之一實施形態之半導體裝置之製造方法之剖視圖。
圖9係顯示本發明之一實施形態之半導體裝置之製造方法之剖視圖。
圖10係顯示本發明之一實施形態之半導體裝置之製造方法之剖視圖。
圖11係顯示本發明之一實施形態之顯示裝置之概要之平面圖。
圖12係顯示本發明之一實施形態之顯示裝置之電路構成之方塊圖。
圖13係顯示本發明之一實施形態之顯示裝置之像素電路之電路圖。
圖14係顯示本發明之一實施形態之顯示裝置之概要之剖視圖。
圖15係本發明之一實施形態之顯示裝置之像素電極及共通電極之平面圖。
圖16係顯示本發明之一實施形態之顯示裝置之像素電路之電路圖。
圖17係顯示本發明之一實施形態之顯示裝置之概要之剖視圖。
圖18係顯示本發明之一實施形態之半導體裝置之電氣特性之圖。
圖19係顯示本發明之一實施形態之半導體裝置之線形遷移率之圖。
圖20係顯示本發明之一實施形態之半導體裝置之電氣特性之閘極電容之依存性之圖。
圖21係顯示本發明之一實施形態之半導體裝置之電氣特性之閘極電容之依存性之圖。
圖22係顯示本發明之一實施形態之半導體裝置之線形遷移率之閘極電容之依存性之圖。
圖23係將圖20之橫軸以臨限值電壓及閘極電容歸一化之圖。
圖24係將圖21之橫軸以臨限值電壓及閘極電容歸一化之圖。
圖25係將圖22之橫軸以臨限值電壓及閘極電容歸一化之圖。
圖26係顯示本發明之一實施形態之半導體裝置之歸一化線形遷移率之閘極電容之依存性之圖。
以下，對於本發明之各實施形態一面參照圖式一面進行說明。以下之揭示僅為一例。本領域技術人員在保持發明之主旨下，藉由適當變更實施形態之構成而可容易地想到之構成，當然包含於本發明之範圍。圖式為了將說明更明確化，與實際之態樣相比，有時將各部之寬度、厚度、形狀等示意性地顯示。然而，所圖示之形狀終極而言僅為一例，並非限定本發明之解釋。在本說明書及各圖中，有時對於與已出現之圖中所描述之要件相同之要件賦予相同之符號，且適當省略詳細之說明。
在本發明之各實施形態中，將自基板往向氧化物半導體層之方向稱為上或上方。相反地，將自氧化物半導體層往向基板之方向稱為下或下方。如此般，為了便於說明，而使用上方或下方之詞句進行說明，但例如亦可以基板與氧化物半導體層之上下關係與圖示成為相反之方式配置。在以下之說明中，例如基板上之氧化物半導體層之表現，僅如上述般說明基板與氧化物半導體層之上下關係，可在基板與氧化物半導體層之間配置其他構件。上方或下方意指積層有複數個層之構造中之積層順序，在表現為電晶體之上方之像素電極之情形下，可為在俯視下電晶體與像素電極不重疊之位置關係。另一方面，在表現為電晶體之鉛直上方之像素電極之下，意指在俯視下電晶體與像素電極重疊之位置關係。
在本說明書中，「膜」之用語、與「層」之用語可根據情況而彼此替換。
「顯示裝置」係指使用電氣光學層顯示映像之構造體。例如，顯示裝置之用語有時亦指包含電氣光學層之顯示面板，或有時亦指對於顯示單元安裝有其他光學構件(例如，偏光構件、背光源、觸控面板等)之構造體。於「電氣光學層」中，只要不產生技術性之矛盾，可包含液晶層、電致發光(EL)層、電致變色(EC)層、電泳層。因此，對於後述之實施形態，作為顯示裝置而例示包含液晶層之液晶顯示裝置、及包含有機EL層之有機EL顯示裝置而說明，但本實施形態之構造可應用於包含上述其他電氣光學層之顯示裝置。
在本說明書中，「α包含A、B或C」、「α包含A、B及C中之任一者」、「α包含選自由A、B及C所組成之群中之一者」之表現只要無特別明示，則不排除α包含A~C之複數個組合之情形。進而，該等表現亦不排除α包含其他要素之情形。
再者，以下之各實施形態只要不產生技術性之矛盾，可相互組合。
[1.第1實施形態]
參照圖1~圖10，對於本發明之一實施形態之半導體裝置10進行說明。
[1-1.半導體裝置10之構成]
使用圖1及圖2，對於本發明之一實施形態之半導體裝置10之構成進 行說明。圖1係顯示本發明之一實施形態之半導體裝置10之概要之剖視圖。圖2係顯示本發明之一實施形態之半導體裝置10之概要之平面圖。圖1所示之剖視圖對應於以圖2所示之A1-A2線切斷時之剖面。
如圖1所示般，半導體裝置10設置於基板100之上方。半導體裝置10包含閘極電極105、閘極絕緣層110、120、金屬氧化物層130、氧化物半導體層140、源極電極201、汲極電極203、及絕緣層150、160。在不對源極電極201及汲極電極203特別區別之情形下，有時將該等一併稱為源極-汲極電極200。在本實施形態中，作為半導體裝置10，對於在氧化物半導體層140之下方設置有閘極電極105之底部閘極型之電晶體進行說明。
在本實施形態中，作為半導體裝置10而例示底部閘極型電晶體，但半導體裝置10並不限定於底部閘極型電晶體。例如，半導體裝置10亦可為閘極電極設置於氧化物半導體層140之上方及下方之兩者之雙閘極型電晶體。
閘極電極105設置於基板100之上。閘極絕緣層110、120設置於基板100及閘極電極105之上。閘極絕緣層110、120具有積層構造。金屬氧化物層130設置於閘極絕緣層120之上。氧化物半導體層140設置於金屬氧化物層130之上。在氧化物半導體層140之上設置有源極電極201及汲極電極203。源極電極201及汲極電極203對於氧化物半導體層140自上方接觸。絕緣層150、160設置於氧化物半導體層140、源極電極201、及汲極電極203之上。絕緣層150、160具有積層構造。絕緣層160設置於絕緣層150之 上。即，絕緣層150、160覆蓋源極電極201及汲極電極203。絕緣層150與氧化物半導體層140接觸。
氧化物半導體層140具有透光性，具有包含複數個結晶粒之多晶構造。詳情將於後述，藉由使用Poly-OS(Poly-crystalline Oxide Semiconductor，多晶氧化物半導體)技術，可形成具有多晶構造之氧化物半導體層140。以下，對於氧化物半導體層140之構成進行說明，但有時亦將具有多晶構造之氧化物半導體稱為Poly-OS。
Poly-OS所含之結晶粒之結晶粒粒徑例如為0.1μm以上、0.3μm以上、或0.5μm以上。結晶粒之結晶粒粒徑例如可使用剖面SEM觀察、剖面TEM觀察、或電子背散射繞射(Electron Back Scattered Diffraction：EBSD)法等取得。
如上述般，因Poly-OS所含之結晶粒之結晶粒粒徑為0.1μm以上，故在具有10nm以上且30nm以下之膜厚之氧化物半導體層140中，在剖視下存在沿著膜厚方向僅包含1個結晶粒之區域。
閘極絕緣層110之膜厚例如為50nm以上且500nm以下、50nm以上且400nm以下、50nm以上且300nm以下、50nm以上且150nm以下、或50nm以上且100nm以下。閘極絕緣層120之膜厚例如為10nm以上且200nm以下或10nm以上且100nm以下。閘極絕緣層110、120之合計膜厚例如為100nm以上且700nm以下、100nm以上且500nm以下、100nm以上 且400nm以下、100nm以上且250nm以下、100nm以上且200nm以下、或100nm以上且150nm以下。
金屬氧化物層130之膜厚例如為1nm以上且10nm以下或1nm以上且5nm以下。在本實施形態中，作為金屬氧化物層130而使用氧化鋁。氧化鋁具備對於氧或氫等之氣體之較高之障壁性。障壁性係指抑制氧或氫等之氣體透過氧化鋁之功能。即，即便自設置於氧化鋁膜之下之層放出氧或氫等之氣體，該氣體亦不向設置於氧化鋁膜之上之層移動。或，即便自設置於氧化鋁膜之上之層放出氧或氫等之氣體，該氣體亦不向設置於氧化鋁膜之下之層移動。
氧化物半導體層140之膜厚為10nm以上且50nm以下、10nm以上且40nm以下、或10nm以上且30nm以下。絕緣層150之膜厚為50nm以上且300nm以下、60nm以上且200nm以下、或70nm以上且150nm以下。
配線109與閘極電極105形成於同一層。即，配線109與閘極電極105同樣地與基板100及閘極絕緣層110接觸。配線209與源極電極201及汲極電極203形成於同一層。即，配線209與源極電極201及汲極電極203同樣地與絕緣層150接觸。在與配線109重疊之區域，在閘極絕緣層110、120設置接觸孔111。配線209經由接觸孔111與配線109連接。配線109及配線209作為閘極配線發揮功能。
如圖2所示般，在俯視下，氧化物半導體層140與閘極電極105重疊。 D1方向係連結源極電極201與汲極電極203之方向。D2方向係與D1方向正交之方向。在半導體裝置10中，通道區域係閘極電極105與氧化物半導體層140重疊之區域，且為由源極電極201與汲極電極203夾著之區域。通道長L為D1方向上之通道區域之長度，對應於D1方向上之源極電極201與汲極電極203之間之長度。通道寬度W係D2方向上之通道區域之寬度，對應於D2方向上之氧化物半導體層140之寬度。在俯視下，與源極電極201重疊之氧化物半導體層140之區域係源極區域，與汲極電極203重疊之氧化物半導體層140之區域係汲極區域。即，通道區域位於源極區域與汲極區域之間。
在俯視下，金屬氧化物層130之平面圖案與氧化物半導體層140之平面圖案大致相同。換言之，金屬氧化物層130之端部與氧化物半導體層140之端部大致一致。參照圖1及圖2，氧化物半導體層140之下表面被金屬氧化物層130覆蓋。特別是，在本實施形態之半導體裝置10中，氧化物半導體層140之下表面之全部被金屬氧化物層130覆蓋。
配線109、209沿D1方向延伸。在D2方向上，配線109之寬度較配線209之寬度大。在配線209之D1方向之相反側之端部設置有接觸孔111。在圖2中，例示配線109與配線209皆沿D1方向延伸之構成，但並不限定於該構成。亦可為配線209超過配線109之D1方向上之端部並沿D1方向延伸。D2方向上之配線109之寬度可與配線209之寬度相同，亦可較配線209小。
[1-2.半導體裝置10之電氣特性]
閘極電容Cox係設置於在將半導體裝置10控制為導通狀態之電壓供給至閘極電極105之情形下，產生載流子之狀態之氧化物半導體層140與閘極電極105之間之介電體(閘極絕緣層110、120及金屬氧化物層130)之靜電電容。具體而言，閘極電容Cox基於通道區域之閘極絕緣層110、120及金屬氧化物層130之膜厚及介電常數而算出。
本實施形態之半導體裝置10藉由具備上述之構成，與使用先前之氧化物半導體(例如具有In：Ga：Zn：O=1：1：1：4之組成比、具有非晶質構造之氧化物半導體)之半導體裝置(先前之半導體裝置)相比可獲得較高之線形遷移率。線形遷移率意指在電晶體之電氣特性(Id-Vg特性)中，線形區域之遷移率。本實施形態之線形遷移率係根據源極電極201與汲極電極203之間之電壓為0.1V時之半導體裝置10之Id-Vg特性而算出之遷移率。將在對源極電極201供給0V之情形下供給至汲極電極203之電壓稱為汲極電壓Vd。
在半導體裝置10中，作為通道發揮功能之氧化物半導體層140之膜中之缺陷，與先前之氧化物半導體之膜中之缺陷相比為少。其結果，根據本實施形態之半導體裝置10之電氣特性而算出之遷移率與根據先前之半導體裝置之電氣特性而算出之遷移率相比為高。特別是，在先前之半導體裝置中，在汲極電壓Vd及閘極電壓Vg為低之情形下無法獲得較高之遷移率，相對於此，在本實施形態之半導體裝置10中，即便在汲極電壓Vd及閘極電壓Vg為低之情形下仍可獲得較高之遷移率。閘極電壓Vg係供給至閘極電極105之電壓。
在基於半導體裝置之電氣特性(Id-Vg特性)而算出遷移率之情形下，形成於氧化物半導體層之缺陷之量及閘極電容Cox之差影響遷移率之值。因此，難以評估因氧化物半導體層之物性及構造引起之遷移率之不同。
例如，於在半導體裝置之氧化物半導體層形成缺陷之情形下，缺陷之量影響該半導體裝置之Id-Vg特性之臨限值電壓Vth。具體而言，在對半導體裝置之閘極電極供給電壓時，在閘極電壓Vg為小之範圍內缺陷被在通道中激發之電荷填埋。因此，因該電荷對汲極電流Id沒有貢獻，故Id-Vg特性之上升電壓較原本之上升電壓向高電壓側偏移。
臨限值電壓Vth係在汲極電壓Vd為0.1V之情形下之Id-Vg特性中，在半導體裝置中流通有「通道寬度W/通道長L×10nA」之電流時之閘極電壓Vg。
進而，閘極電容Cox依存於閘極絕緣層之膜厚及使用作閘極絕緣層之材質之介電常數等。因此，即便在供給相同之閘極電壓Vg之情形下，閘極電容Cox愈大則在通道中產生之載流子濃度愈高。因此，於在相同之閘極電壓下比較遷移率之情形下，閘極電容Cox愈大則往向通道之載流子產生量愈多。因此，閘極電容Cox愈大則遷移率愈高。即，因蓄積於通道之電荷量根據閘極絕緣層之膜厚而改變，故有可能無法準確地評估遷移率。
如上述般，為了減小形成於氧化物半導體層之缺陷之影響及閘極電 容Cox對遷移率之影響，在本實施形態中，對於測定之Id-Vg特性，進行基於臨限值電壓Vth及閘極電容Cox之歸一化。具體而言，在Id-Vg特性中，藉由將橫軸自「閘極電壓Vg」變換為「(閘極電壓Vg-臨限值電壓Vth)×閘極電容Cox」而進行該歸一化。閘極電壓Vg×閘極電容Cox相當於在通道中激發之電荷量。
詳情將於後述，如上述般經歸一化之Id-Vg特性之線形遷移率，在(Vg-Vth)×Cox=5×10-7C/cm2時大於20cm2/Vs。進而，該線形遷移率在(Vg-Vth)×Cox=1×10-6C/cm2時大於30cm2/Vs。
進而，以(Vg-Vth)×Cox為橫軸之線形遷移率藉由Vg=Vth下之線形遷移率歸一化後之歸一化線形遷移率在(Vg-Vth)×Cox=5×10-7C/cm2時大於3.0。進而，該歸一化線形遷移率在(Vg-Vth)×Cox=1×10-6C/cm2時大於4.0。
[1-3.半導體裝置10之各構件之材質]
作為基板100，使用玻璃基板、石英基板、及藍寶石基板等具有透光性之剛性基板。在基板100需要具備可撓曲性之情形下，作為基板100，使用聚醯亞胺基板、丙烯酸基板、矽氧烷基板、氟樹脂基板等含有樹脂之基板。在作為基板100使用含有樹脂之基板之情形下，為了提高基板100之耐熱性，可對上述之樹脂導入雜質。特別是，在半導體裝置10為頂部發射型之顯示器之情形下，因基板100無須為透明，故可使用使基板100之透明度變差之雜質。在對非為顯示裝置之積體電路使用半導體裝置10之情 形下，作為基板100使用矽基板、碳化矽基板、化合物半導體基板等半導體基板、或不銹鋼基板等導電性基板等不具備透光性之基板。
作為閘極電極105、源極-汲極電極200、及配線109、209，使用一般之金屬材料。例如，作為該等構件，例如使用鋁(Al)、鈦(Ti)、鉻(Cr)、鈷(Co)、鎳(Ni)、鉬(Mo)、鉿(Hf)、鉭(Ta)、鎢(W)、鉍(Bi)、銀(Ag)、銅(Cu)、及該等之合金或化合物。作為閘極電極105、源極-汲極電極200、及配線109、209，上述之材料可以單層使用，亦可以積層使用。
作為閘極絕緣層110、120、及絕緣層150、160，使用一般之絕緣性材料。例如，作為閘極絕緣層120及絕緣層150，使用氧化矽(SiOx)、氧氮化矽(SiOxNy)、氧化鋁(AlOx)、氧氮化鋁(AlOxNy)等含有氧之無機絕緣層。作為閘極絕緣層110及絕緣層160，使用氮化矽(SiNx)、氮氧化矽(SiNxOy)、氮化鋁(AlNx)、氮氧化鋁(AlNxOy)等含有氮之無機絕緣層。惟，作為閘極絕緣層110及絕緣層160，可使用如上述之含有氧之無機絕緣層。作為閘極絕緣層120及絕緣層150，可使用如上述之含有氮之無機絕緣層。
作為絕緣層150，使用具備藉由熱處理而放出氧之功能之絕緣層。即，作為絕緣層150，使用過量地含有氧之氧化物絕緣層。絕緣層150放出氧之熱處理之溫度，例如為600℃以下、500℃以下、450℃以下、或400℃以下。即，絕緣層150例如在使用玻璃基板作為基板100之情形下之半導體裝置10之製造工序中進行之熱處理溫度下放出氧。
作為閘極絕緣層120，使用缺陷少之絕緣層。例如，在對閘極絕緣層120中之氧之組成比、和與閘極絕緣層120為相同之組成之絕緣層(以下稱為「其他絕緣層」)之氧之組成比進行比較之情形下，閘極絕緣層120中之氧之組成比較該其他絕緣層中之氧之組成比更接近對於該絕緣層之化學計量比。具體而言，在對閘極絕緣層120及絕緣層150各者使用氧化矽(SiOx)之情形下，使用作閘極絕緣層120之氧化矽中之氧之組成比與使用作絕緣層150之氧化矽中之氧之組成比相比更接近氧化矽之化學計量比。例如，作為閘極絕緣層120，可使用在藉由電子自旋共振法(ESR)評估時未觀測到缺陷之層。
上述之SiOxNy及AlOxNy係含有較氧(O)少之比率(x>y)之氮(N)之矽化合物及鋁化合物。SiNxOy及AlNxOy係含有較氮少之比率(x>y)之氧之矽化合物及鋁化合物。
作為金屬氧化物層130，使用以鋁為主成分之金屬氧化物。例如，作為金屬氧化物層130使用氧化鋁(AlOx)、氧氮化鋁(AlOxNy)等之無機絕緣層。「以鋁為主成分之金屬氧化物層130」意指金屬氧化物層130所含之鋁之比率為金屬氧化物層整體之1%以上。金屬氧化物層130所含之鋁之比率可為金屬氧化物層整體之5%以上且70%以下、10%以上且60%以下、或30%以上且50%以下。上述之比率可為質量比，亦可為重量比。
作為氧化物半導體層140，可使用具有半導體之特性之金屬氧化物。 氧化物半導體層140具有多晶構造。具有多晶構造之氧化物半導體層140可使用Poly-OS技術而製作。
例如，作為氧化物半導體層140可使用含有銦(In)、鎵(Ga)、鋅(Zn)、及氧(O)之氧化物半導體。例如，作為氧化物半導體層140，可使用In：Ga：Zn：O=1：1：1：4之組成比之氧化物半導體。惟，在本實施形態中使用之含有In、Ga、Zn、及O之氧化物半導體並不限定於上述之組成。作為該氧化物半導體，亦可使用與上述不同之組成之氧化物半導體。例如，為了提高遷移率，可使用In之比率較上述大之氧化物半導體層。另一方面，為了增大帶隙，減小因光照射所致之影響，可使用Ga之比率較上述大之氧化物半導體層。
例如，作為In之比率較上述大之氧化物半導體層140，可使用包含含有銦(In)之2種以上之金屬之氧化物半導體。該情形下，在氧化物半導體層140中，銦元素相對於全部金屬元素之比率以原子比率計可為50%以上。作為氧化物半導體層140，除了銦以外，亦可使用鎵(Ga)、鋅(Zn)、鋁(Al)、鉿(Hf)、釔(Y)、鋯(Zr)、鑭。作為氧化物半導體層140，可使用上述以外之元素。
作為氧化物半導體層140，可於含有In、Ga、Zn、及O之氧化物半導體中添加其他元素，例如添加Al、Sn等金屬元素。除了上述之氧化物半導體以外亦可將含有In、Ga之氧化物半導體(IGO)、含有In、Zn之氧化物半導體(IZO)、含有In、Sn、Zn之氧化物半導體(ITZO)、及含有In、W之 氧化物半導體等使用作氧化物半導體層140。
在銦元素之比率大之情形下，氧化物半導體層140容易結晶化。如上述般，在氧化物半導體層140中，藉由使用銦元素相對於全部金屬元素之比率為50%以上之材料，可容易地獲得具有多晶構造之氧化物半導體層140。作為銦以外之金屬元素，氧化物半導體層140較佳的是含有鎵。鎵與銦屬相同之第13族元素。因此，氧化物半導體層140之結晶性不會被鎵阻礙，而氧化物半導體層140具有多晶構造。
氧化物半導體層140之詳細之製造方法將於後述，氧化物半導體層140可使用濺射法形成。藉由濺射法形成之氧化物半導體層140之組成依存於濺射靶之組成。即便在氧化物半導體層140具有多晶構造之情形下，濺射靶之組成亦與氧化物半導體層140之組成大致一致。該情形下，氧化物半導體層140之金屬元素之組成可基於濺射靶之金屬元素之組成而確定(specified)。
在氧化物半導體層140具有多晶構造之情形下，可使用X射線繞射(X-ray Diffraction：XRD)法，確定氧化物半導體層之組成。具體而言，可基於藉由XRD法取得之氧化物半導體層之結晶構造及晶格常數，確定氧化物半導體層之金屬元素之組成。進而，氧化物半導體層140之金屬元素之組成可使用螢光X射線分析或電子微探針分析儀(Electron Probe Micro Analyzer：EPMA)分析等而確定。惟，因氧化物半導體層140所含之氧元素根據濺射之製程條件等而變化，故有時藉由該等手法無法確定。
[1-4.半導體裝置10之製造方法]
使用圖3~圖10，對於本發明之一實施形態之半導體裝置10之製造方法進行說明。圖3係說明本發明之一實施形態之半導體裝置10之製造方法之流程圖。圖4~圖10係顯示本發明之一實施形態之半導體裝置10之製造方法之示意性之剖視圖。以下，依序說明圖3所示之流程圖之各步驟。
在圖3之步驟S1001(「形成GE」)中，在基板100之上形成閘極電極105(參照圖4)。在同一步驟中除了閘極電極105外亦形成配線109。閘極電極105及配線109藉由濺射法或真空蒸鍍法等PVD(Physical Vapor Deposition，物理氣相沈積)法成膜。
在圖3之步驟S1002(「形成GI」)中，在閘極電極105及配線109之上形成閘極絕緣層110、120(參照圖4)。閘極絕緣層110、120藉由CVD(Chemical Vapor Deposition，化學氣相沈積)法或濺射法成膜。例如，作為閘極絕緣層110使用含有氮之絕緣材料。根據該構成，可阻擋自基板100向氧化物半導體層140擴散之雜質。作為閘極絕緣層120使用含有氧之絕緣材料。
作為閘極絕緣層120，使用缺陷少之氧化絕緣層。因形成缺陷少之氧化絕緣層作為閘極絕緣層120，故可在350℃以上之成膜溫度下成膜絕緣層120。
在圖3之步驟S1003(「成膜MO」)中，在閘極絕緣層110、120之上形成金屬氧化物層130(參照圖5)。金屬氧化物層130藉由濺射法或原子層沈積法(ALD：Atomic Layer Deposition)成膜。
作為金屬氧化物層130，使用以鋁為主成分之金屬氧化物。例如，作為金屬氧化物層130使用氧化鋁(AlOx)、氧氮化鋁(AlOxNy)等之無機絕緣層。
在圖3之步驟S1004(「成膜OS」)中，在金屬氧化物層130之上形成氧化物半導體層140(參照圖5)。氧化物半導體層140藉由濺射法或原子層沈積法(ALD)成膜。
在藉由後述之OS退火使氧化物半導體層140結晶化之情形下，較佳的是成膜後且OS退火前之氧化物半導體層140為非晶質(氧化物半導體之結晶成分少之狀態)。即，氧化物半導體層140之成膜條件較佳為剛成膜後之氧化物半導體層140儘可能不結晶化之條件。例如，在藉由濺射法成膜氧化物半導體層140之情形下，一面控制被成膜對象物(基板100及形成於其上之構造物)之溫度一面成膜氧化物半導體層140。
在藉由濺射法對被成膜對象物進行成膜時，因在電漿中產生之離子及因濺射靶而反跳之原子衝撞被成膜對象物，故伴隨著成膜處理而被成膜對象物之溫度上升。若成膜處理中之被成膜對象物之溫度上升，則在剛成膜後之狀態下於氧化物半導體層140中含有結晶成分。若氧化物半導體層 140中含有結晶成分，則無法藉由其後之OS退火而增大結晶粒粒徑。如上述般為了控制被成膜對象物之溫度，例如，藉由一面冷卻被成膜對象物一面進行成膜，可降低氧化物半導體層140所含之結晶成分。
例如，可將被成膜對象物自該被成膜面之相反側之面進行冷卻，使得被成膜對象物之被成膜面之溫度(以下稱為「成膜溫度」)成為100℃以下、70℃以下、50℃以下、或30℃以下。特別是，本實施形態之氧化物半導體層140之成膜溫度較佳為50℃以下。藉由一面冷卻基板100一面進行氧化物半導體層140之形成，可獲得在剛成膜後之狀態下結晶成分少之氧化物半導體層140。在本實施形態中，以50℃以下之成膜溫度進行氧化物半導體層140之形成，以400℃以上之加熱溫度進行後述之OS退火。
在濺射製程中，在氧分壓為10%以下之條件下成膜具有非晶質構造之氧化物半導體層140。若氧分壓高，則因氧化物半導體層140所含之過量之氧而在剛成膜後之氧化物半導體層140中含有結晶成分。因此，較佳的是在氧分壓低之條件之下進行氧化物半導體層140之成膜。氧分壓例如為1%以上且5%以下或2%以上且4%以下。在氧分壓未達1%之條件下，成膜裝置內之氧之分佈容易變得不均一。其結果，氧化物半導體層中之氧之組成亦變得不均一，而成膜含有較多結晶成分之氧化物半導體層，或成膜即便之後進行OS退火處理亦不結晶化之氧化物半導體層。
在圖3之步驟S1005(「形成OS圖案」)中，形成氧化物半導體層140之圖案(參照圖6)。在氧化物半導體層140之上形成阻劑遮罩(未圖示)，藉 由使用該阻劑遮罩對氧化物半導體層140進行蝕刻而形成該圖案。作為氧化物半導體層140之蝕刻，可使用濕式蝕刻，亦可使用乾式蝕刻。作為濕式蝕刻，可使用酸性之蝕刻液進行蝕刻。作為蝕刻液，例如可使用草酸、PAN、硫酸、過氧化氫水、或氫氟酸。藉由該步驟，可形成圖案狀之氧化物半導體層140。其後，去除阻劑遮罩。
圖案狀之氧化物半導體層140之形成(即氧化物半導體層140之圖案化)較佳的是在OS退火前進行。因OS退火後之氧化物半導體層140之耐蝕刻性高，故難以進行基於蝕刻之加工。
在圖3之步驟S1006(「OS退火」)中，在形成圖案狀之氧化物半導體層140之後，對氧化物半導體層140進行加熱處理(OS退火)。在OS退火中，形成有氧化物半導體層140之基板100在規定之到達溫度下保持規定之時間。規定之到達溫度為300℃以上且500℃以下、或350℃以上且450℃以下。到達溫度下之保持時間為15分鐘以上且120分鐘以下、或30分鐘以上且60分鐘以下。藉由進行OS退火，具有非晶質構造之氧化物半導體層140結晶化，形成具有多晶構造之氧化物半導體層140(Poly-OS)。
在圖3之步驟S1007(「形成MO圖案」)中，將成膜於基板100之整面之金屬氧化物層130圖案化(參照圖7)。藉由加熱處理而充分地結晶化之氧化物半導體層140具有較高之耐蝕刻性。因此，可以結晶化之氧化物半導體層140為遮罩，對金屬氧化物層130進行蝕刻。作為金屬氧化物層130之蝕刻，可使用濕式蝕刻，亦可使用乾式蝕刻。作為濕式蝕刻例如使用稀釋 氫氟酸(DHF)。藉由以氧化物半導體層140為遮罩對金屬氧化物層130進行蝕刻，可省略光微影術工序。亦可省略以氧化物半導體層140為遮罩對金屬氧化物層130進行蝕刻之工序。
在圖3之步驟S1008(「形成接觸部」)中，在閘極絕緣層110、120形成接觸孔111(參照圖7)。藉由形成接觸孔，配線109之上表面露出。在無須連接配線209與配線109時，可省略步驟S1008之工序。
在圖3之步驟S1009(「形成SD」)中，形成源極電極201、汲極電極203、及配線209(參照圖8)。源極電極201、汲極電極203、及配線209藉由濺射法成膜，藉由光微影術工序及蝕刻工序形成。經由接觸孔111連接配線209與配線109。
作為源極電極201、汲極電極203、及配線209之蝕刻，可使用濕式蝕刻，亦可使用乾式蝕刻。作為濕式蝕刻，可使用混酸鋁溶液、或過氧化氫水及氨水之混合溶液(H2O2/NH3溶液)。作為乾式蝕刻，可使用六氟化硫氣體(SF6)等含有氟之氣體或氯氣(Cl2)等含有氯之氣體。
Poly-OS在耐蝕刻性上優異。具體而言，Poly-OS相對於在源極電極201及汲極電極203之形成中使用之蝕刻液或蝕刻氣體之蝕刻速率非常小。此意指Poly-OS幾乎不被該蝕刻液或蝕刻氣體蝕刻。因此，在半導體裝置10中，即便在氧化物半導體層140上直接成膜導電膜，將導電膜圖案化而形成源極電極201及汲極電極203，氧化物半導體層140之通道區域亦 幾乎不被蝕刻。其結果，增加可使用作源極電極201、汲極電極203、及配線209之導電材料之選擇項。例如，即便在為了形成源極電極201及汲極電極203，對使用MoW、Al、MoW之積層構造、或MoW合金之單層構造之導電膜以濕式蝕刻進行加工之情形下，仍可抑制氧化物半導體層140之膜量減少。
在圖3之步驟S1010(「形成SiOx」)中，在氧化物半導體層140、源極電極201、及汲極電極203之上成膜絕緣層150(參照圖9)。作為絕緣層150，較佳的是使用含有氧之絕緣材料。例如，作為絕緣層150，使用氧化矽(SiOx)或氧氮化矽(SiOxNy)等。
絕緣層150可使用與閘極絕緣層110、120相同之成膜方法成膜。為了使絕緣層150之氧之組成比增加，只要在比較低溫(例如，未達350℃之成膜溫度)下成膜即可。進而，可在成膜絕緣層150之後，進行對絕緣層150之一部分注入氧之處理。
在圖3之步驟S1011(「成膜MO」)中，在絕緣層150之上成膜金屬氧化物層190(參照圖9)。金屬氧化物層190藉由濺射法或原子層沈積法(ALD)成膜。
作為金屬氧化物層190，使用以鋁為主成分之金屬氧化物。例如，作為金屬氧化物層190使用氧化鋁(AlOx)、氧氮化鋁(AlOxNy)等之無機絕緣層。以鋁為主成分之金屬氧化物層意指金屬氧化物層所含之鋁之比率為金 屬氧化物層190整體之1%以上。金屬氧化物層190所含之鋁之比率可為金屬氧化物層190整體之5%以上且70%以下、10%以上且60%以下、或30%以上且50%以下。上述之比率可為質量比，亦可為重量比。
金屬氧化物層190之膜厚為1nm以上且50nm以下，較佳為1nm以上且30nm以下。作為金屬氧化物層190，較佳的是使用氧化鋁。氧化鋁具備對於氧或氫等之氣體之較高之障壁性。此處，障壁性意指抑制氧或氫等之氣體透過氧化鋁之功能。即，氧化鋁具備對於氧或氫等之氣體之較高之障壁性，意指氧化鋁不使設置於氧化鋁膜之下之層之中之氧或氫等之氣體向設置於氧化鋁膜之上之層移動。或意指氧化鋁不使設置於氧化鋁膜之上之層之中之氧或氫等之氣體向設置於氧化鋁膜之下之層移動。
在圖3之步驟S1012(「氧化退火」)中，於在氧化物半導體層140之上成膜有絕緣層150及金屬氧化物層190之狀態下，進行加熱處理。此處，氧化退火例如可在300℃以上且450℃以下進行。藉由該步驟，自絕緣層150放出之氧供給至氧化物半導體層140。藉由金屬氧化物層190以覆蓋基板100之方式設置，可抑制自絕緣層150放出之氧放出至金屬氧化物層190之外部。
自成膜氧化物半導體層140至在氧化物半導體層140之上成膜絕緣層150為止之期間之工序中，在氧化物半導體層140中產生許多之氧缺陷。然而，藉由步驟S1012之氧化退火，自絕緣層150放出之氧供給至氧化物半導體層140，而修復氧缺陷。
在圖3之步驟S1013(「去除MO」)中，去除金屬氧化物層190(參照圖10)。金屬氧化物層190例如可使用稀釋氫氟酸(DHF)去除。
在圖3之步驟S1014(「成膜SiNx」)中，在絕緣層150之上成膜絕緣層160(參照圖1)。作為絕緣層160，較佳的是使用含有氮之絕緣材料。例如，作為絕緣層160，使用氮化矽(SiNx)或氮氧化矽(SiNxOy)等。絕緣層160可使用與閘極絕緣層110相同之成膜方法成膜。
藉由以上之步驟，可製造圖1所示之半導體裝置10。
[2.第2實施形態]
使用圖11~圖15，對於使用本發明之一實施形態之半導體裝置之顯示裝置進行說明。在以下所示之實施形態中，對於上述之第1實施形態中說明之半導體裝置10應用於液晶顯示裝置之電路之構成進行說明。
[2-1.顯示裝置20之概要]
圖11係顯示本發明之一實施形態之顯示裝置之概要之平面圖。如圖11所示般，顯示裝置20包含：陣列基板300、密封部310、對向基板320、撓性印刷電路基板330(FPC 330)、及IC晶片340。陣列基板300及對向基板320藉由密封部310貼合。在由密封部310包圍之液晶區域22內，複數個像素電路301矩陣狀配置。液晶區域22係與後述之液晶元件311在俯視下重疊之區域。
設置有密封部310之密封區域24係液晶區域22之周圍之區域。FPC 330設置於端子區域26。端子區域26係陣列基板300自對向基板320露出之區域，設置於密封區域24之外側。密封區域24之外側意指設置有密封部310之區域及被密封部310包圍之區域之外側。IC晶片340設置於FPC 330上。IC晶片340供給用於驅動各像素電路301之信號。
[2-2.顯示裝置20之電路構成]
圖12係顯示本發明之一實施形態之顯示裝置之電路構成之方塊圖。如圖12所示般，在相對於配置有像素電路301之液晶區域22鄰接於D3方向之相反方向(行方向)之位置設置有源極驅動電路302，在相對於液晶區域22鄰接於D4方向及其相反方向(列方向)之位置設置有閘極驅動電路303。源極驅動電路302及閘極驅動電路303設置於上述之密封區域24。惟，供設置源極驅動電路302及閘極驅動電路303之區域並不限定於密封區域24，若為設置有像素電路301之區域之外側，則哪一區域皆可。
源極配線304自源極驅動電路302沿D3方向延伸，連接於沿D3方向排列之複數個像素電路301。閘極配線305自閘極驅動電路303沿D4方向延伸，連接於沿D4方向排列之複數個像素電路301。
在端子區域26設置有端子部306。端子部306與源極驅動電路302藉由連接配線307連接。同樣地，端子部306與閘極驅動電路303藉由連接配線307連接。因FPC 330連接於端子部306，而連接有FPC 330之外部機器 與顯示裝置20連接，藉由來自外部機器之信號而驅動設置於顯示裝置20之各像素電路301。
第1實施形態所示之半導體裝置10使用作像素電路301、源極驅動電路302、及閘極驅動電路303所含之電晶體。
[2-3.顯示裝置20之像素電路301]
圖13係顯示本發明之一實施形態之顯示裝置之像素電路之電路圖。如圖13所示般，像素電路301包含半導體裝置10、保持電容元件350、及液晶元件311等元件。半導體裝置10具有閘極電極105、源極電極201、及汲極電極203。閘極電極105連接於閘極配線305。源極電極201連接於源極配線304。汲極電極203連接於保持電容元件350及液晶元件311。在本實施形態中，為了便於說明，將以符號「201」表示之電極稱為源極電極，將以符號「203」表示之電極稱為汲極電極，但可行的是，以符號「201」表示之電極作為汲極電極發揮功能，以符號「203」表示之電極作為源極電極發揮功能。
[2-4.顯示裝置20之剖面構造]
圖14係本發明之一實施形態之顯示裝置之剖視圖。如圖14所示般，顯示裝置20係使用半導體裝置10之顯示裝置。在本實施形態中，例示半導體裝置10使用於像素電路301之構成，但半導體裝置10亦可使用於包含源極驅動電路302及閘極驅動電路303之周邊電路。在以下之說明中，因半導體裝置10之構成與圖1所示之半導體裝置10相同，故省略說明。
在源極電極201及汲極電極203之上設置絕緣層360。在絕緣層360之上，設置對於複數個像素共通地設置之共通電極370。在共通電極370之上設置絕緣層380。在絕緣層360、380設置開口381、382。在絕緣層380之上及開口381之內部設置像素電極390。像素電極390連接於汲極電極203。在絕緣層380之上及開口382之內部設置電極395。電極395與共通電極370一起構成保持電容元件350。
圖15係本發明之一實施形態之顯示裝置之像素電極及共通電極之平面圖。如圖15所示般，共通電極370具有在俯視下與像素電極390重疊之重疊區域、及不與像素電極390重疊之非重疊區域。在對像素電極390與共通電極370之間供給電壓時，自重疊區域之像素電極390向非重疊區域之共通電極370形成橫向電場。藉由液晶元件311所含之液晶分子利用該橫向電場而動作，而決定像素之灰階。
[3.第3實施形態]
使用圖16及圖17，對於使用本發明之一實施形態之半導體裝置之顯示裝置進行說明。在本實施形態中，對於將上述之第1實施形態中說明之半導體裝置10應用於有機EL顯示裝置之電路之構成進行說明。因顯示裝置20之概要及電路構成與圖11及圖12所示者相同，故省略說明。
[3-1.顯示裝置20之像素電路301]
圖16係顯示本發明之一實施形態之顯示裝置之像素電路之電路圖。 如圖16所示般，像素電路301包含驅動電晶體11、選擇電晶體12、保持電容元件210、及發光元件DO等元件。驅動電晶體11及選擇電晶體12具備與半導體裝置10相同之構成。選擇電晶體12之源極電極連接於信號線211，選擇電晶體12之閘極電極連接於閘極線212。驅動電晶體11之源極電極連接於陽極電源線213，驅動電晶體11之汲極電極連接於發光元件DO之一端。發光元件DO之另一端連接於陰極電源線214。驅動電晶體11之閘極電極連接於選擇電晶體12之汲極電極。保持電容元件210連接於驅動電晶體11之閘極電極及汲極電極。於信號線211供給有決定發光元件DO之發光強度之灰階信號。於閘極線212供給有選擇寫入上述之灰階信號之像素列之信號。
[3-2.顯示裝置20之剖面構造]
圖17係本發明之一實施形態之顯示裝置之剖視圖。圖17所示之顯示裝置20之構成與圖14所示之顯示裝置20類似，但圖17之顯示裝置20之較絕緣層360靠上方之構造與圖14之顯示裝置20之較絕緣層360靠上方之構造不同，且於在圖17之顯示裝置20中未設置圖14之顯示裝置20之保持電容元件350之構成之點上不同。以下，對於圖17之顯示裝置20之構成中之與圖14之顯示裝置20相同之構成省略說明，對於兩者之不同點進行說明。
如圖17所示般，顯示裝置20在絕緣層360之上方具有發光元件DO所含之像素電極390、發光層392、及共通電極394。像素電極390設置於絕緣層360之上及開口381之內部。在像素電極390之上設置有絕緣層362。 在絕緣層362設置有開口363。開口363對應於發光區域。即，絕緣層362劃定像素。在藉由開口363而露出之像素電極390之上設置有發光層392及共通電極394。像素電極390及發光層392相對於各像素個別地設置。另一方面，共通電極394對於複數個像素共通地設置。發光層392根據像素之顯示色而使用不同之材料。
在第2實施形態及第3實施形態中，例示將第1實施形態中說明之半導體裝置應用於液晶顯示裝置及有機EL顯示裝置之構成，但亦可對該等以外之顯示裝置(例如，有機EL顯示裝置以外之自發光型顯示裝置或電子紙型顯示裝置)應用該半導體裝置。又，自中小型之顯示裝置至大型之顯示裝置，能夠無特別限定地進行上述半導體裝置之應用。
[實施例]
[半導體裝置10之電氣特性]
使用圖18~圖26，說明上述實施形態之半導體裝置10之電氣特性。圖18係顯示本發明之一實施形態之半導體裝置之電氣特性(Id-Vg特性)之圖。圖18所示之各Id-Vg特性係將作為縱軸之Id對數顯示之單對數曲線圖。該電氣特性之測定條件如以下所述般。在圖18中，在圖1所示之半導體裝置10中，顯示閘極絕緣層110、120之膜厚不同之半導體裝置10之電氣特性。
[測定條件]
‧通道區域CH之尺寸：W/L=6.0μm/6.0μm
‧源極-汲極間電壓：0.1V、10V
‧閘極電壓：-40V~+40V(特性F之閘極電壓為-30V~+30V)
‧測定環境：室溫、暗室
圖18所示之6個電氣特性係閘極絕緣層110、120之膜厚不同之半導體裝置10之電氣特性。即，顯示該等電氣特性之半導體裝置10具有不同之閘極電容Cox。在本實施例中，作為閘極絕緣層110使用氮化矽，作為閘極絕緣層120使用氧化矽。在圖中，記述有氧化矽/氮化矽之膜厚。該膜厚自圖18之左上向右，為氧化矽/氮化矽=100/400nm(特性A)、100/300nm(特性B)、100/150nm(特性C)。同樣地，該膜厚自圖18之左下向右，為氧化矽/氮化矽=50/150nm(特性D)、50/100nm(特性E)、50/50nm(特性F)。
在圖18中，記述有各膜厚條件下之閘極電容Cox。閘極電容Cox自圖18之左上向右，為1.0e-8[F/cm2](特性A)、1.3e-8[F/cm2](特性B)、1.9e-8[F/cm2](特性C)。同樣地，閘極電容Cox自圖18之左下向右，為2.5e-8[F/cm2](特性D)、3.2e-8[F/cm2](特性E)、4.5e-8[F/cm2](特性F)。閘極電容Cox使用6.5作為氮化矽之比介電常數，使用4.1作為氧化矽之比介電常數來計算。
圖18之各曲線圖中所示之實線之水平線表示汲極電流Id為10-7[A]、遷移率為50[cm2/Vs]之刻度之位置。汲極電流Id之電流值就每一刻度而變化1位數。遷移率之值就每一刻度而變化10[cm2/Vs]。圖18之各曲線圖中 所示之實線之鉛直線表示閘極電壓為0[V]之刻度之位置。閘極電壓之值就每一刻度而變化10[V]。
在圖18之各曲線圖中，被賦予左向之箭頭之電氣特性，表示半導體裝置10之Id-Vg特性。各曲線圖中之Id-Vg特性顯示2種。2種Id-Vg特性中之電流相對為大之Id-Vg特性(實線)係汲極電壓Vd為10V時之特性，電流相對為小之Id-Vg特性(虛線)係汲極電壓Vd為0.1V時之特性。在圖18之各曲線圖中，賦予有右向之箭頭之特性，表示根據汲極電壓Vd為0.1V時之Id-Vg特性而計算之半導體裝置10之遷移率(線形遷移率)。如圖18所示般，在大部分條件下，獲得無特別異常之良好之電氣特性，線形遷移率為30[cm2/Vs]以上。
再者，在氧化矽/氮化矽=50/50nm之條件下之半導體裝置10中，因若對閘極電極105施加高於+30V之電壓、或低於-30V之電壓，則半導體裝置10會破壞，故施加於閘極電極105之電壓為-30V~+30V。
圖19係顯示本發明之一實施形態之半導體裝置之線形遷移率之圖。圖19所示之線形遷移率係根據圖18所示之汲極電壓Vd為0.1V時之Id-Vg特性而獲得之遷移率之最大值。在圖19中以「○」表示之標繪表示第1實施形態之半導體裝置10之遷移率。以「×」表示之標繪作為參考資料而表示先前之半導體裝置之遷移率。
在第1實施形態之半導體裝置10中，有閘極電容Cox之值愈大則線形 遷移率愈大之傾向。在任一條件下半導體裝置10之線形遷移率皆較先前之半導體裝置之線形遷移率大。
圖20及圖21係顯示本發明之一實施形態之半導體裝置之電氣特性之閘極電容之依存性之圖。圖20係將汲極電流Id(縱軸)線形顯示之線形曲線圖。圖21係將汲極電流Id(縱軸)對數表示之單對數曲線圖。圖20及圖21所示之Id-Vg特性中以實線顯示之特性A~F係第1實施形態之半導體裝置10之特性。在圖20及圖21中，以虛線顯示之特性(與特性A大致重疊)作為參考資料而為先前之半導體裝置之特性(先前之特性)。如圖20及圖21所示般，閘極絕緣層110、120之膜厚愈小(閘極電容Cox愈大)則Id-Vg特性之上升愈陡峭且流動愈多之電流。
圖22係顯示本發明之一實施形態之半導體裝置之線形遷移率之閘極電容之依存性之圖。如圖22所示般，線形遷移率顯示與Id-Vg特性中之汲極電流Id相同之傾向，有閘極絕緣層110、120之膜厚愈大則線形遷移率愈小、閘極絕緣層110、120之膜厚愈小則線形遷移率愈大之傾向。在任一條件下半導體裝置10之線形遷移率皆較使用先前之氧化物半導體之半導體裝置之線形遷移率大。
然而，如第1實施形態中所說明般，上述之Id-Vg特性受到形成於氧化物半導體層之缺陷之影響及閘極電容Cox對遷移率之影響。因此，為了減小該等之影響，而對上述之Id-Vg特性進行基於臨限值電壓Vth及閘極電容Cox之歸一化。圖23~圖25顯示其結果。具體而言，藉由對於圖20~ 圖22將橫軸自「閘極電壓Vg」變換為「(閘極電壓Vg-臨限值電壓Vth)×閘極電容Cox[(Vg-Vth)×Cox(C/cm2)]」，而獲得圖23~圖25所示之Id-Vg特性及線形遷移率。圖23~圖25之特性A’~F’對應於圖20~圖22之特性A~F。
如圖23~圖25所示般，藉由如上述般進行歸一化，而閘極電容Cox之影響變小，在Id-Vg特性及線形遷移率中，特性A’~F’之差變小，特性A’~F’與先前之特性之差變得顯著。如圖25所示般，經歸一化之Id-Vg特性中之線形遷移率，在特性A’~F’之任一情形下，皆在(Vg-Vth)×Cox=5×10-7C/cm2時大於20cm2/Vs、25cm2/Vs、或30cm2/Vs。進而，該線形遷移率在(Vg-Vth)×Cox=1×10-6C/cm2時大於30cm2/Vs或35cm2/Vs。上述之線形遷移率之值係先前之特性無法達成之值。
圖26係顯示本發明之一實施形態之半導體裝置之歸一化線形遷移率之閘極電容之依存性之圖。如上述般，歸一化線形遷移率係將以(Vg-Vth)×Cox為橫軸之線形遷移率藉由Vg=Vth之線形遷移率歸一化後之遷移率。圖26所示之歸一化線形遷移率，顯示與圖25所示之線形遷移率相同之行為。歸一化線形遷移率在特性A’~F’之任一情形下，皆在(Vg-Vth)×Cox=5×10-7C/cm2時大於3.0、3.5、或4.0。進而，該歸一化線形遷移率在(Vg-Vth)×Cox=1×10-6C/cm2時大於4.0或4.5。上述之歸一化線形遷移率之值係先前之特性無法達成之值。
如上述般，在第1實施形態之半導體裝置10中，不仰賴於伴隨著閘極 絕緣層110、120之膜厚之閘極電容Cox，可獲得如在先前之半導體裝置中無法達成之線形遷移率及歸一化線形遷移率。
作為本發明之實施形態，上述之各實施形態只要不相互矛盾，可適當組合而實施。又，基於各實施形態，由本領域技術人員適當進行構成要件之追加、削除、或設計變更者，或進行工序之追加、省略或條件變更者，只要具備本發明之要旨，則亦包含於本發明之範圍。
即便為與藉由上述之各實施形態之態樣帶來之作用效果不同之其他作用效果，根據本說明書之記載而明確者、或可由本領域技術人員容易地預測者，當然應理解為係由本發明帶來者。
10:半導體裝置 100:基板 105:閘極電極 109:配線 110, 120:閘極絕緣層 111:接觸孔 130:金屬氧化物層 140:氧化物半導體層 150, 160:絕緣層 200:源極-汲極電極 201:源極電極 203:汲極電極 209:配線 A1-A2:線

Claims (9)

  1. 一種半導體裝置，其包含：閘極電極， 前述閘極電極之上之閘極絕緣層， 前述閘極絕緣層之上之以鋁為主成分之金屬氧化物層， 前述金屬氧化物層之上之具有多晶構造之氧化物半導體層， 自前述氧化物半導體層之上與前述氧化物半導體層接觸之源極電極及汲極電極，以及 前述源極電極及前述汲極電極之上之絕緣層，且 在將供給至前述閘極電極之電壓設為Vg， 將前述半導體裝置之臨限值電壓設為Vth， 將由前述閘極電極與前述氧化物半導體層夾著之前述閘極絕緣層之靜電電容設為Cox時， 前述半導體裝置之線形遷移率， 在(Vg-Vth)×Cox=5×10 -7C/cm 2時大於20 cm 2/Vs。
  2. 如請求項1之半導體裝置，其中前述線形遷移率， 在(Vg-Vth)×Cox=1×10 -6C/cm 2時大於30 cm 2/Vs。
  3. 一種半導體裝置，其包含：閘極電極， 前述閘極電極之上之閘極絕緣層， 前述閘極絕緣層之上之以鋁為主成分之金屬氧化物層， 前述金屬氧化物層之上之具有多晶構造之氧化物半導體層， 自前述氧化物半導體層之上與前述氧化物半導體層接觸之源極電極及汲極電極，以及 前述源極電極及前述汲極電極之上之絕緣層，且 在將供給至前述閘極電極之電壓設為Vg， 將前述半導體裝置之臨限值電壓設為Vth， 將由前述閘極電極與前述氧化物半導體層夾著之前述閘極絕緣層之靜電電容設為Cox時， 前述半導體裝置之線形遷移率， 在(Vg-Vth)×Cox=1×10 -6C/cm 2時大於30 cm 2/Vs。
  4. 一種半導體裝置，其包含：閘極電極， 前述閘極電極之上之閘極絕緣層， 前述閘極絕緣層之上之以鋁為主成分之金屬氧化物層， 前述金屬氧化物層之上之具有多晶構造之氧化物半導體層， 自前述氧化物半導體層之上與前述氧化物半導體層接觸之源極電極及汲極電極，以及 前述源極電極及前述汲極電極之上之絕緣層，且 在將供給至前述閘極電極之電壓設為Vg， 將前述半導體裝置之臨限值電壓設為Vth， 將由前述閘極電極與前述氧化物半導體層夾著之前述閘極絕緣層之靜電電容設為Cox時， 藉由Vg=Vth下之前述半導體裝置之線形遷移率歸一化後之歸一化線形遷移率， 在(Vg-Vth)×Cox=5×10 -7C/cm 2時大於3.0。
  5. 如請求項4之半導體裝置，其中前述歸一化線形遷移率， 在(Vg-Vth)×Cox=1×10 -6C/cm 2時大於4.0。
  6. 一種半導體裝置，其包含：閘極電極， 前述閘極電極之上之閘極絕緣層， 前述閘極絕緣層之上之以鋁為主成分之金屬氧化物層， 前述金屬氧化物層之上之具有多晶構造之氧化物半導體層， 自前述氧化物半導體層之上與前述氧化物半導體層接觸之源極電極及汲極電極，以及 前述源極電極及前述汲極電極之上之絕緣層，且 在將供給至前述閘極電極之電壓設為Vg， 將前述半導體裝置之臨限值電壓設為Vth， 將由前述閘極電極與前述氧化物半導體層夾著之前述閘極絕緣層之靜電電容設為Cox時， 藉由Vg=Vth下之前述半導體裝置之線形遷移率歸一化後之歸一化線形遷移率， 在(Vg-Vth)×Cox=1×10 -6C/cm 2時大於4.0。
  7. 如請求項1至6中任一項之半導體裝置，其中關於前述閘極電極與前述氧化物半導體層重疊之區域，且為由前述源極電極與前述汲極電極夾著之區域即通道區域，在將連結前述源極電極與前述汲極電極之第1方向上之前述通道區域之長度設為L，將與前述第1方向正交之第2方向上之前述通道區域之寬度設為W時， Vth係在前述源極電極與前述汲極電極之間之電壓為0.1 V時，在前述半導體裝置中流通有W/L×10nA之電流時之Vg。
  8. 如請求項1至6中任一項之半導體裝置，其中前述線形遷移率基於前述源極電極與前述汲極電極之間之電壓為0.1 V時之前述半導體裝置之Id-Vg特性而求得。
  9. 如請求項1至6中任一項之半導體裝置，其中前述金屬氧化物層含有氧化鋁。
TW113114860A 2023-05-12 2024-04-22 半導體裝置 TWI902229B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023-079338 2023-05-12
JP2023079338A JP2024163588A (ja) 2023-05-12 2023-05-12 半導体装置

Publications (2)

Publication Number Publication Date
TW202445691A TW202445691A (zh) 2024-11-16
TWI902229B true TWI902229B (zh) 2025-10-21

Family

ID=93355786

Family Applications (1)

Application Number Title Priority Date Filing Date
TW113114860A TWI902229B (zh) 2023-05-12 2024-04-22 半導體裝置

Country Status (5)

Country Link
US (1) US20240379865A1 (zh)
JP (1) JP2024163588A (zh)
KR (1) KR102801339B1 (zh)
CN (1) CN118943145A (zh)
TW (1) TWI902229B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023138170A (ja) * 2022-03-18 2023-09-29 キオクシア株式会社 半導体装置および半導体記憶装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220208946A1 (en) * 2020-12-31 2022-06-30 Lg Display Co., Ltd. Light emitting display apparatus and multi-screen display apparatus including the same
TW202308113A (zh) * 2009-10-29 2023-02-16 日商半導體能源研究所股份有限公司 半導體裝置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101359362B1 (ko) * 2005-12-02 2014-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 디스플레이 장치, 및 전자 장치
US8871565B2 (en) 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5936908B2 (ja) * 2011-05-20 2016-06-22 株式会社半導体エネルギー研究所 パリティビット出力回路およびパリティチェック回路
US8901557B2 (en) * 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2880690B1 (en) 2012-08-03 2019-02-27 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device with oxide semiconductor stacked film
TWI761605B (zh) 2012-09-14 2022-04-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
US9425217B2 (en) 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2017137869A1 (en) 2016-02-12 2017-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
WO2018167593A1 (ja) * 2017-03-13 2018-09-20 株式会社半導体エネルギー研究所 複合酸化物、およびトランジスタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202308113A (zh) * 2009-10-29 2023-02-16 日商半導體能源研究所股份有限公司 半導體裝置
US20220208946A1 (en) * 2020-12-31 2022-06-30 Lg Display Co., Ltd. Light emitting display apparatus and multi-screen display apparatus including the same

Also Published As

Publication number Publication date
CN118943145A (zh) 2024-11-12
KR102801339B1 (ko) 2025-04-30
TW202445691A (zh) 2024-11-16
US20240379865A1 (en) 2024-11-14
JP2024163588A (ja) 2024-11-22
KR20240164399A (ko) 2024-11-19

Similar Documents

Publication Publication Date Title
TWI902229B (zh) 半導體裝置
KR102898869B1 (ko) 반도체 장치
US20230317833A1 (en) Method for manufacturing semiconductor device
EP4340042A1 (en) Semiconductor device
US20240312999A1 (en) Semiconductor device
US20250022965A1 (en) Semiconductor device
US20230317834A1 (en) Method for manufacturing semiconductor device
US20250022966A1 (en) Semiconductor device
TWI902160B (zh) 半導體裝置及顯示裝置
US20250015189A1 (en) Semiconductor device
US20250063761A1 (en) Semiconductor device
KR20250047631A (ko) 반도체 장치 및 그 제조 방법
CN118738138A (zh) 半导体装置及半导体装置的制造方法
TW202441796A (zh) 半導體裝置及其製造方法
WO2024190449A1 (ja) 半導体装置
JP2024139916A (ja) 半導体装置、表示装置、及び半導体装置の製造方法
JP2024048269A (ja) 半導体装置の製造方法
JP2024163719A (ja) 半導体装置及びその製造方法
JP2024040960A5 (zh)