TWI838115B - 裝置封裝體及其製造方法 - Google Patents

Abstract

一種裝置封裝體，包含第一晶粒，其包含半導體基板；隔離層，位於半導體基板上，其中隔離層為第一介電材料；第一虛置導孔，貫穿隔離層至半導體基板之中；接合層，位於隔離層上，其中接合層為第二介電材料，第二介電材料具有小於第一介電材料的導熱係數；第一虛置墊，位於接合層之內且位於第一虛置導孔上；虛置晶粒，直接接合至接合層；第二晶粒，直接接合至接合層且接合至第一虛置墊；以及金屬間隙填充材料，位於虛置晶粒與第二晶粒之間。

Description

裝置封裝體及其製造方法

本發明實施例是關於裝置封裝體，特別是關於散熱結構。

由於持續改善各種電子元件（例如，電晶體、二極體（diodes）、電阻器、電容器等）的積體密度，半導體產業經歷了快速成長。在大多數的情況下，積體密度透過不斷減少最小部件的尺寸來改善，其允許更多的元件能被整合至給定的區域之中。隨著對縮小的電子裝置的需求逐漸增長，出現了朝向更小以及更具創造性的半導體晶粒的封裝技術的趨勢。

本發明實施例提供一種裝置封裝體，包含第一晶粒，包含半導體基板；隔離層，位於半導體基板上，其中隔離層為第一介電材料；第一虛置導孔，貫穿隔離層至半導體基板之中；接合層，位於隔離層上，其中接合層為第二介電材料，第二介電材料具有小於第一介電材料的導熱係數；第一虛置墊，位於接合層之內且位於第一虛置導孔上；虛置晶粒，直接接合至接合層；第二晶粒，直接接合至接合層且接合至第一虛置墊；以及金屬間隙填充材料，位於虛置晶粒與第二晶粒之間。

本發明實施例提供一種裝置封裝體，包含第一晶粒；接合層，覆蓋第一晶粒的第一側，其中接合層為包含鋁的介電材料；第二晶粒，以介電質對介電質鍵結接合至接合層；貫穿導孔，貫穿接合層，其中貫穿導孔電性地連接至第一晶粒及第二晶粒；熱結構，以介電質對介電質鍵結接合至接合層；以及金屬熱材料，橫向地圍繞第二晶粒，其中金屬熱材料與接合層的頂表面、第二晶粒的側壁、及熱結構的側壁實體地接觸。

本發明實施例提供一種裝置封裝體的製造方法，包含沉積第一介電材料層於第一半導體晶粒上方；形成複數個虛置導孔貫穿第一介電材料層至第一半導體晶粒之中；沉積第二介電材料層於第一介電材料層上方；形成複數個虛置墊及複數個接合墊於第二介電材料層中，其中至少一虛置墊與至少一虛置導孔實體地接觸；對第二介電材料層執行第一薄化製程；以熔接將虛置半導體晶粒接合至第二介電材料層；以熔接將第二半導體晶粒接合至第二介電材料層；以及以金屬材料填充延伸於虛置半導體晶粒與第二半導體晶粒之間的區域。

以下揭露提供了許多的實施例或範例，用於實施所提供的標的物之不同元件。各元件和其配置的具體範例描述如下，以簡化本發明實施例之說明。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例而言，敘述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接觸的實施例，也可能包含額外的元件形成在第一和第二元件之間，使得它們不直接接觸的實施例。此外，本發明實施例可能在各種範例中重複參考數值以及∕或字母。如此重複是為了簡明和清楚之目的，而非用以表示所討論的不同實施例及∕或配置之間的關係。

再者，其中可能用到與空間相對用詞，例如「在……之下」、「下方」、「較低的」、「上方」、「較高的」等類似用詞，是為了便於描述圖式中一個（些）部件或特徵與另一個（些）部件或特徵之間的關係。空間相對用詞用以包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時（旋轉90度或其他方位），其中所使用的空間相對形容詞也將依轉向後的方位來解釋。

根據一些實施例，可將半導體裝置彼此接合（bond）以提供三維積體晶片（3D integrated chip；3DIC）封裝體，諸如系統上覆積體晶片（system on integrated chip；SoIC）封裝體。在一些實施例中，熱可以藉由金屬散熱結構自底部半導體裝置散發出去。金屬散熱結構可包含例如虛置導孔（dummy vias）、虛置接合墊（dummy bond pads）、以及虛置間隙填充（gap-filling）區。基於封裝體裝置及∕或裝置的熱管理需求，金屬散熱結構可適應特定配置。在一些實施例中，隔離層可由絕緣高導熱材料所形成。可薄化或省略隔離層以及各種接合層以減少熱阻。藉由本揭露描述的各種實施例可以實現數個優點。前述優點包含高散熱效率、藉由重疊散熱部件與裝置熱點來進行目標熱點管理、易於與系統上覆積體晶片製程整合、易於管理及適應不同的封裝體配置（例如，不同的封裝元件形狀及∕或尺寸）。

第1、2、3、4、5、6、7A、8圖以及第9圖是根據一些實施例，繪示出形成半導體封裝體100（參見第9圖）的製程的中間步驟的剖面示意圖。第7B圖是根據一些實施例，繪示出近似於第7A圖所繪示的結構的上視示意圖。參見第1圖，根據一些實施例，繪示出半導體晶粒101。半導體晶粒101可為較大晶圓的一部分所形成的裸晶（bare chip）半導體晶粒（例如，未封裝的半導體晶粒）。舉例來說，半導體晶粒101可為邏輯晶粒（例如，應用處理器（application processor；AP）、中央處理單元（central processing unit；CPU）、圖形處理單元（graphics processing unit；GPU）、微控制器（microcontroller）等）、記憶體晶粒（例如，動態隨機存取記憶體（dynamic random access memory；DRAM）晶粒、混合記憶體立方體（hybrid memory cube；HMC）、靜態隨機存取記憶體（static random access memory；SRAM）晶粒、寬輸入∕輸出（wideIO）記憶體晶粒、磁阻式隨機存取記憶體（static random access memory；MRAM）晶粒、電阻式隨機存取記憶體 （static random access memory；RRAM）晶粒等）、電源管理晶粒（例如，電源管理積體電路（power management integrated circuit；PMIC）晶粒）、射頻（radio frequency；RF）晶粒、感測器晶粒、微機電系統（micro-electro-mechanical-system；MEMS）晶粒、訊號處理晶粒（例如，數位訊號處理（digital signal processing；DSP）晶粒）、前端（front-end）晶粒（例如，類比前端（analog front-end；AFE）晶粒）、生物醫學（biomedical）晶粒、其類似物、或上述之組合。

根據一些實施例，可根據適用的製造製程來處理半導體晶粒101以形成積體電路（IC）於半導體晶粒101中。舉例來說，半導體晶粒101可包含半導體基板102。半導體基板102可為例如塊體（bulk）半導體基板、絕緣體上覆半導體（semiconductor-on-insulator；SOI）基板、多膜層半導體基板、或類似的基板。半導體基板102可包含半導體材料，諸如矽；鍺；化合物半導體，包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及∕或銻化銦；合金半導體，包含矽-鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、及∕或磷砷化鎵銦；或上述之組合。亦可使用其他的基板，諸如多膜層或梯度基板。半導體基板102可為摻雜或未摻雜。半導體基板102具有活性表面（例如，第 1圖中面向下的表面），有時稱作前側，以及非活性表面（例如，第1圖中面向上的表面），有時稱作後側。

裝置103（由電晶體代表）可形成於半導體基板102中及∕或半導體基板102上。裝置103可形成於半導體基板102的前側。裝置103可包含主動裝置（例如，電晶體、二極體等）、被動裝置（例如，電容器、電阻器等）、及∕或其他的電路元件。在各種實施例中，一些裝置103在操作期間產生了相對高水平的熱。在一些實施例中，一些裝置103可形成於半導體基板102上的主動層（未分別標記）中，且可被隔離區（例如，淺溝槽隔離（shallow trench isolation；STI）區或類似的隔離區）所環繞。裝置103可使用任意合適的技術來形成。

在一些實施例中，裝置可藉由互連結構104互相連接，互連結構104包含了例如導電部件105，諸如金屬化圖案、金屬導線、金屬導孔（vias）、金屬墊（pads）、或類似的導電部件，其設置於半導體基板102上方的一或多個介電層中。互連結構104電性地連接裝置103以形成一或多個積體電路（IC）。導電部件105可包含接觸墊，其允許在互連結構104與裝置103之間形成連接。（多個）介電層可包含氧化矽、氮氧化矽、氮化矽、其他低介電常數材料、聚合物材料、類似的介電材料、或上述之組合。

在一些實施例中，半導體晶粒101可形成作較大晶圓的一部分，且可形成多個半導體晶粒101於單一晶圓上。在一些實施例中，形成於晶圓上的半導體晶粒101可在隨後使用鋸切製程或類似的製程將彼此單粒化（singulated）。在一些實施例中，晶片探針（chip probe；CP）測試可以應用至每個半導體晶粒101（例如，透過互連結構104的接觸墊）。晶片探針測試用於檢查半導體晶粒101的電性功能，且通過晶片探針測試的晶粒被稱作已知良好晶粒（known good dies；KGD）。未通過晶片探針測試的半導體晶粒 101會被丟棄或修復。以此方式，提供了用於封裝的已知良好晶粒，這可減少對有缺陷晶粒的封裝的浪費及費用。

在一些實施例中，在晶片探針測試之後，可形成一或多層介電層106於每個已知良好晶粒的互連結構104上方。（多層）介電層106可包含氧化矽、氮氧化矽、氮化矽、或類似的介電材料。（多層）介電層106可在後續的封裝製程期間保護接觸墊。在一些實施例中，可藉由設置在（多層）介電層106中的金屬化圖案107來提供額外的互相連接。

在第2圖中，根據一些實施例，形成隔離層108於半導體基板102的後側上方。可形成隔離層108以保護半導體晶粒101且將半導體晶粒101與後續的製程步驟隔離。隔離層108的材料可為絕緣材料及∕或適用於介電質對介電質鍵結（dielectric-to-dielectric bonding）的材料。隔離層108可使用合適的技術來形成，諸如原子層沉積（atomic layer deposition；ALD）、化學氣相沉積（chemical vapor deposition；CVD）、物理氣相沉積（physical vapor deposition；PVD）、或類似的製程。在一些實施例中，隔離層108形成為厚度T1，其範圍可為約2000埃（Å）至約1微米（µm）。厚度T1可能具有其他的厚度範圍。

在一些實施例中，隔離層108是由具有相對大的導熱係數的絕緣材料所形成，諸如大於約100 W∕m-°K的導熱係數。舉例來說，在一些實施例中，隔離層108可由諸如氧化鋁（Al ₂O ₃）、氮化鋁（AlN）、類似的材料、或上述之組合的材料來形成。藉由以具有較大的導熱係數的材料來形成隔離層108，由裝置103所產生的熱可以更有效地消散至上覆的熱結構之中，諸如熱結構160或者熱填充區170（參見第7A圖至第7B圖）。

隔離層108亦可使用其它的材料。舉例來說，在其它實施例中，隔離層108是由具有相對小的導熱係數的絕緣材料所形成，例如小於約2 W∕m-°K的導熱係數。舉例來說，隔離層108可由氧化矽、氮氧化矽、氮化矽、類似的材料、或上述之組合來形成。在一些實施例中，隔離層108隨後進行薄化（參見第4圖）以改善透過隔離層108的散熱。

在第3圖中，根據一些實施例，形成貫穿導孔110（through via）以及導熱導孔111（thermal via）。形成貫穿導孔110延伸穿過隔離層108以及半導體基板102，以與互連結構104的導電部件105進行實體（physical）接觸以及電性接觸。形成導熱導孔111延伸穿過隔離層108且至少部分地貫穿至半導體基板102之中，以改善裝置103的散熱。以此方式，導熱導孔111可被視為「虛置導孔（dummy vias）」。在其他實施例中，並未形成導熱導孔111。

貫穿導孔110可以藉由例如蝕刻穿過隔離層108、半導體基板102、以及其他膜層的開口以露出導電部件105來形成。開口可使用例如合適的光學微影以及蝕刻技術來蝕刻。在一些實施例中，可順應地（conformally）沉積可選的（optional）阻障層（barrier layer）於開口中，諸如使用原子層沉積（ALD）、化學氣相沉積（CVD）、物理氣相沉積（PVD）、熱氧化、類似的製程、或上述之組合。阻障層可由氧化物、氮化物、碳化物、類似的材料、或上述之組合來形成。可接著沉積導電材料於阻障層上方以及於開口中。導電材料可使用電化學電鍍（electro-chemical plating）製程、化學氣相沉積、原子層沉積、物理氣相沉積、類似的製程、或上述之組合來形成。導電材料的示例為銅、鎢、鋁、銀、金、類似的材料、或上述之組合。可使用諸如化學機械拋光（chemical-mechanical polish；CMP）處理或類似的平坦化製程自隔離層108的表面移除多餘的導電材料以及阻障層。阻障層以及導電材料的剩餘部分形成為貫穿導孔110。亦可使用其他的材料或形成技術。

可使用近似於形成貫穿導孔110的技術來形成導熱導孔111。舉例來說，可蝕刻開口穿過隔離層108且部分地進入半導體基板102之中。可沉積可選的阻障層於開口中，且接著可沉積導電材料於阻障層上。在一些實施例中，導熱導孔111自半導體基板102的後側表面延伸至半導體基板102之中的距離D1的範圍為約4微米至約6微米。在一些實施例中，導熱導孔111與裝置103垂直地分隔（例如，與半導體基板 102 的前側表面垂直地分隔），分隔的距離D2的範圍為約3微米至約5微米。在一些實施例中，導熱導孔111的寬度之範圍為約1微米至約2微米。亦可具有其他的距離或寬度，且可在相同的結構中形成具有各種距離或寬度的導熱導孔111。在一些情況下，具有較大的距離D1、較小的距離D2、及∕或較大的寬度的導熱導孔111可允許更有效的散熱。可使用諸如化學機械拋光（CMP）處理或類似的平坦化製程自隔離層108的表面移除多餘的導電材料以及阻障層。阻障層以及導電材料的剩餘部分形成為導熱導孔111。貫穿導孔110以及導熱導孔111可以共享形成步驟。舉例來說，貫穿導孔110以及導熱導孔111的形成可使用相同的刻蝕步驟、相同的阻障層沉積步驟、相同的導電材料沉積步驟、及∕或相同的平坦化步驟。亦可使用其他的材料或形成技術。

在第4圖中，根據一些實施例，執行可選的薄化製程以薄化隔離層108。在一些實施例中，薄化製程可包含化學機械拋光（CMP）處理或類似的製程，且可與第3圖所描述的平坦化處理互相組合。在一些情況下，薄化隔離層108可改善透過隔離層108的散熱。舉例來說，在隔離層108是由具有相對小的導熱係數的材料所形成的一些實施例中，儘管隔離層108的導熱係數相對較小，但薄化隔離層108仍可改善透過隔離層108的散熱。在一些實施例中，隔離層108並未進行薄化。舉例來說，對於隔離層108是由具有相對大的導熱係數的材料所形成的一些實施例，隔離層108可以不進行薄化。在一些實施例中，可薄化由具有相對大的導熱係數的材料所形成的隔離層108。在一些實施例中，在執行薄化製程之後，隔離層108可具有厚度T2，其小於約500埃，諸如厚度T2之範圍為約100埃至約500埃。厚度T2亦可具有其他的厚度。

在第5圖中，根據一些實施例，形成接合層112、導熱墊113（例如，導熱墊113A、113B、113C）、以及接合墊114於隔離層108上方。接合層112、導熱墊113、及∕或接合墊114可在後續的製程步驟中用於與其他結構接合。舉例來說，接合層112可用於接合製程，諸如直接接合、熔接（fusion bonding）、介電質對介電質鍵結、氧化物對氧化物鍵結、或類似的接合製程。導熱墊113及∕或接合墊114可用於接合製程，諸如直接接合、熔接、金屬對金屬鍵結、或類似的接合製程。在一些實施例中，接合層112、導熱墊113、以及接合墊114皆用於接合（例如，「混合接合（hybrid bonding）」）。

在一些實施例中，接合層112是由含矽的介電材料所形成，諸如氧化矽、氮化矽、氮氧化矽、或類似的材料。接合層112亦可使用其他的材料。接合層112可使用任意合適的方法來沉積，諸如原子層沉積（ALD）、化學氣相沉積（CVD）、物理氣相沉積（PVD）、或類似的製程。在一些實施例中，接合層112可具有範圍為約200奈米（nm）至約900奈米的厚度，但亦可具有其他的厚度。在一些實施例中，接合層112隨後進行薄化，將於下方參見第10圖以及第11圖進行更詳細地描述。在其他實施例中，並未形成接合層112，將於下方參見第12圖進行更詳細地描述。在一些實施例中，接合層112的材料的導熱係數可小於隔離層108的材料的導熱係數。

可形成以及設置導熱墊113以及接合墊114於介電層中。在一些實施例中，導熱墊113近似於接合墊114，但差別在於接合墊114亦用於形成電性連接（例如，電性連接至貫穿導孔110）。在一些情況下，導熱墊113可為電性隔離且可用於促進熱從裝置103散發出去。以此方式，導熱墊113在一些情況下可被視為「虛置墊」。在一些情況下，導熱墊113及∕或接合墊114可延伸於隔離層108的頂表面上，如第5圖所繪示。如第5圖所繪示，接合墊114可透過貫穿導孔110進行實體接觸以及電性接觸，且因此可電性地耦合至互連結構104。同樣地，在一些實施例中，導熱墊113可實體地接觸一或多個導熱導孔111。在一些情況下，可形成不與導熱導孔111實體地接觸的導熱墊113。

導熱墊113以及接合墊114可在形成接合層112之前或之後形成。導熱墊113以及接合墊114可包含銅或類似的材料，且藉由電鍍製程、鑲嵌（damascene）製程、或類似的製程來形成。在一些實施例中，導熱墊113以及接合墊114可由近似於貫穿導孔110以及導熱導孔111的材料所形成。

舉例來說，導熱墊113以及接合墊114可藉由先在接合層112之內形成開口（未分別繪示）來同時形成。舉例來說，開口可藉由在接合層112的頂表面上方施加並圖案化光阻，接著使用圖案化的光阻作為蝕刻遮罩蝕刻接合層112來形成。接合層112可藉由乾式蝕刻（例如，反應式離子蝕刻（reactive ion etching；RIE）、中性束蝕刻（neutral beam etching；NBE）、或類似的乾式蝕刻製程）、濕式蝕刻、或類似的製程來蝕刻。根據本揭露的一些實施例，蝕刻停止於隔離層108上，使得貫穿導孔110及∕或導熱導孔111露出於接合層112中的開口。亦可使用其他形成接合層開口的技術。

在一些實施例中，可接著沉積導電材料於開口中以形成導熱墊113以及接合墊114。在實施例中，導電材料可包含阻障層、晶種層、填充金屬、或上述之組合。舉例來說，可先坦覆（blanket）沉積阻障層於接合層112上方以及於開口之內。阻障層可包含鈦、氮化鈦、鉭、氮化鉭、類似的材料、或上述之組合。晶種層可為導電材料，諸如銅，且可使用合適的製程坦覆沉積於阻障層上方，諸如濺鍍（sputtering）、蒸鍍（evaporation）、電漿增強化學氣相沉積（plasma-enhanced chemical vapor deposition；PECVD）、或類似的製程。填充金屬可為導電材料，諸如銅、銅合金、鋁、或類似的材料，且可使用合適的製程沉積來沉積，諸如電鍍、無電電鍍（electroless plating）、或類似的製程。在一些實施例中，填充金屬可填充或過度填充開口。一旦沉積了填充金屬，就可以使用例如諸如化學機械拋光（CMP）處理的平坦化製程來移除填充金屬、晶種層、以及阻障層的多餘材料。在平坦化製程之後，在一些情況下，接合層112 、導熱墊113、及∕或接合墊114的頂表面可實質上齊平或者共平面。

導熱墊113可形成為具有不同的寬度，且不同寬度的三個導熱墊113的示例在第5圖中被繪示為導熱墊113A、113B、以及113C。舉例來說，導熱墊113A具有寬度WA，導熱墊113B具有大於寬度WA的寬度WB，而導熱墊113C具有大於寬度WB的寬度WC。舉例來說，寬度WA可代表範圍為約2微米至約5微米的寬度，寬度WB可代表範圍為約5微米至約10微米的寬度，而寬度WC可代表大於約 100微米的寬度。前述範圍僅為示例，且導熱墊可具有其他的寬度或多個寬度的組合。

在一些情況下，形成具有較大寬度的導熱墊 113 可改善其下方的裝置 103 的散熱。舉例來說，在一些情況下，相對於使用具有小於約5微米的寬度WA的導熱墊113A，使用具有約5微米或更大寬度的寬度 WB 的導熱墊 113B可降低裝置103周圍區域約9％或以上的熱阻。降低的熱阻對應至改善的散熱。當使用更寬的導熱墊 113 時，可能降低其他數值的熱阻，且可能取決於裝置 103 周圍區域的特定材料或幾何形狀。在一些情況下，可藉由使用延伸於兩個或兩個以上的上覆結構的下方的額外導熱墊 113來進一步改善散熱。這將在下方參見第6圖所繪示的導熱墊 113C進行更詳細的描述。

在第6圖中，根據一些實施例，將半導體裝置150以及熱結構160接合至半導體晶粒101。舉例來說，如第6圖所繪示，半導體裝置150以及熱結構160被接合至接合層112、導熱墊113、及∕或接合墊114。以此方式，半導體裝置150以及熱結構160在本揭露中可共同地稱作「接合元件」。可以以任意合適的配置將任意合適數目或類型的半導體裝置150或熱結構160接合至半導體晶粒101。

半導體裝置150可包含例如晶片、晶粒、積體電路裝置、或其類似物。舉例來說，半導體裝置150可為邏輯裝置（例如，中央處理單元（CPU）、圖形處理單元（GPU）、微控制器、或類似的裝置）、記憶體裝置（例如，動態隨機存取記憶體（DRAM）晶粒、靜態隨機存取記憶體（SRAM）晶粒、或類似的裝置）、電源管理裝置（例如，電源管理積體電路（PMIC）晶粒）、射頻（RF）裝置、感測裝置、微機電系統（MEMS）裝置、訊號處理裝置（例如，數位訊號處理（DSP）晶粒）、前端裝置（例如，類比前端（AFE）晶粒）、類似的裝置、或上述之組合（例如，系統上覆晶片（system-on-a-chip；SoC） 晶粒）。在一些實施例中，半導體裝置150為包含多個半導體基板的堆疊裝置。舉例來說，半導體裝置150可為包含多個記憶體晶粒的記憶體裝置，諸如混合記憶體立方體（HMC）裝置、高頻寬記憶體（high bandwidth memory；HBM）裝置、或類似的裝置。在這樣的實施例中，半導體裝置150包含藉由諸如貫穿矽導孔（through-silicon vias）之類的貫穿基板導孔（through-substrate vias；TSV）互相連接的多個半導體基板。在一些實施例中，亦可使用其他類型或其他配置的半導體裝置150，且可以將不同類型的半導體裝置150接合至半導體晶粒101。

在一些實施例中，半導體裝置150包含接合層152以及形成在接合層152中的接合墊154。在一些實施例中，亦可形成可選的導熱墊153於接合層152中。半導體裝置150的接合墊154為電性地連接至半導體裝置150之內的其他導電部件或電路的金屬墊。導熱墊153近似於接合墊154，但差別在於接合墊154是用於將半導體裝置150實體地以及電性地連接至接合墊114，而導熱墊153為電性隔離結構且用於促進散熱。以此方式，在一些情況下，導熱墊153可視為「虛置墊」。接合層152可圍繞導熱墊153以及接合墊154，且可具有與導熱墊153以及接合墊154的表面共平面或齊平的表面。接合層152、導熱墊153、及∕或接合墊154可用於將半導體裝置150接合至半導體晶粒101。舉例來說，接合層152可使用直接接合、熔接、介電質對介電質鍵結、氧化物對氧化物鍵結、或類似的接合來接合至接合層112。接合墊154可使用直接接合、熔接、金屬對金屬鍵結、或類似的接合來接合至接合墊114。導熱墊153可使用直接接合、熔接、金屬對金屬鍵結、或類似的接合來接合至導熱墊113，但在其他實施例中，一些導熱墊153可以不直接接合至導熱墊113。

接合層152可為適用於直接接合、熔接、介電質對介電質鍵結、或類似的接合的任何合適的材料。在一些實施例中，接合層152可近似於接合層112。舉例來說，接合層152可為氧化矽、氮氧化矽、氮化矽、或類似的材料。導熱墊153以及接合墊154可由適用於直接接合、熔接、金屬對金屬鍵結、或類似的接合的材料所形成。舉例來說，導熱墊153以及接合墊154可由諸如銅、鋁、或類似的金屬所形成。導熱墊153以及接合墊154亦可使用其他材料。

值得注意的是，半導體裝置150是在不使用焊接連接（solder connections）（例如，微型凸塊（microbumps）或其類似物）的情況下接合至半導體晶粒101。藉由將半導體裝置150直接接合至半導體晶粒101，可實現多個優點，諸如：更精細的凸塊節距（bump pitch）；藉由使用混合接合來實現的小型封裝體；用於晶片輸入∕輸出（input∕output；I∕O）的更小接合節距可擴展性，以實現高密度晶粒對晶粒互相連接；改善機械耐久度；改善電性表現；減少缺陷；以及提高產率（yield）。此外，可在半導體裝置150之間實現更短的晶粒對晶粒距離，其能具有更小外形尺寸、更高的頻寬、改善的電源完整性（power integrity；PI）、改善的訊號完整性（signal integrity；SI）、以及更低的功耗的優點。

熱結構 160可為接合至半導體晶粒101的結構，其促進自半導體晶粒101（例如，裝置 103）及∕或自半導體裝置 150的散熱。因此，熱結構160 可包含一或多個具有適當地高導熱係數的材料。舉例來說，熱結構160的材料可包含諸如矽（例如，塊體矽）、氧化矽、陶瓷、類似的材料、或上述之組合。熱結構160可不含主動及∕或被動裝置，因此在一些情況下可以被視為「虛置晶粒」。

在一些實施例中，熱結構160包含接合層162以及導熱導孔164。導熱導孔164延伸穿過接合層162且可突出至熱結構160之中，如第6圖所繪示。在其他實施例中，並未形成導熱導孔164。接合層162以及導熱導孔164可用於將熱結構160接合至半導體晶粒101。舉例來說，接合層162可接合至接合層112，而導熱導孔164可接合至導熱墊113。在一些實施例中，一些導熱導孔164可以不接合至導熱墊113。接合層162可以由近似於先前描述的用於半導體裝置150的接合層152的材料所形成，且可使用近似的技術來形成。導熱導孔164可以由近似於先前描述的用於半導體裝置150的接合墊154的材料所形成，且可使用近似的技術來形成。亦可使用其他材料或形成技術。

在一些實施例中，半導體裝置150以及熱結構160使用例如介電質對介電質鍵結、金屬對金屬鍵結、或上述之組合（例如，「混合接合」）接合至半導體晶粒101。在一些實施例中，可在接合之前對半導體晶粒101（例如，接合層112、導熱墊113、以及接合墊114）的接合表面、半導體裝置150（例如，接合層152、導熱墊153、以及接合墊154）的接合表面、以及熱結構160（例如，接合層162以及導熱導孔164）的接合表面執行活化製程（activation process）。

活化半導體晶粒101 、半導體裝置150、及∕或熱結構160的接合表面可包含乾式處理、濕式處理、電漿處理、暴露於惰性氣體電漿、暴露於H ₂、暴露於N ₂、暴露於O ₂、上述之組合、或類似的處理。對於使用濕式處理的實施例，可使用RCA清洗。在其他實施例中，活化製程可包含其他類型的處理。活化製程有助於將半導體裝置150以及熱結構160接合至半導體晶粒101。

在活化製程之後，半導體裝置150以及熱結構160的接合表面可放置成與半導體晶粒101的接合表面接觸。舉例來說，每個半導體裝置150的接合層152可放置成與接合層112實體接觸，且每個半導體裝置150的接合墊154可放置成與對應的接合墊114實體接觸。每個半導體裝置150的導熱墊153亦可放置成與對應的導熱墊113實體接觸。同樣地，每個熱結構160的接合層162可放置成與接合層112實體接觸，且每個熱結構160的導熱導孔164可放置成與對應的導熱墊113實體接觸。在一些情況下，當多個接合表面彼此實體接觸時，便開始進行接合表面之間的接合製程。

在一些實施例中，在接合表面實體接觸之後，執行熱處理。在一些情況下，熱處理可加強接合元件與半導體晶粒101之間的接合。熱處理的製程溫度之範圍可為約200℃至約400℃，但亦可使用其他溫度。以此方式，半導體裝置150、熱結構160、以及晶圓是使用介電質對介電質鍵結及∕或金屬對金屬鍵結來接合。此外，雖然已描述了特定製程以啟動以及加強半導體裝置150、熱結構160、以及半導體晶粒101之間的接合，但這些描述僅為說明的目的且不意圖對實施例作出限制。相反地，亦可使用烘烤、退火（annealing）、壓製、或其他的接合製程或製程組合的任意合適的組合來進行。本揭露實施例的範圍完全意圖包含所有的這些製程。

在一些實施例中，半導體晶粒101的導熱墊113可在兩個或兩個以上的接合元件（例如，半導體裝置150及∕或熱結構160）下方連續地延伸。以此方式，可以形成「橫跨晶粒（cross-die）」導熱墊113。接合元件可直接接合也可不直接接合至導熱墊113。舉例來說，如第6圖所繪示，導熱墊113C自半導體裝置150下方延伸至熱結構160下方。此外，半導體裝置150的導熱墊153以及熱結構160的導熱導孔164接合至相同的導熱墊113C。以此方式形成在接合元件之間延伸的導熱墊113可促進改善半導體封裝體100內的散熱。舉例來說，在一些實施例中，如本揭露所描述，橫跨晶粒導熱墊113可允許更有效地從裝置103及∕或半導體裝置150散熱，並將熱傳向熱結構160。在一些實施例中，導熱墊113或導熱墊113的多個部分可在兩個以上的接合元件下方延伸及∕或可以僅部分地延伸穿過接合元件之間的區域。

根據一些實施例，在第7A圖以及第7B圖中，形成熱填充區170於接合元件之間。第7A圖為剖面示意圖，第7B圖為近似於第7A圖所繪示的結構的上視示意圖。第7B圖中所繪示的結構為說明性示例，而部件可能具有其他配置或設置，且這些所有的變化皆在本揭露的考慮範圍之內。熱填充區170包含具有高導熱係數的材料，諸如金屬，其允許熱更有效地自半導體裝置150及∕或半導體晶粒101消散。熱填充區170可為例如，填充鄰近的接合元件之間的間隙的結構，諸如鄰近的半導體裝置150及∕或熱結構160之間的間隙。如第7B圖所繪示，熱填充區170可部分地橫向地圍繞或完全地橫向地圍繞半導體裝置150及∕或熱結構160。在一些實施例中，熱填充區170的一些部分形成於導熱墊113上且與導熱墊113實體接觸，這可以促進熱自這些導熱墊113耗散至其上方的熱填充區170中。以此方式，使用如本揭露所描述的熱填充區170可改善半導體封裝體100之內的散熱效率。

根據一些實施例，作為形成熱填充區170的示例，可以先沉積阻障層171於結構上方。舉例來說，阻障層171可坦覆沉積於接合元件的頂表面以及側壁上，以及於鄰近的接合元件之間的接合層112及∕或導熱墊113的露出表面上。在一些實施例中，阻障層171可包含諸如鈦、氮化鈦、鉭、氮化鉭、類似的材料、或上述之組合的材料。在一些實施例中，阻障層171可包含氧化矽、氮化矽、氧化鋁、氮化鋁、類似的材料、或上述之組合。阻障層171可使用一或多種合適的技術來沉積，例如原子層沉積（ALD）、物理氣相沉積（PVD）、化學氣相沉積（CVD）、電漿增強化學氣相沉積（PECVD）、電鍍、或類似的製程。亦可使用其他材料或沉積技術。在一些情況下，阻障層171可助於阻擋金屬填充材料172的擴散。在其他實施例中，並未沉積阻障層171。

根據一些實施例，可接著沉積金屬填充材料172於阻障層171上方。在一些實施例中，金屬填充材料172可過度填充接合元件之間的間隙，且可在接合元件上方延伸。金屬填充材料172可橫向地圍繞一些接合元件（例如，單獨的半導體裝置150及∕或熱結構160）。金屬填充材料172可包含一或多種具有高導熱係數的材料，諸如具有比塊體矽、模製（molding）化合物、一些介電質（例如，氧化物、氮化物、或類似的介電質）、或其他間隙填充材料更高的導熱係數的材料。舉例來說，金屬填充材料172可包含一或多種金屬，諸如銅、銅合金、鈦、鎢、鋁、或類似的金屬。亦可使用其他材料。在一些實施例中，金屬填充材料172藉由先沉積晶種層（未分別繪示）於阻障層171上來形成。在一些實施例中，晶種層為金屬層，其可為單一膜層或者包含複數個由不同的材料所形成的次層（sub-layers）的複合層。晶種層可為導電材料且可使用諸如濺鍍、蒸鍍、物理氣相沉積（PVD）、或類似的合適製程來坦覆沉積於阻障層171上方。在一些實施例中，晶種層包含銅。亦可使用其他材料或技術。可接著沉積金屬填充材料172於晶種層上。金屬填充材料172可使用例如電鍍製程來形成，諸如電鍍製程或無電電鍍製程、或類似的製程。亦可使用其他沉積技術。

根據一些實施例，在沉積金屬填充材料172之後，可執行平坦化製程以移除多餘的金屬填充材料172以及阻障層171。平坦化製程可為例如化學機械拋光（CMP）處理、研磨製程、或類似的製程。在執行平坦化製程之後，金屬填充材料172以及阻障層171的剩餘部分形成為熱填充區170。在一些實施例中，在執行平坦化製程之後，熱填充區170以及接合元件的頂表面可為實質上共面或者齊平。在一些情況下，熱填充區170的頂表面可為凹面（例如，由於凹陷（dishing））、凸面、或者實質上平坦。

在第8圖中，根據一些實施例，形成接合層176以及接合墊174。接合層176以及接合墊174可隨後用於接合支撐結構180（參見第9圖）。舉例來說，接合層176可用於接合製程，諸如直接接合、熔接、介電質對介電質鍵結、氧化物對氧化物鍵結、或類似的接合製程。接合墊174可用於接合製程，諸如直接接合、熔接、金屬對金屬鍵結、或類似的接合製程。在一些實施例中，接合層176以及接合墊174皆用於接合（例如，「混合接合」）。在一些實施例中，接合層176可使用近似於先前針對接合層112所描述的材料或技術來形成。在一些實施例中，接合墊174可使用近似於先前針對接合墊114所描述的材料或技術來形成。在一些情況下，接合墊174亦可促進半導體封裝體100之內的散熱。舉例來說，接合墊174可形成於半導體裝置150上、於熱結構上、以及於熱填充區170上。以此方式，熱可以更有效地消散至例如上覆的支撐結構180之中。

第9圖是根據一些實施例，繪示出支撐結構180的接合。以此方式，根據一些實施例，可形成半導體封裝體100。支撐結構180可接合至接合層176以及接合墊174，以提供結構支撐且促進半導體封裝體100的散熱。第9圖中所繪示的支撐結構180為示例，且支撐結構180在其他實施例中可具有不同的膜層、不同的部件、或不同的配置。在一些實施例中，支撐結構180包含接合層186以及形成於支撐基板181上的接合墊184。在其他實施例中，省略了支撐結構180。

支撐基板181可為例如半導體材料，諸如矽（例如，塊體矽、矽晶圓、或類似的半導體材料）、玻璃材料、陶瓷材料、金屬材料、或類似的材料。亦可使用其他材料。接合墊184可形成於接合層186中，其可近似於先前描述的接合墊174以及接合層176。舉例來說，接合層186可用於接合製程，諸如直接接合、熔接、介電質對介電質鍵結、氧化物對氧化物鍵結、或類似的接合製程。接合墊184可用於接合製程，諸如直接接合、熔接、金屬對金屬鍵結、或類似的接合製程。接合層184可直接接合至接合層174，且接合墊186可直接接合至接合層176。接合製程可近似於之前針對第6圖所描述的接合製程。

在一些情況下，薄化接合層112及∕或接合層162可改善半導體封裝體100的散熱。舉例來說，第10圖繪示出接合層112的熱阻作為厚度的函數的模擬數據。四種不同厚度的接合層112與對應的熱阻連同趨勢線一起被繪示出。如第10圖所繪示，熱阻隨著接合層112的減少而近似線性地降低。因此，藉由薄化接合層112及∕或接合層162可降低熱阻，且相應地改善散熱。在一些情況下，薄化接合層112的厚度至約100埃可將降低裝置103周圍區域約6％或以上的熱阻。在一些情況下，可藉由將接合層112薄化至小於100埃及∕或亦藉由將熱結構160的接合層162薄化來實現降低大於6%的熱阻。這僅為示例，且在其他情況下可以針對此厚度或其他厚度來實現降低其他數值的熱阻。在一些情況下，由於接合層變薄而導致的熱阻降低是對由於使用更寬的導熱墊113而導致的任何熱阻降低的補充。

參見第11圖，根據一些實施例，繪示出具有薄化的接合層的半導體封裝體200。半導體封裝體200近似於第9圖所繪示的半導體封裝體100，但差別在於半導體晶粒101的接合層112以及熱結構160的接合層162在接合之前均被薄化。在其他實施例中，僅接合層112或接合層162中的一者被薄化。在進行了各自的薄化製程之後，接合層112以及接合層162可具有相同的厚度或者可具有不同的厚度。在其他實施例中，可薄化半導體裝置150的接合層152。接合層112∕接合層162可使用合適的薄化製程來薄化，諸如研磨製程、化學機械拋光（CMP）處理、蝕刻製程、類似的製程、或上述之組合。在一些實施例中，在執行薄化製程之後，接合層112∕接合層162具有範圍為約100埃至約1000埃的厚度。亦可具有其他厚度。舉例來說，在一些實施例中，接合層112∕接合層162的厚度可薄化至小於約100埃。以此方式，可改善透過接合層112∕接合層162的散熱。在薄化接合層112以及接合層162的一些實施例中，省略了導熱墊113及∕或導熱導孔164。

在一些實施例中，可省略接合層112及∕或接合層162，因為用於熱傳播通過的膜層更少而導致散熱的改善。第12圖是根據一些實施例，繪示出近似於半導體封裝體100的半導體封裝體300，但差別在於所形成的半導體封裝體300沒有接合層112以及接合層162。如第12圖所繪示，在一些實施例中，除了省略接合層112之外，亦省略了導熱導孔111、導熱墊113、及∕或接合墊114。在一些實施例中，除了省略接合層162之外，還省略了導熱導孔164。在其它實施例中，可形成導熱導孔111及∕或導熱導孔164。半導體裝置 150 可包含或者可以不包含導熱墊153。由於省略了接合層 112∕接合層162，對散熱的改善可為對本揭露其他地方所描述的對散熱的其他改善的補充，例如隔離層108使用高導熱係數的材料或者使用熱填充區170。在一些情況下，省略接合層111∕接合層162可以比薄化接合層111∕接合層162降低更多的熱阻。

在沒有接合層112的一些實施例中，半導體裝置150以及熱結構160可直接接合至隔離層108。舉例來說，半導體裝置150的接合層152可使用直接接合、熔接、介電質對介電質鍵結、或類似的接合來接合至隔離層108。在一些實施例中，可形成一層原生（native）氧化物層162’（例如，氧化矽或其類似物）於熱結構160上，且熱結構160可藉由使用直接接合、熔接、介電質對介電質鍵結、或類似的接合製程將原生氧化物層162’接合至隔離層108來接合。這些僅是示例，亦可使用其他材料或技術。

本揭露描述的實施例可實現一些優點。藉由使用高導熱係數材料（例如，氮化鋁或氧化鋁，但亦可使用其他材料）作為包含發熱裝置的基板上方的隔離層，可改善裝置的散熱。在一些情況下，可藉由薄化隔離層來改善散熱。形成如本揭露所描述的延伸至基板之中的金屬虛置導孔可促進更有效地將熱傳離裝置外。可形成金屬虛置接合墊於隔離層上方的接合層中，其亦可促進改善散熱。虛置結構可接合至接合層以促進散熱。本揭露的一些實施例描述了形成大的（例如，具有約5微米或更大的寬度）金屬虛置接合墊，這可以顯著地改善裝置的散熱。薄化接合層（例如，薄化至小於約500埃）及∕或如本揭露所描述的虛置結構的接合層亦可提高散熱的效率。在一些實施例中，可省略基板上方的接合層及∕或虛置結構的接合層，其降低了熱阻並提高了散熱。在這樣的實施例中，虛置結構以及其他裝置被接合至隔離層。此外，可沉積金屬材料以填充虛置結構或其他裝置之間的區域的間隙，其允許更有效地的散熱。本揭露描述的各種有利特徵可針對特定應用或所需的特徵靈活地組合或設計。以此方式，可形成具有改善散熱的封裝體。

根據一些實施例，提供一種裝置封裝體，包含第一晶粒，包含半導體基板；隔離層，位於半導體基板上，其中隔離層為第一介電材料；第一虛置導孔，貫穿隔離層至半導體基板之中；接合層，位於隔離層上，其中接合層為第二介電材料，第二介電材料具有小於第一介電材料的導熱係數；第一虛置墊，位於接合層之內且位於第一虛置導孔上；虛置晶粒，直接接合至接合層；第二晶粒，直接接合至接合層且接合至第一虛置墊；以及金屬間隙填充材料，位於虛置晶粒與第二晶粒之間。在實施例中，隔離層包含氮化鋁或氧化鋁。在實施例中，第二介電材料不含鋁。在實施例中，接合層的厚度小於500埃。在實施例中，第一虛置墊的寬度大於5微米。在實施例中，第一虛置墊延伸於第二晶粒以及虛置晶粒兩者下方。在實施例中，虛置晶粒直接接合至第一虛置墊。在實施例中，金屬間隙填充材料與第一虛置墊實體地接觸。在實施例中，金屬間隙填充材料、虛置晶粒、以及第二晶粒的頂表面彼此齊平。

根據另一些實施例，提供一種裝置封裝體，包含第一晶粒；接合層，覆蓋第一晶粒的第一側，其中接合層為包含鋁的介電材料；第二晶粒，以介電質對介電質鍵結接合至接合層；貫穿導孔，貫穿接合層，其中貫穿導孔電性地連接至第一晶粒及第二晶粒；熱結構，以介電質對介電質鍵結接合至接合層；以及金屬熱材料，橫向地圍繞第二晶粒，其中金屬熱材料與接合層的頂表面、第二晶粒的側壁、及熱結構的側壁實體地接觸。在實施例中，熱結構包含塊體矽。在實施例中，熱結構包含原生氧化矽層，其中原生氧化矽層以介電質對介電質鍵結接合至接合層。在實施例中，金屬熱材料包含銅，位於阻障層上方。在實施例中，接合層包含氮化鋁或氧化鋁。在實施例中，第二晶粒包含多個虛置接合墊。

根據又一些實施例，提供一種裝置封裝體的製造方法，包含沉積第一介電材料層於第一半導體晶粒上方；形成複數個虛置導孔貫穿第一介電材料層至第一半導體晶粒之中；沉積第二介電材料層於第一介電材料層上方；形成複數個虛置墊及複數個接合墊於第二介電材料層中，其中至少一虛置墊與至少一虛置導孔實體地接觸；對第二介電材料層執行第一薄化製程；以熔接將虛置半導體晶粒接合至第二介電材料層；以熔接將第二半導體晶粒接合至第二介電材料層；以及以金屬材料填充延伸於虛置半導體晶粒與第二半導體晶粒之間的區域。在實施例中，第一介電材料層為氧化鋁，且第二介電材料層為氧化矽。在實施例中，更包含對第一介電材料層執行第二薄化製程。在實施例中，在執行第一薄化製程之後，第二介電材料層的厚度小於500埃。在實施例中，更包含在接合虛置半導體晶粒之前，對虛置半導體晶粒的接合層執行第三薄化製程。

以上概述數個實施例之特徵，以使本發明所屬技術領域中具有通常知識者可以更加理解本發明實施例的觀點。本發明所屬技術領域中具有通常知識者應理解，可輕易地以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及∕或優勢。在本發明所屬技術領域中具有通常知識者也應理解，此類等效的結構並無悖離本發明的精神與範圍，且可以在不違背本發明之精神和範圍下，做各式各樣的改變、取代、以及替換。因此，本發明之保護範圍當視後附之申請專利範圍所界定為準。

100: 半導體封裝體 101: 半導體晶粒 102: 半導體基板 103: 裝置 104: 互連結構 105: 導電部件 106: 介電層 107: 金屬化圖案 108: 隔離層 110: 貫穿導孔 111: 導熱導孔 112: 接合層 113A: 導熱墊 113B: 導熱墊 113C: 導熱墊 114: 接合墊 150: 半導體裝置 152: 接合層 153: 導熱墊 154: 接合墊 160: 熱結構 162: 接合層 162’: 原生氧化物層 164: 導熱導孔 170: 熱填充區 171: 阻障層 172: 金屬填充材料 174: 接合墊 176: 接合層 180: 支撐結構 181: 支撐基板 184: 接合墊 186: 接合層 200: 半導體封裝體 300: 半導體封裝體 D1: 距離 D2: 距離 T1: 厚度 T2: 厚度 WA: 寬度 WB: 寬度 WC: 寬度

由以下的詳細敘述配合所附圖式，可最好地理解本發明實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用於說明。事實上，可任意地放大或縮小各種元件的尺寸，以清楚地表現出本發明實施例之特徵。 第1、2、3、4、5、6、7A、7B、8圖以及第9圖是根據一些實施例，繪示出製造半導體封裝體的中間步驟的剖面示意圖以及上視示意圖。 第10圖是根據一些實施例，繪示出熱阻對接合層厚度的模擬數據。 第11圖是根據一些實施例，繪示出半導體封裝體的剖面示意圖。 第12圖是根據一些實施例，繪示出半導體封裝體的剖面示意圖。

100: 半導體封裝體 101: 半導體晶粒 102: 半導體基板 103: 裝置 104: 互連結構 105: 導電部件 106: 介電層 107: 金屬化圖案 108: 隔離層 110: 貫穿導孔 111: 導熱導孔 112: 接合層 113A: 導熱墊 113B: 導熱墊 113C: 導熱墊 114: 接合墊 150: 半導體裝置 152: 接合層 153: 導熱墊 154: 接合墊 160: 熱結構 162: 接合層 164: 導熱導孔 170: 熱填充區 174: 接合墊 176: 接合層 180: 支撐結構 181: 支撐基板 184: 接合墊 186: 接合層

Claims (10)

1. 一種裝置封裝體，包括：一第一晶粒，包括一半導體基板；一隔離層，位於該半導體基板上，其中該隔離層為一第一介電材料；一第一虛置導孔(dummy via)，貫穿該隔離層至該半導體基板之中；一接合(bonding)層，位於該隔離層上，其中該接合層為一第二介電材料，該第二介電材料具有小於該第一介電材料的導熱係數；一第一虛置墊(dummy pad)，位於該接合層之內且位於該第一虛置導孔上；一虛置晶粒，直接接合至該接合層；一第二晶粒，直接接合至該接合層且接合至該第一虛置墊；以及一金屬間隙填充材料，位於該虛置晶粒與該第二晶粒之間。
2. 如請求項1之裝置封裝體，其中該第一虛置墊延伸於該第二晶粒以及該虛置晶粒兩者下方，其中該虛置晶粒直接接合至該第一虛置墊。
3. 如請求項1之裝置封裝體，其中該金屬間隙填充材料與該第一虛置墊實體地(physically)接觸。
4. 如請求項1至請求項3中任一項之裝置封裝體，其中該金屬間隙填充材料、該虛置晶粒、以及該第二晶粒的頂表面彼此 齊平。
5. 一種裝置封裝體，包括：一第一晶粒；一接合層，覆蓋該第一晶粒的一第一側，其中該接合層為包括鋁的一介電材料；一第二晶粒，以介電質對介電質鍵結(dielectric-to-dielectric bonds)接合至該接合層；一貫穿導孔(through via)，貫穿該接合層，其中該貫穿導孔電性地連接至該第一晶粒及該第二晶粒；一熱結構，以介電質對介電質鍵結接合至該接合層；以及一金屬熱材料，橫向地圍繞該第二晶粒，其中該金屬熱材料與該接合層的頂表面、該第二晶粒的側壁、及該熱結構的側壁實體地接觸。
6. 如請求項5之裝置封裝體，其中該熱結構包括：一原生(native)氧化矽層，其中該原生氧化矽層以介電質對介電質鍵結接合至該接合層。
7. 如請求項5之裝置封裝體，其中該第二晶粒包括多個虛置接合墊。
8. 一種裝置封裝體的製造方法，包括：沉積一第一介電材料層於一第一半導體晶粒上方；形成複數個虛置導孔貫穿該第一介電材料層至該第一半導體晶粒之中；沉積一第二介電材料層於該第一介電材料層上方； 形成複數個虛置墊及複數個接合墊於該第二介電材料層中，其中至少一虛置墊與至少一虛置導孔實體地接觸；對該第二介電材料層執行一第一薄化製程；以熔接(fusion bonding)將一虛置半導體晶粒接合至該第二介電材料層；以熔接將一第二半導體晶粒接合至該第二介電材料層；以及以一金屬材料填充延伸於該虛置半導體晶粒與該第二半導體晶粒之間的區域。
9. 如請求項8之裝置封裝體的製造方法，更包括：對該第一介電材料層執行一第二薄化製程。
10. 如請求項8之裝置封裝體的製造方法，更包括：在接合該虛置半導體晶粒之前，對該虛置半導體晶粒的一接合層執行一第三薄化製程。

Images