[go: up one dir, main page]

TWI838110B - 穩壓電路模組、記憶體儲存裝置及電壓控制方法 - Google Patents

穩壓電路模組、記憶體儲存裝置及電壓控制方法 Download PDF

Info

Publication number
TWI838110B
TWI838110B TW112103848A TW112103848A TWI838110B TW I838110 B TWI838110 B TW I838110B TW 112103848 A TW112103848 A TW 112103848A TW 112103848 A TW112103848 A TW 112103848A TW I838110 B TWI838110 B TW I838110B
Authority
TW
Taiwan
Prior art keywords
voltage
transistor element
circuit
coupled
mirror
Prior art date
Application number
TW112103848A
Other languages
English (en)
Other versions
TW202433220A (zh
Inventor
邵弼煌
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW112103848A priority Critical patent/TWI838110B/zh
Priority to US18/179,366 priority patent/US12276994B2/en
Application granted granted Critical
Publication of TWI838110B publication Critical patent/TWI838110B/zh
Publication of TW202433220A publication Critical patent/TW202433220A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

一種穩壓電路模組、記憶體儲存裝置及電壓控制方法。穩壓電路模組包括穩壓電路、補償電路、鏡像電路及開關電路。穩壓電路用以根據參考電壓產生第一電壓與第二電壓。開關電路用以根據第一電壓與控制電壓之間的電壓差導通或斷開補償電路。鏡像電路用以根據第二電壓產生控制電壓。

Description

穩壓電路模組、記憶體儲存裝置及電壓控制方法
本發明是有關於一種電壓控制技術，且特別是有關於一種穩壓電路模組、記憶體儲存裝置及電壓控制方法。
低壓差穩壓器(low dropout regulator, LDO)等穩壓電路模組逐漸被應用於記憶體控制晶片的封裝結構中，以提高記憶體控制晶片的運作可靠度。一般來說，各式穩壓電路模組所使用的電性參數在出廠前就會被預先設置，以滿足大多數的使用需求。但是，實務上，穩壓電路模組內部的電子元件的性能容易受到環境溫度或製程誤差等因素影響，從而導致穩壓電路模組的運作效率降低。特別是，針對穩壓電路模組內部需要精準控制的開關電路，更需要具有在不同的環境或操作條件下穩定運作的能力。
本發明提供一種穩壓電路模組、記憶體儲存裝置及電壓控制方法，可提高穩壓電路模組內部的開關電路的操作穩定性。
本發明的範例實施例提供一種穩壓電路模組，其包括穩壓電路、補償電路、鏡像電路及開關電路。所述開關電路耦接至所述穩壓電路、所述補償電路及所述鏡像電路。所述穩壓電路用以根據參考電壓產生第一電壓與第二電壓。所述開關電路用以根據所述第一電壓與控制電壓之間的電壓差導通或斷開所述補償電路。所述鏡像電路用以根據所述第二電壓產生所述控制電壓。
在本發明的一範例實施例中，所述穩壓電路包括運算放大器，其耦接至所述開關電路。所述運算放大器用以：接收所述參考電壓；以及根據所述參考電壓於所述運算放大器的所述輸出端產生所述第一電壓。
在本發明的一範例實施例中，所述穩壓電路包括第一電晶體元件，其耦接至所述開關電路與所述鏡像電路。所述第一電晶體元件用以：經由所述第一電晶體元件的第一端接收所述第一電壓；以及根據所述第一電壓而經由所述第一電晶體元件的第二端輸出所述第二電壓。
在本發明的一範例實施例中，所述開關電路包括第二電晶體元件，其耦接至所述穩壓電路、所述補償電路及所述鏡像電路。所述第二電晶體元件用以：經由所述第二電晶體元件的第一端接收所述第一電壓；經由所述第二電晶體元件的第二端接收所述控制電壓；以及根據所述第一電壓與所述控制電壓之間的所述電壓差，導通或斷開耦接至所述第二電晶體元件的第三端的所述補償電路。
在本發明的一範例實施例中，所述鏡像電路包括第三電晶體元件與第四電晶體元件。所述第三電晶體元件耦接至所述穩壓電路。所述第四電晶體元件耦接至所述第三電晶體元件與所述開關電路。所述第三電晶體元件用以：經由所述第三電晶體元件的第一端接收所述第二電壓；以及根據所述第二電壓而經由所述第三電晶體元件的第二端產生第三電壓。所述第四電晶體元件用以：經由所述第四電晶體元件的第一端接收所述第三電壓；以及根據所述第三電壓而經由所述第四電晶體元件的第二端產生所述控制電壓。
在本發明的一範例實施例中，所述穩壓電路包括運算放大器與第一電晶體元件。所述開關電路包括第二電晶體元件。所述運算放大器的輸出端耦接至所述第一電晶體元件的第一端與所述第二電晶體元件的第一端。所述第一電晶體元件的第二端與所述第二電晶體元件的第二端耦接至所述鏡像電路。所述第二電晶體元件的第三端耦接至所述補償電路。
在本發明的一範例實施例中，所述鏡像電路包括第三電晶體元件與第四電晶體元件。所述第三電晶體元件的第一端耦接至所述第一電晶體元件的所述第二端。所述第三電晶體元件的第二端耦接至所述第四電晶體元件的第一端。所述第四電晶體元件的第二端耦接至所述第二電晶體元件的所述第二端。
在本發明的一範例實施例中，所述補償電路用以補償所述穩壓電路的頻率響應。
在本發明的一範例實施例中，所述的穩壓電路模組更包括回饋電路，其耦接至所述穩壓電路。所述回饋電路用以根據所述第二電壓產生回饋電壓並將所述回饋電壓回饋至所述穩壓電路。
在本發明的一範例實施例中，所述鏡像電路更用以反應所述穩壓電路及所述開關電路中的至少一電晶體元件之電氣變化而作動。
在本發明的一範例實施例中，所述鏡像電路中的第三電晶體元件用以反應所述穩壓電路中的第一電晶體元件之電氣變化。所述鏡像電路中的第四電晶體元件用以反應所述開關電路中的第二電晶體元件之電氣變化。
本發明的範例實施例另提供一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組、記憶體控制電路單元及穩壓電路模組。所述連接介面單元用以耦接至主機系統。所述穩壓電路模組耦接至所述連接介面單元、所述可複寫式非揮發性記憶體模組及所述記憶體控制電路單元的至少其中之一。所述穩壓電路模組用以：由穩壓電路根據參考電壓產生第一電壓與第二電壓；由開關電路根據所述第一電壓與控制電壓之間的電壓差導通或斷開補償電路；以及根據所述第二電壓產生所述控制電壓。
本發明的範例實施例另提供一種電壓控制方法，其用於穩壓電路模組。所述電壓控制方法包括：由穩壓電路根據參考電壓產生第一電壓與第二電壓；由開關電路根據所述第一電壓與控制電壓之間的電壓差導通或斷開補償電路；以及根據所述第二電壓產生所述控制電壓。
在本發明的一範例實施例中，由所述穩壓電路根據所述參考電壓產生所述第一電壓與所述第二電壓的步驟包括：接收所述參考電壓；以及根據所述參考電壓於運算放大器的輸出端產生所述第一電壓。
在本發明的一範例實施例中，由所述穩壓電路根據所述參考電壓產生所述第一電壓與所述第二電壓的步驟包括：經由所述第一電晶體元件的第一端接收所述第一電壓；以及根據所述第一電壓而經由所述第一電晶體元件的第二端輸出所述第二電壓。
在本發明的一範例實施例中，由所述開關電路根據所述第一電壓與所述控制電壓之間的所述電壓差導通或斷開所述補償電路的步驟包括：經由第二電晶體元件的第一端接收所述第一電壓；經由所述第二電晶體元件的第二端接收所述控制電壓；以及根據所述第一電壓與所述控制電壓之間的所述電壓差，導通或斷開耦接至所述第二電晶體元件的第三端的所述補償電路。
在本發明的一範例實施例中，根據所述第二電壓產生所述控制電壓的步驟包括：經由第三電晶體元件的第一端接收所述第二電壓；根據所述第二電壓而經由所述第三電晶體元件的第二端產生第三電壓；經由第四電晶體元件的第一端接收所述第三電壓；以及根據所述第三電壓而經由所述第四電晶體元件的第二端產生所述控制電壓。
在本發明的一範例實施例中，所述的電壓控制方法更包括：由回饋電路根據所述第二電壓產生回饋電壓；以及將所述回饋電壓回饋至所述穩壓電路。
基於上述，在穩壓電路根據參考電壓產生第一電壓與第二電壓後，鏡像電路可根據第二電壓產生控制電壓。此外，開關電路可根據第一電壓與控制電壓之間的電壓差，來導通或斷開補償電路。藉此，可有效提高穩壓電路模組內部的開關電路的操作穩定性。
以下提出多個範例實施例來說明本發明，然而本發明不僅限於所例示的多個範例實施例。又範例實施例之間也允許有適當的結合。在本案說明書全文(包括申請專利範圍)中所使用的「耦接」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。此外，「訊號」一詞可指至少一電流、電壓、電荷、溫度、資料、或任何其他一或多個訊號。
圖1是根據本發明的範例實施例所繪示的穩壓電路模組的示意圖。請參照圖1，穩壓電路模組10可實作於低壓差穩壓器(low dropout regulator, LDO)或類似的電壓控制電路模組中。
穩壓電路模組10包括穩壓電路11、補償電路12、開關電路13及鏡像電路14。穩壓電路11可根據電壓(亦稱為參考電壓)V(ref)產生電壓(亦稱為第一電壓)V(1)與電壓(亦稱為第二電壓)V(2)。電壓V(2)可作為穩壓電路11的輸出電壓並提供給外部負載。
補償電路12可經由開關電路13耦接至穩壓電路11。補償電路12可用以補償穩壓電路11的頻率響應。例如，補償電路12可經由開關電路13補償穩壓電路11的高頻響應。在一範例實施例中，補償電路12可包括至少一阻抗元件。在一範例實施例中，補償電路12可包括相互串接的至少一阻抗元件與至少一電容元件。
開關電路13耦接至穩壓電路11、補償電路12及鏡像電路14。開關電路13可接收電壓V(1)與電壓(亦稱為控制電路)V(ctrl)。開關電路13可根據電壓V(1)與電壓V(ctrl)之間的電壓差來導通或斷開補償電路12。例如，開關電路13可根據電壓V(1)與電壓V(ctrl)之間的電壓差是否符合特定條件，來導通或斷開補償電路12。例如，響應於電壓V(1)與電壓V(ctrl)之間的電壓差符合特定條件，開關電路13可導通補償電路12(即，將補償電路12導通至穩壓電路11)。或者，響應於此電壓差不符合所述特定條件，開關電路13可斷開補償電路12(即，將補償電路12從穩壓電路11斷開)。
在一範例實施例中，在補償電路12被導通的情況下，補償電路12可補償穩壓電路11的頻率響應(例如高頻響應)。此外，在補償電路12被斷開的情況下，補償電路12無法對穩壓電路11的頻率響應進行補償。
在一範例實施例中，電壓V(1)與電壓V(ctrl)之間的電壓差符合特定條件的情況，包括電壓V(1)與電壓V(ctrl)之間的電壓差大於臨界值的情況。在一範例實施例中，響應於電壓V(1)與電壓V(ctrl)之間的電壓差大於臨界值，開關電路13可導通補償電路12。反之，響應於電壓V(1)與電壓V(ctrl)之間的電壓差不大於此臨界值(表示電壓V(1)與電壓V(ctrl)之間的電壓差不符合特定條件)，開關電路13可斷開補償電路12。此外，所述臨界值可根據實務需求設定，本發明不加以限制。
傳統上，電壓V(ctrl)的電壓值在穩壓電路模組10出廠前就已經根據開關電路13的元件特性而預先決定，且無法在後續穩壓電路模組10的運作過程中動態調整。在穩壓電路模組10出廠後，一個電壓源可根據這個預先決定的電壓值來提供電壓V(ctrl)至開關電路13。開關電路13可根據電壓V(ctrl)與可變動的電壓V(1)之間的電壓差，來自動導通或切斷補償電路12。
然而，實務上，開關電路13的元件特性可能會受到環境溫度或製程誤差等因素影響而發生變化。此時，若電壓V(ctrl)未隨著開關電路13的元件特性之變化而動態調整，則後續開關電路13的作動準確率將會下降。例如，在開關電路13的元件特性發生變化後，在預設是要導通補償電路12的情況下，開關電路13可能會持續將補償電路12維持在斷開的狀態。此時，補償電路12未被導通至穩壓電路11，故電壓V(2)的品質可能會下降。或者，在開關電路13的元件特性發生變化後，在預設是要斷開補償電路12的情況下，開關電路13可能會持續將補償電路12導通至穩壓電路11的狀態。此時，補償電路12在不該被導通的情況下被導通，故電壓V(2)的品質也可能會下降。在一範例實施例中，穩壓電路模組10可改善上述問題。
在一範例實施例中，鏡像電路14可接收電壓V(2)並根據電壓V(2)來產生(包含控制或調整)電壓V(ctrl)。特別是，透過鏡像電路14的控制，即便開關電路13的元件特性受到環境溫度或製程誤差等因素影響，電壓V(ctrl)仍可根據當前開關電路13的元件特性而被調整至適當的電壓值，以滿足開關電路13原始的控制需求。例如，當開關電路13的元件特性受到環境溫度或製程誤差等因素影響而導致開關電路13導通補償電路12的難度增加時，鏡像電路14可動態減少電壓V(ctrl)的電壓值。響應於電壓V(ctrl)的電壓值之減少，開關電路13可更容易地導通補償電路12，以滿足開關電路13原始的控制需求。或者，當開關電路13的元件特性受到環境溫度或製程誤差等因素影響而導致開關電路13太容易導通補償電路12時，鏡像電路14可動態增加電壓V(ctrl)的電壓值。響應於電壓V(ctrl)的電壓值之增加，開關電路13導通補償電路12的難度可被提高，以滿足開關電路13原始的控制需求。換言之，透過動態調整電壓V(ctrl)，即便開關電路13的元件特性受到環境溫度或製程誤差等因素影響而發生變化，開關電路13的操作穩定性仍可被有效維持。
圖2是根據本發明的範例實施例所繪示的穩壓電路模組的示意圖。請參照圖2，穩壓電路模組20包括穩壓電路21、補償電路22、開關電路23及鏡像電路24。
穩壓電路21包括運算放大器211與電晶體元件(亦稱為第一電晶體元件)212。運算放大器211的輸入端耦接至電壓源201。運算放大器211的輸出端耦接至電晶體元件212與開關電路23。運算放大器211可從電壓源201接收電壓V(ref)。運算放大器211可根據電壓V(ref)於運算放大器211的輸出端產生電壓V(1)。
電晶體元件212的閘極(Gate, G)端耦接至運算放大器211的輸出端。電晶體元件212的源極(Source, S)端耦接至鏡像電路24與電流源202。電晶體元件212的汲極(Drain, D)端耦接至參考接地電壓。電晶體元件212可經由電晶體元件212的閘極(G)端接收電壓V(1)。電晶體元件212可根據電壓V(1)而經由電晶體元件212的源極(S)端輸出電壓V(2)。
補償電路22耦接至開關電路23。在補償電路22被導通至穩壓電路21的情況下，補償電路22可用以補償穩壓電路21的頻率響應(例如高頻響應)。此外，在補償電路22未被導通至穩壓電路21(即從穩壓電路21斷開)的情況下，補償電路22不補償穩壓電路21的頻率響應。
開關電路23耦接至穩壓電路21、補償電路22及鏡像電路24。開關電路23包括電晶體元件(亦稱為第二電晶體元件)231。電晶體元件231的源極(S)端耦接至穩壓電路21。電晶體元件231的閘極(G)端耦接至鏡像電路24。電晶體元件231的汲極(D)端耦接至補償電路22。
電晶體元件231可經由電晶體元件231的源極(S)端接收電壓V(1)。電晶體元件231可經由電晶體元件231的閘極(G)端接收電壓V(ctrl)。根據電壓V(1)與電壓V(ctrl)之間的電壓差，電晶體元件231可導通或斷開補償電路22。例如，響應於電壓V(1)與電壓V(ctrl)之間的電壓差大於臨界值，電晶體元件231可導通補償電路22。或者，響應於電壓V(1)與電壓V(ctrl)之間的電壓差不大於臨界值，電晶體元件231可斷開補償電路22。在一範例實施例中，電壓V(ctrl)亦稱為電晶體元件231的閘極電壓。此外，此臨界值可受電晶體元件231的材料特性及/或電氣變化影響。
鏡像電路24耦接至穩壓電路21與開關電路23。鏡像電路24包括電晶體元件(亦稱為第三電晶體元件)241與電晶體元件(亦稱為第四電晶體元件)242。電晶體元件241的源極(S)端耦接至穩壓電路21(例如電晶體元件212的源極(S)端)。電晶體元件241的汲極(D)端耦接至電流源203。電晶體元件241的閘極(G)端耦接至電晶體元件242的源極(S)端。電晶體元件242的閘極(G)端耦接至開關電路23(例如電晶體元件231的閘極(G)端)。電晶體元件242的汲極(D)端耦接至電流源204。
電晶體元件241可經由電晶體元件241的源極(S)端接收電壓V(2)。電晶體元件241可根據電壓V(2)而經由電晶體元件241的閘極(G)端產生電壓(亦稱為第三電壓)V(3)。電晶體元件242可經由電晶體元件242的源極(S)端接收電壓V(3)。電晶體元件242可根據電壓V(3)而經由電晶體元件242的閘極(G)端產生電壓V(ctrl)。
須注意的是，電晶體元件241與242的配置是對應於電晶體元件212與231的配置。因此，電晶體元件241與242可作為電晶體元件212與231的鏡像電路。在相同的操作環境(例如環境溫度及/或製程誤差)下，電晶體元件241與242可根據電壓V(2)來動態控制電壓V(ctrl)，以反映在當前的操作環境下電晶體元件231(與212)可能的特性變化。相較於傳統上固定的電壓V(ctrl)，使用可動態調整的電壓V(ctrl)來控制電晶體元件231，可提高電晶體元件231(或開關電路23)的操作穩定性。
圖3是根據本發明的範例實施例所繪示的穩壓電路模組的示意圖。請參照圖3，穩壓電路模組30包括穩壓電路31、補償電路32、開關電路33及鏡像電路34。
穩壓電路31包括運算放大器311與電晶體元件312(即第二電晶體元件)。運算放大器311的輸入端耦接至電壓源301。運算放大器311的輸出端耦接至電晶體元件312與開關電路33。運算放大器311可從電壓源301接收電壓V(ref)。運算放大器311可根據電壓V(ref)於運算放大器311的輸出端產生電壓V(1)。
電晶體元件312的閘極(G)端耦接至運算放大器311的輸出端。電晶體元件312的源極(S)端耦接至鏡像電路34與電流源302。電晶體元件312的汲極(D)端耦接至參考接地電壓。電晶體元件312可經由電晶體元件312的閘極(G)端接收電壓V(1)。電晶體元件312可根據電壓V(1)而經由電晶體元件312的源極(S)端輸出電壓V(2)。
補償電路32耦接至開關電路33。在補償電路32被導通至穩壓電路31的情況下，補償電路32可用以補償穩壓電路31的頻率響應(例如高頻響應)。此外，在補償電路32未被導通至穩壓電路31(即從穩壓電路31斷開)的情況下，補償電路32不補償穩壓電路31的頻率響應。
開關電路33耦接至穩壓電路31、補償電路32及鏡像電路34。開關電路33包括電晶體元件331(即第二電晶體元件)。電晶體元件331的源極(S)端耦接至穩壓電路31。電晶體元件331的閘極(G)端耦接至鏡像電路34。電晶體元件331的汲極(D)端耦接至補償電路32。
電晶體元件331可經由電晶體元件331的源極(S)端接收電壓V(1)。電晶體元件331可經由電晶體元件331的閘極(G)端接收電壓V(ctrl)。根據電壓V(1)與電壓V(ctrl)之間的電壓差，電晶體元件331可導通或斷開補償電路32。在一範例實施例中，電壓V(ctrl)亦稱為電晶體元件331的閘極電壓。此外，此臨界值可受電晶體元件331的材料特性及/或電氣變化影響。
鏡像電路34耦接至穩壓電路31與開關電路33。鏡像電路34包括電晶體元件341(即第三電晶體元件)與電晶體元件342(即第四電晶體元件)。電晶體元件341的源極(S)端耦接至穩壓電路31(例如電晶體元件312的源極(S)端)。電晶體元件341的汲極(D)端耦接至電流源303。電晶體元件341的閘極(G)端耦接至電晶體元件342的源極(S)端。電晶體元件342的閘極(G)端耦接至開關電路33(例如電晶體元件331的閘極(G)端)。電晶體元件342的汲極(D)端耦接至電流源304。
電晶體元件341可經由電晶體元件341的源極(S)端接收電壓V(2)。電晶體元件341可根據電壓V(2)而經由電晶體元件341的閘極(G)端產生電壓V(3)。電晶體元件342可經由電晶體元件342的源極(S)端接收電壓V(3)。電晶體元件242可根據電壓V(3)而經由電晶體元件342的閘極(G)端產生電壓V(ctrl)。
類似於圖2的範例實施例，在圖3的範例實施例中，電晶體元件341與342的配置是對應於電晶體元件312與331的配置。因此，電晶體元件341與342可作為電晶體元件312與331的鏡像電路。在相同的操作環境(例如環境溫度及/或製程誤差)下，電晶體元件341與342可根據電壓V(2)來動態控制電壓V(ctrl)，以反映在當前的操作環境下電晶體元件331(與312)可能的特性變化，從而提高電晶體元件331(或開關電路33)的操作穩定性。
圖4是根據本發明的範例實施例所繪示的穩壓電路模組的示意圖。請參照圖4，穩壓電路模組40包括穩壓電路41、補償電路42、開關電路43及鏡像電路44。
穩壓電路41包括運算放大器411與電晶體元件412(即第二電晶體元件)。運算放大器411的輸入端耦接至電壓源401。運算放大器411的輸出端耦接至電晶體元件412與開關電路43。運算放大器411可從電壓源401接收電壓V(ref)。運算放大器411可根據電壓V(ref)於運算放大器411的輸出端產生電壓V(1)。
電晶體元件412的閘極(G)端耦接至運算放大器411的輸出端。電晶體元件412的源極(S)端耦接至鏡像電路44與電流源402。電晶體元件412可經由電晶體元件412的閘極(G)端接收電壓V(1)。電晶體元件412可根據電壓V(1)而經由電晶體元件412的源極(S)端輸出電壓V(2)。
補償電路42耦接至開關電路43。在補償電路42被導通至穩壓電路41的情況下，補償電路42可用以補償穩壓電路41的頻率響應(例如高頻響應)。此外，在補償電路42未被導通至穩壓電路41(即從穩壓電路41斷開)的情況下，補償電路42不補償穩壓電路41的頻率響應。
開關電路43耦接至穩壓電路41、補償電路42及鏡像電路44。開關電路43包括電晶體元件431(即第二電晶體元件)。電晶體元件431的源極(S)端耦接至穩壓電路41。電晶體元件431的閘極(G)端耦接至鏡像電路44。電晶體元件431的汲極(D)端耦接至補償電路42。
電晶體元件431可經由電晶體元件431的源極(S)端接收電壓V(1)。電晶體元件431可經由電晶體元件431的閘極(G)端接收電壓V(ctrl)。根據電壓V(1)與電壓V(ctrl)之間的電壓差，電晶體元件431可導通或斷開補償電路42。在一範例實施例中，電壓V(ctrl)亦稱為電晶體元件431的閘極電壓。此外，此臨界值可受電晶體元件431的材料特性及/或電氣變化影響。
鏡像電路44耦接至穩壓電路41與開關電路43。鏡像電路44包括電晶體元件441(即第三電晶體元件)與電晶體元件442(即第四電晶體元件)。電晶體元件441的源極(S)端耦接至穩壓電路41(例如電晶體元件412的源極(S)端)。電晶體元件441的汲極(D)端耦接至電流源403。電晶體元件441的閘極(G)端耦接至電晶體元件442的源極(S)端。電晶體元件442的閘極(G)端耦接至開關電路43(例如電晶體元件431的閘極(G)端)。電晶體元件442的汲極(D)端耦接至電流源404。
電晶體元件441可經由電晶體元件441的源極(S)端接收電壓V(2)。電晶體元件441可根據電壓V(2)而經由電晶體元件441的閘極(G)端產生電壓V(3)。電晶體元件442可經由電晶體元件442的源極(S)端接收電壓V(3)。電晶體元件442可根據電壓V(3)而經由電晶體元件442的閘極(G)端產生電壓V(ctrl)。
類似於圖2與圖3的範例實施例，在圖4的範例實施例中，電晶體元件441與442的配置是對應於電晶體元件412與431的配置。因此，電晶體元件441與442可作為電晶體元件412與431的鏡像電路。在相同的操作環境(例如環境溫度及/或製程誤差)下，電晶體元件441與442可根據電壓V(2)來動態控制電壓V(ctrl)，以反映在當前的操作環境下電晶體元件431(與412)可能的特性變化，從而提高電晶體元件431(或開關電路43)的操作穩定性。
圖5是根據本發明的範例實施例所繪示的穩壓電路模組的示意圖。請參照圖5，穩壓電路模組50包括穩壓電路51、補償電路52、開關電路53及鏡像電路54。
穩壓電路51包括運算放大器511與電晶體元件512(即第二電晶體元件)。運算放大器511的輸入端耦接至電壓源501。運算放大器511的輸出端耦接至電晶體元件512與開關電路53。運算放大器511可從電壓源501接收電壓V(ref)。運算放大器511可根據電壓V(ref)於運算放大器511的輸出端產生電壓V(1)。
電晶體元件512的閘極(G)端耦接至運算放大器511的輸出端。電晶體元件512的源極(S)端耦接至鏡像電路54與電流源502。電晶體元件512可經由電晶體元件512的閘極(G)端接收電壓V(1)。電晶體元件512可根據電壓V(1)而經由電晶體元件512的源極(S)端輸出電壓V(2)。
補償電路52耦接至開關電路53。在補償電路52被導通至穩壓電路51的情況下，補償電路52可用以補償穩壓電路51的頻率響應(例如高頻響應)。此外，在補償電路52未被導通至穩壓電路51(即從穩壓電路51斷開)的情況下，補償電路52不補償穩壓電路51的頻率響應。
開關電路53耦接至穩壓電路51、補償電路52及鏡像電路54。開關電路53包括電晶體元件531(即第二電晶體元件)。電晶體元件531的源極(S)端耦接至穩壓電路51。電晶體元件531的閘極(G)端耦接至鏡像電路54。電晶體元件531的汲極(D)端耦接至補償電路52。
電晶體元件531可經由電晶體元件531的源極(S)端接收電壓V(1)。電晶體元件531可經由電晶體元件531的閘極(G)端接收電壓V(ctrl)。根據電壓V(1)與電壓V(ctrl)之間的電壓差，電晶體元件531可導通或斷開補償電路52。在一範例實施例中，電壓V(ctrl)亦稱為電晶體元件531的閘極電壓。此外，此臨界值可受電晶體元件531的材料特性及/或電氣變化影響。
鏡像電路54耦接至穩壓電路51與開關電路53。鏡像電路54包括電晶體元件541(即第三電晶體元件)與電晶體元件542(即第四電晶體元件)。電晶體元件541的源極(S)端耦接至穩壓電路51(例如電晶體元件512的源極(S)端)。電晶體元件541的汲極(D)端耦接至電流源503。電晶體元件541的閘極(G)端耦接至電晶體元件542的源極(S)端。電晶體元件542的閘極(G)端耦接至開關電路53(例如電晶體元件531的閘極(G)端)。電晶體元件542的汲極(D)端耦接至電流源504。
電晶體元件541可經由電晶體元件541的源極(S)端接收電壓V(2)。電晶體元件541可根據電壓V(2)而經由電晶體元件541的閘極(G)端產生電壓V(3)。電晶體元件542可經由電晶體元件542的源極(S)端接收電壓V(3)。電晶體元件542可根據電壓V(3)而經由電晶體元件542的閘極(G)端產生電壓V(ctrl)。
類似於圖2至圖4的範例實施例，在圖5的範例實施例中，電晶體元件541與542的配置是對應於電晶體元件512與531的配置。因此，電晶體元件541與542可作為電晶體元件512與531的鏡像電路。在相同的操作環境(例如環境溫度及/或製程誤差)下，電晶體元件541與542可根據電壓V(2)來動態控制電壓V(ctrl)，以反映在當前的操作環境下電晶體元件531(與512)可能的特性變化，從而提高電晶體元件531(或開關電路53)的操作穩定性。
請回到圖1，在一範例實施例中，鏡像電路14可用以反應穩壓電路11與開關電路13中的至少一電晶體元件之電氣變化而作動。例如，鏡像電路14可將所偵測到的穩壓電路11與開關電路13中的至少一電晶體元件的電氣變化反映至所產生的電壓V(ctrl)中，以克服開關電路13中非預期的電氣變化。在一範例實施例中，所述電氣變化包括電晶體兩端點間的電壓之變化，且所述電晶體兩端點間的電壓可包括閘-源極電壓。以圖2為例，鏡像電路24中的電晶體元件241(即第三電晶體元件)可用以反應穩壓電路11中的電晶體元件212(即第一電晶體元件)的電氣變化，及/或鏡像電路24中的電晶體元件242(即第四電晶體元件)可用以反應開關電路13中的電晶體元件231(即第二電晶體元件)的電氣變化。此外，圖3至圖5中的鏡像電路34、44及54亦可具有類似特性，在此不重複說明。
在一範例實施例中，圖1至圖5的穩壓電路模組10、20、30、40及50皆可應用於低壓差穩壓器或類似的電壓控制電路模組中。以下以圖4的穩壓電路模組40設置於低壓差穩壓器中作為範例進行說明。
圖6是根據本發明的範例實施例所繪示的穩壓電路模組的示意圖。請參照圖6，相較於圖4的穩壓電路模組40，穩壓電路模組60更包括回饋電路61。
回饋電路61耦接至穩壓電路41。例如，回饋電路61可耦接至電晶體元件412的源極(S)端與運算放大器411的輸入端。回饋電路61用以根據電壓V(2)產生電壓V(fb)(亦稱為回饋電壓)並將電壓V(fb)回饋至穩壓電路41。
在一範例實施例中，回饋電路61可包括分壓電路。此分壓電路包括相互串接的阻抗元件611與612。阻抗元件611與612可對電壓V(2)進行分壓而產生電壓V(fb)。運算放大器411可接收電壓V(ref)與V(b)。運算放大器411可根據電壓V(ref)與V(b)產生電壓V(1)。例如，運算放大器411可根據電壓V(ref)與V(b)之間的電壓差產生電壓V(1)。根據電壓V(1)，電晶體元件412可對應調整電壓V(2)。藉此，透過設置回饋電路61，穩壓電路模組60可使電壓V(2)的電壓值維持穩定。
須注意的是，在圖1至圖6的範例實施例中，各個電子電路(或電子元件)相互間的耦接關係皆可根據實務需求調整，本發明不加以限制。或者，更多有用的電子電路(或電子元件)亦可被適當地加入至穩壓電路模組中或者用以取代穩壓電路模組中特定的電子電路(或電子元件)，本發明不加以限制。
在一範例實施例中，所述穩壓電路模組可設置於記憶體儲存裝置中。或者，在一範例實施例中，所述穩壓電路模組亦可設置於其他類型的電子裝置中。
圖7是根據本發明的範例實施例所繪示的記憶體儲存裝置的示意圖。請參照圖7，記憶體儲存裝置70包括連接介面單元71、記憶體控制電路單元72、可複寫式非揮發性記憶體模組73及穩壓電路模組74。
連接介面單元71用以將記憶體儲存裝置70耦接主機系統。記憶體儲存裝置70可經由連接介面單元71與主機系統通訊。在一範例實施例中，連接介面單元71是相容於高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準。在一範例實施例中，連接介面單元71亦可以是符合序列先進附件(Serial Advanced Technology Attachment, SATA)標準、並列先進附件(Parallel Advanced Technology Attachment, PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers, IEEE)1394標準、通用序列匯流排(Universal Serial Bus, USB)標準、SD介面標準、超高速一代(Ultra High Speed-I, UHS-I)介面標準、超高速二代(Ultra High Speed-II, UHS-II)介面標準、記憶棒(Memory Stick, MS)介面標準、MCP介面標準、MMC介面標準、eMMC介面標準、通用快閃記憶體(Universal Flash Storage, UFS)介面標準、eMCP介面標準、CF介面標準、整合式驅動電子介面(Integrated Device Electronics, IDE)標準或其他適合的標準。連接介面單元71可與記憶體控制電路單元72封裝在一個晶片中，或者連接介面單元71是佈設於一包含記憶體控制電路單元72之晶片外。
記憶體控制電路單元72耦接至連接介面單元71與可複寫式非揮發性記憶體模組73。記憶體控制電路單元72用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統的指令在可複寫式非揮發性記憶體模組73中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組73用以儲存主機系統所寫入之資料。可複寫式非揮發性記憶體模組73可包括單階記憶胞(Single Level Cell, SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、二階記憶胞(Multi Level Cell, MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、三階記憶胞(Triple Level Cell, TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、四階記憶胞(Quad Level Cell, QLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存4個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
可複寫式非揮發性記憶體模組73中的每一個記憶胞是以電壓(以下亦稱為臨界電壓)的改變來儲存一或多個位元。具體來說，每一個記憶胞的控制閘極(control gate)與通道之間有一個電荷捕捉層。透過施予一寫入電壓至控制閘極，可以改變電荷補捉層的電子量，進而改變記憶胞的臨界電壓。此改變記憶胞之臨界電壓的操作亦稱為“把資料寫入至記憶胞”或“程式化(programming)記憶胞”。隨著臨界電壓的改變，可複寫式非揮發性記憶體模組73中的每一個記憶胞具有多個儲存狀態。透過施予讀取電壓可以判斷一個記憶胞是屬於哪一個儲存狀態，藉此取得此記憶胞所儲存的一或多個位元。
在一範例實施例中，可複寫式非揮發性記憶體模組73的記憶胞可構成多個實體程式化單元，並且此些實體程式化單元可構成多個實體抹除單元。具體來說，同一條字元線上的記憶胞可組成一或多個實體程式化單元。若一個記憶胞可儲存2個以上的位元，則同一條字元線上的實體程式化單元可至少可被分類為下實體程式化單元與上實體程式化單元。例如，一記憶胞的最低有效位元(Least Significant Bit, LSB)是屬於下實體程式化單元，並且一記憶胞的最高有效位元(Most Significant Bit, MSB)是屬於上實體程式化單元。一般來說，在MLC NAND型快閃記憶體中，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度，及/或下實體程式化單元的可靠度是高於上實體程式化單元的可靠度。
在一範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元可為實體頁(page)或是實體扇(sector)。若實體程式化單元為實體頁，則此些實體程式化單元可包括資料位元區與冗餘(redundancy)位元區。資料位元區包含多個實體扇，用以儲存使用者資料，而冗餘位元區用以儲存系統資料(例如，錯誤更正碼等管理資料)。在一範例實施例中，資料位元區包含32個實體扇，且一個實體扇的大小為512位元組(byte, B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體扇，並且每一個實體扇的大小也可以是更大或更小。另一方面，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊(block)。
穩壓電路模組74可包括圖1至圖6的穩壓電路模組。穩壓電路模組74可設置於記憶體儲存裝置70內部並耦接至連接介面單元71、記憶體控制電路單元72及可複寫式非揮發性記憶體模組73的至少其中之一，以執行相關的電壓控制操作。或者，穩壓電路模組74亦可設置於連接介面單元71、記憶體控制電路單元72及可複寫式非揮發性記憶體模組73的至少其中之一內部。穩壓電路模組74的實施細節請參照圖1至圖6的範例實施例，在此不重複贅述。
圖8是根據本發明的範例實施例所繪示的電壓控制方法的流程圖。請參照圖8，在步驟801中，由穩壓電路根據參考電壓產生第一電壓與第二電壓。在步驟S802中，由開關電路根據第一電壓與控制電壓之間的電壓差導通或斷開補償電路。在步驟S803中，根據第二電壓產生控制電壓。
然而，圖8中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖8中各步驟可以實作為多個程式碼或是電路，本案不加以限制。此外，圖8的方法可以搭配以上範例實施例使用，也可以單獨使用，本案不加以限制。
綜上所述，本發明實施例提供的穩壓電路模組、記憶體儲存裝置及電壓控制方法，可根據穩壓電路的輸出(即第二電壓)來動態產生或調整開關電路的控制電壓，以反映在當前的操作環境下開關電路中的電晶體元件可能的特性變化。藉此，可提高開關電路的操作穩定性。
雖然本案已以實施例揭露如上，然其並非用以限定本案，任何所屬技術領域中具有通常知識者，在不脫離本案的精神和範圍內，當可作些許的更動與潤飾，故本案的保護範圍當視後附的申請專利範圍所界定者為準。
10, 20, 30, 40, 50, 60, 74:穩壓電路模組 11, 21, 31, 41, 51:穩壓電路 12, 22, 32, 42, 52:補償電路 13, 23, 33, 43, 53:開關電路 14, 24, 34, 44, 54:鏡像電路 V(ref), V(1), V(2), V(ctrl), V(3), V(fb):電壓 211, 311, 411, 511:運算放大器 212, 231, 241, 242, 312, 331, 341, 342, 412, 431, 441, 442, 512, 531, 541, 542,:電晶體元件 201, 301, 401, 501:電壓源 202~204, 302~304, 402~404, 502~504:電流源 61:回饋電路 611, 612:阻抗元件 70:記憶體儲存裝置 71:連接介面單元 72:記憶體控制電路單元 73:可複寫式非揮發性記憶體模組 S801:步驟(由穩壓電路根據參考電壓產生第一電壓與第二電壓) S802:步驟(由開關電路根據第一電壓與控制電壓之間的電壓差導通或斷開補償電路) S803:步驟(根據第二電壓產生控制電壓)
圖1是根據本發明的範例實施例所繪示的穩壓電路模組的示意圖。 圖2是根據本發明的範例實施例所繪示的穩壓電路模組的示意圖。 圖3是根據本發明的範例實施例所繪示的穩壓電路模組的示意圖。 圖4是根據本發明的範例實施例所繪示的穩壓電路模組的示意圖。 圖5是根據本發明的範例實施例所繪示的穩壓電路模組的示意圖。 圖6是根據本發明的範例實施例所繪示的穩壓電路模組的示意圖。 圖7是根據本發明的範例實施例所繪示的記憶體儲存裝置的示意圖。 圖8是根據本發明的範例實施例所繪示的電壓控制方法的流程圖。
10:穩壓電路模組
11:穩壓電路
12:補償電路
13:開關電路
14:鏡像電路
V(ref),V(1),V(2),V(ctrl):電壓

Claims (33)

  1. 一種穩壓電路模組，包括：穩壓電路；補償電路；鏡像電路；以及開關電路，耦接至該穩壓電路、該補償電路及該鏡像電路，其中該穩壓電路用以根據參考電壓產生第一電壓與第二電壓，該開關電路用以根據該第一電壓與控制電壓之間的電壓差導通或斷開該補償電路，並且該鏡像電路用以根據該第二電壓調整該控制電壓，以克服該開關電路中非預期的電氣變化。
  2. 如請求項1所述的穩壓電路模組，其中該穩壓電路包括：運算放大器，耦接至該開關電路，該運算放大器用以：接收該參考電壓；以及根據該參考電壓於該運算放大器的該輸出端產生該第一電壓。
  3. 如請求項1所述的穩壓電路模組，其中該穩壓電路包括：第一電晶體元件，耦接至該開關電路與該鏡像電路， 該第一電晶體元件用以：經由該第一電晶體元件的第一端接收該第一電壓；以及根據該第一電壓而經由該第一電晶體元件的第二端輸出該第二電壓。
  4. 如請求項1所述的穩壓電路模組，其中該開關電路包括：第二電晶體元件，耦接至該穩壓電路、該補償電路及該鏡像電路，該第二電晶體元件用以：經由該第二電晶體元件的第一端接收該第一電壓；經由該第二電晶體元件的第二端接收該控制電壓；以及根據該第一電壓與該控制電壓之間的該電壓差，導通或斷開耦接至該第二電晶體元件的第三端的該補償電路。
  5. 如請求項1所述的穩壓電路模組，其中該鏡像電路包括：第三電晶體元件，耦接至該穩壓電路；以及第四電晶體元件，耦接至該第三電晶體元件與該開關電路，該第三電晶體元件用以：經由該第三電晶體元件的第一端接收該第二電壓；以及根據該第二電壓而經由該第三電晶體元件的第二端產生第三電壓，該第四電晶體元件用以： 經由該第四電晶體元件的第一端接收該第三電壓；以及根據該第三電壓而經由該第四電晶體元件的第二端產生該控制電壓。
  6. 如請求項1所述的穩壓電路模組，其中該穩壓電路包括運算放大器與第一電晶體元件，該開關電路包括第二電晶體元件，該運算放大器的輸出端耦接至該第一電晶體元件的第一端與該第二電晶體元件的第一端，該第一電晶體元件的第二端與該第二電晶體元件的第二端耦接至該鏡像電路，並且該第二電晶體元件的第三端耦接至該補償電路。
  7. 如請求項6所述的穩壓電路模組，其中該鏡像電路包括第三電晶體元件與第四電晶體元件，該第三電晶體元件的第一端耦接至該第一電晶體元件的該第二端，該第三電晶體元件的第二端耦接至該第四電晶體元件的第一端，並且該第四電晶體元件的第二端耦接至該第二電晶體元件的該第二端。
  8. 如請求項1所述的穩壓電路模組，其中該補償電路用以補償該穩壓電路的頻率響應。
  9. 如請求項1所述的穩壓電路模組，更包括： 回饋電路，耦接至該穩壓電路，其中該回饋電路用以根據該第二電壓產生回饋電壓並將該回饋電壓回饋至該穩壓電路。
  10. 如請求項1所述的穩壓電路模組，其中該鏡像電路更用以反應該穩壓電路及該開關電路中的至少一電晶體元件之電氣變化而作動。
  11. 如請求項10所述的穩壓電路模組，其中該鏡像電路中的第三電晶體元件用以反應該穩壓電路中的第一電晶體元件之電氣變化，並且該鏡像電路中的第四電晶體元件用以反應該開關電路中的第二電晶體元件之電氣變化。
  12. 一種記憶體儲存裝置，包括：連接介面單元，用以耦接至主機系統；可複寫式非揮發性記憶體模組；記憶體控制電路單元；以及穩壓電路模組，耦接至該連接介面單元、該可複寫式非揮發性記憶體模組及該記憶體控制電路單元的至少其中之一，其中該穩壓電路模組用以：由穩壓電路根據參考電壓產生第一電壓與第二電壓；由開關電路根據該第一電壓與控制電壓之間的電壓差導通或斷開補償電路；以及根據該第二電壓調整該控制電壓，以克服該開關電路中 非預期的電氣變化。
  13. 如請求項12所述的記憶體儲存裝置，其中該穩壓電路包括：運算放大器，耦接至該開關電路，該運算放大器用以：接收該參考電壓；以及根據該參考電壓於該運算放大器的該輸出端產生該第一電壓。
  14. 如請求項12所述的記憶體儲存裝置，其中該穩壓電路包括：第一電晶體元件，耦接至該開關電路，該第一電晶體元件用以：經由該第一電晶體元件的第一端接收該第一電壓；以及根據該第一電壓而經由該第一電晶體元件的第二端輸出該第二電壓。
  15. 如請求項12所述的記憶體儲存裝置，其中該開關電路包括：第二電晶體元件，耦接至該穩壓電路與該補償電路，該第二電晶體元件用以：經由該第二電晶體元件的第一端接收該第一電壓；經由該第二電晶體元件的第二端接收該控制電壓；以及根據該第一電壓與該控制電壓之間的該電壓差，導通或 斷開耦接至該第二電晶體元件的第三端的該補償電路。
  16. 如請求項12所述的記憶體儲存裝置，其中該穩壓電路模組包括鏡像電路，且該鏡像電路用以：經由第三電晶體元件的第一端接收該第二電壓；根據該第二電壓而經由該第三電晶體元件的第二端產生第三電壓；經由第四電晶體元件的第一端接收該第三電壓；以及根據該第三電壓而經由該第四電晶體元件的第二端產生該控制電壓。
  17. 如請求項12所述的記憶體儲存裝置，其中該穩壓電路包括運算放大器與第一電晶體元件，該開關電路包括第二電晶體元件，該運算放大器的輸出端耦接至該第一電晶體元件的第一端與該第二電晶體元件的第一端，該第一電晶體元件的第二端與該第二電晶體元件的第二端耦接至該鏡像電路，並且該第二電晶體元件的第三端耦接至該補償電路。
  18. 如請求項17所述的記憶體儲存裝置，其中該穩壓電路模組包括鏡像電路，該鏡像電路包括第三電晶體元件與第四電晶體元件，該第三電晶體元件的第一端耦接至該第一電晶體元件的該第二端， 該第三電晶體元件的第二端耦接至該第四電晶體元件的第一端，並且該第四電晶體元件的第二端耦接至該第二電晶體元件的該第二端。
  19. 如請求項12所述的記憶體儲存裝置，其中該補償電路用以補償該穩壓電路的頻率響應。
  20. 如請求項12所述的記憶體儲存裝置，其中該穩壓電路模組更用以：由回饋電路根據該第二電壓產生回饋電壓；以及將該回饋電壓回饋至該穩壓電路。
  21. 如請求項12所述的記憶體儲存裝置，其中該控制電壓是由該穩壓電路模組中的鏡像電路根據該第二電壓產生，且該鏡像電路用以反應該穩壓電路及該開關電路中的至少一電晶體元件之電氣變化而作動。
  22. 如請求項21所述的記憶體儲存裝置，其中該鏡像電路中的第三電晶體元件用以反應該穩壓電路中的第一電晶體元件之電氣變化，並且該鏡像電路中的第四電晶體元件用以反應該開關電路中的第二電晶體元件之電氣變化。
  23. 一種電壓控制方法，用於穩壓電路模組，該電壓控制方法包括：由穩壓電路根據參考電壓產生第一電壓與第二電壓； 由開關電路根據該第一電壓與控制電壓之間的電壓差導通或斷開補償電路；以及根據該第二電壓調整該控制電壓，以克服該開關電路中非預期的電氣變化。
  24. 如請求項23所述的電壓控制方法，其中由該穩壓電路根據該參考電壓產生該第一電壓與該第二電壓的步驟包括：接收該參考電壓；以及根據該參考電壓於運算放大器的輸出端產生該第一電壓。
  25. 如請求項23所述的電壓控制方法，其中由該穩壓電路根據該參考電壓產生該第一電壓與該第二電壓的步驟包括：經由該第一電晶體元件的第一端接收該第一電壓；以及根據該第一電壓而經由該第一電晶體元件的第二端輸出該第二電壓。
  26. 如請求項23所述的電壓控制方法，其中由該開關電路根據該第一電壓與該控制電壓之間的該電壓差導通或斷開該補償電路的步驟包括：經由第二電晶體元件的第一端接收該第一電壓；經由該第二電晶體元件的第二端接收該控制電壓；以及根據該第一電壓與該控制電壓之間的該電壓差，導通或斷開耦接至該第二電晶體元件的第三端的該補償電路。
  27. 如請求項23所述的電壓控制方法，其中根據該第二電壓調整該控制電壓的步驟包括： 經由第三電晶體元件的第一端接收該第二電壓；根據該第二電壓而經由該第三電晶體元件的第二端產生第三電壓；經由第四電晶體元件的第一端接收該第三電壓；以及根據該第三電壓而經由該第四電晶體元件的第二端產生該控制電壓。
  28. 如請求項23所述的電壓控制方法，其中該穩壓電路包括運算放大器與第一電晶體元件，該開關電路包括第二電晶體元件，該運算放大器的輸出端耦接至該第一電晶體元件的第一端與該第二電晶體元件的第一端，該第一電晶體元件的第二端與該第二電晶體元件的第二端耦接至該鏡像電路，並且該第二電晶體元件的第三端耦接至該補償電路。
  29. 如請求項28所述的電壓控制方法，其中該穩壓電路模組更包括鏡像電路，該鏡像電路包括第三電晶體元件與第四電晶體元件，該第三電晶體元件的第一端耦接至該第一電晶體元件的該第二端，該第三電晶體元件的第二端耦接至該第四電晶體元件的第一端，並且該第四電晶體元件的第二端耦接至該第二電晶體元件的該第 二端。
  30. 如請求項23所述的電壓控制方法，其中該補償電路用以補償該穩壓電路的頻率響應。
  31. 如請求項23所述的電壓控制方法，更包括：由回饋電路根據該第二電壓產生回饋電壓；以及將該回饋電壓回饋至該穩壓電路。
  32. 如請求項23所述的電壓控制方法，其中該控制電壓是由該穩壓電路模組中的鏡像電路根據該第二電壓產生，且該鏡像電路用以反應該穩壓電路及該開關電路中的至少一電晶體元件之電氣變化而作動。
  33. 如請求項32所述的電壓控制方法，其中該鏡像電路中的第三電晶體元件用以反應該穩壓電路中的第一電晶體元件之電氣變化，並且該鏡像電路中的第四電晶體元件用以反應該開關電路中的第二電晶體元件之電氣變化。
TW112103848A 2023-02-03 2023-02-03 穩壓電路模組、記憶體儲存裝置及電壓控制方法 TWI838110B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW112103848A TWI838110B (zh) 2023-02-03 2023-02-03 穩壓電路模組、記憶體儲存裝置及電壓控制方法
US18/179,366 US12276994B2 (en) 2023-02-03 2023-03-07 Regulator circuit module, memory storage device, and voltage control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW112103848A TWI838110B (zh) 2023-02-03 2023-02-03 穩壓電路模組、記憶體儲存裝置及電壓控制方法

Publications (2)

Publication Number Publication Date
TWI838110B true TWI838110B (zh) 2024-04-01
TW202433220A TW202433220A (zh) 2024-08-16

Family

ID=91618953

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112103848A TWI838110B (zh) 2023-02-03 2023-02-03 穩壓電路模組、記憶體儲存裝置及電壓控制方法

Country Status (2)

Country Link
US (1) US12276994B2 (zh)
TW (1) TWI838110B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW501331B (en) * 2001-06-06 2002-09-01 Matritek Inc Designing method of loop compensator for a peak current controlled switching type DC voltage stabilizer
TWI371671B (en) * 2008-03-19 2012-09-01 Raydium Semiconductor Corp Power management circuit and method of frequency compensation thereof
CN106647915A (zh) * 2016-12-05 2017-05-10 清华大学 一种采用数字电路补偿电容的低压差线性稳压器
US20220350356A1 (en) * 2021-05-03 2022-11-03 Ningbo Aura Semiconductor Co., Limited Load-current sensing for frequency compensation in a linear voltage regulator

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5067836B2 (ja) * 2005-12-19 2012-11-07 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置及びその動作方法
JP4864549B2 (ja) * 2006-05-30 2012-02-01 株式会社東芝 センスアンプ
JP2008192232A (ja) * 2007-02-05 2008-08-21 Spansion Llc 半導体装置およびその制御方法
JP2010055679A (ja) * 2008-08-27 2010-03-11 Toshiba Corp 半導体記憶装置及びその検査方法
JP2011054248A (ja) * 2009-09-02 2011-03-17 Toshiba Corp 参照電流生成回路
KR101868920B1 (ko) * 2011-06-09 2018-06-19 삼성전자주식회사 저항성 메모리 장치 및 그에 따른 센싱 마진 트리밍 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW501331B (en) * 2001-06-06 2002-09-01 Matritek Inc Designing method of loop compensator for a peak current controlled switching type DC voltage stabilizer
TWI371671B (en) * 2008-03-19 2012-09-01 Raydium Semiconductor Corp Power management circuit and method of frequency compensation thereof
CN106647915A (zh) * 2016-12-05 2017-05-10 清华大学 一种采用数字电路补偿电容的低压差线性稳压器
US20220350356A1 (en) * 2021-05-03 2022-11-03 Ningbo Aura Semiconductor Co., Limited Load-current sensing for frequency compensation in a linear voltage regulator

Also Published As

Publication number Publication date
TW202433220A (zh) 2024-08-16
US20240264620A1 (en) 2024-08-08
US12276994B2 (en) 2025-04-15

Similar Documents

Publication Publication Date Title
US10418112B2 (en) Semiconductor memory device
US9496041B2 (en) Memory programming method, memory control circuit unit and memory storage device
US11635777B2 (en) Temperature control circuit, memory storage device and temperature control method
TWI830445B (zh) 穩壓電路模組、記憶體儲存裝置及電壓控制方法
CN107452414A (zh) 加电复位电路和包括其的半导体存储器件
US9312013B1 (en) Configuration method of erase operation, memory controlling circuit unit and memory storage device
CN115437445B (zh) 稳压电路模块、存储器存储装置及电压控制方法
US10627841B2 (en) Reference voltage generation circuit with reduced process variation on the reference voltage
TWI838110B (zh) 穩壓電路模組、記憶體儲存裝置及電壓控制方法
US12008262B2 (en) Read voltage control method, memory storage device and memory control circuit unit
CN111831024B (zh) 温度控制电路、存储器存储装置及温度控制方法
CN113852042B (zh) 过电流保护电路、存储器存储装置及过电流保护方法
TWI802054B (zh) 過電流保護電路、記憶體儲存裝置及過電流保護方法
US10789999B1 (en) Spread spectrum clock generator, memory storage device and signal generation method
CN115933796A (zh) 稳压电路模块、存储器存储装置及电压控制方法
CN111724834B (zh) 均衡器电路、存储器存储装置及信号调整方法
CN115437444B (zh) 稳压电路模块、存储器存储装置及电压控制方法
TWI833381B (zh) 穩壓電路模組、記憶體儲存裝置及電壓控制方法
CN108399933B (zh) 参考电压产生电路、存储器储存装置及参考电压产生方法
US12248699B2 (en) Clock control circuit, memory storage device and clock control method
CN111949321A (zh) 固件码执行方法、存储器存储装置及存储器控制电路单元
US12292825B2 (en) Memory control method, memory storage device and memory control circuit unit
CN116631467A (zh) 时钟控制电路、存储器存储装置及时钟控制方法
CN111654266B (zh) 时脉数据回复电路、存储器存储装置及快闪存储器控制器
CN112532240A (zh) 展频频率产生器、存储器储存装置及信号产生方法