[go: up one dir, main page]

TWI835065B - 對系統進行模擬的方法及相關的電子裝置 - Google Patents

對系統進行模擬的方法及相關的電子裝置 Download PDF

Info

Publication number
TWI835065B
TWI835065B TW111103992A TW111103992A TWI835065B TW I835065 B TWI835065 B TW I835065B TW 111103992 A TW111103992 A TW 111103992A TW 111103992 A TW111103992 A TW 111103992A TW I835065 B TWI835065 B TW I835065B
Authority
TW
Taiwan
Prior art keywords
channel model
power supply
voltage drop
supply network
database
Prior art date
Application number
TW111103992A
Other languages
English (en)
Other versions
TW202331573A (zh
Inventor
王世宏
杜佳霖
吳亭瑩
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW111103992A priority Critical patent/TWI835065B/zh
Priority to US18/098,674 priority patent/US20230244843A1/en
Publication of TW202331573A publication Critical patent/TW202331573A/zh
Application granted granted Critical
Publication of TWI835065B publication Critical patent/TWI835065B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/189—Power distribution
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)
  • Supply And Distribution Of Alternating Current (AREA)

Abstract

本發明揭露了一種電子裝置，其包含有一儲存元件以及一處理器。該儲存元件包含有一程式碼以及一資料庫，其中該資料庫包含了多種印刷電路板及封裝的組合以及多個通道模型。該處理器耦接於該儲存元件，用以執行該程式碼以進行以下操作：自該資料庫中取得該多種印刷電路板及封裝的組合中的一第一組合；自該資料庫中取得該多個通道模型中的一第一通道模型，其中該第一通道模型係根據該第一組合所產生；決定出一第一晶粒資訊；以及根據該第一通道模型以及該第一晶粒資訊來進行模擬，以產生一系統的一電源供應網路的特性以及一壓降。

Description

對系統進行模擬的方法及相關的電子裝置
本發明係有關於對系統進行模擬的方法。
在目前之包含印刷電路板、封裝以及晶片之系統的設計中，若是要判斷系統的電壓降(voltage drop)是否符合規格，則需要在系統設計的中後期才能夠有完整的資料，亦即才有完整的晶片電源相關模型、封裝設計以及印刷電路板設計，以供進行模擬。然而，若是模擬結果指出系統設計無法達到目標，則會需要花費更多時間來重啟設計，增加了設計者的負擔。
因此，本發明提出了一種系統模擬方法，其可以在晶片電源開發初期就透過簡單的模擬方式來評估系統的電源供應網路(power delivery network，PDN)或是壓降(voltage drop)，以判斷所規劃的印刷電路板、封裝以及晶片電源模型是否符合標準，以解決先前技術中所述的問題。
在本發明的一實施例中，揭露了一種電子裝置，其包含有一儲存元件以及一處理器。該儲存元件包含有一程式碼以及一資料庫，其中該資料庫包 含了多種印刷電路板及封裝的組合以及多個通道模型。該處理器耦接於該儲存元件，用以執行該程式碼以進行以下操作：自該資料庫中取得該多種印刷電路板及封裝的組合中的一第一組合；自該資料庫中取得該多個通道模型中的一第一通道模型，其中該第一通道模型係根據該第一組合所產生；決定出一第一晶粒資訊；以及根據該第一通道模型以及該第一晶粒資訊來進行模擬，以產生一系統的一電源供應網路的特性以及一壓降。
在本發明的一實施例中，揭露了一種對一系統進行模擬的方法，其包含有以下步驟：自一資料庫中取得多種印刷電路板及封裝的組合中的一第一組合；自該資料庫中取得多個通道模型中的一第一通道模型，其中該第一通道模型係根據該第一組合所產生；決定出一第一晶粒資訊；以及根據該第一通道模型以及該第一晶粒資訊來進行模擬，以產生該系統的一電源供應網路的特性以及一壓降。
100:電子裝置
110:處理器
120:儲存元件
122:程式碼
124:資料庫
200~214:步驟
第1圖為根據本發明一實施例之一電子裝置的示意圖。
第2圖為系統模擬的流程圖。
第3圖為模擬產生電源供應網路之特性的示意圖。
第4圖為模擬產生系統壓降的示意圖。
第1圖為根據本發明一實施例之一電子裝置100的示意圖，其中電子裝置100係用來在晶片開發初期模擬一系統的電源相關表現，該系統包含了印刷 電路板以及製作於印刷電路板上的封裝(晶片封裝)以及晶粒(die)，且電子裝置100可以是一桌上型電腦、筆記型電腦、或是任何可以對系統進行模擬的電子裝置。如第1圖所示，電子裝置100包含了一處理器110以及一儲存元件120，其中儲存元件120可以是任何的非揮發性儲存元件，且儲存元件120至少儲存了一程式碼122以及一資料庫124。在本實施例中，資料庫124包含了過去在系統設計上的相關內容與模擬結果，詳細來說，資料庫124可以包含各種不同的電源型式，例如核心電源(core power)、輸入輸出端電源(IO power)、中央處理器...等等；資料庫124可包含各種印刷電路板、封裝與電容的組合；資料庫124可包含不同的通道模型，其中通道模型為在一種系統中電源傳輸路徑的特徵，例如在各種印刷電路板、封裝與電容之組合的情形下，電源傳輸路徑之阻抗與頻率的關係；資料庫124可包含晶粒內電阻與電容資訊，其中晶粒內電阻與電容資訊可以是使用晶粒內部之等效電路模型，例如晶粒內部之等效電路的電阻值與電容值，所模擬產生之阻抗與頻率的關係；資料庫124亦可包含晶粒的電流特徵(current profile)。
在電子裝置100的操作中，處理器110自儲存元件120中讀取程式碼122，並執行程式碼122以開始進行系統模擬，其中系統模擬的流程請同時參考第2圖。在第2圖的系統模擬流程中，於步驟200，流程開始，且處理器110已成功執行程式碼122，且於電子裝置100的一顯示元件上顯示相關的使用者介面。在步驟202，使用者透過使用者介面以自資料庫124選擇一種電源型式。在步驟204，使用者透過使用者介面以自資料庫中選擇一種印刷電路板、封裝與電容的組合，其中使用者可以根據目前所需要設計/規劃之晶粒、印刷電路板與封裝以自資料庫124中選擇在整體設計上較接近的一種印刷電路板、封裝與電容的組合。在步驟206，使用者選擇出一種通道模型，其中所選擇的通道模型可以是基 於步驟204所選擇的印刷電路板、封裝與電容的組合所產生的，且通道模型可以包含一等效電阻-電感、用來表示電路在不同頻率下之行為的S參數、積體電路用模擬程式(Simulation Program with Integrated Circuit Emphasis，SPICE)模型、或是任何可以表示印刷電路板、封裝與電容之組合的阻抗與頻率之關係的資訊。在步驟208中，使用者透過使用者介面以決定出晶粒資訊，其中晶粒資訊可以包含晶粒內電阻與電容資訊，且可以由使用者根據實際設計來進行資料輸入、或是自資料庫124中選擇較接近的晶粒內電阻與電容資訊；另一方面，晶粒資訊亦可包含電流特徵，其中電流特徵可以由使用者根據實際設計來進行資料輸入、或是自資料庫124中選擇較接近的電流特徵。
在步驟210，處理器110根據使用者在步驟204、206、208所選擇的印刷電路板、封裝與電容的組合、通道模型、晶粒內電阻與電容資訊及電流特徵來進行模擬計算，以得到電源供應網路的特性以及系統壓降。具體來說，參考第3圖所示，通道模型可以是由印刷電路板及封裝的等效電阻與電感來產生的一阻抗與頻率的關係，而晶粒內電阻與電容資訊可以表示為一阻抗與頻率的關係，而處理器110便可以據此產生電源供應網路的特性。此外，參考第4圖，電流特徵可以是電流與時間的關係，而處理器110可以根據通道模型、晶粒內電阻及電容資訊以及電流特徵來得到系統的電壓波形，而透過計算一輸入電壓值(例如，第4圖的上方虛線)與電壓波形的最小值的差異便可以得到系統的壓降。
在步驟212，處理器110判斷系統的電源供應網路的特性以及壓降是否達到目標，亦即是否符合預期的標準，若是，流程進入步驟214；若否，流程回到步驟204、206或是208以調整另一種印刷電路板、封裝與電容的組合、選擇另一種通道模型、或是決定另一晶粒內電阻與電容資訊、或是另一種電流特徵 後，再次於步驟210進行模擬。具體來說，可以選擇另一種通道模型後與目前所使用的晶粒資訊來進行模擬來產生電源供應網路的特性以及壓降，其中另一種通道模型可以透過使用者修改、或是自資料庫124中選擇對應到另一種印刷電路板、封裝與電容之組合得通道模型；或是可以選擇另一晶粒資訊來與目前所使用的通道模型進行模擬來產生電源供應網路的特性以及壓降。
在步驟214，模擬結束，使用者可以確認步驟204所選擇的印刷電路板、封裝與電容的組合是可行的設計，且步驟208中所決定的晶粒內電阻與電容資訊及電流特徵係可以達到目標。
簡要歸納本發明，在本發明之系統模擬方法中，透過在資料庫中建立過去在系統設計上的相關內容與模擬結果，可以讓設計者在電源開發初期且相關的印刷電路板與封裝尚未完成完整設計之前，就透過簡單的模擬方式來評估系統的電源供應網路的特性或是壓降，以判斷所選用之印刷電路板、封裝以及晶粒模型是否符合標準。透過本發明，可以讓晶片電源開發初期就可以得知適合的印刷電路板及封裝及相關的電源供應網路的特性或是壓降，以降低後續整體系統設計上的負擔。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
200~214:步驟

Claims (10)

  1. 一種電子裝置，包含有：一儲存元件，包含有一程式碼以及一資料庫，其中該資料庫包含了多種印刷電路板及封裝的組合以及分別對應於該多種印刷電路板及封裝的組合的多個通道模型；一處理器，耦接於該儲存元件，用以執行該程式碼以進行以下操作：自該資料庫中取得該多種印刷電路板及封裝的組合中的一第一組合；自該資料庫中取得該多個通道模型中的一第一通道模型，其中該第一通道模型係根據該第一組合所產生；決定出一第一晶粒資訊；以及根據該第一通道模型以及該第一晶粒資訊來進行模擬，以產生一系統的一電源供應網路(power delivery network)的特性以及一壓降。
  2. 如申請專利範圍第1項所述之電子裝置，其中該第一晶粒資訊包含了一晶粒內電阻與電容資訊以及一電流特徵。
  3. 如申請專利範圍第1項所述之電子裝置，其中該第一通道模型包含了一等效電阻-電感模型、用來表示該第一組合在不同頻率下之行為的S參數、或是一積體電路用模擬程式(Simulation Program with Integrated Circuit Emphasis，SPICE)模型。
  4. 如申請專利範圍第1項所述之電子裝置，其中該處理器執行該程式碼以另進行以下操作：判斷該電源供應網路的特性以及該壓降是否符合標準； 若是該電源供應網路的特性以及該壓降不符合標準，產生不同於該第一通道模型的一第二通道模型；以及根據該第二通道模型以及該第一晶粒資訊來進行模擬，以產生該系統的該電源供應網路的特性以及該壓降。
  5. 如申請專利範圍第1項所述之電子裝置，其中該處理器執行該程式碼以另進行以下操作：判斷該電源供應網路的特性以及該壓降是否符合標準；若是該電源供應網路的特性以及該壓降不符合標準，自該資料庫中取得該多種印刷電路板及封裝的組合中的一第二組合；自該資料庫中取得該多個通道模型中的一第二通道模型，其中該第二通道模型係根據該第二組合所產生；以及根據該第二通道模型以及該第一晶粒資訊來進行模擬，以產生該系統的該電源供應網路的特性以及該壓降。
  6. 如申請專利範圍第1項所述之電子裝置，其中該處理器執行該程式碼以另進行以下操作：判斷該電源供應網路的特性以及該壓降是否符合標準；若是該電源供應網路的特性以及該壓降不符合標準，決定出一第二晶粒資訊；以及根據該第一通道模型以及該第二晶粒資訊來進行模擬，以產生該系統的該電源供應網路的特性以及該壓降。
  7. 一種對一系統進行模擬的方法，包含有： 自一資料庫中取得多種印刷電路板及封裝的組合中的一第一組合；自該資料庫中取得多個通道模型中的一第一通道模型，其中該第一通道模型係根據該第一組合所產生；決定出一第一晶粒資訊；以及根據該第一通道模型以及該第一晶粒資訊來進行模擬，以產生該系統的一電源供應網路(power delivery network)的特性以及一壓降。
  8. 如申請專利範圍第7項所述之方法，其中該第一晶粒資訊包含了一晶粒內電阻與電容資訊以及一電流特徵。
  9. 如申請專利範圍第7項所述之方法，其中該第一通道模型包含了一等效電阻-電感模型、用來表示該第一組合在不同頻率下之行為的S參數、或是一積體電路用模擬程式(Simulation Program with Integrated Circuit Emphasis，SPICE)模型。
  10. 如申請專利範圍第7項所述之方法，另包含有：判斷該電源供應網路的特性以及該壓降是否符合標準；若是該電源供應網路的特性以及該壓降不符合標準，產生不同於該第一通道模型的一第二通道模型；以及根據該第二通道模型以及該第一晶粒資訊來進行模擬，以產生該系統的該電源供應網路的特性以及該壓降。
TW111103992A 2022-01-28 2022-01-28 對系統進行模擬的方法及相關的電子裝置 TWI835065B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111103992A TWI835065B (zh) 2022-01-28 2022-01-28 對系統進行模擬的方法及相關的電子裝置
US18/098,674 US20230244843A1 (en) 2022-01-28 2023-01-18 Method for simulating system and associated electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111103992A TWI835065B (zh) 2022-01-28 2022-01-28 對系統進行模擬的方法及相關的電子裝置

Publications (2)

Publication Number Publication Date
TW202331573A TW202331573A (zh) 2023-08-01
TWI835065B true TWI835065B (zh) 2024-03-11

Family

ID=87432085

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111103992A TWI835065B (zh) 2022-01-28 2022-01-28 對系統進行模擬的方法及相關的電子裝置

Country Status (2)

Country Link
US (1) US20230244843A1 (zh)
TW (1) TWI835065B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201822041A (zh) * 2016-12-13 2018-06-16 台灣積體電路製造股份有限公司 估測電路設計的配電網路（pdn）的供電噪聲的方法
CN111382549A (zh) * 2018-12-11 2020-07-07 三星电子株式会社 电源管理集成电路建模系统及其操作方法
US20200310521A1 (en) * 2019-03-29 2020-10-01 Micron Technology, Inc. Predictive power management
TW202141335A (zh) * 2020-04-29 2021-11-01 南韓商三星電子股份有限公司 具有改善的積集度和可靠性的其中具有標準單元的半導體裝置
TW202145049A (zh) * 2020-05-28 2021-12-01 台灣積體電路製造股份有限公司 產生電路佈局之方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201822041A (zh) * 2016-12-13 2018-06-16 台灣積體電路製造股份有限公司 估測電路設計的配電網路（pdn）的供電噪聲的方法
CN111382549A (zh) * 2018-12-11 2020-07-07 三星电子株式会社 电源管理集成电路建模系统及其操作方法
US20200310521A1 (en) * 2019-03-29 2020-10-01 Micron Technology, Inc. Predictive power management
TW202141335A (zh) * 2020-04-29 2021-11-01 南韓商三星電子股份有限公司 具有改善的積集度和可靠性的其中具有標準單元的半導體裝置
TW202145049A (zh) * 2020-05-28 2021-12-01 台灣積體電路製造股份有限公司 產生電路佈局之方法

Also Published As

Publication number Publication date
TW202331573A (zh) 2023-08-01
US20230244843A1 (en) 2023-08-03

Similar Documents

Publication Publication Date Title
US8117576B2 (en) Method for using an equivalence checker to reduce verification effort in a system having analog blocks
US9223925B2 (en) Methods, systems, and articles of manufacture for implementing electronic circuit designs with simulation awareness
CN109635488B (zh) 一种平板显示集成电路工艺设计方法及工具
JP4001449B2 (ja) 不要輻射解析方法
US8850375B2 (en) Integrated circuit design and simulation
US8196075B1 (en) Generation of input/output models
US11972185B2 (en) Method and apparatus for estimating aging of integrated circuit
CN101655882B (zh) 基于统计模型最差情况的建模方法
US7424690B2 (en) Interconnect integrity verification
CN111199128A (zh) 仿真系统与方法
US7689944B2 (en) Method for designing semiconductor apparatus, system for aiding to design semiconductor apparatus, computer program product therefor and semiconductor package
KR100398850B1 (ko) 반도체 집적 회로에 대한 전자기 간섭 시뮬레이션을 위한 전원 모델, 전원 모델을 설계하는 방법, 전자기 간섭 시뮬레이터, 전원 모델 생성용 컴퓨터 프로그램을 저장하는 저장 매체, 및 전원 모델 설계 지원 시스템
US9507906B2 (en) Metal interconnect modeling
TWI835065B (zh) 對系統進行模擬的方法及相關的電子裝置
CN103870617A (zh) 低频芯片自动布局布线方法
US7263682B2 (en) System and method for calculating trace lengths of a PCB layout
CN116644693A (zh) 对系统进行模拟的方法及相关的电子装置
CN118607424A (zh) 一种Allegro网表的转换方法、装置、电子设备及程序产品
JPH09274623A (ja) 伝送線路シミュレーションシステムとそれを用いた伝送線路シミュレーション方法
CN102054066B (zh) 集成电路的退化分析方法及装置
CN117648900A (zh) 一种统计眼图的仿真方法、装置、设备及存储介质
CN117113921A (zh) 一种提高电源网络pdn阻抗仿真效率的方法
Shu et al. Full Path PIPD Co-Simulation and Correlation with SDLE
CN119443029A (zh) 电路仿真方法、装置、设备及存储介质
WO2012015702A1 (en) Methods, systems, and articles of manufacture for implementing electronic circuit designs with simulation awareness