[go: up one dir, main page]

TW202145049A - 產生電路佈局之方法 - Google Patents

產生電路佈局之方法 Download PDF

Info

Publication number
TW202145049A
TW202145049A TW109131414A TW109131414A TW202145049A TW 202145049 A TW202145049 A TW 202145049A TW 109131414 A TW109131414 A TW 109131414A TW 109131414 A TW109131414 A TW 109131414A TW 202145049 A TW202145049 A TW 202145049A
Authority
TW
Taiwan
Prior art keywords
power supply
supply network
circuit
layout
design
Prior art date
Application number
TW109131414A
Other languages
English (en)
Other versions
TWI833036B (zh
Inventor
楊忠傑
陳泰邑
陳韻如
彭永州
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202145049A publication Critical patent/TW202145049A/zh
Application granted granted Critical
Publication of TWI833036B publication Critical patent/TWI833036B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G06F30/3953—Routing detailed
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/373—Design optimisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Architecture (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種產生電路佈局之方法包含：基於針對積體電路之設計資訊產生電路設計，其包含針對積體電路的初始電源供應網路；對電路設計執行預佈局模擬以判定電路設計是否滿足預定規範，其包含初始電源供應網路；及在電路設計滿足預定規範時，產生積體電路之電源供應網路佈局，及在產生了電源供應網路佈局後，產生積體電路的電路佈局。

Description

產生電路佈局之方法
本揭示文件之實施例是關於一種方法，特別是關於一種產生積體電路的電路佈局的方法。
積體電路(integrated circuit；IC)通常包含表示於IC佈局中的半導體裝置。IC佈局自例如IC之電路圖產生。在IC設計製程期間的各種步驟處，自IC設計至用於IC之實際製造的IC佈局，各種檢查及測試製程經執行以確保IC可予以製造且將按設計起作用。
本揭示案之實施例是關於一種產生電路佈局之方法，包括以下步驟。基於針對積體電路之設計資訊產生電路設計，電路設計包含針對積體電路的初始電源供應網路(PDN)。該電路設計執行預佈局模擬，以判定電路設計是否滿足預定規範，電路設計包含初始電源供應網路。在電路設計滿足預定規範時，產生積體電路的電源供應網路佈局，及在產生了電源供應網路佈局之後，產生積體電路的電路佈局。
以下揭示內容提供用於實施所提供標的物之不同特徵的許多不同實施例或實例。下文描述元件及配置之特定實例以簡化本揭示案之一些實施例。當然，此等元件及配置僅為實例且並非意欲為限制性的。舉例而言，在以下描述中第一特徵於第二特徵上方或上的形成可包含第一及第二特徵直接接觸地形成的實施例，且亦可包含額外特徵可形成於第一特徵與第二特徵之間使得第一特徵及第二特徵可不直接接觸的實施例。此外，本揭示案之一些實施例在各種實例中可重複參考數字及/或字母。此重複係出於簡單及清楚之目的，且本身並不指明所論述之各種實施例及/或組態之間的關係。
用於本說明書中之術語通常具有其在此項技術中且在使用每一術語所在之特定情形下的一般含義。實例在此說明書中之使用，包含本文中所論述之任何術語之實例的使用僅為說明性的，且絕不限制本揭示案之一些實施例或任何所例示術語的範疇及含義。同樣，本揭示案之一些實施例不限於本說明書中給出的各種實施例。
儘管術語「第一」、「第二」等本文中可用以描述各種組件，但此等組件不應受此等術語限制。此等術語用以區分一個組件與另一組件。舉例而言，第一組件可被稱為第二組件，且類似地，第二組件可被稱為第一組件而不偏離實施例的範疇。如本文中所使用，術語「及/或」包含相關聯之所列出項目中之任一者及一或多者的所有組合。
在此文獻中，術語「耦接」亦可被稱為「電耦接」，且術語「連接」可被稱為「電連接」。「耦接」及「連接」亦可用以指示兩個或兩個以上組件彼此協作或互動。
另外，空間相對術語，諸如「……下面」、「下方」、「下部」、「……上方」、「上部」及類似者本文中可出於易於描述而使用以描述如諸圖中圖示的一個元素或特徵與另一元素或特徵之關係。空間相對術語意欲涵蓋裝置的使用或操作中之不同於諸圖中描繪之定向外的定向。設備可以其他方式定向(旋轉90度或處於其他定向)，且本文中使用之空間相對描述詞可同樣經因此解譯。
第1圖為根據本揭示案之一些實施例的積體電路(integrated circuit；IC)設計流程/方法100之至少一部分的流程圖。針對第1圖中之圖示，IC設計流程100包含操作S110、S120、S130、S140、S150、S160及S170。IC設計流程100經執行以在製造IC之前對IC之設計進行測試。在一些實施例中，IC設計流程100將一或多個電子設計自動化(electronic design automation；EDA)工具用於測試IC的設計。在一些實施例中，EDA工具為一或多個可執行指令集，該一或多個指令集供處理器(例如，第13圖之處理器1320)、控制器、經程式化電腦或類似者執行以執行所指示功能性。
在操作S110中，產生IC的電路設計。在一些實施例中，IC之電路設計藉由電路設計者提供，及/或儲存於記憶體(例如，第13圖之記憶體1310)中。在一些實施例中，IC之電路設計包含IC的IC示意圖。在一些實施例中，IC示意圖以示意性網路連線表(netlist)，諸如積體電路重點模擬程式(Simulation Program with Integrated Circuit Emphasis；SPICE)網路連線表的形式產生或提供。用於描述設計之其他資料格式在一些實施例中可用。在一些實施例中，SPICE模擬對SPICE網路連線表執行。在其他實施例中，其他模擬工具替代SPICE模擬或除SPICE模擬外可用(usable)。
在操作S120中，預佈局(pre-layout)模擬，例如藉由EDA工具對電路設計執行以判定電路設計是否滿足預定規範。若電路設計並不滿足預定規範，則IC之至少部分經重新設計。在一些實施例中，預佈局模擬藉由若干步驟執行以判定電路設計之每一部分是否滿足預定規範中的對應要求。若電路設計之一部分並不滿足預定規範，則電路設計之此部分經重新設計。
在操作S125中，來自操作S120之預佈局模擬結果與預期預佈局模擬結果進行比較。當預佈局模擬結果並不與預期模擬結果匹配時，流程返回至操作S110以產生IC的新電路設計且接著再次相應地執行後續操作。另一方面，當預佈局模擬結果與預期模擬結果匹配時，流程繼續至操作S130。
在操作S130中，IC之設計佈局(或佈局圖)基於電路設計來產生。在一些實施例中，設計佈局藉由EDA工具以圖形設計系統(Graphic Design System；GDS)檔案的形式產生。用於描述佈局之其他工具及/或資料格式在各種實施例中可用。
在操作S140中，執行電路佈局驗證(layout-versus-schematic；LVS)檢查。LVS檢查經執行以確保所產生之佈局對應於電路設計。在一些實施例中，例如藉由EDA工具實施之LVS檢查工具，自其所產生之佈局的圖案辨識電元件以及此些電元件之間的連接。LVS檢查工具接著產生佈局網路連線表，此佈局網路連線表表示辨識出之電元件及連接。藉由LVS檢查工具，自設計佈局產生之佈局網路連線表與電路設計的示意性網路連線表來比較。若兩個網路連線表在匹配容許度內匹配，則LVS檢查通過。否則，對設計佈局或電路設計中之至少一者進行校正。
在操作S150中，設計規則檢查(design rule check；DRC)，例如藉由EDA工具對表示設計佈局之GDS檔案執行，以確保設計佈局滿足某些製造設計規則，以確保IC的可製造性。若一或多個設計規則被違反(violated)，則對設計佈局或電路設計中之至少一者進行校正。設計規則之實例包含但不限於以下各者：寬度規則，其指定設計佈局中圖案的最小寬度；間距(spacing)規則，其指定設計佈局中鄰接圖案之間的最小間距；面積規則，其指定設計佈局中圖案的最小面積；或類似者。
在一些實施例中，設計規則中之至少一者為電壓相依的(voltage-dependent)。舉例而言，金屬至通孔(via)間距規則指定IC之設計佈局中金屬圖案與鄰接通孔之間的最小間距。在一些實施例中，此最小間距取決於經預期或預測為在IC之操作期間在金屬圖案或通孔處發生的電壓。其他電壓相依設計規則之實例包含但不限於金屬至金屬間距規則、多晶矽至氧化物定義(polysilicon-to-oxide definition；PO-to-OD)間距該規則、PO至PO間距規則等。在一些實施例中，經執行以檢查佈局與一或多個電壓相依設計規則之符合性的DRC亦被稱作VDRC。
在操作S160中，電阻與電容(resistance and capacitance；RC)提取(extraction)，例如藉由EDA工具執行以判定或提取寄生參數，此寄生參數包含例如用於後續操作中之時序模擬的設計佈局中互連件的寄生電阻或寄生電容。
在操作S170中，佈局後(post-layout)模擬，藉由例如由EDA工具實施之模擬工具執行以判定設計佈局是否滿足預定規範或要求。當模擬指示設計佈局並不滿足預定規範時，對設計佈局或電路設計中之至少一者進行校正。舉例而言，關於如上文論述之所提取寄生參數，當寄生參數引起非所要延遲時，模擬經判定以指示佈局並不滿足預定規範，且校正接著對設計佈局或電路設計中之至少一者進行。另一方面，當佈局滿足預定規範時，設計佈局針對製造或額外驗證製程被通過。舉例而言，在各種實施例中，電壓降(voltage drop)及電遷移(electromigration；EM)驗證製程亦在佈局後模擬中執行。在電壓降及電遷移要求在該電壓降及電遷移驗證製程期間被滿足時，產生IC的最終設計佈局。術語「電壓降」在此項技術中亦被稱作「IR降」，且為了簡潔在本揭示案之一些實施例中在下文稱作「IR降」。
在操作S175中，來自操作S170之佈局後模擬結果與預期的佈局後模擬結果進行比較。當佈局後模擬結果並不與預期模擬結果匹配時，流程返回至操作S110以產生IC的新電路設計且接著再次相應地執行後續操作。另一方面，當佈局後模擬結果與預期模擬結果匹配時，流程繼續至操作S180。
在操作S180中，光罩(photomask)基於IC之設計佈局(或佈局圖)自操作S130產生。在一些實施例中，光罩藉由基於IC設計佈局執行一或多個微影曝光(lithographic exposure)來產生。在一些實施例中，電子束(electron-beam、e-beam)或多電子束機構用以基於IC設計佈局在遮罩(mask)上形成圖案(pattern)。在操作S190中，IC正使用來自操作S180的光罩。在一些實施例中，製造IC包含至少間接地對IC設計佈局執行一或多個微影曝光。
應理解，額外操作可在藉由第1圖繪示之操作之前、期間及之後提供，且第1圖中之操作中的一些針對方法之額外實施例可經替換、消除或互換。舉例而言，在各種實施例中，操作S160中之RC提取及操作S170中的佈局後模擬被省略。
如上文所論述，IR降及EM驗證製程正常地在佈局後模擬中執行，此佈局後模擬在設計製程中稍後發生。因此，若判定IR降及EM要求並未被滿足，則IC設計製程必須完全返工(reworked)。具體而言，如上文關於第1圖所論述之操作在IR降及EM要求未被滿足時必須反覆地重複。因此，以此方式對IC設計進行完全返工對IC設計製程添加顯著量的時間。
為了解決以上問題，本文中所揭示實施例為當前知曉的積體電路(integrated circuit；IC)設計方法及系統，此些設計方法及系統較早地在設計製程中產生IC的適當的電源供應網路(power delivery network；PDN)(例如，操作S110)，以便以即時方式產生IC設計佈局。運用電源供應網路，除了佈局後模擬中之IR降及EM驗證製程外，IR降及/或EM預檢查(pre-check)製程能夠在預佈局模擬(例如，操作S120)中對電源供應網路執行。因此，IR降及/或EM問題可在預佈局模擬中早早地經最佳化。以下詳細論述針對進一步解釋而進行。
在第1圖之一些實施例中，在操作S110中，產生包含針對IC之電源供應網路(power delivery network；PDN)的電路設計。為了產生包含電源供應網路之電路設計，呈製程設計套組(process design kit；PDK)之形式的對應設計資訊亦經提供且儲存於記憶體(例如，第13圖之記憶體1310)中。因此，以上設計資訊在一些實施例中亦被稱作「PDK」。出於設計IC之目的，以上設計資訊亦能夠藉由在電腦輔助設計(computer-aided design；CAD)系統上執行EDA工具的設計系統的一或多個處理器(例如，第13圖之處理器1320)存取。
為了產生包含電源供應網路之電路設計，在一些實施例中，以上設計資訊(或PDK) 包含與電源供應網路中之電力軌條(power rail)及導電柱(conductive pillar)相關聯的參數，此些電力軌條及導電柱在下文參看第2圖來論述。在一些其他實施例中，設計資訊(或PDK)亦包含基礎特定檔案集，包含但不限於針對特定技術節點之技術檔案、程式庫元素、程式庫設計規則及類似者。換言之，設計資訊(或PDK)包含指示針對IC之電路設計之預定規範的參數。舉例而言，參數包含越過電源供應網路之電壓降、流經電源供應網路的電流、導柱之電阻、電源供應網路中電力軌條的數目、導柱之數目、最大導柱密度及類似者。在一些實施例中，EDA工具經執行以自PDK獲得此等參數。在一些實施例中，設計資訊(或PDK)之參數經由輸入/輸出介面為可調整的。
第2圖為根據本揭示案之一些實施例的圖示在第1圖之方法100中產生的電源供應網路200之示意圖。針對第2圖之圖示，電源供應網路200包含在佈局視圖中彼此交叉的電力軌條210及電力軌條220。電力軌條210彼此均勻地隔開並具有相同寬度，且在第2圖中沿著例如X方向配置於導電層Mt-1(繪示於第3A-3B圖)中。電力軌條220彼此均勻地隔開並具有相同寬度，且在第2圖中沿著例如Y方向配置於導電層Mt-1上方的導電層Mt (例如，頂部金屬層) (繪示於第3A-3B圖)中。此外，電力軌條210以交替地耦接至供電電壓VDD (例如，電源電壓)及供電電壓VSS (例如，接地電壓)的圖案配置。電力軌條220亦以交替地耦接至供電電壓VDD及VSS的圖案配置。因此，在一些實施例中，在電力軌條210及220以網格(mesh)形式配置情況下，電源供應網路200亦被稱作電力/接地網格。在一些實施例中，電力軌條210及220由包含例如金屬之導電材料製成。
針對第2圖之圖示，電源供應網路200亦包含導柱Pm及導柱Pi。導柱Pm中之每一者藉由具有內部十字的框指示，且導柱Pi中之每一者藉由空的框指示，如第2圖中所繪示。在一些實施例中，導柱Pi中之每一者耦接至導電層Mt-1中之導電軌條210中的一者，且導柱Pm中之每一者經由導電層Mt-1中之對應電力軌條210耦接至導電層Mt中之電力軌條220中的一者，前述各者為了進一步解釋將參看第3A圖論述。在以上組態情況下，在先前技術中且在本揭示案之一些實施例中於下文中，導柱Pm亦被稱作「主導柱(major pillar)」，且導柱Pi亦被稱作「內部導柱(intra pillar)」。
儘管為了圖示簡單，標注僅一個電力軌條210、僅一個電力軌條220、僅一個導柱Pi及僅一個導柱Pm，應理解，標記中之每一者共同表示如第2圖中繪示的其他類似組件。
如上文所論述，在一些實施例中，電源供應網路200建置有數個層，且存在數個通孔，此些通孔安置於層之間且用以傳導自輸入端至輸出端的電流。為易於理解，第2圖之電源供應網路200亦參看第3A圖予以論述。
第3A圖為根據本揭示案之一些實施例的第2圖之電源供應網路200中導柱之橫截面圖的示意圖。在第3A圖中，為了圖示簡單，繪示一個主導柱Pm及一個內部導柱Pi。如第3A圖中說明性地繪示，主導柱Pm及內部導柱Pi中的每一者在各別層中組態有通孔(共同指示為Vt)。針對主導柱Pm之圖示，通孔Vt以一個堆疊結構配置，此堆疊結構係自耦接至例如輸入端之頂部導電層Mt至耦接至例如輸出端的底部導電層Mb。針對內部導柱Pi之圖示，通孔Vt係在自頂部導電層Mt下面之導電層Mt-1至底部導電層Mb的其他堆疊結構中。下文提供主導柱Pm及內部導柱Pi的詳細圖示。
在第3A圖之圖示中，主導柱Pm包含通孔Vt-1、通孔Vt-2、通孔Vt-3、……、及通孔Vt-n。通孔Vt-1安置於頂部導電層Mt與導電層Mt-1之間，通孔Vt-2安置於導電層Mt-1與導電層Mt-2之間，通孔Vt-3安置於導電層Mt-2與導電層Mt-3之間，且通孔Vt-n安置於導電層Mb+1與底部導電層Mb之間。內部導柱Pi包含通孔Vt-2、通孔Vt-3及通孔Vt-n。類似地，通孔Vt-2安置於導電層Mt-1與導電層Mt-2之間，通孔Vt-3安置於導電層Mt-2與導電層Mt-3之間，且通孔Vt-n安置於導電層Mb+1與底部導電層Mb之間。為易於理解，第3A圖並未圖示有包含於主導柱Pm及內部導柱Pi中的每一通孔。然而，應理解，在主導柱Pm及/或內部導柱Pi中可安置有更多或更少通孔。
為了執行如上文所論述之IR降及/或EM預檢查製程，要求主導柱Pm及內部導柱Pi中每一者的等效電阻。在一些實施例中，主導柱Pm及內部導柱Pi中每一者的等效電阻根據對應導柱之等效電路或指示等效電路的電阻網路連線表獲取。
第3B圖為根據本揭示案之一些實施例的繪示第3A圖中主導柱Pm之等效電路300的示意圖。如第3B圖中所繪示，針對第3A圖之主導柱Pm，等效電路300繪示電阻器(對應於第3A圖之各別通孔)，此些電阻器自頂部導電層Mt至底部導電層Mb串聯連接。因此，主導柱Pm之等效電阻能夠藉由對串聯連接之電阻器的電阻進行加總來予以計算且獲取。
在一些實施例中，在主導柱Pm及內部導柱Pi之不同組態情況下，主導柱Pm之等效電路300不同於內部導柱Pi的等效電路。因此，內部導柱Pi之等效電阻不同於主導柱Pm的等效電阻。
針對說明性目的，給出主導柱Pm及內部導柱Pi的以上組態。主導柱Pm及內部導柱Pi之各種組態係在本揭示案之一些實施例之預期範疇內。舉例而言，在各種實施例中，主導柱Pm或內部導柱Pi包含各別導電層之間的各種數目個通孔，前述各者為了進一步解釋將參看第4A圖予以論述。
第4A圖為根據本揭示案之一些實施例的能夠在第2圖之電源供應網路200中應用之各種主導柱之橫截面圖的示意圖。如第4A圖中所繪示，主導柱Pm0、Pm1及Pm2具有彼此不同的組態。主導柱Pm0對應於第3A圖之主導柱Pm。與主導柱Pm0相比較，在一些實施例中，主導柱Pm1及/或Pm2中安置於至少兩個鄰接層之間的通孔之數目大於1。舉例而言，在第4A圖中，主導柱Pm0、Pm1及Pm2的安置於導電層Mb+1與底部導電層Mb之間的通孔之數目分別為1、2及3。對於另一實例，主導柱Pm0、Pm1及Pm2的安置於導電層Mb+3與導電層Mb+2之間的通孔之數目分別為1、1及2。
如第4A圖中說明性地繪示，當安置於任何兩個鄰接層之間的通孔之數目大於1時，通孔安置於兩個鄰接層之間，且經並聯耦接。因為導電層中之更多通孔提供更大導電率，所以一個層之更多通孔因此導致同一層的較小電阻。換言之，之間安置有兩個通孔的兩個鄰接導電層之間的電阻小於之間安置有一個通孔的兩個鄰接層之間的電阻。因此，例如在第4A圖中，主導柱Pm2之電阻小於主導柱Pm1的電阻，且主導柱Pm1之電阻小於主導柱Pm0的電阻。
第4B圖為根據本揭示案之一些實施例的繪示第4A圖中主導柱Pm1之等效電路400的示意圖。如第4B圖中所繪示，針對第4A圖之主導柱Pm1，等效電路400繪示電阻器Rt-1、Rb+2、Rb+1、Rb等(對應於第4A圖之各別通孔），該些電阻器自頂部導電層Mt至底部導電層Mb串聯連接。因此，主導柱Pm1之等效電阻能夠藉由對串聯連接之電阻器的電阻進行加總來予以計算且獲取。
第4A圖及第4B圖中導柱之組態及對應等效電路針對說明性目的而給出。導柱之各種組態及對應等效電路係在本揭示案之一些實施例之預期範疇內。舉例而言，在各種實施例中，除了繪示於第4A圖中之主導柱Pm外，內部導柱Pi亦具有安置於至少兩個鄰接導電層之間的一個以上通孔。
繼續參看第1圖，在一些實施例中，在操作S110之後，預佈局模擬在操作S120中對電路設計執行以判定電路設計是否滿足預定規範，此電路設計包含如上文所論述之電源供應網路。在電路設計滿足預定規範時，方法100繼續至如上文所論述的操作S130。舉例而言，在操作S120中，包含例如時序及信號完整性驗證、功能驗證及類似者的驗證製程對電路設計執行以便判定電路設計是否滿足預定規範。
在一些實施例中，在操作S120中，除了以上驗證製程外，IR降及/或EM預檢查製程對如上文所論述的電源供應網路執行以判定電源供應網路是否滿足預定規範。IR降及EM預檢查製程將參看第5圖至第9圖更詳細地論述。
第5圖為根據本揭示案之一些實施例的適用於IR降預檢查製程中之電路500的示意圖，此IR降預檢查製程對如關於第2圖論述的電源供應網路執行。如第5圖中說明性地繪示，電路500包含操作電路530、電源電路520，及由第2圖之電源供應網路(power delivery network；PDN) 200實施的電源供應網路(PDN)電路510。PDN電路510耦接於電源供應器電路520與操作電路530之間。PDN電路510用以將足夠電力傳輸至操作電路530且在傳輸電力時耐受足夠電流。換言之，PDN電路530經設計及/或組態有現有電壓降以將足夠電壓傳輸至操作電路530。為了具有現有電壓降，PDN電路510能夠耐受對應於其電力及電阻的足夠電流。
如第5圖中說明性地繪示，PDN電路510包含輸入端，此些輸入端用以自電源供應器電路520接收電壓VDD及VSS；及包含輸出端，此些輸出端用以輸出電壓VDDI及VSSI至操作電路530。在一些實施例中，電壓VDDI由電壓VDD減去越過PDN電路510之IR降來產生，且電壓VSSI由電壓VSS減去越過PDN電路510的IR降來產生。
在一些實施例中，操作電路530藉由驅動器電路實施，且用以運用例如50 mA的峰值電流操作。當操作電路530以峰值電流操作時，峰值電流越過PDN電路510流動，且因此，越過PDN電路510的IR降可基於PDN電路510的峰值電流及電阻來計算並獲得，PDN電路將在下文更詳細地論述。以上越過PDN電路510之IR降接著用於判定IR降是否滿足IR降規範。
第6圖為根據本揭示案之一些實施例的適用於EM預檢查製程之電路600的示意圖，此EM預檢查製程對如關於第2圖論述的電源供應網路執行。與第5圖之實施例相比較，除了包含如上文論述的PDN電路510及電源電路520外，第6圖的電路600亦包含操作電路630。PDN電路510耦接於電源供應器電路520與操作電路630之間。
在一些實施例中，操作電路630藉由運算放大器(operational amplifier；OP AMP)電路實施，且用以以例如1 mA的平均電流操作。當操作電路630以平均電流操作時，此情形指示，平均電流為用於操作電路630需要以流經PDN電路510的最小電流。流經PDN電路510之以上平均電流接著用於判定電流是否滿足EM規範。
第7圖為根據本揭示案之一些實施例的適用於IR降預檢查製程之方法700的流程圖，此IR降預檢查製程對如關於第2圖論述的電源供應網路執行。在一些實施例中，方法700藉由執行EDA工具來執行以對電源供應網路執行IR降預檢查製程以便判定電源供應網路的IR降是否滿足IR降規範。
第8A圖為根據本揭示案之一些實施例的圖示電源供應網路800之示意圖。第8B圖為根據本揭示案之一些實施例的圖示第8A圖中之電源供應網路800之等效電阻網路802及804的示意圖。第8C圖至第8E圖為根據本揭示案之各種實施例的圖示第8A圖之電源供應網路800之變化的示意圖。為易於理解，方法700在下文參看第8A圖至第8E圖來論述。
針對第8A圖之圖示，電源供應網路800包含安置於導電層Mt-1中之四個電力軌條，及安置於導電層Mt-1上方之頂部導電層Mt中的四個電力軌條，此些電力軌條一起形成如上文所論述之電源網格。此外，電源供應網路800在佈局視圖中進一步包含安置在頂部導電層Mt與導電層Mt-1中之電力軌條之交叉點處的八個主導柱Pm。電源供應網路800之電力軌條及主導柱的數目針對說明性目的來給出。電源供應網路800之導電軌條及主導柱的各種數目係在本揭示案之一些實施例之預期範疇內。
對於第7圖之方法700，在操作S702中，提供IR降規範。在一些實施例中，IR降規範包含如上文所論述之PDK中的參數。參看第8A圖，以上參數係與越過電源供應網路800的IR降相關聯。在一些實施例中，IR降規範儲存於處理器(例如，第13圖之處理器1320)之記憶體(例如，第13圖之記憶體1310)中以供存取。
在第7圖之操作S704中，使電源網格之電力軌條初始化。在一些實施例中，為了初始化電源網格的電力軌條，判定電源網格的配置成列之電力軌條的數目以及配置成行之電力軌條的數目。舉例而言，在第8A圖之電源供應網路800中，配置成列之電力軌條的數目如所判定為四，且配置成行之電力軌條的數目如所判定為四。在一些實施例中，EDA工具經執行以產生設計，此設計包含具有所判定數目之電力軌條的電源供應網路800。在一些實施例中，當電力軌條之數目經判定時，電源供應網路800之面積經判定，此係因為電力軌條中之兩者之間的距離為固定的。
在第7圖之操作S706中，初始化電源供應網路中導柱的導柱密度。在一些實施例中，為了初始化導柱密度，如上文所論述之主導柱及/或內部導柱的數目經初始判定，且導柱配置於電源供應網路中。舉例而言，八個主導柱Pm經初始判定，且配置於電源供應網路800中，如第8A圖中所繪示。在一些實施例中，EDA工具經執行以產生設計，此設計包含具有所判定數目之導柱的電源供應網路800。運用所判定數目之導柱，導柱之導柱密度因此予以判定。
在第7圖之操作S708中，計算電源供應網路的IR降。在一些實施例中，為了計算電源供應網路的IR降，執行越過電力軌條及耦接至該電源供應網路之此些電力軌條的導電柱之IR降的計算，此舉將在下文更詳細地論述。
在操作S708之後，如所計算之IR降在操作S710中與IR降規範進行比較以判定IR降是否滿足IR降規範。當如所計算之IR降滿足IR降規範時，執行操作S712，在操作S712中，產生電源供應網路(PDN)佈局，此操作亦對應於第1圖的操作S130。另一方面，當如所計算之IR降並不滿足IR降規範時，方法700繼續至操作S714。為了進一步解釋，在下文提供實例。
針對第8A圖及第8B圖的圖示，電源供應網路800之電阻等效於等效電阻網路802之電阻加上等效電阻網路804的電阻。等效電阻網路802包含導電層Mt-1中導電軌條的電阻及頂部導電層Mt中電力軌條的電阻。等效電阻網路804包含主導柱Pm的電阻。針對等效電阻網路804的圖示，與電壓VDDI相關聯之主導柱Pm中的每一者包含耦接於接收電壓VDD之電力軌條與輸出電壓VDDI之輸出端之間的電阻。對應地，與電壓VSSI相關聯之主導柱Pm中的每一者包含耦接於接收電壓VSS之電力軌條與輸出電壓VSSI之輸出端之間的電阻。因此，當電源供應網路800之IR降經計算時，越過電力軌條及導電柱之IR降基於等效電阻網路802及804的電阻以及流經此些等效電阻網路之電流來計算。
在一些實施例中，為了簡化電源供應網路800之IR降的計算，忽略等效電阻網路802的電阻，此係因為電力軌條由例如上部厚金屬層製成。在一些實施例中，在不考慮等效電阻網路802之電阻情況下，對應於主導柱Pm之等效電阻網路804的電阻基本上判定電源供應網路800的IR降。
舉例而言，如第8C圖中所繪示，電源供應網路800包含與電壓VDD相關聯之四個主導柱(為了簡單下文中被稱為「VDD主導柱」)且無內部導柱從而計算IR降。此外，提出如下條件：IR降規範設定為50 mV，如上文所論述之峰值電流設定為10 mA，每一VDD主導柱之電阻Rm設定為50歐姆，且等效電阻網路802之電阻如上文所論述被忽略。在此條件下，流經VDD主導柱中之每一者的電流Ip等於(10 mA/4)=2.5 mA。因此，電源供應網路800之IR降等於Ip×Rm= 2.5 mA×50 歐姆= 125 mV。因為如所計算之IR降為大於50 mV之IR降規範的125 mV，所以電源供應網路800的IR降並不滿足IR降規範，且因此方法700繼續至操作S714。
在第7圖之操作S714中，判定如上文所論述之導柱密度是否為最大導柱密度。當導柱密度並非最大導柱密度時，方法700繼續至操作S716，在操作S716中，導柱密度經修改，此舉將在下文更詳細地論述。另一方面，當導柱密度為最大導柱密度時，方法700繼續至操作S718，在操作S718中，電力軌條經修改，此舉將在下文更詳細地論述。換言之，當如初始地提供之電源供應網路之IR降並不滿足IR降規範時，電源供應網路經修改。在電源供應網路經修改之後，方法700接著再次繼續至操作S708及S710以便再次判定IR降是否滿足IR降規範。當如所計算之IR降仍不滿足IR降規範時，操作S714、S716 (或S718)、S708及S710經反覆地重複。
在一些實施例中，為了在操作S714中修改導柱密度，如上文所論述，在電源供應網路中添加至少一個額外導電柱。在一些實施例中，內部導柱Pi如上文所論述在電源供應網路中予以添加。為了進一步解釋，在下文提供實例。
舉例而言，在操作S716中，參看第8C圖及第8D圖，電源供應網路800藉由在其中添加某數目個內部導柱Pi經修改為電源供應網路810，且內部導柱Pi的數目與主導柱Pm之數目相同。因此，例如，電源供應網路810包含四個VDD主導柱及與電壓VDD相關聯之四個內部導柱(為了簡單下文中被稱為「VDD內部導柱」)從而計算IR降。在此條件下，流經VDD主導柱及VDD內部導柱中之每一者的電流Ip為(10 mA/8)=1.25 mA。因此，電源供應網路800之IR降等於Ip×Rm= 1.25 mA×50 歐姆= 62.5 mV。因為如所計算之IR降為大於50 mV之IR降規範的62.5 mV，所以電源供應網路810的IR降仍並不滿足IR降規範，且因此方法700再次繼續至操作S714、S716 (或S718)及S708。
舉例而言，在操作S716中，參看第8D圖及第8E圖，電源供應網路810藉由在其中添加某數目個內部導柱Pi進一步修改為電源供應網路820，且內部導柱Pi的數目與主導柱Pm之數目相同。因此，例如，電源供應網路820包含四個VDD主導柱及八個VDD內部導柱從而計算IR降。在此條件下，流經VDD主導柱及VDD內部導柱中之每一者的電流Ip為(10 mA/12)=0.83 mA。因此，電源供應網路820之IR降等於Ip×Rm= 0.83 mA×50 歐姆= 41.5 mV。因為如所計算之IR降為小於50 mV之IR降規範的41.5 mV，所以電源供應網路820的IR降滿足IR降規範。因此，方法700繼續至操作S712。
在一些實施例中，第8C圖至第8E圖中電源供應網路800、810、820的面積相同，而電源供應網路800、810、820具有彼此不同的數目個內部導柱Pi。因此，第8C圖至第8E圖中電源供應網路800、810、820的導柱密度彼此不同。為了圖示，電源供應網路820的導柱密度高於電源供應網路800及810的導柱密度，且電源供應網路810的導柱密度高於電源供應網路800的導柱密度。
如上文所論述，當導柱密度並非最大導柱密度時，方法700繼續至操作S716，且當導柱密度為最大導柱密度時，方法700繼續至操作S718。在一些實施例中，為了在操作S718中修改電力軌條，如上文所論述，在電源供應網路中添加至少一個額外電力軌條。在一些實施例中，導電層Mt-1中或頂部導電層Mt中之至少一個電力軌條在電源供應網路中予以添加。
在一些實施例中，於在操作S718中修改電力軌條之後，電源供應網路之IR降在S710中可能不滿足IR降規範，但經修改之電源供應網路之導柱密度將並非最大導柱密度，此係因為已存在至少一個額外電力軌條可用於待添加的額外導柱。在此類實施例中，方法700將再次繼續至操作S716、S708及S710，直至經修改之電源供應網路的IR降滿足IR降規範。
以上圖示包含例示性操作，但操作不必以所繪示之次序執行。根據本揭示案之各種實施例的精神及範疇，操作在適當時可經添加、替換、改變次序及/消除。舉例而言，在各種實施例中，操作S706在操作S704之前執行。
第9圖為根據本揭示案之一些實施例的適用於EM預檢查製程之方法900的流程圖，該EM預檢查製程對如關於第2圖論述的電源供應網路執行。在一些實施例中，方法900藉由執行EDA工具以對電源供應網路執行EM預檢查製程來執行以便判定電源供應網路之EM電流是否滿足EM規範。為易於理解，方法900亦參看第8A圖至第8E圖來論述。
在第9圖之實施例中，方法900包含操作S902、S904、S906、S908、S910、S912、S914、S916，及S918。與第7圖之方法700相比較，第9圖中之操作S904、S906、S912、S914、S916，及S918分別對應於操作S704、S706、S712、S714、S716及S718。第9圖中之操作S902、S908及S910不同於第7圖中的彼等操作，且將在下文更詳細地論述。
相較於第7圖之操作S702，在第9圖之操作S902中，提供EM規範。在一些實施例中，IR降規範包含如上文所論述之PDK中的參數。參看第8A圖，以上參數係與流經電源供應網路800之EM電流相關聯。在一些實施例中，EM規範儲存於處理器(例如，第13圖之處理器1320)之記憶體(例如，第13圖之記憶體1310)中以供存取。
相較於第7圖之操作S708，在第9圖之操作S908中，計算電源供應網路的EM電流。在一些實施例中，為了計算電源供應網路的EM電流，執行流經電力軌條及耦接至該電源供應網路之該些電力軌條的導電柱之EM電流的計算，此舉將在下文更詳細地論述。
在操作S908之後，如所計算之EM電流與操作S910中之EM電流規範進行比較以判定EM電流是否滿足EM規範。當如所計算之EM電流滿足EM規範時，執行產生電源供應網路佈局的操作S912，該操作亦對應於第1圖的操作S130。另一方面，當如所計算之EM電流並不滿足EM規範時，方法900繼續至操作S914，該操作對應於關於第7圖論述的彼等操作。
舉例而言，提出如下條件：VDD EM規範設定為1 mA (或1000 μA)，主導柱之EM電流Im設定為100 μA，且內部導柱的EM電流Ii設定為100 μA。在此條件下，對於第8C圖之電源供應網路800，流經VDD主導柱及VDD內部導柱之VDD EM電流等於(Im×4)+(Ii×0)= (100 μA×4)+(100 μA×0)=400 μA。因為如所計算之EM電流為小於1 mA (或1000 μA)之EM規範的400 μA，所以第8C圖之電源供應網路800的EM電流並不滿足EM規範，且因此第9圖之方法900繼續至操作S914且接著繼續至操作S916 (或S918)及S908。
對應地，在操作S916之後，第8C圖之電源供應網路800經修改為如第8D圖中所繪示的電源供應網路810。在此條件下，流經VDD主導柱及VDD內部導柱的VDD EM電流等於(Im×4)+(Ii×4)= (100 μA×4)+(100 μA×4)=800 μA。因為如所計算之EM電流為仍小於1 mA (或1000 μA)之EM規範的800 μA，所以電源供應網路810的EM電流並不滿足EM規範，且因此第9圖之方法900繼續至操作S914且接著再次繼續至操作S916 (或S918)及S908。
對應地，在操作S916之後，第8D圖之電源供應網路810經修改為如第8E圖中所繪示的電源供應網路820。在此條件下，流經VDD主導柱及VDD內部導柱的VDD EM電流等於(Im×4)+(Ii×8)= (100 μA×4)+(100 μA×8)=1200 μA。因為如所計算之EM電流為大於1 mA (或1000 μA)之EM規範的1200 μA，所以第8E圖之電源供應網路820的EM電流滿足EM規範。因此，方法900繼續至操作S912。
第8C圖至第8E圖中之以上數目個主導柱Pm及內部導柱Pi針對說明性目的而給出。各種數目個主導柱Pm及內部導柱Pi係在本揭示案之一些實施例之預期範疇內。舉例而言，在各種實施例中，額外內部導柱Pi在第8E圖之電源供應網路820中進一步添加，此舉將參看第10圖更詳細地論述。
第10圖為根據本揭示案之各種實施例的圖示第8A圖之電源供應網路800之其他變化的示意圖。針對第10圖之圖示，對應於第8A圖之電源供應網路800的電源供應網路經修改為電源供應網路1020。
相較於第8E圖之電源供應網路820，電源供應網路1020包含更多內部導柱Pi，且電源供應網路1020中內部導柱Pi的數目為電源供應網路820中主導柱Pm之數目的三倍(3X)。換言之，電源供應網路1020中導柱的總數為電源供應網路800中導柱之總數的四倍(4X)。因此，基於關於第8C圖至第8E圖的以上論述，電源供應網路1020之IR降為電源供應網路800之IR降的0.25倍(0.25X)，且電源供應網路1020之EM電流為電源供應網路1000之EM電流的四倍(4X)。
回看第1圖，儘管以上IR降預檢查製程及EM預檢查製程在操作S120期間皆適用於預佈局模擬，但在各種實施例中，IR降預檢查製程及EM預檢查製程能夠獨立於彼此地執行。換言之，在各種實施例中，IR降預檢查製程或EM預檢查製程中的至少一者在預佈局模擬期間執行。
在一些實施例中，在包含執行IR降預檢查製程及/或EM預檢查製程的操作S120之後，IC之電源供應網路佈局基於如上文所論述之電源供應網路的設計來產生。在產生了電源供應網路佈局之後，IC之電路佈局基於如上文所論述之電路設計來產生。在一些實施例中，基於電源供應網路佈局及IC的電路佈局，製造IC中的至少一個元件。
如上文所論述，電源供應網路之IR降的計算係與第5圖之電路500相關聯，且電源供應網路之EM的計算係與第6圖之電路600相關聯。為了改良IR降及EM的計算之準確度，第11圖中之電路1100在一些實施例中適用。
第11圖為根據本揭示案之各種實施例的適用於IR降及/或EM預檢查製程的電路1100之示意圖，此IR降及/或EM預檢查製程對如關於第2圖論述之電源供應網路執行。針對第11圖之圖示，與第5圖或第6圖相比較，電路1100包含驅動器1102及控制器1104，驅動器及控制器中之每一者耦接至PDN電路510。在一些實施例中，驅動器1102具有高於控制1104之電流消耗的電流消耗。因此，在一些實施例中，驅動器1102亦被稱作「熱裝置」，而控制器1104亦被稱作「冷裝置」。
在一些實施例中，為了改良IR降及/或EM之計算的準確度，熱裝置面積與總裝置面積(例如，熱裝置面積加上冷裝置面積)的比率用作用於計算電源供應網路之IR降及/或EM的係數。舉例而言，當驅動器1102之裝置面積為80且控制器1104之裝置面積為20時，比率等於80/(80+20)=0.8。在此類實施例中，電源供應網路的IR降經修改為(IR降)/比率的值，且電源供應網路之EM電流經修改為EM×比率的值。為了進一步解釋，在下文提供實例。
在如上文關於第8C圖之電源供應網路800論述的實例中，流經VDD主導柱中每一者的電流Ip變為(10 mA/4)/0.8=3.125 mA。因此，電源供應網路800之IR降等於Ip×Rm= 3.125 mA×50 歐姆= 156.25 mV。針對其他電源供應網路之IR降的計算可藉由類比來推斷，且因此該些電源供應網路並非本文中的其他細節。
對應地，在如上文關於第8C圖之電源供應網路800所論述的實例中，流經VDD主導柱及VDD內部導柱之VDD EM電流等於(Im×4+Ii×0)×0.8= (100 μA×4+100 μA×0)×0.8=320 μA。針對其他電源供應網路之EM的計算可藉由類比來推斷，且因此該些電源供應網路並非本文中其他細節。
如上文所論述，在電源供應網路情況下，IR降及/或EM預檢查製程能夠在預佈局模擬中執行。因此，IR降及/或EM問題可在預佈局模擬中早早地經最佳化。此外，電源供應網路佈局能夠在電路佈局產生之前產生。因此，電源供應網路佈局之面積在產生整個電路佈局之前可被知曉且預見，因此減小用於設計整個佈局的時間，此舉參看第12圖例示性地論述。
第12圖為根據本揭示案之一些實施例的於第1圖之方法100中產生的電路佈局1200之示意圖。針對第12圖中之圖示，電路佈局1200包含區1210、區1220及區1230。在一些實施例中，區1210及1220中的每一者在電路佈局1200中具有固定面積。區1230包含區塊1230a、區塊1230b、區塊1230c及區塊1230d。在一些實施例中，區塊1230a以電晶體實施，且藉由電源供應網路佈局覆疊。因此，電源供應網路佈局經實施以將電力傳輸至區塊1230a中的電晶體。在一些實施例中，以電晶體實施之區塊1230a亦被稱作主動區域。
在一些實施例中，區塊1230a之面積例如在方法100、方法700、方法900或其組合期間經判定為大於電源供應網路佈局的面積。因為區塊1230a之面積大於電源供應網路佈局的面積，所以區1230的面積並不需要改變且能夠保持相同。
另一方面，在一些實施例中，區塊1230a之面積例如在方法100、方法700、方法900或其組合期間經判定為小於電源供應網路佈局的面積。因為區塊1230a之面積小於電源供應網路佈局的面積，所以需要區1230之面積被放大以具有用於待置放之電源供應網路佈局的空間，以便防止電源供應網路佈局影響區1230中的其他元件。
基於以上內容，因為電源供應網路佈局在產生電路佈局1200之前產生，所以如上文所論述，電源供應網路佈局的面積因此在產生電路佈局1200之前知曉。因此，區1230之面積可根據電源供應網路佈局的面積來估計。因此，區1230的面積可經預測(forecasted)。舉例而言，在第12圖中，當虛線框指示區塊1230a之面積且1230a之實線指示電源供應網路佈局的面積時，電源供應網路佈局的面積大於區塊1230a的面積。在此類實例中，區塊1230a之預測面積應用於藉由實線包封的面積。
在一些方法中，具有電晶體之區塊的面積必須經放大，此係因為電源供應網路佈局的面積過大。此外，電源供應網路佈局的面積在產生了整個電路佈局之後知曉。在此情形下，整個佈局設計必須經返工以便為電源供應網路佈局留下空間。
相較於以上方法，電源供應網路佈局的面積可在電路佈局產生之前被知曉。具有電晶體之區塊的面積可在產生整個電路佈局之前經預測。因此，若電源供應網路佈局之面積大於具有電晶體之區塊的面積，則佈局設計僅必須藉由在早期設計製程中設計電源供應網路來返工。用於設計電路佈局的時間因此被減小。
第13圖為根據本揭示案之一些實施例的用於執行關於第1圖、第7圖及第9圖之操作的積體電路(integrated circuit；IC)設計系統1300的示意圖。在一些實施例中，設計系統1300藉由電腦輔助設計(computer-aided design；CAD)系統來實施。針對圖示，設計系統1300至少包含經由系統匯流排1305連接的記憶體1310、處理器1320，及製造工具1350。處理器1320經由系統匯流排1305與記憶體1310通信且存取儲存於記憶體1310中的資料以執行關於第1圖、第7圖及第9圖的操作。
在一些實施例中，記憶體1310藉由包含例如電腦可讀儲存裝置的至少一個電腦可讀儲存媒體來實施。在一些實施例中，記憶體1310用以儲存指令之程式(例如，電子設計自動化(electronic design automation；EDA)工具)1318，從而執行如上文所論述的各種設計製程。記憶體1310亦用以儲存用於如上文所論述之各種設計製程的例如呈製程設計套組(process design kit；PDK) 1314之形式的設計資訊。在一些實施例中，設計資訊(例如，PDK 1314)包含與電源供應網路中之導電軌條及導電柱相關聯的參數，如上文所論述。在各種實施例中，設計資訊(例如，PDK 1314)亦包含基礎特定檔案集，包含但不限於針對特定技術節點之技術檔案、程式庫元素程式庫、設計規則及類似者。
在一些實施例中，處理器1320藉由單一專用處理器實施，此單一專用處理器在IC設計期間執行如上文論述之多個製程(或執行指令的程式1318以執行如上文論述之多個製程)。
在一些實施例中，製造工具1350耦接至處理器1320。製造工具1350用以基於如上文所論述之IC的電源供應網路佈局及電路佈局來製造如上文所論述之積體電路及/或積體電路中的至少一個元件。
記憶體1310及處理器1320的數目針對說明性目的而給出。記憶體1310及處理器1320的各種數目係在本揭示案之一些實施例之預期範疇內。舉例而言，在各種實施例中，設計系統1300包含多個專用處理器，且專用處理器中之每一者執行如上文所論述之製程中的一或多者。
在一些實施例中，設計系統1300用以在特定技術節點中接收IC的設計輸入，此些設計輸入包含例如記憶體1310中儲存的設計規範1312。處理器1320如上文所論述存取並使用早早在設計製程中的設計規範1312，以便以即時方式產生IC設計佈局1316，該IC設計佈局可用以製造IC裝置。
在一些實施例中，揭示一種產生電路佈局方法，該產生電路佈局方法包含以下操作：基於針對一積體電路之設計資訊產生一電路設計，該電路設計包含針對該積體電路的一初始電源供應網路(PDN)；對該電路設計執行一預佈局模擬以判定該電路設計是否滿足一預定規範，該電路設計包含該初始電源供應網路；及在該電路設計滿足該預定規範時，產生該積體電路之一電源供應網路佈局，及在產生了該電源供應網路佈局之後，產生該積體電路的一電路佈局。在一些實施例中，該產生電路佈局方法進一步包含提供呈待存取之一製程設計套組(PDK)之一形式的該設計資訊，其中該設計資訊包含與該初始電源供應網路中之電力軌條及導電柱相關聯的參數。在一些實施例中，對包含該初始電源供應網路之該電路設計執行該預佈局模擬的步驟包含對該初始電源供應網路執行一電壓降預檢查製程或一電遷移預檢查製程中的至少一者。在一些實施例中，執行該電壓降預檢查製程的步驟包含執行越過該初始電源供應網路之電力軌條及耦接至該些電力軌條的導電柱之一電壓降的一計算。在一些實施例中，執行該電遷移預檢查製程的步驟包含執行流經該初始電源供應網路之電力軌條及耦接至該些電力軌條的導電柱之一電遷移電流的一計算。在一些實施例中，該產生電路佈局方法進一步包含：在該電路設計不滿足該預定規範時，將該初始電源供應網路修改為一經修改的電源供應網路，及對該經修改之電源供應網路執行一電壓降預檢查製程或一電遷移預檢查製程中的至少一者。在一些實施例中，修改該初始電源供應網路的步驟包含在該初始電源供應網路中添加至少一個額外導電柱。在一些實施例中，修改該初始電源供應網路的步驟包含在該初始網電源供應網路中添加至少一個額外電力軌條。在一些實施例中，該產生電路佈局方法進一步包含基於該電源供應網路佈局及該積體電路的該電路佈局，在該積體電路中製造至少一個元件。
又揭示一種產生電路佈局方法，該產生電路佈局方法包含以下操作：對包含一電源供應網路(PDN)之一電路設計執行一電壓降預檢查製程或一電遷移預檢查製程中的至少一者；在該電路設計滿足一預定規範時，產生針對一積體電路之一設計佈局的一電源供應網路佈局；在產生了該電源供應網路佈局之後，產生該積體電路之該設計佈局的一電路佈局；對該設計佈局執行一電壓降及電遷移驗證製程；及在電壓降及電遷移要求在該電壓降及電遷移驗證製程期間被滿足時，產生該積體電路的一最終設計佈局。在一些實施例中，執行該電壓降預檢查製程的步驟包含執行越過該電源供應網路之多個電力軌條及耦接至該些電力軌條的多個導電柱之一電壓降的一計算，以判定該電路設計是否滿足一預定規範。在一些實施例中，執行該電壓降預檢查製程的步驟進一步包含：在該電路設計不滿足該預定規範時，藉由在該電源供應網路中添加至少一個額外導電柱來增大該電源供應網路的一導柱密度。在一些實施例中，執行該電壓降預檢查製程的步驟進一步包含在該電源供應網路之該導柱密度為該電源供應網路的一最大導柱密度時，藉由在該電源供應網路中添加至少一個額外電力軌條而修改該電源供應網路。在一些實施例中，執行該電遷移預檢查製程的步驟包含執行流經該電源供應網路之多個電力軌條及耦接至該些電力軌條的多個導電柱之一電遷移電流的一計算，以判定該電路設計是否滿足一預定規範。在一些實施例中，執行該電遷移預檢查製程的步驟進一步包含在該電路設計不滿足該預定規範時，增大該電源供應網路的一導柱密度。在一些實施例中，執行該電遷移預檢查製程的步驟進一步包含在該電源供應網路之該導柱密度為該電源供應網路的一最大導柱密度時，藉由在該電源供應網路中添加至少一個額外電力軌條而修改該電源供應網路。在一些實施例中，增大該電源供應網路之該導柱密度的步驟包含在該電源供應網路中添加至少一個額外導電柱，其中該電源供應網路包括導電柱，該些導電柱各自包含耦接於一底部層與一頂部層之間的通孔，且該至少一個額外導電柱中的每一者包含耦接於該底部層與係在該頂部層下方之一導電層之間的通孔。
又揭示一種用以產生電路佈局系統，該系統包含一記憶體及至少一個處理器。該記憶體用以儲存針對一積體電路的設計資訊，該設計資訊包含與多個電力軌條及耦接至該些電力軌條之多個導電柱相關聯的參數。該至少一個處理器與該記憶體通信且用以執行操作，該些操作包含：基於該設計資訊產生一電路設計，該電路設計包含針對該積體電路的一電源供應網路(PDN)；對包含該電源供應網路之該電路設計執行一電壓降預檢查製程或一電遷移預檢查製程中的至少一者以判定該電路設計是否滿足一預定規範；在該電路設計滿足該預定規範時，產生一電源供應網路佈局且接著產生針對該積體電路之一設計佈局的一電路佈局；對該設計佈局執行一電壓降及電遷移驗證製程；及在電壓降及電遷移要求在該電壓降及電遷移驗證製程期間被滿足時，產生該積體電路的一最終設計佈局。在一些實施例中，為了執行該電壓降預檢查製程，該至少一個處理器用以執行越過該電力電源供應網路之該些電力軌條及耦接至該些電力軌條的該些導電柱之一電壓降的一計算。在一些實施例中，為了執行該電遷移預檢查製程，該至少一個處理器用以執行對流經該電源供應網路之該些電力軌條及耦接至該些電力軌條的該些導電柱之一電遷移電流的一計算。
前述內容概述若干實施例之特徵，使得熟習此項技術者可更佳地理解本揭示案之一些實施例之態樣。熟習此項技術者應瞭解，其可易於使用本揭示案之一些實施例作為用於設計或修改用於實施本文中引入之實施例之相同目的及/或達成相同優勢之其他製程及結構的基礎。熟習此項技術者亦應認識到，此類等效構造並不偏離本揭示案之一些實施例之精神及範疇，且此類等效構造可在本文中進行各種改變、取代及替代而不偏離本揭示案之一些實施例的精神及範疇。
100:方法 200:電源供應網路 210:電力軌條 220:電力軌條 300:電路 400:電路 500:電路 510:電源供應網路電路 520:電源電路/電源供應器電路 530:操作電路 600:電路 630:操作電路 700:適用於IR降預檢查製程之方法 800:電源供應網路 802:等效電阻網路 804:等效電阻網路 810:電源供應網路 820:電源供應網路 900:適用於電遷移(EM)預檢查製程之方法 1020:電源供應網路 1100:電路 1102:驅動器 1104:控制器 1200:電路佈局 1210:區 1220:區 1230:區 1230a:區塊 1230b:區塊 1230c:區塊 1230d:區塊 1300:積體電路(IC)設計系統 1305:系統匯流排 1310:記憶體 1312:設計規範 1314:製程設計套組(PDK) 1316:積體電路(IC)設計佈局 1318:指令之程式 1320:處理器 1330:製造工具 1350:製造工具 Mt:頂部導電層 Mb:底部導電層 Mt:導電層 Mt-1:導電層 Mt-2:導電層 Mt-3:導電層 Mb:底部導電層 Mb+1:導電層 Mb+2:導電層 Mb+3:導電層 Pi:導柱 Pm:導柱 Pm0:主導柱 Pm1:主導柱 Pm2:主導柱 Rb+1:電阻器 Rt-1:電阻器 Rb+2:電阻器 Rb+1:電阻器 S110:操作 S120:操作 S125:操作 S130:操作 S140:操作 S150:操作 S160:操作 S170:操作 S175:操作 S180:操作 S190:操作 S702:操作 S704:操作 S706:操作 S708:操作 S710:操作 S712:操作 S714:操作 S716:操作 S718:操作 S902:操作 S904:操作 S906:操作 S908:操作 S910:操作 S912:操作 S914:操作 S916:操作 S918:操作 VDD:供電電壓/電源電壓 VDDI:電壓 VSS:供電電壓/接地電壓 VSSI:電壓 Vi[1:N]:電壓 Vo[1:N]:電壓 Vt:通孔 Vt-1:通孔 Vt-2:通孔 Vt-3:通孔 Vt-n:通孔 Vb+1:通孔 Vb+2:通孔 Vb:通孔 X:方向 Y:方向
本揭示案之一實施例之態樣在與隨附圖式一起研讀時自以下詳細描述內容來最佳地理解。應注意，根據行業中之標準慣例，各種特徵未按比例繪製。實際上，各種特徵之尺寸可為了論述清楚經任意地增大或減小。 第1圖為根據本揭示案之一些實施例的積體電路(integrated circuit；IC)設計流程之至少一部分的流程圖。 第2圖為根據本揭示案之一些實施例的圖示在第1圖之方法中產生之電源供應網路的示意圖。 第3A圖為根據本揭示案之一些實施例的第2圖之電源供應網路中的導柱(pillar)之橫截面圖的示意圖。 第3B圖為根據本揭示案之一些實施例的繪示第3A圖中之導柱之等效電路的示意圖。 第4A圖為根據本揭示案之一些實施例的能夠在第2圖之電源供應網路中應用的各種導柱之橫截面圖的示意圖。 第4B圖為根據本揭示案之一些實施例的繪示第4A圖中導柱之等效電路的示意圖。 第5圖為根據本揭示案之一些實施例的適用於IR降(IR drop)預檢查(pre-check)製程的電路之示意圖，此IR降預檢查製程對如關於第2圖論述之電源供應網路執行。 第6圖為根據本揭示案之一些實施例的適用於EM預檢查製程的電路之示意圖，此EM預檢查製程對如關於第2圖論述之電源供應網路執行。 第7圖為根據本揭示案之一些實施例的適用於IR降預檢查製程的方法之流程圖，此IR降預檢查製程對如關於第2圖論述之電源供應網路執行。 第8A圖為根據本揭示案之一些實施例的圖示電源供應網路之示意圖。 第8B圖為根據本揭示案之一些實施例的圖示第8A圖中之電源供應網路之等效電阻網路的示意圖。 第8C圖至第8E圖為根據本揭示案之各種實施例的圖示第8A圖之電源供應網路之變化的示意圖。 第9圖為根據本揭示案之一些實施例的適用於EM預檢查製程的方法之流程圖，此EM預檢查製程對如關於第2圖論述之電源供應網路執行。 第10圖為根據本揭示案之各種實施例的圖示第8A圖之電源供應網路之其他變化的示意圖。 第11圖為根據本揭示案之一些實施例的適用於IR降及/或EM預檢查製程的電路之示意圖，該IR降及/或EM預檢查製程對如關於第2圖論述之電源供應網路執行。 第12圖為根據本揭示案之一些實施例的在第1圖之方法中產生的電路佈局之示意圖。 第13圖為根據本揭示案之一些實施例的用於執行關於第1圖、第7圖及第9圖之操作的積體電路(integrated circuit；IC)設計系統的示意圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:方法
S110:操作
S120:操作
S125:操作
S130:操作
S140:操作
S150:操作
S160:操作
S170:操作
S175:操作
S180:操作
S190:操作

Claims (1)

  1. 一種產生電路佈局之方法，包括以下步驟： 基於針對一積體電路之設計資訊產生一電路設計，該電路設計包含針對該積體電路的一初始電源供應網路(PDN)； 對該電路設計執行一預佈局模擬，以判定該電路設計是否滿足一預定規範，該電路設計包含該初始電源供應網路；及 在該電路設計滿足該預定規範時， 產生該積體電路的一電源供應網路佈局，及 在產生了該電源供應網路佈局之後，產生該積體電路的一電路佈局。
TW109131414A 2020-05-28 2020-09-11 產生電路佈局之方法及系統 TWI833036B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/886,550 US11308255B2 (en) 2020-05-28 2020-05-28 Generation of layout including power delivery network
US16/886,550 2020-05-28

Publications (2)

Publication Number Publication Date
TW202145049A true TW202145049A (zh) 2021-12-01
TWI833036B TWI833036B (zh) 2024-02-21

Family

ID=77025050

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109131414A TWI833036B (zh) 2020-05-28 2020-09-11 產生電路佈局之方法及系統

Country Status (3)

Country Link
US (3) US11308255B2 (zh)
CN (1) CN113204931A (zh)
TW (1) TWI833036B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI835065B (zh) * 2022-01-28 2024-03-11 瑞昱半導體股份有限公司 對系統進行模擬的方法及相關的電子裝置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11308255B2 (en) * 2020-05-28 2022-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. Generation of layout including power delivery network
US11900038B2 (en) * 2021-01-19 2024-02-13 Changxin Memory Technologies, Inc. Simulation method and device, power wire topology network, test circuit and storage medium
KR20230161704A (ko) 2022-05-19 2023-11-28 삼성전자주식회사 반도체 장치
KR20250032241A (ko) * 2023-08-30 2025-03-07 삼성전자주식회사 전자 장치 및 전자 장치의 동작 방법
TWI882657B (zh) * 2024-01-23 2025-05-01 英屬開曼群島商晶旭科技股份有限公司 自動生成排佈系統

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7603641B2 (en) * 2003-11-02 2009-10-13 Mentor Graphics Corporation Power/ground wire routing correction and optimization
JP4237133B2 (ja) * 2004-12-02 2009-03-11 富士通マイクロエレクトロニクス株式会社 半導体装置の設計方法および半導体装置の設計プログラム
KR100593803B1 (ko) * 2004-12-06 2006-06-28 주식회사 엔타시스 반도체 집적회로의 블록배치 및 전력배선 설계방법
US7516051B2 (en) * 2006-05-19 2009-04-07 3M Innovative Properties Company Overhead power transmission line conductor selection
US7698677B2 (en) * 2007-03-31 2010-04-13 Freescale Semiconductor, Inc. On-chip decoupling capacitance and power/ground network wire co-optimization to reduce dynamic noise
US8261229B2 (en) * 2010-01-29 2012-09-04 Xilinx, Inc. Method and apparatus for interconnect layout in an integrated circuit
US8656329B1 (en) * 2010-12-27 2014-02-18 Cadence Design Systems, Inc. System and method for implementing power integrity topology adapted for parametrically integrated environment
CN102649536A (zh) * 2011-02-25 2012-08-29 永春至善体育用品有限公司 微加工组件结构强化及灵敏度提升的方法
US8631372B2 (en) * 2012-02-10 2014-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. System and method of electromigration mitigation in stacked IC designs
US9020797B2 (en) * 2012-06-14 2015-04-28 Cadence Design Systems, Inc. Integrated circuit simulation using analog power domain in analog block mixed signal
US9858369B2 (en) * 2012-10-18 2018-01-02 Helic, Inc. Large-scale power grid analysis on parallel architectures
TWI559161B (zh) * 2015-07-24 2016-11-21 財團法人工業技術研究院 產生電源供應網路模型之方法，以及電源供應網路模型分析 方法與裝置
US10198545B1 (en) * 2016-09-26 2019-02-05 Altera Corporation Systems and methods for extraction of electrical specifications from prelayout simulations
US11251124B2 (en) * 2016-11-29 2022-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Power grid structures and method of forming the same
US10289794B2 (en) * 2016-12-14 2019-05-14 Taiwan Semiconductor Manufacturing Company Ltd. Layout for semiconductor device including via pillar structure
US10817645B2 (en) * 2018-04-13 2020-10-27 Synopsys, Inc. Voltage drop assisted power-grid augmentation
US10678991B2 (en) * 2018-06-27 2020-06-09 Taiwan Semiconductor Manufacturing Company Ltd. Integrated device and method of forming the same
US10970438B2 (en) * 2018-07-31 2021-04-06 Taiwan Semiconductor Manufacturing Company Ltd. Integrated circuit design method and system
US11205032B2 (en) * 2018-10-31 2021-12-21 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design method, system and computer program product
CN110210659B (zh) * 2019-05-24 2021-04-02 清华大学 一种考虑可靠性约束的配电网规划方法
US11308255B2 (en) * 2020-05-28 2022-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. Generation of layout including power delivery network

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI835065B (zh) * 2022-01-28 2024-03-11 瑞昱半導體股份有限公司 對系統進行模擬的方法及相關的電子裝置

Also Published As

Publication number Publication date
US11681854B2 (en) 2023-06-20
US12032896B2 (en) 2024-07-09
US20230274074A1 (en) 2023-08-31
US11308255B2 (en) 2022-04-19
CN113204931A (zh) 2021-08-03
TWI833036B (zh) 2024-02-21
US20220215152A1 (en) 2022-07-07
US20210374318A1 (en) 2021-12-02

Similar Documents

Publication Publication Date Title
TWI833036B (zh) 產生電路佈局之方法及系統
US11775725B2 (en) System and computer program product for integrated circuit design
US8701067B1 (en) Methods, systems, and articles of manufactures for implementing electronic circuit designs with IR-drop awareness
US12093625B2 (en) Integrated circuit design method, system and computer program product
CN114169279B (zh) 集成电路设计方法、系统和计算机程序产品
US11030383B2 (en) Integrated device and method of forming the same
CN220984174U (zh) 半导体装置及集成电路
US20250363286A1 (en) Integrated circuit design system, method and computer program product
US20230237234A1 (en) Integrated circuit design method, system and computer program product
US20250363274A1 (en) Integrated circuit design system, method and computer program product
JP6282285B2 (ja) ネットリストアブストラクション
US10216887B1 (en) Methods, systems, and computer program products for implementing an electronic design with time varying resistors in power gating analysis
US12443784B1 (en) System and method for dual model electromagnetic modeling in an electronic circuit design
US10395000B1 (en) Methods, systems, and computer program products for implementing an electronic design using voltage-based electrical analyses and simulations with corrections
US20260005130A1 (en) Method of manufacturing integrated circuit (ic) device having stand-alone feed-through via and system for same
US11328873B2 (en) Parallel plate capacitor resistance modeling and extraction
US20250342301A1 (en) Integrated circuit design method, system and computer program product
US20230394216A1 (en) Integrated circuit device and manufacturing method of the same
CN121435899A (zh) 用于集成电路设计的方法、系统和计算机程序产品
CN117371380A (zh) 集成电路设计方法、系统和计算机程序产品
Lomelí-Illescas et al. A tool for the automatic generation and analysis of regular analog layout modules