TWI832369B

TWI832369B - 半導體裝置

Info

Publication number: TWI832369B
Application number: TW111129869A
Authority: TW
Inventors: 劉振強; 廖宏魁
Original assignee: 力晶積成電子製造股份有限公司
Priority date: 2022-08-09
Filing date: 2022-08-09
Publication date: 2024-02-11
Also published as: CN117594628A; TW202408010A

Abstract

本揭露提供一種半導體裝置，其包括具有第一導電型的基底、第一隔離結構、第二隔離結構、射極半導體層、基極半導體層、射極間隔件以及介電層。基底包括具有第二導電型的深井區、集極井區、第一摻雜區以及第二摻雜區。集極井區和第二摻雜區設置在深井區中。第一摻雜區設置在集極井區中。第一隔離結構設置在基底中以界定深井區。第二隔離結構設置在基底的深井區中以與第一隔離結構界定集極井區和第二摻雜區。射極半導體層設置在集極井區上。基極半導體層設置在集極井區上且環繞射極半導體層。射極間隔件設置在基底上以及基極半導體層和射極半導體層之間。介電層設置在射極半導體層、基極半導體層和射極間隔件上且包括延伸至射極半導體層和基極半導體層之間的延伸部分。

Description

半導體裝置

本發明是有關於一種半導體裝置，且特別是一種用於異質雙極性接面電晶體(heterojunction bipolar transistor，HBT)的半導體裝置。

異質接面雙極性電晶體是利用不同半導體材料構成射極層及基極層，並在射極層與基極層的接面處形成異質接面。在異質接面雙極性電晶體中，因為SiGe具有較低的能隙，所以在相同的射極基極偏壓下SiGe異質接面雙極性電晶體的集極電流會比同質接面雙極性電晶體的集極電流高，且有較高的載子遷移速率，也因此有比傳統雙極性電晶體擁有更高的截止頻率。然而，隨著電子元件的性能要求持續提升，本領域研究人員仍持續改善異質接面雙極性電晶體的性能表現。

本發明提供一種半導體裝置，其藉由內縮射極間隔件的設計來使得介電層包括延伸至射極半導體層和基極半導體層之間的延伸部分，如此可改善半導體裝置的可靠性並提升其性能表現。

本發明一實施例提供一種半導體裝置，其包括具有第一導電型的基底、第一隔離結構、第二隔離結構、射極半導體層、基極半導體層、射極間隔件和介電層。基底包括具有第二導電型的深井區、集極井區、第一摻雜區以及第二摻雜區。集極井區和第二摻雜區設置在深井區中。第一摻雜區設置在集極井區中。第一隔離結構設置在基底中以界定深井區。第二隔離結構設置在基底的深井區中以與第一隔離結構界定集極井區和第二摻雜區。射極半導體層設置在集極井區上。基極半導體層設置在集極井區上且環繞射極半導體層。射極間隔件設置在基底上以及基極半導體層和射極半導體層之間。介電層設置在射極半導體層、基極半導體層和射極間隔件上且包括延伸至射極半導體層和基極半導體層之間的延伸部分。

在一些實施例中，介電層的延伸部分與射極半導體層直接接觸。

在一些實施例中，射極半導體層包括被射極間隔件環繞的第一部分以及在第一部分上的第二部分。第二部分在水平於基底的方向上延伸以配置在射極間隔件和基極半導體層上方。射極半導體層的第二部分與介電層的延伸部分直接接觸。

在一些實施例中，射極間隔件與介電層彼此接觸的界面定位在射極半導體層的第二部分下方。

在一些實施例中，界面自射極半導體層的第二部分的側壁水平偏移一非零距離。

在一些實施例中，半導體裝置更包括第一金屬矽化物層和第二金屬矽化物層。第一金屬矽化物層設置在射極半導體層的第二部分上且位於介電層與射極半導體層的第二部分之間。第二金屬矽化物層設置在基極半導體層與介電層之間。第二金屬矽化物層延伸至射極半導體層的第二部分下方。

在一些實施例中，介電層的延伸部分設置在第二金屬矽化物層的延伸至射極半導體層的第二部分下方的部分與射極半導體層的第二部分之間。

在一些實施例中，第一金屬矽化物層藉由介電層的延伸部分與第二金屬矽化物層間隔開來。

在一些實施例中，射極間隔件與介電層彼此接觸的界面未切齊射極半導體層的第二部分的側壁。

在一些實施例中，半導體裝置更包括設置在集極井區、第一隔離結構以及第二隔離結構上的基極層。基極層位於基底和射極半導體層與基極半導體層之間。

基於上述，在上述半導體裝置中，其藉由內縮射極間隔件的設計來使得介電層包括延伸至射極半導體層和基極半導體層之間的延伸部分，如此可改善半導體裝置的可靠性並提升其性能表現。

10:半導體裝置

100:基底

102:深井區

104:集極井區

106:第一摻雜區

108:第二摻雜區

110:第一隔離結構

110a:淺溝渠隔離結構

110b:深溝渠隔離結構

112:第二隔離結構

120:基極層

130:基極半導體層

140:射極半導體層

150:射極間隔件

152:第一絕緣層

154:第二絕緣層

160:矽化物層

162、164、166:金屬矽化物層

170、180:介電層

190:導電接觸件

192:基極接觸件

194:射極接觸件

196:集極接觸件

A:區域

d:距離

Rb_ext1、Rb_ext2、Rb_ext3、Rb_intrinsic:電阻

圖1是本發明一實施例的半導體裝置的剖面示意圖。

圖2是圖1中區域A的放大示意圖。

參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層與區域的厚度會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件，以下段落將不再一一贅述。

應當理解，當諸如元件被稱為在另一元件「上」或「連接到」另一元件時，其可以直接在另一元件上或與另一元件連接，或者也可存在中間元件。若當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時，則不存在中間元件。如本文所使用的，「連接」可以指物理及/或電性連接，而「電性連接」或「耦合」可為二元件間存在其它元件。本文中所使用的「電性連接」可包括物理連接(例如有線連接)及物理斷接(例如無線連接)。

本文使用的「約」、「近似」或「實質上」包括所提到的值和在所屬技術領域中具有通常知識者能夠確定之特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量(即，測量系統的限制)。例如，「約」可以表示在所述值的一個或多個標準偏差內，或±30%、±20%、±10%、±5%內。再者，本文使用的「約」、「近似」或「實質上」可依光學性質、蝕刻性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。

使用本文中所使用的用語僅為闡述例示性實施例，而非限制本揭露。在此種情形中，除非在上下文中另有解釋，否則單數形式包括多數形式。

圖1是本發明一實施例的半導體裝置的剖面示意圖。圖2是圖1中區域A的放大示意圖。

請參照圖1，半導體裝置10包括基底100、第一隔離結構110、第二隔離結構112、基極半導體層130、射極半導體層140、射極間隔件150以及介電層170。

請參照圖1，基底100具有第一導電型且包括具有第二導電型的深井區102、集極井區104、第一摻雜區106以及第二摻雜區108。集極井區104和第二摻雜區108設置在深井區102中。第一摻雜區106設置在集極井區104中。第一導電型可為P型，而第二導電型可為N型，但不以此為限。在其他實施例中，第一導電型可為N型，而第二導電型可為P型。基底100可包括半導體基底或半導體上覆絕緣體(semiconductor on insulator，SOI)基底。半導體基底或SOI基底中的半導體材料可包括元素半導體(例如Si、Ge)、合金半導體(例如SiGe)或化合物半導體(例如III-V族半導體等)。半導體材料可摻雜有第一導電型的摻雜物以使基底100具有第一導電型。

在一些實施例中，第一摻雜區106以及第二摻雜區108可為重摻雜區，其摻雜濃度可高於深井區102和集極井區104的摻雜濃度。當半導體裝置10為HBT時，第一摻雜區106可調整HBT的集極與基極之間的空乏區輪廓。在一些實施例中，第一摻雜區106可為選擇性植入集極(selective implanted collector，SIC)。當半導體裝置10為HBT時，第二摻雜區108與深井區102可共同地作為HBT的集極接觸件(例如集極接觸件196)的接觸區。

第一隔離結構110設置在基底100中以界定深井區102。在一些實施例中，第一隔離結構110可包括淺溝渠隔離結構110a和深溝渠隔離結構110b。淺溝渠隔離結構110a可自基底100的表面延伸至基底100中。也就是說，淺溝渠隔離結構110a的頂面可與基底100的表面共面，但不以此為限。深溝渠隔離結構110b可自淺溝渠隔離結構110a的底面(例如與上述頂面相對的表面)延伸自基底100中。淺溝渠隔離結構110a和深溝渠隔離結構110b可各自包括一或多個介電材料。所述介電材料可包括氧化物(例如氧化矽)、正矽酸四乙酯(tetraethyl orthosilicate；TEOS)、氮化物(例如氮化矽、氮氧化矽等)、碳化物(例如碳化矽、碳氧化矽等)或類似者。

第二隔離結構112設置在基底100的深井區102中以與第一隔離結構110界定集極井區104和第二摻雜區108。在一些實施例中，第一隔離結構110中的淺溝渠隔離結構110a與第二隔離結構112界定集極井區104和第二摻雜區108。在一些實施例中，第二隔離結構112可為淺溝渠隔離結構，其自基底100的表面延伸至基底100中。第二隔離結構112可包括一或多個介電材料。所述介電材料可包括氧化物(例如氧化矽)、正矽酸四乙酯 (tetraethyl orthosilicate；TEOS)、氮化物(例如氮化矽、氮氧化矽等)、碳化物(例如碳化矽、碳氧化矽等)或類似者。

在一些實施例中，半導體裝置10可更包括基極層120，其設置在集極井區104、第一隔離結構110以及第二隔離結構112上。在一些實施例中，基極層120可具有第一導電型，且當半導體裝置10為HBT時，基極層120可作為HBT的基極。在一些實施例中，基極層120的材料包括SiGe。在一些實施例中，基極層120位於基底100和後續將描述的基極半導體層130和射極半導體層140之間。

基極半導體層130及射極半導體層140設置在基極層120上，且基極半導體層130環繞射極半導體層140。

在一些實施例中，基極半導體層130可設置在第一隔離結構110以及第二隔離結構112上方並在垂直於基底100的方向上與集極井區104的第一部分重疊。在一些實施例中，基極半導體層130可具有第一導電型。舉例而言，基極半導體層130可包括摻雜有P型摻雜物的多晶矽。在一些實施例中，基極半導體層130的摻雜濃度可高於HBT的基極(亦即基極層120)的摻雜濃度，且可作為基極(亦即基極層120)的接觸層。

在一些實施例中，射極半導體層140可設置在集極井區104上的基極層120上且在垂直於基底100的方向上與集極井區104的第二部分重疊。集極井區104的第二部分較集極井區104的第一部分遠離第一隔離結構110和第二隔離結構112。在一些實施例中，第一摻雜區106位於集極井區104的第二部分中。在一些實施例中，射極半導體層140可具有第二導電型。舉例而言，射極半導體層140可包括摻雜有N型摻雜物的多晶矽。在一些實施例中，當半導體裝置10為HBT時，射極半導體層140可作為HBT的射極。射極半導體層140的材料可相異於基極層120的材料，使得HBT的射極與基極之間形成異質接面。舉例而言，射極半導體層140的材料可包括多晶矽，而基極層120的材料可包括SiGe。

在一些實施例中，射極半導體層140可包括第一部分和第二部分。射極半導體層140的第一部分可被後續將描述的射極間隔件150環繞。射極半導體層140的第二部分可設置在第一部分上，且射極半導體層140的第二部分在水平於基底100的方向上延伸以配置在射極間隔件150和基極半導體層130上。

射極間隔件150設置在基底100上以及基極半導體層130和射極半導體層140之間。射極間隔件150可使基極半導體層130和射極半導體層140彼此電性隔離。射極間隔件150可包括如氮化矽等的絕緣材料。在一些實施例中，射極間隔件150可包括第一絕緣層152和第二絕緣層154。第一絕緣層152可位在射極半導體層140的第二部分下方且環繞射極半導體層140的第一部分。第二絕緣層154可設置在基極半導體層130上且自第一絕緣層152朝水平於基底100的方向延伸。在一些實施例中，第一絕緣層152和第二絕緣層154可於相同製程中同時形成，故第一絕緣層152 和第二絕緣層154之間沒有相異材料彼此接觸的界面。

從俯視的角度來看，第二絕緣層154與後續將描述之介電層170接觸的側壁在射極半導體層140的第二部分下方而未超過其側壁。舉例來說，第二絕緣層154與介電層170彼此接觸的界面可定位在射極半導體層140的第二部分下方，或是第二絕緣層154與介電層170彼此接觸的界面未切齊射極半導體層140的第二部分的側壁。如此一來，後續將描述之介電層170可包括延伸至射極半導體層140的第二部分下方且位於射極半導體層140和基極半導體層130之間的延伸部分，以避免後續將描述的金屬矽化物層164和金屬矽化物層166電性連接在一起，造成射極半導體層140和基極半導體層130彼此電性連接而導致短路的問題。此外，後續將描述的金屬矽化物層164可更進一步延伸至射極半導體層140的第二部分下方，以降低HBT的基極電阻。舉例來說，請參照圖2，HBT的基極電阻可分為外在電阻(例如電阻Rb_ext1、電阻Rb_ext2與電阻Rb_ext3的總和)及內在電阻(例如電阻Rb_intrinsic)。在金屬矽化物層164進一步延伸至射極半導體層140的第二部分下方的情況下，基極電阻中的外在電阻(例如降低電阻Rb_ext2)能夠進一步降低，使得HBT具有良好的性能表現。

矽化物層160可包括金屬矽化物層162、164、166。金屬矽化物層162可設置在第二摻雜區108上。金屬矽化物層164可設置在基極半導體層130上且延伸至射極半導體層140的第二部分下方。在一些實施例中，金屬矽化物層164可包括在垂直於基底100的方向上與射極半導體層140重疊的部分。在一些實施例中，金屬矽化物層164未形成在第二絕緣層154的下方。金屬矽化物層166可設置在射極半導體層140的第二部分上且與金屬矽化物層164間隔開來。在一些實施例中，金屬矽化物層164可藉由介電層170的延伸部分與金屬矽化物層166間隔開來。在一些實施例中，金屬矽化物層164和金屬矽化物層166彼此電性隔離。金屬矽化物層164和金屬矽化物層166的材料可包括CoSi、TiSi、NiSi、其類似者或其組合。

介電層170設置在基極半導體層130、射極半導體層140和射極間隔件150上且包括延伸至射極半導體層140和基極半導體層130之間的延伸部分。在一些實施例中，可藉由將射極間隔件150的第二絕緣層154設計為自射極半導體層140的第二部分的側壁向內縮一非零距離(例如圖2所示出的距離d)，例如第二絕緣層154與介電層170彼此接觸的界面自射極半導體層140的第二部分的側壁水平偏移一非零距離(例如圖2所示出的距離d)，如此可使介電層170包括延伸至射極半導體層140和基極半導體層130之間的延伸部分，並可使金屬矽化物層164包括延伸至射極半導體層140的第二部分下方的延伸部分。在一方面，上述設計可避免金屬矽化物層164和金屬矽化物層166彼此電性連接而造成基極半導體層130和射極半導體層140彼此電性連接所導致之短路問題，以改善半導體裝置10的可靠性。在另一方面，上述設計可延長金屬矽化物層164的長度以進一步降低基極電阻中的外在電阻(例如降低電阻Rb_ext2)，使得HBT具有良好的性能表現。在一些實施例中，介電層170的材料可包括氧化矽、氮化矽、氮氧化矽、其類似者或其組合。

在一些實施例中，介電層170的延伸部分可與射極半導體層140直接接觸。舉例而言，介電層170的延伸部分可與射極半導體層140的第二部分直接接觸而不與射極半導體層140的第一部分直接接觸。在一些實施例中，金屬矽化物層164可設置在基極半導體層130與介電層170之間。在一些實施例中，金屬矽化物層166可設置在射極半導體層140的第二部分與介電層170之間。在一些實施例中，介電層170的延伸部分可設置在金屬矽化物層164的延伸至射極半導體層140的第二部分下方的延伸部分與射極半導體層140的第二部分之間。

介電層180可設置在介電層170上。介電層180可包含例如以下中的至少一者：氧化矽、氮化矽、氮氧化矽、碳氧化矽、氮化矽硼、碳氮化矽硼、碳氮氧化矽或低k材料(具有與氧化矽的介電常數相同或更低的介電常數的材料)。低k材料可包含例如可流動氧化物(flowable oxide；FOX)、東燃矽氮烷(tonen silazene；TOSZ)、未經摻雜矽玻璃(undoped silicate glass；USG)、硼矽酸鹽玻璃(borosilicate glass；BSG)、磷矽酸鹽玻璃(phosphosilicate glass；PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass；BPSG)、電漿增強型四乙基正矽酸鹽(plasma-enhanced tetra ethyl ortho silicate；PETEOS)、氟化物矽酸鹽玻璃(fluoride silicate glass；FSG)、碳摻雜氧化矽(carbon-doped silicon oxide；CDO)、乾凝膠、氣凝膠、氟化非晶碳、有機矽玻璃(organo silicate glass；OSG)、聚對二甲苯、雙苯并環丁烯(bis-benzocyclobutene；BCB)、SiLK、聚醯亞胺、多孔聚合材料或其組合中的至少一者，但不限於此。在一些實施例中，介電層180的材料可不同於介電層170的材料。

導電接觸件190可設置在介電層180中且包括基極接觸件192、射極接觸件194和集極接觸件196。基極接觸件192、射極接觸件194和集極接觸件196分別與基極半導體層130、射極半導體層140和第二摻雜區108電性連接。在一些實施例中，基極接觸件192、射極接觸件194和集極接觸件196可於相同製程中同時形成。基極接觸件192、射極接觸件194和集極接觸件196可包括導電材料，例如銅、鎢、釕、鋁及/或類似者。

綜上所述，在上述實施例中的半導體裝置中，其藉由內縮射極間隔件的設計來使得介電層包括延伸至射極半導體層和基極半導體層之間的延伸部分，如此可改善半導體裝置的可靠性並提升其性能表現。